JP2008235492A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008235492A JP2008235492A JP2007071694A JP2007071694A JP2008235492A JP 2008235492 A JP2008235492 A JP 2008235492A JP 2007071694 A JP2007071694 A JP 2007071694A JP 2007071694 A JP2007071694 A JP 2007071694A JP 2008235492 A JP2008235492 A JP 2008235492A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- heat sink
- semiconductor element
- wire
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】高放熱性を実現しながら、モールド樹脂の流動による隣接ワイヤの相互接触を防止し、さらに、ワイヤの高さバラツキによるワイヤと放熱板の接触によるショートを防止することを目的とする。
【解決手段】放熱板１０の半導体素子３と対向する面に絶縁樹脂９を設け、グラウンドだけでなく、電源や信号端子に接続するワイヤ８を絶縁樹脂９を介して放熱板１０と熱的に接触させることにより、高い放熱性を実現することができる。この際、樹脂封止の前にワイヤ８を包含した状態で絶縁樹脂９を硬化させることにより、ワイヤ８を固定することができ、半導体素子３のパッド４のピッチが狭い場合であっても、モールド樹脂１２の流動時に、隣接するワイヤ８が相互に接触してショートに到ることを防止することができる。
【選択図】図３
【解決手段】放熱板１０の半導体素子３と対向する面に絶縁樹脂９を設け、グラウンドだけでなく、電源や信号端子に接続するワイヤ８を絶縁樹脂９を介して放熱板１０と熱的に接触させることにより、高い放熱性を実現することができる。この際、樹脂封止の前にワイヤ８を包含した状態で絶縁樹脂９を硬化させることにより、ワイヤ８を固定することができ、半導体素子３のパッド４のピッチが狭い場合であっても、モールド樹脂１２の流動時に、隣接するワイヤ８が相互に接触してショートに到ることを防止することができる。
【選択図】図３
Description
本発明は、放熱板を有する半導体装置および半導体装置の製造方法に係るものである。
従来この種の半導体パッケージは、例えば図１０に示すような構造を有していた。
図１０は従来の半導体装置の構造を示す図である。
以下に図１０を用いて、従来の半導体素子と配線基板がワイヤボンディングで接合され、放熱板を有する半導体装置の構造を説明する。
図１０は従来の半導体装置の構造を示す図である。
以下に図１０を用いて、従来の半導体素子と配線基板がワイヤボンディングで接合され、放熱板を有する半導体装置の構造を説明する。
図１０に示すように、従来の半導体装置は、配線基板１上に、ダイボンド剤２を介して半導体素子３を搭載している。半導体素子３のパッド４と配線基板１上に設けた表層配線５とは、第１のワイヤ６と第２のワイヤ７で接続されている。ここでは、グラウンドに接続するワイヤを第１のワイヤ６とし、電源や信号端子に接続するグラウンド以外のワイヤを第２のワイヤ７とする。
半導体素子３に向かい合わせて、放熱板１０を配線基板１上に配置している。第１のワイヤ６と第２のワイヤ７の高さを異なる値に設定することにより、第１のワイヤ６だけを、放熱板１０に接触させ、第２のワイヤ７は放熱板１０に接触させていない。一例としては、第１のワイヤ６の半導体素子３からの高さを１５０ミクロンに設定し、第２のワイヤ７の高さを１００ミクロンに設定している。
放熱板１０は導体であり、放熱板１０の表面も導体であるため、第１のワイヤ６は放熱板１０と電気的に接続している。半導体素子３が動作時に生じた熱は、第１のワイヤ６と放熱板１０を通じて、空気中に放熱することができる。
配線基板１、半導体素子３、第１のワイヤ６と第２のワイヤ７は、モールド樹脂１２で封止してあり、配線基板１の裏面には、はんだボール１３を搭載してある。
以上のような従来の半導体装置の製造方法を以下に述べる。
以上のような従来の半導体装置の製造方法を以下に述べる。
まず、モールド樹脂１２を半硬化させた状態で、放熱板１０をモールド樹脂１２の上に搭載する。放熱板１０の重量により、半硬化状態のモールド樹脂１２の中へ、時間の経過とともに放熱板１０が沈下していく。放熱板１０は、グラウンドに接続した第１のワイヤ６に支えられることにより、放熱板１０の沈下が停止する。その結果、第１のワイヤ６と放熱板１０が接触する構造となる（例えば、特許文献１参照）。
特開２００３−１６３３１４号公報
しかしながら、従来の半導体装置では、放熱板に接触させているワイヤはグラウンドだけであって、電源や信号端子に接続するグラウンド以外のワイヤは放熱板に接触していない。そのため放熱経路を十分確保できず、放熱性が低いという課題があった。
ここで、放熱性を向上させるため、放熱板を半導体素子に絶縁樹脂を介して接続するという構造をもつ従来の半導体装置もある。しかしながら、この構造では、モールド樹脂の流動時に隣接するワイヤどうしが接触することによるショートが発生する場合があった。
そこで、前述の従来の半導体装置ではイヤを放熱板に接触させる構造を用いていたが、ワイヤを放熱板に接触させているだけでワイヤを固定していなかったため、この場合でも半導体素子のパッドのピッチが狭くなるほど、モールド樹脂の流動時に隣接するワイヤどうしが接触することによりショートの危険性があるという課題があった。
さらに、近年パッケージの薄型化が進行し、放熱板とワイヤの最上部との距離がますます近接している。そのため、ワイヤの高さのバラツキにより、放熱板と接触してはいけない電源や信号などのワイヤが、放熱板と接触しショートに到るという課題があった。
さらに、放熱板と接触してもよいグラウンドのワイヤであっても、ワイヤ高さや放熱板の搭載高さのバラツキにより、最高高さを有するワイヤが放熱板と接触した場合、ワイヤに圧力が加わりワイヤの変形やワイヤの接続部の強度が低下することも課題であった。
本発明は、上記の従来の問題点を解決した半導体装置とその製造方法を提供するものであり、高放熱性を実現しながら、モールド樹脂の流動による隣接ワイヤの相互接触の防止、およびワイヤの高さバラツキによるワイヤと放熱板の接触によるショート防止を目的とするものである。
上記の目的を達成するために、本発明の請求項１記載の半導体装置は、複数の表層配線を備える配線基板と、前記配線基板上に搭載された複数の電極パッドを備える半導体素子と、前記電極パッドと対応する前記表層配線とをそれぞれ電気的に接続する複数のワイヤと、前記配線基板上に前記半導体素子を内包するように形成された放熱板と、前記放熱板の前記半導体素子の前記電極パッド形成面と対向する面に設けられる前記ワイヤを内在させて固定する絶縁樹脂と、前記配線基板と前記放熱板とで囲まれた領域を封止するモールド樹脂とを有することを特徴とする。
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記絶縁樹脂を前記半導体素子の前記電極パッド形成面と対向する面の全面に設けることを特徴とする。
これによって、ワイヤと放熱板との間に、高放熱性の絶縁性樹脂を介在させることが可能になり、放熱性を高めるという効果を奏する。また、ワイヤを放熱板に固定することが可能となり、半導体素子のパッドのピッチが狭い場合であっても、モールド樹脂の流動による隣接ワイヤの相互接触とそれによって起きるショートを防止するという効果を奏する。また、グラウンドだけでなく、電源や信号端子に接続する表層配線と放熱板との間に、高放熱性の絶縁性樹脂を介在させることで、表層配線と放熱板との接触面積を増加させることが可能となり、高い放熱性を実現するという効果を奏する。
これによって、ワイヤと放熱板との間に、高放熱性の絶縁性樹脂を介在させることが可能になり、放熱性を高めるという効果を奏する。また、ワイヤを放熱板に固定することが可能となり、半導体素子のパッドのピッチが狭い場合であっても、モールド樹脂の流動による隣接ワイヤの相互接触とそれによって起きるショートを防止するという効果を奏する。また、グラウンドだけでなく、電源や信号端子に接続する表層配線と放熱板との間に、高放熱性の絶縁性樹脂を介在させることで、表層配線と放熱板との接触面積を増加させることが可能となり、高い放熱性を実現するという効果を奏する。
請求項３記載の半導体装置は、複数の表層配線を備える配線基板と、前記配線基板上に搭載された複数の電極パッドを備える半導体素子と、前記電極パッドと対応する前記表層配線とをそれぞれ電気的に接続する複数のワイヤと、前記配線基板上に前記半導体素子を内包するように形成された放熱板と、前記放熱板の前記半導体素子の前記電極パッド形成面と対向する面に設けられて１または複数の前記ワイヤと接する絶縁材料と、前記配線基板と前記放熱板とで囲まれた領域を封止するモールド樹脂とを有することを特徴とする。
請求項４記載の半導体装置は、請求項３記載の半導体装置において、前記絶縁材料を前記半導体素子の前記電極パッド形成面と対向する面の全面に設けることを特徴とする。
これによって、ワイヤの高さにバラツキがあっても、ワイヤと放熱板の間に絶縁性材料が介在するため、放熱板の導体部分とワイヤが直接接触することを防止し、ワイヤと放熱板とのショートを防止する効果がある。さらに、ワイヤの高さにバラツキがあっても、ワイヤと放熱板の間に絶縁樹脂を介在させていれば、高さバラツキの中で最高高さのワイヤが絶縁樹脂に接触しても、絶縁樹脂の弾性力によりワイヤに加わる応力が緩和され、ワイヤの変形やワイヤの接続部の強度が低下することを防止するという効果を奏する。
これによって、ワイヤの高さにバラツキがあっても、ワイヤと放熱板の間に絶縁性材料が介在するため、放熱板の導体部分とワイヤが直接接触することを防止し、ワイヤと放熱板とのショートを防止する効果がある。さらに、ワイヤの高さにバラツキがあっても、ワイヤと放熱板の間に絶縁樹脂を介在させていれば、高さバラツキの中で最高高さのワイヤが絶縁樹脂に接触しても、絶縁樹脂の弾性力によりワイヤに加わる応力が緩和され、ワイヤの変形やワイヤの接続部の強度が低下することを防止するという効果を奏する。
請求項５記載の半導体装置は、複数の表層配線を備える配線基板と、前記配線基板上に搭載された複数の電極パッドを備える半導体素子と、前記電極パッドと対応する前記表層配線とをそれぞれ電気的に接続する複数のワイヤと、前記配線基板上に前記半導体素子を内包するように形成された放熱板と、前記放熱板と前記配線基板の接続点に設けられる絶縁樹脂と、前記配線基板と前記放熱板とで囲まれた領域を封止するモールド樹脂とを有することを特徴とする。
請求項６記載の半導体装置は、複数の表層配線を備える配線基板と、前記配線基板上にフリップチップ実装される半導体素子と、前記配線基板上に前記半導体素子を内包するように形成された放熱板と、前記放熱板と前記配線基板の接続点に設けられる絶縁樹脂と、前記配線基板と前記放熱板とで囲まれた領域を封止するモールド樹脂とを有することを特徴とする。
請求項７記載の半導体装置の製造方法は、請求項１または請求項２のいずれかに記載の半導体装置の製造方法であって、前記配線基板に前記半導体素子を搭載する工程と、前記電極パッドと対応する前記表層配線とを前記ワイヤによりそれぞれ電気的に接続する工程と、前記放熱板の前記半導体素子の前記電極パッド形成面と対向する面に前記絶縁樹脂を設ける工程と、前記配線基板上に前記半導体素子を内包して前記絶縁樹脂内に前記ワイヤを内在させるように前記放熱板を設置する工程と、前記ワイヤを固定するように前記絶縁樹脂を硬化する工程と、前記配線基板と前記放熱板とで囲まれた領域を前記モールド樹脂にて封止する工程とを有することを特徴とする。
請求項８記載の半導体装置の製造方法は、請求項３または請求項４のいずれかに記載の半導体装置の製造方法であって、前記配線基板に前記半導体素子を搭載する工程と、前記電極パッドと対応する前記表層配線とを前記ワイヤによりそれぞれ電気的に接続する工程と、前記放熱板の前記半導体素子の前記電極パッド形成面と対向する面に前記絶縁材料を設ける工程と、前記絶縁材料を硬化する工程と、前記配線基板上に前記半導体素子を内包して前記絶縁材料と１または複数の前記ワイヤを接触させるように前記放熱板を設置する工程と、前記配線基板と前記放熱板とで囲まれた領域を前記モールド樹脂にて封止する工程とを有することを特徴とする。
以上により、高放熱性を実現しながら、モールド樹脂の流動による隣接ワイヤの相互接触を防止し、さらに、ワイヤの高さバラツキによるワイヤと放熱板の接触によるショートを防止することができる。
本発明では、放熱板の半導体素子と対向する面に絶縁樹脂を設け、グラウンドだけでなく、電源や信号端子に接続するワイヤを絶縁樹脂を介して放熱板と熱的に接触させることにより、高い放熱性を実現することができる。この際、樹脂封止の前にワイヤを包含した状態で絶縁樹脂を硬化させることにより、ワイヤを固定することができ、半導体素子のパッドのピッチが狭い場合であっても、モールド樹脂の流動時に、隣接するワイヤが相互に接触してショートに到ることを防止することができる。
さらに、あらかじめ放熱板の半導体素子と対抗する面に絶縁材料を塗布して硬化しておくことにより、ワイヤの高さにバラツキがあっても、放熱効率を維持しながら放熱板の導体部分とワイヤが直接接触することを防止することができ、パッケージの超薄型によりワイヤと放熱板が近接しても、ワイヤと放熱板とのショートを防止することができる。また、ワイヤの高さにバラツキがあっても、ワイヤと放熱板の間に絶縁樹脂を介在させているため、高さバラツキの中で最高高さのワイヤが絶縁樹脂に接触した場合でも、絶縁樹脂の弾性力によりワイヤに加わる応力が緩和され、ワイヤの変形やワイヤの接続部の強度の低下を防止することができる。
（実施例１）
以下、本発明の実施例１における半導体装置について図１〜図３を参照しながら説明する。
以下、本発明の実施例１における半導体装置について図１〜図３を参照しながら説明する。
図１は実施例１の半導体装置における配線基板へ半導体素子を搭載した様子を示す図、図２は実施例１の半導体装置における放熱板の搭載の様子を示す図、図３は実施例１における半導体装置の構造を示す図である。
図１に示すように、実施例１の半導体装置における半導体素子の配線基板への搭載に際しては、まず、配線基板１の上にダイボンド剤２を介して、半導体素子３を搭載する。続いて、配線基板１の表層配線５と半導体素子３のパッド４をワイヤ８で接続する。
配線基板１は、樹脂基板や、セラミック基板、ガラス基板などを用いる。樹脂基板１はビルドアップ法によってコア基板上に絶縁層と配線層を積み上げて多層配線化したもの、あるいは貫通スルーホールを有した基板などを用いる。
ダイボンド剤２は、半導体素子３と配線基板１との接着に用いる。ダイボンド剤２としては、熱伝導率を高めるためエポキシ系樹脂中に銀やアルミナなどのフィラーなどを含有させたものなどを用いる。
表層配線５は、通常銅配線の上に、ニッケルおよび金めっきやスズめっきなどを施したものを使用する。
次に、図２に示すように、半導体素子３に向かい合う放熱板１０の表面に絶縁樹脂９を塗布し、半導体素子３のパッド４形成面が放熱板１０の絶縁樹脂９塗布面と対向するように配線基板１上に放熱板１０を搭載する。このとき、放熱板１０の表面に塗布した絶縁樹脂９をワイヤ８に付着させる。さらに、絶縁樹脂９を硬化させてワイヤ８を放熱板１０に固定する。放熱板１０に固定するワイヤ８はグラウンドだけでなく、電源や信号端子のいずれであってもよく、全ての種類のワイヤ８であってもよい。
次に、図２に示すように、半導体素子３に向かい合う放熱板１０の表面に絶縁樹脂９を塗布し、半導体素子３のパッド４形成面が放熱板１０の絶縁樹脂９塗布面と対向するように配線基板１上に放熱板１０を搭載する。このとき、放熱板１０の表面に塗布した絶縁樹脂９をワイヤ８に付着させる。さらに、絶縁樹脂９を硬化させてワイヤ８を放熱板１０に固定する。放熱板１０に固定するワイヤ８はグラウンドだけでなく、電源や信号端子のいずれであってもよく、全ての種類のワイヤ８であってもよい。
絶縁樹脂９は高放熱性エポキシ樹脂や、熱硬化性で高放熱性の材料からなる両面テープなどを用いる。エポキシ樹脂などには熱伝導率を高めるため、アルミナ等のフィラーを含有させている。絶縁樹脂９を放熱板１０へ塗布する場所は、ワイヤ８と放熱板１０が近接する場所だけに塗布してもよいし、あるいは半導体素子３と放熱板１０が相対する、放熱板１０の表面全体に塗布してもよい。
ワイヤ８は通常、金や銅などを用いる。一般的にワイヤ８は、ボンディングされた概観形状であるワイヤループ形状が台形型で基板からワイヤの最高点までの高さが低いほど、モールド樹脂１２の流動があっても、ワイヤ８の隣接間接触によるショートの防止効果が高まることが知られている。本発明においても、ワイヤ８は形状が台形型で高さが低いものを用いてもよい。ワイヤ８の形状が台形である場合には、絶縁性樹脂との接着領域が増加し、ワイヤ８の放熱板１０への固定領域が増加するという効果もある。しかし必ずしもワイヤ８の形状は台形型でなくとも、ワイヤ８の最上部には絶縁性樹脂を付着させる構成となっており、ワイヤ８を放熱板１０に固定することができる。
ここでは、放熱板１０は、平坦な形状を有し、端部を折り曲げて傾斜を有する接続部を構成し、配線基板１の端部において接続部が配線基板１と接着できる形状をもたせたものを一例として示している。放熱板１０の材料は、アルミニウム、銅、ニッケル、鉄ニッケル合金や、その表面をニッケルめっき、スズめっきなどで処理したものなどを用いる。
次に、図３に示すように、モールド樹脂１２で配線基板１および放熱板１０で囲まれた領域の半導体素子３、ワイヤ８を封止する。続いて、配線基板１の裏面にはんだボール１３を搭載して製造工程が完了する。はんだボール１３は、鉛を含まない、スズ、銀、銅からなるものなどを使用する。
以上の構成により、グラウンドだけでなく、電源や信号端子に接続するワイヤ８と放熱板１０との間に高放熱性の絶縁樹脂９を介在させて絶縁樹脂９および放熱板１０を介してワイヤ８の熱を放熱することができる。そのため、従来例のようにグラウンド端子に接続されたワイヤだけを放熱板１０に接触する場合よりも、高い放熱性を実現するという効果を奏する。
また、モールド樹脂１２による封止の前に、あらかじめ、放熱板１０に塗布した樹脂を硬化させることによりワイヤ８を放熱板１０に固定することができる。そのため、半導体素子３のパッド４のピッチが狭い場合であっても、モールド樹脂１２の流動時に、隣接するワイヤ８が相互に接触しショートに到ることを防止するという効果を奏する。
（実施例２）
以下、本発明の実施例２における半導体装置について図４〜図６を参照しながら説明する。
（実施例２）
以下、本発明の実施例２における半導体装置について図４〜図６を参照しながら説明する。
図４は実施例２の半導体装置における配線基板へ半導体素子を搭載した様子を示す図であり、図４（ａ）は断面図、図４（ｂ）は実施例２の半導体装置における配線基板へ半導体素子を搭載した様子を示す斜視図、図４（ｃ）は実施例２の半導体装置における配線基板へ半導体素子をフリップチップ方式で搭載した様子を示す斜視図である。図５は実施例２の半導体装置における放熱板の搭載の様子を示す図であり、図５（ａ）は断面図、図５（ｂ）は実施例２の半導体装置における放熱板の搭載の様子を示す斜視図、図５（ｃ）は実施例２のフリップチップ方式を用いた半導体装置における放熱板の搭載の様子を示す斜視図、図６は実施例２における半導体装置の構造を示す図である。
図４（ａ）は、図４（ｂ）の破線部での断面図に相当するものである。図４（ａ）に示すように、実施例２の半導体装置における半導体素子の配線基板への搭載に際しては、まず、配線基板１の上にダイボンド剤２を介して、半導体素子３を搭載する。続いて、配線基板１の表層配線５と半導体素子３のパッド４をワイヤ８で接続する。ここでは、ワイヤ８を用いて接続しているが、実施例２は、放熱板１０と配線基板１の表層配線５との接着に関するものであるので、図４（ｃ）に示すように、フリップチップなどの他の方法であってもよい。
続いて、図５（ａ）に示すように、配線基板１上に絶縁樹脂９を介在させて放熱板１０を搭載する。図５（ａ）は、図５（ｂ）の破線部での断面図に相当するものである。このとき、放熱板１０に絶縁樹脂９を塗布してから放熱板１０を搭載してもよいし、配線基板１の表層配線５上に絶縁樹脂９を塗布してから放熱板１０を搭載してもよい。表層配線５はグラウンド、電源、信号などいずれであってもよく、異なる種類の表層配線５上にまたがって、絶縁樹脂９を介在させる。絶縁樹脂９の絶縁性によって表層配線５間のショートや、表層配線５と放熱板１０とのショートを起こさない構造を実現している。続いて、絶縁樹脂９を硬化させて、放熱板１０を配線基板１上に固定する。
絶縁樹脂９は高放熱性のエポキシ樹脂や、熱硬化性で高放熱性の両面テープなどを用いる。通常エポキシ樹脂などには熱伝導率を高めるため、アルミナ等のフィラーを含有させている。実施例２は、放熱板１０と配線基板１の表層配線５との接着に関するものであるので、図５（ｃ）に示すように、フリップチップなどの他の方法であってもよい。
次に、図６に示すように、モールド樹脂１２で配線基板１および放熱板１０で囲まれた領域の半導体素子３、ワイヤ８を封止する。続いて、配線基板１の裏面にはんだボール１３を搭載して製造工程が完了する。
以上の構成により、グラウンドだけでなく電源や信号端子に接続する、表層配線５と放熱板１０との間に、高放熱性の絶縁性樹脂を介在させる。そのためグラウンド端子だけを放熱板１０に接触する場合よりも、高い放熱性を実現するという効果を奏する。
（実施例３）
以下、本発明の実施例３における半導体パッケージについて図７〜図９を参照しながら説明する。
（実施例３）
以下、本発明の実施例３における半導体パッケージについて図７〜図９を参照しながら説明する。
図７は実施例３の半導体装置における配線基板へ半導体素子を搭載した様子を示す図、図８は実施例３の半導体装置における放熱板の搭載の様子を示す図、図９は実施例３における半導体装置の構造を示す図である。
図７に示すように、実施例３の半導体装置における半導体素子の配線基板への搭載に際しては、まず、配線基板１の上にダイボンド剤２を介して、半導体素子３を搭載する。続いて、配線基板１の表層配線５と半導体素子３のパッド４をワイヤ８で接続する。
図８に示すように、続いて、配線基板１上に放熱板１０を搭載する。ここでは実施例１で述べたような放熱板１０の表面への絶縁樹脂９の塗布工程はなく、あらかじめ放熱板１０の表面に絶縁材料１１を形成してあるものを用いる。
このとき、放熱板１０の表面の絶縁材料１１をワイヤ８に接触させる。絶縁材料１１とワイヤ８との接触については、最高位置を有しているワイヤ８だけを絶縁材料１１に接触させてもよい。あるいは、同じ高さの全てのワイヤ８を絶縁材料１１に接触させてもよい。
絶縁材料１１の放熱板１０の表面への被覆場所は、半導体素子３と放熱板１０が向かい合う放熱板１０の面全体であってもよいし、ワイヤ８と近接する一部分だけであってもよい。絶縁材料１１は、高放熱性の絶縁性樹脂を放熱板１０の表面にコートした後に硬化させたもの、あるいは、金属である放熱板１０の表面に対して酸化あるいは窒化などの処理を施したものなどを用いてもよい。ワイヤ８の高さバラツキがあって最高高さのワイヤ８が放熱板１０に接触する場合に、ワイヤ８に加わる応力を緩和するという目的に対しては、高放熱性の絶縁性樹脂を放熱板１０の表面にコートした後に硬化させたものなどが、弾性力の効果があり望ましい。
次に、図９に示すように、モールド樹脂１２で配線基板１および放熱板１０で囲まれた領域の半導体素子３、ワイヤ８を封止する。最後に、配線基板１の裏面にはんだボール１３を搭載して製造工程が完了する。
従来の半導体装置においては、グラウンドに接続されるワイヤ８高さを放熱板１０の表面の絶縁材料１１に接触しないように設定しても、ワイヤ８高さや放熱板１０の搭載高さのバラツキにより、ワイヤ８と放熱板１０との接触の危険性があった。しかし、上記の構成を用いることにより、ワイヤ８の高さにバラツキがあっても、ワイヤ８と放熱板１０の間に絶縁性材料を介しているため、放熱板１０の導体部分とワイヤ８が直接接触することを防止する効果を奏する。すなわち、パッケージの超薄型によりワイヤ８と放熱板１０が近接しても、放熱効率を維持しながらワイヤ８と放熱板１０とのショートを防止するという効果を奏する。
さらに、ワイヤ８の高さにバラツキがあっても、ワイヤ８と放熱板１０の間に絶縁樹脂９を介在させていれば、最高高さのワイヤ８が絶縁樹脂９に接触した場合でも、絶縁樹脂９の弾性力によりワイヤ８に加わる応力が緩和され、ワイヤ８の変形やワイヤ８の接続部の強度が低下することを防止するという効果を奏する。
本発明は、高放熱性を実現しながら、モールド樹脂の流動による隣接ワイヤの相互接触を防止し、さらに、ワイヤの高さバラツキによるワイヤと放熱板の接触によるショートを防止することができ、放熱板を有する半導体装置および半導体装置の製造方法等に有用である。
１ 配線基板
２ ダイボンド剤
３ 半導体素子
４ パッド
５ 表層配線
６ 第１のワイヤ
７ 第２のワイヤ
８ ワイヤ
９ 絶縁樹脂
１０ 放熱板
１１ 絶縁材料
１２ モールド樹脂
１３ はんだボール
２ ダイボンド剤
３ 半導体素子
４ パッド
５ 表層配線
６ 第１のワイヤ
７ 第２のワイヤ
８ ワイヤ
９ 絶縁樹脂
１０ 放熱板
１１ 絶縁材料
１２ モールド樹脂
１３ はんだボール
Claims (8)
- 複数の表層配線を備える配線基板と、
前記配線基板上に搭載された複数の電極パッドを備える半導体素子と、
前記電極パッドと対応する前記表層配線とをそれぞれ電気的に接続する複数のワイヤと、
前記配線基板上に前記半導体素子を内包するように形成された放熱板と、
前記放熱板の前記半導体素子の前記電極パッド形成面と対向する面に設けられる前記ワイヤを内在させて固定する絶縁樹脂と、
前記配線基板と前記放熱板とで囲まれた領域を封止するモールド樹脂と
を有することを特徴とする半導体装置。 - 前記絶縁樹脂を前記半導体素子の前記電極パッド形成面と対向する面の全面に設けることを特徴とする請求項１記載の半導体装置。
- 複数の表層配線を備える配線基板と、
前記配線基板上に搭載された複数の電極パッドを備える半導体素子と、
前記電極パッドと対応する前記表層配線とをそれぞれ電気的に接続する複数のワイヤと、
前記配線基板上に前記半導体素子を内包するように形成された放熱板と、
前記放熱板の前記半導体素子の前記電極パッド形成面と対向する面に設けられて１または複数の前記ワイヤと接する絶縁材料と、
前記配線基板と前記放熱板とで囲まれた領域を封止するモールド樹脂と
を有することを特徴とする半導体装置。 - 前記絶縁材料を前記半導体素子の前記電極パッド形成面と対向する面の全面に設けることを特徴とする請求項３記載の半導体装置。
- 複数の表層配線を備える配線基板と、
前記配線基板上に搭載された複数の電極パッドを備える半導体素子と、
前記電極パッドと対応する前記表層配線とをそれぞれ電気的に接続する複数のワイヤと、
前記配線基板上に前記半導体素子を内包するように形成された放熱板と、
前記放熱板と前記配線基板の接続点に設けられる絶縁樹脂と、
前記配線基板と前記放熱板とで囲まれた領域を封止するモールド樹脂と
を有することを特徴とする半導体装置。 - 複数の表層配線を備える配線基板と、
前記配線基板上にフリップチップ実装される半導体素子と、
前記配線基板上に前記半導体素子を内包するように形成された放熱板と、
前記放熱板と前記配線基板の接続点に設けられる絶縁樹脂と、
前記配線基板と前記放熱板とで囲まれた領域を封止するモールド樹脂と
を有することを特徴とする半導体装置。 - 請求項１または請求項２のいずれかに記載の半導体装置の製造方法であって、
前記配線基板に前記半導体素子を搭載する工程と、
前記電極パッドと対応する前記表層配線とを前記ワイヤによりそれぞれ電気的に接続する工程と、
前記放熱板の前記半導体素子の前記電極パッド形成面と対向する面に前記絶縁樹脂を設ける工程と、
前記配線基板上に前記半導体素子を内包して前記絶縁樹脂内に前記ワイヤを内在させるように前記放熱板を設置する工程と、
前記ワイヤを固定するように前記絶縁樹脂を硬化する工程と、
前記配線基板と前記放熱板とで囲まれた領域を前記モールド樹脂にて封止する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項３または請求項４のいずれかに記載の半導体装置の製造方法であって、
前記配線基板に前記半導体素子を搭載する工程と、
前記電極パッドと対応する前記表層配線とを前記ワイヤによりそれぞれ電気的に接続する工程と、
前記放熱板の前記半導体素子の前記電極パッド形成面と対向する面に前記絶縁材料を設ける工程と、
前記絶縁材料を硬化する工程と、
前記配線基板上に前記半導体素子を内包して前記絶縁材料と１または複数の前記ワイヤを接触させるように前記放熱板を設置する工程と、
前記配線基板と前記放熱板とで囲まれた領域を前記モールド樹脂にて封止する工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007071694A JP2008235492A (ja) | 2007-03-20 | 2007-03-20 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007071694A JP2008235492A (ja) | 2007-03-20 | 2007-03-20 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008235492A true JP2008235492A (ja) | 2008-10-02 |
Family
ID=39907959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007071694A Pending JP2008235492A (ja) | 2007-03-20 | 2007-03-20 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008235492A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155147A (ja) * | 2010-01-27 | 2011-08-11 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| TWI469283B (zh) * | 2009-08-31 | 2015-01-11 | Advanced Semiconductor Eng | 封裝結構以及封裝製程 |
| JPWO2021074980A1 (ja) * | 2019-10-16 | 2021-04-22 |
-
2007
- 2007-03-20 JP JP2007071694A patent/JP2008235492A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI469283B (zh) * | 2009-08-31 | 2015-01-11 | Advanced Semiconductor Eng | 封裝結構以及封裝製程 |
| JP2011155147A (ja) * | 2010-01-27 | 2011-08-11 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JPWO2021074980A1 (ja) * | 2019-10-16 | 2021-04-22 | ||
| WO2021074980A1 (ja) * | 2019-10-16 | 2021-04-22 | 三菱電機株式会社 | パワーモジュール |
| JP7106014B2 (ja) | 2019-10-16 | 2022-07-25 | 三菱電機株式会社 | パワーモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
| JP4651359B2 (ja) | 半導体装置およびその製造方法 | |
| WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| US20070181995A1 (en) | Circuit board structure embedded with semiconductor chips | |
| KR20120079325A (ko) | 반도체 패키지 및 그 제조방법 | |
| TW201417642A (zh) | 連接基板及層疊封裝結構 | |
| JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| US10453780B2 (en) | Electronic circuit, production method thereof, and electronic component | |
| JP2008192984A (ja) | 半導体装置及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2009135391A (ja) | 電子装置およびその製造方法 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2014003258A (ja) | 半導体装置およびその製造方法 | |
| JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JP6064845B2 (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP2007234683A (ja) | 半導体装置およびその製造方法 | |
| JP2014116382A (ja) | 半導体装置及びその製造方法 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 | |
| JP5256128B2 (ja) | 電子回路封入装置 | |
| JP2008060548A (ja) | 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール |