[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI593015B - 基板之高精度蝕刻方法 - Google Patents

基板之高精度蝕刻方法 Download PDF

Info

Publication number
TWI593015B
TWI593015B TW104121435A TW104121435A TWI593015B TW I593015 B TWI593015 B TW I593015B TW 104121435 A TW104121435 A TW 104121435A TW 104121435 A TW104121435 A TW 104121435A TW I593015 B TWI593015 B TW I593015B
Authority
TW
Taiwan
Prior art keywords
plasma
substrate
gas
processing method
adsorption
Prior art date
Application number
TW104121435A
Other languages
English (en)
Other versions
TW201611118A (zh
Inventor
艾洛克 蘭傑
王明梅
彼得Ｌｇ 凡特薩克
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201611118A publication Critical patent/TW201611118A/zh
Application granted granted Critical
Publication of TWI593015B publication Critical patent/TWI593015B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)

Description

基板之高精度蝕刻方法 【交互參考之相關申請案】
本申請案主張2014年7月10日申請之美國專利臨時申請案US 62/022,856以及2014年7月10申請之美國專利臨時申請案US 62/022,873作為優先權母案，將其所有內容包含於此作為參考。
本發明係關於半導體製程技術尤其關於處理半導體基板用之電漿特性控制設備及方法。
微電子特徵部的幾何尺寸持續縮小而複雜度持續增加。因此，用以製造微電子裝置之圖案化技術可能需要變得更精準以產生更小的特徵部並最小化在製造期間對薄膜所造成的損害。過往業界藉由在前驅物沉積(鈍化)與利用電漿處理進行蝕刻之間交替以試著進行選擇性蝕刻或高精度蝕刻。然而，此些傳統的方法受到深寬比、輪廓變異及週期時間問題的困擾。因此，業界期望能發展出能克服上述問題的新的高精度蝕刻技術。
本申請案係關於製造微電子裝置用之基板之高精度蝕刻電漿製程方法。高精度蝕刻可包含在一段時間內系統性地移除複數薄膜單層直到達到一目標膜厚或自基板移除薄膜。高精度蝕刻可藉由將基板暴露至可在一吸附狀態與一脫附狀態之間轉換的電漿來進行。例如，可利用吸附電漿預處理或準備可藉由脫附電漿移除的部分基板。在一實施例中，吸附處理可增加基板表面對下方基板之間的蝕刻選擇比。在基板表面處對下方膜層具有較高的蝕刻選擇比可致使表面單層(複數單層)受到移除或蝕刻同時最小化用以移除單層(複數單層)之電漿對下方基板的移除及/或損害。在一實施例中，該單層與下方基板之間的蝕刻選擇比可高到足以使移除製程成為自我限制性的。以此方式，電漿處理可積極地或系統性地移除該單層(複數單層)但不移除下方膜層，看來即便下方基板被暴露至電漿一段較長的時間但電漿處理並未蝕刻。可藉著在吸附與脫附電漿之間轉換進行基板的高精度蝕刻，利用各種電漿製程技術可達到在吸附與脫附電漿之間轉換。
在一實施例中，藉著將一第一電源(如微波)施加至一電漿製程室的一製程氣體混合物可產生一吸附電漿(如第一電漿)。該氣體混合物可包含一反應物氣體(如含Clx氣體、含Fx氣體、含Ox氣體等)及在吸附電漿條件下相較於該反應物氣體對於基板較惰性的稀釋氣體(如Ar、He、其組合等)。高精度蝕刻方法的製程條件可包含但不限於腔室壓力、功率、氣體混合物組成與濃度。在此實例中，在吸附期間，腔室壓力可大於40mTorr且上至500mTorr、第一電源可將頻率約2.45GHz或頻率範圍落在300MHz至10GHz內之介於500W至10,000W之間的功率供給予該電漿製程室中的一源電極。該製程氣體混合物可包含在吸附製程期 間介於10體積%至100體積%之間的一反應物氣體。在吸附電漿中所產生之離子與自由基可用以處理基板表面上至5000ms或更尤其介於100ms至500ms之間的一段時間。
在該第一電漿之處理期間，取決於該反應物氣體的類型，基板表面的化學組成可被鹵素化或氧化。在實務上，該基板表面上經吸附或氧化的膜層具有可與下方基板區別之不同的化學與物理特性。此些差異可包含但不限於在某些電漿條件下的蝕刻率差異俾使吸附層和下方基板被暴露於相同電漿時吸附層比下方基板更容易以較高速率移除。因此，自吸附電漿轉換至脫附電漿可致使高選擇蝕刻製程，可重覆此高選擇蝕刻製程直到已移除期望量的基板為止。
藉著變化氣體混合物、壓力、功率、或其組合可自吸附電漿轉換至脫附電漿。在吸附電漿與脫附電漿之間可進行一或多次氣體吹淨，但此動作非必須。
在一實施例中，藉著變化氣體混合物及功率以產生可選擇性移除經吸附電漿處理或形成之部分基板(如單層(複數單層))的離子，可轉換至脫附電漿。在一特定的實施例中，氣體混合物可包含上至100體積%的稀釋氣體或下至0%的反應物氣體。在其他實施例中，氣體混合物可轉換至少於10體積%的反應物氣體加上剩餘體積百分比的稀釋氣體。可最佳化微波功率、壓力及/或基板溫度以達到期望的蝕刻率。在一實施例中，除了微波功率(可能並未必須)外藉著將一第二能量源(如偏壓功率)施加至該氣體混合物，可產生脫附電漿。偏壓功率可由射頻(RF)電源所供給，射頻(RF)電源可與基板鄰近的一偏壓電極電交流。在一特定的實施例中，該偏壓電極可與該源電極相對且該基板可被置於該源電極與該偏壓電極之間。脫附電漿或偏壓功率可活化介於100ms至3000ms之間的時間。 在一特定的實施例中，脫附時間可介於約300ms至550ms之間。一般而言，脫附時間可少於500ms以解決週期時間的限制。
在移除基板之吸附部分後，脫附電漿可轉換回吸附電漿，吸附電漿處理新暴露的基板表面或部分。在某些實施例中，吸附與脫附電漿之間的轉換可以非對稱方式進行俾使基板被暴露至吸附電漿或脫附電漿不同的時間。轉換所需的時間亦可取決於在兩處理之間可能所需的任何吹淨或氣體交換而有所不同，然而吹淨可能並非必須。
在一實施例中，取決於脫附製程氣體混合物、吸附層的組成、及/或基板組成，在將偏壓功率施加至製程氣體且持續介於300ms至5000ms之間的一段時間時，可活化脫附電漿。相對地，當未將偏壓功率施加至製程氣體混合物時，可活化吸附電漿。然而，可將第一電源施加至吸附製程氣體混合物及脫附氣體混合物。在一特定的實施例中，脫附時間可為約450ms。因此，吸附電漿與脫附電漿的持續時間可為約550ms。這可包含或不包含轉換期間的氣體吹淨及/或氣體交換時間。在其他實施例中，取決於基板之深寬比變化或其他製程變數，可增加或減少相同基板用的時間。
吸附/脫附製程方案之特徵亦在於，在鄰近(如<10mm)基板之製程氣體混合物內可產生的條件。可藉著將電磁能量施加至電中性氣體以自氣體分子釋放電子讓氣體分子因失去電子而變成帶正電荷(如變成離子)，完成電漿生成。離子的特徵在於，電子總數不等於質子總數而導致帶正電的分子或原子。自由電子可附著至中性分子或原子而導致帶負電的離子。當將電中性氣體暴露至電磁能量時，亦可自電中性氣體產生分子或原子自由基(如具有至少一未成對電子的分子或原子)。一般而言，自由基可為電中性、或帶正或負電，且相對於 稀釋氣體離子可具有高化學活性。然而，稀釋氣體可為一原子氣體而不會產生自由基或相對於反應物氣體混合物所產生的自由基可產生極少量的自由基。稀釋氣體主要供給離子，自由基可來自於被安插至電漿中的分子且可影響離子驅動表面和基板處之離子反應的方式。離子與自由基的組合與濃度可影響電漿與基板互動的方式。吸附與脫附電漿可具有不同的電漿特性(如徑向通量、離子通量、離子能量等)以達成基板上的期望結果。
電漿特性可包含但不限於在電漿中所發現的自由基對離子之通量比(RIR)及離子能量。RIR可為一無單位的參數，其代表在電漿內活性或帶能離子與自由基相對於彼此的情況。離子能量可代表被量測到入射至基板上之平均離子能量，其表示方式為電子伏特(eV)或離子能量分佈函數。在後續的實施方式中會更詳細地說明通量與離子能量。吸附(如第一電漿)與脫附(如第二電漿)階段可相對於彼此互有特徵，其特徵在於RIR與離子能量位準可在不同條件之間轉換俾以形成吸附層並自基板移除吸附層。吸附層可包含可具有反應性自由基及基板原子及/或分子的一組成，當基板被暴露至吸附電漿時，反應性自由基與基板原子及/或分子會彼此反應。
在一實施例中，吸附電漿可包含至少100：1之一RIR連同少於20Ev的一離子能量(如第一離子能量)。然而，吸附製程可被調整至特定目標離子能量域以達到期望的結果。在一特定的實施例中，可利用少於10eV之離子能量進行吸附製程。在另一特定的實施例中，離子能量的範圍可介於5eV至20eV之間或5eV至10eV之間。利用下文中所揭露的各種製程條件可產生吸附電漿。然而，此些製程條件意不在限制申請專利範圍的範疇，其提供係用以解釋本發明之目的而非限制本發明。可利用至少40mTorr且上至約500mTorr的一壓力產生吸附電 漿。製程氣體混合物可包含一反應物氣體(如含氧氣體、含氮氣體、含氫氣體、含碳氣體、含鹵素氣體)、一稀釋氣體(如氬氣、氦氣等)、或其組合。除了離子能量外，亦可最佳化製程條件以得到自100：1上至1000：1的RIR。
當電漿室系統將離子轉換為RIR與離子能量皆不同於吸附電漿之脫附電漿時，可進行基板的選擇性移除。例如，相對於吸附電漿，脫附電漿可具有一較低的RIR(如離子以及極少量的至無自由基)以及高離子能量。在一特定的實施例中，脫附電漿離子能量係大於20eV(如~40eV)。然而，第二離子能量可能受限於能避免損害基板或電漿的濺射閾值。例如，在一特定的實施例中，脫附電漿的離子能量係少於70eV。可利用文中所揭露的各種製程條件產生脫附電漿。然而，此些製程條件意不在限制申請專利範圍之範疇，而是提供解釋而非限制的目的。
在一實施例中，可利用至少5mTorr上至約500mTorr的壓力產生脫附電漿。在一特定的實施例中，製程氣體混合物可包含稀釋氣體(複數稀釋氣體)且不包含反應性氣體。然而，在其他的實施例中，相對於吸附製程氣體混合物，製程氣體混合物可包含稀釋氣體(複數稀釋氣體)及極少量的反應物氣體(複數反應物氣體)。可最佳化製程條件以得到RIR低於吸附電漿RIR的脫附電漿。取決於製程氣體混合物，脫附電漿可處理基板表面以獲得部分基板(如鹵素化、氧化部分等)的高選擇性移除。
雖然在一段時間內電漿室可以非對稱方式在吸附與脫附電漿之間交替，但吸附與脫附製程時間可能包含或可能不包含電漿前或電漿後的吹淨。例如，可在一段時間內利用持續的電漿來達到在吸附與脫附之間的轉換，俾以在毋需熄滅製程室中之電漿的情況下改變氣體混合物、功率、壓力、或其 組合。在其他實施例中，可以對稱方式進行吸附與脫附電漿之間的轉換俾使兩種製程時間係相同或相似。
100‧‧‧電漿製程系統
102‧‧‧電漿室
104‧‧‧氣體輸送系統
106‧‧‧電源
108‧‧‧真空系統
110‧‧‧基板
112‧‧‧橫剖面圖
114‧‧‧電源組件
116‧‧‧電漿製程區域
120‧‧‧氣體通道
122‧‧‧第一電源
124‧‧‧基板支撐件
126‧‧‧微波波導
128‧‧‧介電元件
130‧‧‧偏壓功率源
132‧‧‧控制器
134‧‧‧電腦處理器
136‧‧‧記憶體
138‧‧‧電通訊網路
200‧‧‧圖示
202‧‧‧轉換線
300‧‧‧代表性實施例
302‧‧‧第一電漿
304‧‧‧第二電漿
306‧‧‧吸附層
308‧‧‧雙向箭頭
310‧‧‧吸附自由基
312‧‧‧吸附離子
314‧‧‧脫附自由基
316‧‧‧脫附離子
318‧‧‧吸附表面積
320‧‧‧脫附表面積
322‧‧‧已吸附的分子/原子
324‧‧‧脫附區域
400‧‧‧方法
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
408‧‧‧步驟
410‧‧‧步驟
412‧‧‧步驟
500‧‧‧方法
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
E0 204‧‧‧離子能量
E1 206‧‧‧離子能量
E2 208‧‧‧離子能量
E3 208‧‧‧離子能量
S/Y‧‧‧比值
(S/Y)0 210‧‧‧比值
(S/Y)1 212‧‧‧比值
(S/Y)3 214‧‧‧比值
RIR‧‧‧自由基對離子之通量比
S‧‧‧原子或分子可黏附或吸附至基板110中的機率
Y‧‧‧蝕刻良率
Γi‧‧‧離子通量
Γr‧‧‧自由基通量
被包含於說明書中構成說明書之一部分的附圖顯示了本發明之實施例，其與上面的發明一段敘述以及下面的詳細說明一起用以解釋本發明。此外，參考標號最左的數字(複數數字)係用以識別此參考標號第一次出現的圖示。
圖1為一電漿製程系統之代表性實施例的說明圖，其顯示能根據至少一實施例在第一電漿與第二電極之間轉換之電漿室的橫剖面概圖。
圖2根據至少一實施例就離子能量與黏滯係數的觀點說明在第一電漿與第二電漿之間的轉換。
圖3為第一電漿與對應之基板處理以及第二電漿與對應之基板處理的代表性實施例的說明圖。
圖4為根據至少一實施例之用以產生處理基板用之第一電漿與第二電漿的方法的流程圖。
圖5為根據至少一實施例之用以產生處理基板用之第一電漿與第二電漿的另一方法的流程圖。
下面的詳細說明係參考隨附之圖示說明與本發明相符的例示性實施例。在實施方式部分中的「一實施例」、「一例示性實施例」等代表所述 的例示性實施例可包含特定的特徵、結構或特性，但每個例示性實施例不必要都包含此些特定的特徵、結構或特性。又，此類用語不必指向相同的實施例。又，當在一實施例的文義下提及特定的特徵、結構或特性時，雖然文中未明確指示，但熟知此項技藝者應明白，此些特徵、結構或特性可應用至其他例示性實施例。
文中所用之「基板」或「微電子基板」大致上代表根據文中所述實施例所處理的物件。微電子基板包含一裝置尤其是一半導體裝置或其他電子裝置的任何材料部分或結構，例如其可以是一基礎基板結構如半導體基板或一基礎基板結構上的一膜層如一薄膜。是以，基板意不在限制至任何特定的基礎結構、下方膜層或上方膜層、圖案化或未圖案化的，而是應被認為是包含任何此類膜層或基礎結構以及膜層及/或基礎結構的任意組合。下面的說明可參考特定類型的基板，但其僅作為說明性而非限制性的目的。
文中所述之例示性實施例僅作為說明性而非限制性的目的。其他實施例亦可行，且在本發明之範疇內可對例示性的實施例進行修改。因此，實施方式中的內容意不在限制本發明。本發明之範疇僅根據隨附的申請專利範圍及其等效物所定義。
下面例示性實施例的詳細說明會揭露本發明的大致本質，其他人在不脫離本發明範疇的情況下藉著應用熟知此項技藝者所熟知的知識可毋需過度實驗便輕易地修改此類例示性實施例及/或使其適用於各種應用。因此，此類適性及修改應落在基於本發明教示與引導之例示性實施例的意義與複數等效物中。應瞭解，文中的字詞係用以說明而非限制，因此熟知此項技藝者應參考文中的教示來解讀本說明中的字詞。
圖1顯示電漿製程系統100，其係利用可在電漿室102中所產生之電漿(未顯示)處理基板。藉著將電磁能量(如電源106)施加至由氣體輸送系統104提供至電漿室102的製程氣體混合物可產生電漿。氣體輸送系統104可包含質量流動控制器、逆止閥等用以控制氣體混合物分散的元件。與電漿室102流體交流的真空系統108亦可在電漿生成期間維持次大氣壓力。真空系統108可包含一或多個泵浦及控制系統(如N2壓載系統、蝶閥系統)以控制電漿室102內的壓力。
藉著將電磁能量施加至電中性氣體以自氣體分子釋放電子讓氣體分子因失去電子而帶正電荷(如變成離子)，可生成電漿。離子的特徵在於，電子總數不等於質子總數而導致帶正電的分子或原子。亦可自電中性氣體產生分子或原子自由基(如具有至少一未成對電子的分子或原子)。一般而言，自由基可為電中性、或帶正或負電，且相對於離子可具有高化學活性。隨著時間推移，電磁能量以及氣體混合物中持續增加的電子碰撞可增加可用以處理基板110之氣體混合物內的離子化分子與自由基的密度。
電漿室系統100可變化某些製程條件以影響朝向基板之離子及/或自由基的流量，俾使已離子化的分子受到電漿室102內的位勢差的影響。例如，電漿室102內的位勢差可將離子化的分子(或原子、或自由基)導向基板110。離子與自由基可經由能改變基板表面之沉積或鈍化或在沉積或鈍化後可移除部分基板的動作與基板互動或處理基板。
在圖1中，電漿室102的橫剖面圖112顯示電源組件114的一實施例，電源組件114能將電磁能量(如微波能量、RF能量)及氣體混合物(未顯示)傳輸至鄰近基板110的區域中。氣體混合物可沿著氣體通道120經由電源組件114的中央而被導入鄰近基板支撐件124的電漿製程區域116中。在其他實施例中，可 自其他位置將氣體混合物導入至電漿室102內。電漿製程區域116亦可自第一電源122接收能量以產生能用以處理基板支撐件124上之基板110的電漿。電磁能量可包含電磁能量(如微波能量>300MHz及/或射頻(RF)能量<300MHz)，可以某種方式自電源106將電磁能量傳輸至電源組件114。在圖1的實施例中，電源組件114可包含設置於氣體通道120周圍的微波波導126及介電元件128。在其他實施例中，電源組件114可包含天線板(未顯示)，天線板的設置方式俾使電流在實質上平行於基板110的平面中於功率組件114周圍流動。可感應電流沿著低阻抗路徑(如金屬層)在RF電源(未顯示)與接地終端(未顯示)之間流動，並在低阻抗路徑周圍產生磁場(未顯示)，磁場可用以在電漿製程區域116中產生電漿或在區域116上方的區域中產生電漿並將電漿傳輸至電漿製程區域116。
電漿製程區域116中的氣體混合物亦可自第二能量源(如偏壓功率源130)接收電磁能量，第二能量源可偏壓基板支撐件124並影響基板110附近的電漿特性。在某些實施例中，如下文將更詳細說明地，可一起操作偏壓功率源130與第一電源122或單獨操作之，以在電漿製程區域116內產生電漿。在一實施例中，偏壓功率源130可為能夠提供頻率10MHz或更高且功率高於50W的一RF電源。利用可協調俾以在電漿製程區域116內產生電漿之製程序列的控制器132進行基板支撐件124與功率組件114的偏壓。
控制器132可使用電腦處理器134與記憶體136執行可於電通訊網路138上提供的電腦可讀指令以控制電漿製程系統100的元件(如電源106、氣體輸送系統104等)。一或多個電腦處理器134可包含但不限於：中央處理單元(CPU)、數位訊號處理器(DSP)、精簡指令集電腦(RISC)、複雜指令集電腦(CISC)、微處理器、微控制器、現場可程式邏輯閘陣列(FPGA)、或其任意組合。記憶體136 可包含一或多個電腦可讀之儲存媒體(CRSM)。在某些實施例中，該一或多個記憶體可包含非瞬變媒體如隨機存取記憶體(RAM)、快閃隨機存取記憶體、固態媒體等。廣泛地來說，控制器132可控制俾以產生基板110可暴露之電漿或俾以在不同類型之電漿之間轉換的製程事件的順序。
電漿製程系統100可用以實施數種不同類型的電漿，電漿可用以將圖案蝕刻至基板110中或移除部分基板110以製造電子裝置。隨著電子裝置的尺寸與複雜度增加，不會損害基板110上之結構的高選擇性蝕刻製程的需求也日益增加。得到較高選擇比的一方法可包含自我限制性膜層的蝕刻製程，此蝕刻製程可在前驅物沉積步驟(如沉積、氧化、鈍化等)與前驅物移除之間交替。在一特定的實施例中，初始的表面處理可為一吸附製程，在此吸附製程中原子或分子滲透或擴散進入基板表面110中。吸附製程可改變基板表面110的一或多層單層，俾使單層(複數單層)在接續的製程期間更容易自基板110被移除或蝕去。一個例示性的接續製程可包含一脫附製程，脫附製程可用以移除單層(複數單層)卻不會損害下方基板110。吸附與脫附的組合或在吸附與脫附之間的轉換可以受到控制的方式或高度選擇性的方式移除基板110的單層(複數單層)。電漿製程系統100可施行一或多個方法以在電漿室102內於吸附與脫附製程之間交替。
圖2之說明圖200就離子能量、自由基的黏滯係數(複數黏滯係數)、蝕刻良率(Y)及/或自由基對離子之通量比(RIR)的觀點說明在吸附製程(如第一電漿)與脫附製程(如第二電漿)之間的轉換，其中自由基對離子之通量比(RIR)係表示為離子通量除以自由基通量()。圖2意在解釋而非提供單層蝕刻之參數的全方位模型。圖2只是一實施例，其意在說明吸附與脫附之間的轉換可藉由控制與電漿生成相關的一或多個變數達到，並顯示電漿成分(自由基、離子等)的關 係以及如何變化電漿成分處理基板以獲得單層蝕刻。離子能量可代表電漿製程區域116中之離子的能量或密度量且可利用已知的技術量測基板110或電漿製程區域116加以獲得。S可代表電漿內之原子或分子可黏附或吸附至基板110中的機率。S可為離子能量、自由基通量、表面溫度、壓力、及表面條件的函數。S亦可藉由下面定義所量化：每單位面積基板110之吸附率除以每單位面積基板110之碰撞頻率。在一實施例中，當最高的吸附率為1時，S可被表示為小於或等於1的小數(如0.001-1)。例如，當RIR極大且基板110表面原始(如潔淨、低表面粗糙度)時，S可接近1。在一實施例中，在吸附製程期間，S的範圍可介於0.1-0.5之間，吸附製程可改變表面相對於下方基板110的蝕刻選擇性。因此，在脫附製程期間S可更低但不需要更低。Y係藉由近似每個與基板110碰撞之離子所移除的原子數目所得到，其可代表電漿蝕刻率效率，且取決於離子能量及自基板110所移除的膜層其範圍可自<1至階次10。
比例可代表離子與自由基吸附至基板110或移除部分基板110的機率。較高的值可代表吸附較容易發生而較低的值可代表脫附較容易發生。在某些實施例中，當S大(如吸附)時則Y可能相對地低，這代表電漿製程區域116內的自由基通量可高於離子通量。因此，基板110的沉積或鈍化可發生以至少改變基板110表面，就蝕刻選擇比而言使其不同於下方基板110。相對地，在一實施例中，當S較低(如脫附)則Y可能相對地高，這代表電漿製程區域116內的離子通量高於自由基通量。然而，在另一實施例中，在某些脫附製程期間S可較高(如>0.5)，但因在脫附製程期間Y遠遠較高故可最小化吸附效應。簡言之，脫附率可遠高於在此實施例中可發生的任何吸附(如低自由基通量)。
在圖2中，轉換線202代表電漿在吸附與脫附特性之間轉換之處。在此實施例中，轉換可被表現為鄰近基板110表面之離子能量、自由基的黏滯係數(複數黏滯係數)、蝕刻良率(Y)或每離子所移除的原子及RIR的函數，但不限於此。例如，在轉換線202左側，電漿較易表現出吸附特性俾以在基板110表面處發生沉積或鈍化。在轉換線202右側，電漿較易移除部分基板110。因此，離子能量為控制吸附與脫附之間之轉換及每個製程區域內之電漿效能的重要因素。然而，離子能量並非是主宰在吸附電漿與脫附電漿之間轉換的唯一決定因素。
在一實施例中，電漿可被敘述為可被控制以在基板110表面上達到期望結果之彼此互動之自由基與離子和基板110的組合。例如，吸附製程的特徵可在於被添加或形成在表面上以增加表面相對於下方基板110之蝕刻選擇比之物。在吸附製程期間，自由基的表面覆蓋可能比帶能離子的原子移除更重要。因此，在較高的期間如圖2之轉換線202所建議，可能較期望較低的離子能量。由於在較短的時間內獲得更大的表面覆蓋較青睞較高的自由基通量(Γ r )，所以RIR()亦可相對地較高。因此，在吸附域內，可大於RIR。然而，在脫附製程期間，表面膜層的移除比表面覆蓋更優先。因此，期望具有更高離子能量，使帶能離子更容易自基板110移除表面原子。當離子能量增加時，離子通量(Γ i )、RIR及Y可增加，代表較可能發生自基板110移除一或多層單層。如圖2中所示，當係大於RIR時，較容易存在吸附域(如轉換線202左側)。類似地，當係小於RIR時，較容易存在脫附域(轉換線202之右側)。然而，取決於製程氣體混合物，在脫附域中可存在極少的自由基或無自由基。無論如何，在脫附期間的離子通量可高於吸附期間的離子通量。可以各種方式在兩域之間轉換。
圖2顯示關於離子及的數個潛在實施例以及如何在吸附與脫附之間轉換，其中吸附與脫附之間的製程裕度可能是大或小。例如，在離子能量E0 204的實施例中，離子能量可低至能得到較寬吸附製程裕度的程度，較寬的吸附製程裕度在自(S/Y)0 210上至(S/Y)3 214之較廣的變異內維持吸附域。當離子能量E1 206朝向離子能量E3 208增加時，製程裕度變得較窄，因此至少部分取決於與RIR，脫附較容易發生。例如，在(S/Y)0 210處，當離子能量為E1 206且RIR可小於(S/Y)0 210時，吸附域可主導。然而，若RIR增加至大於(S/Y)0 210的值`則較容易發生脫附且在離子能量E1 206時可位於脫附域中。然而，在其他實施例中，當製程更靠近轉換線202時，決定吸附與脫附之間的區別可變得更困難或可具有較低的吸附或脫附率。
雖然在離子能量E2 208處操作，但當係約為(S/Y)0 210時可能較難保證電漿嚴格地在吸附或脫附域中恆定操作，或接近轉換線202處吸附/脫附率可能較慢。由於在此條件下吸附/脫附的製程裕度差異係遠低於其他的可能條件，因此可能不期望但還是可能可以在此條件下操作。在離子能量E1 206處與(S/Y)1 212的實施例中可能存在著類似的製程裕度問題。在理想上，較佳的製程可比前述兩個實施例更進一步地遠離轉換線202。例如，在(S/Y)1 212的實施例中，藉著使離子能量E1 206朝向離子能量E0 204降低或藉著降低RIR，可增加吸附製程裕度。相對地，藉著使離子能量E1 206朝向離子能量E2 208增加或藉著增加離子通量，可增加脫附製程裕度。
雖然離子能量及能對電漿是否可在吸附或脫附域操作提供強烈的暗示，但其並非是唯一決定性的且其可被圖3所述的其他變數(如RIR)所影響。
圖3顯示處理基板110之第一電漿302(如吸附)及處理基板110之第二電漿304(如脫附)之代表性實施例300。如雙向箭頭308所示，電漿製程系統100可實施一或多個方法以在第一電漿302與第二電漿304之間轉換。第一電漿302可用以在基板110上形成吸附層306而第二電漿304可用以移除吸附層306並暴露下方基板110。除了圖2中所示之參數外，在決定欲將基板110暴露至何種電漿時應考慮因素RIR或離子通量。下面將簡短地說明離子與自由基的形成並簡單地解釋通量。
如針對圖1所述，電漿製程系統100可將電磁能量施加至電漿室102內的氣體混合物以產生第一電漿302及/或第二電漿304。氣體混合物可包含反應物氣體、稀釋氣體、或其組合。反應物氣體較容易產生離子與自由基而稀釋氣體(複數稀釋氣體)較容易形成離子而較不易自由基(若會形成)。然而，當氣體混合物包含兩種類型的氣體時，可能會有來自不同氣體的離子與自由基的組合。電漿製程系統100可最佳化製程條件以控制用以處理基板110的離子及/或自由基。
在吸附實施例中，氣體混合物可包含反應物氣體或反應物氣體(複數反應物氣體)與稀釋氣體(複數稀釋氣體)的組合。反應物氣體可包含但不限於含氧氣體、含氮氣體、含氫氣體、含碳氣體、含鹵素氣體、或其任何組合。稀釋氣體(複數稀釋氣體)(如氬氣、氦氣等)可包含相對於電漿室102內之氣體或材料具有化學惰性的物質。對於吸附實施例而言，氣體混合物可在100體積%反應物氣體(複數反應物氣體)下至10體積%之間變化。在一特定的實施例中，氣體混合物可包含介於80體積%-100體積%之間的反應物氣體(如Cl2)以及剩餘百分比之一或多種稀釋氣體。
在一吸附實施例中，第一電漿302可包含藉著將氣體混合物暴露至電磁能量所產生的吸附自由基310以及吸附離子312。在氣體混合物之組合的實施例中，第一電漿302亦可包含脫附離子316。在理想上，朝向基板110的自由基通量會主導離子通量並俾以在基板110上形成吸附層306。在一實施例中，吸附層306可包含來自氣體混合物及基板110(如Si)之原子及/或分子的組成。形成吸附層306後，電漿製程系統100可轉換至第二電漿304以蝕刻吸附層306並暴露下方基板110。在脫附實施例中，第二電漿304可包含脫附離子316且可包含或可不包含脫附自由基314。例如，當氣體混合物只包含稀釋氣體(複數稀釋氣體)時，脫附自由基314可能不存在。然而，當在脫附製程期間電漿室102中存在反應物氣體時，自由基可能存在。然而，離子通量可遠高於自由基通量，因此脫附製程可強過基板110處的吸附效應。
雖然兩種電漿可包含離子及/或自由基，但取決於是被用於吸附或脫附，其可被用於不同的目的。例如，在吸附期間的離子能量可少於20eV但在脫附期間的離子能量可大於20eV。又，由於脫附電漿具有極少(若其具有)的自由基或自由基通量(Γr)，因此吸附RIR可高於脫附RIR。例如，具有極少的自由基通量或趨近於零的自由基通量將使脫附RIR極低。在鄰近基板110的電漿製程區域116中利用靠近基板110中央且鄰近基板110表面的通量表面積(如吸附表面積318或脫附表面積320)可量測RIR值。
廣泛而言，當離子或自由基移動通過一通量表面積時，通量可被視為是離子或自由基的流率且具有每單位面積之物理特性的單位。離子通量(Γi)與自由基通量(Γr)可具有原子/cm2之單位且可代表通過吸附表面積318或脫附表面積320且可與基板110碰撞之離子或自由基的數量或濃度。取決於電漿與基板 間的位勢差、能量、電荷、製程壓力、製程溫度、或上述者的任何組合，離子與自由基可被吸引至基板110。
在一吸附實施例中，製程氣體混合物可包含反應物氣體(如鹵素、氧)及稀釋氣體(如氬氣、氦氣、或其組合)。吸附自由基310可藉由沉積或鈍化而形成吸附層306。理想地，Γr可高於Γi以使基板110處的吸附率高於脫附率。可利用量測Γr或Γi的已知技術以量測基板110中央處或附近以及鄰近基板表面110(如<10mm)的自由基通量(Γr)及/或離子通量(Γi)。已知技術的實例包含但不限於吸附探針、朗繆爾探針、髮夾探針、阻滯電場分析儀、光發射光譜、感光量測、質譜分析、或其組合。
可產生第一電漿302而最小化吸附離子312的離子能量，俾以最小化相對於吸附自由基310之吸附的基板110的蝕刻。簡言之，當在基板110之表面處之吸附率係大於脫附率時，可產生吸附層306。當吸附自由基310的能量係小於氣體混合物成分與矽基板110的標稱鍵焓時，可形成吸附層306。在一特定的實施例中，基板110可包含塊材矽基板110，其可提供產生吸附層306的起始材料。第一電漿302可包含可產生吸附自由基310的含鹵素氣體(如Clx、Fx)、或含氧氣體(如Ox)，吸附自由基可經由已知的沉積、鈍化或氧化技術而與矽表面反應。
在另一特定的實施例中，基板110可包含圖案化結構(未顯示)，圖案化結構可包含自基板110突伸或突伸至基板110中的側壁或溝槽。可調整吸附製程俾以選擇性地在溝槽內形成吸附層306，使得溝槽底部的吸附率可高於側壁上的吸附率。亦可利用第一電漿302將吸附層306保形地形成在自基板110突伸或突伸至基板110中的結構上。後續將參考圖4與5的說明更詳細地討論吸附方法。
吸附製程後，電漿製程系統100可轉換至圖2敘述中所提及的脫附製程。脫附製程可自基板110選擇性地移除吸附層306。脫附離子316可用以藉著自基板110移除已吸附的分子/原子322而移除或蝕刻吸附層306以形成脫附區域324。可移除吸附層306以裸露下方基板110的表面。理想地，Γi可高於Γr以使得基板110處的脫附率高於吸附率。可利用能量測Γr或Γi的任何已知技術量測基板110的中心處或附近且鄰近基板110表面(如<10mm)的自由基通量(Γr)及/或離子通量(Γi)。
在脫附實施例中，第二電漿304可具有比Γr更高的Γi或可不具有任何自由基，使得基板110處的脫附率係高於吸附率。獲得較高的Γi可包含變化製程條件例如但不限於變化氣體混合物、電磁能量、壓力、或其組合。然而，在吸附與脫附之間轉換不一定需要變化所有的製程條件。後續將參考圖4與5的說明更詳細地討論脫附方法。
圖4與5顯示利用使用了電漿製程系統100之反覆製程移除基板110之表面膜層之方法，反覆製程係於吸附電漿(如第一電漿302)與脫附電漿(如第二電漿304)之間交替。電漿製程系統110可控制自由基通量(Γr)及/或離子通量(Γi)以在吸附與脫附之間轉換。
在一方案中，藉著可自氣體混合物產生自由基且可產生較高Γr的較高壓力與高源功率(如提供予功率組件114的功率)的組合，可得到吸附製程，其中較高Γr的能導致基板110的較高表面覆蓋(如吸附層306)。此些製程條件亦可降低第一電漿302的位勢以最小化離子能量或Γi以在形成吸附層306時避免脫附。高壓力/功率的組合能維持低離子能量，但產生足以使吸附製程壓倒任何脫附效應的自由基。有趣的是，所有高功率技術就離子能量控制來看可能並不相 等。在微波功率功率組件114處使用微波功率而非RF功率是有利的。已觀察到，自微波源產生電子的效率係遠優於利用RF功率源產生電子的效率。例如，自微波或表面波源產生電子的效率在高頻下極佳，是以微波實施例中藉由電漿中之粒子平衡所決定之平均電子能量係低於遠遠較低之頻率(如<300MHz)驅動之RF源的平均電子能量。微波實施例可使較高電流流至基板110，相較於施加相同或類似功率之RF源(如ICP、CCP技術)可在基板處得到較低的峰值至峰值電壓(Vpp)。能夠接取極低的電子溫度(Te)與極低的Vpp並同時具有大離子流是微波源的獨特特性，這能夠提供獨特的空間高精度蝕刻製程。以此方式，對於RF功率源所施加的相同功率而言，微波源可降低離子能量。因此，不同類型之電源(如微波或RF)之間的類似功率輪廓可經由驅動頻率、離子能量、或其組合的差異加以識別。
藉著利用鹵素原子/分子或利用氧原子/分子飽和表面，吸附製程可在基板110上形成一薄(如複數單層)吸附層306。吸附層306相較於基板110下方可具有相對較高程度的蝕刻選擇比，因此吸附層306可具有高於基板110之蝕刻率的較高蝕刻率。因此，可使用脫附製程移除吸附層並同時最小化對下方基板110的損害。脫附製程可包含轉換第一電漿302的離子能量、壓力、氣體混合物、或其組合，讓脫附離子316蝕刻吸附層306。
在一方案中，可藉由不同電源的組合施加電磁能量予氣體混合物而產生第二電漿304以施行脫附製程。相較於第一電漿302的離子能量，額外的電磁能量可在第二電漿304中產生較高的離子能量。離子能量的改變並非是功率源之組合所特有的。藉著變化氣體混合物與壓力而調整基板110上的蝕刻率或蝕刻輪廓及可最佳化脫附製程。一般而言，相較於吸附製程，當脫附氣體混合物 不包含反應物氣體時脫附製程可具有較高的Γi及遠遠較低的Γr或近乎於零的Γr。由於吸附層306與基板110之間的蝕刻選擇比，脫附製程可以是自我限制性的。在移除吸附層306後，第二電漿304(如脫附)可轉換回第一電漿302(如吸附)並再一次開始吸附與脫附製程。可重覆吸附與脫附之間的轉換直到基板110的期望部分已被移除。回到圖4，方法400顯示上述吸附/脫附製程的一實施例。
在步驟402處，電漿製程室102可接收微電子基板110，微電子基板110可包含具有能用以形成微電子裝置之圖案化特徵部或元素之任何類型的半導體基板。半導體基板可包含但不限於任何單元素基板(如Si)、絕緣層上覆矽基板、III-V基板、或磊晶矽基板。基板110可被置於基板支撐件124上，基板支撐件124係置於功率組件114與可位於基板支撐件124中之偏壓電極之間。
在步驟404處，氣體輸送系統104可將氣體混合物提供至電漿室102。氣體混合物可包含可用以在基板110上形成吸附層306的至少一反應物氣體、稀釋氣體(複數稀釋氣體)、或其組合。反應物氣體可包含能與基板110或基板110上之薄膜反應的至少一化學元素。在一實施例中，反應物氣體可包含但不限於含鹵素氣體(如Clx、Fx)、或含氧氣體(如Ox)。在另一實施例中，氣體混合物亦可包含稀釋氣體(複數稀釋氣體)與反應物氣體。稀釋氣體可包含但不限於氬氣、氦氣、氮氣、或其任何組合。在一特定的實施例中，氣體輸送系統104可提供氣體混合物，此氣體混合物包含10體積%-100體積%的反應物氣體以及剩餘體積百分比的稀釋氣體(複數稀釋氣體)。在一特定的實施例中，吸附製程氣體混合物可包含80%-100%的反應物氣體(複數反應物氣體)以及剩餘百分比之稀釋氣體(複數稀釋氣體)。
在步驟406處，真空系統108可用以在電漿製程室102中達到大於或等於40mTorr的製程壓力以促進初始吸附製程。控制器132可最佳化氣體流以及泵抽速度以在製程室102內獲得相對穩定的壓力。取決於基板110的組成及吸附層306的期望吸附率，壓力範圍可上至500mTorr。又，可基於在吸附與脫附製程之間的轉換變化腔室壓力。下面將更詳細地說明轉換。然而，在一特定的實施例中，在初始吸附製程期間製程室102的壓力可約為80mTorr。然而，可取決於在吸附製程期間期望的通量條件及離子能量來變化壓力。在一實施例中，亦可在吸附製程期間改變製程壓力以調整吸附層306在基板110上的表面覆蓋。例如，初始壓力可至少為40mTorr且可在吸附製程期間轉換為更高的壓力。吸附製程亦可包含利用壓力以及施加至氣體混合物的能量以增加朝向基板110的徑向通量。
在步驟408處，第一電源124可經由設於製程室102中的功率組件114將微波功率施加至氣體混合物。微波功率的範圍可介於500W至10,000W之間且可具有至少300MHz上至10GHz的驅動頻率。在一特定的實施例中，對於設定在500W至10,000W之間的任何功率而言，驅動頻率可約為2.45GHz。理想上，所施加的微波功率與驅動頻率應能產生第一電漿302，俾使電漿製程區域116內的離子能量少於20eV且在鄰近基板110處以及至少在電漿製程區域116內自由基通量係高於離子通量。
在另一實施例中，所施加的微波功率的範圍可介於500W至3000W之間且具有介於1GHz至10GHz之間的驅動頻率。文中所述之施加功率及氣體混合物與壓力之組合的實施例，可使第一電漿302中的離子能量少於20eV。在其他實施例中，可將功率與驅動頻率最佳化至目標特定離子能量閾值如<5eV、 <10eV、或介於5eV至15eV之間。在一特定的實施例中，微波功率可約為2000W且驅動頻率約為2.45GHz。
取決於製程條件、基板110組成及吸附層306組成，可變化第一電漿302的製程時間。吸附時間可在100ms至3000ms之間變化。理想地，考慮到製程週期時間，少於1000ms的較短吸附可能是較符合期望的。然而，在大部分約為或高於40mTorr的實施例中，閾值可包含少於500ms的製程時間。
考慮到基板110的組成(如Si)與反應物氣體(如Clx、Fx、Ox)，形成吸附層306可包含任何分子或原子組成俾以槓桿吸附層306與基板110間的蝕刻選擇比，以在接續的脫附製程期間移除吸附層306並最小化對基板110的損害或改變。可藉由許多方式轉換至脫附製程，一組脫附實施例可至少包含將額外的電磁能量施加至氣體混合物。
在步驟410處，偏壓功率源130可將偏壓功率施加至鄰近電漿製程區域116或基板110的氣體混合物。如圖3中所示，偏壓功率可將電漿室102轉換至脫附製程而移除吸附層306。然而，在其他實施例中，可在施加偏壓功率至氣體混合物(見步驟412之說明中的額外細節)之前、期間或之後變化氣體混合物、壓力、源功率(如第一電源122)、或其組合。例如，在較高壓力(如>150mTorr)及較高源功率(如>2000W)的實施例中，偏壓功率可增加上至200W且驅動頻率約為27MHz。然而，在大部分的實施例中，偏壓功率可不高於150W且驅動頻率係不高於60MHz尤其驅動頻率在13.56MHz。在一特定的實施例中，壓力可約為40mTorr且偏壓功率可介於50W至70W之間。在一高壓實施例中，壓力可約為150mTorr且偏壓功率可約為150W。
亦可最佳化功率與壓力的組合以增加自吸附製程(如第一電漿302)至脫附製程(如第二電漿304)的離子能量。例如，相較於吸附製程期間，離子能量高於20eV的脫附製程可具有朝向基板110的較高離子通量。在某些特定的脫附實施例中，離子能量的範圍可自40eV上至70eV，但可能應維持在一濺射閾值之下以避免基板受到非期望元素的損害或污染。
在施加時間點的觀點上可以非對稱方式施加偏壓功率，其中當偏壓功率關閉時可施行吸附製程且當偏壓功率開啟時可進行脫附製程。廣義而言，偏壓開啟的步驟的歷時範圍可介於300ms至5000ms之間且偏壓關閉的歷時範圍可介於100ms至3000ms之間，使得經歷時間的範圍可介於400ms至8000ms之間。例如，在一實施例中，經歷時間的範圍可少於1000ms，其中偏壓開啟歷時少於500ms且偏壓關閉歷時500ms或更短。在一特定的實施例中，經歷時間的範圍可約為500ms，其中偏壓開啟歷時約400ms且偏壓關閉歷時約100ms。在另一特定的實施例中，偏壓開啟歷時100ms且偏壓關閉歷時約450ms。
在某些實施例中，在偏壓關才與偏壓開啟時間之間具有轉換時間，轉換時間可用以吹淨電漿室102與重新導入另一氣體混合物、或變化氣體混合物而未自電漿室102完全吹淨氣體混合物。在一特定的實施例中，在吸附與脫附之間吹淨氣體混合物可少於4s的連續真空且期間並無氣體混合物流入製程室102中。在其他吹淨實施例中，可藉著流動稀釋氣體吹淨製程氣體混合物並使製程室102的壓力少於電漿製程壓力。
在步驟412處，可藉由當偏壓功率關閉、開啟與關閉的循環期間變化氣體混合物的濃度以在第一電漿302與第二電漿304之間的轉換。在如上面參考圖1-3所述之第一電漿302期間，氣體混合物可包含反應物氣體與稀釋氣體。 轉換至第二電漿可包含將反應物氣體的體積濃度變化至不同於第一電漿302之反應物氣體之體積濃度的一體積濃度。在吸附與脫附製程之間，反應物氣體濃度可在0體積%至100體積%之間變化。更具體而言，反應物氣體的體積濃度的範圍可介於10%至100%之間，剩餘百分比之氣體混合物包含稀釋氣體(複數稀釋氣體)(如Ar、He等、或其組合)。
在一特定的實施例中，在氣體混合物之間轉換可包含變化進入的氣體流以原位變化氣體混合物，因此可不自電漿室102完全吹淨氣體混合物但氣體混合物濃度仍自吸附製程條件轉換至脫附製程條件。例如，吸附製程條件可包含具有大於10體積%之反應物氣體混合物濃度的氣體混合物。控制器132可改變來自氣體輸送系統104的氣體流以將脫附製程的反應物氣體混合物濃度降低至少於10體積%。在某些實施例中，控制器132亦可變化吸附製程(如第一電漿302)與脫附製程(如第二電漿304)之間的腔室壓力及/或第一源122的功率。例如，吸附製程可包含至少40mTorr的腔室壓力且控制器132可調整氣體流率或泵抽傳導以將腔室壓力改變為不同於吸附製程壓力的脫附製程壓力，兩者之間的差異至少為10%。
在另一實施例中，在吸附與脫附製程期間氣體混合物可具有相同或類似的氣體混合物濃度(體積)。例如，在吸附製程與脫附製程之間，反應物氣體(複數反應物氣體)及稀釋氣體(複數稀釋氣體)可具有相同濃度，使得在兩製程步驟之間氣體混合物的濃度可落在20體積%內。當吸附與脫附製程之氣體混合物為相同或類似時，可增加功率(如提供至功率組件114之功率)並減少壓力以在基板表面110處於吸附與脫附之間轉換。
在另一實施例中，第一電漿302與第二電漿304之間的差別或變化可為連續電漿，在轉換至第二電漿304的期間可不熄滅第一電漿302。控制器132可變化氣體混合物、壓力、功率、或其組合以在吸附與脫附之間的轉換期間或脫附轉換至吸附的期間維持製程室102內的電漿狀態。然而，在其他實施例中，可熄滅第一電漿302(如不施加功率至氣體混合物)且在導入脫附氣體混合物之前或將功率施加至脫附氣體混合物之間吹淨吸附氣體混合物。在一特定的情況中，吹淨時間可少於4s，吹淨時間可為自熄滅第一電漿302至將脫附氣體混合物導入至電漿室102中所量測到的時間。然而，在某些實施例中，吹淨時間可為熄滅第一電漿302與啟動第二電漿304之間所量測到的時間。
在另一實施例中，吹淨時間可包含或可不包含將電磁能量提供予氣體混合物之電源106內的暫態條件。暫態條件可包含當電源106被開啟或關閉時的功率暴衝、或當所施加之功率在不同設定點之間轉換但未被關閉時的功率暴衝。電源106的任何暫態問題(如超過目標、不及目標、或穩定時間)可藉由熟知電漿製程系統者可運用的電路、濾波器或軟體來加以管控。熟知此項技藝者可設計暫態控制能力以使暫態時間遠低於在吸附及/或脫附製程期間電源106的開關與關閉時間。
圖5為用以產生吸附電漿(如第一電漿302)以在基板110上形成吸附層306及產生脫附電漿(如第二電漿304)以自基板110移除吸附層306之另一方法500的流程圖。如上所述，可利用運用了不同類型之硬體的各種技術來產生電漿，此些不同類型的硬體可運用可使用或可不使用相同製程條件。廣義而言，申請專利範圍之範圍可涵蓋使用本說明書中未揭露之硬體的實施例。例如，方 法500中所述之電漿特性可涵蓋數種硬體及/或製程條件的實施例。因此，申請專利範圍之範疇可不限於本文中所述之硬體及/或製程條件的實施例。
在步驟502處，電漿製程室102可接收可包含任何類型之半導體基板的微電子基板110，其中半導體基板可包含可用以形成微電子裝置的圖案化特徵部或元件。半導體基板可包含但不限於任何單元素基板(如Si)、絕緣層上覆矽基板、III-V基板、或磊晶矽基板。基板110可被置於基板支撐件124上，基板支撐件124可設於功率組件114與偏壓電極之間。
在步驟504處，電漿系統100可如圖1-3的說明所述利用製程室102中的製程氣體的第一混合物產生第一電漿302。第一電漿302包含鄰近基板110之電漿製程區域116內的一或多個自由基及離子。如圖3之說明所述，自由基及離子在電漿製程區域116中可具有對應的通量(如Γr、Γi)。第一電漿302可具有鄰近基板之一自由基對離子之通量比(RIR)，包含至少100：1之值的第一RIR的範圍可上至1000：1。利用任何已知技術在電漿製程區域中可量測到的離子能量可小於20eV。在一實施例中，氣體混合物可包含反應物氣體及稀釋氣體，其可被維持在至少40mTorr至500mTorr的壓力。反應物氣體可包含含氧氣體(如Ox)或含鹵素氣體(如Clx、Fx)。可施加至氣體混合物的微波功率的範圍可介於1000W至10,000W之間且具有任何介於300MHz至10GHz之間的驅動頻率。在電漿室102內轉換至第二電漿304之前，第一電漿302的製程時間的範圍可介於120ms至240ms之間。
在步驟506處，電漿系統100可如圖1-3之說明所述利用製程室102中之製程氣體的第二混合物轉換至第二電漿304。轉換至第二氣體混合物可緊接在第一電漿302之製程時間結束後立即發生，或者緊接在於電漿室102中導入第 二氣體混合物之前可移除全部或至少一部分第一氣體混合物之一或多個吹淨循環後立即發生。第二氣體混合物與第一氣體混合物之差異可在於組成及/或反應物氣體(複數反應物氣體)、稀釋氣體(複數稀釋氣體)的濃度、或其組合。在一實施例中可形成第二電漿304以達到高於20eV且介於40eV與70eV之間的離子能量。又，第二電漿304的Γi亦可高於第一電漿的Γi。
在一實施例中，可藉著將不同功率域的組合施加至第二氣體混合物以達到此些離子能量與通量條件。例如，可藉由功率組件114與偏壓功率130(如RF功率)施加微波能量，偏壓功率130可藉由基板支撐件124中的電極所施加。微波能量的範圍可介於1000W至10,000W之間且可具有介於300MHz至10GHz之間的任何頻率。相對地，偏壓功率130的範圍可介於50W至150W之間並具有小於300MHz的驅動頻率。第二電漿304的製程壓力範圍可介於5mTorr至150mTorr之間。當將微波功率與偏壓功率130施加至氣體混合物時，第二電漿304的製程時間可上至550ms。在製程時間終結處，第二電漿304可轉換回第一電漿302或可在基板110上形成另一吸附層306的另一電漿。
在步驟508處，在一段時間內電漿室102可以非對稱方式在吸附電漿(如第一電漿302)與脫附電漿(如第二電漿304)之間交替。每一吸附或脫附製程的重覆可包含針對每一重覆的相同電漿條件，然而，亦可在文中任何實施例所述的製程條件範圍內變化每一重覆。吸附製程與脫附製程的施行時間可介於500ms至5000ms之間。施行時間可包含或可不包含吸附/脫附製程之間的任何吹淨時間。
應瞭解，說明書中的實施方式部分而非摘要部分係用以解讀申請專利範圍。摘要部分可舉列本發明之一或多但非所有的例示性實施例，是以摘要部分未意圖以任何方式限制本發明及隨附之申請專利範圍。
雖然已藉著一或多個實施例的敘述說明本發明且已詳細地闡述此些實施例，但此些實施例意不在以任何方式將隨附申請專利範圍限制至此類細節。熟知此項技藝者當能輕易推知額外的優點與修改。因此，廣義地本發明並不限於特定的細節、所示及所述的代表性設備、方法及說明性的實例。因此，在不脫離本發明的廣義發明概念範圍的情況下，可偏離此類細節。
100‧‧‧電漿製程系統
102‧‧‧電漿室
104‧‧‧氣體輸送系統
106‧‧‧電源
108‧‧‧真空系統
110‧‧‧基板
112‧‧‧橫剖面圖
114‧‧‧電源組件
116‧‧‧電漿製程區域
120‧‧‧氣體通道
122‧‧‧第一電源
124‧‧‧基板支撐件
126‧‧‧微波波導
128‧‧‧介電元件
130‧‧‧偏壓功率源
132‧‧‧控制器
134‧‧‧電腦處理器
136‧‧‧記憶體
138‧‧‧電通訊網路

Claims (19)

  1. 一種基板處理方法，包含：在一電漿製程室中接收一微電子基板；在該電漿製程室中接收一氣體混合物，該氣體混合物包含一稀釋氣體及一反應物氣體；在該電漿製程室中達到大於或等於40mTorr的一製程壓力；施加一微波功率至該氣體混合物；施加一交替偏壓功率至該氣體混合物，該交替偏壓功率在一段時間內以一非對稱方式交替地開啟與關閉，該偏壓功率在一驅動頻率下包含不高於150W的一強度；在該段時間內變化該氣體混合物的一濃度，該變化的範圍係介於該反應物氣體的0體積%至100體積%之間；及控制該交替偏壓功率及該氣體混合物之濃度，以使該電漿維持在吸附狀態達第一期間、使該電漿維持在蝕刻狀態達第二期間、及使該電漿於一轉換期間在該吸附狀態與該蝕刻狀態之間轉換。
  2. 如申請專利範圍第1項之基板處理方法，其中當該偏壓係關閉時，該微波功率產生小於或等於20eV之鄰近該基板的一電漿電位。
  3. 如申請專利範圍第2項之基板處理方法，其中該稀釋氣體包含下列之一或多者：氬氣、氦氣、或氮氣，且該反應物氣體包含一含氧氣體或一含鹵素氣體。
  4. 如申請專利範圍第1項之基板處理方法，其中該驅動頻率包含小於60MHz的一頻率。
  5. 如申請專利範圍第1項之基板處理方法，其中在該段時間內該反應物氣體濃度係在大於10體積%至小於100體積%的範圍內變化。
  6. 如申請專利範圍第1項之基板處理方法，其中該製程壓力包含不大於500mT的一強度。
  7. 如申請專利範圍第1項之基板處理方法，其中在該段時間內該偏壓功率源係開啟介於300ms至5000ms之間的一時間且係關閉介於100ms至3000ms之間的一時間。
  8. 如申請專利範圍第1項之基板處理方法，其中該偏壓功率包含介於10W至50W之間或介於100W至150W之間的一強度。
  9. 如申請專利範圍第1項之基板處理方法，其中該微波功率包含介於500W至3000W之間的一強度且該驅動頻率係介於300MHz至10GHz之間。
  10. 如申請專利範圍第9項之基板處理方法，其中該驅動頻率包含約2.45GHz。
  11. 一種基板處理方法，包含：在包含一基板支撐件的一製程室中接收一基板；利用該製程室中複數製程氣體的一第一混合物產生一第一電漿，該第一電漿包含：鄰近該基板之一自由基對離子之通量比(RIR)，該RIR包含至少100：1的一值；及鄰近該基板之一第一離子能量，該第一離子能量係小於20eV； 利用該製程室中複數製程氣體的一第二混合物產生一第二電漿，該第二混合物係不同於該第一混合物，該第二電漿包含：一第二離子能量，高於該第一離子能量；在一段時間內以一非對稱方式在該第一電漿與該第二電漿之間交替。
  12. 如申請專利範圍第11項之基板處理方法，其中產生該第一電漿包含在該製程室中維持大於40mTorr的一製程壓力。
  13. 如申請專利範圍第11項之基板處理方法，其中該第一電漿包含介於120ms至240ms之間的一製程時間。
  14. 如申請專利範圍第11項之基板處理方法，其中該第一離子能量包含小於10eV的一強度。
  15. 如申請專利範圍第11項之基板處理方法，其中該複數製程氣體的該第二混合物包含一稀釋氣體及一鹵素。
  16. 如申請專利範圍第11項之基板處理方法，其中該製程氣體的該第一組包含一含氧氣體或一含鹵素氣體。
  17. 如申請專利範圍第11項之基板處理方法，其中該交替包含當產生該第二電漿時將一偏壓功率施加至該基板支撐件。
  18. 如申請專利範圍第11項之基板處理方法，其中該第二電漿包含上至450ms的一製程時間。
  19. 如申請專利範圍第11項之基板處理方法，其中該第一RIR包含上至1000：1的一值。
TW104121435A 2014-07-10 2015-07-02 基板之高精度蝕刻方法 TWI593015B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462022856P 2014-07-10 2014-07-10
US201462022873P 2014-07-10 2014-07-10
US201462040214P 2014-08-21 2014-08-21

Publications (2)

Publication Number Publication Date
TW201611118A TW201611118A (zh) 2016-03-16
TWI593015B true TWI593015B (zh) 2017-07-21

Family

ID=55068110

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104121435A TWI593015B (zh) 2014-07-10 2015-07-02 基板之高精度蝕刻方法
TW104122435A TWI627672B (zh) 2014-07-10 2015-07-10 基板之高精度電漿蝕刻方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104122435A TWI627672B (zh) 2014-07-10 2015-07-10 基板之高精度電漿蝕刻方法

Country Status (4)

Country Link
US (3) US9768033B2 (zh)
JP (2) JP6159757B2 (zh)
KR (2) KR101745686B1 (zh)
TW (2) TWI593015B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
JP6316735B2 (ja) * 2014-12-04 2018-04-25 東京エレクトロン株式会社 プラズマエッチング方法
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
TW202336855A (zh) 2015-06-05 2023-09-16 美商蘭姆研究公司 GaN及其他Ⅲ-Ⅴ族材料之原子層蝕刻
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9824896B2 (en) * 2015-11-04 2017-11-21 Lam Research Corporation Methods and systems for advanced ion control for etching processes
US10987735B2 (en) 2015-12-16 2021-04-27 6K Inc. Spheroidal titanium metallic powders with custom microstructures
PL3389862T3 (pl) 2015-12-16 2024-03-04 6K Inc. Sferoidalne metale podlegające odwodornieniu oraz cząstki stopów metali
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
KR102072269B1 (ko) * 2016-02-22 2020-01-31 도쿄엘렉트론가부시키가이샤 패터닝된 층의 주기적 에칭을 위한 방법
JP6541596B2 (ja) * 2016-03-22 2019-07-10 東京エレクトロン株式会社 プラズマ処理方法
JP6378234B2 (ja) * 2016-03-22 2018-08-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6392266B2 (ja) * 2016-03-22 2018-09-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
WO2018053487A1 (en) * 2016-09-19 2018-03-22 Tokyo Electron Limited Method of in situ hard mask removal
US10566212B2 (en) * 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10494715B2 (en) 2017-04-28 2019-12-03 Lam Research Corporation Atomic layer clean for removal of photoresist patterning scum
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
CN111937122A (zh) 2018-03-30 2020-11-13 朗姆研究公司 难熔金属和其他高表面结合能材料的原子层蚀刻和平滑化
KR102067184B1 (ko) 2018-04-05 2020-01-16 무진전자 주식회사 복합 rf 주파수를 사용하는 플라즈마 건식 세정 장치
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
CN112654444A (zh) 2018-06-19 2021-04-13 6K有限公司 由原材料制造球化粉末的方法
GB201810387D0 (en) * 2018-06-25 2018-08-08 Spts Technologies Ltd Method of plasma etching
US10847375B2 (en) * 2018-06-26 2020-11-24 Lam Research Corporation Selective atomic layer etching
JP7345382B2 (ja) * 2018-12-28 2023-09-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
US10593518B1 (en) 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
SG11202111576QA (en) 2019-04-30 2021-11-29 6K Inc Mechanically alloyed powder feedstock
KR102644961B1 (ko) 2019-04-30 2024-03-11 6케이 인크. 리튬 란타넘 지르코늄 산화물(llzo) 분말
WO2021035132A1 (en) * 2019-08-22 2021-02-25 Lam Research Corporation Multi-state rf pulsing to control mask shape and breaking selectivity versus process margin trade-off
PL4061787T3 (pl) 2019-11-18 2024-08-26 6K Inc. Unikalne surowce do proszków sferycznych i sposoby wytwarzania
US11590568B2 (en) 2019-12-19 2023-02-28 6K Inc. Process for producing spheroidized powder from feedstock materials
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
JP7437966B2 (ja) * 2020-02-21 2024-02-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US11373877B2 (en) 2020-04-13 2022-06-28 Applied Materials, Inc. Methods and apparatus for in-situ protection liners for high aspect ratio reactive ion etching
CN116034496A (zh) 2020-06-25 2023-04-28 6K有限公司 微观复合合金结构
WO2022067303A1 (en) 2020-09-24 2022-03-31 6K Inc. Systems, devices, and methods for starting plasma
CN116600915A (zh) 2020-10-30 2023-08-15 6K有限公司 用于合成球化金属粉末的系统和方法
KR20230161474A (ko) * 2021-03-30 2023-11-27 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US12042861B2 (en) 2021-03-31 2024-07-23 6K Inc. Systems and methods for additive manufacturing of metal nitride ceramics
US11961735B2 (en) * 2021-06-04 2024-04-16 Tokyo Electron Limited Cyclic plasma processing
JP2024526172A (ja) * 2021-06-29 2024-07-17 ラム リサーチ コーポレーション 高アスペクト比エッチングのための多状態パルシング
US12040162B2 (en) 2022-06-09 2024-07-16 6K Inc. Plasma apparatus and methods for processing feed material utilizing an upstream swirl module and composite gas flows
WO2024044498A1 (en) 2022-08-25 2024-02-29 6K Inc. Plasma apparatus and methods for processing feed material utilizing a powder ingress preventor (pip)
KR20240056321A (ko) * 2022-10-21 2024-04-30 주식회사 나이스플라즈마 플라즈마 챔버 및 플라즈마 챔버를 이용한 웨이퍼 식각 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276126A (en) * 1991-11-04 1994-01-04 Ocg Microelectronic Materials, Inc. Selected novolak resin planarization layer for lithographic applications
US5368685A (en) 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
JP3158612B2 (ja) * 1992-03-24 2001-04-23 株式会社日立製作所 ドライエッチング方法
JP3217875B2 (ja) * 1992-11-05 2001-10-15 株式会社日立製作所 エッチング装置
US6794301B2 (en) 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
JP3973283B2 (ja) 1998-01-19 2007-09-12 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
WO2001012873A1 (en) 1999-08-17 2001-02-22 Tokyo Electron Limited Pulsed plasma processing method and apparatus
US6270634B1 (en) * 1999-10-29 2001-08-07 Applied Materials, Inc. Method for plasma etching at a high etch rate
US6599842B2 (en) 1999-11-29 2003-07-29 Applied Materials, Inc. Method for rounding corners and removing damaged outer surfaces of a trench
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
JP2003151960A (ja) * 2001-11-12 2003-05-23 Toyota Motor Corp トレンチエッチング方法
US20040025791A1 (en) 2002-08-09 2004-02-12 Applied Materials, Inc. Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US6921695B2 (en) * 2003-10-14 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Etching method for forming a square cornered polysilicon wordline electrode
JP4653470B2 (ja) * 2004-12-02 2011-03-16 株式会社アルバック エッチング方法
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7335602B2 (en) 2006-01-18 2008-02-26 Freescale Semiconductor, Inc. Charge-free layer by layer etching of dielectrics
US20070202700A1 (en) 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP4919871B2 (ja) 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US20110065276A1 (en) 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP5203340B2 (ja) 2009-12-01 2013-06-05 東京エレクトロン株式会社 半導体装置の製造方法
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
TWI473163B (zh) 2010-09-15 2015-02-11 Tokyo Electron Ltd A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method
US20120083127A1 (en) 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method
DE102010048984A1 (de) 2010-10-20 2012-04-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines haftfesten Verbundes aus einem Polymersubstrat und einer anorganischen Schicht
DE102010043940B4 (de) * 2010-11-15 2012-08-30 Forschungsverbund Berlin E.V. Mikrowellen-ICP-Resonator
WO2012122064A1 (en) 2011-03-04 2012-09-13 Tokyo Electron Limited Method of etching silicon nitride films
JP5893864B2 (ja) 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
US8735291B2 (en) 2011-08-25 2014-05-27 Tokyo Electron Limited Method for etching high-k dielectric using pulsed bias power
US8691709B2 (en) 2011-09-24 2014-04-08 Tokyo Electron Limited Method of forming metal carbide barrier layers for fluorocarbon films
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP5398853B2 (ja) 2012-01-26 2014-01-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9194045B2 (en) 2012-04-03 2015-11-24 Novellus Systems, Inc. Continuous plasma and RF bias to regulate damage in a substrate processing system
JP6001940B2 (ja) 2012-07-11 2016-10-05 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
JP6035606B2 (ja) * 2013-04-09 2016-11-30 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP6347695B2 (ja) * 2013-11-20 2018-06-27 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP6558901B2 (ja) * 2015-01-06 2019-08-14 東京エレクトロン株式会社 プラズマ処理方法

Also Published As

Publication number Publication date
US20160013067A1 (en) 2016-01-14
US10483127B2 (en) 2019-11-19
JP2016029714A (ja) 2016-03-03
TWI627672B (zh) 2018-06-21
JP6159757B2 (ja) 2017-07-05
TW201611118A (zh) 2016-03-16
KR20160007441A (ko) 2016-01-20
US20190096694A1 (en) 2019-03-28
US9768033B2 (en) 2017-09-19
JP2016028424A (ja) 2016-02-25
KR101886349B1 (ko) 2018-08-08
JP6042498B2 (ja) 2016-12-14
US10211065B2 (en) 2019-02-19
KR20160007373A (ko) 2016-01-20
TW201614725A (en) 2016-04-16
KR101745686B1 (ko) 2017-06-12
US20160013063A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
TWI593015B (zh) 基板之高精度蝕刻方法
JP4794449B2 (ja) ナローギャップ容量結合リアクタのｒｆパルシング技術
KR102439785B1 (ko) 무-할로겐 기상 실리콘 에칭
JP7122422B2 (ja) プラズマ処理システム
WO2016060058A1 (ja) 多層膜をエッチングする方法
WO2016060063A1 (ja) プラズマ処理装置
JP2014057057A (ja) 増強プラズマ処理システム内でのプラズマ強化エッチング
KR20150018499A (ko) 피처리 기체를 에칭하는 방법 및 플라즈마 에칭 장치
US10971373B2 (en) Methods for cyclic etching of a patterned layer
KR20170141666A (ko) 피에칭층을 에칭하는 방법
TWI632607B (zh) 基板之高精度蝕刻用方法及系統
CN107464765B (zh) 处理晶圆的装置及方法
CN118280829A (zh) 一种刻蚀方法及刻蚀系统
JP2005260195A (ja) エッチング装置
Kaler Etching of Si and SiNx by Beams Emanating from Inductively Coupled CH3F/O2 and CH3F/CO2 Plasmas

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees