[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006278827A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006278827A
JP2006278827A JP2005097170A JP2005097170A JP2006278827A JP 2006278827 A JP2006278827 A JP 2006278827A JP 2005097170 A JP2005097170 A JP 2005097170A JP 2005097170 A JP2005097170 A JP 2005097170A JP 2006278827 A JP2006278827 A JP 2006278827A
Authority
JP
Japan
Prior art keywords
etching
trench
manufacturing
semiconductor device
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005097170A
Other languages
English (en)
Inventor
Naokatsu Ikegami
尚克 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005097170A priority Critical patent/JP2006278827A/ja
Priority to CNB200610067369XA priority patent/CN100514567C/zh
Priority to KR1020060027010A priority patent/KR20060106707A/ko
Priority to US11/391,353 priority patent/US7622394B2/en
Publication of JP2006278827A publication Critical patent/JP2006278827A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827Portable transceivers
    • H04B1/3833Hand-held transceivers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055Grooves
    • B81C1/00063Trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

【課題】パターン側壁に堆積したプラズマ重合膜の剥離性に優れた半導体装置の製造方法を提供する。
【解決手段】半導体基板をトレンチ加工する半導体装置の製造方法において、表面にエッチングマスクを設けた半導体基板の露出表面をドライエッチングしてトレンチ構造を形成するエッチングステップと、トレンチ側壁のエッチングを抑制するための保護膜を堆積させる堆積ステップとを交互に繰り返して、上記半導体基板をトレンチ加工処理する工程と、上記トレンチ加工処理の直後の上記半導体基板を、所定の温度で加熱処理する工程とを含む。例えば、トレンチ加工処理直後に、300〜500[℃]の温度範囲内で加熱処理した後、プラズマアッシング処理する。
【選択図】 図3

Description

本発明は、MEMS(Micro Electrical Mechanical System)デバイス,MIST(Micro System Technology)デバイス等の半導体装置の製造方法に関し、特に、半導体基板に3次元構造体を形成するためのドライエッチング技術を用いた深彫りトレンチ加工後のトレンチ側壁の処理に関するものである。
近年、半導体微細加工技術を応用したマイクロマシニング技術を用い、大きさが数100[μm]程度の非常に微小な構造体を製造する技術が注目を集めている。このような微小構造体は、各種センサや光通信分野における光スイッチ、高周波(RF)部品等への応用が検討されている。
一般に、このようなマイクロマシン応用部品は、Siプロセスを用いて製造されるため、信号処理系LSIとチップ上で集積化することが可能である。その結果、ある1つの機能を持ったシステムをチップ上に構築することが可能となる。このような機能を持った素子を、米国ではMEMSデバイス、欧州ではMISTデバイスと呼んでいる。
上記MEMS構造体を製造するためには、目的とする構造によっても異なるが、概ね幅数十[μm]、深さ数百[μm]以上(アスペクト比(横の寸法幅÷縦の寸法幅)が10以上)の加工が必要になってくる。
このような寸法は、メカトロニクス部品の観点からみれば非常に微小な構造体ではあるが、0.1[μm]以下の微細加工技術を必要とする近年の超LSI製造プロセスの観点からみると、極めて大きなパターンを対象とすることになる。例えば、ゲート加工寸法と比較すると約千倍に相当する。
そのため、近年の半導体製造で用いられている微細加工技術、特にドライエッチング技術をそのままMEMS構造体用の加工技術として適用できない場合が出てくる。例えば、通常の超LSIの製造に用いられているプラズマエッチング装置を用いて、このようなアスペクト比が高く大きな寸法のシリコン加工を行なおうとすると、エッチングの進行に伴って、エッチング速度が著しく低下するようになり、ある深さのところで完全にエッチングがストップしてしまう現象が発生する。
これは、上記シリコンのエッチング反応機構が、トレンチ内に垂直に入射してくる加速イオンの被エッチング面への衝撃によって誘発されながら進行するという基本的なエッチング反応機構に深く関連している。
上記エッチングストップのメカニズムは、
(1)エッチングの進行に伴ってトレンチの深さが深くなってくると、トレンチ底から見た開口部の見込み角度が狭くなり、イオンの斜め入射成分がシャドーイング効果で遮蔽されるようになったり、
(2)マスク部やトレンチ底でのチャージアップによって垂直入射イオンの軌道が変化したり、
(3)トレンチ内部で生成された反応生成物がトレンチの外に排気されにくくなって滞留するため、トレンチ内圧力が上昇し、結果として後続入射イオンとの衝突散乱頻度が上昇する等の要因によって、エッチングの進行に極めて重要な役割を果たしている垂直入射イオンのフラックスが低下する
ことに起因していると考えられている。
特に、超LSIの製造で用いられているエッチングプロセスでは、エッチングを進行させるためのハロゲン種(例えば、Cl,F等の加速イオンや、Fラジカル,Clラジカル等)と、サイドエッチを抑制するための表面堆積性(重合性)を有する前駆体(例えば、Cラジカル)とを、同時に同じプラズマ雰囲気内に存在させながらエッチングするのが一般的である。
上記Cラジカルは、トレンチ側壁だけでなく、トレンチ底の被エッチング面にも堆積して、エッチングを阻害する方向に作用する。そのため、エッチングを効果的に進行させるためには、これら阻害層を加速イオンによる衝撃でスパッタ除去し、クリーンな被エッチング面(シリコン面)を露出させながらエッチング反応を進行させる必要がある。
しかし、上記MEMS構造体で要求される寸法幅数十[μm]、深さ数百[μm]のトレンチの底では、上記の理由により被エッチング面への十分なイオンの衝撃を得ることが困難になり、結果としてトレンチ底でのエッチング阻害層を十分に除去することができなくなり、最終的にはある深さのところでエッチングがストップする。
他の問題としては、トータルのエッチング時間が非常に長くなるため、エッチング中にマスク材が後退し、最終目標のトレンチ形状を得るまでの間にマスク材がなくなってしまうという問題がある。
これは、エッチング阻害層をスパッタ除去しながらエッチングを進行させるために、ある程度大きなエネルギーをもった加速イオンを入射させなければならないため、対マスク選択比を大きくとることが難しくなるためである。
上記MEMS構造体を加工するにあたっての課題を解決するための従来の手法として、ハロゲンラジカルあるいはハロゲンイオンとシリコンとのエッチング反応によるエッチングステップと、側壁部のサイドエッチを抑制するための側壁保護膜の堆積ステップとを、それぞれ異なったステップとして分割し、これらのエッチングステップと堆積ステップとを交互に繰り返しながら、トレンチ加工処理する手法がある(例えば、特許文献1,2参照)。
このようにエッチングステップと堆積ステップとを交互に繰り返す手法では、例えば、誘導結合(ICP)方式のエッチング装置を用いて、SFガスプラズマによって生成されたFラジカルおよびFイオンによるシリコンのエッチングステップと、Cガスプラズマ中で解離生成したC種の表面吸着および重合反応による側壁保護のためのフルオロカーボン重合膜の堆積ステップとを交互に繰り返しながらシリコンのトレンチ加工処理をする。
堆積ステップ後のSFプラズマによるエッチングステップにおいて、入射Fイオンの主な役割は、トレンチ底部のシリコン表面の堆積膜を除去して、シリコン表面を露出させることである。トレンチ底部のシリコン表面の露出後の主要なエッチング機構は、基本的には、シリコン露出後に表面に吸着したFラジカルに対しては、吸着層へのイオン衝撃によって若干エッチング反応を促進させることは可能であるが、シリコンとFラジカルとの化学反応(等方的なエッチング反応)で進行する。元々、Fラジカルとシリコンは、イオン衝撃がなくとも、室温で自発的に反応する。
このように、SFプラズマによるエッチングステップとCプラズマによる堆積ステップとを交互に繰り返す手法では、エッチングステップの時間帯にプラズマ中から表面に拡散するCラジカルによるエッチング阻害の影響が全くないため、パターンが高アスペクト比化しても、トレンチ底部でのエッチングと堆積のバランスが崩れにくく、従ってエッチングストップが起きにくく安定性に優れたプロセスを構築できる。
さらに、エッチングマスクの表面部には、Cプラズマ重合によって厚い保護膜が形成されるため、レジストマスクを用いても100以上の極めて高い対マスク選択比が達成できる。その結果、深刻なマスクの後退を伴うことなく、500[μm]以上の深いシリコントレンチ加工を達成することが可能となる。
米国特許第5,501,893号 特開2000−299310号公報
上記従来の手法によるシリコンの深彫りトレンチ加工処理後には、トレンチ側壁には、Cプラズマ照射時に形成されたCプラズマ重合膜が厚く堆積している。通常、この堆積膜は、そのままにしておくと、その後のプロセスを経る間に不均一に剥離され、トレンチの周辺に異物として付着する。
特に、付着した場所がMEMS構造体の可動部分である場合には、動作不良といった深刻な問題を発生させることになる。従って、トレンチ側壁のプラズマ重合膜は、エッチング加工直後に完全に除去しておくことが極めて重要である。
通常、Cガスは、超LSI製造工程におけるSiO膜のエッチングガスの一部に用いられており、エッチング後のSiOのパターン側壁や下地シリコン上に堆積するCプラズマ重合膜は、通常の超LSI製造工程で用いられている酸素プラズマアッシングで容易に除去できる。
しかしながら、上記ICPプラズマエッチング装置による深彫りトレンチ加工後のトレンチ側壁に関しては、プラズマアッシングでは、堆積したフルオロカーボンプラズマ重合膜を完全には除去できないことが、発明者らの実験で判った。その原因として、上記ICPプラズマエッチング装置による高密度ICPプラズマ(プラズマ密度=1012[/cm]程度)によって解離が非常に促進されることに加え、堆積のステップに用いているガスがCのみであることが挙げられる。
ガスがプラズマ中で高次に解離することによって、結合力の強いC−C結合を多く含んだ膜が形成され、その結果、膜の剥離を困難にしていると考えられる。加えて、反応生成物であるSiFがプラズマ中で再解離し、結果としてプラズマ雰囲気内でSiが遊離され、それが再度膜中に取り込まれることで、酸素プラズマだけでは容易に剥離されない無機成分を含んだ強固な膜になったと考えられる。
本発明は、トレンチ加工処理後のトレンチ側壁に堆積したプラズマ重合膜が、酸素プラズマを用いたアッシングでは除去できないという従来の課題を解決するためになされたものであり、トレンチ側壁に堆積したプラズマ重合膜の剥離性に優れた半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、
半導体基板をトレンチ加工する半導体装置の製造方法において、
表面にエッチングマスクを設けた半導体基板の露出表面をドライエッチングしてトレンチ構造を形成するエッチングステップと、トレンチ側壁のエッチングを抑制するための保護膜を堆積させる堆積ステップとを交互に繰り返して、上記半導体基板をトレンチ加工処理する工程と、
上記トレンチ加工処理の後、上記半導体基板を所定の温度で加熱処理する工程と
を含む
ことを特徴とする。
例えば、トレンチ加工処理直後に、300〜500[℃]の温度範囲内で加熱処理した後、プラズマアッシング処理することが望ましい。
本発明によれば、トレンチ加工処理後、かつプラズマアッシング処理前に、例えば、300〜500[℃]の温度範囲内で加熱処理を加えることにより、トレンチ側壁の重合膜の剥離性を向上させることができるという効果がある。
実施の形態1
本発明の実施の形態1のMEMSデバイスの製造方法は、シリコンのトレンチ加工処理の直後に、300〜500[℃]の温度範囲内で加熱処理し、その後、酸素プラズマアッシング処理して、トレンチ側壁に堆積したフルオロカーボンプラズマ重合膜を除去することを特徴とする。
[A]トレンチ加工処理
図1は本発明の実施の形態1のシリコンのトレンチ加工処理のシーケンスを説明する図である。この図1は、一例として、半導体基板(ウエハ)であるシリコン(Si−sub)1上に、例えば、フォトレジストのエッチングマスク2を形成し、SFガスプラズマによって生成されたFラジカル(F)およびFイオンによるシリコンのエッチングステップ(図1の(a),(c))と、Cガスプラズマ中で解離生成したC種の表面吸着および重合反応による側壁保護のためのフルオロカーボン重合膜の堆積膜3の堆積ステップ(図1の(b),(d))とを交互に繰り返しながら、シリコン1のトレンチ加工処理をする様子を示している。
また、図2は上記図1のトレンチ加工処理においてのプロセス条件の切り替えのシーケンス(時間軸)を説明する図である。エッチングの条件としては、例えば、誘導結合(ICP)方式のエッチング装置を用い、ウエハを固定する電極の温度を10[℃]に固定し、圧力=3.5[Pa],ソース・パワー=1800[W],バイアス・パワー=15[W]の条件下で、SF(設定流量=300[sccm])のステップ時間が7[sec](図2のエッチングの時間帯),C(設定流量=200[sccm])のステップ時間が2[sec](図2の側壁保護の時間帯)でシリコン1のトレンチ加工処理をすることにより、例えば、トレンチの幅80[μm],深さ500[μm]の垂直加工を実現することができる。
図1(c)のSFプラズマによるエッチングステップにおいて、入射Fイオンの主な役割は、トレンチ底部のシリコン1表面の堆積膜3を除去して(エッチングマスク2表面の堆積膜3も除去される)、シリコン1表面を露出させることである。トレンチ底部のシリコン1表面の露出後の主要なエッチング機構は、基本的には、シリコン1とFラジカル(図1のF)との化学反応(等方的なエッチング反応)で進行する。元々、Fラジカルとシリコン1は、イオン衝撃がなくとも、室温で自発的に反応する。なお、Fイオンは、シリコン1表面に吸着したFラジカルに対しては、吸着層へのイオン衝撃によって若干エッチング反応を促進させることは可能である。
上記条件のエッチングでは、トレンチ側壁部の形状にステップの切り替え時の痕跡を示す特徴的な凹凸が見られるものの、エッチングステップの時間帯にプラズマ中から表面に拡散するCラジカルによるエッチング阻害の影響が全くないため、パターンが高アスペクト比化しても、トレンチ底部でのエッチングと堆積のバランスが崩れにくく、従ってエッチングストップが起きにくく安定性に優れたプロセスを構築できる。
さらに、エッチングマスクの表面部には、Cプラズマ重合によって厚い保護膜が形成されるため、レジストマスクを用いても100以上の極めて高い対マスク選択比が達成できる。その結果、深刻なマスクの後退を伴うことなく、500[μm]以上の深いシリコントレンチ加工を達成することが可能となる。
[B]加熱処理
次に、上記トレンチ加工直後に、300〜500[℃]の温度範囲で加熱処理することにより、シリコン表面のフルオロカーボンプラズマ重合膜を部分的に熱分解させる。
例えば、大気圧のN雰囲気内で、室温から設定した最高温度400[℃]まで1[℃/sec]の昇温速度で昇温させ、その最高温度400[℃]で10分間保持して加熱処理した後、室温まで冷却する。
[C]プラズマアッシング処理
次に、上記加熱処理後のシリコン1を、酸素プラズマアッシング処理をして、トレンチ側壁に堆積したフルオロカーボン重合膜を除去する。
例えば、上記トレンチ加工処理直後に、室温から設定した最高温度400[℃]まで1[℃/sec]の昇温速度で昇温させ、その最高温度400[℃]で10分間保持して加熱処理した後、酸素プラズマアッシング処理をすると、加熱処理をしないで酸素プラズマアッシング処理のみをした場合に比較して、トレンチ側壁のプラズマ重合膜の除去効果は飛躍的に向上されるようになった。
上記ICPプラズマエッチング装置で上記条件を用いてシリコンのトレンチ加工処理をした後、上記加熱処理することによって、どのように側壁のフルオロカーボン重合膜が熱分解されるかを間接的かつ詳細に調べるために、以下の実験をした(実験結果は図3から図5まで参照)。
[実験1]重合膜の堆積
まず、パターン側壁に堆積したフルオロカーボン重合膜を模擬的に再現するため、劈開した10[mm]×10[mm]のシリコン片である1つのシリコンサンプルの表面上に、上記ICPプラズマの堆積ステップで1分間、Cプラズマを照射して、上記シリコンサンプル表面にフルオロカーボン重合膜を堆積させる。
[実験2]加熱
次に、トレンチ側壁に堆積したフルオロカーボン重合膜の加熱分解(加熱による熱分解)を模擬的に再現するために、上記フルオロカーボン重合膜を堆積させたシリコンサンプルを、内部に四重極質量分析(QMS)装置を備えた超高真空(真空度1×10−9[Torr])昇温脱離ガス分析(TDS)装置のチャンバー内に導入し、外部からの赤外線照射によって、室温(20[℃])から、複数設定した最高温度まで1[℃/sec]の昇温速度で昇温させて加熱し、その最高温度で10分間保持した後、室温まで冷却した。
[実験3]加熱後の表面の観察
そして、トレンチ側壁に堆積したフルオロカーボン重合膜の加熱分解効果を調査するために、上記フルオロカーボン重合膜を堆積させた1つのサンプルについて、上記超高真空昇温脱離ガス分析装置のチャンバー内での上記昇温シーケンスの最高温度を180[℃],340[℃],500[℃],700[℃]、および比較のための加熱なしの室温(20[℃])と変化させて、このサンプルのシリコン表面のフルオロカーボン重合膜を部分的に熱分解させた後、真空搬送によって超高真空XPS(X−ray Photoelectron Spectroscopy)装置内に導入して、このサンプルの表面状態を観察し、C1s(カーボン原子内の電子軌道1sに由来する)光電子スペクトル(図3(a)参照)、およびF1s(フッ素原子内の電子軌道1sに由来する)光電子スペクトル(図3(b)参照)をそれぞれ調べた。つまり、図3に示す実験結果は、上記1つのサンプルに対して、最高温度を低温側から高温側に段階的に変化させて複数回の加熱処理をして、1回の加熱処理後ごとにXPS分析をした結果を示している。
図3(a)に示した20[℃](室温)におけるC1s光電子スペクトルから、ICPプラズマ照射で形成されたフルオロカーボンプラズマ重合膜は、CF,CF,CF,C−CFのコンポーネントで構成されていることが判る。
また、図3(a),(b)の各温度でのスペクトル変化をみると、フルオロカーボン重合膜は、180[℃]までの加熱処理では全く変化がないが、340[℃]では、CF,CF,CF,C−CFの各コンポーネントのピーク面積が減少していることが判る。このとき、図3(b)の結果をみると、F1s光電子スペクトルのピーク強度も減少している。この傾向は、500[℃]のときにはさら加速され、特に図3(a)の結果では、C−CF結合の結合エネルギーが、より低エネルギー側の284[eV]付近でのC−C結合にシフトしていることが判る。これは、フルオロカーボン重合膜の熱分解によってFが選択的に脱離し、Cリッチな膜に変化したことを示している。以上の結果から、フルオロカーボン重合膜には、180[℃]から340[℃]の間で熱分解が開始される閾値が存在すると考えられる。
図4は、上記熱分解が開始される閾値を見積もるために、上記図3(a)の光電子スペクトルC1sの各コンポーネントのXPS光電子信号強度のピーク面積の温度変化を詳細にプロットした結果である。この図4より、300[℃]以上では、CF,CF,CFの各ピーク面積が減少し、C−CFのそれは増加していることが判る。ここで、C−CFの増加は、直近に存在するC−C結合のピーク強度増加に起因するものと考えられる。従って、図4の結果から、フルオロカーボン重合膜は、300[℃]以上で熱分解が開始され、炭化(C−C結合の増加)が進んでいくことが判る。なお、400[℃]以上でCF結合のピークが増加しているのは、CF,CFが熱分解し、Fが選択的に脱離することによってCF結合に変化したためと考えられる。
[実験4]加熱時の脱離種の観察
また、加熱処理によってシリコン表面から脱離してくる分子成分を調査するために、上記の加熱処理時に、上記超高真空昇温脱離ガス分析装置のチャンバー内に設置した四重極質量分析(QMS)装置を用いて、上記サンプルの表面からの脱離種のフラックスの温度スペクトルを調べた(図5参照)。
図5には、マスフラグメントM/e=44(CO ),M/e=28(CO),M/e=85(SiF ),M/e=69(CF ),M/e=50(CF ),M/e=38(F ),M/e=19(F)の温度スペクトルを示した。
図5の温度スペクトルから、上記プラズマ重合膜は、300[℃]付近から分解が開始され、約400[℃]でピークを迎えて激しく分解し、500[℃]近辺で分解がほぼ終了していることが判る。また、図5より、500[℃]以上では表面から脱離してくるCF,CFのマスフラグメントがほぼ0であることから、フルオロカーボン重合膜は500[℃]で十分に熱分解されており、それ以上の温度で処理することは、かえって炭化を進行させて、その後の除去プロセスにおいて十分に除去できなくなるといった不具合を招くことになりかねないため、加熱処理の温度の上限は、500[℃]が適当であることが判った。
以上、図3〜図5に示す実験結果から、300〜500[℃]の温度範囲内で加熱処理することにより、効果的に重合膜を熱分解させることができることが判った。
上記昇温脱離分析(TDS)チャンバーおよびXPS装置を用いた加熱実験は、表面の分析を行うために必要な超高真空装置内で行った結果であり、上記大気圧N雰囲気での実プロセスとは、チャンバー雰囲気や真空度が異なっているが、図3〜図5に示す結果と良く符合した結果となっている。このことは、フルオロカーボン重合膜の熱分解において重要な因子は、真空度やガス雰囲気でなく、温度であることを示している。
以上のように、実施の形態1によれば、トレンチ加工処理直後に、300〜500[℃]の温度範囲内で加熱処理をすることにより、従来の酸素プラズマアッシング処理のみを行っていた場合に比較して、トレンチ側壁のプラズマ重合膜は飛躍的に除去されるようになった。
実施の形態2
上記実施の形態1では、トレンチ加工処理直後に加熱処理を加えることで、シリコントレンチ側壁のフルオロカーボン重合膜の剥離効果が飛躍的に向上することを示した。しかしながら、トレンチ側壁に堆積するプラズマ重合膜の成分には、フルオロカーボン系だけでなく、プラズマ中で反応生成物(SiF等)の再解離によって生成されたSi含有無機物も含まれている。これらSi系の無機成分は、加熱処理だけでは除去することが不十分な場合がある。
そこで、本発明の実施の形態2のMEMSデバイスの製造方法は、上記実施の形態1において、上記加熱処理の後に、さらに酸による処理を加えて、トレンチ側壁に堆積したSi系の無機成分を除去することを特徴とする。
例えば、上記加熱処理後のシリコン1(図1参照)を酢酸/フッ化アンモニウム/フッ化水素アンモニウムの混合溶液に10分間浸し、その後にプラズマアッシング処理をすることにより、さらに剥離効果が向上することが確認できた。
以上のように、実施の形態2によれば、上記実施の形態1の加熱処理の後に、さらに酸による処理を加えることにより、加熱処理とプラズマアッシング処理だけでは不十分であったトレンチ側壁のフルオロカーボン重合膜の除去効果を向上させることが可能となった。
なお、上記実施の形態では、MEMS(MIST)デバイスの製造方法について説明したが、本発明は、トレンチ加工処理をする他の半導体装置の製造方法にも適用可能である。
本発明の実施の形態1のシリコンのトレンチ加工処理のシーケンスを説明する図である。 図1のトレンチ加工処理においてのプロセス条件の切り替えのシーケンス(時間軸)を説明する図である。 ICPプラズマを照射したSi表面のフルオロカーボン重合膜の加熱温度による光電子スペクトルの変化を示す図である。 図3のC1s光電子スペクトルのXPSピーク面積の変化を示す図である。 ICPプラズマを照射したSi表面から脱離しているマスフラグメントの温度スペクトルを示す図である。
符号の説明
1 シリコン
2 エッチングマスク
3 堆積膜

Claims (5)

  1. 半導体基板をトレンチ加工する半導体装置の製造方法において、
    表面にエッチングマスクを設けた半導体基板の露出表面をドライエッチングしてトレンチ構造を形成するエッチングステップと、トレンチ側壁のエッチングを抑制するための保護膜を堆積させる堆積ステップとを交互に繰り返して、上記半導体基板をトレンチ加工処理する工程と、
    上記トレンチ加工処理の後、上記半導体基板を所定の温度で加熱処理する工程と
    を含む
    ことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    上記加熱処理の温度が、300〜500[℃]の範囲内であることを特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    上記加熱処理の後の上記半導体基板を、プラズマアッシング処理する工程をさらに含むことを特徴とする半導体装置の製造方法。
  4. 請求項1または2に記載の半導体装置の製造方法において、
    上記加熱処理後の上記半導体基板を、酸溶液によってウエット処理する工程をさらに含むことを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    上記ウエット処理後の上記半導体基板を、プラズマアッシング処理する工程をさらに含むことを特徴とする半導体装置の製造方法。
JP2005097170A 2005-03-30 2005-03-30 半導体装置の製造方法 Pending JP2006278827A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005097170A JP2006278827A (ja) 2005-03-30 2005-03-30 半導体装置の製造方法
CNB200610067369XA CN100514567C (zh) 2005-03-30 2006-03-24 半导体装置的制造方法
KR1020060027010A KR20060106707A (ko) 2005-03-30 2006-03-24 반도체 장치의 제조 방법
US11/391,353 US7622394B2 (en) 2005-03-30 2006-03-29 Method of fabricating semiconductor device including forming a protective layer and removing after etching a trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005097170A JP2006278827A (ja) 2005-03-30 2005-03-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006278827A true JP2006278827A (ja) 2006-10-12

Family

ID=37071134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005097170A Pending JP2006278827A (ja) 2005-03-30 2005-03-30 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7622394B2 (ja)
JP (1) JP2006278827A (ja)
KR (1) KR20060106707A (ja)
CN (1) CN100514567C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5416280B2 (ja) * 2010-08-19 2014-02-12 株式会社アルバック ドライエッチング方法及び半導体装置の製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160073A (ja) * 2006-11-30 2008-07-10 Seiko Epson Corp 半導体装置の製造方法
US8262920B2 (en) * 2007-06-18 2012-09-11 Lam Research Corporation Minimization of mask undercut on deep silicon etch
KR101795658B1 (ko) * 2009-01-31 2017-11-08 어플라이드 머티어리얼스, 인코포레이티드 에칭을 위한 방법 및 장치
WO2010099220A2 (en) 2009-02-25 2010-09-02 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
US8901004B2 (en) * 2009-07-27 2014-12-02 Lam Research Corporation Plasma etch method to reduce micro-loading
WO2011063163A2 (en) * 2009-11-19 2011-05-26 California Institute Of Technology Methods for fabricating self-aligning arrangements on semiconductors
US9018684B2 (en) 2009-11-23 2015-04-28 California Institute Of Technology Chemical sensing and/or measuring devices and methods
CN101800175B (zh) * 2010-02-11 2011-07-20 中微半导体设备(上海)有限公司 一种含硅绝缘层的等离子刻蚀方法
US8557613B2 (en) * 2010-06-14 2013-10-15 California Institute Of Technology Methods for designing, fabricating, and predicting shape formations in a material
US8133349B1 (en) 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
US8741778B2 (en) * 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
CN102110708A (zh) * 2011-01-14 2011-06-29 北方工业大学 高压隔离槽及其制作方法及mos器件
US8871105B2 (en) 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process
GB2499816A (en) 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
WO2014046083A1 (ja) * 2012-09-18 2014-03-27 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN103779201A (zh) * 2012-10-17 2014-05-07 中微半导体设备(上海)有限公司 一种改善通孔侧壁形貌的方法
US9165783B2 (en) 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
CN102923642B (zh) * 2012-11-07 2015-11-04 中国科学院上海微系统与信息技术研究所 一种高深宽比硅结构的侧壁平滑方法
CN103887164B (zh) * 2012-12-20 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN105336607A (zh) * 2014-05-26 2016-02-17 北大方正集团有限公司 一种功率器件的沟槽的制作方法
KR101745686B1 (ko) * 2014-07-10 2017-06-12 도쿄엘렉트론가부시키가이샤 기판의 고정밀 에칭을 위한 방법
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
KR102566770B1 (ko) 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
JP7145031B2 (ja) * 2017-12-25 2022-09-30 東京エレクトロン株式会社 基板を処理する方法、プラズマ処理装置、及び基板処理装置
CN110010464B (zh) * 2017-12-25 2023-07-14 东京毅力科创株式会社 处理基板的方法
JP6920245B2 (ja) * 2018-04-23 2021-08-18 東京エレクトロン株式会社 温度制御方法
US11171012B1 (en) * 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
CN113800466B (zh) * 2021-09-23 2023-08-29 华东光电集成器件研究所 一种mems悬浮结构的深硅刻蚀方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1307859A (en) * 1970-06-02 1973-02-21 British Steel Corp Coated substrate
JPH05293111A (ja) 1992-04-15 1993-11-09 Olympus Optical Co Ltd トラカール
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5520299A (en) * 1995-02-15 1996-05-28 Texas Instruments Incorporated Etching pyroelectric devices post ion milling
JP4221859B2 (ja) 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6803309B2 (en) * 2002-07-03 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method for depositing an adhesion/barrier layer to improve adhesion and contact resistance
US6924235B2 (en) * 2002-08-16 2005-08-02 Unaxis Usa Inc. Sidewall smoothing in high aspect ratio/deep etching using a discrete gas switching method
EP1691402A4 (en) * 2003-12-01 2008-07-23 Matsushita Electric Ind Co Ltd PLASMA ETCHING PROCESS
JP2005342808A (ja) * 2004-05-31 2005-12-15 Oki Electric Ind Co Ltd Memsデバイスの製造方法
US7172964B2 (en) * 2004-06-21 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of preventing photoresist poisoning of a low-dielectric-constant insulator
US7405168B2 (en) * 2005-09-30 2008-07-29 Tokyo Electron Limited Plural treatment step process for treating dielectric films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5416280B2 (ja) * 2010-08-19 2014-02-12 株式会社アルバック ドライエッチング方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US7622394B2 (en) 2009-11-24
US20060223324A1 (en) 2006-10-05
CN100514567C (zh) 2009-07-15
KR20060106707A (ko) 2006-10-12
CN1855379A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
JP2006278827A (ja) 半導体装置の製造方法
Baklanov et al. Plasma processing of low-k dielectrics
US20150371861A1 (en) Protective silicon oxide patterning
EP3035369B1 (en) Plasma treatment method
US8928124B2 (en) High aspect ratio and reduced undercut trench etch process for a semiconductor substrate
JP4073204B2 (ja) エッチング方法
KR100708493B1 (ko) 반도체 제조 시의 개구 형성 방법
US9960030B2 (en) Method and device for the surface treatment of substrates
US11037798B2 (en) Self-limiting cyclic etch method for carbon-based films
WO2006028858A2 (en) Methods of removing photoresist on substrates
JP5859262B2 (ja) 堆積物除去方法
JP2003023000A5 (ja)
TW201140690A (en) Dry etching method
Nakakubo et al. Optical and electrical characterization of hydrogen-plasma-damaged silicon surface structures and its impact on in-line monitoring
US20050003310A1 (en) Etching process including plasma pretreatment for generating fluorine-free carbon-containing polymer on a photoresist pattern
JP6987793B2 (ja) グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法
TWI495009B (zh) A Plasma Etching Method with Silicon Insulating Layer
KR100289740B1 (ko) 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
JPH05102101A (ja) 半導体装置の製造方法
JP3408311B2 (ja) デジタルエッチング方法及び装置
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JP2000012521A (ja) プラズマアッシング方法
JP2019519106A (ja) グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法
JPH0653186A (ja) ドライエッチング方法
JPH07201817A (ja) 有機材料膜の剥離方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020