[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN118280829A - 一种刻蚀方法及刻蚀系统 - Google Patents

一种刻蚀方法及刻蚀系统 Download PDF

Info

Publication number
CN118280829A
CN118280829A CN202211736974.7A CN202211736974A CN118280829A CN 118280829 A CN118280829 A CN 118280829A CN 202211736974 A CN202211736974 A CN 202211736974A CN 118280829 A CN118280829 A CN 118280829A
Authority
CN
China
Prior art keywords
etching
ion beam
etched
groove
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211736974.7A
Other languages
English (en)
Inventor
朱开放
任华
郭春祥
彭泰彦
杨宇新
许开东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Leuven Instruments Co Ltd
Original Assignee
Jiangsu Leuven Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Leuven Instruments Co Ltd filed Critical Jiangsu Leuven Instruments Co Ltd
Priority to CN202211736974.7A priority Critical patent/CN118280829A/zh
Priority to PCT/CN2023/110891 priority patent/WO2024139224A1/zh
Priority to TW112136919A priority patent/TW202427601A/zh
Publication of CN118280829A publication Critical patent/CN118280829A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请提供一种刻蚀方法及刻蚀系统，提供待刻蚀结构，待刻蚀结构上覆盖图案化的掩膜层，以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽，接着，以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀，以对第一沟槽进行底面修饰得到第二沟槽。这样，在等离子体刻蚀之后利用第二刻蚀气体进行离子束刻蚀，可以对第一沟槽进行修饰，以形成圆滑的沟槽底部，从而避免微沟槽的形成，解决沟槽类器件加工制造中带来的结构缺陷，提高器件性能。

Description

一种刻蚀方法及刻蚀系统
技术领域
本申请涉及半导体技术领域，特别涉及一种刻蚀方法及刻蚀系统。
背景技术
在众多的半导体材料中，碳化硅(Silicon Carbide，SiC)以其良好的物理和电学性能成为继承锗、硅、砷化镓之后新一代微电子器件和电路的半导体材料。碳化硅是实现高温与高功率、高频及抗辐射相结合的理想材料，并成为最具潜力的第三代宽禁带半导体材料之一。
目前，在刻蚀碳化硅材料时，会产生微沟槽效应，具体地，在沟槽临近侧壁的底部会形成V型的凹槽即微沟槽，由于功率器件长时间工作在高压、高功率的状态下，内部的工作电场强度高，刻蚀产生的微沟槽很容易在局部超过最大的临界电场强度，从而产生局部击穿，影响器件工作的可靠性和使用寿命。目前常规刻蚀工艺基本能达到对微沟槽的控制，但是无法完全避免微沟槽的形成，影响器件性能。
发明内容
有鉴于此，本申请的目的在于提供一种刻蚀方法及刻蚀系统，能够避免微沟槽的形成，提高器件性能。其具体方案如下：
第一方面，本申请提供了一种刻蚀方法，包括：
提供待刻蚀结构；所述待刻蚀结构上覆盖图案化的掩膜层；
以所述掩膜层为掩蔽，利用第一刻蚀气体对所述待刻蚀结构进行等离子体刻蚀，形成第一沟槽；
以所述掩膜层为掩蔽，利用第二刻蚀气体对所述第一沟槽进行离子束刻蚀，以对所述第一沟槽进行底面修饰得到第二沟槽。
第二方面，本申请实施例还提供了一种刻蚀系统，包括：
刻蚀设备和控制器；所述刻蚀设备包括用于利用第一刻蚀气体对所述待刻蚀结构进行等离子体刻蚀的第一刻蚀设备，以及用于利用第二刻蚀气体对所述第一沟槽进行离子束刻蚀的第二刻蚀设备；所述控制器用于执行所述的刻蚀方法。
本申请实施例提供了一种刻蚀方法及刻蚀系统，提供待刻蚀结构，待刻蚀结构上覆盖图案化的掩膜层，以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽，接着，以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀，以对第一沟槽进行底面修饰得到第二沟槽。这样，在等离子体刻蚀之后利用第二刻蚀气体进行离子束刻蚀，可以对第一沟槽进行修饰，以形成圆滑的沟槽底部，从而避免微沟槽的形成，解决沟槽类器件加工制造中带来的结构缺陷，提高器件性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例提供的一种刻蚀方法的流程示意图；
图2示出了本申请实施例提供的一种待刻蚀结构的结构示意图；
图3示出了本申请实施例提供的又一种待刻蚀结构的结构示意图；
图4示出了本申请实施例提供的一种具有第一沟槽的待刻蚀结构的结构示意图；
图5示出了本申请实施例提供的一种具有第二沟槽的待刻蚀结构的结构示意图；
图6示出了本申请实施例提供的一种刻蚀系统的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，目前常规刻蚀工艺基本能达到对微沟槽的控制，但是无法完全避免微沟槽的形成，影响器件性能。
基于以上技术问题，本申请实施例提供了一种刻蚀方法及刻蚀系统，提供待刻蚀结构，待刻蚀结构上覆盖图案化的掩膜层，以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽，接着，以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀，以对第一沟槽进行底面修饰得到第二沟槽。这样，在等离子体刻蚀之后利用第二刻蚀气体进行离子束刻蚀，可以对第一沟槽进行修饰，以形成圆滑的沟槽底部，从而避免微沟槽的形成，解决沟槽类器件加工制造中带来的结构缺陷，提高器件性能。
为了便于理解，下面结合附图对本申请实施例提供的一种刻蚀方法及刻蚀系统进行详细的说明。
参考图1所示，为本申请实施例提供的一种刻蚀方法的流程示意图，该方法可以包括以下步骤。
S101，提供待刻蚀结构。
在本申请实施例中，可以提供待刻蚀结构，待刻蚀结构上可以覆盖图案化的掩膜层，以便根据掩膜层的图案刻蚀待刻蚀结构，得到图案化的待刻蚀结构。待刻蚀结构的大小和形状在此不做具体限定。
具体地，待刻蚀结构可以为碳化硅衬底，参考图2所示，为本申请实施例提供的一种待刻蚀结构的结构示意图，待刻蚀结构101为碳化硅衬底，在碳化硅衬底的一侧覆盖有图案化的掩膜层102。
具体地，待刻蚀结构也可以为衬底和位于衬底一侧的碳化硅层，后续可以根据图案化的掩膜层刻蚀碳化硅层，衬底比如可以为硅衬底。参考图3所示，为本申请实施例提供的又一种待刻蚀结构的结构示意图，待刻蚀结构包括依次层叠的衬底1011和碳化硅层1012，在碳化硅层1012一侧覆盖有掩膜层102。
在一种可能的实现方式中，可以采用纳米压印或光刻或刻蚀的方式在待刻蚀结构上形成图案化的掩膜层，掩膜层的材料可以为光刻胶、氧化硅、氮化硅或金属中的至少一种，掩膜层的关键尺寸(CD)可以为1μm。
具体地，纳米压印是通过接触式压印完成图案的转移，从而在待刻蚀结构上形成图案化的掩膜层，纳米压印的工艺简单，成本低廉，可大规模生产，且生产出来的图案具有很高的分辨率。光刻是在待刻蚀结构表面覆盖一层具有高度光敏感性光刻胶，用光线透过掩模照射在待刻蚀结构表面，被光线照射到的光刻胶会发生反应，再利用特定溶剂洗去被照射或者未被照射的光刻胶，从而实现电路图案从掩模到待刻蚀结构的转移，具有更高的分辨率。
S102，以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽。
在本申请实施例中，可以以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽，参考图4所示，为本申请实施例提供的一种具有第一沟槽的待刻蚀结构的结构示意图，通过将第一刻蚀气体垂直到待刻蚀结构上，可以形成第一沟槽103。
具体地，在待刻蚀结构包括碳化硅材料时，第一刻蚀气体可以包括SF6和O2，SF6既可以起到离子轰击的作用，还可以电离出氟离子，氟离子与碳化硅反应生成易挥发的物质，从而加速刻蚀速率。在SF6中可以混入O2，O2可以控制刻蚀速率和沟槽形貌，保护沟槽侧壁。SF6和O2的流量比例可以为1:2，SF6和O2的流量之和在第一刻蚀气体中的流量占比可以大于等于5％，从而既能保持较高的刻蚀速率，还可以有效保护沟槽形貌。
具体地，第一刻蚀气体还可以包括HBr，HBr可以起到离子轰击刻蚀的作用，还可以与碳化硅反应生成聚合物，聚合物附着在第一沟槽的侧壁，从而保护侧壁不被刻蚀。
具体地，第一刻蚀气体还可以包括惰性气体，惰性气体可以包括Ar、He、Kr或N2中的至少一种，可以实现物理刻蚀，还可以保护待刻蚀结构，避免过度刻蚀。惰性气体在第一刻蚀气体中的流量占比可以大于30％。
在本申请实施例中，可以利用电感耦合等离子体(Inductive Coupled Plasma，ICP)处理设备对待刻蚀结构进行电感耦合等离子体刻蚀，也可以利用电容耦合等离子体(Capacitively Coupled Plasma，CCP)处理设备对待刻蚀结构进行电容耦合等离子体刻蚀。电感耦合等离子体处理设备是将射频电源的能量经由电感线圈，以磁场耦合的形式进入反应腔内部，从而产生等离子体并用于刻蚀。电容耦合等离子体处理设备是将施加在极板上的射频或直流电源通过电容耦合的方式在反应腔内形成等离子体，实现刻蚀。
在一种可能的实现方式中，以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽，可以具体为，根据第二沟槽的预设深度和预设宽度，确定进行等离子体刻蚀时的腔室压力、第一射频源的射频功率、第二射频源的射频功率和下电极的温度；第一射频源用于电离第一刻蚀气体形成等离子体；第二射频源用于控制等离子体向下运动，以与待刻蚀结构接触，从而实现各向异性刻蚀；下电极用于放置待刻蚀结构，第二射频源与下电极连接；接着，以掩膜层为掩蔽，根据进行等离子体刻蚀时的腔室压力、第一射频源的射频功率、第二射频源的射频功率和下电极的温度，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽，第一沟槽具有目标深度和目标宽度。这样，可以根据器件设计要求得到不同深宽比的垂直结构的第一沟槽。
在本申请实施例中，进行等离子体刻蚀时的腔室压力可以大于等于5mT，且小于等于80mT，第一射频源的射频功率可以大于等于50W，且小于等于1200W，第二射频源的射频功率可以小于等于500W，下电极的温度可以小于等于60℃。
具体地，在待刻蚀结构包括碳化硅材料时，进行等离子体刻蚀时的腔室压力可以为10mT，第一射频源的射频功率可以为400W，第二射频源的射频功率可以为80W，第一刻蚀气体可以包括SF6、O2和Ar，第一刻蚀气体的气体流量可以大于等于40sccm，且小于等于120sccm。
S103，以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀，以对第一沟槽进行底面修饰得到第二沟槽。
在本申请实施例中，可以以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀(Ion Beam Etching，IBE)，以对第一沟槽进行底面修饰得到第二沟槽，第二沟槽可以为U型结构。这样，在等离子体刻蚀之后利用第二刻蚀气体进行离子束刻蚀，可以对第一沟槽进行修饰，以形成圆滑的沟槽底部，从而避免微沟槽的形成，实现高刻蚀速率、高陡直性、高刻蚀选择比、无微沟槽且底面圆滑，低损伤的碳化硅沟槽结构，解决碳化硅沟槽类器件加工制造中带来的结构缺陷，提高器件性能。参考图5所示，为本申请实施例提供的一种具有第二沟槽的待刻蚀结构的结构示意图，待刻蚀结构101中形成U型结构的第二沟槽104。
第二沟槽具有较高的深宽比，同时兼具垂直的侧壁结构和圆滑的底面，呈U型结构，使得碳化硅沟槽结构具有较高的沟道密度，沟道密度定义为有源区沟道宽度，使得器件的开态电阻显著减小，这种结构消除了结型场效应晶体管(Junction Field-EffectTransistor，JFET)颈区电阻，因此，大大增加了原胞密度，提高了功率半导体的电流处理能力，显著提升碳化硅器件性能，延长使用寿命。
在本申请实施例中，第二沟槽可以包括多个相互独立的子沟槽，多个相互独立的子沟槽的深度可以相同，多个相互独立的子沟槽的宽度可以不完全相同，从而可以根据实际需求制作出不同宽度的沟槽。比如，部分子沟槽的宽度可以为2.5μm，部分子沟槽的宽度可以为4μm。在图5中，待刻蚀结构上形成2个第二沟槽104，2个第二沟槽104的宽度不同。
具体地，在待刻蚀结构包括碳化硅材料时，第二刻蚀气体可以包括惰性气体，惰性气体包括Ar、He、Kr或Xe中的至少一种，以便将惰性气体电离成离子束，对第一沟槽的底面进行刻蚀修饰。
具体地，第二刻蚀气体还可以包括反应气体，反应气体可以与碳化硅进行化学反应，提高刻蚀速率，反应气体可以包括SF6、CHF3、CF4或NF3中的至少一种。
在一种可能的实现方式中，在以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽之前，还可以将待刻蚀结构放入等离子体刻蚀腔室。具体地，可以通过机械臂将待刻蚀结构放入等离子体刻蚀腔室。
在以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀之前，还可以将形成第一沟槽的待刻蚀结构传送至离子束刻蚀腔室。具体地，可以通过机械臂将待刻蚀结构从等离子体刻蚀腔室中取出，并放入离子束刻蚀腔室。
具体地，可以将待刻蚀结构放入等离子体刻蚀腔室，向等离子体刻蚀腔室中通入第一刻蚀气体，通过等离子体刻蚀得到第一沟槽，接着，将具有第一沟槽的待刻蚀结构传送至离子束刻蚀腔室，向离子束刻蚀腔室内通入第二刻蚀气体，电离第二刻蚀气体对第一沟槽的底面进行刻蚀修饰，可以得到不同圆弧形貌的圆底沟槽。
在另一种可能的实现方式中，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，以及利用第二刻蚀气体对第一沟槽进行离子束刻蚀的过程，可以在同一腔室中进行，比如都在离子束刻蚀腔室或等离子体刻蚀腔室或其它反应腔室，这样，在利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀之前，可以将待刻蚀结构放入反应腔室中，直至完成等离子体刻蚀和离子束刻蚀。
具体地，用于进行离子束刻蚀的设备可以为离子束刻蚀设备、反应离子束刻蚀(Reaction Ion Beam Etching，RIBE)设备或化学辅助离子束刻蚀(Chemical Ion BeamEtching，CIBE)设备中的至少一种。离子束刻蚀是指将惰性气体充入离子源放电室并使其电离形成离子，然后由栅极将离子呈束状引出并加速，具有一定能量的离子束进入工作室，射向固体表面轰击固体表面原子，使材料原子发生溅射，达到刻蚀目的。反应离子束刻蚀是在离子源中充入反应气体，将反应气体也离化，不仅实现了离子束物理刻蚀，还实现了反应气体可以与待刻蚀结构发生化学反应，加速了刻蚀速率。化学辅助离子束刻蚀是通过离子源产生高能离子束并在真空室中充入反应气体对待刻蚀结构进行刻蚀，这样对待刻蚀结构进行轰击的离子和与待刻蚀结构反应的气体可以单独控制，即可以独立控制对待刻蚀结构的各向异性刻蚀和各向同性刻蚀。
在本申请实施例中，可以通过改变离子束的入射角度、离子束的能量和离子束的束流密度等参数，从而影响第二刻蚀气体对第一沟槽底面的修饰效果，进而得到不同深度和不同圆底形貌的第二沟槽。
具体地，以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀，以对第一沟槽进行底面修饰得到第二沟槽，可以具体为，根据第二沟槽的预设深度和预设宽度，目标深度以及目标宽度，确定离子束的能量和离子束的束流密度；离子束为电离第二刻蚀气体形成；接着，以掩膜层为掩蔽，根据离子束的能量和离子束的束流密度，利用第二刻蚀气体对第一沟槽进行离子束刻蚀，以对第一沟槽进行底面修饰得到第二沟槽，这样，可以制作出预设宽度和预设深度的第二沟槽，提高刻蚀的准确性，且形成的第二沟槽具有高陡直性。还可以调整相关参数从而调节沟槽侧壁的垂直形貌以及刻蚀速率，得到指定深度的沟槽。
在本申请实施例中，离子束可以垂直入射待刻蚀结构，离子束发射装置的自转转速可以小于或等于20rpm，离子束的能量可以大于等于400V，且小于等于1000V，离子束的加速电压可以为离子束的能量的20％，离子束的束流密度可以大于等于100mA，且小于等于1000mA。
具体地，在待刻蚀结构包括碳化硅材料时，离子束的能量可以为500V，离子束的加速电压可以为100V，离子束的束流密度可以为400mA，进行离子束刻蚀时的腔室压力可以为3mT，第二刻蚀气体的气体流量可以大于等于40sccm，且小于等于100sccm，第二刻蚀气体可以包括为Ar和SF6。
在本申请实施例中，可以对待刻蚀结构重复多次进行等离子体刻蚀和离子束刻蚀，从而得到不同深度和不同圆底形貌的第二沟槽，还可以改善第二沟槽的粗糙度，提高第二沟槽的形貌质量。
具体地，可以重复执行以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽的操作，以及以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀，以对第一沟槽进行底面修饰得到第二沟槽的操作，直到第二沟槽的深度达到预设深度。
本申请实施例提供了一种刻蚀方法，提供待刻蚀结构，待刻蚀结构上覆盖图案化的掩膜层，以掩膜层为掩蔽，利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀，形成第一沟槽，接着，以掩膜层为掩蔽，利用第二刻蚀气体对第一沟槽进行离子束刻蚀，以对第一沟槽进行底面修饰得到第二沟槽。这样，在等离子体刻蚀之后利用第二刻蚀气体进行离子束刻蚀，可以对第一沟槽进行修饰，以形成圆滑的沟槽底部，从而避免微沟槽的形成，解决沟槽类器件加工制造中带来的结构缺陷，提高器件性能。
基于以上刻蚀方法，本申请实施例还提供了一种刻蚀系统，参考图6所示，为本申请实施例提供的一种刻蚀系统的结构示意图，该刻蚀系统300可以包括刻蚀设备100和控制器200，刻蚀设备100可以包括用于进行等离子体刻蚀的第一刻蚀设备，以及用于进行离子束刻蚀的第二刻蚀设备，第一刻蚀设备和第二刻蚀设备可以是同一刻蚀设备，也可以是不同刻蚀设备。控制器200用于执行刻蚀方法。
本申请实施例提供了一种刻蚀系统，包括刻蚀设备和控制器，刻蚀设备包括用于利用第一刻蚀气体对待刻蚀结构进行等离子体刻蚀的第一刻蚀设备，以及用于利用第二刻蚀气体对第一沟槽进行离子束刻蚀的第二刻蚀设备，控制器用于执行刻蚀方法，这样，在等离子体刻蚀之后利用第二刻蚀气体进行离子束刻蚀，可以对第一沟槽进行修饰，以形成圆滑的沟槽底部，从而避免微沟槽的形成，解决沟槽类器件加工制造中带来的结构缺陷，提高器件性能。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (20)

1.一种刻蚀方法，其特征在于，包括：
提供待刻蚀结构；所述待刻蚀结构上覆盖图案化的掩膜层；
以所述掩膜层为掩蔽，利用第一刻蚀气体对所述待刻蚀结构进行等离子体刻蚀，形成第一沟槽；
以所述掩膜层为掩蔽，利用第二刻蚀气体对所述第一沟槽进行离子束刻蚀，以对所述第一沟槽进行底面修饰得到第二沟槽。
2.根据权利要求1所述的方法，其特征在于，在所述待刻蚀结构包括碳化硅材料时，所述第一刻蚀气体包括SF6和O2，所述SF6和所述O2的流量比例为1:2，所述SF6和所述O2的流量之和在所述第一刻蚀气体中的流量占比大于等于5％。
3.根据权利要求2所述的方法，其特征在于，所述第一刻蚀气体还包括HBr。
4.根据权利要求2所述的方法，其特征在于，所述第一刻蚀气体还包括惰性气体，所述惰性气体包括Ar、He、Kr或N2中的至少一种，所述惰性气体在所述第一刻蚀气体中的流量占比大于30％。
5.根据权利要求1所述的方法，其特征在于，在所述待刻蚀结构包括碳化硅材料时，所述第二刻蚀气体包括惰性气体，所述惰性气体包括Ar、He、Kr或Xe中的至少一种。
6.根据权利要求5所述的方法，其特征在于，所述第二刻蚀气体还包括反应气体，所述反应气体包括SF6、CHF3、CF4或NF3中的至少一种。
7.根据权利要求1所述的方法，其特征在于，在所述以所述掩膜层为掩蔽，利用第一刻蚀气体对所述待刻蚀结构进行等离子体刻蚀，形成第一沟槽之前，所述方法还包括：
将所述待刻蚀结构放入等离子体刻蚀腔室；
在所述以所述掩膜层为掩蔽，利用第二刻蚀气体对所述第一沟槽进行离子束刻蚀之前，所述方法还包括：
将形成第一沟槽的待刻蚀结构传送至离子束刻蚀腔室。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：
重复执行所述以所述掩膜层为掩蔽，利用第一刻蚀气体对所述待刻蚀结构进行等离子体刻蚀，形成第一沟槽的操作，以及所述以所述掩膜层为掩蔽，利用第二刻蚀气体对所述第一沟槽进行离子束刻蚀，以对所述第一沟槽进行底面修饰得到第二沟槽的操作，直到第二沟槽的深度达到预设深度。
9.根据权利要求1-8任一项所述的方法，其特征在于，所述以所述掩膜层为掩蔽，利用第一刻蚀气体对所述待刻蚀结构进行等离子体刻蚀，形成第一沟槽，包括：
根据第二沟槽的预设深度和预设宽度，确定进行等离子体刻蚀时的腔室压力、第一射频源的射频功率、第二射频源的射频功率和下电极的温度；所述第一射频源用于电离第一刻蚀气体形成等离子体；所述第二射频源用于控制所述等离子体向下运动，以与所述待刻蚀结构接触；所述下电极用于放置所述待刻蚀结构，所述第二射频源与所述下电极连接；
以所述掩膜层为掩蔽，根据所述进行等离子体刻蚀时的腔室压力、所述第一射频源的射频功率、所述第二射频源的射频功率和所述下电极的温度，利用第一刻蚀气体对所述待刻蚀结构进行等离子体刻蚀，形成第一沟槽，所述第一沟槽具有目标深度和目标宽度。
10.根据权利要求9所述的方法，其特征在于，进行等离子体刻蚀时的腔室压力大于等于5mT，且小于等于80mT，第一射频源的射频功率大于等于50W，且小于等于1200W，第二射频源的射频功率小于等于500W，下电极的温度小于等于60℃。
11.根据权利要求10所述的方法，其特征在于，在所述待刻蚀结构包括碳化硅材料时，进行等离子体刻蚀时的腔室压力为10mT，第一射频源的射频功率为400W，第二射频源的射频功率为80W，第一刻蚀气体包括SF6、O2和Ar，第一刻蚀气体的气体流量大于等于40sccm，且小于等于120sccm。
12.根据权利要求9所述的方法，其特征在于，所述以所述掩膜层为掩蔽，利用第二刻蚀气体对所述第一沟槽进行离子束刻蚀，以对所述第一沟槽进行底面修饰得到第二沟槽，包括：
根据第二沟槽的预设深度和预设宽度，所述目标深度以及所述目标宽度，确定离子束的能量和离子束的束流密度；所述离子束为电离所述第二刻蚀气体形成；
以所述掩膜层为掩蔽，根据所述离子束的能量和所述离子束的束流密度，利用第二刻蚀气体对所述第一沟槽进行离子束刻蚀，以对所述第一沟槽进行底面修饰得到第二沟槽。
13.根据权利要求12所述的方法，其特征在于，所述离子束垂直入射所述待刻蚀结构，离子束发射装置的自转转速小于或等于20rpm，所述离子束的能量大于等于400V，且小于等于1000V，离子束的加速电压为所述离子束的能量的20％，所述离子束的束流密度大于等于100mA，且小于等于1000mA。
14.根据权利要求13所述的方法，其特征在于，在所述待刻蚀结构包括碳化硅材料时，所述离子束的能量为500V，所述离子束的加速电压为100V，所述离子束的束流密度为400mA，进行离子束刻蚀时的腔室压力为3mT，第二刻蚀气体的气体流量大于等于40sccm，且小于等于100sccm，所述第二刻蚀气体包括为Ar和SF6。
15.根据权利要求1-8任一项所述的方法，其特征在于，所述第二沟槽包括多个相互独立的子沟槽，多个相互独立的子沟槽的深度相同，多个相互独立的子沟槽的宽度不完全相同。
16.根据权利要求1-8任意一项所述的方法，其特征在于，所述方法还包括：
采用纳米压印或光刻或刻蚀的方式在所述待刻蚀结构上形成图案化的掩膜层。
17.根据权利要求1-8任意一项所述的方法，其特征在于，所述掩膜层的材料为光刻胶、氧化硅、氮化硅或金属中的至少一种。
18.根据权利要求1-8任意一项所述的方法，其特征在于，用于进行离子束刻蚀的设备为离子束刻蚀设备、反应离子束刻蚀设备或化学辅助离子束刻蚀设备中的至少一种。
19.根据权利要求1-8任意一项所述的方法，其特征在于，所述待刻蚀结构包括碳化硅衬底，或所述待刻蚀结构包括衬底和位于所述衬底一侧的碳化硅层。
20.一种刻蚀系统，其特征在于，包括：
刻蚀设备和控制器；所述刻蚀设备包括用于利用第一刻蚀气体对所述待刻蚀结构进行等离子体刻蚀的第一刻蚀设备，以及用于利用第二刻蚀气体对所述第一沟槽进行离子束刻蚀的第二刻蚀设备；所述控制器用于执行如权利要求1-19任意一项所述的刻蚀方法。
CN202211736974.7A 2022-12-30 2022-12-30 一种刻蚀方法及刻蚀系统 Pending CN118280829A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211736974.7A CN118280829A (zh) 2022-12-30 2022-12-30 一种刻蚀方法及刻蚀系统
PCT/CN2023/110891 WO2024139224A1 (zh) 2022-12-30 2023-08-03 一种刻蚀方法及刻蚀系统
TW112136919A TW202427601A (zh) 2022-12-30 2023-09-26 一種刻蝕方法及刻蝕系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211736974.7A CN118280829A (zh) 2022-12-30 2022-12-30 一种刻蚀方法及刻蚀系统

Publications (1)

Publication Number Publication Date
CN118280829A true CN118280829A (zh) 2024-07-02

Family

ID=91634880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211736974.7A Pending CN118280829A (zh) 2022-12-30 2022-12-30 一种刻蚀方法及刻蚀系统

Country Status (1)

Country Link
CN (1) CN118280829A (zh)

Similar Documents

Publication Publication Date Title
JP4073204B2 (ja) エッチング方法
US8497213B2 (en) Plasma processing method
US5593539A (en) Plasma source for etching
KR970005035B1 (ko) 플라즈마발생방법 및 그 장치
KR102386268B1 (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
TW541572B (en) Method of processing a surface of a workpiece with use of positive and negative ions generated in plasma or neutral particles generated by the positive and negative ions
JP2006049817A (ja) プラズマ処理方法およびプラズマエッチング方法
Iwase et al. Progress and perspectives in dry processes for nanoscale feature fabrication: fine pattern transfer and high-aspect-ratio feature formation
Watanabe et al. Reduction of microtrenching and island formation in oxide plasma etching by employing electron beam charge neutralization
KR102594444B1 (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
CN118280829A (zh) 一种刻蚀方法及刻蚀系统
JP4342984B2 (ja) エッチング方法
Ono et al. RF-plasma-assisted fast atom beam etching
CN118280830A (zh) 一种刻蚀方法及刻蚀系统
WO2024139224A1 (zh) 一种刻蚀方法及刻蚀系统
JPH11345803A (ja) プラズマ発生加工方法およびプラズマ発生加工装置
JPH0458176B2 (zh)
RU2316845C1 (ru) Способ плазмохимического травления полупроводниковых и диэлектрических материалов
Darnon Plasma etching in microelectronics
JPH08203869A (ja) プラズマ処理方法及びその装置
JP2007134530A (ja) エッチング処理装置およびエッチング処理方法，半導体デバイス
JP2012227334A (ja) プラズマ処理方法
KR20130009535A (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP5227734B2 (ja) 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination