TWI487452B - 線路板及其製作方法 - Google Patents
線路板及其製作方法 Download PDFInfo
- Publication number
- TWI487452B TWI487452B TW100129951A TW100129951A TWI487452B TW I487452 B TWI487452 B TW I487452B TW 100129951 A TW100129951 A TW 100129951A TW 100129951 A TW100129951 A TW 100129951A TW I487452 B TWI487452 B TW I487452B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal foil
- foil layer
- layers
- forming
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明是有關於一種線路板及其製作方法,且特別是有關於一種線路佈局上具有較大的自由度的線路板及其製作方法。
近年來,隨著電子技術的日新月異,高科技電子產業的相繼問世,使得更人性化、功能更佳的電子產品不斷地推陳出新,並朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置具有導電線路的線路板。
對於一般熟知的線路板來說,其製造方法通常是先於核心層的二側形成第一層導體層。然後,對導體層進行圖案化製程,以形成第一線路層。接著,以疊層法(lamination)分別於核心層的二側壓合介電層以及第二層導體層,使得介電層壓合於核心層與第二層導體層之間。而後,分別於第二層導體層與介電層中形成開口,以暴露出第一線路層。繼之,進行電鍍製程,於開口中電鍍銅以形成導通孔(conductive via)。之後,將第二層導體層圖案化,以於介電層上形成藉由導通孔與第一線路層連接的第二線路層。當然,可視實際需求以相同的方式形成更多層的線路層。
由於上述方法是對稱地於核心層二側依序形成多層的線路層,因此所製造出的線路板具有偶數層的線路層。然而,上述的製造方法往往限制了線路佈局設計(circuit
layout)的自由度,亦即必須製作出具有偶數層線路層的線路板。再者,為了避免線路板在製作的過程中或於電子元件組裝的過程中發生線路板翹曲的問題,因此習知之線路板之核心層兩側上的線路佈局與介電層的厚度都必須採用對稱性的設計,如此一來,也限制了線路佈局設計的自由度。
本發明提供一種線路板,其在線路佈局上具有較大的自由度。
本發明提供一種線路板的製作方法,用以製作上述之線路板。
本發明提出一種線路板,其包括一第一介電層、一第一圖案化金屬箔層、一第一線路圖案、至少一第一導電孔道、一疊層結構、一第二介電層、一第二圖案化金屬箔層、一第二線路圖案及至少一第二導電孔道。第一介電層具有彼此相對的一第一表面與一第二表面。第一圖案化金屬箔層配置於第一介電層的第一表面上,且暴露出部分第一表面。第一線路圖案埋入第一介電層之第二表面。第一導電孔道與第一線路圖案一體成形,其中第一導電孔道之一端穿過第一介電層以連接第一圖案化金屬箔層,且第一導電孔道與第一圖案化金屬箔層之間具有界面。疊層結構配置於第一介電層的第二表面上,且覆蓋第一線路圖案與第一導電孔道的另一端。疊層結構包括至少一內連通結構與至
少一圖案導體層。內連通結構電性連接第一線路圖案與疊層結構相對遠離第一線路圖案的圖案導體層。第二介電層配置於疊層結構上。第二圖案化金屬箔層配置於第二介電層上,且暴露出部分第二介電層。第二線路圖案配置於第二圖案化金屬箔層上,且與第二圖案化金屬箔層共形設置。第二導電孔道與第二線路圖案一體成形,其中第二導電孔道之一端穿過第二介電層以電性連接疊層結構,且第二導電孔道的另一端與第二線路圖案實質上切齊。
本發明還提出一種線路板的製作方法,其包括下述步驟。分別壓合一第一介電層於一第一金屬箔層與一第二金屬箔層上,其中每一第一介電層具有彼此相對的一第一表面與一第二表面,且藉由一膠層黏合第一金屬箔層與第二金屬箔層。膠層位於第一金屬箔層與第二金屬箔層的周邊,以與第一金屬箔層與第二金屬箔層形成一封閉空間。分別形成一疏水薄膜於第一介電層的第二表面上。對疏水薄膜照射一第一雷射光束,以分別形成一穿透過疏水薄膜之第一凹刻圖案於第一介電層的第二表面上,並分別形成穿過第一介電層的至少一第一貫孔,其中第一貫孔分別暴露出部分第一金屬箔層與部分第二金屬箔層。對疏水薄膜進行一活化步驟,並於活化步驟後移除疏水薄膜。分別形成一第一線路圖案於第一凹刻圖案內,並同時分別形成至少一第一導電孔道於第一貫孔內。第一導電孔道的一端分別連接第一貫孔所暴露出之部分第一金屬箔層與部分第二金屬箔層,且第一導電孔道分別與第一金屬箔層及第二金
屬箔層之間具有一第一界面與一第二界面。移除疏水薄膜以分別暴露出第一介電層的第二表面。分別壓合一疊層結構於第一介電層的第二表面上,其中疊層結構分別覆蓋第一線路圖案與第一導電孔道的另一端。每一疊層結構包括至少一內連通結構與至少一圖案導體層。內連通結構電性連接第一線路圖案與疊層結構相對遠離第一線路圖案的圖案導體層。分別壓合一第二介電層及一位於第二介電層上的第三金屬箔層於疊層結構上。對第二介電層照射一第二雷射光束,以分別形成依序穿過第三金屬箔層與第二介電層的至少一第二貫孔,其中第二貫孔分別暴露出部分疊層結構。形成一導電材料於第二貫孔內,並延伸覆蓋於第二介電層上。分離第一金屬箔層與第二金屬箔層,以使疊層結構及其上之第二介電層、第三金屬箔層與導電材料分別位於第一金屬箔層與第二金屬箔層上。移除部分第一金屬箔層與部分第二金屬箔層,以分別形成一第一圖案化金屬箔層於第一介電層的第一表面上,並分別移除部分第三金屬箔層、部分導電材料,以分別形成一第二圖案化金屬箔層及一第二線路圖案於第二介電層上,而分別形成至少一第二導電孔道於第二貫孔內。第二導電孔道的一端分別連接第二貫孔所暴露出之部分疊層結構,且第二導電孔道分別與第二線路圖案一體成形。
基於上述,本發明是採用對疏水薄膜照射雷射光束來形成凹刻圖案及貫孔,而後再形成線路圖案於凹刻圖案內以及形成導電孔道於貫孔內。因此,本發明之線路板可具
有較佳可靠度的細線路。再者,由於本發明是採用無核心(coreless)技術來形成線路板,因此具有較佳的生產效率,適於量產。此外,此線路板上之線路圖案(及細線路)的製作並非採用習知壓合導電層的方式來形成,因此可有效提升線路板之線路佈局的自由度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1K為本發明之一實施例之一種線路板的製作方法的剖面示意圖。為了方便說明起見,圖1A(a)與圖1A(b)分別繪示第一金屬箔層與第二金屬箔層透過膠層黏合之立體示意圖。請先參考圖1A,依據本實施例之線路板的製作方法,首先,提供一第一金屬箔層110a以及一第二金屬箔層110b,其中藉由一膠層10黏合第一金屬箔層110a與第二金屬箔層110b上。於此,膠層10位於第一金屬箔層110a與第二金屬箔層110b的周邊,以與第一金屬箔層110a與第二金屬箔層110b形成一封閉空間R。舉例而言,膠層10可呈一連續框形圖案(請參考圖1A(a)),此連續框形圖案與第一金屬箔層110a與第二金屬箔層110b圍出扁平狀的封閉空間R。如此一來,在後續的濕製程(例如顯影、蝕刻、清洗等)中,外物(例如顯影液、蝕刻液、清洗劑等)便不易穿過膠層10進入封閉空間R,進而對第一金屬箔層110a與第二層箔層110b造成損傷。
在本實施例中,膠層10的材料例如是防銲油墨、抗化性膠帶或純膠材料,而膠層10的寬度例如是12毫米。需說明的是,於其他實施例中,請參考圖1A(b),膠層10b亦可為一不連續框形圖案,也就是說,不連續框形圖案中存在有多個導氣孔H(至少6個以上),其中每一導氣孔H的長度例如是介於10毫米至15毫米,而寬度例如是介於1毫米至3毫米。此外,第一金屬箔層110a與第二金屬箔層110b的中心線平均粗糙度(Ra)與十點平均粗糙度(Rz)皆大於3微米。其中,粗糙度的定義於量測方法可參考日本工業標準JIS B 0601的最新版序所述。
接著,請參考圖1B,分別壓合一第一介電層120於第一金屬箔層110a與第二金屬箔層110b上,其中每一第一介電層120具有彼此相對的一第一表面122與一第二表面124,且第一金屬箔層110a與第二金屬箔層110b分別位於這些第一介電層120的第一表面122上。
接著,請參考圖1C,分別形成一疏水薄膜20於這些第一介電層120的這些第二表面124上。於此,疏水薄膜20係一種一熱聚合性材料,而且為一種低聚合之高分子材料。疏水薄膜20在熟化前可以含有多種聚合單體,並使用烘烤步驟促使其低度聚合。在聚合後,疏水薄膜20會含有多種高分子基團,例如經(人工)橡膠改質之環氧基團(epoxy)、丙烯酸基團、醯亞胺基團與醯胺基團等,還可以含有視情況需要之助劑、消泡劑與流平劑(wetting agent)等。所以在聚合後,疏水薄膜20是一種低聚合之共聚物。
例如,疏水薄膜20會經過70℃-120℃,30分鐘以內之烘烤步驟而熟化(curing),使得疏水薄膜20具有0.5μm-30μm(微米)之厚度。需注意的是,疏水薄膜20的熟化步驟,並不涉及光起始之聚合反應。疏水薄膜20並不使用光影像轉移方式而加以圖案化,所以疏水薄膜20並不是一種光阻。
接著,請同時參考圖1C與圖1D,對這些疏水薄膜20照射一第一雷射光束L1,以分別形成一穿透過這些疏水薄膜20之第一凹刻圖案C1於這些第一介電層120的這些第二表面124上,並分別形成穿過這些第一介電層120的至少一第一貫孔T1。其中,這些第一貫孔T1分別暴露出部分第一金屬箔層110a與部分第二金屬箔層110b。需注意的是,由於對疏水薄膜20照射完第一雷射光束L1之後,所形成之這些圖案化的疏水薄膜20上可能還留有殘渣,進而會妨礙後續形成的電性連接品質,因此通常會進行一前處理步驟,以移除殘渣。前處理步驟時可能會使用到電漿處理、有機溶劑,例如醇類、醚類、二甲亞碸(DMSO)或是氮、氮-二甲基甲醯胺(DMF)等,其可以膨潤圖案化之疏水薄膜20,或是氧化劑,例如硫酸/雙氧水與過錳酸根等。因此,疏水薄膜20必須要能抵抗有機溶劑或是氧化劑的侵蝕。另外,前處理步驟時也可能會使用到酸,例如硫酸或是弱鹼,所以疏水薄膜20還要能抵抗酸或是弱鹼的侵蝕。
接著,再對疏水薄膜20進行活化步驟,即進行晶種
層(未繪示)的形成步驟。由於疏水薄膜20材料特性的緣故,所以既允許晶種層形成在第一凹刻圖案C1中,也允許晶種層覆蓋第一凹刻圖案C1所露出的部份第一介電層120的第二表面124與疏水薄膜20表面上。例如,將第一凹刻圖案C1所露出的部份第一介電層120的第二表面124浸泡在含有貴金屬,例如至少包含有鉑、鈀、金或銠之溶液中,使得所形成的晶種層得以完全覆蓋第一凹刻圖案C1以及第一凹刻圖案C1所露出的部份第一介電層120的第二表面124。當然,所形成的晶種層也可以只選擇性地覆蓋第一凹刻圖案C1以及第一凹刻圖案C1所露出的部份第一介電層的第二表面。
接著,完全去除疏水薄膜20。由於部分晶種層(未繪示)覆蓋疏水薄膜20,所以完全去除疏水薄膜20時,也會同時去除位於疏水薄膜20部份之晶種層。舉例來說,可以使用化學方法或是物理方法以移除疏水薄膜20。化學方法可以是使用一鹼性溶液以移除疏水薄膜20。鹼性溶液可以是強無機鹼,例如氫氧化鈉。鹼性溶液可以具有大於11之pH值,較佳pH值介於11-13之間。物理方法可以負責或是輔助移除疏水薄膜20。例如,物理方法包含使用刷磨法、研磨法、電漿處理法、超音波。
接著,請參考圖1E,分別形成一第一線路圖案130於這些第一凹刻圖案C1內,並同時分別形成至少一第一導電孔道140於這些第一貫孔T1內,其中晶種層(未繪示)位於第一線路圖案130與這些第一凹刻圖案C1內,
以及位於第一線路圖案130與這些第一貫孔T1內。特別是,本實施例之這些第一導電孔道140的一端分別連接第一貫孔T1所暴露出之部分第一金屬箔層110a與部分第二金屬箔層110b,且這些第一導電孔道140分別與第一金屬箔層110a及第二金屬箔層110b之間具有一第一界面S1與一第二界面S2。接著,並移除這些疏水薄膜20以分別暴露出這些第一介電層120的這些第二表面124。
接著,請參考圖1F,分別壓合一疊層結構150於這些第一介電層120的這些第二表面124上,其中這些疊層結構150分別覆蓋這些第一線路圖案130與這些第一導電孔道140的另一端。詳細來說,本實施例之每一疊層結構150包括至少一絕緣層152(圖1F中僅示意地繪示三個)、至少一圖案導體層154(圖1F中僅示意地繪示三個)以及至少一貫穿絕緣層152的內連通結構156(圖1F中僅示意地繪示三個)。這些絕緣層152與這些圖案導體層154依序疊置於第一線路圖案130上,且這些圖案導體層154分別埋入這些絕緣層152的多個第三表面152a。於此,這些內連通結構156分別與這些圖案導體層154一體成形,且最鄰近第一線路圖案130之內連通結構156的一端穿過對應的絕緣層152以連接這些第一線路圖案130。此外,分別貫穿相鄰兩這些絕緣層152的這些內連通結構156於第一線路圖案130上的正投影不重疊,且這些內連通結構156的另一端實質上分別低於這些絕緣層152的這些第三表面152a。當然,於一實施例中,請參考圖5A之線路板100e,
其中分別貫穿相鄰兩這些絕緣層152的這些內連通結構156於第一線路圖案130上的正投影重疊。也就是說,線路板100e的這些內連通結構156的堆疊形式為一種垂直式疊孔設計。再者,於另一實施例中,這些內連通結構156的另一端亦可實質上分別切齊這些絕緣層152的這些第三表面152a,於此並不加以限制。
需說明的是,於本實施例中,形成每一疊層結構150的步驟,例如是依序重複至少一次(於此為重複三次)形成這些疏水薄膜20(請參考圖1C之步驟)、形成這些第一凹刻圖案C1及這些第一貫孔T1(請參考圖1D之步驟)、形成這些第一線路圖案130及這些第一導電孔道140以及移除這些疏水薄膜20的步驟(請參考圖1E之步驟)。於此,並不加以限制疊層結構150之絕緣層152、圖案導體層154及內連通結構156的數量,可依據使用需求而自行增減依序重複形成這些疏水薄膜20、形成這些第一凹刻圖案C1及這些第一貫孔T1、形成這些第一線路圖案130及這些第一導電孔道140以及移除這些疏水薄膜20的步驟。
接著,請參考圖1G,分別壓合一第二介電層160及一位於第二介電層160上的第三金屬箔層170a於這些疊層結構150上。於此,第二介電層160覆蓋相對遠離這些第一線路圖案130之絕緣層152的第三表面152a、圖案導體層154以及內連通結構156的另一端。
接著,請參考圖1H,對這些第三金屬箔層170a進行
減銅蝕刻,而形成這些第三金屬箔層170a’,其目的在於可提高雷射貫孔的容易度。接著,對這些第二介電層160照射一第二雷射光束L2,以分別形成依序穿過這些第三金屬箔層170a’與第二介電層160的至少一第二貫孔T2,其中這些第二貫孔T2分別暴露出部分這些疊層結構150。接著,並分別形成一種子層175a於這些第三金屬箔層170a’上以及這些第二貫孔T2內。其中,每一第三金屬箔層170a’的厚度加上每一種子層175a的厚度約略等於第一金屬箔層110a的厚度或第二金屬箔層110b的厚度。
接著,請參考圖1I,進行一電鍍步驟,以電鍍一導電材料180a於這些第二貫孔T2內,並延伸覆蓋於這些種子層175a上。接著,並進行減銅蝕刻,以形成導電材料180a’、這些種子層175a’以及這些第三金屬箔層170a”,其中導電材料180a’的厚度加上這些種子層175a’的厚度以及這些第三金屬箔層170a”的厚度會約略等於第一金屬箔層110a或第二金屬箔層110b的厚度。也就是說,導電材料180a’、這些種子層175a’以及這些第三金屬箔層170a”之整體厚度會減薄至與第一金屬箔層110a或第二金屬箔層110b的厚度相近。
當然,請參考圖1I',於進行減銅蝕刻時,亦可能僅留下位於這些第二貫孔T2內的部分導電材料180’、這些種子層175a’以及這些第三金屬箔層170a”,而每一第三金屬箔層170a”的厚度加上每一種子層175a’的厚度約略等於第一金屬箔層110a的厚度或第二金屬箔層110b的厚度。
或者是,請參考圖1I",於進行減銅蝕刻時,亦可能僅留下位於這些第二貫孔T2內的部分導電材料180’以及這些第三金屬箔層170”,而每一第三金屬箔層170a”的厚度約略等於第一金屬箔層110a的厚度或第二金屬箔層110b的厚度。
接著,請同時參考圖1I與圖1J,分離第一金屬箔層110a與第二金屬箔層110b,以使疊層結構150這些150及其上之這些第二介電層160、這些第三金屬箔層170a”與導電材料175a’分別位於第一金屬箔層110a與第二金屬箔層110b上。其中,分離第一金屬箔層110a與第二金屬箔層110b的方式有許多種。舉例而言,在本實施例中,可透過例如是電腦數值控制(Computer Numerical Control,CNC)銑切技術來沿著多條切割線Y切除膠層10及部分與膠層10重疊之第一金屬箔層110a、第二金屬箔層110b、這些第一介電層120、這些疊層結構150、這些第二介電層160、這些第三金屬箔層170a”及這些種子層175a’,而使第一金屬箔層110a與第二金屬箔層110b分離。
以下將以第一金屬箔層110a及其上方依序堆疊之第一介電層120、第一線路圖案130、第一導電孔道140、疊層結構150、第二介電層160、第三金屬箔層170a”、種子層175a’及導電材料180a’為例說明。接著,並分別形成一圖案化光阻層30於導電材料180a’以及第一金屬箔層110a上,其中這些圖案化光阻層30分別暴露出部分導電材料180a’及第一金屬箔層110a。
之後,請參考圖1K,以這些圖案化光阻層30為蝕刻罩幕,蝕刻暴露於這些圖案化光阻層30之外的部分導電材料180a’及其下之種子層175a’與第三金屬箔層170a”以及部分第一金屬箔層110a,而於第二介電層160上形成一第二圖案化金屬箔層170及其上之一圖案化種子層175與一第二線路圖案180,於第二貫孔T2內形成至少一連接第二線路圖案180的第二導電孔道190,以及於第一介電層120的第一表面122形成一第一圖案化金屬箔層110。於此,第二導電孔道190的一端連接第二貫孔T2所暴露出之部分疊層結構150,第二導電孔道190與第二線路圖案180一體成形,且第二導電孔道190的另一端與第二線路圖案180實質上切齊。最後,移除圖案化光阻層30,而完成本實施例之線路板100a的製作。
請再參考圖1K,於結構上,本實施例之線路板100a包括第一圖案化金屬箔層110、第一介電層120、第一線路圖案130、第一導電孔道140、疊層結構150、第二介電層160、第二圖案化金屬箔層170、圖案化種子層175、第二線路圖案180及第二導電孔道190。第一介電層120具有彼此相對的第一表面122與第二表面124,其中第一圖案化金屬箔層110配置於第一介電層120的第一表面122上,暴露出部分第一表面122。第一線路圖案130埋入第一介電層120之第二表面124。第一導電孔道140與第一線路圖案130一體成形,其中第一導電孔道140之一端穿過第一介電層120以連接第一圖案化金屬箔層130,且第一導電孔道140與第一圖案化金屬箔層110之間具有第一
界面S1。疊層結構150配置於第一介電層120的第二表面124上,且覆蓋第二表面124、第一線路圖案130與第一導電孔道140的另一端。其中,疊層結構150包括依序堆疊的這些絕緣層152、這些圖案導體層154以及這些分別貫穿絕緣層152的內連通結構156。這些絕緣層152與這些圖案導體層154交錯疊置於第一線路圖案130上,且這些圖案導體層154分別埋入這些絕緣層152的這些第三表面152a,而這些內連通結構156分別與這些圖案導體層154一體成形。最鄰近第一線路圖案130之內連通結構156的一端穿過對應的絕緣層152以連接第一線路圖案130,且這些內連通結構156的另一端可實質上低於或切齊這些絕緣層152的這些第三表面152a。每一內連通結構156的一第一頂面156a與每一圖案化導體層154的一第二頂面154a未齊平,且第一頂面156a的一部分低於第二頂面154a。第二介電層160配置於疊層結構150上。第二圖案化金屬箔層170配置於第二介電層160上,且暴露出部分第二介電層160。第二線路圖案180配置於第二圖案化金屬箔層170上,且與第二圖案化金屬箔層170共形設置。圖案化種子層175配置於第二圖案化金屬箔層170與第二線路圖案180之間,以及第二介電層160與疊層結構150之最外層的圖案導體層154之間。第二導電孔道190與第二線路圖案180一體成形,其中第二導電孔道190之一端穿過第二介電層160以連接疊層結構150,且第二導電孔道190與第二線路圖案180一體成形。
以下將再以不同的實施例來分別說明線路板100b、
100c、100d的製作。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖2A至圖2C為本發明之另一實施例之一種線路板的製作方法之局部步驟的剖面示意圖。本實施例之線路板100b的製作方法與前述實施例之線路板100a的製作方法相似,惟二者主要差異之處在於:於圖1H之步驟之後,意即分別形成這些種子層175a’於這些第三金屬箔層170a”上以及這些第二貫孔T2內之後,請參考圖2A,分別形成一第一圖案化光阻層40於這些種子層175a’上。其中,這些第一圖案化光阻層40分別暴露出部分這些種子層175a’。其中,這些第一圖案化光阻層40分別暴露出部分這些種子層175a’。
接著,同時請參考圖2A及圖2B,以這些第一圖案化光阻層40為電鍍罩幕,以分別電鍍一電鍍材料182a於這些種子層175a’上。接著,移除這些第一圖案化光阻層40,並透過例如是CNC銑切技術來沿著多條切割線Y切除膠層10及部分與膠層10重疊之第一金屬箔層110a、第二金屬箔層110b、這些第一介電層120、這些疊層結構150、這些第二介電層160、這些第三金屬箔層170a”及這些種子層175a’,而使第一金屬箔層110a與第二金屬箔層110b分離。接著,形成一第二圖案化光阻層50於第一金屬箔層
110a上。
之後,請同時參考圖2B與圖2C,移除未被電鍍材料182a所覆蓋之部分種子層175a’及其下方之部分第三金屬箔層170a”,而於第二介電層160上形成一第二圖案化金屬箔層170、一第二線路圖案182與至少一第二導電孔道190,以及於第二圖案化金屬箔層170與第二線路圖案182之間及第二介電層160與第二導電孔道190之間的一圖案化種子層175,其中第二線路圖案182連接第二導電孔道190,且第二線路案182與第二導電孔道190一體成形。同時,以第二圖案化光阻層50為蝕刻罩幕,蝕刻暴露於第二圖案化光阻層50之外的部分第一金屬箔層110a,而於第一介電層120的第一表面122上形成第一圖案化金屬箔層110。此時,第一圖案化金屬箔層130與第一導電孔道140之間具有界面S1。至此,已完成線路板100b的製作。
當然,圖2A至圖2C所繪示的製程僅是作為舉例說明之用,部分步驟為目前線路板製程中常見的技術。本領域的技術人員當可依據實際狀況調整步驟順序、省略或增加可能的步驟,以符合製程需求,此處不再逐一贅述。
圖3A至圖3I為本發明之另一實施例之一種線路板的製作方法之局部步驟的剖面示意圖。本實施例之線路板100c的製作方法與前述實施例之線路板100a的製作方法相似,惟二者主要差異之處在於:於圖1E之步驟之後,意即移除這些疏水薄膜20以分別暴露出這些第一介電層120的這些第二表面124之後,請參考圖3A,分別壓合一
絕緣層152c及一位於絕緣層152c上的第四金屬箔層153c於第一介電層110的第二表面124上。於此,第四金屬箔層153c的厚度介於2微米至5微米之間。需說明的是,在此採用超薄金屬箔層(即第四金屬箔層153c)的目的在於減少後續進行蝕刻法的時間(請參考圖3D之步驟),可以有效降低側蝕效應。
接著,請參考圖3B,對這些第四金屬箔層153c分別照射一第三雷射光束L3,以形成依序穿過這些第四金屬箔層與絕緣層152c的至少一第三貫孔T3,其中這些第三貫孔T3暴露出部分這些第一線路圖案130。
接著,請再參考圖3B,分別形成一種子層155c於這些第四金屬箔層153c上與這些第三貫孔T3內,並分別形成一圖案化光阻層60於這些種子層155c上。
接著,請參考圖3C,以這些圖案化光阻層60為電鍍罩幕,以分別電鍍一圖案導體層154c以及至少一內連通結構156c於這些種子層155c上。其中,這些內連通結構156c對應位於這些第三貫孔T3內,而這些圖案導體層154c分別連接這些內連通結構156c。
接著,請參考圖3D,移除這些第一圖案化光阻層60及其下之部分這些種子層155c及這些第四金屬箔層153c。其中,移除這些第一圖案化光阻層60下方之部分這些種子層155c及這些第四金屬箔層153c的方法例如是蝕刻法。此時,這些內連通結構156c的另一端實質上分別高於這些絕緣層152c的一第三表面151,且這些圖案導體層
154c分別突出於這些絕緣層152c的這些第三表面151。
接著,請參考圖3E,可依序重複至少一次(於此為重複三次)圖3A至圖3D的步驟來形成分別壓合於這些第一介電層120的這些第二表面124上的一疊層結構150c,其中這些疊層結構150c分別覆蓋這些第一線路圖案130與這些第一導電孔道140的另一端。於此,並不加以限制疊層結構150c之絕緣層152c、圖案導體層154c及內連通結構156c的數量,可依據使用需求而自行增減依序重複圖3A至圖3D之步驟的次數。於此,分別貫穿相鄰兩這些絕緣層152c的這些內連通結構156c於這些第一線路圖案130上的正投影重疊。當然,於其他實施例中,請參考圖5B之線路板100f,其中分別貫穿相鄰兩這些絕緣層152c的這些內連通結構156c於這些第一線路圖案130上的正投影不重疊。
再者,疊層結構150c中的部分絕緣層152c、圖案導體層154c及內連通結構156c的形成方式亦可採用如前述圖1C至圖1E的步驟來形成,意即形成這些疏水薄膜20、形成這些第一凹刻圖案C1及這些第一貫孔T1、形成這些第一線路圖案130及這些第一導電孔道140以及移除這些疏水薄膜20的步驟。簡言之,本實施例於此並不限定這些絕緣層152、152c、圖案導體層154、154c及內連通結構156、156c的型態與層數,本領域的技術人員當可參照前述實施例的說明,依據實際需求,而選用前述之製程方法,以達到所需的技術效果。
接著,請參考圖3E,分別壓合一第二介電層160及一位於第二介電層160上的第三金屬箔層170a於這些疊層結構150c上。於此,第二介電層160覆蓋相對遠離這些第一線路圖案130之絕緣層152c的第三表面151、圖案導體層154c以及內連通結構156c的另一端。
接著,請參考圖3F,對這些第二介電層160照射一第二雷射光束L2,以分別形成穿過這些第二介電層160的至少一第二貫孔T2,其中這些第二貫孔T2分別暴露出部分這些疊層結構150c。接著,並分別形成一種子層175a於這些第三金屬箔層170a上以及這些第二貫孔T2內。於其他實施例中,亦在進行圖3F之步驟之前,對這些第三金屬箔層170a’進行減銅蝕刻,其目的在於可提高雷射貫孔的容易度。而,於進行完照射一第二雷射光束L2後且形成種子層175a’於這些第三金屬箔層170a’上以及這些第二貫孔T2內時,亦可使每一第三金屬箔層170a’的厚度加上每一種子層175a’的厚度約略等於第一金屬箔層110a的厚度或第二金屬箔層110b的厚度,請參考圖3F’。
接著,請參考圖3G,進行一電鍍步驟,以電鍍一導電材料180a於這些第二貫孔T2內,並延伸覆蓋於這些種子層175a上。接著,請參考圖3G',可進行減銅蝕刻,以形成導電材料180a’、這些種子層175a’以及這些第三金屬箔層170a’,其中導電材料180a’的厚度加上這些種子層175a’的厚度以及這些第三金屬箔層170a’的厚度會約略等於第一金屬箔層110a或第二金屬箔層110b的厚度。也就
是說,導電材料180a’、這些種子層175a’以及這些第三金屬箔層170a’之整體厚度會減薄至與第一金屬箔層110a或第二金屬箔層110b的厚度相近。
接著,請同時參考圖3G’與圖3H,分離第一金屬箔層110a與第二金屬箔層110b,其中可透過例如是CNC銑切技術來沿著多條切割線Y切除膠層10及部分與膠層10重疊之第一金屬箔層110a、第二金屬箔層110b、這些第一介電層120、這些疊層結構150c、這些第二介電層160、這些第三金屬箔層170a’、這些種子層175a’及導電材料180a’,而使第一金屬箔層110a與第二金屬箔層110b分離。
以下將以第一金屬箔層110a及其上方依序堆疊之第一介電層120、第一線路圖案130、第一導電孔道140、疊層結構150c、第二介電層160、第三金屬箔層170a’、種子層175a’及導電材料180a’為例說明。接著,並分別形成一圖案化光阻層30於導電材料180a’以及第一金屬箔層110a上,其中這些圖案化光阻層30分別暴露出部分導電材料180a’及第一金屬箔層110a。
之後,請參考圖3I,以這些圖案化光阻層30為蝕刻罩幕,蝕刻暴露於這些圖案化光阻層30之外的部分導電材料180a’及其下之種子層175a’與第三金屬箔層170a’以及部分第一金屬箔層110a,而於第二介電層160上形成一第二圖案化金屬箔層170及其上之一圖案化種子層175與一第二線路圖案180,於第二貫孔T2內形成至少一連接第二線路圖案180的第二導電孔道190,以及於第一介電層120
的第一表面122形成一第一圖案化金屬箔層110。於此,第二導電孔道190的一端連接第二貫孔T2所暴露出之部分疊層結構150c,第二導電孔道190與第二線路圖案180一體成形,且第二導電孔道190的另一端與第二線路圖案180實質上切齊。最後,移除圖案化光阻層30,而完成本實施例之線路板100c的製作。
請再參考圖3I,於結構上,本實施例之線路板100c包括第一圖案化金屬箔層110、第一介電層120、第一線路圖案130、第一導電孔道140、疊層結構150c、第二介電層160、第二圖案化金屬箔層170、圖案化種子層175、第二線路圖案180及第二導電孔道190。第一介電層120具有彼此相對的第一表面122與第二表面124,其中第一圖案化金屬箔層110配置於第一介電層120的第一表面122上,暴露出部分第一表面122。第一線路圖案130埋入第一介電層120之第二表面124。第一導電孔道140與配置於第一導電孔道140上方的第一線路圖案130一體成形,其中第一導電孔道140之一端穿過第一介電層120以連接第一圖案化金屬箔層110,且第一導電孔道140與第一圖案化金屬箔層110之間具有第一界面S1。疊層結構150c配置於第一介電層120的第二表面124上,且覆蓋第二表面124、第一線路圖案130與第一導電孔道140的另一端。其中,疊層結構150c包括依序堆疊的這些絕緣層152c、這些第四金屬箔層153c、這些種子層155c、這些圖案導體層154c以及這些分別貫穿絕緣層152c的內連通結構
156c。這些絕緣層152c、這些第四金屬箔層153c、這些種子層155c、與這些圖案導體層154c依序交錯疊置於第一線路圖案130上,且這些圖案導體層154c分別突出於這些絕緣層152c的這些第三表面151。這些內連通結構156c分別與這些圖案導體層154c一體成形。最鄰近第一線路圖案130之內連通結構156c的一端穿過對應的絕緣層152c以連接第一線路圖案130,且這些內連通結構156c的另一端可實質上突出於這些絕緣層152c的這些第三表面151。第二介電層160配置於疊層結構150c上。第二圖案化金屬箔層170配置於第二介電層160上,且暴露出部分第二介電層160。第二線路圖案180配置於第二圖案化金屬箔層170上,且與第二圖案化金屬箔層170共形設置。圖案化種子層175配置於第二圖案化金屬箔層170與第二線路圖案180之間,以及第二介電層160與疊層結構150c之最外層的圖案導體層154c之間。第二導電孔道190與第二線路圖案180一體成形,其中第二導電孔道190之一端穿過第二介電層160以連接疊層結構150c,且第二導電孔道190與第二線路圖案180一體成形。
圖4A至圖4C為本發明之另一實施例之一種線路板的製作方法之局部步驟的剖面示意圖。本實施例之線路板100d的製作方法與前述實施例之線路板100c的製作方法相似,惟二者主要差異之處在於:於圖3F之步驟之後,意即分別形成這些種子層175a於這些第三金屬箔層170a上以及這些第二貫孔T2內之後,請參考圖4A,分別形成
一第一圖案化光阻層40於這些種子層175a上。其中,這些第一圖案化光阻層40分別暴露出部分這些種子層175a。於此,於形成第一圖案化光阻層40之前,已進行一減銅蝕刻,以使每一種子層175a’的厚度加上其下之第三金屬箔層170a’的厚度約略等於第一金屬箔層110a的厚度。當然,亦可於形成這些種子層175a’之前,先對這些第三金屬箔層170a’進行減銅蝕刻,在此並不加以限制減銅蝕刻的順序。
接著,同時請參考圖4A及圖4B,以這些第一圖案化光阻層40為電鍍罩幕,以分別電鍍一電鍍材料184d於這些種子層175a上。接著,移除這些第一圖案化光阻層40,並透過例如是CNC銑切技術來沿著多條切割線Y切除膠層10及部分與膠層10重疊之第一金屬箔層110a、第二金屬箔層110b、這些第一介電層120、這些疊層結構150c、這些第二介電層160、這些第三金屬箔層170a’、這些種子層175a’及電鍍材料184d,而使第一金屬箔層110a與第二金屬箔層110b分離。接著,形成一第二圖案化光阻層50於第一金屬箔層110a上。
之後,請同時參考圖4B與圖4C,移除未被電鍍材料184d所覆蓋之部分種子層175a’及其下方之部分第三金屬箔層170a”,而於第二介電層160上形成一第二圖案化金屬箔層170、一第二線路圖案184與至少一第二導電孔道190,以及於第二圖案化金屬箔層170與第二線路圖案184之間及第二介電層160與第二導電孔道190之間的一圖案
化種子層175,其中第二線路圖案184連接第二導電孔道190,且第二線路案184與第二導電孔道190一體成形。同時,以第二圖案化光阻層50為蝕刻罩幕,蝕刻暴露於第二圖案化光阻層50之外的部分第一金屬箔層110a,而於第一介電層120的第一表面122上形成第一圖案化金屬箔層110。此時,第一圖案化金屬箔層130與第一導電孔道140之間具有界面S1。至此,已完成線路板100d的製作。
當然,圖4A至圖4C所繪示的製程僅是作為舉例說明之用,部分步驟為目前線路板製程中常見的技術。本領域的技術人員當可依據實際狀況調整步驟順序、省略或增加可能的步驟,以符合製程需求,此處不再逐一贅述。
綜上所述,本發明是採用對疏水薄膜照射雷射光束來形成凹刻圖案及貫孔,而後再形成線路圖案於凹刻圖案內以及形成導電孔道於貫孔內。因此,本發明之線路板可具有較佳可靠度的細線路。再者,由於本發明是採用無核心(coreless)技術來形成線路板,因此具有較佳的生產效率,適於量產。此外,此線路板上之線路圖案(及細線路)的製作並非採用習知壓合導電層的方式來形成,因此可有效提升線路板之線路佈局的自由度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、10b‧‧‧膠層
20‧‧‧疏水薄膜
30、60‧‧‧圖案化光阻層
40‧‧‧第一圖案化光阻層
50‧‧‧第二圖案化光阻層
100a、100b、100c、100d、100e、100f‧‧‧線路板
110‧‧‧第一圖案化金屬箔層
110a‧‧‧第一金屬箔層
110b‧‧‧第二金屬箔層
120‧‧‧介電層
122‧‧‧第一表面
124‧‧‧第二表面
130‧‧‧第一線路圖案
140‧‧‧第一導電孔道
150‧‧‧疊層結構
151、152a‧‧‧第三表面
152、152c‧‧‧絕緣層
153c‧‧‧第四金屬箔層
154、154c‧‧‧圖案導體層
154a‧‧‧第二頂面
155c‧‧‧種子層
156、156c‧‧‧內連通結構
156a‧‧‧第一頂面
160‧‧‧第二介電層
170‧‧‧第二圖案化金屬箔層
170a、170a’、170a”‧‧‧第三金屬箔層
175‧‧‧圖案化種子層
175a、175a’‧‧‧種子層
180、182、184‧‧‧第二線路圖案
180a、180a’‧‧‧導電材料
182a、184d‧‧‧電鍍材料
190‧‧‧第二導電孔道
C1‧‧‧凹刻圖案
H‧‧‧導氣孔
L1‧‧‧第一雷射光束
L2‧‧‧第二雷射光束
L3‧‧‧第三雷射光束
S1‧‧‧第一界面
S2‧‧‧第二界面
T1‧‧‧第一貫孔
T2‧‧‧第二貫孔
T3‧‧‧第二貫孔
R‧‧‧封閉空間
Y‧‧‧切割線
圖1A至圖1K為本發明之一實施例之一種線路板的製作方法的剖面示意圖。
圖2A至圖2C為本發明之另一實施例之一種線路板的製作方法之局部步驟的剖面示意圖。
圖3A至圖3I為本發明之另一實施例之一種線路板的製作方法之局部步驟的剖面示意圖。
圖4A至圖4C為本發明之另一實施例之一種線路板的製作方法之局部步驟的剖面示意圖。
圖5A為本發明之一實施例之一種線路板的剖面示意圖。
圖5B為本發明之另一實施例之一種線路板的剖面示意圖。
100a‧‧‧線路板
110‧‧‧第一圖案化金屬箔層
120‧‧‧介電層
122‧‧‧第一表面
124‧‧‧第二表面
130‧‧‧第一線路圖案
140‧‧‧第一導電孔道
150‧‧‧疊層結構
152‧‧‧絕緣層
152a‧‧‧第三表面
154‧‧‧圖案導體層
156‧‧‧內連通結構
160‧‧‧第二介電層
170‧‧‧第二圖案化金屬箔層
175‧‧‧圖案化種子層
180‧‧‧第二線路圖案
190‧‧‧第二導電孔道
T2‧‧‧第二貫孔
S1‧‧‧第一界面
Claims (13)
- 一種線路板的製作方法,包括:分別壓合一第一介電層於一第一金屬箔層與一第二金屬箔層上,其中各該第一介電層具有彼此相對的一第一表面與一第二表面,且藉由一膠層黏合該第一金屬箔層與該第二金屬箔層,其中該膠層位於該第一金屬箔層與該第二金屬箔層的周邊,以與該第一金屬箔層與該第二金屬箔層形成一封閉空間;分別形成一熱聚合性疏水薄膜於該些第一介電層的該些第二表面上;對該些疏水薄膜照射一第一雷射光束,以分別形成一穿透過該些疏水薄膜之第一凹刻圖案於該些第一介電層的該些第二表面上,並分別形成穿過該些第一介電層的至少一第一貫孔,其中該些第一貫孔分別暴露出部分該第一金屬箔層與部分該第二金屬箔層;對該些疏水薄膜進行一活化步驟,並於該活化步驟後移除該些疏水薄膜;分別形成一第一線路圖案於該些第一凹刻圖案內,並同時分別形成至少一第一導電孔道於該些第一貫孔內,其中該些第一導電孔道的一端分別連接該些第一貫孔所暴露出之部分該第一金屬箔層與部分該第二金屬箔層,且該些第一導電孔道分別與該第一金屬箔層及該第二金屬箔層之間具有一第一界面與一第二界面;分別壓合一疊層結構於該些第一介電層的該些第二 表面上,其中該些疊層結構分別覆蓋該些第一線路圖案與該些第一導電孔道的另一端,其中各該疊層結構包括至少一內連通結構與至少一圖案導體層,且該內連通結構電性連接該第一線路圖案與該疊層結構相對遠離該第一線路圖案的該圖案導體層,該內連通結構的一第一頂面與該圖案導體層的一第二頂面未齊平,且該第一頂面的一部分低於該第二頂面;分別壓合一第二介電層及一位於該第二介電層上的第三金屬箔層於該些疊層結構上;對該些第二介電層照射一第二雷射光束,以分別依序形成穿過該些第三金屬箔層與該些第二介電層的至少一第二貫孔,其中該些第二貫孔分別暴露出部分該些疊層結構;形成一導電材料於該些第二貫孔內,並延伸覆蓋於該些第二介電層上;分離該第一金屬箔層與該第二金屬箔層,以使該些疊層結構及其上之該些第二介電層、該些第三金屬箔層與該導電材料分別位於該第一金屬箔層與該第二金屬箔層上;以及移除部分該第一金屬箔層與部分該第二金屬箔層,以分別形成一第一圖案化金屬箔層於該些第一介電層的該些第一表面上,並分別移除部分該第三金屬箔層、部分該導電材料,以分別形成一第二圖案化金屬箔層及一第二線路圖案於該些第二介電層上,而分別形成至少一第二導電孔道於該些第二貫孔內,其中該些第二導電孔道的一端分別 連接該些第二貫孔所暴露出之部分該些疊層結構,且該些第二導電孔道分別與該些第二線路圖案一體成形。
- 如申請專利範圍第1項所述之線路板的製作方法,其中各該疊層結構更包括至少一絕緣層,該內連通結構貫穿該絕緣層,該絕緣層與該圖案導體層依序疊置於該第一線路圖案上,且該圖案導體層埋入或突出於該絕緣層的一第三表面,且該內連通結構與該圖案導體層一體成形,且該內連通結構的一端穿過該絕緣層以連接該第一線路圖案。
- 如申請專利範圍第2項所述之線路板的製作方法,其中至少一絕緣層包括多個絕緣層,至少一內連通結構包括多個內連通結構,分別貫穿相鄰兩該些絕緣層的該些內連通結構於該些第一線路圖案上的正投影重疊。
- 如申請專利範圍第2項所述之線路板的製作方法,其中至少一絕緣層包括多個絕緣層,至少一內連通結構包括多個內連通結構,分別貫穿相鄰兩該些絕緣層的該些內連通結構於該些第一線路圖案上的正投影不重疊。
- 如申請專利範圍第2項所述之線路板的製作方法,其中該內連通結構的另一端實質上高於、低於或切齊該絕緣層的該第三表面。
- 如申請專利範圍第1項所述之線路板的製作方法,其中形成該些疊層結構的步驟,包括:依序重複至少一次形成該些疏水薄膜、對該些疏水薄膜照射該第一雷射光束而形成該些第一凹刻圖案、對該些 疏水薄膜進行該活化步驟,並於該活化步驟後移除該些疏水薄膜、形成該些第一線路圖案及該些第一導電孔道的步驟。
- 如申請專利範圍第1項所述之線路板的製作方法,其中形成各該疊層結構的步驟,包括:至少依序重複一次步驟(a)-(f),該些步驟為:(a)壓合一絕緣層及一位於該絕緣層上的第四金屬箔層於該第一介電層的該第二表面上;(b)對該第四金屬箔層照射一第三雷射光束,以形成穿過該絕緣層的至少一第三貫孔,其中該第三貫孔暴露出部分該第一線路圖案;(c)形成一種子層於該第四金屬箔層上與該第三貫孔內;(d)形成一圖案化光阻層於該種子層上;(e)以該圖案化光阻層為電鍍罩幕,以電鍍一圖案導體層以及至少一內連通結構於該些種子層上,其中該圖案導體層連接該內連通結構,且該圖案導體層與該內連通結構一體成形;以及(f)移除該圖案化光阻層及其下之部分該種子層及部分該第四金屬箔層。
- 如申請專利範圍第1項所述之線路板的製作方法,更包括:於形成該些第二貫孔之後,分別形成一種子層於該些第三金屬箔層上以及該些第二貫孔內; 進行一電鍍步驟,以電鍍該導電材料於該些第二貫孔內,並延伸覆蓋於該些種子層上;進行一第一減銅蝕刻步驟,以使各該第三金屬箔層的厚度加上各該種子層的厚度以及該導電材料的厚度小於等於該第一金屬箔層的厚度或該第二金屬箔層的厚度;於分離該第一金屬箔層與該第二金屬箔層之後,分別形成一圖案化光阻層於該導電材料以及該第一金屬箔層上;以該些圖案化光阻層為蝕刻罩幕,蝕刻暴露於該些圖案化光阻層之外的部分該導電材料及其下之該種子層與該第三金屬箔層以及部分該第一金屬箔層,而於該第二介電層上形成該第二圖案化金屬箔層及其上之一圖案化種子層與該第二線路圖案,於該第二貫孔內形成連接該第二線路圖案的該第二導電孔道,以及於該第一介電層的該第一表面形成該第一圖案化金屬箔層;以及移除該圖案化光阻層。
- 如申請專利範圍第8項所述之線路板的製作方法,更包括:在形成該些種子層之前或者是在形成該些種子層之後進行一第二減銅蝕刻步驟,以使各該種子層的厚度加上各該第三金屬箔層的厚度小於等於該第一金屬箔層的厚度或該第二金屬箔層的厚度。
- 如申請專利範圍第1項所述之線路板的製作方法,更包括: 於形成該些第二貫孔之後,分別形成一種子層於該些第二介電層上以及該些第二貫孔內;進行一減銅蝕刻步驟,以使各該種子層的厚度加上該第三金屬箔層的厚度小於等於該第一金屬箔層的厚度或該第二金屬箔層的厚度;分別形成一第一圖案化光阻層於該種子層上;以該些第一圖案化光阻層為電鍍罩幕,以分別電鍍一電鍍材料於該些種子層上;在分離該第一金屬箔層與該第二金屬箔層之前,移除該第一圖案化光阻層;於分離該第一金屬箔層與該第二金屬箔層之後,形成一第二圖案化光阻層於該第一金屬箔層上;移除未被該電鍍材料所覆蓋之部分該些種子層及其下方之部分該些第三金屬箔層,而分別該些第二介電層上形成該些第二圖案化金屬箔層、該些第二線路圖案與該些第二導電孔道,以及於該些第二圖案化金屬箔層與該些第二線路圖案之間及該些第二介電層與該些第二導電孔道之間的多個圖案化種子層,其中該些第二線路圖案連接該些第二導電孔道;以及以該第二圖案化光阻層為蝕刻罩幕,蝕刻暴露於該第二圖案化光阻層之外的部分該第一金屬箔層,而於該第一介電層的該第一表面上形成該第一圖案化金屬箔層。
- 如申請專利範圍第10項所述之線路板的製作方法,其中進行該減銅蝕刻步驟是在形成該些種子層之前或 者是在形成該些種子層之後。
- 如申請專利範圍第1項所述之線路板的製作方法,其中該膠層的形狀為一連續框形圖案。
- 如申請專利範圍第1項所述之線路板的製作方法,其中該膠層的形狀為一非連續框形圖案。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100129951A TWI487452B (zh) | 2011-08-22 | 2011-08-22 | 線路板及其製作方法 |
CN201210292386.9A CN102958272B (zh) | 2011-08-22 | 2012-08-16 | 线路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100129951A TWI487452B (zh) | 2011-08-22 | 2011-08-22 | 線路板及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201311083A TW201311083A (zh) | 2013-03-01 |
TWI487452B true TWI487452B (zh) | 2015-06-01 |
Family
ID=47766284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100129951A TWI487452B (zh) | 2011-08-22 | 2011-08-22 | 線路板及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102958272B (zh) |
TW (1) | TWI487452B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220330A (ja) * | 2013-05-07 | 2014-11-20 | 日立金属株式会社 | 光配線基板、光配線基板の製造方法、及び光モジュール |
TWI621382B (zh) * | 2016-01-06 | 2018-04-11 | 欣興電子股份有限公司 | 線路板及其製作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201008411A (en) * | 2008-08-13 | 2010-02-16 | Unimicron Technology Corp | Embedded structure and method for making the same |
TW201029534A (en) * | 2008-12-02 | 2010-08-01 | Panasonic Elec Works Co Ltd | Method for manufacturing circuit board, and circuit board obtained using the manufacturing method |
TW201124028A (en) * | 2009-12-29 | 2011-07-01 | Subtron Technology Co Ltd | Circuit substrate and manufacturing method thereof |
US20110180908A1 (en) * | 2010-01-22 | 2011-07-28 | Ibiden Co., Ltd | Wiring board and method for manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110137408A (ko) * | 2008-04-30 | 2011-12-22 | 파나소닉 전공 주식회사 | 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판 |
US8132321B2 (en) * | 2008-08-13 | 2012-03-13 | Unimicron Technology Corp. | Method for making embedded circuit structure |
-
2011
- 2011-08-22 TW TW100129951A patent/TWI487452B/zh not_active IP Right Cessation
-
2012
- 2012-08-16 CN CN201210292386.9A patent/CN102958272B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201008411A (en) * | 2008-08-13 | 2010-02-16 | Unimicron Technology Corp | Embedded structure and method for making the same |
TW201029534A (en) * | 2008-12-02 | 2010-08-01 | Panasonic Elec Works Co Ltd | Method for manufacturing circuit board, and circuit board obtained using the manufacturing method |
TW201124028A (en) * | 2009-12-29 | 2011-07-01 | Subtron Technology Co Ltd | Circuit substrate and manufacturing method thereof |
US20110180908A1 (en) * | 2010-01-22 | 2011-07-28 | Ibiden Co., Ltd | Wiring board and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN102958272A (zh) | 2013-03-06 |
TW201311083A (zh) | 2013-03-01 |
CN102958272B (zh) | 2015-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
KR102069659B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
TW201446100A (zh) | 具有內埋元件的電路板及其製作方法 | |
TW201334647A (zh) | 多層配線基板及其製造方法 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
TW201347639A (zh) | 多層配線基板之製造方法 | |
KR20090029508A (ko) | 캐리어를 이용한 인쇄회로기판의 제조 방법 | |
TWI487452B (zh) | 線路板及其製作方法 | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
KR20090101404A (ko) | 코어리스 인쇄회로기판 제조 방법 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
KR101039772B1 (ko) | 초박형 메탈 인쇄회로기판 제조 방법 | |
KR20090063116A (ko) | 반도체 장치용 패키지 및 그 제조 방법 | |
KR101441466B1 (ko) | 초박형 패키지기판 및 제조방법 | |
TW201315296A (zh) | 線路板及其製作方法 | |
KR101044117B1 (ko) | 인쇄회로기판의 제조방법 | |
JP4449228B2 (ja) | 検査治具の製造方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
KR20140025824A (ko) | 전자 칩이 내장된 회로기판의 제조 방법 | |
KR101154567B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR101063620B1 (ko) | 다층 인쇄회로기판 및 그의 제조방법 | |
JP4736251B2 (ja) | フィルムキャリア及びその製造方法 | |
JP2004014672A (ja) | 半導体装置用基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |