[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014220330A - 光配線基板、光配線基板の製造方法、及び光モジュール - Google Patents

光配線基板、光配線基板の製造方法、及び光モジュール Download PDF

Info

Publication number
JP2014220330A
JP2014220330A JP2013097754A JP2013097754A JP2014220330A JP 2014220330 A JP2014220330 A JP 2014220330A JP 2013097754 A JP2013097754 A JP 2013097754A JP 2013097754 A JP2013097754 A JP 2013097754A JP 2014220330 A JP2014220330 A JP 2014220330A
Authority
JP
Japan
Prior art keywords
conductor layer
layer
wiring board
optical
optical wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013097754A
Other languages
English (en)
Inventor
裕紀 安田
Hironori Yasuda
裕紀 安田
平野 光樹
Mitsuki Hirano
光樹 平野
石川 浩史
Hiroshi Ishikawa
浩史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2013097754A priority Critical patent/JP2014220330A/ja
Priority to CN201410103444.8A priority patent/CN104142544A/zh
Priority to US14/250,523 priority patent/US20140332978A1/en
Publication of JP2014220330A publication Critical patent/JP2014220330A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/428Electrical aspects containing printed circuit boards [PCB]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4266Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268Cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10121Optical component, e.g. opto-electronic component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】放熱性が向上すると共に、配線の取り回しを容易にすることが可能な光配線基板、光配線基板の製造方法、及び光モジュールを提供する。
【解決手段】金属からなる第1の導体層31と、第1の導体層31に対して平行に配置された金属からなる第2の導体層32と、第1の導体層31と第2の導体層32との間を絶縁する絶縁体層34とを備え、光電変換素子11を含む電子部品が実装された光配線基板3であって、第2の導体層32及び絶縁体層34には、内面60aにCuメッキ層が施されたビア6が第2の導体層32及び絶縁体層34を厚み方向に貫通して形成され、ビア6は、第1の導体層31によって閉塞された底面60bの少なくとも一部が、平面視において第1の導体層31に実装される電子部品のパッドの配置位置に重なるように配置されている。
【選択図】図5

Description

本発明は、配線パターンが形成された光配線基板及びその製造方法、ならびに光配線基板を有する光モジュールに関する。
従来、電気配線がパターニングされ、光電変換素子が実装された光モジュールが知られている(例えば、特許文献1参照。)。
特許文献1に記載の光モジュールは、絶縁樹脂層、及びその表面に形成された金属層からなる基板と、この基板にフリップチップ実装された光電変換素子と、ワイヤ・ボンディングにより基板に接続された半導体回路素子と、光ファイバに光学接続された光導波路と、光ファイバ及び光導波路の内部を伝搬する光を反射する反射面が形成された光信号路変換部品とを備える。光電変換素子は、受発光面が光信号路変換部品の反射面に対向している。
特開2009−151072号公報
ところで、近年の情報処理装置や通信装置等の電子機器における部品の高密度化に伴い、光モジュールにも小型化が要請されている。しかしながら、光モジュールが小型化すると光配線基板における放熱面積が小さくなり、光配線基板に実装された電子部品から出る熱が放熱されにくくなってしまう。光モジュール内の温度上昇により、電子部品が損傷してしまう可能性があった。
そこで、本発明は、放熱性が向上すると共に、配線の取り回しを容易にすることが可能な光配線基板、光配線基板の製造方法、及び光モジュールを提供することを目的とする。
本発明は、上記課題を解決することを目的として、金属からなる第1の導体層と、前記第1の導体層に対して平行に配置された金属からなる第2の導体層と、前記第1の導体層と前記第2の導体層との間を絶縁する絶縁体層とを備え、光電変換素子を含む電子部品が実装された光配線基板であって、前記第2の導体層及び前記絶縁体層には、内面に金属がメッキされたビアが前記第2の導体層及び前記絶縁体層を厚み方向に貫通して形成され、前記ビアは、前記第1の導体層によって閉塞された底面の少なくとも一部が、平面視において前記第1の導体層に実装される前記電子部品のパッドの配置位置に重なるように配置されている光配線基板を提供する。
また、本発明は、上記課題を解決することを目的として、前記光配線基板と、前記電子部品とを備えた光モジュールを提供する。
また、本発明は、上記課題を解決することを目的として、請求項1又は2に記載の光配線基板の製造方法であって、前記絶縁体層の第1の主面に前記第1の導体層を形成すると共に、前記絶縁体層の第2の主面に前記第2の導体層を形成する第1工程と、前記第1の導体層の一部を除去して配線パターンを形成する第2工程と、前記第2の導体層及び前記絶縁体層を厚み方向の全体に亘って前記第1の導体層に至るまで穿孔する第3工程と、前記第3工程で形成された孔の内面、及び前記第2の導体層の表面にメッキ層を形成する第4工程とを有する光配線基板の製造方法を提供する。
本発明に係る光配線基板、光配線基板の製造方法、及び光モジュールによれば、放熱性が向上すると共に、配線の取り回しを容易にすることが可能である。
本発明の実施の形態に係る光配線基板、及びその光配線基板を備えた光モジュールの一構成例を示す平面図である。 図1のA−A線断面図である。 (a)は図1のB−B線断面図、(b)は(a)のE部拡大図である。 図1のD−D線断面図である。 図1のC部拡大図である。 (a)〜(e)は、光配線基板の収容部及びその周辺部における形成過程を示す断面説明図である。
[実施の形態]
図1は、本発明の実施の形態に係る光配線基板、及びその光配線基板を備えた光モジュールの一構成例を示す平面図である。
(光モジュール1の構成)
この光モジュール1は、光配線基板3と、光配線基板3の実装面3aにフリップチップ実装された光電変換素子11と、光電変換素子11に電気的に接続された半導体回路素子12とを備えている。
光電変換素子11は、本体部110に、第1のパッド111、第2のパッド112、及び第3のパッドが設けられている。ここで、パッドとは、基板の表面に実装される部品を実装するためのハンダ付け用の銅箔のことである。第1のパッド111は、光配線基板3の実装面3aに形成された第1配線パターン301に電気的に接続されている。第2のパッド112は、光配線基板3の実装面3aに形成された第2配線パターン302に電気的に接続されている。第3のパッド113は、光配線基板3の実装面3aに形成された第3配線パターン303に電気的に接続されている。第3配線パターン303には、光ファイバ5を伝搬する光を反射する反射面303aが形成されている。光電変換素子11は、この反射面303aの上方に実装されている。
本実施の形態では、光電変換素子11は、光ファイバ5の長手方向に対して平行な方向の寸法が、例えば350μmであり、光ファイバ5の長手方向に対して垂直な方向の寸法が、例えば250μmである。
光電変換素子11は、電気信号を光信号に変換し、又は光信号を電気信号に変換する素子である。前者の例としては、半導体レーザ素子やLED(Light Emitting Diode;発光ダイオード)等の発光素子が挙げられる。また、後者の例としては、フォトダイオード等の受光素子が挙げられる。光電変換素子11は、光配線基板3の実装面3a側に設けられた受発光部114から、光配線基板3に対して垂直な方向に光を出射又は入射するように構成されている。
半導体回路素子12は、光配線基板3の実装面3aにフリップチップ実装され、本体部120に、複数(本実施の形態では10個)のパッド121が設けられている。複数のパッド121は、それぞれ光配線基板3の実装面3aに形成された半導体回路素子用配線パターン304に電気的に接続されている。複数のパッド121のうち信号伝送用の1つのパッド121aは、光電変換素子11の第3のパッド113が接続された第3配線パターン303に接続され、これにより半導体回路素子12と光電変換素子11とが電気的に接続されている。
光電変換素子11が電気信号を光信号に変換する素子である場合、半導体回路素子12は、光電変換素子11を駆動するドライバICである。光電変換素子11が光信号を電気信号に変換する素子である場合、半導体回路素子12は、光電変換素子11から入力される信号を増幅する受信ICである。
なお、光配線基板3には、光電変換素子11及び半導体回路素子12の他に、コネクタやIC(Integrated Circuit)、あるいは能動素子(トランジスタ等)や受動素子(抵抗器、コンデンサ等)などの電子部品が実装されている。また、電子部品と光配線基板3との間には、熱伝導性を有する樹脂が充填されていてもよい。この場合、電子部品から発生する熱が樹脂を介して光配線基板3に伝導されやすくなる。
光ファイバ5は、その先端面が、第3配線パターン303に形成された反射面303aに対向するように配置され、光配線基板3の実装面3aの上方から押え部材4によって押えられている。
(光配線基板3の構成)
図2は、図1のA−A線断面図である。図3(a)は、図1のB−B線断面図、(b)は(a)のE部拡大図である。
光ファイバ5は、コア51及びクラッド52を有している。本実施の形態では、光ファイバ5は、コア51の直径が例えば50μmであり、クラッド52の径方向の厚みが例えば37.5μmである。すなわち、光ファイバ5の直径(コア51及びクラッド52を合わせた直径)は125μmである。
光配線基板3は、金属からなる第1の導体層31と、第1の導体層31に対して平行に配置された金属からなる第2の導体層32と、第1の導体層31と第2の導体層32との間を絶縁する絶縁体層34とを備えている。
第1の導体層31は、例えば銅等の良電導性の金属からなる下地導体層311の表(おもて)面311aに、ニッケル(Ni)からなるNiメッキ層312及び金(Au)からなる金メッキ層313が積層されて構成されている。本実施の形態では、第1の導体層31の厚みは、例えば40〜80μmである。
図3(b)に示すように、Niメッキ層312及び金メッキ層313は、下地導体層311に形成された傾斜面311cの表面にも積層されている。反射面303aは、傾斜面311cにおける金メッキ層313の最表面に形成されている。
第1の導体層31には、前述の第1配線パターン301、第2配線パターン302、第3配線パターン303、及び半導体回路素子用配線パターン304が形成されている。第3配線パターン303の一部に形成された反射面303a(傾斜面311c)は、光ファイバ5のコア51に対向する位置に形成されている。
図3(a)に示すように、反射面303aは、光ファイバ5(コア51)から光が出射されたとき、その出射光を光電変換素子11側に反射する。光電変換素子11が受光素子である場合、反射面303aで反射した光は、光電変換素子11の本体部110に設けられた受発光部114から光電変換素子11内に入射し、光電変換素子11は、この入射光による光信号を電気信号に変換する。
また、光電変換素子11が発光素子である場合、光電変換素子11は、半導体回路素子12から出力される電気信号を光信号に変換し、この光信号を表す光を受発光部114から出射する。この出射光は、反射面303aで光ファイバ5先端面5a側に反射されてコア51内に入射し、光ファイバ5内を伝搬する。図3(a)では、光ファイバ5を伝搬媒体とする光の光路Lを一点鎖線で示している。
絶縁体層34は、例えばポリイミド等の樹脂からなる。絶縁体層34は、その厚み方向における寸法が光ファイバ5のクラッド52の径方向における厚さ寸法の0.8倍以上1.2倍以下である。本実施の形態では、絶縁体層34の厚み方向における寸法は、例えば38μmである。
光配線基板3には、光ファイバ5の長手方向に沿って延びて光ファイバ5の少なくとも一部を収容する収容部300が、第1の導体層31及び絶縁体層34の厚み方向の全体に亘って形成されている。この収容部300の一端(終端)における絶縁体層34には、光ファイバ5のクラッド52に対向する端面34cが形成されている。
第2の導体層32は、例えば銅等の良電導性の金属からなり、収容部300に収容された光ファイバ5を支持する支持面300aを有している。より具体的には、収容部300は、第1の導体層31及び絶縁体層33の厚み方向の全体に亘って貫通し、第2の導体層32の裏面32bが露出している。したがって、第2の導体層32の裏面32bは、その一部が、収容部300の支持面300aとして形成される。また、第2の導体層32は、表面32aに銅(Cu)からなるCuメッキ層33が積層されている。なお、第2の導体層32には、第1の導体層31と同様にして、配線パターンを形成してもよい。
図2に示すように、収容部300は、第1の導体層31の上方から押え部材4によって覆われ、光ファイバ5は、収容部300内に充填される接着剤等により固定される。本実施の形態では、光ファイバ5のクラッド52の外周面が、収容部300の内面に接触している。
図4は、図1のD−D線断面図である。図5は、図1のC部拡大図である。図5では、光電変換素子11及び半導体回路素子12を二点鎖線で示し、複数の第1のビア61を破線で示している。
第2の導体層32及び絶縁体層34には、複数のビア6が第2の導体層32及び絶縁体層34を厚み方向に貫通して形成されている。より具体的には、図4に示すように、ビア6は、第2の導体層32及び絶縁体層34を厚み方向に貫通し、第1の導体層31の裏面31bによって閉塞された底面60bが形成された下孔60を有し、その内面60aに金属がメッキされて構成されている。したがって、第1の導体層31の裏面31bの一部が、下孔60の底面60bとして形成されている。本実施の形態では、第2の導体層32の表面32aに積層されたCuメッキ層33により、下孔60の内面60a及び底面60bにメッキが施されている。
複数のビア6は、底面60bの少なくとも一部が、光配線基板3の実装面3a(図1参照)側から見た平面において第1の導体層31の表面31aに実装される光電変換素子11のパッド(第1のパッド111、第2のパッド112、及び第3のパッド113)、及び半導体回路素子12のパッド121の配置位置に重なるように配置されている。図5を参照して、より具体的に説明する。図5において、光電変換素子11の第1のパッド111に対するビアを第1のビア61、半導体回路素子12のパッド121に対するビアを第2のビア62、光電変換素子11の第3のパッド113に対するビアを第3のビア63として説明する。
第1のビア61は、底面610bの一部が、光配線基板3の実装面3a側から見た平面において第1配線パターン301に接続された光電変換素子11の第1のパッド111の配置位置に重なるように配置されている。より具体的には、第1の導体層31の表面31a側から光配線基板3を透視したとき、光電変換素子11の第1のパッド111の一部に第1のビア61の底面610bが重なっている。
第3のビア63は、底面630bが、光配線基板3の実装面3a側から見た平面において第3配線パターン303に接続された光電変換素子11の第3のパッド113の配置位置に重なるように配置されている。より具体的には、第1の導体層31の表面31a側から光配線基板3を透視したとき、光電変換素子11の第3のパッド113の全体に第3のビア63の底面630bが重なっている。なお、第3のビア63は、第1のビア61のように、第3のパッド113の一部に底面630bが重なっていてもよい。
複数(図5では3つ)の第2のビア62は、底面620bが、光配線基板3の実装面3a側から見た平面において半導体回路素子用配線パターン304に接続された半導体回路素子12の複数(図5では3つ)のパッド121の配置位置に重なるようにそれぞれ配置されている。より具体的には、第1の導体層31の表面31a側から光配線基板3を透視したとき、半導体回路素子12のパッド121の全体に第2のビア62の底面620bが重なっている。なお、第2のビア62についても、第1のビア61のように、パッド121の一部に底面620bが重なっていてもよい。
図4に示すように、複数のビア6のうち何れかのビア6は、底面60bの少なくとも一部が、光配線基板3の実装面3a側から見た平面において半導体回路素子12の本体部120の配置位置に重なるように配置されていてもよい。これにより、半導体回路素子12から発生する熱をより効率的に第2の導体層32に伝導させることができる。なお、複数のビア6のうち何れかのビア6は、底面60bの少なくとも一部が、半導体回路素子12の本体部120の配置位置に重なるように配置されることに限らず、光電変換素子11の本体部110、及びその他の電子部品の本体部の配置位置に重なるように配置されていてもよい。
(光配線基板3の製造方法)
次に、図6を参照して光配線基板3の製造方法を説明する。
図6(a)〜(e)は、光配線基板3の収容部300及びその周辺部における形成過程を示す断面説明図である。
光配線基板3の製造工程は、絶縁体層34の第1の主面34aに下地導体層311を形成すると共に、絶縁体層34の第2の主面34bに第2の導体層32を形成する第1工程と、下地導体層311の一部を除去して配線パターン(第1配線パターン301、第2配線パターン302、第3配線パターン303、及び半導体回路素子用配線パターン304)を形成すると共に、収容部300となる凹部311eを形成する第2工程と、下地導体層311に傾斜面311cを形成する第3工程と、第2の導体層32及び絶縁体層34を厚み方向の全体に亘って下地導体層311(第1の導体層31)に至るまで穿孔して下孔60を形成すると共に、凹部311eの底面にあたる絶縁体層34を厚さ方向の全体に亘って第2の導体層32に至るまで除去することにより収容部300及び端面34cを形成する第4工程と、第2の導体層32の表面32a及び下孔60の内面60aにCuメッキ層33を形成する第5工程と、下地導体層311の表面311a、第2の導体層32の裏面32b、及び傾斜面311cにNiメッキ層312及び金メッキ層313を積層する第6工程とを有している。以下、第1〜第6工程について、より詳細に説明する。
第1工程では、図6(a)に示すように、絶縁体層34の第1の主面34aの全体に下地導体層311を、絶縁体層34の第2の主面34bの全体に第2の導体層32を、例えば接着、蒸着、又は無電解メッキによってそれぞれ形成する。本実施の形態では、下地導体層311及び第2の導体層32が、主として良電導性を有する銅(Cu)からなる。
第2工程では、図6(b)に示すように、エッチングによって下地導体層311の一部を除去し、第1配線パターン301、第2配線パターン302、第3配線パターン303、及び半導体回路素子用配線パターン304をそれぞれ形成すると共に、収容部300となる凹部311eを形成する。より具体的には、下地導体層311の除去部分311dに対応する部分及び凹部311eに対応する部分以外にレジストを塗布し、レジストが塗布されていない部分の下地導体層311をエッチングによって溶解させる。これにより、除去部分311d及び凹部311eに対応する下地導体層311が溶解し、第1配線パターン301、第2配線パターン302、第3配線パターン303、及び半導体回路素子用配線パターン304に対応する下地導体層311のみが残る。
なお、本工程において、下地導体層311と同様に、エッチングによって第2の導体層32の一部を除去して、第2の導体層32に配線パターンを形成してもよい。
第3工程では、図6(c)に示すように、下地導体層311の表面311aから裏面311bに向かって下地導体層311を絶縁体層34に対して斜めに切削することにより、傾斜面311cを形成する。
第4工程では、図6(d)に示すように、第2の導体層32の表面32aに対して垂直な方向からレーザ光を照射する。このレーザ光として、より具体的には、例えばエキシマレーザやUVレーザ(紫外線レーザ)を用いることができる。このレーザ光の照射によって、第2の導体層32及び絶縁体層34が厚み方向に穿孔されて、下孔60が形成される。本実施の形態では、レーザ光の照射時間を調節することにより、第2の導体層32及び絶縁体層34のみを照削(光を照射して削ること)し得る。したがって、下地導体層311の裏面311bは、このレーザ光の照射によって露出した部分が、下孔60の一端を閉塞する底面60bとして形成される。
また、第4工程では、凹部311eの底面にあたる絶縁体層34の第1の主面34aに対して垂直な方向からレーザ光を照射する。これにより、光ファイバ5を収容する収容部300が形成されると共に、収容部300の終端における端面34cが、絶縁体層34に形成される。このレーザ光の強度は、絶縁体層34を照削し得る強度であるが、下地導体層311及び第2の導体層32は照削しない強度である。したがって、第2の導体層32の裏面32bは、このレーザ光の照射によって露出した部分が、収容部300の支持面300aとして形成される。本実施の形態では、端面34cは、収容部300の支持面300a(第2の導体層32の裏面32b)に対して垂直となるように形成されており、収容部300に光ファイバ5を挿入する際の位置決めのための突き当て面となっている。
第5工程では、図6(e)に示すように、第2の導体層32の表面32aの全体及び下孔60の内面60aにCuメッキ層33を、例えば接着、蒸着、又は無電解メッキによって形成する。
第6工程では、下地導体層311の表面311a、傾斜面311c、及び第2の導体層32の表面32aに、ニッケル(Ni)や金(Au)のメッキを施して、Niメッキ層312及び金メッキ層313を形成する。このニッケル(Ni)メッキ及び金(Au)メッキは、例えば無電解メッキによって行うことができる。金メッキ層313の最表面には、反射面303aが形成される。
(実施の形態の作用及び効果)
以上説明した実施の形態によれば、次のような作用及び効果が得られる。
光配線基板3に形成されたビア6は、底面60bの少なくとも一部が、光配線基板3の実装面3a側から見た平面において第1の導体層31に実装される光電変換素子11のパッド(第1のパッド111、第2のパッド112、及び第3のパッド113)、及び半導体回路素子12のパッド121の配置位置に重なるように配置されているため、ビア6を介して光電変換素子11及び半導体回路素子12から発生する熱を第2の導体層32に伝導させて放熱することができる。また、ビア6を介することによって第1の導体層31から第2の導体層32への配線の取り回しが容易になる。
(実施の形態のまとめ)
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。
[1]金属からなる第1の導体層(31)と、前記第1の導体層(31)に対して平行に配置された金属からなる第2の導体層(32)と、前記第1の導体層(31)と前記第2の導体層(32)との間を絶縁する絶縁体層(34)とを備え、光電変換素子(11)を含む電子部品が実装された光配線基板(3)であって、前記第2の導体層(32)及び前記絶縁体層(34)には、内面(60a)に金属(Cuメッキ層33)がメッキされたビア(6)が前記第2の導体層(32)及び前記絶縁体層(34)を厚み方向に貫通して形成され、前記ビア(6)は、前記第1の導体層(31)によって閉塞された底面(60b)の少なくとも一部が、平面視において前記第1の導体層(31)に実装される前記電子部品のパッドの配置位置に重なるように配置されている光配線基板(3)。
[2]前記光電変換素子(11)のパッド(第1のパッド111、第2のパッド112、及び第3のパッド113)の配置位置に前記ビア(6)の底面(60b)の少なくとも一部が平面視において重なっている、[1]に記載の光配線基板(3)。
[3][1]又は[2]に記載の光配線基板(3)と、前記電子部品とを備えた光モジュール(1)。
[4][1]又は[2]に記載の光配線基板(3)の製造方法であって、前記絶縁体層(34)の第1の主面(34a)に前記第1の導体層(31)を形成すると共に、前記絶縁体層(34)の第2の主面(34b)に前記第2の導体層(32)を形成する第1工程と、前記第1の導体層(31)の一部を除去して配線パターン(第1配線パターン301、第2配線パターン302、第3配線パターン303、及び半導体回路素子用配線パターン304)を形成する第2工程と、前記第2の導体層(32)及び前記絶縁体層(34)を厚み方向の全体に亘って前記第1の導体層(31)に至るまで穿孔する第3工程と、前記第3工程で形成された孔(下孔60)の内面(60a)、及び前記第2の導体層(32)の表面(32a)にメッキ層(Cuメッキ層33)を形成する第4工程とを有する光配線基板(3)の製造方法。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
本発明は、その趣旨を逸脱しない範囲で適宜変形して実施することが可能である。例えば、上記実施の形態では、光配線基板3に一つの収容部300及び光モジュール1を形成した場合について説明したが、これに限らず、光配線基板3に複数の収容部300及び光モジュール構造を形成してもよい。
また、上記実施の形態では、第1の導体層31の下地導体層311及び第2の導体層32が銅(Cu)である場合について説明したが、これに限らず、第1の導体層31の下地導体層311及び第2の導体層32の一部又は全部が例えばアルミニウム(Al)であってもよい。また、メッキ層における材質も、上記したものに限らない。絶縁体層34の材質も、ポリイミドに限らず、例えばPET(Polyethylene terephthalate、ポリエチレンテレフタラート)であってもよい。
また、上記実施の形態では、レーザ光を用いて下孔60や収容部300を形成したが、これに限らず、レーザ光の透過率が調節されたシャドーマスクやダイシング等の機械加工によって形成してもよい。機械加工の場合、レーザ光による加工よりも低コストで下孔60や収容部300を形成することが可能である。
また、上記実施の形態では、第2のビア62は、半導体回路素子12の下方にのみ形成されていたが、これに限らず、光電変換素子11やその他の図略の電子部品の下方に形成されていてもよい。
また、第2のビア62は、第1の導体層31、絶縁体層34、及び第2の導体層32を厚み方向の全体に亘って貫通する貫通孔であってもよい。
1…光モジュール、3…光配線基板、3a…実装面、4…押え部材、5…光ファイバ、5a…先端面、6…ビア、11…光電変換素子、12…半導体回路素子、31…第1の導体層、31a…表(おもて)面、31b…裏面、32…第2の導体層、32a…表(おもて)面、32b…裏面、33…Cuメッキ層、34…絶縁体層、34a…第1の主面、34b…第2の主面、34c…端面、41…凹部、41a…内面、51…コア、52…クラッド、60…下孔、60a…内面、60b…底面、61…第1のビア、62…第2のビア、63…第3のビア、110…本体部、111…第1のパッド、112…第2のパッド、113…第3のパッド、114…受発光部、120…本体部、121,121a…パッド、300…収容部、300a…支持面、301…第1配線パターン、302…第2配線パターン、303…第3配線パターン、303a…反射面、304…半導体回路素子用配線パターン、311…下地導体層、311a…表(おもて)面、311b…裏面、311c…傾斜面、311d…除去部分、311e…凹部、312…Niメッキ層、313…金メッキ層、610b,620b,630b…底面、L…光路

Claims (4)

  1. 金属からなる第1の導体層と、前記第1の導体層に対して平行に配置された金属からなる第2の導体層と、前記第1の導体層と前記第2の導体層との間を絶縁する絶縁体層とを備え、光電変換素子を含む電子部品が実装された光配線基板であって、
    前記第2の導体層及び前記絶縁体層には、内面に金属がメッキされたビアが前記第2の導体層及び前記絶縁体層を厚み方向に貫通して形成され、
    前記ビアは、前記第1の導体層によって閉塞された底面の少なくとも一部が、平面視において前記第1の導体層に実装される前記電子部品のパッドの配置位置に重なるように配置されている
    光配線基板。
  2. 前記光電変換素子のパッドの配置位置に前記ビアの底面の少なくとも一部が平面視において重なっている、
    請求項1に記載の光配線基板。
  3. 請求項1又は2に記載の光配線基板と、
    前記電子部品とを備えた
    光モジュール。
  4. 請求項1又は2に記載の光配線基板の製造方法であって、
    前記絶縁体層の第1の主面に前記第1の導体層を形成すると共に、前記絶縁体層の第2の主面に前記第2の導体層を形成する第1工程と、
    前記第1の導体層の一部を除去して配線パターンを形成する第2工程と、
    前記第2の導体層及び前記絶縁体層を厚み方向の全体に亘って前記第1の導体層に至るまで穿孔する第3工程と、
    前記第3工程で形成された孔の内面、及び前記第2の導体層の表面にメッキ層を形成する第4工程とを有する
    光配線基板の製造方法。
JP2013097754A 2013-05-07 2013-05-07 光配線基板、光配線基板の製造方法、及び光モジュール Pending JP2014220330A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013097754A JP2014220330A (ja) 2013-05-07 2013-05-07 光配線基板、光配線基板の製造方法、及び光モジュール
CN201410103444.8A CN104142544A (zh) 2013-05-07 2014-03-19 光布线基板、光布线基板的制造方法、以及光模块
US14/250,523 US20140332978A1 (en) 2013-05-07 2014-04-11 Optical wiring substrate, manufacturing method of optical wiring substrate and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013097754A JP2014220330A (ja) 2013-05-07 2013-05-07 光配線基板、光配線基板の製造方法、及び光モジュール

Publications (1)

Publication Number Publication Date
JP2014220330A true JP2014220330A (ja) 2014-11-20

Family

ID=51851769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097754A Pending JP2014220330A (ja) 2013-05-07 2013-05-07 光配線基板、光配線基板の製造方法、及び光モジュール

Country Status (3)

Country Link
US (1) US20140332978A1 (ja)
JP (1) JP2014220330A (ja)
CN (1) CN104142544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152369A (ja) * 2017-03-09 2018-09-27 三菱電機株式会社 裏面入射型受光素子およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473829B2 (ja) * 2015-10-27 2019-02-20 京セラ株式会社 配線基板、電子装置および電子モジュール
CN109638638B (zh) * 2017-10-05 2023-06-13 住友电工光电子器件创新株式会社 光学模块
CN109473419B (zh) * 2018-11-21 2020-09-04 合肥奕斯伟集成电路有限公司 一种走线结构和具有走线结构的芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261731A (ja) * 1997-03-19 1998-09-29 Akita Denshi Kk 実装配線基板及びそれを用いた電子装置
JP2001007403A (ja) * 1999-06-23 2001-01-12 Nec Corp 並列伝送型光モジュールおよびその製造方法
JP2002026468A (ja) * 2000-06-30 2002-01-25 Internatl Business Mach Corp <Ibm> プリント配線基板及び半導体装置
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP2005070082A (ja) * 2003-08-22 2005-03-17 Ngk Spark Plug Co Ltd 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法
JP2007019411A (ja) * 2005-07-11 2007-01-25 Murata Mfg Co Ltd 光−電気変換装置
JP2009026943A (ja) * 2007-07-19 2009-02-05 Isahaya Electronics Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP2002006161A (ja) * 2000-06-19 2002-01-09 Sony Corp 光配線基板および光配線モジュール並びにそれらの製造方法
WO2007074567A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 光・電気複合配線板及びその製造方法
JP2009033088A (ja) * 2007-06-29 2009-02-12 Sharp Corp 半導体発光装置、その製造方法およびそれを用いたled照明装置
US7747116B2 (en) * 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same
JP5147646B2 (ja) * 2008-10-31 2013-02-20 新光電気工業株式会社 光導波路の製造方法
TWI487452B (zh) * 2011-08-22 2015-06-01 欣興電子股份有限公司 線路板及其製作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261731A (ja) * 1997-03-19 1998-09-29 Akita Denshi Kk 実装配線基板及びそれを用いた電子装置
JP2001007403A (ja) * 1999-06-23 2001-01-12 Nec Corp 並列伝送型光モジュールおよびその製造方法
JP2002026468A (ja) * 2000-06-30 2002-01-25 Internatl Business Mach Corp <Ibm> プリント配線基板及び半導体装置
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP2005070082A (ja) * 2003-08-22 2005-03-17 Ngk Spark Plug Co Ltd 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法
JP2007019411A (ja) * 2005-07-11 2007-01-25 Murata Mfg Co Ltd 光−電気変換装置
JP2009026943A (ja) * 2007-07-19 2009-02-05 Isahaya Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152369A (ja) * 2017-03-09 2018-09-27 三菱電機株式会社 裏面入射型受光素子およびその製造方法
US11339494B2 (en) 2017-03-09 2022-05-24 Mitsubishi Electric Corporation Rear surface incident type light receiving device comprising an uppermost part of an electrode with a larger diameter than lowermost part of the electrode

Also Published As

Publication number Publication date
US20140332978A1 (en) 2014-11-13
CN104142544A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
JP5461897B2 (ja) 光導波路積層配線基板及びその製造方法と実装構造
JP5929716B2 (ja) 光基板、光基板の製造方法、及び光モジュール
JP2014220330A (ja) 光配線基板、光配線基板の製造方法、及び光モジュール
US8737794B2 (en) Two-layer optical waveguide and method of manufacturing the same
JP6079122B2 (ja) 光基板、光基板の製造方法、及び光モジュール構造
US9158067B2 (en) Optical board, method for manufacturing the same, and optical module structure
JP5570322B2 (ja) 光伝送基体および受光モジュール
JP6052048B2 (ja) 光配線基板、光配線基板の製造方法、及び光モジュール
JP5302177B2 (ja) 光導波路基板および光電気混載装置
JP6136546B2 (ja) 光配線基板、光配線基板の製造方法、及び光モジュール
JP2013228467A (ja) 光電気混載フレキシブルプリント配線板、及びその製造方法
JP6136545B2 (ja) 光配線基板、光配線基板の製造方法、及び光モジュール
JP5312311B2 (ja) 光伝送基板および光モジュール
JP5754373B2 (ja) 光基板の製造方法
WO2016175124A1 (ja) 光伝送基板および光伝送モジュール
JP2018159855A (ja) 電子装置
JP2006261301A (ja) 光通信モジュールおよびその製造方法
JP6699297B2 (ja) 光モジュール及び光モジュールの製造方法
JP2017017057A (ja) 多層基板及びそれを用いた通信モジュール
JP2008226967A (ja) 光通信モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170222