[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI394364B - 電容乘法器電路、跨阻抗放大器電路、用於電容相乘之裝置及用於電容相乘之方法 - Google Patents

電容乘法器電路、跨阻抗放大器電路、用於電容相乘之裝置及用於電容相乘之方法 Download PDF

Info

Publication number
TWI394364B
TWI394364B TW098109251A TW98109251A TWI394364B TW I394364 B TWI394364 B TW I394364B TW 098109251 A TW098109251 A TW 098109251A TW 98109251 A TW98109251 A TW 98109251A TW I394364 B TWI394364 B TW I394364B
Authority
TW
Taiwan
Prior art keywords
filter
current
circuit
path
output
Prior art date
Application number
TW098109251A
Other languages
English (en)
Other versions
TW200947855A (en
Inventor
Susanta Sengupta
Kenneth Charles Barnett
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW200947855A publication Critical patent/TW200947855A/zh
Application granted granted Critical
Publication of TWI394364B publication Critical patent/TWI394364B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/40—Impedance converters
    • H03H11/405—Positive impedance converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0416—Frequency selective two-port networks using positive impedance converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/483—Simulating capacitance multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

電容乘法器電路、跨阻抗放大器電路、用於電容相乘之裝置及用於電容相乘之方法
實例實施例大體而言係關於一種電容乘法器電路且係關於一種具有電容乘法器之跨阻抗放大器(TIA)電路。
通常在晶片上系統(SoC)整合中，晶片上電容器佔據大量矽有效面積，由此減少其在晶片上佔據之表面面積之量係合意的。一解決此問題之方式已為在晶片上使用電容乘法器電路，以使得較小1X電容器可在晶片上形成，但視電路中電容之設計要求而定，電容相乘能夠在晶片上之電路中充當5X或10X電容器。
電容乘法器可廣泛分類為兩個基本類別：諸如米勒電容乘法器之基於電壓之電容乘法器；及基於電流之電容乘法器。米勒電容乘法器在其基本形式上感測穿過電容器之電壓且反饋一電壓。在基於電流之電容乘法器中，穿過電容器之電流經感測、相乘且反饋至濾波器以提高有效電容。
然而，舉例而言，米勒電容乘法器要求將額外功率及稱為主動電容器乘法器之電路添加至諸如跨阻抗放大器(TIA)之現有電路。此額外電路使得信號流過可引起影響具有額外主動電容器乘法器電路之整個放大器電路的頻率回應之額外極點及零的額外節點。因此，此額外電路在小晶片表面上係不合意的，且整個電路之頻率回應穩定性可受不利影響。
在習知電流感測電容乘法器中，電路感測穿過電容器之電流且相乘電流與有效電容之所得增大。在習知實例中，乘法器電路包括與另一金氧半導體(MOS)電晶體或雙極器件形成電流鏡面之MOS電晶體或雙極器件，且感測穿過RC濾波器之電流。在此習知電流感測電容乘法器電路中，乘法器電路在將電流鏡面反射回至輸入節點之同時相乘該電流。然而，感測電流且為電路中之電流鏡面之部分的MOS電晶體之跨導(1/gm)充當對於電容器之一系列有損耗電阻器。此電阻必須藉由必須將更多電流施加至組成電路之其他電晶體而減小。因此，習知電流感測電容乘法器要求大量額外功率以便達成電容乘法器效應。
本發明之一實施例可包括一種電容乘法器電路，其包含：一濾波器，其包含電阻器(R)、電容器(C)及輸入；一第一輸出分支，其經連接至濾波器以感測穿過濾波器之輸出電流(iout )；及一第二輸出分支，其與第一輸出分支並聯以基於乘數K相乘經感測iout ，其中K大於1，第二輸出分支經耦接至反饋路徑以將iout 之相乘值反饋至濾波器之輸入以實現較大有效C。
本發明之另一實施例可包括一種跨阻抗放大器(TIA)電路，其包含：一放大器，其耦接於一對RC濾波器之間，每一濾波器經組態以濾波由放大器產生之信號；一對第一輸出分支，每一者經耦接至各別濾波器輸出；及一對第二輸出分支，每一者與對應之第一輸出分支並聯，其中每一第一輸出分支經組態以感測穿過其對應濾波器之輸出電流(iout )，且每一第二輸出分支經組態以作為整數乘數K之函數而相乘經感測iout ，其中K大於1且經組態以將經相乘iout 反饋至各別濾波器輸入以在TIA電路中實現較大有效電容。
本發明之另一實施例可包括一種包括電容乘法器電路之裝置，該電路包含：一濾波器，其具有與電容器(C)並聯之電阻器(R)；一第一信號路徑，其經耦接至濾波器輸出；及一第二信號路徑，其經耦接至一至濾波器之輸入，其中穿過濾波器之電流輸出(iout )在該兩個路徑之間分裂，在第一路徑中經感測且在第二路徑中經相乘，經相乘電流自第二路徑反饋至濾波器輸入以增大電容器(C)之有效電容。
本發明之另一實施例可包括一種用於電容相乘之方法，其包含：在第一路徑中感測來自濾波器之電流(iout )，其中濾波器包括經耦接至與電容器(C)並聯之電阻器(R)的輸入；在第二路徑中使經感測電流(iout )與乘數K相乘，其中K大於1，且其中第二路徑與第一路徑並聯；及將來自第二路徑之經相乘電流反饋至濾波器輸入以增大電容器(C)之有效電容。
本發明之另一實施例可包括一種用於電容相乘之裝置，其包含：用於在第一路徑中感測來自濾波器之電流(iout )之構件，其中濾波器包括經耦接至與電容器(C)並聯之電阻器(R)的輸入；用於在第二路徑中使經感測電流(iout )與乘數K相乘之構件，其中K大於1，且其中第二路徑與第一路徑並聯；及用於將來自第二路徑之經相乘電流反饋至濾波器輸入以增大電容器(C)的有效電容之構件。
隨附圖式經呈現以協助描述本發明之實施例且僅提供用於說明實施例而非對其加以限制。
在針對本發明之特定實施例之下文描述及相關圖式中揭示本發明之態樣。可在不脫離本發明之範疇之情形下設計替代實施例。另外，本發明之熟知元件將不被詳細描述或將省略以免混淆本發明之相關細節。
詞「例示性」或「實例」在本文中用以意謂「充當實例、例項或說明」。本文中描述為「例示性」之任何實施例未必解釋為相比其他實施例為較佳或有利的。同樣，術語「本發明之實施例」不要求本發明之所有實施例包括所論述特徵、優點或操作模式。
本文中使用之術語僅出於描述特定實施例之目的且不欲限制本發明之實施例。如本文中所使用，單數形式「一」及「該」亦意欲包括複數形式，除非上下文另外清楚地指示。將進一步理解，術語「包含」及/或「包括」在於本文中使用時指定所述特徵、整數、步驟、操作、元件及/或組件之存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
實例實施例係針對感測穿過電路之RC濾波器中的電容器之電流且相乘電流的電容乘法器電路。實例實施例在不添加額外電路或要求額外功率之情形下達成電容乘法器效應。電容乘法器電路在提高濾波器中之電容器的有效電容之過程中不影響整個電路之頻率回應及/或穩定性。此外，本文中之實例電容乘法器電路不影響整個電路之線性效能。
圖1A係不具有電容相乘之習知運算放大器RC電路之概念方塊圖。詳言之，圖1A說明具有RC濾波器之跨阻抗放大器(TIA)電路。圖1B係如根據實例實施例修改之同一電路之概念方塊圖。圖1A中之為具有RC濾波器之運算放大器的習知TIA電路經展示為實施通常電容C足夠大且電阻小以解決雜訊之RC極點。在一實例中在無線接收器中之混頻器級之後使用圖1A之TIA電路。混頻器將高頻率RF信號連同不合意之高頻率信號降頻轉換為低頻率IF或零-IF信號。為濾出不需要之頻率，使用諸如TIA電路之低通濾波器電路。TIA電路自混頻器接受電流信號(合意低頻率信號及不合意高頻率信號兩者)，且濾出不需要之信號。
如圖1B之電路中所展示，若電流iout 可經感測及作為乘數K之函數(此處展示為K-1)而相乘，則如圖1A中之同一RC極點可以小K倍之電容以及大K倍之電阻實施。因此，在圖1B之方塊圖中，來自RC濾波器之輸出電流經分裂為兩個分支，載運iout 之第一分支及包括電流乘法器(展示為電流源(K-1)iout )之第二分支。可由此將此較大經相乘電流反饋至每一RC濾波器之輸入。
除了將RC濾波器輸出分裂為兩個分支之外，使用乘數K，其中K可為零、正分數或任何正整數。如所展示，電阻器R、電容器C及iout 中之一或多者由乘數K修改或縮放。在圖1B中，已將每一濾波器之電阻值修改為K‧R，且已將每一濾波器之電容值修改為C/K。此縮放確保與圖1A中之習知電路相比增益及輸出電壓兩者保持不變。
圖2A係圖1A之示意圖以更詳細地展示電路組件；圖2B係圖1B中之概念圖之示意圖以更詳細地說明電路組件。為簡單之目的，在圖2A及圖2B之電路中未展示產生偏壓v_cmfb之共同模式反饋電路。
在圖2A中，不具有電容相乘之習知運算放大器RC電路200包括輸入節點vip、vim與輸出節點vom、vop之間的RC濾波器205(低通濾波器)。為解決雜訊要求，電路200中之電容C通常相當小(如大約數十微微法拉)且電阻R通常係大的(諸如，幾千歐姆)。每一輸出節點vom/vop位於輸出分支210中且耦接於PMOS電晶體215與電流源220之間。舉例而言，電流源220可具體化為NMOS電晶體。
PMOS電晶體215充當輸出電流之供應者。穿過PMOS電晶體215之DC電流由電流源220載運。PMOS電晶體215載運輸出信號電流及DC電流，但電流源220僅載運DC電流且不載運輸出電流。在圖2A中，PMOS電晶體215及電流源220皆不執行電容相乘。
在圖2A中之操作中，將輸入電壓施加至輸入器件。輸入信號自節點vip施加至PMOS電晶體215之輸入，其中PMOS電晶體215將電壓增益提供至輸入信號。接著，PMOS電晶體215將此經放大輸入信號轉換為輸出電流。若不存在信號，則PMOS電晶體215僅載運穿過電流源220流至接地之DC電流。但在輸入信號存在之情形下，PMOS電晶體215載運輸出電流及DC電流兩者，輸出電流流出至濾波器205之RC分支中，且DC電流流至電流源220。
圖2B之電路200'在構造及操作上類似於圖2A之電路200，除了以下內容以外。在圖2B之電容乘法器電路200'中，穿過每一RF濾波器205'之輸出電流iout 經分裂為兩個分支，第一輸出分支210'及第二輸出分支250。儘管具有經不同地定大小的PMOS電晶體215'、255及不同地縮放之電流源220'、260，但每一分支210'、250為圖1A中之分支210之複本。
舉例而言，在圖2B之電容乘法器電路200'中，圖2A之PMOS電晶體215經分裂為兩個較小器件，PMOS電晶體215'及255。因此，圖2B中之該兩個器件215'及255的等級及大小總體上等於圖2A之PMOS電晶體215的等級及大小。以電流源220進行相同分裂，將其分裂為總體上具有與電流源220相同之大小及特性/等級之兩個較小器件(參見電流源220'及260)。因此，尚未將額外功率或額外較大器件添加至電路200'；較大器件215/220已分裂為兩個較小器件(215'/255及220'/265)。
由於分裂提供兩個輸出路徑，故現輸出電流(PMOS電晶體215'中)之一部分穿過電阻器分支KR及電容器分支C/K而流至濾波器205'中。此輸出電流與圖2A中流於R及C分支中之相同電流相比小K倍。換言之，由於R已增大了K倍且C已減小了K倍，故阻抗已增大了K倍，其要求小K倍之電流。另外，由於PMOS電晶體215與255之間的電流鏡面動作，PMOS電晶體255現載運(K-1)倍之流過濾波器205'之KR及C/K分支的電流。眾所周知，穿過兩個分支之電流在vip節點處(或vim模式)相加；由此圖2A與圖2B中之vip/vim節點處之電流係相同的，除了圖2B之電路200'節省相當大之電容量以外。
因此，與圖2A中之電路200相比，圖2B之電路200'中之其他器件組件中的任一者未發生任何改變，除了將輸出分支分裂為兩個路徑(兩個輸出分支210'、250)及使用乘數K(其可為分數或整數，K>1)來修改每一濾波器205'之電容器C及電阻器R中之一或多者，以及修改或縮放如上文論述之PMOS電晶體215'、255中之一者或兩者及電流源220'、260中之一者或兩者以外。
在添加額外分支250之過程中，作為K之函數而分別設定分支210'、250中之兩個PMOS電晶體215'、255之間的大小比率為1X及(K-1)X，其中X表示單位單元。在設計電路200'時，第一PMOS電晶體215'及第二PMOS電晶體255經定大小為1X:(K-1)X之比率。在將PMOS器件定大小為1X:(K-1)X之比率的過程中，PMOS電晶體215'、255具有相同閘極至源極電壓，其使得穿過每一者之電流處於與其大小比率相同之比率。
每一第二輸出分支250包括PMOS電晶體255之汲極與電流源260之間的節點265。節點265經由反饋路徑270而連接至一至濾波器205'之輸入(在vim、vip處)。因此，在反饋路徑270上之節點265處將第二輸出分支250中的經相乘電流反饋至濾波器205'之輸入vim、vip。
圖2B中之電流源220'、260中的每一者具有與圖2A之習知運算放大器RC電路200中的電流源220相比不同之乘數縮放比例。第一輸出分支中之電流源220'不具有乘法器，亦即，其僅為I，而第二分支中之電流源260產生為(K-1)I的電流，其中K為分數或整數乘數K>1。添加來自兩個輸出分支210'、250中之源220'、260的兩個電流提供自圖2A中之電流源220產生的相同電流KI。
電流源220'、260可各自由NMOS電晶體實施。充當第一及第二輸出分支中之電流源220'、260之NMOS電晶體可在電路設計期間經定大小以便具有與PMOS電晶體215'、255相同之比率。舉例而言，第一及第二NMOS電晶體可在電路設計期間經定大小以使得第一輸出分支210'與第二輸出分支250中之電流之比率係1:K-1。
在一實例中，在設計電路200'時可將K設定至固定值以便在兩個PMOS電晶體215'、255與兩個電流源220'、260(NMOS電晶體)之間達成所要比率。此設定經相乘電流(K-1)iout 電流經由路徑270反饋至濾波器205'之輸入vim、vip的兩個分支中之電流(iout 及(K-1)iout )的所要比率。
因此，為在電路200'中達成較大有效電容，穿過濾波器205'之電容器(具有電容C/K)及電阻器(具有電阻K‧R)的輸出電流iout 在第一輸出分支210'中由PMOS電晶體215'感測，在第二輸出分支250中在PMOS電晶體255處乘K-1倍，且接著在節點265處經由反饋路徑270而反饋至濾波器205'之輸入節點vim/vip。此產生有效電容C及有效電阻R(如圖2A之電路200中)，但使用小K倍之電容(及大K倍之電阻)。在此組態中，不消耗額外功率，且線性、頻率回應及增益補償保持與圖2A之習知TIA級中相同。換言之，來自每一濾波器205'之電壓輸出保持相同；由於K中之每一者在低通濾波器205'中彼此抵消(C/K*K‧R)以使得同一RC極點經達成而具有小K倍之電容(及大K倍之電阻)，故vom及vop處之節點電壓不改變。
已在上文將實例乘法器電路作為TIA運算放大器電路之部分而進行了描述。然而，具有分裂分支及反饋之乘法器電路可併入於跨導體-電容器(Gm C)濾波器中，其中圖2B中之運算放大器由Gm(跨導)級替代。在諸如無線接收器之典型通信系統中，跨導體-電容器(Gm C)濾波器可為接收器之重要建置區塊。跨導體為遞送與輸入信號電壓Vin成比例之輸出電流ic之元件。對於雙極器件而言，存在以下關係：ic=gm*Vin，其中gm為該元件之跨導。大體而言，跨導愈大，增益愈大。當電容器經連接至跨導體之輸出時，形成積分器。可由此使用Gm C積分器來實施單體濾波器。因此，實例實施例包括具有如圖1B及圖2B中展示之電容乘法器的Gm C濾波器。
圖3係經模型化有及無電容乘法器之TIA電路的AC模擬結果之螢幕截圖。圖3經提供以說明電容乘法器之頻率回應。在模擬實行中，模型化不具有電容乘法器(標記為無CAP乘法器之曲線)及具有電容乘法器(標記為5X CAP乘法器之曲線)的TIA電路。兩個曲線之目標係實施383KHz處之RC極點頻率。
對於經模型化無電容乘法器之TIA電路而言，RC濾波器之電阻R維持於2025Ω。在無電容相乘之情形下，需要將電容C設定於205pF以達成RC極點。較淺曲線說明利用電容相乘之電路。對於經模型化無電容乘法器之TIA電路而言，41pF電容器乘五倍(5X)以達成電阻R處於10.125KΩ之383KHz處的同一RC極點。因此，在濾波器(1MHz及以下處之經模型化之低通濾波器)之所關注區域中彼此鏡面反射之兩個曲線說明對於兩種電路組態而言頻率回應基本相同。
圖4係說明電容乘法器之瞬間模擬結果之螢幕截圖。如圖3中，具有5X乘法器且不具有任何電容乘法器之TIA電路以200KHz處之小信號進行模擬且接著由於以1MHz大信號瞬時干擾經模型化電路中之濾波器以便研究瞬間回應而受急劇影響。眾所周知，此係類似於混頻器級提供200kHz之所要信號及1MHz之不需要頻率(具有比200kHz信號之振幅強100倍的振幅)之情形的情形。
在圖4中，瞬間回應展示於螢幕截圖之左手側，且兩個電路之頻譜分量展示於右手側。圖4之左側展示之瞬間模擬結果說明在經供應有1MHz信號後濾波器之效能即對於兩個電路組態而言係大約相同的。右手側之頻譜回應展示對於不具有電容乘法器之TIA級及具有5X電容乘法器之TIA級而言所有頻率分量係在完全相同之頻譜中。此指示由於所有頻率分量在基本相同之頻譜中，故不存在線性之降級。
因此，實例實施例在不添加額外電路或要求額外功率之情形下達成電容乘法器效應。實例電容乘法器電路在提高濾波器中之電容器的有效電容之過程中不影響整個電路之頻率回應及/或穩定性，且不會不利地影響整個電路之線性效能。
鑒於前文，將瞭解，本發明之實施例可包括本文中描述的用於執行功能之方法，動作序列及/或演算法。舉例而言，圖5係說明用於電容相乘之方法的流程圖，該方法包括在第一路徑中感測來自濾波器之電流(iout )，該濾波器包括經耦接至與電容器(C)並聯之電阻器(R)之輸入(區塊502)；在第二路徑中使經感測之電流(iout )與乘數K相乘，K大於1且第二路徑與第一路徑並聯(區塊504)；及將來自第二路徑之經相乘電流反饋至濾波器輸入以增大電容器(C)之有效電容(區塊506)。
在一或多個例示性實施例中，所述功能可以硬體、軟體、韌體或其任何組合來實施。若以軟體來實施，則該等功能可作為一或多個指令或程式碼而儲存於電腦可讀媒體上或經由該電腦可讀媒體來傳輸。電腦可讀媒體包括電腦儲存媒體及通信媒體(包括促進將電腦程式自一處傳送至另一處之任何媒體)兩者。儲存媒體可為可由電腦存取的任何可用媒體。借助於實例且非限制，此等電腦可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器件、磁碟儲存器件或其他磁性儲存器件，或可用於載運或儲存所要的呈指令或資料結構之形式的程式碼且可由電腦存取的任何其他媒體。又，可將任何連接恰當地稱作電腦可讀媒體。舉例而言，若使用同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)，或諸如紅外、無線電及微波之無線技術而自網站、伺服器或其他遠端源傳輸軟體，則同軸電纜、光纖電纜、雙絞線、DSL，或諸如紅外、無線電及微波之無線技術包括於媒體之定義中。如本文中使用，磁碟及光碟包括緊密光碟(CD)、雷射光碟、光碟、數位化通用光碟(DVD)、軟性磁碟及藍光(blu-ray)光碟，其中磁碟通常磁性地再生資料，而光碟使用雷射來光學地再生資料。以上各物之組合亦應包括在電腦可讀媒體之範疇內。
儘管前述揭示內容展示本發明之說明性實施例，但應注意，可在不脫離如由附加申請專利範圍界定之本發明的範疇之情形下在本文中進行各種改變及修改。無需以任何特定次序執行根據本文中描述之本發明之實施例的方法項的功能、步驟及/或動作。此外，儘管可以單數形式描述或主張本發明之元件，但除非明確規定對單數之限制，否則亦可涵蓋複數形式。
200．．．運算放大器RC電路
200'．．．電容乘法器電路
205．．．RC濾波器
205'．．．RF濾波器/低通濾波器
210．．．輸出分支
210'．．．第一輸出分支
215．．．PMOS電晶體
215'．．．第一PMOS電晶體
220．．．電流源
220'．．．電流源
250．．．第二輸出分支
255．．．第二PMOS電晶體
260．．．電流源
265．．．節點
C．．．電容器
C/K．．．電容值
Iout ．．．輸出電流
K‧R．．．電阻值
(K-1)iout ．．．經相乘電流
R．．．電阻器
v_cmfb．．．偏壓
vim．．．輸入節點/輸入
vip．．．輸入節點/輸入
vom．．．輸出節點
vop．．．輸出節點
圖1A係不具有電容相乘之習知運算放大器RC電路之概念方塊圖；
圖1B係根據實施例之展示為跨阻抗放大器(TIA)電路的部分之電容乘法器電路的概念方塊圖；
圖2A係圖1A之示意圖以更詳細地展示電路組件；
圖2B係圖1B之示意圖以更詳細地說明電路組件；
圖3係經模型化有及無電容乘法器之TIA電路的AC模擬結果之螢幕截圖；
圖4係說明電容乘法器之瞬間模擬結果之螢幕截圖；及
圖5係說明電容相乘方法之流程圖。
C/K．．．電容值
iout ．．．輸出電流
K‧R．．．電阻值
(K-1)iout ．．．經相乘電流

Claims (29)

  1. 一種電容乘法器電路，其包含：一濾波器，其包含一電阻器(R)、一電容器(C)及一輸入；一第一輸出分支，其連接至該濾波器以感測一穿過該濾波器之輸出電流(iout )；及一第二輸出分支，其與該第一輸出分支並聯以基於一乘數K而相乘該經感測之iout ，其中K大於1，該第二輸出分支經耦接至一反饋路徑以將該iout 之相乘值反饋至該濾波器之該輸入以實現一較大有效C。
  2. 如請求項1之電路，其中該電阻器(R)、該電容器(C)或該iout 中之一或多者由該乘數K修改。
  3. 如請求項1之電路，其中該濾波器之電阻值係K．R。
  4. 如請求項1之電路，其中該濾波器之電容值係C/K。
  5. 如請求項1之電路，其中該第一輸出分支不具有至該濾波器輸入之反饋路徑且包括一感測該iout 且在該第一輸出分支中產生一第一電流之第一PMOS電晶體。
  6. 如請求項5之電路，其中該第二輸出分支包括一相乘該iout 且在該第二輸出分支中產生一第二電流之第二PMOS電晶體。
  7. 如請求項6之電路，其中該第二輸出分支進一步包括一節點及一電流源，該節點耦接於該第二PMOS電晶體之汲極與該電流源之間，且該節點經耦接至一經連接至一至該濾波器之輸入的反 饋路徑，該第二較大電流在該反饋路徑上反饋至該濾波器輸入以實現一較大有效C。
  8. 如請求項6之電路，其中該第一PMOS電晶體及該第二PMOS電晶體經定大小為1：(K-1)之一比率。
  9. 如請求項1之電路，其中該第一輸出分支及該第二輸出分支中之每一者包括一電流源。
  10. 如請求項9之電路，其中該第一輸出分支中之該電流源由一第一NMOS電晶體具體化且該第二輸出分支中之該電流源由一第二NMOS電晶體具體化，該第一NMOS電晶體及該第二NMOS電晶體經定大小以使得該第一分支與該第二分支中之電流之比率係1：(K-1)。
  11. 一種跨阻抗放大器(TIA)電路，其包含：一放大器，其耦接於一對RC濾波器之間，每一濾波器經組態以濾波一由該放大器產生之信號；一對第一輸出分支，每一者經耦接至一各別濾波器輸出；及一對第二輸出分支，每一者與一對應第一輸出分支並聯，其中每一第一輸出分支經組態以感測一穿過其對應濾波器之輸出電流(iout )，且每一第二輸出分支經組態以作為一整數乘數K之一函數而相乘該經感測之iout ，其中K大於1且經組態以將該經相乘之iout 反饋至該等各別濾波器輸入以在該TIA電路中實現一較大有效電容。
  12. 如請求項11之電路，其中每一濾波器之電阻值係K．R且 每一濾波器之電容值係C/K。
  13. 如請求項12之電路，其中，每一第一輸出分支不具有至其濾波器輸入之反饋路徑且包括一感測該iout 且自其產生一第一電流之第一PMOS電晶體，且每一第二輸出分支包括一相乘該iout 以產生一第二較大電流之第二PMOS電晶體，且包括一在該第二輸出分支中之一節點與該濾波器輸入之間的反鎖路徑以將該第二電流反饋至該濾波器，該第一輸出分支與該第二輸出分支中之電流之比率係1：(K-1)。
  14. 如請求項13之電路，其中該第一PMOS電晶體及該第二PMOS電晶體經定大小為1：(K-1)之一比率。
  15. 一種包括一電容乘法器電路之裝置，該電路包含：一濾波器，其具有一與一電容器(C)並聯之電阻器(R)；一第一信號路徑，其經耦接至一濾波器輸出；及一第二信號路徑，其經耦接至一至該濾波器之輸入，其中一穿過該濾波器之電流輸出(iout )在該兩個信號路徑之間分裂，在該第一信號路徑中經感測及在該第二信號路徑中經相乘，該經相乘電流自該第二信號路徑反饋至該濾波器輸入以增大該電容器(C)之有效電容。
  16. 如請求項15之裝置，其中該第二信號路徑中之iout 與一乘數K相乘，其中K大於1。
  17. 如請求項15之裝置，其中該濾波器之電阻值係K．R且該 濾波器之電容值係C/K，其中K大於1。
  18. 如請求項15之裝置，其中該第一信號路徑不具有至該濾波器輸入之反饋且包括一第一PMOS電晶體以感測iout 且在該第一信號路徑中產生一第一電流，且該第二信號路徑包括一第二PMOS電晶體以相乘該經感測iout 且在該第二信號路徑中輸出一第二電流，該第一信號路徑與該第二信號路徑中之電流之比率係1：(K-1)。
  19. 如請求項18之裝置，其中該第一PMOS電晶體及該第二PMOS電晶體經定大小為1：(K-1)之一比率。
  20. 如請求項15之裝置，其中該裝置係一跨阻抗放大器(TIA)電路。
  21. 如請求項15之裝置，其中該裝置係一跨導體-電容器(GmC)濾波器電路。
  22. 如請求項15之裝置，其中該裝置係一無線器件。
  23. 一種用於電容相乘之方法，其包含：在一第一路徑中感測一來自一濾波器之電流(iout )，其中該濾波器包括一經耦接至一與一電容器(C)並聯之電阻器(R)的輸入；在一第二路徑中將該經感測之電流(iout )與一乘數K相乘，其中K大於1，且其中該第二路徑與該第一路徑並聯；及將來自該第二路徑之該經相乘電流反饋至該濾波器輸入以增大電容器(C)之有效電容。
  24. 如請求項23之方法，其中該濾波器之電阻值係K．R且該濾波器之電容值係C/K。
  25. 如請求項23之方法，其中該第一路徑不具有至該濾波器輸入之反饋，且該第一路徑與該第二路徑中之電流之比率係1：(K-1)。
  26. 一種用於電容相乘之裝置，其包含：用於在一第一路徑中感測一來自一濾波器之電流(iout )之構件，其中該濾波器包括一經耦接至一與一電容器(C)並聯之電阻器(R)的輸入；用於在一第二路徑中將該經感測之電流(iout )與一乘數K相乘之構件，其中K大於1，且其中該第二路徑與該第一路徑並聯；及用於將來自該第二路徑之該經相乘電流反饋至該濾波器輸入以增大電容器(C)之有效電容之構件。
  27. 如請求項26之裝置，其中該濾波器之電阻值係K．R且該濾波器之電容值係C/K，其中K大於1。
  28. 如請求項26之裝置，其中該第一路徑不具有至該濾波器輸入之反鎖，且該第一路徑及該第二路徑中之電流之比率係1：(K-1)。
  29. 如請求項26之裝置，其中該裝置係一跨阻抗放大器(TIA)電路、一跨導體-電容器(GmC)濾波器電路或一無線器件。
TW098109251A 2008-03-21 2009-03-20 電容乘法器電路、跨阻抗放大器電路、用於電容相乘之裝置及用於電容相乘之方法 TWI394364B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/053,388 US7598793B1 (en) 2008-03-21 2008-03-21 Capacitance multiplier circuit

Publications (2)

Publication Number Publication Date
TW200947855A TW200947855A (en) 2009-11-16
TWI394364B true TWI394364B (zh) 2013-04-21

Family

ID=40718815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109251A TWI394364B (zh) 2008-03-21 2009-03-20 電容乘法器電路、跨阻抗放大器電路、用於電容相乘之裝置及用於電容相乘之方法

Country Status (7)

Country Link
US (1) US7598793B1 (zh)
EP (1) EP2263313B1 (zh)
JP (1) JP5801186B2 (zh)
KR (1) KR101222350B1 (zh)
CN (1) CN101978600B (zh)
TW (1) TWI394364B (zh)
WO (1) WO2009117712A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760201B1 (en) 2013-03-11 2014-06-24 Analog Devices Technology Digitally programmed capacitance multiplication with one charge pump
US9461622B2 (en) 2014-05-02 2016-10-04 Nxp B.V. Capacitance multiplier and method
JP6387469B2 (ja) * 2015-10-16 2018-09-05 アルプス電気株式会社 正弦波乗算装置とこれを有する入力装置
KR101631465B1 (ko) 2015-12-31 2016-06-17 서울대학교 산학협력단 저주파 필터 및 이를 포함하는 반도체 장치
US10277180B2 (en) 2016-01-15 2019-04-30 Honeywell International Inc. Dual port transimpedance amplifier with separate feedback
KR102133807B1 (ko) 2016-05-12 2020-07-14 후아웨이 테크놀러지 컴퍼니 리미티드 튜너블 필터
TWI676351B (zh) * 2018-12-07 2019-11-01 立積電子股份有限公司 電容器電路及電容式倍增濾波器
US20230223932A1 (en) * 2022-01-13 2023-07-13 Apple Inc. Capacitance Multiplier for Decoupling Capacitor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327027A (en) * 1991-12-24 1994-07-05 Triquint Semiconductor, Inc. Circuit for multiplying the value of a capacitor
US6483380B1 (en) * 2000-09-18 2002-11-19 Conexant Systems, Inc. GMC filter and method for suppressing unwanted signals introduced by the filter
US6812778B1 (en) * 2003-01-24 2004-11-02 02Micro International Limited Compensating capacitive multiplier
US6943619B1 (en) * 2003-05-21 2005-09-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Practical active capacitor filter
US6975099B2 (en) * 2004-02-27 2005-12-13 Texas Instruments Incorporated Efficient frequency compensation for linear voltage regulators

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G. A. Rincon-Mora, "Active multiplier in Miller-compensated circuits," IEEE J. Solid-State Circuits, vol. 35, pp. 26-32, Jan. 2000. S. Pennisi, "High accuracy CMOS capacitance multiplier", Proc. ICECS, 2002, pp. 389-392 *

Also Published As

Publication number Publication date
WO2009117712A1 (en) 2009-09-24
EP2263313B1 (en) 2012-12-26
KR20100127839A (ko) 2010-12-06
TW200947855A (en) 2009-11-16
JP2011515968A (ja) 2011-05-19
CN101978600A (zh) 2011-02-16
US20090237143A1 (en) 2009-09-24
EP2263313A1 (en) 2010-12-22
CN101978600B (zh) 2014-05-07
US7598793B1 (en) 2009-10-06
KR101222350B1 (ko) 2013-01-14
JP5801186B2 (ja) 2015-10-28

Similar Documents

Publication Publication Date Title
TWI394364B (zh) 電容乘法器電路、跨阻抗放大器電路、用於電容相乘之裝置及用於電容相乘之方法
JP5378536B2 (ja) 増幅器の線形性を改善するための技術
US8350619B2 (en) Filter circuit and optical disk device including the same
EP2632174B1 (en) A circuit for use with a loudspeaker for portable equipments
Hernes et al. Distortion in single-, two-and three-stage amplifiers
US8841970B2 (en) Low GM transconductor
US8169263B2 (en) Differential gm-boosting circuit and applications
US20130158921A1 (en) Load impedance detection
Safari et al. A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements
Ivanov Switched-capacitor level-shifting technique with sampling noise reduction for rail-to-rail input range instrumentation amplifiers
JP4721928B2 (ja) 可変トランスコンダクタ
Wu et al. Differential amplifier with improved gain‐accuracy and linearity
Arbet et al. High dynamic range and low distortion fully differential difference amplifier in CMOS
Suadet et al. A CMOS inverter-based class-AB pseudo-differential amplifier with current-mode common-mode feedback (CMFB)
US7095279B2 (en) AC differential amplifier with reduced low corner frequency
JP5071467B2 (ja) 電流電圧変換回路、光学機器、及び光学ドライブ装置
US7312658B2 (en) Differential amplifier with two outputs and a single input of improved linearity
RU2394360C1 (ru) Каскодный дифференциальный усилитель с повышенным входным сопротивлением
Alshamaileh et al. A Study of the Optimum Input Matching Simulation Networks for Integrated Differential Amplifier
Ghosh et al. A 0.35-V cascoded flipped voltage follower assisted improved fully-differential subthreshold gate-driven class-AB OTA with boosted gain, CMRR, and slew rate
JP6000884B2 (ja) 演算増幅回路
Verhoeven et al. Biasing
Pramod et al. Low power continuous time common mode sensing for common mode feedback circuits
JP2015167348A (ja) 差動増幅器