[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101631465B1 - 저주파 필터 및 이를 포함하는 반도체 장치 - Google Patents

저주파 필터 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR101631465B1
KR101631465B1 KR1020150191718A KR20150191718A KR101631465B1 KR 101631465 B1 KR101631465 B1 KR 101631465B1 KR 1020150191718 A KR1020150191718 A KR 1020150191718A KR 20150191718 A KR20150191718 A KR 20150191718A KR 101631465 B1 KR101631465 B1 KR 101631465B1
Authority
KR
South Korea
Prior art keywords
amplifier
low
pmos transistor
input
nmos transistor
Prior art date
Application number
KR1020150191718A
Other languages
English (en)
Inventor
박유진
김수환
Original Assignee
서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교 산학협력단 filed Critical 서울대학교 산학협력단
Priority to KR1020150191718A priority Critical patent/KR101631465B1/ko
Application granted granted Critical
Publication of KR101631465B1 publication Critical patent/KR101631465B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0427—Filters using a single transconductance amplifier; Filters derived from a single transconductor filter, e.g. by element substitution, cascading, parallel connection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0461—Current mode filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/06—Frequency selective two-port networks comprising means for compensation of loss
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/004—Capacitive coupling circuits not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/021—Amplifier, e.g. transconductance amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명의 일 실시예에 의한 저주파 필터는 입력단과 출력단 사이에 연결된 저항, 증폭기, 증폭기에 바이어스 전류를 제공하는 전류원, 출력단과 증폭기의 출력단 사이에 연결된 제 1 커패시터; 및 출력단과 증폭기의 입력단 사이에 연결된 제 2 커패시터를 포함한다.

Description

저주파 필터 및 이를 포함하는 반도체 장치{LOW-PASS FILTER AND SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명은 저주파 필터 및 이를 포함하는 반도체 장치에 관한 것으로서 보다 구체적으로 본 발명은 좁은 면적을 차지하는 동시에 넓은 범위의 입력 전압에 대하여 필터링 성능이 열화되지 않는 저주파 필터 및 이를 포함하는 반도체 장치에 관한 것이다.
차량에는 다수의 센서가 부착되는데 이들 센서는 수십에서 수만 헤르츠의 저주파 대역의 신호를 수신한다.
이들 센서로부터 신호를 수신하는 장치의 입력단에 포함되는 저주파 필터는 대역폭을 줄이기 위하여 대용량의 커패시터를 사용할 수 있다.
도 1은 일반적인 저주파 필터의 회로도이다.
도 1의 저주파 필터는 입력 전압(Vi)을 저주파 필터링하여 출력 전압(Vo)을 생성한다.
도 1과 같이 수동 소자인 저항(R)과 커패시터(C)만으로 구성된 종래의 저주파 필터는 대역폭을 줄이기 위하여 저항(R)과 커패시터(C)를 크게 해야 한다.
그러나 저항(R)을 크게 하면 온도에 의한 노이즈가 증가하고 커패시터(C)의 용량을 크게 하면 회로의 면적이 커지는 문제가 있다.
커패시터(C)의 용량 증가 문제를 해결하기 위하여 용량 승산기(capacitance multiplier)를 사용할 수 있다.
용량 승산기는 증폭비만큼 실질 용량의 크기를 증가시키는 효과가 있어 사용하는 커패시터의 용량을 작게 할 수 있다.
도 2와 도 3은 용량 승산기를 사용한 종래의 저주파 필터의 회로도이다.
도 2에서 유효 용량은 커패시터(C)의 용량에 트랜지스터(Q)의 전류 이득을 곱한 값으로 주어진다.
즉 실제 커패시터(C)의 용량을 전류 이득에 비례하여 줄일 수 있다.
그러나 트랜지스터(Q)가 턴온되면 문턱전압만큼 전압 강하가 발생하므로 입력 전압(Vi)을 온전하게 출력 전압(Vo)으로 제공하지 못하는 문제가 있다.
도 3은 연산 증폭기(A)를 이용한 용량 승산기 회로를 포함하는 저주파 필터의 회로도이다.
도 3에서 유효 용량은 커패시터(C)에 저항비(R1/R2)를 곱한 값에 대응한다.
그러나 도 3과 같은 회로에서 연산 증폭기(A)의 입출력은 전원 전압의 범위로 제한될 뿐만 아니라 구성 소자의 동작을 위해 최소한의 전압 마진을 필요로 한다. 따라서 입력 전압(Vi)이 수 볼트 ~ 수십 볼트와 같이 넓은 범위에서 스윙하는 경우에는 이를 입력받아 정상적으로 동작하는 것이 매우 어렵다.
설사 전압 마진을 최소한으로 하여 동작을 수행하더라도 입출력단 회로의 구조가 복잡해지고 이로 인해 회로 면적 증가 및 전력 증가를 야기한다.
자동차와 같이 복잡한 시스템의 경우 다수의 센서로부터 신호를 수신하는 반도체 장치를 포함한다. 이러한 반도체 장치가 채널별로 저주파 필터를 사용하는 경우 저주파 필터의 면적은 반도체 장치의 면적에 큰 영향을 미치게 된다.
이에 따라 좁은 면적을 차지하는 동시에 넓은 범위의 입력 전압에 대하여 필터링 성능이 열화되지 않는 저주파 필터와 이를 포함하는 반도체 장치가 요구되고 있다.
US 2008-0246539 A1 KR 10-0604983 B1 KR 10-2005-0027899 A KR 10-2010-0127839 A
본 발명은 넓은 범위의 입력 전압에 대하여 필터링 성능이 열화되지 않으며 면적이 감소된 저주파 필터와 이를 포함하는 반도체 장치를 제공한다.
본 발명의 일 실시예에 의한 저주파 필터는 입력단과 출력단 사이에 연결된 저항, 증폭기, 증폭기에 바이어스 전류를 제공하는 전류원, 출력단과 증폭기의 출력단 사이에 연결된 제 1 커패시터; 및 출력단과 증폭기의 입력단 사이에 연결된 제 2 커패시터를 포함한다.
본 발명의 일 실시예에 의한 반도체 장치는 다수의 신호를 입력받는 다수의 저주파 필터, 내부 채널 활성화 신호에 따라 다수의 저주파 필터의 출력 중 어느 하나를 선택하여 외부로 출력하는 채널 멀티플렉서; 및 채널 활성화 신호에 따라 내부 채널 활성화 신호를 출력하는 채널 제어기를 포함하되, 다수의 저주파 필터는 각각 입력단과 출력단 사이에 연결된 저항, 증폭기, 증폭기에 바이어스 전류를 제공하는 전류원, 출력단과 증폭기의 출력단 사이에 연결된 제 1 커패시터; 및 출력단과 증폭기의 입력단 사이에 연결된 제 2 커패시터를 포함한다.
본 발명은 넓은 면적을 차지하지 않으면서 넓은 범위의 입력 전압에 대해서 저주파 필터링 성능이 열화되지 않는 저주파 필터와 이를 포함하는 반도체 장치를 제공할 수 있다.
도 1 내지 도 3은 종래의 저주파 필터의 회로도.
도 4는 본 발명의 일 실시예에 의한 저주파 필터의 회로도.
도 5는 본 발명의 일 실시예에 의한 반도체 장치의 블록도.
도 6은 도 5의 저주파 필터의 회로도.
도 7은 도 5의 채널 제어기의 블록도.
도 8은 도 7의 제 1 유닛의 논리 회로도.
도 9는 도 7의 제 2 유닛의 논리 회로도.
도 10은 도 5의 채널 제어기의 동작을 나타낸 파형도.
도 11은 본 발명의 효과를 나타내는 그래프.
이하에서는 도면을 참조하여 본 발명의 실시예를 개시한다.
도 4는 본 발명의 일 실시예에 의한 저주파 필터의 회로도이다.
기본적으로 저주파 필터링 동작은 저항(R1, R2), 커패시터(C1), PMOS 트랜지스터(MP1) 및 NMOS 트랜지스터(NM1)에 의해 수행된다.
PMOS 트랜지스터(MP1) 및 NMOS 트랜지스터(NM1)는 증폭기로 동작하여 커패시터(C1)의 용량을 승산하는 역할을 한다.
이때 증폭기의 입력단은 PMOS 트랜지스터(MP1)의 게이트, 증폭기의 출력단은 PMOS 트랜지스터(MP1)와 NMOS 트랜지스터(MN1)의 공통 드레인이 된다.
따라서 커패시터(C1)는 저주파 필터의 출력단과 증폭기의 출력단 사이에 연결된 것으로 볼 수 있고, 커패시터(C2)는 저주파 필터의 출력단과 증폭기의 입력단 사이에 연결된 것으로 이해할 수 있다.
PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN1, MN2)는 전류원으로 동작하며 바이어스 전압(VB)에 따라 바이어스 전류를 PMOS 트랜지스터(MP1)에 제공한다.
저항(R1, R2)은 전압 분배기로 동작하여 입력 전압(Vi)에 비하여 증폭기에 입력되는 전압을 상대적으로 감소시킨다. 이에 따라 입력 전압(Vi)의 범위를 증폭기의 전원 전압보다 더 크게 확장할 수 있다.
전압 분배비는 전원 전압(VDD)과 트랜지스터들의 내압 특성을 고려하여 적절한 범위로 설계 변경될 수 있다.
따라서 입력 전압(Vi)의 전압 강하가 필요 없는 경우 저항(R2)은 존재하지 않을 수 있다.
PMOS 트랜지스터(MP1)의 트랜스컨덕턴스 이득을 gmp1, PMOS 트랜지스터(MP1)의 출구 저항을 ro , mp1, NMOS 트랜지스터(MN1)의 출구 저항을 ro , mn1이라 하면 저주파 필터의 유효 용량(C)은 수학식 1로 표현될 수 있다.
Figure 112015129522405-pat00001
이 경우 저주파 필터의 대역폭(f3dB)은 다음 수학식 2와 같이 표현될 수 있다.
Figure 112015129522405-pat00002
스위치(SW)는 프리차지 신호(PC)에 따라 PMOS 트랜지스터(MP2)의 게이트 전압을 PMOS 트랜지스터(MP1)의 게이트 전압으로 제공한다.
프리차지 신호(PC)는 입력 전압(Vi)이 제공되지 않는 경우에 활성화될 수 있고 입력 전압(Vi)이 제공되는 경우에는 비활성화된다.
커패시터(C2)는 프리차지 신호(PC)에 따라 PMOS 트랜지스터(MP2)의 게이트 전압을 복제하여 저장한다.
커패시터(C2)는 입력 전압(Vi)의 DC 성분이 PMOS 트랜지스터(MP1)의 게이트에 직접 인가되지 않도록 양자를 디커플링하는 역할을 한다.
이에 따라 입력 전압(Vi)의 DC 레벨이 달라지더라도 PMOS 트랜지스터(MP1)가 포화 영역에서 동작할 수 있다.
즉, 입력 전압(Vi)의 DC 레벨이 달라지더라도 PMOS 트랜지스터(MP1)와 NMOS 트랜지스터(MN1)로 구성되는 증폭기의 바이어스 포인트 변동이 억제되며 이에 따라 DC 레벨이 상이한 다양한 종류의 센서로부터 입력 전압(Vi)이 인가되는 경우에도 일정한 대역폭에서 저주파 필터의 기능을 온전히 수행할 수 있다.
이에 비하여 도 2의 종래의 저주파 필터에서는 트랜지스터(Q)의 베이스 전압이 입력 전압(Vi)의 DC 레벨의 영향을 직접적으로 받으므로 본 발명과 달리 입력 전압(Vi)의 DC 레벨에 따라 저주파 필터링 성능에 큰 차이가 발생할 수 있다.
프리차지 동작시 커패시터(C2)에 충전된 전하는 여러 가지 요인으로 누설될 수 있다.
커패시터(C2)에 충전된 전하가 누설되는 경우 증폭기의 바이어스 변동은 불가피하므로, 커패시터(C2)에 충전된 전하가 누설되기 전에 프리차지 동작을 다시 수행하는 것이 바람직하다.
입력 전압(Vi)이 제공되는 동안 프리차지 신호(PC)는 비활성화된다. 이는 PMOS 트랜지스터(MP1)의 게이트 전압이 더 이상 고정되지 않음을 의미한다.
이에 따라 입력 전압(Vi)에 포함된 고주파 노이즈 성분은 커패시터(C2)를 통해 PMOS 트랜지스터(MP1)의 게이트에 전달된다.
이는 입력 전압(Vi)에 포함된 고주파 노이즈 성분이 함께 저주파 필터에 인가되어 제거될 수 있음을 의미한다.
이와 같이 본 발명에 의한 저주파 필터는 용량 승산기를 사용하여 커패시터의 용량 증가로 인한 면적 증가를 억제하는 동시에 입력 전압(Vi)의 DC 레벨이 달라지더라도 대역폭 변동을 억제하여 저주파 필터링 기능을 온전히 수행할 수 있다.
도 5는 본 발명의 일 실시예에 의한 반도체 장치의 블록도이다.
본 발명의 일 실시예에 의한 반도체 장치는 다수의 저주파 필터(100), 바이어스 전압 생성부(200), 채널 멀티플렉서(300) 및 채널 제어기(400)를 포함한다.
본 실시예에서 저주파 필터(100)는 채널마다 존재한다.
본 실시예에서 각 저주파 필터(100)는 필터 활성화 신호(FEN)의 제어에 따라 도 1과 같은 종래와 같은 저주파 필터로 동작하거나 도 4와 같은 본 발명에 의한 저주파 필터로 동작할 수 있다.
저주파 필터(100)의 구체적인 구성에 대해서는 아래에서 도 6을 참조하여 설명한다.
채널 멀티플렉서(300)는 다수의 스위치(SW)를 포함한다. 각 스위치(SW)는 대응하는 채널의 신호를 선택적으로 외부에 제공한다.
각 스위치(SW)의 입력단은 대응하는 저주파 필터(100)의 출력단과 연결되고 각 스위치(SW)의 출력단은 하나의 출력 단자와 연결된다.
채널 멀티플렉서(300)는 특정 시점에서 다수의 스위치(SW) 중 최대 1개만 턴온하여 다수의 채널을 통해 입력된 신호 중 어느 하나만을 외부에 출력한다.
다수의 스위치(SW)는 내부 채널 활성화 신호(CENI)에 의해 제어된다.
내부 채널 활성화 신호(CENI)는 대응하는 채널로부터 신호(IN)가 입력되는 경우에 턴온되고 그렇지 않은 경우에 턴오프된다.
채널 제어기(400)는 채널 활성화 신호(CEN)와 클록 신호(CLK)에 따라 내부 채널 활성화 신호(CENI)를 생성한다.
채널 활성화 신호(CEN)는 현재 사용 중인 채널의 정보를 제공한다.
채널 제어기(400)는 클록 신호(CLK)에 따라 현재 사용 중인 채널들만을 순차적으로 선택하도록 내부 채널 활성화 신호(CENI)를 생성한다.
현재 사용 중이 아닌 채널에 대해서 내부 채널 활성화 신호(CENI)는 계속 비활성화된 상태를 유지한다.
내부 채널 활성화 신호(CENI)는 저주파 필터(100)에 입력되어 활성화되지 않은 채널에 대해서 저주파 필터(CENI)가 도 1과 같은 종래의 필터와 같이 동작하도록 제어할 수 있다.
본 실시예에서 채널 제어기(400)는 프리차지 신호(PC)를 생성하여 다수의 필터(100)의 프리차지 동작을 제어한다.
도 6은 도 5의 저주파 필터(100)의 회로도이다.
도 6의 회로는 도 4의 회로와 실질적인 부분에 있어서 동일하다.
다만 도 6의 저주파 필터(100)는 NMOS 트랜지스터(MN3)와 NMOS 트랜지스터(MN4, MN5)를 더 포함하고 이들이 상보적으로 턴온 또는 턴오프되어 저주파 필터(100)가 도 4의 회로와 같이 동작하는 것을 선택적으로 제어할 수 있다.
필터 활성화 신호(FEN)와 내부 채널 활성화 신호(CENI)가 적어도 하나가 로우인 경우 낸드게이트(ND1)의 제어에 따라 NMOS 트랜지스터(MN3)는 턴온되고 인버터(INV1)의 제어에 따라 NMOS 트랜지스터(MN4 및 MN5)는 턴오프된다.
이 경우 도 6의 회로는 도 1의 회로와 실질적으로 동일해진다. 이에 따라 사용하지 않는 채널이거나 사용 중인 채널이더라도 신호가 입력되지 않는 경우에는 필터에서 소비되는 전력을 최소화할 수 있다.
필터 활성화 신호(FEN)와 내부 채널 활성화 신호(CENI)가 모두 하이인 경우에는 반대로 NMOS 트랜지스터(MN3)는 턴온되고 NMOS 트랜지스터(MN4, MN5)는 턴오프된다.
이 경우 도 6의 회로는 도 4의 저주파 필터의 회로와 실질적으로 동일해진다.
도 7은 도 5의 채널 제어기의 블록도이다.
채널 제어기(400)는 제 1 유닛(410)과 다수의 제 2 유닛(420)을 포함한다.
제 1 유닛(410)과 다수의 제 2 유닛(420)은 내부 클록 신호(CLKI)에 동기하여 순차적으로 동작하며 프리차지 신호(PC)와 내부 채널 활성화 신호(CENI)를 출력한다.
제 1 유닛(410)과 제 2 유닛(420)은 서로 링 형태로 연결되어 전단의 제 1 출력단(FO)은 후단의 제 1 입력단(FI)에 연결된다.
제 1 유닛(410)의 제 2 입력단(EN)에는 전원 전압(VDD)이 인가되고 제 2 유닛(420)의 제 2 입력단(EN)에는 대응하는 채널 활성화 신호(CEN)가 인가된다.
제 1 유닛(410)은 제 2 출력단(Q)에서 프리차지 신호(PC)를 출력하고, 다수의 제 2 유닛(420)은 제 2 출력단(Q)에서 내부 채널 활성화 신호(CENI)를 출력한다.
프리차지 신호(PC)는 현재 사용 중인 채널에 대해서 내부 채널 활성화 신호를 순차적으로 활성화하기 전에 활성화되어 저주파 필터(100)에 포함된 커패시터(C2)를 프리차지한다.
채널 활성화 신호(CEN)는 현재 사용 중인 채널들을 나타낸다. 이에 따라 내부 채널 활성화 신호(CENI)는 현재 사용 중이 아닌 채널들을 건너뛰고 사용 중인 채널들만을 순차적으로 선택하도록 출력될 수 있다.
칩 선택 신호(CS)와 리셋 신호(RST)는 채널 제어기(400)의 액티브 조건을 결정하는 신호로서 칩 선택 신호(CS)가 활성화되고 리셋 신호(RST) 비활성화되면 AND게이트(430)의 출력에 따라 제 1 유닛(410)과 제 2 유닛(420)이 액티브 상태가 되고 AND 게이트(440)의 동작에 따라 클록 신호(CLK)가 내부 클록 신호(CLKI)로 제공된다.
본 실시예에서는 사용 중인 채널들을 한 번씩 선택한 후에 프리차지 신호(PC)를 다시 활성화하여 프리차지 동작을 수행하나 다른 실시예에서는 사용 중인 채널들을 2회 이상 선택한 후에 프리차지 신호(PC)를 활성화하여 프리차지 동작을 수행할 수 있으며 이는 커패시터(C2)의 전하 누설 정도에 따라 선택될 수 있다.
도 8은 도 7의 제 1 유닛(410)의 논리 회로도이고, 도 9는 제 2 유닛(420)의 논리 회로도이다.
두 회로의 구성은 실질적으로 동일하나 동작에 있어서는 다음과 같은 점에서 차이가 있다.
제 1 유닛(410)은 언제나 활성화되지만(EN = VDD), 제 2 유닛(420)은 채널 활성화 신호(CEN)에 따라 활성화 여부가 제어된다.
제 1 유닛(410)의 디플립플롭(DFF)은 액티브 상태에서 초기 출력이 "하이" 이나 제 2 유닛(420)의 디플립플롭(DFF)은 액티브 상태에서 초기 출력이 "로우"이다.
이에 따라 동작 초기에 제 1 유닛(410)의 출력인 프리차지 신호(PC)가 먼저 활성화되고 제 2 유닛(420)의 출력인 내부 채널 활성화 신호(CENI)는 모두 비활성화된다.
제 1 유닛(410)은 제 2 입력단(EN)이 하이로 고정되므로 제 1 출력단(FO)과 제 2 출력단(Q)의 값은 디플립플롭(DFF)에 의해 이전 클록에 래치된 제 1 입력단(FI)의 값, 즉 전단(마지막 제 2 유닛)의 출력값(FO)과 동일한 값을 가지게 된다.
제 2 유닛(420)은 제 2 입력단(EN)의 값이 채널 활성화 신호(CEN)에 따라 달라진다.
채널 활성화 신호(CEN)가 로우인 경우 디플립플롭(DFF)의 출력 즉 제 2 출력단(Q)은 "로우"를 유지하고 제 1 출력단(FO)의 값은 제 1 입력단(FI)의 값과 동일하다. 즉 채널 활성화 신호(CEN)가 로우인 경우 제 2 유닛(DFF)은 전단의 출력(FO)을 다음 단으로 그대로 전달한다.
채널 활성화 신호(CEN)가 하이인 경우 제 1 출력단(FO)과 제 2 출력단(Q)의 값은 디플립플롭(DFF)에 의해 이전 클록에 래치된 제 1 입력단(FI)의 값, 즉 전단의 출력값(FO)과 동일한 값을 가지게 된다.
도 10은 도 5의 채널 제어기의 동작을 나타낸 파형도이다.
도 10의 파형도는 2번 채널의 채널 활성화 신호(CEN<2>)가 로우인 것을 가정한다.
도시된 바와 같이 프리차지 신호(PC)는 동작 초기에 활성화되었다가 비활성화되고 내부 채널 활성화 신호(CENI)는 2번 채널을 건너뛰고 1, 3, ..., N번 채널 순으로 순차적으로 활성화된다.
N번 채널이 활성화된 후 프리차지 신호(PC)가 활성화되고 동일한 동작을 반복한다.
이상의 실시예는 프리차지 신호(PC)가 각 채널들이 1회씩 활성화될 때마다 재활성화되어 프리차지 동작을 수행하는 것을 가정한다.
프리차지 동작의 주기는 저주파 필터(100)의 커패시터(C2)에서 전하가 누설되는 정도에 따라 다르게 설정할 수 있다.
예를 들어 각 채널들이 2회 또는 다른 회수만큼 활성화된 후에 프리차지 동작을 수행하는 실시예도 가능하다.
도 11은 본 발명의 효과를 나타내는 그래프이다.
(a)는 도 1에 도시된 종래의 저주파 필터의 동작을 나타내는 그래프이고, (b)는 도 4에서 커패시터(C2)가 존재하지 않고 스위치(SW)가 항상 턴온 상태인 경우의 동작을 나타낸 그래프이고, (c)는 도 4와 같이 커패시터(C2)가 존재하고 스위치(SW)가 프리차지 동작시에만 턴온되는 경우를 나타낸 그래프이다.
(a)는 입력 전압(Vi)의 DC 레벨에 따라 대역폭이 일정하기는 하지만 대역폭을 좁히기 위해서는 면적이 큰 커패시터를 사용해야 하는 문제가 있으며 동일한 용량의 커패시터를 사용하는 경우 대역폭을 충분히 좁히지 못하는 문제가 있음을 보여준다.
(b)는 입력 전압(Vi)의 DC 레벨에 따라 대역폭이 일정하지 않고 가변하는 모습을 보여준다. 그래프는 DC 레벨이 0 ~ 11V인 경우에 저주파 필터링이 원하는 대역폭에서 수행되지 못함을 나타낸다.
(c)는 입력 전압(Vi)의 DC 레벨에 따라 대역폭이 일정하며 DC 레벨이 0 ~ 11 V인 경우에도 저주파 필터링이 원하는 정도로 수행됨을 보여준다.
이상에서는 도면을 참조하여 본 발명의 실시예를 개시하였다. 이상의 개시는 발명의 설명을 위한 것으로서 이상의 개시에 의하여 본 발명의 권리범위가 한정되는 것은 아니다. 본 발명의 권리범위는 특허청구범위와 그 균등범위로 정해진다.
100: 저주파 필터(LPF)
200: 바이어스 전압 생성부
300: 채널 멀티플렉서
400: 채널 제어기
410: 제 1 유닛
420: 제 2 유닛
430, 440: AND 게이트

Claims (20)

  1. 입력단과 출력단 사이에 연결된 저항
    증폭기;
    상기 증폭기에 바이어스 전류를 제공하는 전류원;
    상기 출력단과 상기 증폭기의 출력단 사이에 연결된 제 1 커패시터; 및
    상기 출력단과 상기 증폭기의 입력단 사이에 연결된 제 2 커패시터
    를 포함하되,
    상기 제 2 커패시터는 상기 입력단에 신호가 입력되지 않는 동안 프리차지되어 상기 증폭기의 입력단의 초기 전압을 고정하는 저주파 필터.
  2. 청구항 1에 있어서, 프리차지 신호에 따라 상기 제 2 커패시터를 프리차지하는 프리차지 수단을 더 포함하는 저주파 필터.
  3. 청구항 1에 있어서, 일단이 상기 출력단에 연결되고 타단이 접지된 저항을 더 포함하는 저주파 필터.
  4. 청구항 1에 있어서, 상기 증폭기는 드레인이 공통 연결된 제 1 PMOS 트랜지스터와 제 1 NMOS 트랜지스터를 포함하고, 상기 전류원은 드레인이 공통 연결된 제 2 PMOS 트랜지스터와 제 2 NMOS 트랜지스터를 포함하되, 상기 제 1 PMOS 트랜지스터의 소스와 상기 제 2 PMOS 트랜지스터의 소스는 전원단에 연결되고 상기 제 1 NMOS 트랜지스터와 상기 제 2 NMOS 트랜지스터의 소스는 접지된 저주파 필터.
  5. 청구항 4에 있어서, 상기 증폭기의 입력단은 상기 제 1 PMOS 트랜지스터의 게이트이고 상기 증폭기의 출력단은 상기 제 1 PMOS 트랜지스터와 상기 제 1 NMOS 트랜지스터의 공통 드레인이고, 상기 제 2 PMOS 트랜지스터는 게이트와 드레인이 연결되며, 상기 제 1 NMOS 트랜지스터와 상기 제 2 NMOS 트랜지스터의 게이트에 바이어스 전압이 입력되는 저주파 필터.
  6. 청구항 5에 있어서, 프리차지 신호에 따라 상기 제 1 PMOS 트랜지스터와 상기 제 2 PMOS 트랜지스터의 게이트를 공통 연결하는 스위치를 더 포함하는 저주파 필터.
  7. 청구항 1에 있어서, 제어 신호에 따라 상기 증폭기의 출력단을 접지시키는 제 1 스위치와 상기 제어 신호에 따라 상기 증폭기의 동작을 중단시키는 제 2 스위치를 더 포함하는 저주파 필터.
  8. 다수의 신호를 입력받는 다수의 저주파 필터;
    내부 채널 활성화 신호에 따라 상기 다수의 저주파 필터의 출력 중 어느 하나를 선택하여 외부로 출력하는 채널 멀티플렉서; 및
    채널 활성화 신호에 따라 상기 내부 채널 활성화 신호를 출력하는 채널 제어기
    를 포함하되, 상기 다수의 저주파 필터는 각각
    입력단과 출력단 사이에 연결된 저항
    증폭기;
    상기 증폭기에 바이어스 전류를 제공하는 전류원;
    상기 출력단과 상기 증폭기의 출력단 사이에 연결된 제 1 커패시터; 및
    상기 출력단과 상기 증폭기의 입력단 사이에 연결된 제 2 커패시터
    를 포함하는 반도체 장치.
  9. 청구항 8에 있어서, 상기 다수의 저주파 필터는 각각 프리차지 신호에 따라 상기 제 2 커패시터를 프리차지하는 프리차지 수단을 더 포함하는 반도체 장치.
  10. 청구항 9에 있어서, 상기 프리차지 신호는 상기 다수의 내부 채널 활성화 신호가 비활성화되는 구간에서 활성화되는 반도체 장치.
  11. 청구항 10에 있어서, 상기 채널 제어기는 클록 신호에 동기하여 상기 채널 활성화 신호에 의해 선택된 채널들에 대응하는 상기 다수의 내부 채널 활성화 신호를 순차적으로 활성화시키는 반도체 장치.
  12. 청구항 11에 있어서, 상기 채널 제어기는 상기 다수의 내부 채널 활성화 신호를 순차적으로 활성화키기 전에 상기 프리차지 신호를 활성화시키는 반도체 장치.
  13. 청구항 8에 있어서, 상기 전류원을 제어하는 바이어스 전압 생성 수단을 더 포함하는 반도체 장치.
  14. 청구항 8에 있어서, 상기 채널 멀티플렉서는 상기 내부 채널 활성화 신호에 따라 상기 다수의 저주파 필터의 출력 중 어느 하나를 외부로 출력하는 다수의 스위치를 포함하는 반도체 장치.
  15. 청구항 8에 있어서, 상기 다수의 저주파 필터는 각각 일단이 상기 출력단에 연결되고 타단이 접지된 저항을 더 포함하는 반도체 장치.
  16. 청구항 8에 있어서, 상기 증폭기는 드레인이 공통 연결된 제 1 PMOS 트랜지스터와 제 1 NMOS 트랜지스터를 포함하고, 상기 전류원은 드레인이 공통 연결된 제 2 PMOS 트랜지스터와 제 2 NMOS 트랜지스터를 포함하되 상기 제 1 PMOS 트랜지스터의 소스와 상기 제 2 PMOS 트랜지스터의 소스는 전원단에 연결되고, 상기 제 1 NMOS 트랜지스터의 소스와 상기 제 2 NMOS 트랜지스터의 소스는 접지된 반도체 장치.
  17. 청구항 16에 있어서, 상기 증폭기의 입력단은 상기 제 1 PMOS 트랜지스터의 게이트이고 상기 증폭기의 출력단은 상기 제 1 PMOS 트랜지스터와 상기 제 1 NMOS 트랜지스터의 공통 드레인이고, 상기 제 2 PMOS 트랜지스터는 게이트와 드레인이 연결되며, 상기 제 1 NMOS 트랜지스터와 상기 제 2 NMOS 트랜지스터의 게이트에 바이어스 전압이 입력되는 반도체 장치.
  18. 청구항 17에 있어서, 상기 다수의 저주파 필터는 각각 프리차지 신호에 따라 상기 제 1 PMOS 트랜지스터와 상기 제 2 PMOS 트랜지스터의 게이트를 공통 연결하는 스위치를 더 포함하는 반도체 장치.
  19. 청구항 8에 있어서, 상기 다수의 저주파 필터는 각각 제어 신호가 활성화되는 경우 상기 증폭기의 출력단을 접지시키는 제 1 스위치와 상기 제어 신호가 활성화되는 경우 상기 증폭기의 동작을 중단시키는 제 2 스위치를 더 포함하는 반도체 장치.
  20. 청구항 19에 있어서, 상기 제어 신호는 상기 내부 채널 활성화 신호가 비활성화되는 경우 활성화되는 반도체 장치.
KR1020150191718A 2015-12-31 2015-12-31 저주파 필터 및 이를 포함하는 반도체 장치 KR101631465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191718A KR101631465B1 (ko) 2015-12-31 2015-12-31 저주파 필터 및 이를 포함하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191718A KR101631465B1 (ko) 2015-12-31 2015-12-31 저주파 필터 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR101631465B1 true KR101631465B1 (ko) 2016-06-17

Family

ID=56344078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191718A KR101631465B1 (ko) 2015-12-31 2015-12-31 저주파 필터 및 이를 포함하는 반도체 장치

Country Status (1)

Country Link
KR (1) KR101631465B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226594B1 (ko) * 1995-09-18 1999-10-15 니시무로 타이죠 전자회로 및 이를 이용한 필터장치
KR20050027899A (ko) 2003-09-15 2005-03-21 삼성전자주식회사 캐패시턴스 체배기
KR100604983B1 (ko) 2004-06-14 2006-07-31 삼성전자주식회사 전력소모가 적은 커패시턴스 체배기
US20080246539A1 (en) 2007-04-04 2008-10-09 Zadeh Ali E Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors
KR20100127839A (ko) 2008-03-21 2010-12-06 퀄컴 인코포레이티드 커패시턴스 승산기 회로
KR20110073171A (ko) * 2009-12-23 2011-06-29 한국전자통신연구원 트랜스임피던스 증폭기 회로
KR20120073351A (ko) * 2009-10-21 2012-07-04 퀄컴 인코포레이티드 저역 통과 필터 설계

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226594B1 (ko) * 1995-09-18 1999-10-15 니시무로 타이죠 전자회로 및 이를 이용한 필터장치
KR20050027899A (ko) 2003-09-15 2005-03-21 삼성전자주식회사 캐패시턴스 체배기
KR100604983B1 (ko) 2004-06-14 2006-07-31 삼성전자주식회사 전력소모가 적은 커패시턴스 체배기
US20080246539A1 (en) 2007-04-04 2008-10-09 Zadeh Ali E Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors
KR20100127839A (ko) 2008-03-21 2010-12-06 퀄컴 인코포레이티드 커패시턴스 승산기 회로
KR20120073351A (ko) * 2009-10-21 2012-07-04 퀄컴 인코포레이티드 저역 통과 필터 설계
KR20110073171A (ko) * 2009-12-23 2011-06-29 한국전자통신연구원 트랜스임피던스 증폭기 회로

Similar Documents

Publication Publication Date Title
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
JP4287678B2 (ja) 内部電源回路
EP3273320B1 (en) Tunable voltage regulator circuit
US7498847B2 (en) Output driver that operates both in a differential mode and in a single mode
US8319550B2 (en) Switched-capacitor programmable-gain amplifier
US9467094B2 (en) Phase-dependent operational amplifiers employing phase-based frequency compensation, and related systems and methods
US20190333552A1 (en) Memory device and signal transmitting circuit thereof
KR100680441B1 (ko) 안정적인 승압 전압을 발생하는 승압 전압 발생기
US9502115B2 (en) Amplifier stage
US8022574B2 (en) Maximum voltage source selector
US7199641B2 (en) Selectably boosted control signal based on supply voltage
CN112053728A (zh) 电压产生电路以及半导体装置
US6342814B1 (en) Operational amplifier
US20140307499A1 (en) Booster circuit
KR102015856B1 (ko) 발진기 및 이를 포함하는 반도체 장치
KR100657171B1 (ko) 리프레쉬 제어회로 및 리프레쉬 제어방법
KR100582852B1 (ko) 펄스 폭이 가변하는 펄스 발생기 및 이를 이용한 센스증폭기
KR101631465B1 (ko) 저주파 필터 및 이를 포함하는 반도체 장치
KR20050006833A (ko) 선택 모드를 갖는 전하 펌프 회로
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
JP3813435B2 (ja) 同期遅延制御回路
US5905452A (en) Current source cell apparatus for digital/analog converter
US9444405B1 (en) Methods and structures for dynamically reducing DC offset
JP2001292053A (ja) 遅延回路及びその回路を用いた半導体装置と半導体集積回路
JPH01185461A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 4