[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW533419B - Synchronous semiconductor device, and inspection system and method for the same - Google Patents

Synchronous semiconductor device, and inspection system and method for the same Download PDF

Info

Publication number
TW533419B
TW533419B TW090111325A TW90111325A TW533419B TW 533419 B TW533419 B TW 533419B TW 090111325 A TW090111325 A TW 090111325A TW 90111325 A TW90111325 A TW 90111325A TW 533419 B TW533419 B TW 533419B
Authority
TW
Taiwan
Prior art keywords
signal
synchronous
synchronization
semiconductor device
synchronous semiconductor
Prior art date
Application number
TW090111325A
Other languages
English (en)
Inventor
Hiroyuki Sugamoto
Hidetoshi Tanaka
Yasushige Ogawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW533419B publication Critical patent/TW533419B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30Accessing single arrays
    • G11C29/34Accessing multiple bits simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

533419 A7 B7 五、發明説明( 5 10 15 經濟部智慧財產局員工消費合作社印製 20 本發明係有關於-種同步半導體裝置及同步半導體 之檢驗系統’更特別地,係有關於一種併合有效地 以篩選缺陷產品之燒機應力測量(burn_in str_ess t β 之功能的同步半導體裝置及同步半導體裝置之檢驗系^叶) 在半導體裝置之氧化層中之任何殘餘的離子化可移 質會導致像電壓之退化容量與因熱或電應力所引致之雜晰 之位移所引起之導線之間之短路般之永久的缺陷。為了二 出貨之前從最後之產品除去這些作為缺陷品之潛在有 的裝置,一燒機應力測試被執行。燒機應力測試包含藉 施加熱與電應力至主體的篩選測試。 g由 燒機應力測试係以類似的形式被執行於同步半導體。 等同步半導體與一外部時鐘同步地執行其之内部運作。= 了施加電應力至内部裝置,該運作係要在該外部時: 率下被構築。 $ 例如,在同步動態隨機存取記憶體中(於下面被稱 SDRAM),電應力在字線被選擇且一升至電源供應電壓以I 的電壓被施加至MOS電晶體的閘極時係最大。為了把—此 電應力施加至整個裝置,被選擇的字線必須連續地改 雖然,由於在這些日子來高速運作的需求,藉由在一命八 輸入中執行一連串之資料存取俾致使加速之^期運作:二 一代的SDRAM業已被發展出來,對於該等產品來說, 機應力測試係不可或缺的。 〜 關於原來之SDRAN[的習知技術將會配合在第丄〇圖 所顯示之字線的控制n電路及在第u _運作波形來= C請先閱讀背面之注意事項再填寫本頁) 裴· 訂_ 第4頁 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐) 533419 A7 B7 五、發明説明(2 ) 述。在習知技術中,一控制命令CMD與一預先充電命令 PRE—CMD會在一外部時鐘Clk之升緣處同步地輸入。在一 命令閂電路100,100中的閂11〇,11〇於一輸入端接受該 外部時鐘CLK而在另一輸入端接受來自一 NAND電路 5 130, 130的輸出,該NAND電路130, 130接收該等命令 CMD與prE—CMD和該外部電路CLK,CLK。若該控制命令 CMD或該預先充電命令PRE一CMD中之一者是為高時,當該 外部時鐘CLK,CLK變成高時,這命令狀態將會被閂鎖。在 後面之級中的一單作用觸發器電路υο,υο將會由於在閂 10 鎖時該閂uo, 110之輸出至低的轉態所觸發俾可輸出一具 有由一連串單數級之反相器(在第1〇圖中僅顯示三級)所決 定之寬度的低準位脈衝訊號。該脈衝訊號代表一内部有源 訊號ACTV,或一内部預先充電訊號pRE,其將會藉著重覆 交替地及與該外部時鐘CLK,CLK的升緣同步地設定與重設 15 該控制器電路2〇〇中的閂210來設定與重設字線的作動訊 號WL。當重設時,相鄰於在目前被選擇之字線的字線將會 被選擇以致於電應力將會連續地施加遍及該裝置。 關於下一代SDRAM的另一習知技術將會藉由參考被顯 示於第12圖之字線的控制器電路與在第13圖中所顯示的 20 運作波形來被描述。在這習知技術中,與在第10圖中所顯 示之命令閂電路100,100相同的電路方塊1〇〇被實施俾 可同步地接受在外部時鐘CLK之升緣處輸入的該控制命令 CMD。於下一級的一後面單作用觸發器電路uo將會輸出 一低準位的預定脈衝。這低準位脈衝是為一内部有源訊號 第5頁 本紙張尺度適用中國國家榡準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 533419 A7 B7 五、發明説明(3 ) ACTV,其將會被輸入至該控制器電路200俾輸出至該字線 作動訊號WL。 (請先閱讀背面之注意事項再填寫本頁) 該内部有源訊號ACTV亦被輸入至一内部計時器電路 3 0 0。該内部計時器電路3 0 0可以由如在第12圖中所顯示 5 般之雙數級的反相器構成,而且可以由測量約定時間tl之 任何的配置構成。當該約定時間tl逝去時,該電路輸出一 内部預先充電訊號PRE的低準位脈衝訊號俾重設該控制器 電路200中的閂210來不作動該字線作動訊號WL。由於 在這下一代SDRAM中,一個命令輸入致使一連串的資料存 10 取被執行,該内部預先充電訊號PRE在逝去由該内部計時 器電路300根據該内部有源訊號ACTV所構築之該約定時 間tl之後將會被自動發送。 在由該内部計時器電路3 00所構築的約定時間tl期間 ,該字線作動訊號WL作動對應於由未在圖式中顯示之電路 15 所選擇之列位址的字線來施加電應力。在該約定時間tl的 盡頭,被作動的字線將會被不作動而下一字線將會被設定 。然後,相同的運作將會在外部時鐘CLK的升緣處反覆地 重覆俾可施加該電應力至整個裝置。 經濟部智慧財產局員工消費合作社印製 然而,在以上所述之原來的SDRAM中,一字線的被作 20 動周期與預先充電周期就該外部時鐘CLK的每一週期將會 以一交替形式被反覆地重覆。因此,在該字線之作動之後 電應力被施加至該裝置之時間的周期將會是為淨測試周期 的一半。這表示能夠施加比這百分比更有效率之電應力的 測試是不可達成而且對於進一步節省測試之時間的任何嘗 第6頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 533419 A7 B7 五、發明説明(4 ) 試會失敗。 此外’在加速運作的需求下,如上所述之下一代 SDRAM被要求在具有高頻率的外部時鐘cLK下運作。要由 j内部计時器電路300測量的約定時間tl然後將會被設 5〜至適於資料存取運作之能力之一較短的時間周期。另一 t面在燒機應力測試中,最大的性能不可以藉由測試環 埏,其類似的限制來被獲得,因此,一般來說該同步半導 $裳置具有足夠的邊界來相對於在測試中所使用之外部時 麵CLK的頻率來運作。這斷定電應力不會被有效率地施加 10 ’因為在字線被作動的約定時間tl中小的工作速率。 本發明係鑑於以上的情況來被完成並且具有有效率地執 4丁燒機應力測試與提供具有施加電應力至裝置之較高效率 的同步半導體裴置及其之檢驗系統的目的。 為了達成以上目的,本發明之一特徵的同步半導體裝置 15 ’其反覆地重覆在一被作動狀態與一非被作動狀態之間的 交替轉態俾執行在被作動狀態中的測試,包含,一用於與 一同步訊號之第一同步時序同步地閂鎖一同步作動訊號的 閃單元;一用於在該被作動狀態之前一預定時間周期该測 一非作動訊號的非作動訊號偵測器單元;及一用於根據如 2 0 此被偵測之非作動訊號來命令一非作動狀態的非作動單元 〇 該同步半導體裝置於執行在該被作動狀態中之測試且以 交替形式反覆地重覆在被作動與非被作動狀態之間之運作 狀態的轉態之時,可以使用該非作動訊號偵測器單元來在 第7頁 本紙張又度適用中國國家標準(CNS ) Α4規格(210><297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝_
、?T 經濟部智慧財產局員工消費合作社印製 533419 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(3) 進入一被作動狀態之前一預定之時間周期偵測該非作動訊 號,俾在由該閂單元與該同步訊號之第一同步時序同步地 閂鎖該同步作動訊號之前由該非作動單元命令進入非被作 動狀態俾可進入該被作動狀態。 5 該非被作動狀態藉此可以在該同步訊號之第一同步時序 之前一段預定之時間同期被構築以進入該被作動狀態。在 該測試期間該被作動狀態的持續時間可以藉著使用與在該 同步半導體裝置之正常運作中之該同步訊號同步的同步作 動訊號來被任意設定。因此,在該測試期間所需的被作動 10 狀態可以被有效地構築。該測試周期藉由增加該被作動狀 態之持續期間的速率而能夠被縮短。 根據本發明的另一特徵,一種同步半導體裝置,其交替 地以一反覆形式在一被作動狀態與一非被作動狀態之間轉 態俾執行在該被作動狀態中的測試,包含,一閂單元,其 15 係用於與一同步訊號之第一同步時序同步地閂鎖一同步非 作動訊號;一作動訊號偵測器單元,其係用於在該非被作 動狀態之後一段預定之時間周期偵測一作動訊號;及一作 動單元,其係用於根據如此被偵測之作動訊號來命令一被 作動狀態。 20 如上所述的同步半導體裝置可以使用該閂單元來與該同 步訊號之第一同步時序同步地閂鎖該同步非作動訊號俾在 執行該被作動狀態中之測試且反覆地以一交替形式重覆在 被作動與非被作動狀態之間之運作狀態之時進入該非被作 動狀態,然後,在一段預定之時間周期之後,可以使用該 第8頁 (請先閱讀背面之注意事項再填寫本頁) 4 ▼項再填· 裝_ 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 533419 A7 "— B7 五、發明説明(& ) "— 作動:麵測單元來债測該作動訊號進入該被作動狀態。 定之^被作動狀態在該同步訊號之第一同步時序之後一段預 二、3|二間周期可以藉此被構築以進入該非被作動狀態。在 期間該被作動狀態之持續時間可以藉著使用與該同 5 Tp* ip 3M. u, ^ _ + 褒置之正常運作中之同步訊號同步的同步非作動 祝5虎來被杯咅 < 〜 能。、、心"又疋。因此,在該測試期間所需的被作動狀 以被有效地構築。該測試周期可以藉著增加該被作動 狀態之持續時間的速率來被縮短。 根^本發明之一特徵,一種同步半導體裝置的檢驗系統 10 以交替形式反覆地重覆在一被作動狀態與一非被作動 狀悲之間之轉態以執行在被作動狀態中之測試,包含,一 同步汛唬供應單元,其係用於把一同步訊號供應至一同步 半導體裝置;一同步作動訊號供應單元,其係用於與該同 步訊號的第一同步時序同步地供應一同步作動訊號;及一 15非作動訊號供應單元,其係用於在一被作動狀態之前一段 預定之時間周期供應一非作動訊號。 本發明之同步半導體裝置的檢驗系統,於執行該被作動 狀態中之測試且以交替形式反覆地重覆在被作動與非被作 動狀態之間之運作狀態的轉態之時,在一被作動狀態之前 20 一段預定之時間周期可以使用該同步訊號供應單元來供應 該同步訊號及使用該非作動訊號供應單元來供應該非作動 訊號。其後,該系統可以使用該同步作動訊號供應單元來 與該同步訊號之第一同步時序同步地供應該同步作動訊號 〇 第9頁 本紙張尺度適用中國國家標準(CNS ) Α4規格(210x297公釐) --------—— (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 533419 A7 B7 _ 五、發明説明(1 ^~^~ 該非作動訊號,在該同步訊號之第一同步時序之前一段 預定之時間周期,可以藉此被供應進入該被作動狀態,因 此在該測試期間該同步半導體裝置之被作動狀態的持續時 間,在供應該同步訊號與用於在該同步半導體裝置之正常 5 運作中與其同步之該同步作動訊號時,可以被任意構築。 因此,一檢驗系統可以被提供,在其中,於該測試期間所 需的被作動狀態可以被有效構築而且該測試周期可以夢由 增加該被作動狀態之持續時間的速率來被縮短。 根據本發明的另一特徵,該同步半導體裝置的檢驗系統 10 ,其以交替形式反覆地重覆在一被作動狀態與一非被作動 狀態之間之轉態以執行在被作動狀態中之測試,包含,一 同步訊號供應單元,其係用於把一同步訊號供應至一同步 半導體裝置,一同步非作動訊號供應單元,其係用於與該 同步訊號之第一同步時序同步地供應一同步非作動訊號; 15 及一作動訊號供應單元,其係用於在一非被作動狀態之後 一段預定之時間周期供應一作動訊號。 本發明之同步半導體裝置的檢驗系統,於執行該被作動 狀態中之測試且以交替形式反覆地重覆在被作動與非被作 動狀態之間之運作狀態的轉態之時,可以使用該同步訊號 20 供應單元來供應該同步訊號及使用該同步非作動訊號供應 單元來與該同步訊號之第一同步時序同步地供應該同步非 作動訊號。在一預定的時間周期之後,該系統可以使用該 作動訊號供應單元來供應該作動訊號。 該作動訊號,在該同步訊號之第一同步時序之後一段預 第10頁 本紙張國家g準(cNS ) M規格(2i〇X297公釐1 ' (請先閲讀背面之注意事項再填寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 533419 A7 B7 五、發明説明(& ) (請先閱讀背面之注意事項再填寫本頁) 定之時間周期,可以藉此被供應進入該非被作動狀態,因 此在該測試期間該同步半導體裝置之被作動狀態的持續時 間,在供應該同步訊號與用於在該同步半導體裝置之正常 運作中與其同步之該同步非作動訊號時,可以被任意構築 5 。因此,一檢驗系統可以被提供,在其中,於該測試期間 所需的被作動狀態可以被有效構築而且該測試周期可以藉 由增加該被作動狀態之持續時間的速率來被縮短。 根據本發明的一特徵,一種用於檢驗該同步半導體裝置 的檢驗方法,其以交替形式反覆地重覆在一被作動狀態與 10 —非被作動狀態之間之轉態以執行在被作動狀態中之測試 ,包含如下之步驟:在進入該被作動狀態之前一段預定之 時間周期,偵測一非作動訊號;轉移至該非被作動狀態; 其後與一同步訊號之第一同步時序同步地把一同步作動訊 號閂鎖以進入一被作動狀態。 15 根據該同步半導體裝置的檢驗方法,其反覆地重覆在一 經濟部智慧財產局員工消費合作社印製 被作動狀態與一非被作動狀態之間之交替轉態以執行在被 作動狀態中之測試,在進入被作動狀態之前一段預定的時 間周期,該裝置藉由一非作動訊號來轉態至該非被作動狀 態而然後與該同步訊號之第一同步時序同步地把一同步作 20 動訊號閂鎖以進入該被作動狀態,該非作動訊號的時序可 以被任意地構築以致於在使該同步作動訊號與該同步半導 體裝置之正常運作中之同步訊號同步地使用時,該測試周 期可以藉由增加該被作動狀態之持續時間的速率來被縮短 第11頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 533419 A7 B7 五、發明説明(气) (請先閲讀背面之注意事項再填寫本頁) 根據本發明的另一特徵,一種用於檢驗該同步半導體裝 置的檢驗方法,其以交替形式反覆地重覆在一被作動狀態 與一非被作動狀態之間之轉態以執行在被作動狀態中之測 試,包含如下之步驟··與一同步訊號之第一同步時序同步 5 地把一同步非作動訊號閂鎖俾轉態至一非被作動狀態;及 在該非被作動狀態之後一段預定的時間周期,偵測一作動 訊號進入該被作動狀態。 根據該同步半導體裝置的檢驗方法,於以交替形式反覆 地重覆在被作動狀態與非被作動狀態之間之運作狀態的轉 10 態且執行在被作動狀態中的測試之時,在藉由一與該同步 訊號之第一同步時序同步的同步非作動訊號來轉態至該非 被作動狀態之後一段預定的時間周期,該裝置轉態至該被 作動狀態,該作動訊號的時序可以被任意地構築以致於在 使該同步非作動訊號與該同步半導體裝置之正常運作中之 15 同步訊號同步地使用時,該測試周期可以藉由增加該被作 動狀態之持續時間的速率來被縮短。 經濟部智慧財產局員工消費合作社印製 本發明之以上及進一步的目的和新穎的特徵在配合附圖 閱讀後面之詳細描述時將會從後面的詳細描述更完整地呈 現。然而,要了解的是,該等圖式僅為例子而已而不是作 20 為本發明之限制的定義。 該等附圖,其併合於此並且構成描繪本發明之實施例之 說明書的一部份,係與該描述一起作用來說明本發明之目 的、優點與原理。在該等圖式中, 第1圖是為本發明第一較佳實施例之電路的示意方塊 第12頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 533419 Α7 Β7 五、發明説明(ίσ) 圖; (請先閱讀背面之注意事項再填寫本頁) 第2圖是為描繪本發明第一較佳實施例之字線之控制 器電路的示意電路圖; 第3圖是為描繪本發明第一較佳實施例之運作波形的 5 示意波形圖; 第4圖是為本發明第二較佳實施例之電路的示意方塊 圖; 第5圖是為描繪本發明第二較佳實施例之字線之控制 器電路的示意電路圖; 10 第6圖是為描繪本發明第二較佳實施例之運作波形的 示意波形圖; 第7圖是為本發明第三較佳實施例之電路的示意方塊 圖; 第8圖是為描繪本發明第三較佳實施例之字線之控制 15 器電路的示意電路圖; 第9圖是為描繪本發明第三較佳實施例之運作波形的 示意波形圖; 第10圖是為描繪習知之字線之控制器電路的示意電路 圖; 經濟部智慧財產局員工消費合作社印製 20 第11圖是為描繪習知之運作波形的示意波形圖; 第12圖是為描繪另一習知之字線之控制器電路的另一 不意電路圖;及 第13圖是為描繪另一習知之運作波形的另一示意波形 圖。 第13頁 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 533419 A7 B7
五、發明説明(I —-— 5 10 15 經濟部智慧財產局員工消費合作社印製 20 實現本發明之同步半導體裝置與同步半導體裝置之檢驗 方法之第一至第二較佳實施例的詳細描述現在將會配合該 等附圖來作更洋細的描述。 於此中所揭露的較佳實施例中,詳細描述將會被提供作 為例證,在其中,藉由一個命令輸入來執行一連串資料存 取運作的下一代SDRAM係遭遇燒機應力測試。現在請參閱 第1圖所不,第一較佳實施例之電路的示意方塊圖被顯示 。第2圖顯示描繪該第一較佳實施例之字線之控制器電路 的示意電路圖。第3圖是為描繪該第—較佳實施例之運作 波形的示意波形圖。第4圖是為第二較佳實施例之電路的 示意方塊圖。第5圖是為描繪該二較佳實施例之字線之控 制器電路的示意電路圖。第6圖是為描繪該第二較佳實施 例之運作波形的不意波形圖。第7圖是為第三較佳實施例 之電路的示意方塊圖。第8圖是為描繪該第三較佳實施例 之字線之控制器電路的示意電路圖。第9圖是為描繪該第 三較佳實施例之運作波形的示意波形圖。與在習知技術中 所使用之元件相同的元件係由相同的標號標示而且該等部 件的詳細描述將會被省略。 在第1圖中所顯示之第-較佳實施例的電路方塊圖包 括兩組電路,即,—測試模式順序電路iq與― 順序=彻,作為在下-代SDRam中之用於在包含一被 作動狀_』-非被作減態之1週射執行存取運作的 電Γ右:名被作動"狀態表示—周期,在該周期中,被 她加有用於存取該記顏細胞之上升電料字、㈣輸入至 第14頁 1 -I I · (請先閎讀背面之注意事項再填寫本頁) 裝· -訂 A7 5 ο 1 5 1 ----------、聲明説明(以) %濟部智慧財產局員工消費合作社印製 〇 2 碡記憶體細胞中之切換M〇S電晶體的閘極,而且在, 之氧化物中的埸係遭遇該SDRAM中之極劇烈的電應^閘極 ^詞〃非被作動〃狀態表示-周期,在該周射,^記情: ,取之後位元線被預先充電而且被選擇之字線的構形^ 香改變在下一被作動狀態中使用的列位址來被執行。、曰 包括該測試模式順序電路10與該使用者模 一的該兩組是為在正常使用與燒機應力測試中^ 存取的電路。在下-代SDRAM +,該使用者模式順 4〇〇必須以數十億分之一秒的週期時間來運作俾可獲俨 足吊W吏用中的高速存取。另一方面,由於燒機應力測t 2限制,其會在隨同若干同步半導體裝置於同一時間二、貝I 贫一起的上升溫度下被處理,要縮減該測試模式順H剩 1〇中的週期時間是不可能的。 、“路 因此,在該使用者模式順序電路400中,在伽、宏仏 =的ACTV電路將會事先被達成,接著一 PRE電路在存= 元成之後預先充電俾可縮減週期時間的持續時間。相 下,在邊測試模式順序電路10中,由於作動狀態之持續昉 間的速率需要被延長俾執行一有效的燒機應力測試^ 小非被作動狀態中預先充電的該PRE電路將會在執行被作 動狀態中之存取的ACTV電路之前被運作。 在測試模式順序電路1〇與使用者模式順序電路4⑽ 間的切換將會由一測試模式鑑別器電路6〇執行,一、、則戈模 式輸入訊號ttst被供應至該測試模式鑑別器電路μ:吴 據在該測試模式鑑別器電路中所設定的構形,該^試^ 第15頁
(請先閲讀背面之注意事項再填寫本頁} •壯衣 訂 533419 15 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明( 式順序電路!〇或者該使用者模式順序電路_ 與該外部時鐘CLK同步地被閂鎖於該命人門+路♦㈢根據 控制命令來被運作。在本文中,該命令=二 透過-外部端輸入的本身訊號或者是為由_像=疋為 5碼器般之電路從自-或多個外部端輪入之訊號轉換二^ 根據本:施例’在第2圖中所顯示之字線控 的典型例子中,該測試模式順序電路1Q包括兩個 ^12、及一内部計時器13,來自ΝΑΝ_ΐ2 10 號將會被供應至該内部計時器13。同揭,封放m 馬出七 序電路400包括兩個NAND閘U和u^ 一内,楔式順 73,該麵D閘72的輸出訊號將會被供應至該 73。來自該測試模式順序電路1Q與該❹者模式射3 400的輸出訊號將會就每-有源訊號與預先充電心也 對應的腳D閘74和75中重新組合。該似⑽閑 出訊號將會被使用作為該内部有源訊號ACTV而該nand閘 75的輸出訊號將會被使用作為該内部預先充電訊號 該等訊號被輸入至下一級的控制器電路2〇〇俾設^與^設 該字線作動訊號WL。 〜成 從該測試模式鑑別器電路6〇之緩衝器輸出,與該 測試模式輸入訊號TTST同相位的訊號,將會被輸入至該等 NAND閘11和12俾在燒機應力測試中運作該測試模^順 序電路10。另一方面,經由該測試模式鑑別器電路6〇之 反相器62輸出,與該測試模式輸入訊號TTST相反相位的 第16頁 -ϋι-ιϋ m HI Hi·· ϋϋ n^i ρ^.^/ ϋϋ -m C请先閱讀背面之注意事項存填寫本買) tr 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇X297公釐) 533419 A7 五 5 經濟部智慧財4局員工消費合作社印製 發明説明(/4 ) 訊號,將倾輸心科 情況下運作該使用者模式順序電^ 72俾在正常運作 部時鐘CLK同步地問鎖於 °此外,以與該外 CMD為基礎的v門電路ioo之該控制命令 I㈣低旱位脈衝訊號將會 工1,71和72。該内邱箱生】八主忒專NAND閘 閘12。 預先充笔訊號PRE係輪入至該 NAND 在第2圖巾所顯不之控制器電路的運作現在將會配合 在弟3圖中所顯示之運作波 、a -口 她座士、日丨〜士 λα丄 反❿术作“述,弟3圖描繪在燒 =力測,,形’或者換句話說,在該測試模式順序 3二3 W波形°、#—存取命令咖D-⑽被供應 w 7 H 100作為一控制命令CMD時,該命令閃電 路1〇〇將“與外部日守鐘CLK同步地輸出一低準位脈衝。這 低準位脈衝讯旒,其將會被供應至該等nand閘u,7i和 72,將會僅由ό亥測試模式順序電路1〇的nand閘丄丄所接 文,因為戎測甙模式輸入訊號TTST係有源(即,高準位) 。遠低準位脈衝將會在該NAND閘11中被反相成一要被輸 入至該NAND閘75的高準位脈衝。該測試模式鑑別器電路 60中之反相器62的輸出訊號被設定至低準位以致於來自 該NAND閘72的輸出訊號與來自該内部計時器73的輸出 準位皆會被固定至高。然後,該NAND閘7 5藉由把一高準 位脈衝反相來輸出一低準位内部預先充電訊號PRE俾透過 該控制器電路2〇〇重置該字線作動訊號WL。 同時’該内部預先充電訊號PRE亦會被輸入至該NAND 閘12,其將會產生一高準位訊號作為輸出。這高準位訊號 第171 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) •裝·
. -- I -— 1 · I I 1 533419 A7 一~~' ________ B7____—_ 五、發明説明(/5 ) 其會由该内部計時器13延遲tRP,將會被輸入至該 NAND問74。被供應至該NAND閘的另一輸入訊號是為高 準位’因此來自該NAND閘74的輸出訊號將會被突然拉動 至低準位。更特別地,該閘將會輸出一内部有源訊號ACTV 5來俾透過该控制器電路2 00來重置該字線作動訊號WL。藉 著適當地構築該内部計時器13的工作時間tRP,一字線能 夠在一最小預先充電周期之後被作動,因此該電應力可以 在燒機應力測試中以最大的時間速率施加。因此,更有效 的燒機應力測試可以被執行。 10 在藉著被供應作為一控制命令CMD之存取命令 READ一CMD之非有源狀態中之該字線作動訊號WL之重置間 隔之後一段預定的時間周期,一用於設定一字線作動間隔 的Λ號’其表示該有源狀態,能夠以該存取命令 READ一CMD或同步半導體裝置,下一代SDRAM,中之訊號 15 本身為基礎來被產生。在下一代SDRAM之正常運作中與該 外部時鐘CLK同步的輸入存取命令READ一CMD允許該燒機 應力測試中之字線作動周期被設定至一預定的時間周期, 特別是在燒機應力測試中所需之字線作動周期要以比以往 更有效的形式來被設定。該字線作動周期之持續時間的增 20 加速率可以因此引領至較短的測試時間。 如果該存取命令READ_CMD,其在正常運作中作動該字 線,在燒機應力測試中被輸入的話’該字線作動訊號WL的 重置間隔在該字線的作動之前將會被置放一段預定的時間 周期。即,其能夠足以以與正常運作中之形式相同的形式 第18頁 本紙張尺度適用中國國家標準(CNS ) A4规格(2⑴X297公釐) (請先閱讀背面之注意事項再填寫本頁} -裝-
、1T 經濟部智慧財產笱員工消費合作社印製 533419 A7 B7 五 5 10 15 經濟部智慧財產局員工消費合作社印製 20 、發明説明(/6) 在燒機應力測試中供應存取命令READ一CMD,允許該等# 制戒遽在該測試與$運作中為共有,導致在燒機應力、貝、】 試中較簡單的處J里的結果]一特殊控制訊號不僅在燒機廉 力測試中被輸入的事實將會消除供測試用之電路與供挪; 用之專有外部端的需要,允許下一代SDRAM中之測試的= 少費用。 在這裡,要注意的是,該命令閂電路100是為如申请 專利範圍第2項所述的問單元,該内部計時器13是為如^ 請專利範圍第2頊所述的作動偵測器單元或者是為如申气 專利範圍第5項所述的延遲單元,該NAND閘74是為如^ 請專利範圍第2項所述的作動單元。而且,該外部時麵 CLK是為如申請專利範圍第2項所述的同步訊號,該訊^ CLK的升緣是為如申凊專利範圍第2項所述的第一同歩日卞 序。此外,被使用作為控制命令CMD的存取命八 READ-CMD是為如申請專利範圍第2項所述的同步非作& 訊號,或者是為如申請專利範圍第6項所述之在正常運作 中的同步作動訊號。來自該NAND閘12的輸出訊號是為如 申請專利範圍第2項所述的作動訊號,或者是為根據第五 特徵之至該延遲單元的輸入訊號。 在該正常運作中,該測試模式輸入訊號TTST是為低準 位而且是為非有源以致於以該存取命令READ_CMD為基礎 的低準位脈衝將會由該使用者模式順序電路◦所接受。 換句話說,被供應有低準位脈衝的NAND閘71將會輸出一 高準位脈衝來透過該NAND閘74輸出一内部有源訊號 第19頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項、再填寫本頁) 533419 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(Π ) ACTV俾可設定該字線作動訊號WL。另^一方面,由於低準 位脈衝將會於相同時間類似地輸入至該NAND閘72,一高 準位脈衝將會呈現於該NAND閘72的輸出端’該脈衝將會 由該内部計時器73延遲一間隔t1俾輸出一内部預先充電 訊號PRE來重置該字線作動訊號。由於邊間隔11將會 在該裝置中測量,僅一個存取命令READ-CMD可以引用一 個週期的完整運作。 本發明的第二較佳實施例現在將會更詳細地在下面作描 述。在第4圖中所顯示之電路的示意方塊圖中,該命令閂 電路100、該測試模式鑑別器電路6〇、及使用者模式順序 電路410會具有與在先前第一較佳實施例中所描述之電路 相同的結構。在該第二實施例中,一預先充電控制器電路 3 0被加入,該預先充電控制器電路30係用於把燒機應力 測試中之預先充電控制訊號TPRE輸入至測試模式順序電路 20以引用一預先充電運作。 第5圖中之第二較佳實施例之字線控制器電路的典型 例子包括一僅由一個NAND閘21構成的測試模式順序電路 20。該使用者模式順序電路410係由一個NAND間72與 一把來自該NAND閘72之輸出訊號輸入的内部計時器” 構成。來自該測試模式順序電路2〇與該使用者模式顺 ^ 路4 1 0的輸出訊號會為该專預先充電訊號而被年中/ 内部 5 10 15 20 NAND閘75而且會被輸入至該控制器電路200作為 預先充電訊號PRE。在這裡,關於該作動訊號, 電路100的輸出訊號會被直接輸入至該控制器雷 ^ 兒峪2〇0作 第20頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) --------0^^ II (請先閱讀背面之注意事項再填寫本頁) 533419 A7 B7 ____ 五、發明説明(/汝) 為該内部有源訊號ACTV。 (請先閱讀背面之注意事項再填寫本頁) 從該測試模式鑑別器電路60之緩衝器61輸出的訊號 會被輸入至該NAND閘21作為一與該測試模式輸入訊號 TTST同步的訊號俾可運作燒機應力測試中的測試模式順序 5 電路20。從該測試模式鏗別器電路60之反相器62輸出, 與該測試模式輸入訊號TTST反相的訊號會被供應至該 NAND閘72俾運作該正常運作中的使用者模式順序電路 410。此外,該命令閂電路1〇〇的輸出訊號,其是為以控 制命令CMD為基礎的低準位脈衝訊號,會被直接輸入至該 1〇 控制器電路200作為一内部有源訊號ACTV,及同時被輸 入至該NAND閘72。該預先充電控制訊號TPRE係經由該 預先充電控制器電路30來輸入至該NAND閘21。 經濟部智慧財產局員工消費合作社印製 在第5圖中所顯示之控制器電路的運作會配合在第6 圖中所顯示的波形來作描述。第6圖顯示燒機應力測試中 15 的波形,即,當該測試模式順序電路20在運作時的那些波 形。該預先充電控制訊號TPRE,在一存取命令READ—CMD 之前被輸入作為控制命令CMD的一低準位脈衝,會通過該 NAND閘2 1和NAND閘75來產生一内部預先充電訊號PRE 俾經由該控制器電路200重置該字線作動訊號WL。 20 與外部時鐘CLK同步的存取命令READ_CMD會在一預 先充電控制訊號TPRE之後一段預定的延遲時間被輸入至該 命令閂電路100。該命令會被送至該控制器電路200作為 一表示該内部有源訊號ACTV的低準位脈衝訊號俾設定該字 線作動訊號WL。 第21頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 533419 A7 B7 五、發明説明(β ) 更特別地,若該預先充電控制訊號TPRE係相對於作為 該存取命令READ一CMD之同步訊號之外部時鐘cLk來被言史 定為在一預定且適當的時間周期之前的話,該字線作動訊 號WL由於通過該控制器電路2〇〇之内部預先充電訊號 5 PRE的重置時間周期可以作用為最小預先充電周期,而隨 後的周期可以作用為字線作動周期,允許燒機應力測試中 的電應力以最大之持續時間的速率來被施加俾獲得更有效 的燒機應力測試。 響應於來自專有之外部端或存在之外部端的外部輸入訊 10 號,非有源狀態中之字線作動訊號WL·的重置間隔藉著該預 先充電控制訊號TPRE可以於任意時序設定。即,該字線作 動訊號WL的重置間隔可以於在該強迫至字線作動周期,該 有源狀態,之外部時鐘CLK的升緣之前任意預定的時間周 期被構築。在使用與是為下一代SDRAM之同步半導體裝置 15之正常運作中之外部時鐘CLK同步的同步作動訊號時,於 該測試中的字線作動周期可以被任意設定,允許在燒機應 力測試中所需的字線作動周期以有效方式構築。這會增加 泫字線作動之持續時間的速率俾可縮短該測試的周期。此 外,該預先充電控制訊號TPRE的輪入時序可以以任意形式 2〇 就母一測试或在一測試期間隨時調整俾可經常使該測試效 率最佳化。 在這裡,要注意的是,該命令閂電路1〇〇是為如申請 專利範圍第1項所述的閂單元,該預先充電控制器電路3〇 與遠NAND閘2 1是為如申請專利範圍第丄項所述的非作動 第22頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐了 -- " (請先閱讀背面之注意事項再填寫本頁) •裝_ 經濟部智慧財產局員工消費合作社印製 533419 經濟部智慧財產局員工消費合作社印製 A7 _ __________B7五、發明説明(<20) " "" 偵測器單元,該NAND閘K是為如申請專利範圍第工項所 ,的非作動單元。而且,該外部時鐘CLK是為如申請專利 範圍第1項所述的同步訊號,其之升緣是為如申請專利範 圍第1項所述的第一同步時序。再者,作用為一控制命令 5 CMD的存取命令READ一CMD是為如申請專利範圍第丄項所 述的同步作動訊號。該預先充電控制訊號TpRE是為如申請 專利範圍第1項所述的非作動訊號,或者如申請專利範圍 第3項所述的第一非同步控制訊號。 在邊正常運作中,该測試模式輸入訊號TTST是為低準 1〇位是為低準位,而且非被作動,因此該測試模式順序電路 20之NAND閘21的輸出將會被設定成高準位,導致跟隨 該存取命令READ一CMD的低準位脈衝會由該使用者模式順 序電路410接受。換句話說,該低準位脈衝將會作用為内 部有源訊號ACTV俾直接設定該字線作動訊號WL。該脈衝 15亦會於同一時間被輸入至該NAND閘72,會為一高準位脈 衝之NAND閘72的輸出訊號會由於該内部計時器73而被 延遲tl俾輸出一内部預先充電訊號PRE;來重置該字線作 動訊號WL。由於該間隔tl會在該裝置中被測量,僅一個 存取命令READ一CMD會引用一個週期的完整運作。 20 現在,本發明的第三較佳實施例將會在下面作更詳細的 4田述。在弟7圖之電路之示意方塊圖中的該命令閂電路 100、測試模式鑑別器電路60、使用者模式順序電路41〇 、及測試模式順序電路20係與在先前本發明之第二較佳 施例中所描述的那些相同。在本第三實施例中,一 ^ 降 第23頁 本紙張尺度適用中國國家標準(CNS)八4規格(210><297公釐) (請先閱讀背面之注意事 4 ,項再填· 裝— :寫本頁) 訂 533419 A7 ----- B7 五、發明説明(2丨) 緣傾測器電路40與-預先充電控制器電路5〇係被併合取 代用於在燒機應力測試時與外部時鐘之降緣同步地把 一預先充電控制訊號TXPRE輸入至該測試模式順序電路 2〇以引用一預先充電運作的預先充電控制器電路3〇。 5 〃在第8圖中以與先前之第二實施例相同之形式所顯示 之第三較佳實施例之字線控制器電路的典型例子中,該測 场式鑑別器電路60之緩衝器61的輸出訊號會被輸入至 3 NAND $ 21來在錢應力職巾運作該職模式順序電 路20。該測試模式則器電路6〇之反相器62的輸出訊號 1〇會被輸入至該NAND閘72來在正常運作中運作該使用者模 式順序電路410。此外,該命令閂電路1〇〇的低準位脈衝 訊號會直接供應至該控制H電路2QQ作為—内部有源訊號 ACTV及供應至该nAND @ 72。該預先充電控制器電路 的輸出訊號亦會被輸入至該NAND閘21。 15 该預先充電控制器電路50的輸出訊號,其是為一用於 與該外部時鐘CLK之降緣同步地接收該預先充電控制訊號 TXPRE的電路,是為該NAND閘輸出。該預先充電控制訊 號TXPRE的反相訊號與來自該CLK降緣偵測器電路4〇的 輸出訊號是為該NAND閘的輸出訊號。該CLK降緣偵測器 2〇電路4〇會與该外部時鐘CLK的降緣時序同步來輸出一具 有一預定寬度的高準位脈衝(在第8圖中所顯示的例子中, 三級反相器閘之延遲周期的寬度)。因此,如果一低準位預 先充電控制訊號TXPRE在這高準位脈衝期間被輸入的話, 該預先充電控制器電路50會輸出一低準位脈衝。 第24頁 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇X297公釐) (請先閲讀背面之注意事項再填寫本買) -裝·
、1T 經濟部智慧財產局員工消費合作社印製 533419 A7 ____________ B7 五、發明説明((22) 在第8圖中所顯示之控制器電路的運作會藉由在第9 圖中所顯示的波形來作描述。帛9圖顯示燒^力測試中 的波形。作為一控制命令CMD的存取命令read—cmd會與 一外部時鐘CLK之升緣同步地被輸入,而該預先^充 5器電路5〇,其與緊在先前之外部時鐘CLK的降緣同步地接 收該預先充電控制訊號TXPRE的低準位訊號,會經由該 NAND閘21與該NAND閘75把一内部預先預先充電訊號 PRE輸出至該控制器電路2〇〇來重置該字線作動訊號WLj。 與隨後之外部時鐘CLK的升緣同步,該存取命令 10 READ—CMD會在該預先充電控制訊號TXPRE之後一段預定 的時間周期被輸入至該命令閂電路1〇〇來產生一作用為一 内部有源訊號ACTV的低準位脈衝訊號,該低準位脈衝訊號 被供應至該控制器電路2 00來設定該字線作動訊號WL。 更特別地’由於該預先充電控制訊號Txpre係與一外 15 部時鐘CLK的降緣同步地被輸入,如果該降緣時序係相對 於該外部時鐘CLK之緊接之升緣在前一段適當之預定的時 間周期的話,響應於該内部預先充電訊號pRE,該字線作 動訊號WL由於該控制器電路200所作的重置周期會被構 築作為該最小預先充電周期,而隨後的周期會作為該字線 20 作動周期,在執行燒機應力測試時允許電應力在持續時間 之最大速率下被施加俾可獲得更有效的燒機應力測試。 響應於經由一專有之外部端或一現存外部端輸入之外部 訊號’要被輸入至是為下一代SDRAM之同步半導體裝置的 預先充電控制命令TXPRE,會與在正常運作中不被使用之 第25頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210'乂297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 533419 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(2b) 外部時鐘CLK的降緣同步地供應。在升緣與降緣之間的關 係可以被任意地構築,而且在非被作動狀態中之字線作動 气號WL的重置周期可以在該外部時鐘CLK之升緣之前一 奴任意的時間周期被設定,其使被作動狀態中的字線作動 5周期轉態。於燒機應力測試中的字線作動周期,在使用與 在同步半導體裝置,下一代SDRAM,之正常運作中之外部 時鐘同步的同步作動訊號時,係可以被任意構築,允許在 燒機應力測試中所需的字線作動周期以有效方式被構築。 此外,^4會增加字線作動之持續時間的速率俾可縮短測試 1〇的周期。再者,相對於該外部時鐘CLK之升緣之降緣的時 序與該預先充電控制訊號TXPRE的輸入時序能夠以任意形 式就每一測試或在一測試期間被調整俾可經常使該測試效 率最佳化。 在這裡要注意的是,該命令閂電路1〇〇是為如申請專 15利範圍第1項所述之閂單元,該CLK降緣偵測器電路4〇、 預先充電控制器電路50與NAND閘21是為如申請專利範 圍第1項所述之非作動偵測器單元,該75是為如 申請專利範圍第i項所述之非作動單元。而且,該外部時 鐘CLK是為如申請專利範圍第i項所述之同步訊號,其之 20升緣是為如申請專利範圍第1項所述之第一同步時序。再 者,作用為一控制命令CMD的存取命令Read—cmd是為如 申請專利範圍帛1項所述之同步作動訊號。該外部時鐘 CLK的降緣是為如申請專利範圍第*項所述之第二同步時 序,該預先充電控制訊號TXPRE是為如申請專利範圍^工 第26頁 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) —---- (請先閲讀背面之注意事 4 項再填、 裝— I :寫本頁)
、1T 533419 A7 _ B7 五、發明说明() 項所述之非作動訊號,或是為如申請專利範圍第4項所述 之第/同步控制訊號。 在正常的運作中,這較佳實施例,其可以扮演與先前第 二實施例類似的電路,可以測量該裝置中之tl的時序,以 5 致於僅一個存取命令READ_CMD可以引用一個週期的完整 運作。 當處理以上所述之第一至第三較佳實施例之同步半導體 裝置的燒機應力測試時,由於對測試在一測試中之數個同 步半導體裝置來說係經濟且有效率,檢驗組之電路板通常 10 被設計來接受數個相同的同步半導體裝置。由於設定包括 濕度與溫度之檢驗環境的要求,該電路板通常被容置於像 恆溫室般的環境測試室中。在這情況中,各式各樣的控制 訊號,包括像外部時鐘CLK、控制命令CMD、與預先充電 命令PRE_CMD般的命令,及像預先充電控制訊號 15 TPRE,TXPRE、測試模式輸入訊號TTST及其類似般的訊號 ,會需要個別地被供應至要被測試的每一同步半導體裝置 。此外,包括像從訊號供應器裝置至測試室之導線之負載 及其類似般的影響應被列入考量。因此,本發明之第一至 第三較佳實施例之同步半導體裝置的檢驗系統能夠於適當 20 時序供應像外部時鐘CLK、控制命令CMD、預先充電命令 PRE_CMD、及其類似般的命令,與像預先充電控制訊號 TPRE、預先充電控制訊號TXPRE、測試模式輸入訊號 TTST及其類似般的訊號。而且,所使用的檢驗系統會需要 被確保具有能夠把訊號供應至以正確且固定形式安裝於一 第27頁 本紙張尺度適用中國國家標準(CNS ) A4規格(2川>< 297公釐) (請先閱讀背面之注意事項再填寫本頁) •裝· 訂_ 經濟部智慧財產局員工消費合作社印製 533419 A7 B7 五、發明説明(25) 5 10 15 經濟部智慧財產局員工消費合作社印製 20 核驗電路板上之每一同步半導體裝置的驅動器。更特別地 ,,糸統需要具有能夠輸出具有如驅動器之足夠之輸 出電流供應量之高與低之二進位值的輪出緩衝器,或是具 有能夠輸出具有高阻抗狀態之三進位值的輸出緩衝器,該 系統可以具有彼此控制良好之驅動準位與時序俾可根據事 先輸入與儲存之外部_ GLK的頻率 '與對應之預先充電 周期相容之預先充電控制喊TPRE與txpre的輸入時序 、及從另i築單元供應之命令或外部時鐘clk的負荷比 來輸出預定的控制訊號。 在這裡要注意的是,於第n較佳實施例中所使用 的外部時鐘CLK是為從如中請專利範圍第9項或第1〇項 中所述之同步訊號供卿單元供應出來的同步訊號,其之 升緣分別是為如中請專利範圍第9項或第iq項中所述之第 一同步時序。 在以上所述的第一較佳實施例中,作用為一控制命令 CMD的存取命令READ一CMD是為從如申請專利範圍第iq 項中所述之同步非作動訊號供應器單元供應出來的同步非 作動訊號。 在以上所述的第二較佳實施例中,作用為一控制命令 CMD的存取命令READ 一 CMD是為從如申請專利範圍第9項 中所述之同步作動訊號供應器單元供應出來的同步作動訊 號,而該預先充電控制訊號TPRE是為從如申請專利範圍第 9項中所述之非作動訊號供應器單元供應出來的非作動訊號 第28頁 國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝_ -訂 533419 A7 B7 五、發明説明(26) 5 經濟部智慧財產局員工消費合作社印製 以上所述的第三較佳實施例中,作用為一控制命令 的存取命令READ 一 CMD是為從如申請專利範圍第9項 。中所述之同步作動訊號供應器單元供應出來的同步作動訊 j ’而该預先充電控制訊號TXPRE是為從如申請專利範圍 第9項中所述之非作動訊號供應器單元供應出來的非作動 訊號。 k以上之詳細描述所能察覺,在本發明第一較佳實施例 的同步半導體裝置中,由於增加測試模式順序電路丄◦中之 被作動狀態之持續時間之速率的要求俾處理有效率的燒機 應力測試’用於在一最小非被作動狀態中預先充電的pRE 電路會被運作,然後用於在被作動狀態中存取的ACTV電路 其後會運作。由於在這情況中之最小非作動周期會藉著適 當地構築該内部計時器13之測量時間tPR來獲得,一字 線會在所要求的一最小預先充電周期之後被作動,以致於 該電應力會在燒機應力測試中最大的時間速率下被施加, 允許更有效率的燒機應力測試被執行。 在本發明第二較佳實施例的同步半導體裝置中,藉由在 是為該存取命令READ_CMD之同步訊號之外部時鐘CLK之 前一適當的時間周期設定該預先充電控制訊號TPRE的時序 ,響應於該内部預先充電訊號PRE由該控制器電路200所 作之該字線作動訊號WL的重置周期會被構築為該最小預先 充電周期,而隨後的周期會作為該字線作動周期,允許燒 機應力測試中之電應力在最大之持續時間的速率下被施加 以獲得更有效率的燒機應力測試。 第29頁 本紙張尺度適用中國國家標準(CNS) A4規格(210x297公襲) (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 533419 A7 B7 5 經濟部智慧財產局員工消費合作社印製 五、發明説明(2]) 再者在本發明弟二較佳實施例的同步半導體裝置中, 由於該預先充電控制訊號TXPRE係與外部時鐘CLK的降緣 同步地輸入,藉由在使該存取命令READ—CMD同步化之外 ㈣鐘CLK之下-升緣之前—適當之時間周期設定該外部 時鐘CLK之降緣的時序’響應於該内部預先充電訊號刚 由該控制器電路20G所作之該字線作動訊號㈣的重置周 ,會被構築為最小預先充電周期’而隨後的周期會作為該 子線作動周期,允許燒機應力測試中的電應力在最大之持 續時間的速率下被施加以獲得更有效率的燒機應力測試。 、如上所述之處理本發明第一至第三較佳實施例之同步半 導體裝置之燒機應力測試的檢驗系統可以具有能夠輸出具 有如驅動器之足夠之輸出電流供應量之高與低之二進位值 的輸出緩衝器,及可以具有彼此控制良好之驅動準位與時 序俾可根據事先輸入與儲存之外部時鐘CLK的頻率、與對 應之預先充電周期相容之預先充電控制訊號TpRE與 TXPRE的輸人時序、及從另—構築單元供應之命令或外部 時鐘CLK的負荷比來輸出預定的控制訊號。 在沒有離開本發明之精神或本質特徵之下,本發明可以 以其他特定的形式來實施。 例如,在該第二較佳實施例中,雖然一典型的電路業已 舉例說明地被描述,其中,藉㈣當地設定該充電控 制訊號TPRE,要在該是為控制命令cmd之存取命令 READ_CMD之前被輸入的一低準位脈衝,的輸入時序,該 預先充電控制訊號TPRE可以構築該最小預先充電周期,^ 第30頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------0^-- (請先閱讀背面之注意事項再填寫本頁) 、tr 533419 A7 B7 五、發明説明(2汐) (請先閱讀背面之注意事項再填寫本頁) 該作動訊號與該預先充電訊號之間的關係可以被顛倒。即 ,藉由與該外部時鐘之升緣時序同步地接收一預先充電命 令PRE_CMD,而然後在其後一適當的時間周期藉由輸入非 同步作動訊號,該狀態能夠被切換至”有源”。在後者,如 5 果在一同步訊號至一非同步作動訊號之間的間隔係適當地 調整的話,在所需之最小預先充電周期之後,一字線會被 作動,以致於該電應力會在燒機應力測試中之最大的時間 速率下被施加,允許更有效率的燒機應力測試被執行。在 這裡要注意的是,該非同步作動訊號為如申請專利範圍第2 10 項中所述的作動訊號,或者為如申請專利範圍第7項中所 述的第二非同步控制訊號。 經濟部智慧財產局員工消費合作社印製 藉著與經由一專有之外部端或一現存外部端外部地輸入 之訊號對應的作動訊號,該字線作動周期,即,該字線的 有源狀態,可以於任意的時序被構築。因此,該字線作動 15 周期可以在一跟隨該外部時鐘CLK之升緣之任意的時間周 期之後被設定,其使一字線作動訊號WL轉態至處於該非被 作動狀態的重置周期。在使用與同步半導體裝置,下一代 SDRAM,之正常運作中之外部時鐘CLK同步的預先充電命 令PRE_CMD之時,於燒機應力測試中的字線作動周期可以 20 被任意地構築,允許在燒機應力測試中所需的字線作動周 期以有效率的方式被構築。再者,這會增加該字線作動之 持續時間的速率俾可縮短該測試的周期。此外,該非同步 作動訊號的輸入時序可以以任意的形式就每一測試或在一 測試期間被調整俾可經常使該測試效率最佳化。 第31頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 533419 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(2气) 在該第三較佳實施例中,雖然一典型的電路業已舉例說 明地被描述,其中,作為一控制命令CMD的存取命令 READ—CMD係與一外部時鐘CLK的升緣同步地輸入而_低 準位預先充電控制訊號TXPRE係與緊在先前之外部時鐘 CLK的降緣同步地被輸入,在該作動訊號與該預先充電訊 號之間的關係可以被顛倒。即,該存取命令READ一CMD可 以在與該外部時鐘之升緣時序同步地接收一預先充電命令 PRE—CMD之後一段適當的時間周期與一外部時鐘CLK之降 緣時序同步地輸入。在後者中,如果在一預先充電命八 PRE一CMD與一存取命令READ一CMD之間的間隔係適當地& 整的話,一字線會在所需之最小預先充電周期之後被作動 ,以致於該電應力會在燒機應力測試中之最大的時間速率 下被施加,允許更有效率的燒機應力測試被執行。在這裡 要注意的是,與外部時鐘CLK之降緣時序同步的該存取I 令READ_CMD是為如申請專利範圍第2項中所述的^乍動ζ 號,或者為如申請專利範圍第8項中所述的第二同步控制訊號。 工刺 ★響應於經由-專有之外部端或—現存之外部端輸入 雜號’要被輸入至是為下一代SDR之同步半導 的存取命令READ一⑽,會與在正常運作中不被 ' 部時鐘CLK的降緣同步地被供應。在該升 關係可以被任咅地槿箪,而日兮—〜A# 、丨兮緣之間的B 士於rT 〜構#而^子線作動周期可以在 I二K之升緣之後的一段任意的時間周期之後被設定, ,、把-予線作動訊號WL轉態至處於非被作動 5 10 15 20 第32頁 本紙張尺度適财 (請先閱讀背面之注意事項再填寫本頁) -裝· 、-口 533419 五、發明説明(3>C?) 5 10 15 經濟部智慧財產局員工消費合作社印製 20 期。在使用與该同步半導體裝置,下一代sdram,之正常 ^作中之外部時鐘CLK同步的同步非作動訊號預先充電命 θ P=1 一CMD之時’於燒機應力測試中的字線作動周期可以 被任意地構築,允許在燒機應力測試中所需之字線作動周 ^以有效率的方式構築。此外,這會增加該字線作動之持 ,,間的速率俾可縮短該_的周期。再者,相對於該外 4日$麵CLK之升緣之降緣的時序及該存取命令 的輸入時序能夠以任意的形式就每一測試或在一測試期間 被调整俾可經常使該測試效率最佳化。 根據本發明,藉著在測試中縮減非被作動狀態之持續時 間至取小以允許被作動狀態之持續時間可被任意地構築俾 可增加作動狀態之持續時間的速率,一同步半導體裝置與 其之檢驗系統可以被提供,其可以提升電應力至該妒置之 施加的效率,俾可有效率地執行燒機應力測試。 本發明之較佳實施例的先前描述業已被呈現作為描繪與 描述的用途。它並非傾向於作為限制本發明成所揭露 準形式,而且變化和改變在以上之教示下是有可能的曳2 可以從本發明的實施來獲得。被選擇與描述俾可★兒明^么 明之原理及其之實際應用以致使熟知此項技術之^仕妒= 以各種實施例和各種變化來利用本發明的實施例係適^ 預期的特定使用。本發明之範圍係傾向於由後附之主 利範圍所界定,及其之等效。 月 元件標號對照表 围-⑽預先充電命令 CMD控制命令 第33頁 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝· 、1Τ 533419 A7 B7 五、發明説明(Μ ) CLK外部時鐘 1〇〇命令閂電路 12〇單作用觸發電路 PRE内部預先充電訊號 5 2 10 閃 300内部計時器電路 10 測試模式順序電路 TTST 測試模式輸入訊號 11 NAND 閘 10 13 内部計時器 72 NAND 閘 74 NAND 閘 61 緩衝器 READ_CMD 存取命令 15 30 預先充電控制器電路 TPRE 預先充電控制訊號 TXPRE 預先充電控制訊號 110 η 13 0 NAND 電路 ACTV 内部有源訊號 WL 作動訊號 2〇〇控制器電路 tl 約定時間 4〇〇使用者模式順序電路 60 測試模式鑑別器電路 12 NAND P甲1 71 NAND 閘 73 内部計時器 75 NAND 閘 62 反相器 4 10使用者模式順序電路 20 測試模式順序電路 50 預先充電控制器電路 40 CLK降緣偵測器電路 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部智慧財產局員工消費合作社印製 第34頁 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐)

Claims (1)

  1. 5 10 申請專利範園 A8 B8 C8 D8 I在種驗模式的同步半導體裝置,其用於交替地 被作動狀態中:::非1皮:動狀態之間轉態俾可_ 序同二號 1步訊號㈣-同步時 前一 彳貞心單元’其係用於在該被作動狀態之間周期價測一非作動訊號;及 开所福、目1ΛΑ動單70 ’其係用於根據由該非作動彳貞測器單 2 nl非作動訊號來命令該非被作動狀態。 M 'tr檢驗模式的同步半導體裝置,其制於交替 == 乍動狀態與一非被作動狀態之間轉態俾可執行 在忒被作動狀態中的測試,包含:Θ單7L,其係用於與—同步訊號中之第— 序同步地閃鎖一同步非作動訊號; 才 -作動彳貞測器單元,其係用於在該非被作動之後一 丰又預定的時間周期偵測一作動訊號;及 -作動單元,其仙於根據由該作動_器單元所 偵測的作動訊號來命令該被作動狀態。 3·如申請專利範圍第1項所述之同步半導體裝置,其中· 該非作動訊號係根據從一外部源輸入之一個或者多 個第一非同步控制訊號來被產生。 夕 4 ·如申請專利範圍第1項所述之同步半導體裝置,其中· 該非作動汛號係根據從一外部源輸入且與該同步訊 號之第二同步時序同步的一個或者多個第一同步控制訊 第35頁 本紙張尺度適用t國國家樣準(CNS M4規格(2〗〇X297公釐) I·--I.----裝-- (請先閲讀背面之注意事項再填寫本頁) 、-tv 釋 m I - - · 533419 A8 B8 C8 D8 六、申請專利範圍 號來被產生。 (請先閱讀背面之注意事項再填寫本頁) 5·如申請專利範圍第2項所述之同步半導體裝置,其中: 該作動偵測器單元是為一延遲單元,其係用於根據 從該同步非作動訊號產生出來之訊號或根據本身之同步 5 非作動訊號來測量一預定的延遲時間;及 該作動訊號是為一至該延遲單元的輸入訊號。 6·如申請專利範圍第5項所述之同步半導體裝置,其中: 該同步非作動訊號是為正常運作中的同步作動訊號 〇 10 7·如申請專利範圍第2項所述之同步半導體裝置,其中: 該作動訊號是為根據從一外部源輸入之一個或多個 第二非同步控制訊號來被產生的訊號。 8·如申請專利範圍第2項所述之同步半導體裝置,其中: 該非作動訊號係根據從一外部源輸入之一個或多個 15 第二同步控制訊號且與該同步訊號之第二同步時序同步 地被產生。 9 · 一種交替地在一被作動狀態與一非被作動狀態之間轉態 俾可執行該被作動狀態中之測試之同步半導體裝置的檢 驗系統,包含: 經濟部智慧財產局員工消費合作社印製 20 一同步訊號供應器單元,其係用於把同步訊號供應 至該同步半導體裝置; 一同步作動訊號供應器單元,其係用於與該同步訊 號之第一同步時序同步地把同步作動訊號供應至該同步 半導體裝置;及 第36頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 533419 8 8 8 8 ABCD 六、申請專利範圍 一非作動訊號供應器單元,其係用於在該被作動狀 態之前一段預定的時間周期把非作動訊號供應至該同步 半導體裝置。 1 〇 · —種交替地在一被作動狀態與一非被作動狀態之間轉 5 態俾可執行該被作動狀態中之測試之同步半導體裝置 的檢驗系統,包含: 一同步訊號供應器單元,其係用於把同步訊號供 應至該同步半導體裝置; 一同步非作動訊號供應器單元,其係用於與該同 10 步訊號之第一同步時序同步地把同步非作動訊號供應 至該同步半導體裝置;及 一作動訊號供應器單元,其係用於在該非被作動 狀態之後一段預定的時間周期把作動訊號供應至該同 步半導體裝置。 15 11·如申請專利範圍第9項所述之同步半導體裝置的檢驗 系統,其中: 該等非作動訊號係根據從一外部源輸入之一個或 多個第一非同步控制訊號來被產生。 12·如申請專利範圍第10項所述之同步半導體裝置的檢驗 20 系統,其中: 該等同步非作動訊號係根據從一外部源輸入之一 個或多個第一非同步控制訊號來被產生。 13 · —種偵測交替地在一被作動狀態與一非被作動狀態之 間轉態俾可執行該被作動狀態中之測試之同步半導體 第37頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -φ-裝· >項再填寫太 訂 經濟部智慧財產局員工消費合作社印製 533419 ABCD 六、申請專利範圍 裝置的方法,包含如下之步驟: 在該被作動狀態之前一段預定的時間周期偵測一 非作動訊號; 轉態至該非被作動狀態; 5 然後,與一同步訊號之第一同步時序同步地閂鎖 一同步作動訊號;及 轉態至該被作動狀態。 14 · 一種偵測交替地在一被作動狀態與一非被作動狀態之 間轉態俾可執行該被作動狀態中之測試之同步半導體 10 裝置的方法,包含如下之步驟: 與一同步訊號之第一同步時序同步地閂鎖一同步 非作動訊號; 轉態至該非被作動狀態; 在該非被作動狀態之後一段預定的時間周期偵測 15 —作動訊號;及 轉態至該有源狀態。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第38頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW090111325A 2000-11-30 2001-05-11 Synchronous semiconductor device, and inspection system and method for the same TW533419B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000365053A JP4712183B2 (ja) 2000-11-30 2000-11-30 同期型半導体装置、及び試験システム

Publications (1)

Publication Number Publication Date
TW533419B true TW533419B (en) 2003-05-21

Family

ID=18835894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090111325A TW533419B (en) 2000-11-30 2001-05-11 Synchronous semiconductor device, and inspection system and method for the same

Country Status (4)

Country Link
US (5) US6559669B2 (zh)
JP (1) JP4712183B2 (zh)
KR (1) KR100715953B1 (zh)
TW (1) TW533419B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712183B2 (ja) * 2000-11-30 2011-06-29 富士通セミコンダクター株式会社 同期型半導体装置、及び試験システム
KR100499626B1 (ko) * 2000-12-18 2005-07-07 주식회사 하이닉스반도체 반도체 메모리 장치
DE10136700B4 (de) * 2001-07-27 2008-03-27 Qimonda Ag Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung
JP2004185686A (ja) 2002-11-29 2004-07-02 Toshiba Corp 半導体記憶装置
KR100560646B1 (ko) * 2002-12-20 2006-03-16 삼성전자주식회사 지연된 오토프리챠지 기능을 갖는 반도체 메모리 장치
KR100557948B1 (ko) * 2003-06-20 2006-03-10 주식회사 하이닉스반도체 메모리 장치의 테스트 방법
JP4242741B2 (ja) * 2003-09-19 2009-03-25 パナソニック株式会社 デバッグ用信号処理回路
KR100573828B1 (ko) * 2003-12-29 2006-04-26 주식회사 하이닉스반도체 셀데이터의 손실을 방지하기 위한 반도체 메모리 소자
US7408832B2 (en) * 2006-03-21 2008-08-05 Mediatek Inc. Memory control method and apparatuses
JP4299856B2 (ja) * 2006-12-14 2009-07-22 エルピーダメモリ株式会社 半導体装置
TWI423256B (zh) * 2008-10-29 2014-01-11 Etron Technology Inc 資料感測裝置與方法
US8213242B2 (en) * 2010-09-23 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cells having a row-based read and/or write support circuitry
JP2012203970A (ja) * 2011-03-28 2012-10-22 Elpida Memory Inc 半導体装置及び半導体装置の制御方法
JP2013004136A (ja) 2011-06-15 2013-01-07 Elpida Memory Inc 半導体装置
KR20160002106A (ko) 2014-06-30 2016-01-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법
CN105207657B (zh) * 2015-09-18 2017-12-22 芯佰微电子(北京)有限公司 一种利用负电压进入芯片测试模式的电路
US11139014B2 (en) * 2019-11-05 2021-10-05 Micron Technology, Inc. Quick precharge for memory sensing

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry
JP2762833B2 (ja) * 1992-02-27 1998-06-04 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
US5394443A (en) * 1993-12-23 1995-02-28 Unisys Corporation Multiple interval single phase clock
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US5619461A (en) * 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having internal state monitoring circuit
US5965902A (en) * 1995-09-19 1999-10-12 Micron Technology Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
US20020071325A1 (en) * 1996-04-30 2002-06-13 Hii Kuong Hua Built-in self-test arrangement for integrated circuit memory devices
US5727001A (en) * 1996-08-14 1998-03-10 Micron Technology, Inc. Circuit and method for testing an integrated circuit
JPH10228772A (ja) * 1997-02-18 1998-08-25 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3189745B2 (ja) * 1997-06-27 2001-07-16 日本電気株式会社 同期式半導体記憶装置
JP3803463B2 (ja) * 1997-07-23 2006-08-02 エルピーダメモリ株式会社 半導体記憶装置
JPH11144497A (ja) * 1997-11-13 1999-05-28 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100282975B1 (ko) * 1997-11-13 2001-03-02 다니구찌 이찌로오, 기타오카 다카시 워드선의 활성화/비활성화 타이밍을 임의로 제어하는 회로를 포함하는 동기형 반도체 기억 장치
JP3169071B2 (ja) * 1998-04-27 2001-05-21 日本電気株式会社 同期型半導体記憶装置
US6137301A (en) * 1998-05-11 2000-10-24 Vanguard International Semiconductor Company EPROM used as a voltage monitor for semiconductor burn-in
JP3319394B2 (ja) * 1998-06-30 2002-08-26 日本電気株式会社 半導体記憶装置
JP2000021198A (ja) * 1998-06-30 2000-01-21 Mitsubishi Electric Corp 同期型半導体集積回路装置
US6489819B1 (en) * 1998-10-27 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device allowing testing by low speed tester
JP2000207900A (ja) * 1999-01-12 2000-07-28 Mitsubishi Electric Corp 同期型半導体記憶装置
JP4204685B2 (ja) * 1999-01-19 2009-01-07 株式会社ルネサステクノロジ 同期型半導体記憶装置
US6415403B1 (en) * 1999-01-29 2002-07-02 Global Unichip Corporation Programmable built in self test for embedded DRAM
US6061285A (en) * 1999-11-10 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of executing earlier command operation in test mode
JP4712183B2 (ja) * 2000-11-30 2011-06-29 富士通セミコンダクター株式会社 同期型半導体装置、及び試験システム
US6861860B2 (en) * 2002-05-17 2005-03-01 Stmicroelectronics, Inc. Integrated circuit burn-in test system and associated methods
US8063650B2 (en) * 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
JP2007232626A (ja) * 2006-03-02 2007-09-13 Denso Corp テストモード設定回路

Also Published As

Publication number Publication date
US20020066058A1 (en) 2002-05-30
US7663392B2 (en) 2010-02-16
JP4712183B2 (ja) 2011-06-29
US6559669B2 (en) 2003-05-06
US7378863B2 (en) 2008-05-27
US20080204067A1 (en) 2008-08-28
US20050111293A1 (en) 2005-05-26
KR100715953B1 (ko) 2007-05-09
US6891393B2 (en) 2005-05-10
US20030140290A1 (en) 2003-07-24
JP2002170398A (ja) 2002-06-14
KR20020042393A (ko) 2002-06-05
US20100052727A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
TW533419B (en) Synchronous semiconductor device, and inspection system and method for the same
US7200069B2 (en) Semiconductor memory device having external data load signal synchronous with data strobe signal and serial-to-parallel data prefetch method thereof
JP3695902B2 (ja) 半導体記憶装置
KR100336241B1 (ko) 정적 랜덤 액세스 모듈 및 반도체 모듈 검사 방법
JP2005514721A (ja) マルチモード同期メモリーデバイス及びその動作方法及び試験方法
KR100330072B1 (ko) 반도체 메모리 장치
JP3792602B2 (ja) 半導体記憶装置
US6990032B2 (en) Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof
JPH09120672A (ja) 同期式半導体メモリ
JP4217848B2 (ja) リフレッシュ制御回路
TW466492B (en) Semiconductor storage device, and method for generating timing of signal for activating internal circuit thereof
KR101747885B1 (ko) 시프트 회로
JPH11297097A (ja) 半導体記憶装置
KR100259336B1 (ko) 반도체 소자의 오토 리프레쉬 제어회로
US20090268626A1 (en) Semiconductor integrated circuit with test mode
US20080068906A1 (en) Method and apparatus for testing a memory device
KR100935601B1 (ko) 반도체 메모리 장치의 어드레스 버퍼 제어회로
KR100282975B1 (ko) 워드선의 활성화/비활성화 타이밍을 임의로 제어하는 회로를 포함하는 동기형 반도체 기억 장치
KR0172351B1 (ko) 셀프 번-인 테스트 회로를 가지는 반도체 메모리장치
KR0154745B1 (ko) 반도체 메모리장치의 데이타 출력회로 및 방법
JP2003098236A (ja) ダイナミック・バーンイン装置
KR20030033511A (ko) 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법
JP4139791B2 (ja) 半導体記憶装置
JP2003068099A (ja) 半導体記憶装置
JP2002056675A (ja) クロック発生回路およびそれを用いた同期型半導体記憶装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees