SU903989A1 - Устройство дл контрол и коррекции адресных сигналов дл пам ти последовательного действи - Google Patents

Description

(5) УСТРОЙСТВО дл  КОНТРОЛЯ и КОРРЕКЦИИ АДРЕСНЫХ СИГНАЛОВ ДЛЯ ПАМЯТИ ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ

I

Изобретение относитс  к запоминающим устройствам.

Известно устройство дл  контрол  адресных сигналов, которое содержит регистр адреса, шифратор и схему сравнени . В этом устройстве контроль правильности обращени  по заданному адресу осуществл етс  путем сравнени  контрольного кода адреса по некоторому модулю, поступающему одновременно с кодом адреса на регистр адреса, с контрольным кодом адреса , полученным на выходе шифратора кода адреса С13.

Недостатком известного устройства  вл етс  большой объем аппаратуры и невозможность коррекции неправильно выбранного адреса.

Наиболее близким к предлагаемому  вл етс  устройство дл  контрол  выборки адресов, содержащее последовательно соединенные формирователь продвигающих импульсов, регистр синхроимпульсов , усилитель считывани  синхроимпульсов , счетчик синхроимпульсов , блок сравнени , второй вход которого соединен с выходом регистра адреса, и блок местного управлени , причем выход формировател  .продвигающих импульсов соединен также последовательно с маркерным регистром , усилителем считывани  маркера и со вторым входом счетчика синхв роимпульсов С2.

Недостатком известного устройства  вл етс  отсутствие контрол  правильности выбора адреса и невозможность его коррекции, что снижает надежность устройства.

Цель изобретени  - повышение надежности устройства.

.Поставленна  цель достигаетс  тем, jQ что в устройство дл  контрол  и коррекции адресных сигналов дл  пам ти последовательного действи , содержащее регистр адреса, формирователь продвигающих импульсов, регистр маркера , регистр синхроимпульсов, усилитель синхроимпульсов, усилитель маркерных игчпульсов, счетмик синхроимпульсов , первую схему сравнени  и блок управлени , причем выход формиро вател  продвигающих импульсов подключен ко входам регистра синхроимпульсов и регистра маркеров, выходы которых подключены соответственно ко входам усилител  синхроимпульсов и усилител  маркерных сигналов, выходы которых соединены соответственно с первым и вторым входами счетчика синх роимпульсов, входы первой схемы сравнени  соединены соответственно с первым выходом счетчика синхроимпульсов и выходом регистра адреса а выход подключен к одному из входов бло ка управлени , введены дешифратор. втора  схема сравнени  и счетчик про двигающих импульсов, входы которого подключены- соответственно к выходам усилител  маркерных импульсов и формировател  продвигающих импульсов, выходы - к первым входам второй схемы сравнени  и дешифратора, второй и третий входы которого соединены соответственно с выходом второй схемы сравнени  и вторым выходом счетчика синхроимпульсов, одни из выходов дешифратора  вл ютс  управл ющими выходами устройства, другой выход подклю чен к первому входу счетчика синхроимпульсов , первый выход которого под ключен ко второму входу второй схемы сравнени . На чертеже приведена структурна  схема предлагаемого устройства. Устройство содержит формирователь 1 продвигающих импульсов, регистр 2 синхроимпульсов, усилитель 3 синхроимпульсов, счетчик k синхроимпульсов , регистр 5 маркера, усилитель 6 маркерных импульсов, счетчик продвигающих импульсов, первую схему 8 сравнени , регистр 9 адреса, вторую схему 10 сравнени , дешифратор 11 и блок 12 управлени . Входы счетчика 7 подключены соответственно к выходам усилител  б и формировател  1, а выходы - к первым входам схемы 10 сравнени  и дешифратора 11, второй вход которого соединен с выходом схемы 10 сравнени , второй вход которой подключен к первому выходу счетчика , второй выход которого соединен с третьим входом дешифратора 11. Одни из выходов дешифратора 11  вл ютcq управл ющими 90 4 выходами устройства (соединены со входами блока 12), другой выход подключен к первому входу счетчика Ц, второй вход которого соединен с выходом усилител  6. Устройство работает следующим образом . Перед началом работы счетчики Ц и 7 наход тс  в нулевом состо нии, а маркер находитс  на выходе регистра 5- В регистре 9 хранитс  код адреса числа, с которого следует начать считывание (запись) . При устройства маркерный импульс через усилитель 6 поступает на одни из входов счетчиков А и 7t разреша  прохождение соответствующих импульсов на их другие (счетные) входы. Каждый синхроимпульс соответствует одной адресной позиции, так что состо ние счетчика 4 совпадает с адресом числа, которое в данный момент находитс  в зоне считывани . Этот адрес схемой 8 сравнени  сравниваетс  с адресом , хранимым в регистре 9. При соепадении адресов в счетчике k и регистре 9 схема 8 сравнени  выдает сигнал в блок 12, который в свою очередь формирует сигнал разрешени  считывани  РСц или разрешени  записи РЗц в зависимости от установленного режима работы запоминающего устройства (считывание Сц или запись 3ч). Кроме того, блок 12 вырабатывает сигнал С, поступающий в ЦВМ и свидетельствующий о том, что поиск заданного адреса закончен и зaпo инaющee устройство готово к обмену информацией. При.безошибочной работе устройства , описанной выше, схема 10 сравнени  и дешифратор 11 не оказывают на не.го вли ни . Ошибки в работе запоминающего устройства , существенные с точки зрени  взаимодействи  его с ЦВМ, св заны со сбо ми или отказами регистра 2 или усилител  3 что приводит, например, к пропаданию синхроимпульса, счетчика синхроимпульсов Ц, счетчика 7 продвигающих импульсов. При этом одновременные отказы нескольких элементов считаютс  маловеро тными . В первом случае состо ние счетчи«а i отличаетс  на единицу (в сторону меньших адресов) от состо ни  счетчика 7 который фиксирует правильный текущий адрес. В св зи с этим со схемы 10 сравнени  на вход дешифратора поступает сигнал несовпадени  кодов. Сигнал ч: соответствующего выхода дешифратора 11 поступает на вход счетчика i, добавл   к его содержимому единицу и тем самым корректиру  ошибку .

Во втором случае,при неправильной работе собственно счетчика 4 ошибка обнаруживаетс  схемой встроенного контрол  счетчика А (.не показана) и сигнал с выхода счетчика 4 поступает на чход дешифратора 11. Кроме того, срабатывает схема 10 сравнени , сигнал с выхода которой также поступает на вход дешифратора 11 В соответствии с входны н сигнолами , возбуждаетс  один из выходов дешифратора 11 и сигнал поступает на вход блока 12. При ошибочном срабатывании схемы встроенного контрол  счетчика k (при этом собственно счетчик 4 работает нормально) схема 10 сравнени  не работает и возбуждаетс  другой выход дешифратора 11, сигнал с которого также поступает на вход блока 12.

В третьем случае работа устройства происходит аналогично второму случаю . При неправильной работе счетчи1ка 7 срабатывают схема встроенного контрол  счетчика 7 (не показана) и схема 10 сравнени . При ошибочном срабатывании схемы встроенного контрол  ее сигнал поступает на вход деширфатора 11. Ссютветствую14ие сигналы дешифратора М подаютс  в блок 12.

Неправильна  работа счетчиков и 7, а также их схем встроенного контрол , не могут быть скорректированы, поэтому в таких случа х блок 12 вырабатывает сигнал останова устройства с одновременной фиксацией неисправного блока..

Таким образом, предлагаемое устройство позвол ет повысить надежность выборки адресов в пам ти псследова|тельного действи , так как оно не только обнаруживает и локализует ошибки , возникающие в процессе его работы , но и устран ет последстви  наиболее веро тных и опасных из них ошибок в работе регистра 2 синхроимпульсов и усилител  3 синхроимпульсов .

Claims (2)

1. Формула изобретени 

   Устройство дл  контрол  и коррекции адресных сигналов дл  пам ти последовательного действи , содержащее регистр адреса, формирователь продвигающих импульсов, регистр маркера регистр синхроимпульсов, усилитель синхроимпульсов, усилитель маркерных импульсов, счетчик синхроимпульсов , первую схему сравнени  и блок управлени , причем выход формировател  продвигающих импульсов подключен ко входам регистра синхроимпульсов и регистра маркеров, выходы которых подключены соответственно ко входам усилител  синхроимпульсов и усилител  маркерных сигналов, выходы которых соединены соответственно с первым и вторым входаьш синхроимпульсов, входы первой схемы сравнени  соединены соответственно с nepBbiM выходом счетчика синхроимпульсов и выходом регистра адреса, а выход подключен к одному из входов блока управлени , отли чающее с   тем, что, с целью повышени  надежности устройства, оно содержит дешифратор, вторую схему сравнени  и счетчик продвигающих импульсов, входы которого подключены соответственно к выходам усилител  маркерных импульсов и формировател  продвигающих импульсов, а выходы - к первым входам второй схемы сравнени  и дешифратора , второй и третий входы коiToporo соединены соответственно с выходом второй схемы сравнени  и вторым выходом счетчика синхроимпульсов одни из выходов дешифратора  вл ютс  управл ющими выходами устройства, другой выход подключен к первому входу счетчика синхроимпульсов, первый выход которого подключен ко бторому входу второй схемы сравнени .

   Источники информации, прин тые во внимание при экспертизе

   :. Патент США К 3270310, кл. .1, опублик. 1966.
2. 2. ИЫгин А.Г., Дерюгин А.А. Цифровые вычислительные машины. М., Энер1975 , с. 355 (прототип).

   ги ,

   I

   v

   f f

   I t l V / г

   t fV