[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170008733A - 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기 - Google Patents

고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20170008733A
KR20170008733A KR1020167030910A KR20167030910A KR20170008733A KR 20170008733 A KR20170008733 A KR 20170008733A KR 1020167030910 A KR1020167030910 A KR 1020167030910A KR 20167030910 A KR20167030910 A KR 20167030910A KR 20170008733 A KR20170008733 A KR 20170008733A
Authority
KR
South Korea
Prior art keywords
layer
floating diffusion
photodiode
gate
oxide film
Prior art date
Application number
KR1020167030910A
Other languages
English (en)
Other versions
KR102404288B1 (ko
Inventor
타쿠야 사노
류세이 나이토
카즈노부 오타
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20170008733A publication Critical patent/KR20170008733A/ko
Application granted granted Critical
Publication of KR102404288B1 publication Critical patent/KR102404288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/374—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은, 포토 다이오드의 전송 특성의 저감을 억제할 수 있도록 하는 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기에 관한 것이다. 실리콘 기판(25)에 형성되는 포토 다이오드(42)의 층과, 동일한 깊이에 도달하도록, 플로팅 디퓨전(56)을 형성하고, 그들 사이에 전송 트랜지스터의 게이트(55)를 형성한다. 이 때, 전송 트랜지스터의 게이트(55)에 의해 개폐가 제어되는 채널(44)은, 포토 다이오드(42)가 형성되는 실리콘 기판(25)에 형성되는 구성으로 한다. 이와 같은 구성에 의해, 포토 다이오드(42)에 축적된 전하는, 깊이 방향에 대해 수직한 방향으로 플로팅 디퓨전에 전송시키는 것이 가능해지고, 깊이 방향으로 전송 경로를 설정함으로써 전송 경로가 없어짐으로써 생기는 전송 특성의 저감이 억제된다. 본 기술은, 고체 촬상 소자에 적용할 수 있다.

Description

고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기{SOLID-STATE IMAGING ELEMENT, METHOD FOR MANUFACTURING SOLID-STATE IMAGING ELEMENT, AND ELECTRONIC DEVICE}
본 기술은, 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기에 관한 것으로, 특히, 포토 다이오드로부터의 전하 전송 특성의 저하를 억제할 수 있도록 한 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기에 관한 것이다.
종래, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서에서는, 화소 사이즈의 미세화가 진행됨에 따라, 포토 다이오드(PD)의 개구율을 최대화하기 위해, 화소를 공유하는 기술(화소 공유 기술)이 채용되는 것이 많아지고 있다. 이 화소 공유 기술은, 복수의 화소 사이에서 트랜지스터를 공유하여, 화소부에서의 포토 다이오드 이외의 소자의 점유 면적을 최소화함에 의해, 포토 다이오드의 개구 면적을 확보하는 기술이다. 이 화소 공유 기술을 이용함에 의해, 포토 다이오드의 예를 들면 포화 신호량이나 감도 등의 특성을 개선하는 것이 가능해진다(특허 문헌 1 내지 4 참조).
상기한 구조에서 트랜지스터가 형성되는 층은 포토 다이오드가 형성되는 층의 위에 에피택셜층으로서 형성된다. 또한 포토 다이오드로부터 플로팅 디퓨전으로의 전하 전송 방법으로서는 종형 트랜지스터를 이용하는 방법이나 II(Ion Implant)로 연결하는 II plug 방법 등이 채용되고 있다.
특허 문헌 1 : 일본국 특개2010-147965호 공보 특허 문헌 2 : 일본국 특개2010-212288호 공보 특허 문헌 3 : 일본국 특개2007-115994호 공보 특허 문헌 4 : 일본국 특개2011-049446호 공보
그런데, 상술한 기술을 이용하여, 종래의 매입 포토 다이오드를 갖는 이면 조사 형 CMOS 이미지 센서를 구성하면, 포토 다이오드와 플로팅 디퓨전이 화소 평면에 대해 수직 방향으로 적층된 구조가 된다. 이 때문에, 포토 다이오드로부터 플로팅 디퓨전으로 전하를 전송하는 경로는, 종형 트랜지스터나 II로 접속하는 II plug 등 화소 평면에 대해 수직 방향의 전송 경로를 구성할 필요가 있다.
그러나, 수직 방향으로 전송 경로가 구성되면, 전체로서 전송 경로가 길어지기 때문에, 화소 신호가 되기 전하의 전송 특성이 저하되어 버리는 일이 있다. 또한, 전송 경로 확보를 위한 II plug를 형성하는 영역을 확보하고 나서 매입 포토 다이오드를 형성할 필요가 있어서, 포토 다이오드를 형성하는 층에서의 레이아웃 패턴이 제약되어 버리는 일이 있다. 또한, 전송 게이트가 형성되기 전에, 매입 포토 다이오드를 형성할 필요가 있기 때문에, 셀프 얼라인 II(Ion Implant)를 사용할 수가 없어서, 수직 방향으로 적층된 포토 다이오드와 플로팅 디퓨전과의 맞춤에 대한 로버스트성이 저하되어 버리는 일이 있다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것이고, 특히, 플로팅 디퓨전을 포토 다이오드와 동일한 깊이에 형성함으로써, 전송 경로를 화소 평면에 대해 평행하게 되는 방향(수평 방향)으로 구성할 수 있도록 하여, 전송 특성의 저하를 억제하는 것이다.
본 기술의 한 측면의 이면 조사형의 고체 촬상 소자는, 제1의 층에 형성되는 화소 트랜지스터와, 상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와, 상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고, 상기 전송 트랜지스터는, 상기 제1의 층에 매입하여 형성된다.
상기 전송 트랜지스터의 게이트는, 상기 제2의 층에 형성되도록 할 수 있다.
상기 포토 다이오드에서 전송된 전하를 검출하는 플로팅 디퓨전을 또한 포함시키도록 할 수 있고, 상기 플로팅 디퓨전은, 상기 제2의 층을 포함하는 위치에 형성되도록 할 수 있다.
상기 플로팅 디퓨전은, 그 일부가, 상기 포토 다이오드의 일부와 광의 입사 방향에 대해 동일한 깊이가 되도록 구성되고, 상기 동일한 깊이의 상기 플로팅 디퓨전의 일부와, 상기 포토 다이오드의 일부와의 사이에, 상기 전송 트랜지스터에 의해 개폐가 제어되는 채널이 형성되도록 할 수 있다.
상기 플로팅 디퓨전은, 전체를 일체로 한 구성으로 되고, 상기 제1의 층을 관통하여, 상기 제2의 층을 포함하는 위치에 형성되도록 할 수 있다.
상기 플로팅 디퓨전은, 상기 제1의 층과, 상기 제2의 층의, 각각에 분리하여 형성되도록 할 수 있다.
상기 플로팅 디퓨전은, 상기 제2의 층에 형성되고, 상기 플로팅 디퓨전을 전기적으로 접속하는 콘택트가, 상기 제1의 층을 관통하도록 굴착되어 형성되도록 할 수 있다.
상기 제1의 층에서, 상기 화소 트랜지스터를 끼우도록, 상기 화소 트랜지스터의 드레인 및 소스의 각각에 인접하는 위치에 산화막이 형성되도록 할 수 있다.
상기 제2의 층에, 상기 제1의 층의 상기 산화막과 대응하는 위치에, 연속적인 구성으로서, 매입 산화막이 형성되도록 할 수 있다.
상기 제1의 층, 및 상기 제2의 층과의 경계면으로서, 상기 제2의 층상의, 상기 포토 다이오드의 표면측 피닝층은, p형의 에피택셜 성장에 의해 형성되도록 할 수 있다.
상기 표면 피닝층은, in-site doped Epi 성장에 의해 형성되도록 할 수 있다.
상기 플로팅 디퓨전과, 상기 전송 트랜지스터의 게이트 사이에 게이트 산화막 이상의 두께의 산화막이 형성되도록 할 수 있다.
상기 플로팅 디퓨전은, 상기 제2의 층에 형성되고, 상기 플로팅 디퓨전을 전기적으로 접속하는 메탈 배선이, 상기 제1의 층을 관통하도록 굴착되어 형성되도록 할 수 있다.
상기 전송 트랜지스터의 게이트를 둘러싸도록 게이트 산화막 이상의 두께의 산화막이 형성되도록 할 수 있다.
상기 전송 트랜지스터의 게이트의 보텀부만이 상기 플로팅 디퓨전과, 상기 포토 다이오드를 타고넘도록 형성되도록 할 수 있고, 그 밖의 부위는, 상기 보텀부보다도 지름이 작게 형성되도록 할 수 있다.
본 기술의 한 측면의 이면 조사형의 고체 촬상 소자의 제조 방법은, 제1의 층에 형성되는 화소 트랜지스터와, 상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와, 상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고, 상기 전송 트랜지스터가, 상기 제1의 층에 매입하여 형성되는 이면 조사형의 고체 촬상 소자의 제조 방법에 있어서, 상기 제1의 층이 형성된 후, 상기 제1의 층에, 상기 전송 트랜지스터의 게이트가, 상기 제2의 층에 형성되도록 굴착부를 형성하고, 상기 게이트가, 상기 제2의 층에 형성되도록, 상기 굴착부에 상기 전송 트랜지스터를 형성한다.
본 기술의 한 측면의 이면 조사형의 고체 촬상 소자를 구비한 전자 기기는, 제1의 층에 형성되는 화소 트랜지스터와, 상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와, 상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고, 상기 전송 트랜지스터는, 상기 제1의 층에 매입하여 형성된다.
본 기술의 한 측면에서는, 화소 트랜지스터가 제1의 층에 형성되고, 포토 다이오드가 상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되고, 전송 트랜지스터에 의해 상기 포토 다이오드의 전하의 전송이 제어되고, 상기 전송 트랜지스터가, 상기 제1의 층에 매입하여 형성된다.
본 기술의 한 측면에 의하면, 포토 다이오드에 축적된 전하의 전송 특성의 저하를 억제하는 것이 가능해진다. 또한, 전송 경로를 확보하기 위해 포토 다이오드가 형성되는 층의 패턴의 제약을 저감시키는 것이 가능해진다. 또한, 화소 트랜지스터와, 포토 다이오드가 형성되는 층끼리의 맞춤에 대한 로버스트성(性)의 저하를 억제하는 것이 가능해진다.
도 1은 본 기술의 제1의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 2는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 플로 차트.
도 3은 도 1의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 4는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 5는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 6은 도 1의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 7은 도 1의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 8은 도 1의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 9는 본 기술의 제2의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 10은 본 기술의 제3의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 11은 본 기술의 제4의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 12는 본 기술의 제5의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 13은 본 기술의 제6의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 14는 본 기술의 제7의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 15는 도 14의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 16은 본 기술의 제8의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 17은 도 16의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 18은 본 기술의 제9의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 19는 도 18의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 20은 본 기술의 제10의 실시의 형태인 고체 촬상 소자의 구성례를 설명하는 도면.
도 21은 도 20의 고체 촬상 소자의 제조 방법을 설명하는 도면.
도 22는 본 기술의 제11의 실시의 형태인 고체 촬상 소자를 구비한 촬상 장치를 포함하는 전자 기기의 구성례를 설명하는 도면.
또한, 설명은 이하의 순서로 행한다.
1. 제1의 실시의 형태(플로팅 디퓨전을 포토 다이오드가 형성되는 층까지 굴착되어 형성하는 예)
2. 제2의 실시의 형태(플로팅 디퓨전을 포토 다이오드가 형성되는 층과, 화소 트랜지스터가 형성되는 층의 각각에 분리하여 형성하는 예)
3. 제3의 실시의 형태(플로팅 디퓨전을 포토 다이오드가 형성되는 층에 형성하고, 에피택셜층에 콘택트를 굴착되어 형성하는 예)
4. 제4의 실시의 형태(화소 트랜지스터를 끼우도록 산화막을 형성하는 예)
5. 제5의 실시의 형태(화소 트랜지스터를 끼우도록 산화막을 형성하고, 또한, 포토 트랜지스터가 형성되는 실리콘 기판에도 접속하고 굴착부 산화막을 형성하는 예)
6. 제6의 실시의 형태(표면 피닝층을 in-site doped 성장에 의해 형성하는 예)
7. 제7의 실시의 형태(전송 트랜지스터의 게이트와 플로팅 디퓨전 사이에 산화막을 형성하는 예)
8. 제8의 실시의 형태(전송 트랜지스터의 게이트와 플로팅 디퓨전 사이에 산화막을 형성하고, FD 콘택트를 메탈 배선으로 하는 예)
9. 제9의 실시의 형태(전송 트랜지스터의 게이트와 플로팅 디퓨전 사이에 더하여, 게이트를 둘러싸도록 산화막을 형성하는 예)
10. 제10의 실시의 형태(전송 트랜지스터의 게이트와 플로팅 디퓨전 사이에 더하여, 게이트를 둘러싸도록 산화막을 형성하고, 게이트의 보텀부만을 실행 폭으로 하고, 그 이외를 가늘게 하는 예)
11. 제11의 실시의 형태(본 기술의 고체 촬상 소자를 갖는 촬상 장치를 구비한 전자 기기의 구성례)
<1. 제1의 실시의 형태>
도 1은, 본 기술을 적용한 고체 촬상 소자의 제1의 실시의 형태의 구성례를 도시한 도면이다. 또한, 도 1의 고체 촬상 소자는, 이면 조사형의 고체 촬상 소자이다. 도 1에서는, 고체 촬상 소자에 대한 입사광의 진행 방향(깊이 방향)은, 도면 중의 하방향부터 상방향이고, 이후에서는, 도면 중의 각 층에서의 상방의 면이 표면이고, 하방의 면이 이면인 것으로 한다. 따라서, 도면 중의 하부가 깊은 위치이고, 이에 대해, 도면 중의 상부가 얕은 위치이다. 또한, 도 1은, 고체 촬상 소자의 1화소분의 측면 단면도이다.
도면 중의 아래로부터, 입사광의 진행 방향의 선두 위치에 온 칩 렌즈(On chip lens)(21)가 마련되어 있고, 입사광을 포토 다이오드(42)에서 수광되도록 집광한다.
도면 중의 온 칩 렌즈(21)의 위에는, 컬러 필터(Color Filter)(22)가 마련되어 있고, 온 칩 렌즈(21)를 이용하여 입사하는 광 중, 특정한 파장의 광을 포토 다이오드(42)에 투과시킨다.
컬러 필터(22)의 주위에는, 차광 금속(23)이 마련되어 있고, 차광 금속(23)이 온 칩 렌즈(21), 및 컬러 필터(22)를 투과한 광을, 인접하는 다른 화소의 포토 다이오드(42)에 입사하지 않도록 차광하고 있다.
컬러 필터(22)의 도면 중의 위에는, 이면 피닝(pinning)층(24)이 마련되어 있고, 실리콘(Si) 기판(25)과, 컬러 필터(22)와의 소자 분리층으로서 형성되어 있다.
실리콘 기판(25)에는, 도면 중의 중앙부에 N형 영역으로 이루어지는 포토 다이오드(Photo Diode : PD)(42)가 마련되어 있고, 그 주위에 분리층(41)이 마련되어 있다. 포토 다이오드(42)는, 이와 같이 매입식이 구성으로 되고, 광전 효과에 의해 입사광의 광량에 응한 전하를 발생하고, 전송 트랜지스터의 게이트(55)에 의해 개폐가 제어되는 채널(44)을 통하여 플로팅 디퓨전(56)에 출력한다.
실리콘 기판(25)의 도면 중의 위에는, P형 영역으로 이루어지는 표면 피닝(pinning)층(43)이 마련되어 있고, 실리콘(Si) 기판(25)과, 에피택셜층(P-Epi)(26)과의 소자 분리층으로서 형성되어 있다.
실리콘 기판(25)의 위에, 에피택셜층(P-Epi)(26)이 형성되어 있고, 그 위에는, 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 또는, 선택 트랜지스터(SEL)라는 화소 트랜지스터의 게이트(AMP or RST or SEL)(51)가 마련되어 있다. 또한, 그 게이트(51)의 아래에는, 게이트(51)에 의해 개폐가 제어되고, 드레인(Drain)(53) 및 소스(Source)(54)를 연결하는 채널(Channel)(52)이 마련되어 있다. 또한, 화소 트랜지스터의 구성으로서는, 필요에 응하여, 선택 트랜지스터(SEL)를 마련하지 않는 구성으로 하여도 좋다.
또한, 에피택셜층(26)에는, 실리콘 기판(25)에서의 채널(44)의 상부에, 채널(44)의 개폐를 제어하는 전송 트랜지스터의 게이트(TRG)(55)가 에피택셜층(26)을 관통하도록 매입되어 형성되어 있다. 또한, 채널(44)의 측면부에 접하도록 플로팅 디퓨전(56)이 에피택셜층(26)을 관통하도록 마련되어 있다.
즉, 도 1에서 도시되는 바와 같이, 플로팅 디퓨전(56)의 도면 중의 저부(底部)가, 포토 다이오드(42)의 도면 중의 상부와, 입사광의 진행 방향(깊이 방향)에 대해 동일한 위치가 되도록, 에피택셜층(26)을 관통하여 마련되는 구성으로 되어 있다.
이와 같은 구성에 의해, 채널(44)이, 포토 다이오드(42)에 의해 축적된 전하를 플로팅 디퓨전(56)에 전송한 전송 경로로서 구성되고, 전송 트랜지스터의 게이트(55)에 의해 그 개폐가 제어된다. 이에 의해, 채널(44)을 통하여, 입사광의 진행 방향(깊이 방향)에 대해 수직 방향(화소 평면에 대해 평행한 방향)으로 전송 경로가 형성됨에 의해, 전송 거리가 길어지지 않도록 구성되어 있다. 결과로서, 전송 거리가 길어지지 않기 때문에, 전송 특성의 저하를 저감시키는 것이 가능해진다. 또한, 매입식의 포토 다이오드(42)에 전송 경로 확보를 위해 필요하게 되는 II plug를 마련할 필요가 없기 때문에, 실리콘 기판(25)상에 II plug를 위한 영역을 확보한다는 패턴의 제약을 없애는 것이 가능해진다.
<도 1의 고체 촬상 소자의 제조 방법>
다음에, 도 2의 플로 차트를 참조하여, 도 1의 고체 촬상 소자의 제조 방법에 관해 설명한다.
스텝 S11에서, n형의 실리콘 기판(n-Si)(25)에, 분리층(41), 포토 다이오드(42), 및 표면 피닝층(43)이 형성된다. 즉, 도 3의 상부에서 도시되는 바와 같은, 실리콘 기판(n-Si)(25)에, 도 3의 하부에서 도시되는 바와 같이, 분리층(p)(41), 포토 다이오드(42), 및 표면 피닝층(p+)(43)이 형성된다. 또한, 도 3의 하부에서 도시되는 바와 같이, 포토 다이오드(42)는, n+층(n+)(42a) 및 n층(n)(42b)으로 구성된다.
스텝 S12에서, 실리콘 기판(25)의 도면 중의 상부에 p형의 에피택셜층(P-Epi)(26)이 형성된다. 즉, 도 4에서 도시되는 바와 같이, 스텝 S11의 처리에 의해, 분리층(p)(41), 포토 다이오드(42), 및 표면 피닝층(p+)(43)이 형성된 실리콘 기판(25)의 도면 중의 상부에 에피택셜층(P-Epi)(26)이 형성된다. 도 4에서 도시되는 바와 같이, 포토 다이오드(42)는, 분리층(41)과 에피택셜층(26)에 둘러싸인 상태에서 매입식으로 형성된다.
스텝 S13에서, 매입형의 전송 트랜지스터(TRG)의 게이트(55) 및 채널(44)을 구성하기 위한 굴착부가 형성된다. 즉, 도 5에서 도시되는 바와 같이, 에피택셜층(26)에서의 전송 트랜지스터의 게이트(TRG)(55) 및 채널(44)이 형성되는 위치에, 에피택셜층(26)을 관통하여 실리콘 기판(25)에 도달한 깊이까지가 굴착부(61)가 형성된다. 이 때, 이 굴착부(61)는, 적어도 포토 다이오드(42)의 상부가 되는 n+층(42a)에 접촉하는 위치이며, 또한, 그 깊이의 것으로 된다.
스텝 S14에서, 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 또는, 선택 트랜지스터(SEL)라는 화소 트랜지스터의 n형의 채널(n)(52), 및 전송 트랜지스터의 게이트(55)의 아래에 마련된 n형의 채널(n)(44)이 형성된다. 또한, 도면 중에서의, 에피택셜층(26)의 위에 산화막(71)이 형성된다. 즉, 도 6에서 도시되는 바와 같이, n형의 채널(n)(52)이 에피택셜층(26)의 상부에 형성되고, 채널(n)(44)이, 굴착부(61)의 저부에 각각 형성된다. 또한, 채널(n)(52) 및 채널(n)(44)의 전체에 도면 중의 상부로부터 산화막(71)이 형성된다. 또한, 도 1에서, 이 산화막(71)은 도시되어 있지 않지만, 형성되어 있다.
스텝 S15에서, 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 또는, 선택 트랜지스터(SEL)라는 화소 트랜지스터의 게이트(51), 및 전송 트랜지스터의 게이트(TRG)(55)가 형성된다. 즉, 도 7에서 도시되는 바와 같이, 게이트(AMP/RST/SEL)(51)가, 채널(n)(52)상에 형성되고, 전송 트랜지스터의 게이트(55)가, 굴착부(61)에 대응하는 위치에 형성된다.
스텝 S16에서, 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 또는, 선택 트랜지스터(SEL)라는 화소 트랜지스터의 드레인(N++)(53), 및, 소스(N++)(54), 및, 플로팅 디퓨전(N++)(56)이 형성된다. 즉, 도 8에서 도시되는 바와 같이, 드레인(N++)(53), 및, 소스(N++)(54)는, 채널(52)의 양단부에 형성된다. 또한, 도 8에서 도시되는 바와 같이, 플로팅 디퓨전(N++)은, 적어도 채널(44)에 접하도록 형성된다.
이후에 있어서, 이면 피닝층(24), 차광 금속(23), 컬러 필터(22), 및 온 칩 렌즈(21)가, 실리콘 기판(25)의 도면 중의 하부에 마련됨에 의해, 도 1에서 도시되는 바와 같은, 고체 촬상 소자가 제조된다.
이와 같은 제조 방법으로 고체 촬상 소자가 제조됨에 의해, 포토 다이오드(42)의 상부에 달하는 깊이까지의 플로팅 디퓨전(56)이 형성되고, 또한, 그들을 연결하는 채널(44)이 형성되기 때문에, 포토 다이오드(42)로부터의 전하의 전송 경로를 깊이 방향(도면 중의 수직 방향)에 대해 수직한 방향(도면 중의 수평 방향)으로 확보하는 것이 가능해진다.
결과로서, 깊이 방향(종방향)으로 전송 경로가 형성됨으로써 전송 거리가 길어짐에 의해 생기는 전송 특성의 저하를 저감시키는 것이 가능해진다. 또한, 매입식인 포토 다이오드(42)를 형성할 때에, 전송 경로 확보를 위해 II plug를 형성할 필요가 없어지기 때문에, 이를 위한 패턴의 제약을 없애는 것이 가능해진다.
또한, 에피택셜층(26)과, 실리콘 기판(25)과의 소자 분리층으로서의 표면 피닝층(43)에 관해서는, 불순물 주입에 의해 형성되는 것으로 한다. 그러나, 에피택셜층(26)을, 도 1에서 도시되는 바와 같은 P형(P-Epi)의 것으로 한 경우, 에피택셜층의 P형 농도가, 포토 다이오드(42)와, (게이트(51), 채널(52), 드레인(53), 및 소스(54)로 이루어지는) 화소 트랜지스터를 충분히 분리 가능한 농도라면, P형의 불순물을 주입하여, 표면 피닝층(43)을 구성할 필요는 없고, 이 경우, 표면 피닝층(43)을 형성하는 공정을 삭감하는 것도 가능해진다.
즉, 에피택셜층(26)이 n형, 또는, p형이라도 농도가 엷은 경우, P형의 불순물을 주입함에 의해, 포토 다이오드(42)와, (게이트(51), 채널(52), 드레인(53), 및 소스(54)로 이루어지는) 트랜지스터를 분리한 표면 피닝층(웰)(43)을 형성할 필요가 있다.
또한, 전송 트랜지스터의 게이트(55)는 에피택셜층(26)을 형성한 후에 굴착되어 형성하여도, 에피택셜층(26)을 형성하기 전에 형성하고 에피택셜층(26)을 선택 성장에 의해 형성하도록 하여도 좋다. 후자에서의 에피택셜층(26)이 형성되기 전에, 전송 트랜지스터의 게이트(55)가 가공된 후는 전송 트랜지스터의 게이트(55)를 이용한 셀프 얼라인에 의해 II(Ion Implant) 주입하여 포토 다이오드(42)를 형성하는 것이 가능해저서, 포토 다이오드(42)와 전송 트랜지스터의 게이트(55)와의 맞춤에 대한 로버스트성의 저하를 억제하는 것이 가능해진다. 이 때문에, 전송 트랜지스터의 게이트(55)의 주변의 설계를 종래의 동일 평면상에 배치된 구조에 가까운 상태로 하는 것이 가능해지고, 종방향으로의 전송 경로를 확보하기 위한 패턴의 제약을 완화할 수 있다.
또한, 플로팅 디퓨전(56)에 관해서도, 에피택셜층(26)이 형성되는 공정에 대해 전후(前後)하는 경우에도, 각각 II 주입을 행하여, 접속함으로서 형성하도록 하여도, 에피택셜층(26)이 형성된 후, 다단타입(多段打ち)으로 형성되도록 하여도 좋다.
또한, 포토 다이오드와 화소 트랜지스터가 형성되는 층을 입사광의 입사 방향(깊이 방향)으로 분할하여 형성함으로써, 포토 다이오드의 면적을 확대할 수 있기 때문에, 감도 및 화소 용량(Qs)을 향상시키는 것이 가능해진다. 또한, 각 화소를 완전히 대칭적으로 배치할 수 있기 때문에, 화소 사이 차(差)를 개선시키는 것이 가능해진다. 또한, 실리콘 기판(25)상에, 에피택셜층(26)에 매입된 전송 트랜지스터의 게이트(55)를 이용하여, 입사광의 입사 방향에 대해 수직 방향(깊이 방향에 대해 수직 방향)의 전송 경로를 확보함으로써 종방향 전송 특유의 전송 특성 악화를 개선할 수 있다.
또한, 화소 트랜지스터를 배치할 수 있는 면적이 커지기 때문에, 각 화소를 구성하는 포토 다이오드의 크기에 관해 충분한 길이와 폭을 확보할 수 있기 때문에, 화소 트랜지스터에 기인하는 랜덤 노이즈에 의한 영향을 저감하는 것이 가능해진다.
<2. 제2의 실시의 형태>
이상에서는, 플로팅 디퓨전(56)의 저부를 포토 다이오드(42)의 상부의
깊이와 일치하도록, 에피택셜층(26)을 형성하는 예에 관해 설명하여 왔다. 그러나, 포토 다이오드(42)로부터의 전하의 전송 경로가 깊이 방향에 대해 수직 방향(도 1에서의 수평 방향)으로 확보할 수 있으면 좋기 때문에, 서브 플로팅 디퓨전을, 포토 다이오드(42)에 접속된 채널(44)에 접하는 위치가 되도록, 플로팅 디퓨전(56)과는 별개로(別に) 마련하고, 서로 전기적으로 접속하는 구성으로 하여도 좋다.
도 9는, 서브 플로팅 디퓨전(SubFD)(91)을, 포토 다이오드(42)에 접속된 채널(44)에 접하는 위치, 및 깊이가 되도록 마련하고, 채널(101)을 통하여 플로팅 디퓨전(FD)(56)과 접속하는 구성으로 된 고체 촬상 소자의 구성례를 도시하고 있다. 또한, 도 1의 고체 촬상 소자에서의 구성과 동일한 기능을 구비한 구성에 관해서는, 동일한 명칭, 및 동일한 부호를 붙이고 있고, 그 설명은 적절히 생략하는 것으로 한다.
즉, 도 9의 고체 촬상 소자에서는, 서브 플로팅 디퓨전(91)이, 포토 다이오드(42)의 상부와 거의 같은 깊이로서, 채널(44)과 접속하는 위치에 마련되어 있기 때문에, 포토 다이오드(42)로부터의 전하의 전송 경로를 깊이 방향에 대해 수직한 방향(도 9 중의 수평 방향)으로 하는 것이 가능해진다. 이와 같은 구성에 의해, 도 1에서의 고체 촬상 소자와 같은 효과를 이루는 것이 가능해진다.
또한, 도 2의 고체 촬상 소자의 경우, 전송시 이외는, 서브 플로팅 디퓨전(91)과 플로팅 디퓨전(56)이 물리적으로 분리된 구조로 되기 때문에, 플로팅 디퓨전(56)의 용량 증가에 수반하는 변환 효율의 저하를 저감하는 것이 가능해진다.
또한, 서브 플로팅 디퓨전(91)과 플로팅 디퓨전(56)과의 사이에는, 채널(101)을 통하여 전위차를 갖도록 구성함으로써, 잔상(殘像)이나 퍼올림(汲み上げ) 악화에 대한 영향을 저감하는 것이 가능해진다.
<3. 제3의 실시의 형태>
포토 다이오드(42)로부터의 전하의 전송 경로를 깊이 방향에 대해 수직 방향(도면 중의 수평 방향)으로 확보할 수 있으면 좋기 때문에, 플로팅 디퓨전(56)을, 포토 다이오드(42)에 접속된 채널(44)에 접하는 위치, 및 깊이가 되도록, 실리콘 기판(25)상에 마련하도록 하여도 좋다. 이 경우, 실리콘 기판(25)상에 에피택셜층(26)이 형성되고 나서, 플로팅 디퓨전(56)에 접촉하도록 굴착부를 생성하고, 이 굴착부에 콘택트를 마련하도록 하여도 좋다.
도 10은, 실리콘 기판(25)상에 플로팅 디퓨전(56)을 형성하고, 그 후, 에피택셜층(26)을 마련하고, 플로팅 디퓨전(56)에 도달하도록 에피택셜층(26)에 굴착부를 마련하고, 플로팅 디퓨전(56)에 접촉하도록 콘택트(121)를 마련하도록 한 고체 촬상 소자의 구성례이다.
도 10의 고체 촬상 소자에서는, 에피택셜층(26)을 얇게 함에 의해, 콘택트(121)를 수직 방향으로 짧게 할 수 있기 때문에, 전송 특성의 저하를 억제하는 것이 가능해진다. 즉, 도 10에서의 에피택셜층(26)의 두께(T2)는, 도 1의 에피택셜층(26)의 두께(T1)(>T2)보다도 얇게 하는 것이 가능해진다. 또한, 플로팅 디퓨전(56)은, 실리콘 기판(25)상에 형성되기 때문에, 포토 다이오드(42)와의 수평 방향의 위치 관계에 관해서는, 종래의 구조 및 설계에 가깝게 하는 것이 가능해진다.
또한, 콘택트(121)를 이용하는 경우, 플로팅 디퓨전(56)은, 도 10에서 도시되는 바와 같이, 실리콘 기판(25)에만 형성하도록 하여도 좋고, 도 1의 고체 촬상 소자와 같이 에피택셜층(26)의 형성 전후에 복수회수의 II에 의해 형성하도록 하여도 좋고, 그 어느 하나를 선택하는 것이 가능해진다. 또한, 플로팅 디퓨전(56)을, 에피택셜층(26)의 형성 전후에 복수회수의 II에 의해 형성하도록 함으로써, 에피택셜층(26)을 박형화하는 것이 가능해지고, 콘택트(121)의 길이를 보다 짧게 하는 것이 가능해진다.
<4. 제4의 실시의 형태>
증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 또는, 선택 트랜지스터(SEL)라는(게이트(51), 채널(52), 드레인(53), 및 소스(54)로 이루어지는) 화소 트랜지스터, 전송 트랜지스터의 게이트(55), 및 플로팅 디퓨전(56)의 분리에 산화막을 이용하도록 하여도 좋다.
도 11은, 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 또는, 선택 트랜지스터(SEL)라는(게이트(51), 채널(52), 드레인(53), 및 소스(54)로 이루어지는) 화소 트랜지스터, 전송 트랜지스터의 게이트(55), 및 플로팅 디퓨전(56)의 분리에 산화막을 이용하도록 하는 고체 촬상 소자의 구성례를 도시하고 있다.
즉, 도 11에서의 에피택셜층(26)상의 드레인(53)의 좌단부, 및 소스(54)의 우단부에 각각 소자 분리층으로서 산화막(141)이 마련되어 있다.
이에 의해, 인접 화소 사이의 혼색이나 블루밍을 억제할 수 있고, 또한, II 분리에 비하여 산화막 분리를 사용함으로써 용량 저감에 이어지기 때문에 변환 효율을 향상시키는 것이 가능해진다.
<5. 제5의 실시의 형태>
제4의 실시의 형태에서는, 에피택셜층(26)상에 드레인(53)의 좌단부, 및 소스(54)의 우단부에 각각 소자 분리층으로서 산화막(141)이 마련되는 예에 관해 설명하여 왔다. 그러나, 드레인(53)의 좌단부에 마련된 산화막(141)을 더욱 실리콘 기판(25)측으로 연장시켜서, 실리콘 기판(25) 내에도 매입 산화막을 형성하고 인접 화소 사이를 완전하게 분리하는 구성으로 하도록 하여도 좋다.
도 12는, 산화막(141)을 실리콘 기판(25)측으로 늘려서, 그 위치의 실리콘 기판(25) 내에 매입 산화막을 형성하도록 한 고체 촬상 소자의 구성례를 도시하고 있다.
즉, 도 12의 고체 촬상 소자에서는, 드레인(D)(53)의 좌단부로부터 산화막(141)을 실리콘 기판(25)에 연장시킨 산화막(171)이 마련되어 있고, 또한, 산화막(171)에 접속되도록, 실리콘 기판(25) 내에 매입 산화막(181)이 마련되어 있다. 또한, 매입 산화막(181)은, 차광 금속(23)과 접촉하는 구성으로 되어 있다. 또한, 포토 다이오드(42)의 우단부에도, 매입 산화막(181)이 마련되어 있고, 마찬가지로, 차광 금속(23)과 접촉하는 구성으로 되어 있다. 또한, 소스(S)(54)의 우단부에도 산화막(171)이 마련되어 있다.
이와 같은 구성에 의해, 인접 화소 사이의 실리콘 기판(25) 내에서의 혼색 및 블루밍을 억제하는 것이 가능해진다. 또한, 매입 산화막(181)은, 에피택셜층(26)의 산화막(171)과 접속됨에 의해, 인접 화소 사이를 완전하게 분리하는 것이 가능해진다. 또한, 매입 산화막(181)은, 차광 금속(23)과 같은 재질(예를 들면, W(텅스텐)와 같은 금속)을 매입하여도 좋다.
또한, 매입 산화막(181)은, 차광 금속(23)과 접속됨에 의해, 온 칩 렌즈(21)에 의해 집광된 광이 인접 화소에 투과되는 것을 억제하기 때문에, 실리콘 기판(25) 내의 포토 다이오드(42)에 입사되도록 할 수 있다. 결과로서, 포토 다이오드(42)의 감도를 향상시키는 것이 가능해진다.
<6. 제6의 실시의 형태>
실리콘 기판(25)과 에피택셜층(P-Epi)(26)과의 계면 부근의 표면 피닝층(불순물 확산층)은, In-situ doped Epi 성장에 의해 형성하도록 하여도 좋다.
도 13은, 표면 피닝층(불순물 확산층)을, In-situ doped Epi 성장에 의해 형성한 것으로 한 고체 촬상 소자의 구성례를 도시하고 있다. 즉, 도 13에서는, 표면 피닝층(p+-Epi)191이, In-situ doped Epi 성장에 의해 형성되는 것일 때의 고체 촬상 소자의 구성례가 도시되어 있다.
즉, 실리콘 기판(25) 내에 불순물 주입에 의해 포토 다이오드(42)를 형성한 후, 에피택셜층(26)을 형성하기 위해 에피택셜층의 성장을 시작하면, 에피택셜층의 성장중의 열(예를 들면, 양질의 에피택셜 성장이 가능한 1000℃ 정도의 열)에 의해, 계면 부근의 불순물은 확산을 한다.
이 경우, 계면 부근의 PN 접합은 가파른 프로파일로 작성하는 것이 곤란하고, PN 접합의 용량이 감소하여 포토 다이오드(42)의 용량(Qs)이 감소하는 것이 알려져 있다. 그래서, 에피택셜층(26)의 성장 상태에 응하여, 불순부의 주입량을 제어하면서 에피택셜층(26)을 성장시키는 In-situ doped Epi 성장이라면, 소망하는 가파른 프로파일을 유지한 채로 에피택셜층을 형성하여 가는 것이 가능해진다.
결과로서, 포토 다이오드(42)의 용량(Qs)이 감소하여 버린다는 것이 억제된다.
<7. 제7의 실시의 형태>
게이트(55)와 플로팅 디퓨전(56) 사이에 게이트 산화막 이상의 두께의 산화막을 배치하도록 하여 플로팅 디퓨전(56)의 용량 증가에 수반하는 변환 효율 저하를 억제함과 함께, 게이트(55)와 플로팅 디퓨전(56) 사이의 전계(電界)를 완화시키도록 하여도 좋다.
도 14는, 게이트(55)와 플로팅 디퓨전(56) 사이에 산화막으로서, 예를 들면, SiO2를 배치하도록 한 고체 촬상 소자의 구성례를 도시하고 있다. 또한, 도 14의 좌부는, 1점쇄선의 사각형상으로 도시되는 2화소×2화소의 4화소로, 그 중심에 배치된 플로팅 디퓨전(56)을 공유할 때의 상면도이다. 또한, 도 14의 우부는, 도 14의 좌부에서의 2화소×2화소의 점선으로 도시되는 ab 사이에서의 단면도이다.
도 14의 좌부에서 도시되는 바와 같이, 2화소×2화소의 중심에 마련된, 4화소로 공유하는 플로팅 디퓨전(56)에 대해 접하는, 각 화소(포토 다이오드(42))의 모서리부에 전송 트랜지스터의 게이트(55)가 마련되어 있다. 그리고, 이 플로팅 디퓨전(56)과 게이트(55) 사이에 SiO2로 이루어지는 산화막(211)이 마련되어 있다. 또한, 2화소×2화소의 도면 중의 상하에 화소 트랜지스터의 게이트(51)가 마련되어 있다.
도 14의 우부에서 도시되는 바와 같이, 플로팅 디퓨전(56)과 게이트(55) 사이에 SiO2로 이루어지는 산화막(211)이 마련되어 있다.
게이트(55)와 플로팅 디퓨전(56) 사이에 게이트 산화막 이상의 두께의 산화막(SiO2)을 배치하는 구성으로 함에 의해, 플로팅 디퓨전(56)의 용량 증가에 수반하는 변환 효율 저하를 억제하는 것이 가능해진다. 또한, 게이트(55)와 플로팅 디퓨전(56) 사이의 전계를 완화시키도록 할 수 있기 때문에, 전송 트랜지스터의 게이트의 신뢰성을 향상시키는 것이 가능해진다.
<도 14의 고체 촬상 소자의 제조 방법>
다음에, 도 15를 참조하여, 도 14의 고체 촬상 소자의 제조 방법에 관해 설명한다. 또한, 여기서는, 매입식의 포토 다이오드(42)와 플로팅 디퓨전(56)은, 형성되어 있는 상태인 것으로 한다.
제1의 공정에서, 도 15의 좌상부에서 도시되는 바와 같이, 에피택셜층(26)의 산화막(211)이 형성되는 영역에 트렌치가 형성되고, 계속해서, 트렌치에 산화막(211)을 형성하는 SiO2가 충전된다. 또한, 트렌치는, 에어 갭이라도 좋다.
제2의 공정에서, 도 15의 좌하부에서 도시되는 바와 같이, 포토 다이오드(42)와 플로팅 디퓨전(56)을 타고넘도록, 전송 트랜지스터의 게이트(55)가 형성됨과 함께, 그 밖의 화소 트랜지스터의 게이트(51)가 형성된다.
제3의 공정에서, 도 15의 우상부에서 도시되는 바와 같이, 플로팅 디퓨전(56)의 불순물을 주입 후, FD 콘택트(212)를 형성하여, 완성한다. 또한, 이상의 제조 방법에서는, 에피택셜층(26)의 보텀부에서의 플로팅 디퓨전(56)의 불순물 주입이 완료된 상태에서 제조가 시작되는 예에 관해 설명하였지만, 제3의 공정에서, FD 콘택트(212)를 형성하기 직전의 처리에서, 불순물 주입하도록 하여도 좋다.
이상의 제조 방법에 의해, 게이트(55)와 플로팅 디퓨전(56) 사이에 게이트 산화막 이상의 두께의 산화막(SiO2)을 배치하는 구성을 구비한 고체 촬상 소자를 제조하는 것이 가능해진다.
결과로서, 플로팅 디퓨전(56)의 용량 증가에 수반하는 변환 효율 저하를 억제하는 것이 가능해진다. 또한, 게이트(55)와 플로팅 디퓨전(56) 사이의 전계를 완화시키도록 할 수 있기 때문에, 전송 트랜지스터의 게이트의 신뢰성을 향상시키는 것이 가능해진다.
<8. 제8의 실시의 형태>
이상에서는, 게이트(55)와 플로팅 디퓨전(56) 사이에 게이트 산화막 이상의 두께의 산화막(SiO2)을 배치하도록 한 고체 촬상 소자에 관해 설명하여 왔지만, 또한, 플로팅 디퓨전에 대해서는, 메탈 배선으로 접속하여, 매입식의 플로팅 디퓨전을 실현하도록 하여도 좋다.
도 16은, 게이트(55)와 플로팅 디퓨전(56) 사이에 산화막으로서 SiO2를 배치하도록 하고, 또한, 플로팅 디퓨전(56)에 대해서는, 메탈 배선으로 접속하고, 매입식의 플로팅 디퓨전(56)을 실현하도록 하는 고체 촬상 소자의 구성례를 도시하고 있다. 도 16의 좌부는, 도 14에서의 경우와 마찬가지이다. 또한, 도 16의 우부는, 도 16의 좌부에서의 2화소×2화소의 점선으로 도시되는 ab 사이에서의 단면도이다.
도 16의 우부에서 도시되는 바와 같이, 플로팅 디퓨전(56)과 게이트(55) 사이에 SiO2 등으로 이루어지는 산화막(211)이 마련되어 있다. 또한, 플로팅 디퓨전(56)은, 메탈 배선(221)에 의해 에피택셜층(26)의 보텀부에서 접속되어 있고, 매입식의 플로팅 디퓨전(56)으로 되어 있다.
도 16에서 도시되는 바와 같은 구성에 의해, 플로팅 디퓨전(56)의 용량 증가에 수반하는 변환 효율 저하를 억제하는 것이 가능해진다. 또한, 게이트(55)와 플로팅 디퓨전(56) 사이의 전계를 완화시키도록 할 수 있기 때문에, 전송 트랜지스터의 게이트의 신뢰성을 향상시키는 것이 가능해진다. 또한, 메탈 배선(221)에 의해, 화소의, 더한층의 미세화를 실현하는 것이 가능해진다.
<도 16의 고체 촬상 소자의 제조 방법>
다음에, 도 17을 참조하여, 도 16의 고체 촬상 소자의 제조 방법에 관해 설명한다. 제1의 공정에서, 도 17의 좌상부에서 도시되는 바와 같이, 에피택셜층(26)의 산화막(211)이 형성되는 영역과 메탈 배선(221)이 형성되는 영역에 트렌치가 형성되고, 계속해서, 트렌치에 산화막(211)을 형성하는 SiO2가 충전된다. 제2의 공정은 상술한 내용과 같은 처리이기 때문에, 그 설명은 생략하는 것으로 한다.
제3의 공정에서, 도 17의 우상부에서 도시되는 바와 같이, 에피택셜층(26)의 저부에 마련되어 있는 플로팅 디퓨전(56)과 전기적으로 접속되도록 트렌치를 형성하고, 메탈 배선(221)을 플로팅 디퓨전(56)과 접속하도록 형성하여, 완성한다. 또한, 플로팅 디퓨전(56)과 메탈 배선(221)의 콘택트는, 얇은 절연막을 끼움에 의해 형성하여도 좋다.
이상의 제조 방법에 의해, 게이트(55)와 플로팅 디퓨전(56) 사이에 게이트 산화막 이상의 두께의 산화막(SiO2)을 배치하고, 또한, 플로팅 디퓨전(56)에 접속하는 메탈 배선(221)을 구비한 고체 촬상 소자를 제조하는 것이 가능해진다.
결과로서, 플로팅 디퓨전(56)의 용량 증가에 수반하는 변환 효율 저하를 억제하는 것이 가능해진다. 또한, 게이트(55)와 플로팅 디퓨전(56) 사이의 전계를 완화시키도록 할 수 있기 때문에, 전송 트랜지스터의 게이트의 신뢰성을 향상시키는 것이 가능해진다. 또한, 산화막(211)을 형성하기 위한 트렌치 폭의 확대, 및, 메탈 배선(221)을 사용함에 의해, 화소의 미세화를 실현하는 것이 가능해진다.
<9. 제9의 실시의 형태>
이상에서는, 플로팅 디퓨전(56)과 게이트(55) 사이에 게이트 산화막 이상의 두께의 산화막(SiO2)을 배치하도록 하는 예에 관해 설명하여 왔지만, 또한, 게이트(55)를 둘러싸도록 게이트 산화막 이상의 두께의 산화막(SiO2)을 충전하도록 하여도 좋다.
도 18은, 게이트(55)와 플로팅 디퓨전(56) 사이에 게이트 산화막 이상의 두께의 산화막(SiO2)을 배치하고, 또한, 게이트 산화막 이상의 두께의 산화막(SiO2)을, 게이트(55)를 둘러싸도록 배치시키도록 하는 고체 촬상 소자의 구성례를 도시하고 있다.
도 18의 좌부에서 도시되는 바와 같이, 2화소×2화소의 중심에 마련된, 4화소로 공유하는 플로팅 디퓨전(56)에 대해 접하는, 각 화소(포토 다이오드(42))의 모서리부에 전송 트랜지스터의 게이트(55)가 마련되어 있다. 그리고, 게이트(55)를 둘러싸도록 SiO2로 이루어지는 산화막이 마련되어 있다. 또한, 2화소×2화소의 도면 중의 상하에 화소 트랜지스터의 게이트(51)가 마련되어 있다.
도 18의 우부에서 도시되는 바와 같이, 플로팅 디퓨전(56)과 게이트(55) 사이에 SiO2 등으로 이루어지는 산화막(211)이 마련되고, 또한, 게이트(55)를 둘러싸도록 마련되어 있다.
게이트(55)와 플로팅 디퓨전(56) 사이에 더하여, 게이트(55)의 주위에 게이트 산화막 이상의 두께의 산화막(SiO2)이 배치되는 구성으로 함에 의해, 전송 트랜지스터의 게이트(55)의 보텀부만이 전하 전송에 기여하게 된다. 결과로서, 플로팅 디퓨전(56)의 용량 증가를 저감할 수 있기 때문에, 변환 효율 저하를 억제하는 것이 가능해진다. 또한, 게이트(55)와 플로팅 디퓨전(56) 사이의 전계를 완화시키도록 할 수 있기 때문에, 전송 트랜지스터의 게이트의 신뢰성을 향상시키는 것이 가능해진다.
<도 18의 고체 촬상 소자의 제조 방법>
다음에, 도 19를 참조하여, 도 18의 고체 촬상 소자의 제조 방법에 관해 설명한다.
제1의 공정에서, 도 19의 좌상부에서 도시되는 바와 같이, 에피택셜층(26)에 트렌치가 형성되고, 불순물이 주입되고, 플로팅 디퓨전(56)이 형성된 후, 트렌치에 산화막(211)을 형성하는 SiO2가 충전된다.
제2의 공정에서, 도 19의 좌하부에서 도시되는 바와 같이, 산화막(211)의 보텀부에서, 포토 다이오드(42)와 플로팅 디퓨전(56)을 타고넘도록, 전송 트랜지스터의 게이트(55)가 형성됨과 함께, 그 밖의 화소 트랜지스터의 게이트(51)가 형성된다.
제3의 공정에서, 도 19의 우상부에서 도시되는 바와 같이, 플로팅 디퓨전(56)이 매입식이 되도록, 메탈 배선(221)이 접속되어, 완성한다.
이상의 제조 방법에 의해, 게이트(55)와 플로팅 디퓨전(56) 사이에 더하여, 게이트(55)를 둘러싸도록 게이트 산화막 이상의 두께의 산화막(SiO2)을 배치하는 구성을 구비한 고체 촬상 소자를 제조하는 것이 가능해진다.
결과로서, 플로팅 디퓨전(56)의 용량 증가에 수반하는 변환 효율 저하를, 보다 높은 정밀도로 억제하는 것이 가능해진다. 또한, 게이트(55)와 플로팅 디퓨전(56) 사이의 전계를, 보다 높은 정밀도로 완화시키도록 할 수 있기 때문에, 전송 트랜지스터의 게이트의 신뢰성을 보다 향상시키는 것이 가능해진다. 또한, 화소 사이즈의 미세화를 실현하는 것이 가능해진다.
<10. 제10의 실시의 형태>
이상에서는, 플로팅 디퓨전(56)과 게이트(55) 사이에 더하여, 게이트(55)를 둘러싸도록 게이트 산화막 이상의 두께의 산화막(SiO2)을 배치하도록 하는 예에 관해 설명하여 왔지만, 또한, 전송 트랜지스터의 게이트(55)를, 포토 다이오드(42)와 플로팅 디퓨전(56)을 타고넘는 실행 폭이 필요한 부위 이외를 가늘게 하도록 함으로써, 보다 화소의 미세화를 실현할 수 있도록 하여도 좋다.
도 20은, 전송 트랜지스터의 게이트(55)를, 포토 다이오드(42)와 플로팅 디퓨전(56)을 타고넘는 실행 폭이 필요한 부위 이외를 가늘게 하도록 하는 고체 촬상 소자의 구성례를 도시하고 있다.
도 20의 좌부에서의 상면도에서의 구성은, 도 18의 경우와 마찬가지이다. 또한, 도 20의 우하부에서 도시되는 바와 같이, 플로팅 디퓨전(56)과 게이트(55) 사이에 SiO2 등으로 이루어지는 산화막(211)이 마련되고, 또한, 게이트(55)를 둘러싸도록 마련되어 있다. 또한, 도 20의 우상부는, 도 18의 우부에서의 구성과 같은 것이다.
또한, 도 20의 우하부에서 도시되는 바와 같이, 게이트(55)의 톱 부가, 도 18의 우부에서 도시되는 게이트(55)보다도 작은 구성으로 되어 있다. 또한, 도 20의 우하부의 점선으로 둘러싸인 게이트(55)의 보텀부의 실행 폭(경)은, 플로팅 디퓨전(56)과 포토 다이오드(42)를 타고넘을 수 있는 최소폭(지름)으로 되어 있다. 도 20의 게이트(55)에서 도시되는 바와 같은 구성으로 함으로써, 톱 부, 및 보텀부 이외에서는, 가늘고 작게 할 수 있다.
이와 같은 구성에 의해, 플로팅 디퓨전(56)의 용량 증가에 수반하는 변환 효율 저하를 억제하는 것이 가능해진다. 또한, 게이트(55)와 플로팅 디퓨전(56) 사이의 전계를 완화시키도록 할 수 있기 때문에, 전송 트랜지스터의 게이트의 신뢰성을 향상시키는 것이 가능해진다. 또한, 보다 높은 정밀도로의 화소의 미세화를 실현하는 것이 가능해진다.
<도 20의 고체 촬상 소자의 제조 방법>
다음에, 도 21을 참조하여, 도 20의 고체 촬상 소자의 제조 방법에 관해 설명한다.
제1의 공정에서, 도 21의 좌상부에서 도시되는 바와 같이, 에피택셜층(26)의 산화막(211)이 형성되는 영역에 트렌치가 형성되고, 트렌치에 산화막(211)을 형성하는 SiO2가 충전된다.
제2의 공정에서, 도 21의 좌하부에서 도시되는 바와 같이, 산화막(211)의 보텀부에서, 포토 다이오드(42)와 플로팅 디퓨전(56)을, 후속의 처리에서 타고넘을 수 있는 폭의 트렌치(231)가 형성된다.
제3의 공정에서, 도 21의 우상부에서 도시되는 바와 같이, 트렌치(231)의 보텀부에 대해, 등방 에칭에 의해 트렌치(231)의 지름보다도 큰 지름이고, 포토 다이오드(42)와 플로팅 디퓨전(56)을 타고넘는 최소폭이 되는 지름의 보텀부(231r, 231n)에 의해 형성된다. 이 보텀부(231r, 231n)가 형성됨에 의해, 포토 다이오드(42)와 플로팅 디퓨전(56)을, 최소폭으로 이루어지는 실행 폭으로 타고넘을 수 있는 구성으로 된다.
제4의 공정에서, 도 21의 우하부에서 도시되는 바와 같이, 트렌치(231)에 게이트(55)가 형성되고, 보텀부(231r, 231n)만이 전하 전송에 기여하는 상태로 포토 다이오드(42)와 플로팅 디퓨전(56)을 타고넘는 형상이 된다.
제5의 공정에서, 도 20의 우하부에서 도시되는 바와 같이, 메탈 배선(221)이 플로팅 디퓨전을 매입식의 것으로 하도록 전기적으로 접속되어 완성한다.
이와 같은 제조 방법에 의해, 도 20의 우하부에서 도시되는 바와 같이, 게이트(55)의 지름을 보텀부(231r, 231n)에서 포토 다이오드(42)와 플로팅 디퓨전(56)을 타고넘도록 구성된다. 결과로서, 도 20의 우하부의 고체 촬상 소자에서는, (도 18의 우부와 같은) 도 20의 우상부의 구성과 비교하면, 게이트(55)의 톱 부를 작게 할 수 있기 때문에, 화소를, 보다 미세화하는 것이 가능해진다.
<11. 제11의 실시의 형태>
제1 내지 제10의 실시의 형태로 나타나는 고체 촬상 소자는, 예를 들면, 스마트 폰이나 휴대 전화기 등의 전자 기기에 탑재되는 촬상 장치에 적용하도록 하여도 좋다.
도 22는, 제1 내지 제10의 실시의 형태의 고체 촬상 소자를 가지며, 전자 기기에 탑재되는 촬상 장치의 구성례를 도시하는 블록도이다.
도 22에 도시하는 바와 같이, 촬상 장치(301)는, 광학계(311), 고체 촬상 소자(312), 신호 처리 회로(313), 모니터(314), 구동 회로(315), 및 유저 인터페이스(316)를 구비하여 구성되고, 정지화상 및 동화상을 촬상 가능하다.
광학계(311)는, 1장 또는 복수장의 렌즈를 갖고서 구성되고, 피사체로부터의 상광(입사광)을 고체 촬상 소자(312)에 유도하여, 고체 촬상 소자(312)의 촬상면상에 결상시킨다.
고체 촬상 소자(312)는, 상술한 각 실시의 형태의 고체 촬상 소자의 어느 하나이다. 고체 촬상 소자(312)에는, 광학계(311)를 통하여 수광면에 결상된 상에 응하여, 일정 기간, 전자가 축적된다. 그리고, 고체 촬상 소자(312)에 축적된 전자에 응한 신호가 신호 처리 회로(313)에 공급된다. 또한, 고체 촬상 소자(312)는, 구동 회로(315)로부터 공급되는 구동 신호(타이밍 신호)에 따라 신호 전송을 행한다.
신호 처리 회로(313)는, 고체 촬상 소자(312)로부터 출력된 화소 신호에 대해 각종의 신호 처리를 시행한다. 신호 처리 회로(313)가 신호 처리를 시행함에 의해 얻어진 화상 신호는, 도시하지 않은 메모리에 공급되어 기억(기록)된다.
모니터(314)는, LCD(Liquid Crystal Display) 등에 의해 구성되고, 신호 처리 회로(313)로부터 출력되는 화상 신호를 표시한다.
구동 회로(315)는, 광학계(311) 및 고체 촬상 소자(312)를 구동한다.
유저 인터페이스(316)는, 버튼이나 터치 패널 등에 의해 구성되고, 유저의 조작을 접수하여, 그 조작에 응한 신호를 모니터(314) 또는 구동 회로(315)에 공급한다.
도 22에서 도시되는 바와 같은 촬상 장치로서 전자 기기에 탑재되는 고체 촬상 소자에 의해, 포토 다이오드(42)에 의해 축적된 전하의 전송 특성을 향상시킨 촬상 장치를 실현할 수 있다.
4또한, 본 기술은, 이하와 같은 구성도 취할 수 있다.
(1) 제1의 층에 형성되는 화소 트랜지스터와,
상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와,
상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고,
상기 전송 트랜지스터는, 상기 제1의 층에 매입하여 형성되는
이면 조사형의 고체 촬상 소자.
(2) 상기 전송 트랜지스터의 게이트는, 상기 제2의 층에 형성되는 (1)에 기재된 이면 조사형의 고체 촬상 소자.
(3) 상기 포토 다이오드에서 전송된 전하를 검출하는 플로팅 디퓨전을 또한 포함하고,
상기 플로팅 디퓨전은, 상기 제2의 층을 포함하는 위치에 형성되는 (1) 또는 (2)에 기재된 이면 조사형의 고체 촬상 소자.
(4) 상기 플로팅 디퓨전은, 그 일부가, 상기 포토 다이오드의 일부와 광의 입사 방향에 대해 동일한 깊이가 되도록 구성되고, 상기 동일한 깊이의 상기 플로팅 디퓨전의 일부와, 상기 포토 다이오드의 일부와의 사이에, 상기 전송 트랜지스터에 의해 개폐가 제어되는 채널이 형성되는 (3)에 기재된 이면 조사형의 고체 촬상 소자.
(5) 상기 플로팅 디퓨전은, 전체를 일체로 한 구성으로 되고, 상기 제1의 층을 관통하여, 상기 제2의 층을 포함하는 위치에 형성되는 (3)에 기재된 이면 조사형의 고체 촬상 소자.
(6) 상기 플로팅 디퓨전은, 상기 제1의 층과, 상기 제2의 층의, 각각에 분리하여 형성되는 (3)에 기재된 이면 조사형의 고체 촬상 소자.
(7) 상기 플로팅 디퓨전은, 상기 제2의 층에 형성되고, 상기 플로팅 디퓨전을 전기적으로 접속하는 콘택트가, 상기 제1의 층을 관통하도록 굴착되어 형성되는 (3)에 기재된 이면 조사형의 고체 촬상 소자.
(8) 상기 제1의 층에서, 상기 화소 트랜지스터를 끼우도록, 상기 화소 트랜지스터의 드레인 및 소스의 각각에 인접하는 위치에 산화막이 형성되는 (3)에 기재된 이면 조사형의 고체 촬상 소자.
(9) 상기 제2의 층에, 상기 제1의 층의 상기 산화막과 대응하는 위치에, 연속적인 구성으로서, 매입 산화막이 형성되는 (8)에 기재된 이면 조사형의 고체 촬상 소자.
(10) 상기 제1의 층, 및 상기 제2의 층과의 경계면으로서, 상기 제2의 층상의, 상기 포토 다이오드의 표면측 피닝층은, p형의 에피택셜 성장에 의해 형성되는 (1) 내지 (9)에 기재된 이면 조사형의 고체 촬상 소자.
(11) 상기 표면 피닝층은, in-site doped Epi 성장에 의해 형성되는 (10)에 기재된 이면 조사형의 고체 촬상 소자.
(12) 상기 플로팅 디퓨전과, 상기 전송 트랜지스터의 게이트 사이에 게이트 산화막 이상의 두께의 산화막이 형성되는 (3)에 기재된 이면 조사형의 고체 촬상 소자.
(13) 상기 플로팅 디퓨전은, 상기 제2의 층에 형성되고, 상기 플로팅 디퓨전을 전기적으로 접속하는 메탈 배선이, 상기 제1의 층을 관통하도록 굴착되어 형성되는 (12)에 기재된 이면 조사형의 고체 촬상 소자.
(14) 상기 전송 트랜지스터의 게이트를 둘러싸도록 게이트 산화막 이상의 두께의 산화막이 형성되는 (12)에 기재된 이면 조사형의 고체 촬상 소자.
(15) 상기 전송 트랜지스터의 게이트의 보텀부만이 상기 플로팅 디퓨전과, 상기 포토 다이오드를 타고넘도록 형성되고, 그 밖의 부위는, 상기 보텀부보다도 지름이 작게 형성되는 (12)에 기재된 이면 조사형의 고체 촬상 소자.
(16) 제1의 층에 형성되는 화소 트랜지스터와,
상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와,
상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고,
상기 전송 트랜지스터가, 상기 제1의 층에 매입하여 형성되는 이면 조사형의 고체 촬상 소자의 제조 방법에 있어서,
상기 제1의 층이 형성된 후, 상기 제1의 층에, 상기 전송 트랜지스터의 게이트가, 상기 제2의 층에 형성되도록 굴착부를 형성하고,
상기 게이트가, 상기 제2의 층에 형성되도록, 상기 굴착부에 상기 전송 트랜지스터를 형성하는 이면 조사형의 고체 촬상 소자의 제조 방법.
(17) 제1의 층에 형성되는 화소 트랜지스터와,
상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와,
상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고,
상기 전송 트랜지스터는, 상기 제1의 층에 매입하여 형성되는 이면 조사형의 고체 촬상 소자를 구비한 전자 기기.
21 : 온 칩 렌즈
22 : 컬러 필터
23 : 차광 금속
24 : 이면 피닝층
25 : 실리콘 기판
26 : 에피택셜층
41 : 분리층
42 : 포토 다이오드
43 : 표면 피닝층
51 : 게이트
52 : 채널
53 : 드레인
54 : 소스
55 : 게이트
56 : 플로팅 디퓨전
61 : 굴착부
71 : 게이트 산화막
91 : 서브 플로팅 디퓨전
101 : 채널
121 : 콘택트
141 : 산화막
171 : 산화막
181 : 매입 산화막
191 : p+-Epi층
211 : 산화막
221 : 메탈 배선

Claims (17)

  1. 제1의 층에 형성되는 화소 트랜지스터와,
    상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와,
    상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고,
    상기 전송 트랜지스터는, 상기 제1의 층에 매입하여 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 전송 트랜지스터의 게이트는, 상기 제2의 층에 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  3. 제1항에 있어서,
    상기 포토 다이오드에서 전송된 전하를 검출하는 플로팅 디퓨전을 또한 포함하고,
    상기 플로팅 디퓨전은, 상기 제2의 층을 포함하는 위치에 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  4. 제3항에 있어서,
    상기 플로팅 디퓨전은, 그 일부가, 상기 포토 다이오드의 일부와 광의 입사 방향에 대해 동일한 깊이가 되도록 구성되고, 상기 동일한 깊이의 상기 플로팅 디퓨전의 일부와, 상기 포토 다이오드의 일부와의 사이에, 상기 전송 트랜지스터에 의해 개폐가 제어되는 채널이 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  5. 제3항에 있어서,
    상기 플로팅 디퓨전은, 전체를 일체로 한 구성으로 되고, 상기 제1의 층을 관통하여, 상기 제2의 층을 포함하는 위치에 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  6. 제3항에 있어서,
    상기 플로팅 디퓨전은, 상기 제1의 층과, 상기 제2의 층의, 각각에 분리하여 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  7. 제3항에 있어서,
    상기 플로팅 디퓨전은, 상기 제2의 층에 형성되고, 상기 플로팅 디퓨전을 전기적으로 접속하는 콘택트가, 상기 제1의 층을 관통하도록 굴착되어 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  8. 제3항에 있어서,
    상기 제1의 층에서, 상기 화소 트랜지스터를 끼우도록, 상기 화소 트랜지스터의 드레인 및 소스의 각각에 인접하는 위치에 산화막이 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  9. 제8항에 있어서,
    상기 제2의 층에, 상기 제1의 층의 상기 산화막과 대응하는 위치에, 연속적인 구성으로서, 매입 산화막이 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  10. 제1항에 있어서,
    상기 제1의 층, 및 상기 제2의 층과의 경계면으로서, 상기 제2의 층상의, 상기 포토 다이오드의 표면측 피닝층은, p형의 에피택셜 성장에 의해 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  11. 제10항에 있어서,
    상기 표면 피닝층은, in-site doped Epi 성장에 의해 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  12. 제3항에 있어서,
    상기 플로팅 디퓨전과, 상기 전송 트랜지스터의 게이트 사이에 게이트 산화막 이상의 두께의 산화막이 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  13. 제12항에 있어서,
    상기 플로팅 디퓨전은, 상기 제2의 층에 형성되고, 상기 플로팅 디퓨전을 전기적으로 접속하는 메탈 배선이, 상기 제1의 층을 관통하도록 굴착되어 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  14. 제12항에 있어서,
    상기 전송 트랜지스터의 게이트를 둘러싸도록 게이트 산화막 이상의 두께의 산화막이 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  15. 제12항에 있어서,
    상기 전송 트랜지스터의 게이트의 보텀부만이 상기 플로팅 디퓨전과, 상기 포토 다이오드를 타고넘도록 형성되고, 그 밖의 부위는, 상기 보텀부보다도 지름이 작게 형성되는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자.
  16. 제1의 층에 형성되는 화소 트랜지스터와,
    상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와,
    상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고,
    상기 전송 트랜지스터가, 상기 제1의 층에 매입하여 형성되는 이면 조사형의 고체 촬상 소자의 제조 방법에 있어서,
    상기 제1의 층이 형성된 후, 상기 제1의 층에, 상기 전송 트랜지스터의 게이트가, 상기 제2의 층에 형성되도록 굴착부를 형성하고,
    상기 게이트가, 상기 제2의 층에 형성되도록, 상기 굴착부에 상기 전송 트랜지스터를 형성하는 것을 특징으로 하는 이면 조사형의 고체 촬상 소자의 제조 방법.
  17. 제1의 층에 형성되는 화소 트랜지스터와,
    상기 제1의 층과 깊이 방향으로 분리된 제2의 층에 형성되는 포토 다이오드와,
    상기 포토 다이오드의 전하의 전송을 제어하는 전송 트랜지스터를 포함하고,
    상기 전송 트랜지스터는, 상기 제1의 층에 매입하여 형성되는 이면 조사형의 고체 촬상 소자를 구비한 것을 특징으로 하는 전자 기기.
KR1020167030910A 2014-05-16 2015-05-01 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기 KR102404288B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2014-102181 2014-05-16
JP2014102181 2014-05-16
JP2015048488A JP6215246B2 (ja) 2014-05-16 2015-03-11 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JPJP-P-2015-048488 2015-03-11
PCT/JP2015/063057 WO2015174296A1 (ja) 2014-05-16 2015-05-01 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20170008733A true KR20170008733A (ko) 2017-01-24
KR102404288B1 KR102404288B1 (ko) 2022-06-02

Family

ID=54479837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167030910A KR102404288B1 (ko) 2014-05-16 2015-05-01 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기

Country Status (6)

Country Link
US (2) US9887219B2 (ko)
JP (1) JP6215246B2 (ko)
KR (1) KR102404288B1 (ko)
CN (1) CN106663687B (ko)
TW (1) TWI671893B (ko)
WO (1) WO2015174296A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190006764A (ko) * 2017-07-11 2019-01-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR20210010442A (ko) * 2018-05-18 2021-01-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 전자 기기

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490596B2 (en) 2016-11-30 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating an image sensor
JP7249552B2 (ja) 2017-11-30 2023-03-31 パナソニックＩｐマネジメント株式会社 撮像装置
TWI679755B (zh) * 2018-10-23 2019-12-11 力晶積成電子製造股份有限公司 用於全局式快門的互補式金屬氧化物半導體影像感測器
US10756129B2 (en) * 2019-01-10 2020-08-25 Semiconductor Components Industries, Llc Image sensors having imaging pixels with ring-shaped gates
US12027562B2 (en) 2019-03-15 2024-07-02 Sony Semiconductor Solutions Corporation Imaging element and semiconductor element
CN109950263A (zh) * 2019-03-20 2019-06-28 德淮半导体有限公司 图像传感器及其形成方法
JPWO2020262629A1 (ko) * 2019-06-26 2020-12-30
JP2021040048A (ja) * 2019-09-03 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11309348B2 (en) * 2019-09-11 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High density image sensor
JP2021068788A (ja) 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
WO2021116286A1 (en) 2019-12-12 2021-06-17 Brolis Sensor Technology, Uab Solid-state device
US11462579B2 (en) * 2020-02-28 2022-10-04 Omnivision Technologies, Inc. Pixel and associated transfer-gate fabrication method
JP7557172B2 (ja) * 2020-03-06 2024-09-27 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
KR20220030494A (ko) 2020-09-02 2022-03-11 삼성전자주식회사 이미지 센서
US12080739B2 (en) * 2020-09-23 2024-09-03 Semiconductor Components Industries, Llc Global shutter sensor systems and related methods
CN112782913B (zh) * 2020-12-30 2022-04-22 深圳市火乐科技发展有限公司 动态扩散片组件及控制方法、激光消散斑装置、投影仪
KR20220144222A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 이미지 센서
WO2023249116A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
JP2024085173A (ja) * 2022-12-14 2024-06-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594992B2 (ja) * 1987-12-04 1997-03-26 株式会社日立製作所 固体撮像装置
JP2007115994A (ja) 2005-10-21 2007-05-10 Sony Corp 固体撮像装置およびカメラ
KR20100051555A (ko) * 2008-11-07 2010-05-17 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP2010147965A (ja) 2008-12-22 2010-07-01 Sony Corp 固体撮像装置および電子機器
JP2010212288A (ja) 2009-03-06 2010-09-24 Renesas Electronics Corp 撮像装置
JP2011049446A (ja) 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR20150130266A (ko) * 2013-03-11 2015-11-23 소니 주식회사 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316450A (ja) * 1995-05-17 1996-11-29 Hitachi Ltd 積層型固体撮像素子及びその製造方法
JP3719947B2 (ja) * 2001-04-18 2005-11-24 シャープ株式会社 固体撮像装置及びその製造方法
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US8101978B2 (en) * 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
US7800147B2 (en) * 2008-03-27 2010-09-21 International Business Machines Corporation CMOS image sensor with reduced dark current
JP5320989B2 (ja) * 2008-11-07 2013-10-23 ソニー株式会社 固体撮像装置、及び電子機器
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594992B2 (ja) * 1987-12-04 1997-03-26 株式会社日立製作所 固体撮像装置
JP2007115994A (ja) 2005-10-21 2007-05-10 Sony Corp 固体撮像装置およびカメラ
KR20100051555A (ko) * 2008-11-07 2010-05-17 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP2010147965A (ja) 2008-12-22 2010-07-01 Sony Corp 固体撮像装置および電子機器
JP2010212288A (ja) 2009-03-06 2010-09-24 Renesas Electronics Corp 撮像装置
JP2011049446A (ja) 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR20150130266A (ko) * 2013-03-11 2015-11-23 소니 주식회사 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190006764A (ko) * 2017-07-11 2019-01-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR20210010442A (ko) * 2018-05-18 2021-01-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 전자 기기

Also Published As

Publication number Publication date
US10192912B2 (en) 2019-01-29
JP6215246B2 (ja) 2017-10-18
KR102404288B1 (ko) 2022-06-02
JP2015233122A (ja) 2015-12-24
US20180145101A1 (en) 2018-05-24
TWI671893B (zh) 2019-09-11
WO2015174296A1 (ja) 2015-11-19
US20170077155A1 (en) 2017-03-16
CN106663687B (zh) 2019-10-22
TW201545329A (zh) 2015-12-01
CN106663687A (zh) 2017-05-10
US9887219B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
KR102404288B1 (ko) 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기
US20220328546A1 (en) Solid-state imaging device, solid-state imaging device manufacturing method, and electronic device
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US10553629B2 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
US8957357B2 (en) Solid-state imaging device, manufacturing method of the same, and electronic apparatus
KR102513483B1 (ko) 이미지 센서 및 그 제조방법
TWI493696B (zh) 在影像感測器中光偵測器之隔離
TW201112412A (en) Image sensors having frontside and backside photodetectors
JPWO2013094430A1 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR100561004B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
US9466636B2 (en) Image sensors including well regions of different concentrations and methods of fabricating the same
JP2010206174A (ja) 光電変換装置およびその製造方法ならびにカメラ
KR100749098B1 (ko) 높은 감도 및 전송 특성을 갖는 이미지 센서 및 그 제조방법
TWI858366B (zh) 垂直傳輸結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right