JP2021068788A - 光電変換装置、光電変換装置の製造方法、および撮像システム - Google Patents

Abstract

【課題】 光電変換装置において分離性能を向上する。【解決手段】 本開示における光電変換装置は、第１の画素に配された第１の光電変換部および第２の光電変換部の間において、半導体基板の第１の面から半導体基板の内部に延在する第１のトレンチと、第１の画素および第２の画素の間において、半導体基板の第２の面から延在する第２のトレンチと、を備え、第１の分離部の第２の面の側の端は、第２の分離部の第１の面の側の端よりも第２の面の側に位置する。【選択図】図１

Description

本発明は光電変換装置、光電変換装置の製造方法、および撮像システムに関する。

光電変換装置において、複数の素子の間の素子分離構造を形成し、光電変換部の間のクロストークを防止する技術が知られている。特許文献１には、光電変換部が形成された基板表面とは反対側の光入射面である基板裏面の側から素子分離部を形成する技術が記載されている。また、特許文献２には、複数の画素の間、および画素を構成する複数の光電変換部の間において、基板表面から素子分離部を形成する技術が記載されている。

国際公開第２０１７／１３０７２３号 特開２０１９−１４０２５１号公報

しかしながら、特許文献１において、分離部は、基板裏面の側から光電変換部が配される基板表面に向かって形成されるため、光電変換部に対する分離部の位置がずれ、分離性能が低下してしまうことがある。また、特許文献２において、複数の光電変換部の間に形成される分離部は、複数の画素の間に形成される分離部と同様に構成されているため、必ずしも十分な分離性能を得ることはできない。

本発明は上述の課題に鑑みてなされたものであって、分離性能を向上可能な光電変換装置、光電変換装置の製造方法、および撮像システムを提供することを目的とする。

本開示の一実施形態によれば、第１の画素および第２の画素を有する光電変換装置であって、第１の面、および前記第１の面とは反対側に配されるとともに光が入射される第２の面を有するとともに、前記第１の面と前記第２の面との間に複数の光電変換部が配された半導体基板を備え、前記半導体基板は、前記第１の画素の第１の光電変換部および第２の光電変換部の間において、前記第１の面から延在する第１のトレンチと、前記第１の画素および前記第２の画素の間において、前記第２の面から延在する第２のトレンチと、を有し、前記第１のトレンチの前記第２の面の側の端は、前記第２のトレンチの前記第１の面の側の端よりも前記第２の面の側に位置し、前記第１のトレンチは、前記第１の光電変換部および前記第２の光電変換部が並ぶ方向に沿った断面において第１の幅の部分および第２の幅の部分を有し、前記第１の幅は前記第２の幅よりも狭く、前記第１の幅の前記部分は前記第２の幅の前記部分よりも前記第２の面に近いことを特徴とする光電変換装置提供される。

本開示の他の実施形態によれば、第１の画素および第２の画素を有する光電変換装置であって、第１の面、および前記第１の面とは反対側に配されるとともに光が入射される第２の面を有するとともに、前記第１の面と前記第２の面との間に複数の光電変換部が配された半導体基板を備え、前記半導体基板は、前記第１の画素の第１の光電変換部および第２の光電変換部の間において、前記第１の面から延在する第１のトレンチと、前記第１の画素および前記第２の画素の間において、前記第２の面から延在する第２のトレンチと、を有し、前記第１のトレンチの前記第２の面の側の端は、前記第２のトレンチの前記第１の面の側の端よりも前記第２の面の側に位置し、前記第１のトレンチは前記第２の面に達していないことを特徴とする光電変換装置が提供される。

本開示のさらに他の実施形態によれば、第１の面、および前記第１の面とは反対側に配されるとともに光が入射される第２の面を備える半導体基板を含む光電変換装置の製造方法であって、前記第１の面において、第１の画素および第２の画素を形成する工程と、
前記第１の画素に配された第１の光電変換部および第２の光電変換部の間に、前記第１の面から第１のトレンチを形成する工程と、前記第１の画素および前記第２の画素の間において、前記第２の面から第２のトレンチを形成する工程とを備え、前記第１のトレンチの前記第２の面の側の端は、前記第２のトレンチの前記第１の面の側の端よりも前記第２の面の側に位置し、前記第１のトレンチは、前記第１の光電変換部および前記第２の光電変換部が並ぶ方向に沿った断面において第１の幅の部分および第２の幅の部分を有し、前記第１の幅は前記第２の幅よりも狭く、前記第１の幅の前記部分は前記第２の幅の前記部分よりも前記第２の面に近いことを特徴とする、光電変換装置の製造方法が提供される。

本発明によれば、分離性能を向上可能な光電変換装置、光電変換装置の製造方法、および撮像システムを提供することが可能となる。

本発明の第１実施形態における光電変換装置のブロック図である。 本発明の第１実施形態における画素の等価回路図である。 本発明の第１実施形態における光電変換装置の平面図である。 本発明の第１実施形態における光電変換装置の断面図である。 本発明の第１実施形態における光電変換装置の製造方法を示す図である。 本発明の第１実施形態における光電変換装置の製造方法を示す図である。 本発明の第１実施形態における光電変換装置の製造方法を示す図である。 本発明の第１実施形態における光電変換装置の製造方法を示す図である。 本発明の第１実施形態における光電変換装置の製造方法を示す図である。 本発明の第１実施形態における光電変換装置の製造方法を示す図である。 本発明の第１比較例における光電変換装置の平面図である。 第１比較例における光電変換装置の断面図である。 第１比較例における光電変換装置の断面図である。 本発明の第１実施形態における光電変換装置の断面図である。 本発明の第２実施形態における光電変換装置の断面図である。 本発明の第３実施形態における光電変換装置の平面図である。 第２比較例における光電変換装置の平面図である。 本発明の第４実施形態における光電変換装置の平面図である。 本発明の第４実施形態における光電変換装置の断面図である。 本発明の第５実施形態における光電変換装置の断面図である。 本発明の第６実施形態における撮像システムのブロック図である。 本発明の第７実施形態における車載カメラに関する撮像システムのブロック図である。

［第１実施形態］
図１は本実施形態における光電変換装置のブロック図である。光電変換装置は、いわゆる裏面照射型の固体撮像装置であって、互いに積層された光電変換基板（半導体基板）１および回路素子基板（他の半導体基板）２を備える。

光電変換基板１は、入射光に応じた信号を生成する複数の画素１０を備え、複数の画素１０はマトリクス状に配列されている。図１には説明の簡略化のために３行３列の画素１０が示されているが、行方向および列方向に配置される画素１０の数は特に限定されるものではない。なお、本明細書において、行方向とは図面における水平方向を示し、列方向とは図面において垂直方向を示すものとする。画素１０上にはマイクロレンズ、カラーフィルタが配置され得る。カラーフィルタは例えば赤、青、緑の原色フィルタであって、ベイヤー配列に従って各画素１０に設けられている。一部の画素１０はＯＢ画素（オプティカル・ブラック画素）として遮光されている。複数の画素１０には、焦点検出用の画素信号を出力する焦点検出画素が配された測距行と、画像を生成するための画素信号を出力する撮像画素が配された複数の撮像行とが設けられ得る。信号線１１は画素１０の列毎に設けられ、信号線１１には定電流源１２が電気的に接続される。

回路素子基板２はアナログデジタル変換部（ＡＤ変換部）２１、メモリ部２２、信号処理部２３、垂直走査部２４を備える。

アナログデジタル変換部２１は、増幅回路、コンパレータ、ランプ信号発生回路、カウンタ回路などを備える。増幅回路は画素１０から信号線１１に出力されたアナログ信号を増幅し、コンパレータの一方の入力端子に入力する。ランプ信号発生回路は時間とともに変化するランプ信号を生成し、コンパレータの他方の入力端子に入力する。コンパレータはアナログ信号とランプ信号とを比較し、比較信号を出力する。カウンタ回路は、ランプ信号が変化し始めてから比較信号が反転するまでの時間をカウントし、カウント値をデジタルデータとして出力する。

メモリ部２２はアナログデジタル変換部２１から出力されたデジタルデータを保持する。メモリ部２２はデジタルデータを行単位またはフレーム単位で保持し得る。さらに、メモリ部２２は、保持されたデジタルデータをシリアルデータまたはパラレルデータとして出力する走査回路を備え得る。

信号処理部２３はデジタル信号処理回路、演算処理回路などを備え、メモリ部２２から出力されたデジタルデータの信号処理を実行する。信号処理は例えばノイズリダクション処理、ダイナミックレンジ拡張処理、ホワイトバランス処理、シャッタ読み出し処理、デモザイク処理のいずれか若しくは複数であり得る。信号処理部２３から出力されたデジタルデータは光電変換装置の外部へ出力される。

垂直走査部２４はシフトレジスタ、ゲート回路などを含み、複数の制御信号を画素１０に供給する。すなわち、垂直走査部２４は画素１０を構成するトランジスタを駆動し、画素１０を行単位で読み出す。

図２は本実施形態における画素の等価回路図である。画素１０は、光電変換部ＰＤ１、ＰＤ２、浮遊拡散領域ＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）、転送トランジスタＴ１１、Ｔ１２、リセットトランジスタＴ２、増幅トランジスタＴ３、選択トランジスタＴ４を含む。以下の説明は、画素１０を構成するトランジスタがＮ型ＭＯＳトランジスタである例を示している。光電変換部ＰＤ１、ＰＤ２は例えばフォトダイオードから構成されており、入射光による光電変換および電荷の生成および蓄積を行なう。転送トランジスタＴ１１、Ｔ１２は光電変換部ＰＤ１、ＰＤ２に対応して設けられ、それぞれのゲートには制御信号ＴＸ１、ＴＸ２が印加される。制御信号ＴＸ１がハイレベルとなると、転送トランジスタＴ１１がオン状態（導通状態）となり、光電変換部ＰＤ１の信号が増幅トランジスタＴ３の入力ノードである浮遊拡散領域ＦＤに転送される。また、制御信号ＴＸ２がハイレベルとなると、光電変換部ＰＤ２の信号が浮遊拡散領域ＦＤに転送される。リセットトランジスタＴ２のゲートには制御信号ＲＳＴが印加され、リセットトランジスタＴ２がオンになることにより、浮遊拡散領域ＦＤの電位は電源電圧Ｖｄｄにリセットされる。浮遊拡散領域ＦＤは所定の容量を有し、電荷に応じた電圧を発生させる。増幅トランジスタＴ３は、浮遊拡散領域ＦＤの電位に応じてソースの電位が変わるソースフォロアとして動作する。選択トランジスタＴ４は増幅トランジスタＴ３のソースを信号線１１に電気的に接続する。信号線１１には増幅トランジスタＴ３の負荷として機能する定電流源１２が接続されている。読み出すべき行の制御信号ＳＥＬがハイレベルとなると、選択トランジスタＴ４がオンとなり、当該行の光電変換部ＰＤ１、ＰＤ２の電荷に応じた電圧（アナログ信号）が信号線１１に出力される。

画素１０を構成するトランジスタはＮ型ＭＯＳトランジスタに限定されることなく、Ｐ型ＭＯＳトランジスタであっても良い。画素１０の構成も図２に示された例に限定されることなく様々な画素を用いることができる。例えば、光電変換部の数も限定されず、４個またはそれ以上の数の光電変換部を画素１０に設けてもよい。また、光電変換部ＰＤ１、ＰＤ２の電荷をそれぞれ異なる浮遊拡散領域に転送してもよい。さらに、画素１０は光電変換部ＰＤ１、ＰＤ２から溢れた電荷を排出するオーバーフロードレインを備えても良い。

図３は本実施形態における光電変換装置の平面図であって、画素１０の一部を示している。ここでは、電荷蓄積領域１０１ａ、１０１ｂ、活性領域１０１０、Ｐ型の半導体領域１０１１、浮遊拡散領域ＦＤ、ゲート電極Ｔ１１ｇ、Ｔ１２ｇが示されている。画素１０は基板上に形成され、基板（半導体基板）１００の平面視において電荷蓄積領域１０１ａ、１０１ｂが互いに隣接して配されている。基板１００の表面に平行な面において、電荷蓄積領域１０１ａ、１０１ｂが並ぶ方向をＸ方向（第１の方向）とし、Ｘ方向に交差する方向をＹ方向（第２の方向）とする。また、基板１００の表面から内部に向かう方向をＺ方向（第３の方向）とする。また、以下の説明においては、キャリアが電子であるとする。なお、ホールをキャリアとすることも可能であるが、この場合にはＮ型、Ｐ型の極性は以下の説明とは逆となる。

活性領域１０１０はフィールド酸化膜などの分離構造によって囲まれた領域である。活性領域１０１０、Ｎ型の電荷蓄積領域１０１ａ、１０１ｂはＰ型の半導体領域１０１１に設けられている。電荷蓄積領域１０１ａ、１０１ｂと半導体領域１０１１との境界はＰＮ接合を形成している。すなわち、電荷蓄積領域１０１ａ、半導体領域１０１１のＰＮ接合は光電変換部ＰＤ１を構成し、電荷蓄積領域１０１ｂ、半導体領域１０１１のＰＮ接合は光電変換部ＰＤ２を構成する。１つのマイクロレンズを通過した光は、光電変換部ＰＤ１、ＰＤ２のそれぞれにおいて信号電荷を生じさせ、信号電荷は電荷蓄積領域１０１ａ、１０１ｂに蓄積される。

ゲート電極Ｔ１１ｇ、Ｔ１２ｇの一部は、平面視において電荷蓄積領域１０１ａ、１０１ｂと重なっている。ゲート電極Ｔ１１ｇ、Ｔ１２ｇはポリシリコンなどから構成され、転送トランジスタＴ１１、Ｔ１２のゲートとして機能する。電荷蓄積領域１０１ａ、浮遊拡散領域ＦＤは転送トランジスタＴ１１のソース／ドレイン領域を共有している。ゲート電極Ｔ１１ｇに電圧を印加することにより、電荷蓄積領域１０１ａから浮遊拡散領域ＦＤに電荷が転送される。同様に、電荷蓄積領域１０１ｂ、浮遊拡散領域ＦＤは転送トランジスタＴ１２のソース／ドレイン領域を共有している。ゲート電極Ｔ１２ｇに電圧を印加することにより、電荷蓄積領域１０１ｂから浮遊拡散領域ＦＤに電荷が転送される。画素１０は、電荷蓄積領域１０１ａに蓄積された信号電荷に基づく第１の信号と、電荷蓄積領域１０１ｂに蓄積された信号電荷に基づく第２の信号とを出力する。第１の信号と第２の信号とを用いて、位相差方式の焦点検出を行うことが可能となる。

電荷蓄積領域１０１ａ、１０１ｂは、平面視において間隔ｄ１を隔ててＸ方向に互いに離間している。電荷蓄積領域１０１ａ、１０１ｂの間には、基板１００の表面から内部の方向（−Ｚ方向）に浅く形成された分離構造（絶縁分離構造）１１０が配されている。分離構造１１０は平面視において細長状に形成され、分離構造１１０の長手方向（Ｙ方向）の長さは電荷蓄積領域１０１ａ、１０１ｂの長手方向の長さと略同等若しくは長い。また、電荷蓄積領域１０１ａ、１０１ｂの間には、−Ｚ方向に深く形成された第１のトレンチ１１１が配されている。平面視において、第１のトレンチは分離構造１１０の内側に配され、分離構造１１０は第１のトレンチ１１１を囲むように形成されている。第１のトレンチ１１１は分離構造１１０と同様に平面視において細長状に形成され、第１のトレンチ１１１の長手方向の長さは電荷蓄積領域１０１ａ、１０１ｂの長手方向の長さと略同等若しくは長い。第１のトレンチ１１１は光電変換部ＰＤ１、ＰＤ２の間のクロストークを抑制することができる。

また、ゲート電極Ｔ１１ｇ、Ｔ１２ｇは平面視において分離構造１１０からＸ方向に間隔ｄ２を隔てて形成されている。このため、後述するように、ゲート電極Ｔ１１ｇ、Ｔ１２ｇは、分離構造１１０の段差に起因する不良を回避することができる。

図４は本実施形態における光電変換装置の断面図であって、図３のＡ−Ａ’に沿った断面図である。光電変換装置は互いに積層された光電変換基板１および回路素子基板２を備える。光電変換基板１の表面と回路素子基板２の表面とは互いに貼り合わされ、接合面Ｐ０を形成している。光電変換基板１における接合面Ｐ０と反対側の面、すなわち光電変換基板１の裏面Ｐ２には光学構造３が形成されている。光電変換装置は、光学構造３の光入射面Ｐ３から入射光を受ける。

光電変換基板１は、基板１００、層間絶縁膜１２０、１３０、１４０、１５０、ゲート電極１１５を備える。ゲート電極Ｔ１１ｇ、Ｔ１２ｇは、ゲート電極１１５と同層に形成される。基板１００はシリコン等の半導体基板から構成され、基板１００内には電荷蓄積領域１０１ａ、１０１ｂ、第１のトレンチ（第１の分離部）１１１、第２のトレンチ（第２の分離部）３１２、分離構造１１０が形成されている。

第１のトレンチ１１１は、基板１００の表面（第１の面）Ｐ１から基板１００の内部に（Ｚ方向）に延在している。第１のトレンチ１１１は、窒化シリコン膜、酸化シリコン膜等の絶縁膜から構成され得る。本実施形態において、第１のトレンチ１１１は基板１００の裏面Ｐ２の近傍まで延在しているが、裏面（第２の面）Ｐ２に達していない。ここで、表面Ｐ１、裏面Ｐ２は、互いに略平行な面を指し、第１のトレンチ１１１の側面（側壁）を含まないものとする。第１のトレンチ１１１は、図３の間隙ｄ１に対応した位置において、間隔ｄ１よりも狭い幅Ｗを有している。光電変換部ＰＤ１、ＰＤ２間のクロストークを十分に抑制できるように、第１のトレンチ１１１は十分な幅および深さを有することが望ましい。例えば、基板１００の厚さが３．０〜５．０μｍ程度である場合、第１のトレンチ１１１は、約０．１μｍ〜０．３μｍの幅、および約１．０〜３．０μｍの深さを有することが好ましい。

分離構造１１０は基板１００の表面Ｐ１から基板１００の内部の方向（Ｚ方向）に形成され、分離構造１１０の表面Ｐ１からの深さは第１のトレンチ１１１の表面Ｐ１からの深さよりも浅い。分離構造１１０は、トランジスタなどの隣接する素子間に配され、それぞれの半導体領域を電気的に分離する。図４において、分離構造１１０は、隣接する画素１０−１、１０−２の間と、電荷蓄積領域１０１ａ、１０１ｂの間とにそれぞれ配されている。電荷蓄積領域１０１ａ、１０１ｂの間における分離構造１１０の位置には、さらに第１のトレンチ１１１が配されている。

第２のトレンチ３１２は、画素１０−１、１０−２の間において、基板１００の裏面Ｐ２から基板１００の内部の方向（−Ｚ方向）に延在している。第２のトレンチ３１２の端部（端）３１２ａは第１のトレンチ１１１の端部（端）１１１ａよりも表面Ｐ１の側に位置している。すなわち、第１のトレンチ１１１の端部１１１ａは、第２のトレンチ３１２の端部３１２ａよりも裏面Ｐ２の側に位置している。また、第１のトレンチ１１１、第２のトレンチ３１２は基板１００を貫通していないが、基板１００に対して十分に深く形成されている。第１のトレンチ１１１の表面Ｐ１からの深さと、第２のトレンチ３１２の裏面Ｐ２からの深さとの和が、第１の面と第２の面との間の距離よりも大きい。図４において、第２のトレンチ３１２の端部３１２ａは電荷蓄積領域１０１ａ、１０１ｂよりも裏面Ｐ２の側に位置しているが、端部３１２ａは電荷蓄積領域１０１ａ、１０１ｂよりも表面Ｐ１の側まで延在してもよい。第２のトレンチ３１２の表面Ｐ１側の鉛直線上には分離構造１１０が配されていてもよい。第２のトレンチ３１２は、第１のトレンチ１１１と同様に、窒化シリコン膜、酸化シリコン膜等の絶縁膜から構成され得る。

ゲート電極Ｔ１１ｇ、Ｔ１２ｇはゲート絶縁膜を挟んで基板１００の表面Ｐ１上に形成される。ゲート電極Ｔ１１ｇ、Ｔ１２ｇは、ポリシリコン電極、またはＡｌ、Ｃｕなどの金属電極から構成され、図示されていないソース領域およびドレイン領域の間に配される。ゲート電極Ｔ１１ｇ、Ｔ１２ｇ上には層間絶縁膜１２０が形成される。層間絶縁膜１２０にはコンタクトプラグ１２１が形成され、ゲート電極Ｔ１１ｇ、Ｔ１２ｇなどに電気的に接続される。配線１３１は層間絶縁膜１２０上に形成され、Ａｌ、Ｃｕなどから構成される。配線１３１はコンタクトプラグ１２１に電気的に接続される。層間絶縁膜１３０は層間絶縁膜１２０上に形成され、層間絶縁膜１３０にはさらにビアプラグ１３２、配線１３３が形成される。層間絶縁膜１４０は層間絶縁膜１３０上に形成され、層間絶縁膜１４０にはプラグ１４１、配線１４２が形成される。層間絶縁膜１５０は層間絶縁膜１４０上に形成され、層間絶縁膜１５０には導電部材１５１、接合部材１５２が形成される。また、基板１００には、光電変換基板１または回路素子基板２中の配線層に含まれるパッド電極に達する開口が形成され得る。

回路素子基板２は、基板２００、素子機能層２１０、層間絶縁膜２２０、２３０を備える。基板２００はシリコン等の半導体基板から構成され、基板２００上の素子機能層２１０には、図１に示されたアナログデジタル変換部２１、メモリ部２２、信号処理部２３、垂直走査部２４を構成するトランジスタ、配線、素子分離構造が形成される。層間絶縁膜２２０にはプラグ２２１、配線２２２が形成され、層間絶縁膜２３０には導電部材２３１、接合部材２３２が形成されている。接合部材２３２は光電変換基板１の接合部材１５２に接合される。

光学構造３は基板１００の裏面Ｐ２に設けられ、金属酸化膜３２１、反射防止膜３２２、絶縁膜３２３、カラーフィルタ３２４、マイクロレンズ３２５を含む。金属酸化膜３２１は、酸化ハフニウム膜、酸化アルミニウム膜などから構成され、基板１００の裏面Ｐ２上に形成される。反射防止膜３２２は、酸化タンタル膜などから構成され、金属酸化膜３２１上に形成される。絶縁膜３２３は、酸化シリコン膜、窒化シリコン膜、シリコン酸窒化膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などから構成され、反射防止膜３２２上に形成される。カラーフィルタ３２４はレッド、ブルー、イエローの原色フィルタ、シアン、マゼンタ、イエロー、グリーンの補色フィルタであり得る。膜の層構成は、１種類の材質からなる単層構成であってもよいし、複数の材質からなる積層構成であってもよい。また、絶縁膜３２３には、タングステンなどの金属膜からなるＯＢ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）領域を形成する遮光膜、各画素の入射光の混色を防ぐための遮光壁が形成され得る。また、金属酸化膜３２１、反射防止膜３２２、絶縁膜３２３には、光電変換基板１または回路素子基板２中の配線層に含まれるパッド電極に達する開口が形成され得る。

続いて、図５Ａ〜図５Ｆを用いて、本実施形態における光電変換装置の製造方法を説明する。

図５Ａにおいて、シリコン半導体から構成される基板１００の表面Ｐ１の側に第１のトレンチ１１１が形成される。すなわち、フォトリソグラフィーおよびボッシュ法等の方法を用いて溝が形成され、この溝にＣＶＤ法等の成膜方法を用いて成膜が行われ、ウエットエッチング等によって所望の領域以外の膜が除去される。溝に成膜される材料は、窒化シリコン膜、酸化シリコン膜等の絶縁膜であり得る。

次に、基板１００の表面Ｐ１に、第１のトレンチ１１１よりも浅い分離構造１１０がＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成される。分離構造１１０は、複数のトランジスタ間など、互いに電気的に分離すべき領域間に形成される。また、平面視において、分離構造１１０は第１のトレンチ１１１の周囲を覆うように設けられている。これにより、第１のトレンチ１１１形成後に、ウエットエッチング等により溝に段差が生じたとしても、段差を分離構造１１０によって覆うことができる。このため、後述の工程において、段差に起因するゲート電極Ｔ１１ｇ、Ｔ１２ｇの形成不良などの不具合を回避することが可能となる。

次に、図５Ｂに示すように、基板１００に、電荷蓄積領域１０１ａ、１０１ｂが形成される。電荷蓄積領域１０１ａ、１０１ｂは、所望の深さの領域において、イオン注入法等によって形成される。また、基板１００には、画素のポテンシャルを制御するための種々のイオン注入が行われる。

次に、基板１００に、ゲート電極１１５、層間絶縁膜１２０、コンタクトプラグ１２１等が形成される。層間絶縁膜１２０上に、配線１３１および層間絶縁膜１３０が形成され、層間絶縁膜１３０にビアプラグ１３２、配線１３３が形成される。さらに、層間絶縁膜１３０上に層間絶縁膜１４０が形成され、層間絶縁膜１４０にプラグ１４１、配線１４２が形成される。なお、配線、ビアプラグ、層間絶縁膜の数は図５Ｂの例に限定されない。層間絶縁膜１４０上に、層間絶縁膜１５０、導電部材１５１、接合部材１５２が形成される。

図５Ｃに示された回路素子基板２において、シリコン半導体から構成される基板２００上に素子機能層２１０が形成される。素子機能層２１０には、複数のトランジスタ、複数のトランジスタを互いに電気的に分離する分離構造等が形成される。次に、素子機能層２１０上に層間絶縁膜２２０、プラグ２２１、配線２２２が形成される。さらに、層間絶縁膜２２０上に、層間絶縁膜２３０、導電部材２３１、接合部材２３３が形成される。配線２２２は例えばＡｌ、Ｃｕなどから構成され、プラグ２２１は例えばタングステンなどから構成され得る。

図５Ｃにおいて、光電変換基板１の表裏が反転され、接合部材１５２が形成された面が回路素子基板２の上面に対向して配される。続いて、図５Ｄにおいて、光電変換基板１と回路素子基板２とが貼り合わされ、光電変換基板１の接合部材１５２と回路素子基板２の接合部材２３３とが接続される。

図５Ｅにおいて、基板１００の裏面Ｐ２において研削等により薄膜化の処理がなされ、基板１００の厚さが例えば３．０〜５．０μｍ程度となる。本実施形態において、第１のトレンチ１１１の端部１１１ａは裏面Ｐ２に近接するが、裏面Ｐ２には達していない。

続いて、図５Ｆにおいて、光電変換基板１の基板１００の裏面Ｐ２の側から第２のトレンチ３１２が形成される。第２のトレンチ３１２は、隣接する複数の画素１０の間に設けられ、隣接する複数の画素１０の間における光電変換部ＰＤ１、ＰＤ２のクロストークを抑制する。第２のトレンチ３１２は、フォトリソグラフィー、ボッシュ法等によって形成され、第２のトレンチ３１２の側面には、金属酸化膜が形成され得る。第２のトレンチ３１２は、０．１μｍ〜０．５μｍ程度の幅、および１．０〜３．０μｍ程度の深さを有することが好ましい。

続いて、図４に示されるように、基板１００の裏面Ｐ２上に、金属酸化膜３２１、反射防止膜３２２、絶縁膜３２３、カラーフィルタ３２４、マイクロレンズ３２５を含む光学構造３が形成される。金属酸化膜３２１は、例えば、酸化ハフニウム膜、酸化アルミニウム膜などの材料を用いて、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により形成される。ＡＬＤ法を用いることにより、アスペクト比が大きい溝において金属酸化膜形成の均一性を高めることが可能となる。反射防止膜３２２は、例えば、酸化タンタル膜などの材料を用いて、ＡＬＤ法、ＣＶＤ法等によって形成され得る。絶縁膜３２３は、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などから構成される。

上述した本実施形態によれば、第１のトレンチ１１１を光電変換部ＰＤ１、ＰＤ２と同様に基板１００の表面Ｐ１から形成することにより、光電変換部ＰＤ１、ＰＤ２に対する第１のトレンチ１１１の位置精度を高めることが可能となる。一方、隣接する複数の画素１０の間においては、基板１００の入射面の側から第２のトレンチ３１２を形成することで、入射光を効果的に遮断することができる。また、基板１００の入射面の側から第２のトレンチ３１２を形成し、基板１００の表面Ｐ１の側まで到達させないことで、基板１００の表面Ｐ１の側の分離構造１１０やゲート電極のレイアウト自由度を向上させることができる。また、第１のトレンチ１１１の端部１１１ａは、第２のトレンチ３１２の端部３１２ａよりも基板１００の裏面Ｐ２の側に延在し、マイクロレンズ３２５に近づく。このため、第１のトレンチ１１１によって遮断できる入射光が増えることで入射光をより効果的に遮断し、クロストークを低減することが可能となる。従って、本実施形態によれば、光電変換部ＰＤ１、ＰＤ２に対して高い位置精度で第１のトレンチ１１１を形成し、第１のトレンチ１１１によって遮断できる入射光が増える。このため、分離性能を向上させることが可能となる。

以下、比較例における光電変換装置と対比しながら、本実施形態の効果を詳述する。図６は第１の比較例における光電変換装置の平面図である。図７は第１の比較例における光電変換装置の断面図であって、図６のＢ−Ｂ’に沿った断面図である。本実施形態と異なる構成を中心に説明し、本実施形態における構成と同様の構成には同一の符号を付する。

比較例においては、本実施形態における第１のトレンチ１１１に代えて、第３のトレンチ３１３が基板１００の裏面Ｐ２の側から基板１００の内部の方向（−Ｚ方向）に延在している。第３のトレンチ３１３の基板１００内の深さは第２のトレンチ３１２の深さと略等しい。第３のトレンチ３１３は平面視において電荷蓄積領域１０１ａ、１０１ｂの間に配されている。また、第３のトレンチ３１３の端部３１３ａは電荷蓄積領域１０１ａ、１０１ｂよりも裏面Ｐ２の側に位置しているが、端部３１３ａは電荷蓄積領域１０１ａ、１０１ｂよりも表面Ｐ１の側まで延在してもよい。端部３１３ａに対応する表面Ｐ１の位置には分離構造１１０が配されていてもよい。

比較例における光電変換装置の製造方法は、第３のトレンチ３１３の形成工程を除き、第１の実施形態における製造方法と略同様である。すなわち、基板１００を薄く形成した工程の後（図５Ｆ参照）であって、金属酸化膜３２１の成膜工程の前に、第３のトレンチ３１３は第２のトレンチ３１２と同様に形成され得る。

図８は、第１比較例における光電変換装置の断面図であって、第３のトレンチ３１３の位置がずれた場合における入射光の経路を示している。

光電変換基板１と回路素子基板２とが貼り合わされる際に、光電変換基板１または回路素子基板２に非線形の歪みが生じることがある。このため、貼り合わせ後に、光電変換基板１の基板１００上にレジストを塗布し、フォトリソグラフィー法によってパターニングした場合、第２のトレンチ３１２および第３のトレンチ３１３を形成するためのレジストの開口位置が画素１０に対してずれてしまうことがある。第２のトレンチ３１２および第３のトレンチ３１３は、電荷蓄積領域１０１ａ、１０１ｂの間に形成されるべきであるが、図８において第２のトレンチ３１２および第３のトレンチ３１３が電荷蓄積領域１０１ａの側（Ｘ方向）にずれて形成されている。すなわち、画素１０−１における分離構造３０は、電荷蓄積領域１０１ａの側にオフセットしている。このため、マイクロレンズ３２５の右側からの入射光５１ｂの一部が第３のトレンチ３１３によって遮断されずに左側の光電変換部ＰＤ１に入射し、入射光５１ｂに対応する信号電荷が電荷蓄積領域１０１ａに蓄積される。すなわち、電荷蓄積領域１０１ａにおいて、トレンチの左側の入射光５１ａに対応する信号電荷のみならず、入射光５１ｂに対応する信号電荷が蓄積される。この結果、光電変換部ＰＤ１、ＰＤ２の間におけるクロストークが発生してしまう。クロストークは、オートフォーカス精度の悪化などの問題を生じさせる。

図９は、本実施形態における光電変換装置の断面図であって、光電変換基板１の貼り合わせに起因して非線形の歪みが生じた状態を示している。図８の比較例と同様に、第２のトレンチ３１２の位置は画素１０の境界位置からずれて形成されている。一方、第１のトレンチ１１１は、光電変換基板１と回路素子基板２とが貼り合わされる工程の前に、基板１００の表面Ｐ１の側から形成される（図５Ａ）。このため、第１のトレンチ１１１は光電変換基板１の貼り合わせに起因した非線形の歪みの影響を受けず、電荷蓄積領域１０１ａ、１０１ｂの間に精度良く形成される。図９に示すように、画素１０−１内の分離構造３０において、第１のトレンチ１１１の右側の入射光５１ｂは右側の光電変換部ＰＤ２に入射する。左側の光電変換部ＰＤ１に向かう入射光５１ｂは第１のトレンチ１１１によって遮断され、光電変換部ＰＤ１には入射せず、第１のトレンチ１１１によって反射され、光電変換部ＰＤ２に入射する。同様に、第１のトレンチ１１１の左側の入射光５１ａは、左側の光電変換部ＰＤ１に入射する。右側の光電変換部ＰＤ２に向かう入射光５１ａは第１のトレンチ１１１によって遮断され、光電変換部ＰＤ２には入射せず、第１のトレンチ１１１によって反射され、光電変換部ＰＤ１に入射する。この結果、光電変換部ＰＤ１、ＰＤ２の間におけるクロストークを抑制することが可能となる。

また、本実施形態において、第１のトレンチ１１１は基板１００の表面Ｐ１から、光電変換部ＰＤ１、ＰＤ２の間を介して、基板１００の裏面Ｐ２の近傍まで延在している。このため、第１のトレンチ１１１は、光電変換部ＰＤ１、ＰＤ２の近傍における入射光を分離できるとともに、入射面の側における入射光を分離することができる。一方、隣接する複数の画素１０の間においては、基板１００の入射面の側から第２のトレンチ３１２を形成することで、入射光を効果的に遮断することができる。また、第２のトレンチ３１２の端部３１２ａは電荷蓄積領域１０１ａ、１０１ｂよりも裏面Ｐ２の側に位置していても良いし、端部３１２ａは電荷蓄積領域１０１ａ、１０１ｂよりも表面Ｐ１の側まで延在していても良い。第２のトレンチ３１２の端部３１２ａが電荷蓄積領域１０１ａ、１０１ｂよりも裏面Ｐ２の側に位置している場合は、第２のトレンチ３１２の位置がずれたとしても、第２のトレンチ３１２が電荷蓄積領域１０１ａ、１０１ｂに干渉しない。

第１のトレンチ１１１は基板１００の表面Ｐ１の側から形成されるため、比較例の光電変換装置の製造方法と比較して、トレンチ形成後の熱工程数が多く、また熱工程の最大温度が高くなる。このため、本実施形態において、トレンチ形成時に生じる欠陥または界面準位が熱工程により回復し易くなり、欠陥または界面準位に起因する暗電流を低減することが可能となる。

なお、物理的な溝である第１のトレンチ１１１および第２のトレンチ３１２に加えて、イオン注入による分離構造を形成していてもよい。イオン注入による分離性能よりも、物理的な溝による分離性能が高いが、イオン注入による分離構造を併用することにより、さらに分離性能を高めることができる。

また、ゲート電極Ｔ１１ｇ、Ｔ１２ｇは平面視において分離構造１１０から間隔ｄ２を隔てて形成されている。このため、ゲート電極Ｔ１１ｇ、Ｔ１２ｇは、分離構造１１０の段差に起因する不良を回避することができる。以上、詳述したように、本実施形態によれば、分離性能を向上させることが可能となる。

［第２実施形態］
図１０は本実施形態における光電変換装置の断面図である。以下、第１実施形態における光電変換装置と異なる構成を中心に説明する。

本実施形態において、第１のトレンチ１１１は基板１００の表面Ｐ１から裏面Ｐ２まで達している。第１の実施形態に比べて、第１のトレンチ１１１の端部１１１ａはさらにマイクロレンズ３２５に近づくため、入射光の分離性能をさらに高め、クロストークを効果的に低減することができる。また、第１のトレンチ１１１の形成時におけるエッチング深さのばらつき、または、貼り合わせ後の基板薄膜化における基板１００の厚さのばらつきが生じたとしても、裏面Ｐ２に対する端部１１１ａの位置は影響を受けない。このため、画素毎の特性のばらつきを低減することが出来る。

本実施形態における光電変換装置の製造方法は、第１実施形態と略同様であるが、図５Ｅに示された半導体基板の薄膜化の工程において第１実施形態と異なる。基板１００の裏面Ｐ２において研削等により薄膜化の処理がなされ、第１のトレンチ１１１の端部１１１ａが裏面Ｐ２において露出する。これにより、第１のトレンチ１１１は基板１００の表面Ｐ１から裏面Ｐ２まで貫通する。以後の工程は第１実施形態と同様である。

本実施形態においても、第１実施形態と同様に、第１のトレンチ１１１を光電変換部ＰＤ１、ＰＤ２と同様に基板１００の表面Ｐ１から形成することにより、光電変換部ＰＤ１、ＰＤ２に対する第１のトレンチ１１１の位置ずれを低減することが可能となる。また、第１のトレンチ１１１の端部１１１ａは、基板１００の裏面Ｐ２に達していることにより、入射光をより効果的に遮断することができるとなる。従って、本実施形態においても、分離性能を向上させることが可能となる。

［第３実施形態］
図１１は本実施形態における光電変換装置の平面図であって、画素１０の一部を示している。以下、第１実施形態における光電変換装置と異なる構成を中心に説明する。

平面視において、ゲート電極Ｔ１１ｇ、Ｔ１２ｇの間隔ｄ４は電荷蓄積領域１０１ａ、１０１ｂの間隔ｄ１よりも狭く、分離構造１１０はゲート電極Ｔ１１ｇ、Ｔ１２ｇの間には配されていない。分離構造１１０はゲート電極Ｔ１１ｇ、Ｔ１２ｇからＹ方向に間隔ｄ３を隔てて形成されている。このため、ゲート電極Ｔ１１ｇ、Ｔ１２ｇは、分離構造１１０の段差に起因する不良を回避することができる。第１実施形態においては、分離構造１１０は平面視においてゲート電極Ｔ１１ｇ、Ｔ１２ｇの間に配されていたが、本実施形態においては、分離構造１１０はゲート電極Ｔ１１ｇ、Ｔ１２ｇの間に配されていない。ゲート電極Ｔ１１ｇ、Ｔ１２ｇのＸ方向長さ、すなわち、チャネル幅を大きくし、転送効率を増大させることができる。

図１２は第２比較例における光電変換装置の平面図であって、画素１０の一部を示している。第２の比較例におけるゲート電極Ｔ１１ｇ、Ｔ１２ｇのＸ方向長さは図１１と略同様である。一方、分離構造１１０はゲート電極Ｔ１１ｇ、Ｔ１２ｇからＹ方向において離間しておらず、平面視において分離構造１１０とゲート電極Ｔ１１ｇ、Ｔ１２ｇとが重畳して配されている。比較例においては、ゲート電極Ｔ１１ｇ、Ｔ１２ｇに対応したパターンをフォトリソグラフィー法を用いてレジスト（不図示）に露光する際、分離構造１１０の段差により、分離構造１１０とゲート電極Ｔ１１ｇ、Ｔ１２ｇとが重畳した箇所でフォーカスずれが発生することがある。フォーカスずれは、例えばゲート電極Ｔ１１ｇ、Ｔ１２ｇの短絡を生じさせることがある。また、分離構造１１０の段差により、分離構造１１０とゲート電極Ｔ１１ｇ、Ｔ１２ｇとが重畳した箇所においてゲート電極Ｔ１１ｇ、Ｔ１２ｇが不連続となり得る。

これに対し、図１１に示された本実施形態によれば、平面視において分離構造１１０はゲート電極Ｔ１１ｇ、Ｔ１２ｇからＹ方向に間隔ｄ３を隔て形成されている。このため、上述の分離構造１１０の段差に起因したゲート電極Ｔ１１ｇ、Ｔ１２ｇの形成不良を抑制することが可能となる。

［第４実施形態］
続いて、本実施形態における光電変換装置を説明する。図１３は、本実施形態における光電変換装置の平面図であって、画素１０の一部を示している。また、図１４は本実施形態における光電変換装置の断面図であって、図１３のＣ−Ｃ’に沿った断面図である。以下、第１実施形態と異なる構成を中心に説明する。

本実施形態において、第１のトレンチ１１１の端部１１１ａの側のＸ方向の幅（第1の幅）Ｗ１は表面Ｐ１の側のＸ方向の幅（第２の幅）Ｗ２よりも狭い。すなわち、第１のトレンチ１１１は、Ｘ方向に沿った断面において幅Ｗ１の部分および幅Ｗ２の部分を有し、幅Ｗ１の部分は幅Ｗ２の部分よりも裏面Ｐ２に近い。また、第１のトレンチ１１１の端部１１１ａの断面は先細状（テーパ状）をなしている。すなわち、電荷蓄積領域１０１ａ、１０１ｂに交差する方向における第１のトレンチ１１１の幅は、表面Ｐ１の側から端部１１１ａの側に向かって次第に狭くなるように形成されている。

本実施形態における光電変換装置の製造方法は、第１のトレンチ１１１を除いて第１実施形態における製造方法と略同様である。第１のトレンチ１１１は、図５Ａに示す工程において、フォトリソグラフィー工程の後にエッチングを行う際、例えば、ボッシュ法によって成膜とエッチングとの時間比率を調整することで、第１のトレンチ１１１を先細状に形成することができる。すなわち、第１のトレンチ１１１の内壁にポリマーを成膜する工程と、第１のトレンチ１１１の底面（端部１１１ａ）のポリマーをエッチングして除去し、基板１００のＳｉをエッチングする工程とを所定の時間比率で繰り返す。これにより、第１のトレンチを高いアスペクト比で形成するとともに、端部を先細状に形成することができる。第１のトレンチ１１１の内壁に成膜するポリマーとしては、ＣＦ系ポリマーを用いることができる。

また、図５Ａに示されるように、第１のトレンチ１１１は、光電変換基板１と回路素子基板２とが貼り合わされる前に形成されている。このため、第１の実施形態と同様に、第１のトレンチ１１１は、光電変換基板１の貼り合わせに起因する非線形の歪みの影響を受けず、電荷蓄積領域１０１ａ、１０１ｂの間に精度良く形成され得る。

第１のトレンチ１１１の光入射面側、すなわち裏面Ｐ２の側の端部１１１ａを細く形成することで、端部１１１ａの反射光を低減することができる。このため、本実施形態によれば、画素１０内の光電変換部ＰＤ１、ＰＤ２間のクロストークを効果的に抑制することが可能となる。

また、第１のトレンチ１１１の表面Ｐ１の側の幅Ｗ２よりも裏面Ｐ２の側の幅Ｗ１が狭く形成されている。すなわち、第１のトレンチ１１１の表面Ｐ１の側の微細度よりも、裏面Ｐ２の側の微細度が高い。本実施形態においては、第１のトレンチ１１１を表面Ｐ１の側から形成することにより、フォトリソグラフィーで形成したレジスト開口をエッチングで更に微細に形成できる。このため、光入射面Ｐ３の側、すなわち裏面Ｐ２の側において端部１１１ａを微細に形成することができる。一方、図７の比較例のように、第１のトレンチ１１１が裏面Ｐ２の側から形成される場合、即ち第３のトレンチ３１３の場合、リソグラフィーで形成したレジスト開口をエッチングによって更に微細に形成することは、裏面Ｐ２の側では困難となる。すなわち、図７の比較例においては、裏面Ｐ２の側において光電変換部ＰＤ１、ＰＤ２間のトレンチを微細に形成するのは困難である。

また、第１実施形態と同様に、第１のトレンチ１１１の端部１１１ａは、複数の画素１０の間に形成される第２のトレンチ３１２の端部３１２ａよりも裏面Ｐ２の側に位置している。これにより、第１のトレンチ１１１の端部１１１ａはマイクロレンズ３２５に近づくため、分離性能を高めることができる。これにより、電荷蓄積領域１０１ａ、１０１ｂから離れた裏面Ｐ２の近傍において入射光を分離することができ、分離性能を高めることが可能となる。

また、図１３に示されるように、平面視において分離構造１１０とゲート電極Ｔ１１ｇ、Ｔ１２ｇとはＸ方向に間隔ｄ２を隔てて形成されている。すなわち、分離構造１１０の一部は、ゲート電極Ｔ１１ｇ、Ｔ１２ｇの間に配され、ゲート電極Ｔ１１ｇ、Ｔ１２ｇから間隔ｄ２だけ離間している。このため、分離構造１１０の段差に起因するゲート電極Ｔ１１ｇ、Ｔ１２ｇの形成不良を回避することができる。

本実施形態においても、第１のトレンチ１１１の位置ずれを低減しながら、分離性能を向上させることが可能となる。また、第１のトレンチ１１１を先細状に形成することにより、反射光を低減し、クロストークを効果的に抑制することができる。

［第５実施形態］
続いて、本実施形態における光電変換装置を説明する。図１５は、本実施形態における光電変換装置の断面図であって、図１３のＣ−Ｃ’に沿った断面図である。以下、第４実施形態と異なる構成を中心に説明する。

本実施形態においては、第１のトレンチ１１１の端部１１１ａは裏面Ｐ２に達している。第４の実施形態に比べて、第１のトレンチ１１１の端部１１１ａはさらにマイクロレンズ３２５に近づくため、入射光の分離性能をさらに高めることができる。また、第１のトレンチ１１１の形成時におけるエッチング深さのばらつき、または、貼り合わせ後の基板薄膜化における基板１００の厚さのばらつきが生じたとしても、裏面Ｐ２に対する端部１１１ａの位置は影響を受けないという効果が得られる。このため、画素毎の特性のばらつきを低減することが出来る。

［第６実施形態］
本発明の第６実施形態における撮像システムについて、図１６を用いて説明する。図１６は、本実施形態における撮像システムのブロック図である。

上述の実施形態における光電変換装置は種々の撮像システムに適用可能である。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラなどがあげられる。図１６に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図１６に示す撮像システム７は、バリア７０６、レンズ７０２、絞り７０４、撮像装置７０、信号処理部７０８、タイミング発生部７２０、全体制御・演算部７１８、メモリ部７１０、記録媒体制御Ｉ／Ｆ部７１６、記録媒体７１４、外部Ｉ／Ｆ部７１２を含む。バリア７０６はレンズを保護し、レンズ７０２は被写体の光学像を撮像装置７０に結像させる。絞り７０４はレンズ７０２を通った光量を可変する。撮像装置７０は上述の実施形態の光電変換装置のように構成され、レンズ７０２により結像された光学像を画像データに変換する。ここで、撮像装置７０の半導体基板にはＡＤ（アナログデジタル）変換部が形成されているものとする。信号処理部７０８は撮像装置７０より出力された撮像データに各種の補正やデータを圧縮する。

タイミング発生部７２０は撮像装置７０および信号処理部７０８に、各種タイミング信号を出力する。全体制御・演算部７１８はデジタルスチルカメラ全体を制御し、メモリ部７１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部７１６は記録媒体７１４に画像データの記録または読み出しを行うためのインターフェースであり、記録媒体７１４は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部７１２は外部コンピュータ等と通信するためのインターフェースである。タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置７０と、撮像装置７０から出力された画像信号を処理する信号処理部７０８とを有すればよい。

本実施形態では、撮像装置７０とＡＤ変換部とが別の半導体基板に設けられているが、撮像装置７０とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、撮像装置７０と信号処理部７０８とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素が第１の光電変換部と、第２の光電変換部を含む。信号処理部７０８は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置７０から被写体までの距離情報を取得し得る。

［第７実施形態］
図１７（ａ）、図１７（ｂ）は、本実施形態における車載カメラに関する撮像システムのブロック図である。撮像システム８は、上述した実施形態の光電変換装置を用いた撮像装置８０を有する。撮像システム８は、撮像装置８０により取得された複数の画像データに対し、画像処理を行う画像処理部８０１と、撮像システム８より取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部８０２を有する。また、撮像システム８は、算出された視差に基づいて対象物までの距離を算出する距離計測部８０３と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８０４とを有する。ここで、視差算出部８０２、距離計測部８０３は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８０４はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム８は車両情報取得装置８１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム８には、衝突判定部８０４での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ８２０が接続されている。また、撮像システム８は、衝突判定部８０４での判定結果に基づいて、ドライバーへ警報を発する警報装置８３０とも接続されている。例えば、衝突判定部８０４の判定結果として衝突可能性が高い場合、制御ＥＣＵ８２０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置８３０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。撮像システム８は上述のように車両を制御する動作の制御を行う制御手段として機能する。

本実施形態では車両の周囲、例えば前方または後方を撮像システム８で撮像する。図１７（ｂ）は、車両前方（撮像範囲８５０）を撮像する場合の撮像システムを示している。撮像制御手段としての車両情報取得装置８１０が、上述の第１〜第７実施形態に記載した動作を行うように撮像システム８ないしは撮像装置８０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機、人工衛星、産業用ロボットおよび民生用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）、監視システム等、広く物体認識または生体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワークまたは記憶媒体を介してシステムまたは装置に供給し、そのシステムまたは装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

１ 光電変換基板
２ 回路素子基板
１０ 画素
１００、２００ 基板
１０１ａ、１０１ｂ 電荷蓄積領域
１１０ 分離構造
１１１ 第１のトレンチ
３１２ 第２のトレンチ
ＰＤ１、ＰＤ２ 光電変換部
Ｔ１１ｇ、Ｔ１２ｇ ゲート電極

Claims (20)

1. 第１の画素および第２の画素を有する光電変換装置であって、
   第１の面、および前記第１の面とは反対側に配されるとともに光が入射される第２の面を有するとともに、前記第１の面と前記第２の面との間に複数の光電変換部が配された半導体基板を備え、
   前記半導体基板は、
   前記第１の画素の第１の光電変換部および第２の光電変換部の間において、前記第１の面から延在する第１のトレンチと、
   前記第１の画素および前記第２の画素の間において、前記第２の面から延在する第２のトレンチと、を有し、
   前記第１のトレンチの前記第２の面の側の端は、前記第２のトレンチの前記第１の面の側の端よりも前記第２の面の側に位置し、
   前記第１のトレンチは、前記第１の光電変換部および前記第２の光電変換部が並ぶ方向に沿った断面において第１の幅の部分および第２の幅の部分を有し、前記第１の幅は前記第２の幅よりも狭く、前記第１の幅の前記部分は前記第２の幅の前記部分よりも前記第２の面に近いことを特徴とする光電変換装置。
2. 第１の画素および第２の画素を有する光電変換装置であって、
   第１の面、および前記第１の面とは反対側に配されるとともに光が入射される第２の面を有するとともに、前記第１の面と前記第２の面との間に複数の光電変換部が配された半導体基板を備え、
   前記半導体基板は、
   前記第１の画素の第１の光電変換部および第２の光電変換部の間において、前記第１の面から延在する第１のトレンチと、
   前記第１の画素および前記第２の画素の間において、前記第２の面から延在する第２のトレンチと、を有し、
   前記第１のトレンチの前記第２の面の側の端は、前記第２のトレンチの前記第１の面の側の端よりも前記第２の面の側に位置し、
   前記第１のトレンチは前記第２の面に達していないことを特徴とする光電変換装置。
3. 前記第１のトレンチは、前記第１の光電変換部および前記第２の光電変換部が並ぶ方向に沿った断面において第１の幅の部分および第２の幅の部分を有し、前記第１の幅は前記第２の幅よりも狭く、前記第１の幅の前記部分は前記第２の幅の前記部分よりも前記第２の面に近いことを特徴とする請求項２に記載の光電変換装置。
4. 前記第１のトレンチの前記方向に沿った断面における幅は、前記第１の面の側から前記第１のトレンチの前記端の側に向かって次第に狭くなることを特徴とする請求項１または３に記載の光電変換装置。
5. 前記第１のトレンチは前記第２の面に達していることを特徴とする請求項１に記載の光電変換装置。
6. 前記第２のトレンチは前記第１の面に達していないことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記第１の面において、前記第１の画素および前記第２の画素の間と、前記第１の光電変換部および前記第２の光電変換部の間とのそれぞれには絶縁分離構造が形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 前記第１の面における前記第１のトレンチを囲むように前記絶縁分離構造が形成され、
   前記絶縁分離構造の前記第１の面からの深さは、前記第１のトレンチの前記第１の面からの深さよりも浅いことを特徴とする請求項７に記載の光電変換装置。
9. 平面視において、前記第２のトレンチは前記絶縁分離構造に対応する位置に配され、
   前記第２のトレンチは前記絶縁分離構造から離間していることを特徴とする請求項７または８に記載の光電変換装置。
10. 前記第１の光電変換部の電荷を転送する第１のゲート電極と、前記第２の光電変換部の電荷を転送する第２のゲート電極とをさらに備え、
    前記第１の光電変換部および前記第２の光電変換部の間に形成された前記絶縁分離構造は、平面視において、前記第１のゲート電極および前記第２のゲート電極に重ならないように配されることを特徴とする請求項７乃至９のいずれか１項に記載の光電変換装置。
11. 前記第１の光電変換部および前記第２の光電変換部の間に形成された前記絶縁分離構造の少なくとも一部は、平面視において、前記第１のゲート電極および前記第２のゲート電極の間に配されていることを特徴とする請求項１０に記載の光電変換装置。
12. 前記第１のゲート電極と前記第２のゲート電極との間隔は、前記第１の光電変換部と前記第２の光電変換部との間隔よりも狭く、
    前記第１の光電変換部および前記第２の光電変換部の間に形成された前記絶縁分離構造は、平面視において、前記第１のゲート電極および前記第２のゲート電極の間に配されていないことを特徴とする請求項１０に記載の光電変換装置。
13. 前記半導体基板の前記第１の面の側に積層された他の半導体基板を備えることを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
14. 前記第１の光電変換部および前記第２の光電変換部に対応して１つのマイクロレンズが前記半導体基板の前記第２の面の側に形成されることを特徴とする請求項１乃至１３のいずれか１項に記載の光電変換装置。
15. 前記半導体基板の厚さが３．０〜５．０μｍであり、
    平面視において前記第１の光電変換部および前記第２の光電変換部が並ぶ方向における前記第１のトレンチの幅は０．１μｍ〜０．３μｍ、深さは１．０〜３．０μｍであって、前記第２のトレンチの前記方向の幅は０．１μｍ〜０．５μｍ、深さは１．０〜３．０μｍであることを特徴とする請求項１乃至１４のいずれか１項に記載の光電変換装置。
16. 第１の面、および前記第１の面とは反対側に配されるとともに光が入射される第２の面を備える半導体基板を含む光電変換装置の製造方法であって、
    前記第１の面において、第１の画素および第２の画素を形成する工程と、
    前記第１の画素に配された第１の光電変換部および第２の光電変換部の間に、前記第１の面から第１のトレンチを形成する工程と、
    前記第１の画素および前記第２の画素の間において、前記第２の面から第２のトレンチを形成する工程とを備え、
    前記第１のトレンチの前記第２の面の側の端は、前記第２のトレンチの前記第１の面の側の端よりも前記第２の面の側に位置し、
    前記第１のトレンチは、前記第１の光電変換部および前記第２の光電変換部が並ぶ方向に沿った断面において第１の幅の部分および第２の幅の部分を有し、前記第１の幅は前記第２の幅よりも狭く、前記第１の幅の前記部分は前記第２の幅の前記部分よりも前記第２の面に近いことを特徴とする、光電変換装置の製造方法。
17. 前記第１のトレンチを形成する工程の後であって、前記第２のトレンチを形成する工程の前に、他の半導体基板を前記半導体基板の前記第１の面に積層する工程をさらに備えることを特徴とする請求項１６に記載の光電変換装置の製造方法。
18. 前記第１のトレンチを形成する工程の後であって、前記第２のトレンチを形成する工程の前に、前記第２の面の側から前記半導体基板を薄膜化することにより、前記第１のトレンチを前記第２の面において露出させる工程をさらに備えることを特徴とする、請求項１６または１７に記載の光電変換装置の製造方法。
19. 前記第１のトレンチを形成する工程は、前記第１のトレンチの内壁にポリマーを成膜する工程と前記第１のトレンチの前記端をエッチングする工程とを繰り返すことにより、前記第１のトレンチの前記端をテーパ状に形成することを特徴とする請求項１６乃至１８のいずれか１項に記載の光電変換装置の製造方法。
20. 請求項１乃至１９のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力された画像信号を処理する信号処理部とを備えたことを特徴とする撮像システム。

Images