JP7557172B2 - 固体撮像装置用画素 - Google Patents
固体撮像装置用画素 Download PDFInfo
- Publication number
- JP7557172B2 JP7557172B2 JP2020039261A JP2020039261A JP7557172B2 JP 7557172 B2 JP7557172 B2 JP 7557172B2 JP 2020039261 A JP2020039261 A JP 2020039261A JP 2020039261 A JP2020039261 A JP 2020039261A JP 7557172 B2 JP7557172 B2 JP 7557172B2
- Authority
- JP
- Japan
- Prior art keywords
- dti
- solid
- pixel
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 140
- 239000002184 metal Substances 0.000 claims description 118
- 229910052751 metal Inorganic materials 0.000 claims description 118
- 239000000758 substrate Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000002366 time-of-flight method Methods 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 3
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000519995 Stachys sylvatica Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14629—Reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、間接ＴＯＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）用撮像装置、およびその他の固体撮像装置に用いられる固体撮像装置用画素に関する。
例えば、特許文献１（特開２０１３－９８４４６号公報）には、グローバルシャッタ機能を有し、白点および暗電流の抑制が可能な固体撮像素子が開示されている。
特許文献１（特開２０１３－９８４４６号公報）に記載の固体撮像素子は、半導体基体と、半導体基体に形成されているフォトダイオードと、フォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域とを備え、さらに、半導体基体内において浮遊拡散領域を覆う半導体基体面と平行な水平遮光部と、半導体基体面と垂直な垂直遮光部とからなる遮光層とを備える。
特許文献１（特開２０１３－９８４４６号公報）に記載の固体撮像素子は、半導体基体と、半導体基体に形成されているフォトダイオードと、フォトダイオードに蓄積された信号電荷が転送される浮遊拡散領域とを備え、さらに、半導体基体内において浮遊拡散領域を覆う半導体基体面と平行な水平遮光部と、半導体基体面と垂直な垂直遮光部とからなる遮光層とを備える。
また、特許文献２（特開２０１４－０９６４９０号公報）には、迷光による影響を低減させることのできる撮像素子について開示されている。
特許文献２（特開２０１４－０９６４９０号公報）に記載の撮像素子は、光電変換部と、光電変換部に蓄積された電荷を保持する電荷保持部と、光電変換部同士が隣接する方向の光電変換部の４辺のうちの少なくとも２辺に設けられる遮光部とを備え、電荷保持部は、２つの遮光部で遮光される領域に設けられている。そして遮光部は、光電変換部と電荷保持部が形成された基板に設けられ、光電変換部同士が隣接する方向を水平方向とした場合、垂直方向に貫通した状態で基板に設けられる。
特許文献２（特開２０１４－０９６４９０号公報）に記載の撮像素子は、光電変換部と、光電変換部に蓄積された電荷を保持する電荷保持部と、光電変換部同士が隣接する方向の光電変換部の４辺のうちの少なくとも２辺に設けられる遮光部とを備え、電荷保持部は、２つの遮光部で遮光される領域に設けられている。そして遮光部は、光電変換部と電荷保持部が形成された基板に設けられ、光電変換部同士が隣接する方向を水平方向とした場合、垂直方向に貫通した状態で基板に設けられる。
また、特許文献３（特開２０１７－１６８５６６号公報）には、ＦＤなどの電荷蓄積部に対する迷光を抑止する固体撮像素子について開示されている。
特許文献３（特開２０１７－１６８５６６号公報）に記載の固体撮像素子は、多数の画素から構成され、画素毎に形成され、入射光を電荷に変換する光電変換部と、変換された電荷を一時的に保持する電荷蓄積部と、画素間に形成され、基板の厚さ方向に所定の長さを有する第１の遮光部とを備え、電荷蓄積部は、縦方向に隣接する画素間に形成された第１の遮光部と横方向に隣接する画素間に形成された第１の遮光部とが交差するクロス部の下方に形成されている。
特許文献３（特開２０１７－１６８５６６号公報）に記載の固体撮像素子は、多数の画素から構成され、画素毎に形成され、入射光を電荷に変換する光電変換部と、変換された電荷を一時的に保持する電荷蓄積部と、画素間に形成され、基板の厚さ方向に所定の長さを有する第１の遮光部とを備え、電荷蓄積部は、縦方向に隣接する画素間に形成された第１の遮光部と横方向に隣接する画素間に形成された第１の遮光部とが交差するクロス部の下方に形成されている。
また、特許文献４（特開２０１３－０２６２６４号公報）には、ブルーミング特性の向上が可能は固体撮像素子が開示されている。
特許文献４（特開２０１３－０２６２６４号公報）に記載の固体撮像素子は、半導体基体表面に形成されているフォトダイオードと、平面型および縦型のゲート電極とフローティングディフュージョンを備える固体撮像素子を構成する。そして、縦型ゲート電極は、電荷蓄積時にゲート電極に電圧を印加した際に、実効ゲート幅Ｗｅｆｆ方向で縦型ゲート電極を挟んだ両側の平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成されている。
特許文献４（特開２０１３－０２６２６４号公報）に記載の固体撮像素子は、半導体基体表面に形成されているフォトダイオードと、平面型および縦型のゲート電極とフローティングディフュージョンを備える固体撮像素子を構成する。そして、縦型ゲート電極は、電荷蓄積時にゲート電極に電圧を印加した際に、実効ゲート幅Ｗｅｆｆ方向で縦型ゲート電極を挟んだ両側の平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成されている。
Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ（ＴＯＦ）カメラは、光源から放射された光が対象物で反射し、カメラに帰ってくるまでの時間を計測し、既知である光の速度をもとに距離を算出する手法である。ＴＯＦ法による距離計測は、当初はフォトダイオード、短パルスレーザおよび時間計測回路がディスクリートで構成された点計測であった。しかし、近年、ＣＭＯＳイメージセンサの発展に伴い、時間計測が可能なイメージセンサ（時間分解イメージセンサ）が開発された。
ＴＯＦ法では光源から発せられた光がセンサに到達する時間を計測することで、距離を算出する。この時間を計測する方法として、時間を直接計測する直接ＴＯＦ法と、光源に同期した複数の時間窓（クロック）でサンプリングした光電荷の量を用いて時間に換算する間接ＴＯＦ法がある。間接ＴＯＦ法は画素内に時間算出回路が不要で、画素内の素子数を比較的少なくできるため、多画素化が容易という利点がある。
しかし、小型で高分解能のＴＯＦイメージセンサを実現するためには、複数の時間窓の間のゲイン誤差を小さくすること、画素のサイズを小さくすること、および、暗電流の影響を減らし、低雑音で読み出すことが必要である。
ＴＯＦ法では光源から発せられた光がセンサに到達する時間を計測することで、距離を算出する。この時間を計測する方法として、時間を直接計測する直接ＴＯＦ法と、光源に同期した複数の時間窓（クロック）でサンプリングした光電荷の量を用いて時間に換算する間接ＴＯＦ法がある。間接ＴＯＦ法は画素内に時間算出回路が不要で、画素内の素子数を比較的少なくできるため、多画素化が容易という利点がある。
しかし、小型で高分解能のＴＯＦイメージセンサを実現するためには、複数の時間窓の間のゲイン誤差を小さくすること、画素のサイズを小さくすること、および、暗電流の影響を減らし、低雑音で読み出すことが必要である。
間接ＴＯＦカメラの場合、フォトダイオード（ＰＤ）の電荷を複数の時間窓（クロック）でサンプリングするために、複数の転送ゲート（ＴＧ）が配置されている。複数の時間窓の間のゲイン誤差を小さくするためには、時間的に一定の入射光の場合に、複数のＴＧでサンプリングし、対応する複数のフローティングディフュージョン（ＦＤ）に蓄積した電荷量が同一でなければならないが、斜め入射光等の迷光がＦＤに直接漏れこむことにより、複数の時間窓の間のゲイン誤差が大きくなるとの課題がある。特に、間接ＴＯＦカメラでは入射光としてシリコン中の走行距離の長い近赤外光が用いられるため、入射光のＦＤへの漏れこみが起きやすく、迷光対策が重要である。
また、間接ＴＯＦカメラではない通常の固体撮像装置においても、グローバルシャッタ方式の場合には画素内にＦＤを設ける必要があり、特に裏面照射方式のセンサを使用した場合、ＦＤは表面側に形成されるため、赤色の入射光がＦＤに漏れこむことを防ぐのが困難であった。
特許文献１に記載の固体撮像素子では、半導体基体内において浮遊拡散領域を覆う半導体基体面と平行な水平遮光部と、半導体基体面と垂直な垂直遮光部とからなる遮光層とを備えることによって、裏面から照射された光が浮遊拡散領域（ＦＤ）に漏れこむことを防止している。しかし、特許文献１に記載の固体撮像素子の場合、フォトダイオード内の転送ゲート直下にある電荷が転送ゲートオフ時に転送残りになりやすく、また、フォトダイオードとの間に遮光層を設けたことで、ＦＤにおける暗電流の発生が懸念される。
特許文献２に記載の固体撮像素子では、各画素間に金属材料などが埋め込まれた遮光壁１６が形成され、遮光壁の下方にはＦＤが形成されている。しかし、特許文献２に記載の構成ではＦＤに対する遮光が不十分な場合があり、ＦＤ自体が迷光に応じて光電変換を行ってしまい、偽信号を発生させてしまうことがある。（例えば、図５の構成の場合、転送ゲート（ＴＧ）のＦＤ側のソースまたはドレインには入射光が直接漏れこむため、遮光が十分でない。）
特許文献３に記載の固体撮像素子でも、縦方向の遮光部と横方向の遮光部とのクロス部の下方に電荷蓄積部（ＦＤ）が設けられている。この遮光部は光の入射する基板の裏面側から表面側に向かって形成されているが、特許文献３にはさらにこの遮光部に加えて基板の表面側にも縦型トランジスタを形成した例も記載されている（図６参照）。
しかし、図６の場合、縦型トランジスタはＰＤの深い部位からの電荷の転送を効率よく行うことを目的としたものであり、遮光を目的としたものではないこと、また、縦型トランジスタのゲートがポリシリコンの場合、ＦＤに対する遮光ができないこと、が課題となる。
しかし、図６の場合、縦型トランジスタはＰＤの深い部位からの電荷の転送を効率よく行うことを目的としたものであり、遮光を目的としたものではないこと、また、縦型トランジスタのゲートがポリシリコンの場合、ＦＤに対する遮光ができないこと、が課題となる。
特許文献４には、第２実施形態として、複数の縦型ゲート電極を有する転送ゲート電極を備えた固体撮像素子が記載されている。しかし特許文献４の第２実施形態は、第１縦型ゲート２４Ｂと第２縦型ゲート２４Ｃとの間にオーバーフローパスを形成することにより、固体撮像素子のブルーミング特性を向上させることを目的としており、ＴＯＦ用またはグローバルシャッタ方式の固体撮像装置を前提としたものではないため、ＦＤへの迷光を遮断する、あるいはＰＤからＦＤへの電荷転送速度を上げるという思想がない。
本発明の主な目的は、間接ＴＯＦカメラ用の固体撮像装置において、斜め入射光などの迷光のフローティングディフュージョン（ＦＤ）への漏れこみを抑止して飛行距離測定精度を向上させることのできる、画素構造を提供することにある。
本発明の第２の目的は、間接ＴＯＦカメラ用画素のトランスファーゲート（ＴＧ）の電荷転送速度を高速化し、高いクロック周波数に対応できる画素構造を提供することにある。
本発明の第２の目的は、間接ＴＯＦカメラ用画素のトランスファーゲート（ＴＧ）の電荷転送速度を高速化し、高いクロック周波数に対応できる画素構造を提供することにある。
（１）
一局面に従う固体撮像装置用画素は、シリコン基板の第１面から入射する光の光量に応じた電荷を発生する多角形状のフォトダイオード（ＰＤ）と、シリコン基板の第２面に形成され、一端がＰＤに接続される複数のトランスファーゲート（ＴＧ）と、第２面に形成され、一端が複数のＴＧの他端にそれぞれ接続される複数のフローティングディフュージョン（ＦＤ）と、第１面から第２面に向かって所定の深さで形成され、ＰＤの周囲を囲むディープトレンチ分離（Ｂ－ＤＴＩ）と、を備え、Ｂ－ＤＴＩには、遮光材料が埋め込まれるか、または、内部にエアギャップなどの光学的な反射機能を奏する構造が形成され、ＴＧのゲートは、少なくとも一部に、第２面から第１面に向かって所定の深さで形成される縦型メタルゲートを備え、縦型メタルゲートは、Ｂ－ＤＴＩの先端と同一平面上またはＢ－ＤＴＩの先端よりも第１面側まで先端が延伸し、縦型メタルゲートはそれぞれ、ＰＤの一辺に平行で、Ｂ－ＤＴＩよりＰＤ側に配置される。
なお、ＴＧの一端または他端とは、ＭＯＳトランジスタのソースまたはドレインを意味する。
一局面に従う固体撮像装置用画素は、シリコン基板の第１面から入射する光の光量に応じた電荷を発生する多角形状のフォトダイオード（ＰＤ）と、シリコン基板の第２面に形成され、一端がＰＤに接続される複数のトランスファーゲート（ＴＧ）と、第２面に形成され、一端が複数のＴＧの他端にそれぞれ接続される複数のフローティングディフュージョン（ＦＤ）と、第１面から第２面に向かって所定の深さで形成され、ＰＤの周囲を囲むディープトレンチ分離（Ｂ－ＤＴＩ）と、を備え、Ｂ－ＤＴＩには、遮光材料が埋め込まれるか、または、内部にエアギャップなどの光学的な反射機能を奏する構造が形成され、ＴＧのゲートは、少なくとも一部に、第２面から第１面に向かって所定の深さで形成される縦型メタルゲートを備え、縦型メタルゲートは、Ｂ－ＤＴＩの先端と同一平面上またはＢ－ＤＴＩの先端よりも第１面側まで先端が延伸し、縦型メタルゲートはそれぞれ、ＰＤの一辺に平行で、Ｂ－ＤＴＩよりＰＤ側に配置される。
なお、ＴＧの一端または他端とは、ＭＯＳトランジスタのソースまたはドレインを意味する。
この場合、以下の効果を奏する。
（ａ）遮光材料が埋め込まれた、または、内部にエアギャップなどの光学的な反射機能を奏する構造が形成された、Ｂ－ＤＴＩにより、シリコン基板の第１面に近い部分からのＦＤへの迷光を遮断する。
（ｂ）縦型メタルゲートのゲートメタルにより、シリコン基板の第２面に近い部分からのＦＤへの迷光を遮断する。
（ｃ）縦型メタルゲートをＢ－ＤＴＩよりＰＤ側に配置することにより、ＰＤの第１面に近い領域に蓄積された電荷のＦＤへの転送速度が向上する。
なお、Ｂ－ＤＴＩにエアギャップが形成された場合、シリコン基板の屈折率が約３．４、シリコン酸化膜の屈折率が約１．５であるのに対して、エアギャップ（空気などの気体で満たされている空間）の屈折率は約１．０であるため、シリコン基板の第１面に近い部分からＢ－ＤＴＩのシリコン酸化膜を経由してシリコン酸化膜とエアギャップの界面に入射した光は、界面で全反射する。したがって、エアギャップが形成されたＢ－ＤＴＩは、シリコン基板の第１面に近い部分からのＦＤへの迷光を遮断することができる。
また、Ｂ－ＤＴＩにエアギャップを形成するのではなく、シリコン酸化膜より屈折率の低い物質を埋め込むことなどにより、シリコン酸化膜との界面において光学的な反射機能を奏する構造を形成してもよい。
（ａ）遮光材料が埋め込まれた、または、内部にエアギャップなどの光学的な反射機能を奏する構造が形成された、Ｂ－ＤＴＩにより、シリコン基板の第１面に近い部分からのＦＤへの迷光を遮断する。
（ｂ）縦型メタルゲートのゲートメタルにより、シリコン基板の第２面に近い部分からのＦＤへの迷光を遮断する。
（ｃ）縦型メタルゲートをＢ－ＤＴＩよりＰＤ側に配置することにより、ＰＤの第１面に近い領域に蓄積された電荷のＦＤへの転送速度が向上する。
なお、Ｂ－ＤＴＩにエアギャップが形成された場合、シリコン基板の屈折率が約３．４、シリコン酸化膜の屈折率が約１．５であるのに対して、エアギャップ（空気などの気体で満たされている空間）の屈折率は約１．０であるため、シリコン基板の第１面に近い部分からＢ－ＤＴＩのシリコン酸化膜を経由してシリコン酸化膜とエアギャップの界面に入射した光は、界面で全反射する。したがって、エアギャップが形成されたＢ－ＤＴＩは、シリコン基板の第１面に近い部分からのＦＤへの迷光を遮断することができる。
また、Ｂ－ＤＴＩにエアギャップを形成するのではなく、シリコン酸化膜より屈折率の低い物質を埋め込むことなどにより、シリコン酸化膜との界面において光学的な反射機能を奏する構造を形成してもよい。
（２）
第２の発明にかかる固体撮像装置用画素は、一局面に従う固体撮像装置用画素において、ＴＧのゲートが、それぞれ複数の縦型メタルゲートを備え、複数の縦型メタルゲートの間には縦型メタルゲートの無い平面ゲートの領域が存在してもよい。
第２の発明にかかる固体撮像装置用画素は、一局面に従う固体撮像装置用画素において、ＴＧのゲートが、それぞれ複数の縦型メタルゲートを備え、複数の縦型メタルゲートの間には縦型メタルゲートの無い平面ゲートの領域が存在してもよい。
縦型メタルゲートは、ＰＤの深い部位（シリコン基板の第１面に近い部分）の電荷をＦＤに転送するのに有利ではあるが、ＰＤの浅い部位（シリコン基板の第２面に近い部分）の電荷をＦＤに転送する場合には、実効的なゲート長が長くなるため、転送スピードが遅くなる。
第２の発明にかかる固体撮像装置用画素では、縦型メタルゲートを複数備え、複数の縦型メタルゲートの間に縦型メタルゲートの無い平面ゲートの領域を配置することによって、ＰＤの浅い部位からの電荷転送速度を速くしている。
特に間接ＴＯＦカメラ用の固体撮像装置においては、ＴＧのクロック周波数が数１００ＭＨｚと高く、ＴＧの電荷転送速度を速くすることが重要である。
第２の発明にかかる固体撮像装置用画素では、縦型メタルゲートを複数備え、複数の縦型メタルゲートの間に縦型メタルゲートの無い平面ゲートの領域を配置することによって、ＰＤの浅い部位からの電荷転送速度を速くしている。
特に間接ＴＯＦカメラ用の固体撮像装置においては、ＴＧのクロック周波数が数１００ＭＨｚと高く、ＴＧの電荷転送速度を速くすることが重要である。
（３）
第３の発明にかかる固体撮像装置用画素は、第２の発明にかかる固体撮像装置用画素において、複数の縦型メタルゲートが、互いに近接する端部からともにＦＤの方向に延在する延在部を有してもよい。
第３の発明にかかる固体撮像装置用画素は、第２の発明にかかる固体撮像装置用画素において、複数の縦型メタルゲートが、互いに近接する端部からともにＦＤの方向に延在する延在部を有してもよい。
第２の発明にかかる固体撮像装置用画素では、ＴＧの一部に縦型メタルゲートの無い領域が存在するため、ＰＤの第２面に近い領域からＦＤへ迷光が一部漏れこむ可能性があるが、第３の発明にかかる固体撮像装置用画素では、縦型メタルゲートを互いに近接する端部からともにＦＤの方向に延在させる延在部を有することによって、延在部がない場合と比較してＰＤの浅い部位からＦＤへの迷光をより遮断することができる。
（４）
第４の発明にかかる固体撮像装置用画素は、第３の発明にかかる固体撮像装置用画素において、複数の縦型メタルゲートの、互いに近接する端部の間の距離が、ＦＤのＴＧに面する辺の長さより短くてもよい。
第４の発明にかかる固体撮像装置用画素は、第３の発明にかかる固体撮像装置用画素において、複数の縦型メタルゲートの、互いに近接する端部の間の距離が、ＦＤのＴＧに面する辺の長さより短くてもよい。
この場合、縦型メタルゲートの延在部がＦＤのＴＧに面する辺の内側に配置されるため、縦型メタルゲートの、互いに対向する内側のチャンネル領域に加えて外側のチャンネル領域も有効なチャンネル領域となり、ＴＧの転送能力が増加する。
（５）
第５の発明にかかる固体撮像装置用画素は、一局面に従う固体撮像装置用画素において、縦型メタルゲートが、Ｂ－ＤＴＩよりＰＤ側ではなくＦＤ側に配置されてもよい。
第５の発明にかかる固体撮像装置用画素は、一局面に従う固体撮像装置用画素において、縦型メタルゲートが、Ｂ－ＤＴＩよりＰＤ側ではなくＦＤ側に配置されてもよい。
この場合、ＰＤに近接してＢ－ＤＴＩを形成することができるため、入射光のシリコン基板の第１面に近い部分からのＦＤへの漏れこみをより確実に遮断することができる。
（６）
第６の発明にかかる固体撮像装置用画素は、一局面から第５の発明にかかる固体撮像装置用画素において、さらにメタルゲート反射板を備え、メタルゲート反射板は第２面の絶縁膜上でＰＤと重なる領域に形成されてもよい。なお、メタルゲート反射板はＰＤの大部分に重なって形成されていればよく、例えばＰＤより少し小さくても、あるいはＰＤより少し大きくてもよい。
第６の発明にかかる固体撮像装置用画素は、一局面から第５の発明にかかる固体撮像装置用画素において、さらにメタルゲート反射板を備え、メタルゲート反射板は第２面の絶縁膜上でＰＤと重なる領域に形成されてもよい。なお、メタルゲート反射板はＰＤの大部分に重なって形成されていればよく、例えばＰＤより少し小さくても、あるいはＰＤより少し大きくてもよい。
この場合、垂直入射光の透過光成分が配線等で反射することによる迷光発生を抑制することができる。
（７）
第７の発明にかかる固体撮像装置用画素は、一局面から第６の発明にかかる固体撮像装置用画素において、さらに第２の縦型メタルゲートを備え、第２の縦型メタルゲートは、ＰＤ、Ｂ－ＤＴＩ、ＴＧ、およびＦＤを囲むように配置されてもよい。
第７の発明にかかる固体撮像装置用画素は、一局面から第６の発明にかかる固体撮像装置用画素において、さらに第２の縦型メタルゲートを備え、第２の縦型メタルゲートは、ＰＤ、Ｂ－ＤＴＩ、ＴＧ、およびＦＤを囲むように配置されてもよい。
この場合、自画素のＴＧと隣接する画素のＴＧとの間からシリコン基板の第２面よりの領域を経由して回り込むようなＦＤへの迷光や画素内のトランジスタからの発光によるＦＤ電圧変動を抑制することができる。
（８）
第８の発明にかかる固体撮像装置用画素は、第７の発明にかかる固体撮像装置用画素において、さらに第２のＢ－ＤＴＩを備え、第２のＢ－ＤＴＩは、第２の縦型メタルゲートを囲むように配置されてもよい。
第８の発明にかかる固体撮像装置用画素は、第７の発明にかかる固体撮像装置用画素において、さらに第２のＢ－ＤＴＩを備え、第２のＢ－ＤＴＩは、第２の縦型メタルゲートを囲むように配置されてもよい。
この場合、さらに、自画素のＴＧと隣接する画素のＴＧとの間からシリコン基板の第１面よりの領域を経由して回り込むようなＦＤへの迷光や画素内のトランジスタからの発光によるＦＤ電圧変動を抑制することができる。
（９）
第９の発明にかかる固体撮像装置用画素は、第８の発明にかかる固体撮像装置用画素において、画素のＦＤと隣接する画素のＦＤとの出力切替え用のスイッチ（ＳＷ）を備え、ＳＷの周囲に第３のＢ－ＤＴＩと第３の縦型メタルゲートとが重なって配置されてもよい。
第９の発明にかかる固体撮像装置用画素は、第８の発明にかかる固体撮像装置用画素において、画素のＦＤと隣接する画素のＦＤとの出力切替え用のスイッチ（ＳＷ）を備え、ＳＷの周囲に第３のＢ－ＤＴＩと第３の縦型メタルゲートとが重なって配置されてもよい。
複数の画素を組み合わせて見かけ上１つの巨大画素として扱う（以下、Ｂｉｎｎｉｎｇと称する）場合、複数の画素のＦＤを共通接続する。そして、固体撮像装置ではＢｉｎｎｉｎｇのオンとオフを切り替える機能を有する場合がある。この場合、隣接する複数の画素をそれぞれ単独で使用したり、共通接続して使用したりするために、隣接する画素のＦＤ間に出力切替え用のＳＷを設ける。このＳＷとして用いられるＭＯＳトランジスタのソースおよびドレインにも迷光が漏れこむ可能性がある。第９の発明にかかる固体撮像装置用画素では、このＳＷの周囲に第３のＢ－ＤＴＩと第３の縦型メタルゲートとを重ねて配置し、ＳＷへの迷光の漏れこみを遮断できる。
（１０）
第１０の発明にかかる固体撮像装置用画素は、第８の発明にかかる固体撮像装置用画素において、Ｂ－ＤＴＩと第２のＢ－ＤＴＩが結合して１つの幅広Ｂ－ＤＴＩとなり、１つの幅広Ｂ－ＤＴＩの先端と、縦型メタルゲートの先端および第２の縦型メタルゲートの先端との間には所定のスペースが存在してもよい。
第１０の発明にかかる固体撮像装置用画素は、第８の発明にかかる固体撮像装置用画素において、Ｂ－ＤＴＩと第２のＢ－ＤＴＩが結合して１つの幅広Ｂ－ＤＴＩとなり、１つの幅広Ｂ－ＤＴＩの先端と、縦型メタルゲートの先端および第２の縦型メタルゲートの先端との間には所定のスペースが存在してもよい。
この場合、１つの幅広Ｂ－ＤＴＩに形成されている遮光膜がＦＤを完全に覆っており、第１面側からのＦＤへの迷光の漏れこみを遮断することができる。
以下、図面を参照しつつ、本発明の実施形態について説明する。以下の説明では、同一の部品には同一の符号を付す。また、同符号の場合には、それらの名称および機能も同一である。したがって、それらについての詳細な説明は繰り返さないものとする。
［第１の実施形態］
図１は、第１の実施形態の固体撮像装置用画素１００の第２面から見た模式的平面図であり、図２は第１の実施形態の固体撮像装置用画素１００の図１のＣ－Ｃ’面の模式的断面図である。また、図３は第１の実施形態の固体撮像装置用画素１００の模式的等価回路図である。ただし、図１および図２には図３の模式的等価回路のうち、点線に囲まれた部分以外の素子は図示されていない。なお、固体撮像装置の第１面とは光の入射する側の面であり、第２面とは第１面と反対側の面である。
図１は、第１の実施形態の固体撮像装置用画素１００の第２面から見た模式的平面図であり、図２は第１の実施形態の固体撮像装置用画素１００の図１のＣ－Ｃ’面の模式的断面図である。また、図３は第１の実施形態の固体撮像装置用画素１００の模式的等価回路図である。ただし、図１および図２には図３の模式的等価回路のうち、点線に囲まれた部分以外の素子は図示されていない。なお、固体撮像装置の第１面とは光の入射する側の面であり、第２面とは第１面と反対側の面である。
第１の実施形態の固体撮像装置用画素１００は、間接ＴＯＦカメラ用の画素である。図３を参照しつつ、間接ＴＯＦカメラ用の画素の動作について説明する。
間接ＴＯＦカメラの場合、フォトダイオード（ＰＤ）の電荷を複数の時間窓（クロック）でサンプリングするために、複数の転送ゲート（ＴＧ１，ＴＧ２）が配置されている。転送ゲート（ＴＧ１、ＴＧ２）でサンプリングされた電荷はそれぞれフローティングディフュージョン（ＦＤ１、ＦＤ２）に蓄積され、ソースフォロワー（ＳＦ１、ＳＦ２）および選択トランジスタ（ＳＥＬ１、ＳＥＬ２）を介して出力（ＯＵＴ１、ＯＵＴ２）から読み出される。
間接ＴＯＦカメラでの飛行時間の計算はＦＤ１に蓄積された電荷とＦＤ２に蓄積された電荷との比を用いて計算される。ＦＤ１に蓄積された電荷とＦＤ２に蓄積された電荷との比の誤差を小さくするためには、時間的に一定の入射光の場合に、それぞれＴＧ１とＴＧ２でサンプリングし、ＦＤ１とＦＤ２とに蓄積した電荷量が同一でなければならないが、斜め入射光等の迷光がＦＤ１またはＦＤ２に直接漏れこむことにより、ＦＤ１とＦＤ２とに蓄積した電荷量の間の誤差が大きくなるとの課題がある。特に、間接ＴＯＦカメラでは入射光としてシリコン中の走行距離の長い近赤外光が用いられるため、入射光のＦＤへの漏れこみが起きやすく、迷光対策が重要である。
間接ＴＯＦカメラの場合、フォトダイオード（ＰＤ）の電荷を複数の時間窓（クロック）でサンプリングするために、複数の転送ゲート（ＴＧ１，ＴＧ２）が配置されている。転送ゲート（ＴＧ１、ＴＧ２）でサンプリングされた電荷はそれぞれフローティングディフュージョン（ＦＤ１、ＦＤ２）に蓄積され、ソースフォロワー（ＳＦ１、ＳＦ２）および選択トランジスタ（ＳＥＬ１、ＳＥＬ２）を介して出力（ＯＵＴ１、ＯＵＴ２）から読み出される。
間接ＴＯＦカメラでの飛行時間の計算はＦＤ１に蓄積された電荷とＦＤ２に蓄積された電荷との比を用いて計算される。ＦＤ１に蓄積された電荷とＦＤ２に蓄積された電荷との比の誤差を小さくするためには、時間的に一定の入射光の場合に、それぞれＴＧ１とＴＧ２でサンプリングし、ＦＤ１とＦＤ２とに蓄積した電荷量が同一でなければならないが、斜め入射光等の迷光がＦＤ１またはＦＤ２に直接漏れこむことにより、ＦＤ１とＦＤ２とに蓄積した電荷量の間の誤差が大きくなるとの課題がある。特に、間接ＴＯＦカメラでは入射光としてシリコン中の走行距離の長い近赤外光が用いられるため、入射光のＦＤへの漏れこみが起きやすく、迷光対策が重要である。
次に図１および図２を参照しつつ、第１の実施形態の固体撮像装置用画素１００の構造について説明する。
ＰＤ１０はＰ型エピ層１１と低濃度Ｎ型拡散層１２およびＮ型拡散層１３との間に形成され、図２の下側の面である第１面から入射する光の光量に応じた電荷を発生する。なお、図には示されていないが、Ｐ型エピ層１１はＧＮＤに接続されている。
図２の上側の面である第１面にはトランスファーゲート（第１のＴＧ２０および第２のＴＧ２１）と、フィールドディフュージョン（第１のＦＤ３０および第２のＦＤ３１）とが形成されており、ＰＤ１０に発生した電荷はそれぞれ第１のＴＧ２０および第２のＴＧ２１を介して第１のＦＤ３０および第２のＦＤ３１に転送される。
図１では正方形状のＰＤ１０の対向する２つの辺に平行にＴＧ２０およびＴＧ２１が形成され、ＴＧ２０およびＴＧ２１の外側の辺に長方形状のＦＤ３０およびＦＤ３１が形成されている。しかし、ＰＤ１０が正方形状の場合、ＰＤ１０の各コーナーにＴＧ２０およびＴＧ２１を形成する場合もある。この場合には、ＦＤ３０およびＦＤ３１は長方形状とはならない。
ＰＤ１０はＰ型エピ層１１と低濃度Ｎ型拡散層１２およびＮ型拡散層１３との間に形成され、図２の下側の面である第１面から入射する光の光量に応じた電荷を発生する。なお、図には示されていないが、Ｐ型エピ層１１はＧＮＤに接続されている。
図２の上側の面である第１面にはトランスファーゲート（第１のＴＧ２０および第２のＴＧ２１）と、フィールドディフュージョン（第１のＦＤ３０および第２のＦＤ３１）とが形成されており、ＰＤ１０に発生した電荷はそれぞれ第１のＴＧ２０および第２のＴＧ２１を介して第１のＦＤ３０および第２のＦＤ３１に転送される。
図１では正方形状のＰＤ１０の対向する２つの辺に平行にＴＧ２０およびＴＧ２１が形成され、ＴＧ２０およびＴＧ２１の外側の辺に長方形状のＦＤ３０およびＦＤ３１が形成されている。しかし、ＰＤ１０が正方形状の場合、ＰＤ１０の各コーナーにＴＧ２０およびＴＧ２１を形成する場合もある。この場合には、ＦＤ３０およびＦＤ３１は長方形状とはならない。
また、遮光材料４５を埋め込んだ埋め込みディープトレンチ分離Ｂ－ＤＴＩ４０が第１面から第２面に向かって所定の深さで形成され、ＰＤ１０の周囲を囲んでいる。したがって、Ｂ－ＤＴＩ４０は、シリコン基板の第１面に近い部分からの第１のＦＤ３０および第２のＦＤ３１への迷光を遮断することができる。遮光材料４５としては、例えば、ＴｉまたはＷなどを用いることができる。また遮光材料４５の形成方法としては、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いることができる。
また、Ｂ－ＤＴＩ４０に遮光材料４５を埋め込む代わりに、４５の部分にエアギャップを形成してもよい。この場合、シリコン基板の屈折率が約３．５、Ｂ－ＤＴＩ４０のシリコン酸化膜の屈折率が約１．５であるのに対して、エアギャップ（空気などの気体で満たされている空間）の屈折率は約１．０であるため、シリコン基板の第１面に近い部分からＢ－ＤＴＩ４０のシリコン酸化膜を経由してシリコン酸化膜とエアギャップの界面に入射した光は、界面で全反射する。したがって、エアギャップが形成されたＢ－ＤＴＩ４０は、シリコン基板の第１面に近い部分からの第１のＦＤ３０および第２のＦＤ３１への迷光を遮断することができる。
あるいは、Ｂ－ＤＴＩ４０にエアギャップを形成するのではなく、シリコン酸化膜より屈折率の低い物質を埋め込むことなどにより、シリコン酸化膜との界面において光学的な反射機能を奏する構造を形成してもよい。
第１のＴＧ２０および第２のＴＧ２１はともに、第２面から第１面に向かって所定の深さで形成される縦型メタルゲート５０を備えており、Ｔ字型メタルゲートとなっている。縦型メタルゲート５０の先端は、Ｂ－ＤＴＩ４０の先端よりも第１面側まで延伸し、縦型メタルゲート５０はそれぞれ、ＰＤ１０の一辺に平行で、Ｂ－ＤＴＩ４０よりＰＤ１０側に配置されている。
また、Ｂ－ＤＴＩ４０に遮光材料４５を埋め込む代わりに、４５の部分にエアギャップを形成してもよい。この場合、シリコン基板の屈折率が約３．５、Ｂ－ＤＴＩ４０のシリコン酸化膜の屈折率が約１．５であるのに対して、エアギャップ（空気などの気体で満たされている空間）の屈折率は約１．０であるため、シリコン基板の第１面に近い部分からＢ－ＤＴＩ４０のシリコン酸化膜を経由してシリコン酸化膜とエアギャップの界面に入射した光は、界面で全反射する。したがって、エアギャップが形成されたＢ－ＤＴＩ４０は、シリコン基板の第１面に近い部分からの第１のＦＤ３０および第２のＦＤ３１への迷光を遮断することができる。
あるいは、Ｂ－ＤＴＩ４０にエアギャップを形成するのではなく、シリコン酸化膜より屈折率の低い物質を埋め込むことなどにより、シリコン酸化膜との界面において光学的な反射機能を奏する構造を形成してもよい。
第１のＴＧ２０および第２のＴＧ２１はともに、第２面から第１面に向かって所定の深さで形成される縦型メタルゲート５０を備えており、Ｔ字型メタルゲートとなっている。縦型メタルゲート５０の先端は、Ｂ－ＤＴＩ４０の先端よりも第１面側まで延伸し、縦型メタルゲート５０はそれぞれ、ＰＤ１０の一辺に平行で、Ｂ－ＤＴＩ４０よりＰＤ１０側に配置されている。
なお、図１にはＮ型拡散層３２およびＤＲゲート（Ｄｒａｉｎ Ｇａｔｅ）２２が描かれているが、これは図３のＤＲトランジスタに相当し、図３のＦＤ１およびＦＤ２に蓄積された電荷をＳＦ１およびＳＥＬ１とＳＦ２およびＳＥＬ２を介して読み出す、読み出し期間において、ＰＤの電荷を排出するためのものである。
また、第１の実施形態では、時間窓（クロック）が２相であり、第１のＴＧ２０および第２のＴＧ２１が長方形のＰＤ１０の左右の辺に平行に配置されているが、クロックが３相の場合はＴＧをＰＤ１０の左右および下側の辺に平行に配置してもよい。また、クロックが４相の場合には、例えばＰＤを６角形などの多角形状にして、ＴＧをそのうちの４辺に平行に配置してもよい。
また、第１の実施形態では、時間窓（クロック）が２相であり、第１のＴＧ２０および第２のＴＧ２１が長方形のＰＤ１０の左右の辺に平行に配置されているが、クロックが３相の場合はＴＧをＰＤ１０の左右および下側の辺に平行に配置してもよい。また、クロックが４相の場合には、例えばＰＤを６角形などの多角形状にして、ＴＧをそのうちの４辺に平行に配置してもよい。
次に、第１の実施形態の画素構造における迷光の遮蔽効果について説明する。Ｂ－ＤＴＩ４０がない場合、第１面から入射された斜め入射光は第１のＦＤ３０または第２のＦＤ３１に漏れこみ、第１のＦＤ３０と第２のＦＤ３１とに蓄積した電荷量の間の誤差が大きくなる。これに対して、第１の実施形態の固体撮像装置用画素１００の構造では、第１面から入射された斜め入射光は遮光材料４５を埋め込んだＢ－ＤＴＩ４０によってさえぎられて第１のＦＤ３０および第２のＦＤ３１には漏れこまない。また、Ｂ－ＤＴＩ４０で反射した斜め入射光などの迷光がＢ－ＤＴＩ４０の先端より第２面側を通過して第１のＦＤ３０および第２のＦＤ３１に漏れこむことも考えられるが、第１の実施形態の画素構造では、Ｂ－ＤＴＩ４０の先端よりも第１面側まで延伸した縦型メタルゲート５０が形成されているため、迷光がＢ－ＤＴＩ４０の先端より第２面側を通過して第１のＦＤ３０および第２のＦＤ３１に漏れこむことはない。
第１の実施形態の固体撮像装置用画素１００は間接ＴＯＦカメラ用の画素であるが、同じ画素構造をグローバルシャッタ方式の固体撮像装置の画素にも用いることができる。この場合、図３のＴＧ－ＦＤ－ＳＦ－ＳＥＬは１系統となる。ただし、グローバルシャッタ方式の固体撮像装置では、各画素のＴＧを同時にオンしてＦＤに転送した後各画素のＴＧをオフし、その後ＦＤに蓄積した電荷を順次読み出すため、画素アレイの中での画素の位置によってはＦＤに転送された電荷の蓄積時間が長くなる。このため、斜め入射光等の迷光がＦＤに直接漏れこむと、特に電荷の蓄積時間の長い画素では迷光によりＳＮＲが劣化する。
これに対して、第１の実施形態の画素構造を用いれば、斜め入射光等の迷光のＦＤへの漏れこみを防ぐことができる。
これに対して、第１の実施形態の画素構造を用いれば、斜め入射光等の迷光のＦＤへの漏れこみを防ぐことができる。
［第２の実施形態］
図４に、第２の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第２の実施形態の固体撮像装置用画素１００は第１の実施形態の固体撮像装置用画素１００に対して、第１のＴＧ２０および第２のＴＧ２１のゲートが、それぞれ複数の縦型メタルゲート５０を備え、複数の縦型メタルゲート５０の間に縦型メタルゲート５０の無い平面ゲートの領域が存在する点が異なり、その他は第１の実施形態の固体撮像装置用画素１００と同一である。
図４に、第２の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第２の実施形態の固体撮像装置用画素１００は第１の実施形態の固体撮像装置用画素１００に対して、第１のＴＧ２０および第２のＴＧ２１のゲートが、それぞれ複数の縦型メタルゲート５０を備え、複数の縦型メタルゲート５０の間に縦型メタルゲート５０の無い平面ゲートの領域が存在する点が異なり、その他は第１の実施形態の固体撮像装置用画素１００と同一である。
縦型メタルゲート５０は、ＰＤ１０の深い部位（シリコン基板の第１面に近い部分）の電荷を第１のＦＤ３０および第２のＦＤ３１に転送するのに有利ではあるが、ＰＤ１０の浅い部位（シリコン基板の第２面に近い部分）の電荷をＦＤに転送する場合には、実効的なゲート長が長くなるため、転送スピードが遅くなる。
しかし、特に間接ＴＯＦカメラ用の固体撮像装置においては、第１のＴＧ２０および第２のＴＧ２１のクロック周波数が数１００ＭＨｚと高く、第１のＴＧ２０および第２のＴＧ２１の電荷転送速度を速くすることが重要である。
第２の実施形態の固体撮像装置用画素１００では、第１のＴＧ２０および第２のＴＧ２１に縦型メタルゲート５０を複数備え、複数の縦型メタルゲート５０の間に縦型メタルゲート５０の無い平面ゲートの領域を配置することによって、ＰＤ１０の浅い部位からの電荷転送速度を速くしている。
しかし、特に間接ＴＯＦカメラ用の固体撮像装置においては、第１のＴＧ２０および第２のＴＧ２１のクロック周波数が数１００ＭＨｚと高く、第１のＴＧ２０および第２のＴＧ２１の電荷転送速度を速くすることが重要である。
第２の実施形態の固体撮像装置用画素１００では、第１のＴＧ２０および第２のＴＧ２１に縦型メタルゲート５０を複数備え、複数の縦型メタルゲート５０の間に縦型メタルゲート５０の無い平面ゲートの領域を配置することによって、ＰＤ１０の浅い部位からの電荷転送速度を速くしている。
［第３の実施形態］
図５に、第３の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第３の実施形態の固体撮像装置用画素１００は第２の実施形態の固体撮像装置用画素１００に対して、複数の縦型メタルゲート５０が、互いに近接する端部からともにＦＤ３０またはＦＤ３１の方向に延在する延在部を有する点が異なり、その他は第２の実施形態の固体撮像装置用画素１００と同一である。
図５に、第３の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第３の実施形態の固体撮像装置用画素１００は第２の実施形態の固体撮像装置用画素１００に対して、複数の縦型メタルゲート５０が、互いに近接する端部からともにＦＤ３０またはＦＤ３１の方向に延在する延在部を有する点が異なり、その他は第２の実施形態の固体撮像装置用画素１００と同一である。
第２の実施形態の固体撮像装置用画素１００では、第１のＴＧ２０および第２のＴＧ２１の一部に縦型メタルゲート５０の無い領域が存在するため、ＰＤ１０の第２面に近い領域から第１のＦＤ３０および第２のＦＤ３１へ迷光が一部漏れこむ可能性があるが、第３の実施形態の固体撮像装置用画素１００では、縦型メタルゲート５０を互いに近接する端部からともに第１のＦＤ３０または第２のＦＤ３１の方向に延在させる延在部を有することによって、延在部がない場合と比較してＰＤの浅い部位から第１のＦＤ３０または第２のＦＤ３１への迷光をより遮断することができる。
また、第３の実施形態の固体撮像装置用画素１００では、複数の縦型メタルゲート５０の、互いに近接する端部の間の距離Ｌが、第１のＦＤ３０および第２のＦＤ３１の第１のＴＧ２０および第２のＴＧ２１に面する辺の長さＭより短くなっている。この場合、縦型メタルゲート５０の延在部が第１のＦＤ３０および第２のＦＤ３１の第１のＴＧ２０および第２のＴＧ２１に面する辺の内側に配置されるため、縦型メタルゲート５０の、互いに対向する内側のチャンネル領域に加えて外側のチャンネル領域も有効なチャンネル領域となり、第１のＴＧ２０および第２のＴＧ２１の転送能力が増加する。
ただし、図５の画素構造では外側のチャンネル領域が第１のＦＤ３０および第２のＦＤ３１と浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）との界面に隣接しているため、転送電子が界面準位の影響を受けてＳＮＲが劣化する場合もある。この場合には、むしろ、複数の縦型メタルゲート５０の、互いに近接する端部の間の距離Ｌを、第１のＦＤ３０および第２のＦＤ３１の第１のＴＧ２０および第２のＴＧ２１に面する辺の長さＭより長くし、縦型メタルゲート５０の外側のチャンネル領域が実質的にチャンネルとして機能しないようにする方がよい。
ただし、図５の画素構造では外側のチャンネル領域が第１のＦＤ３０および第２のＦＤ３１と浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）との界面に隣接しているため、転送電子が界面準位の影響を受けてＳＮＲが劣化する場合もある。この場合には、むしろ、複数の縦型メタルゲート５０の、互いに近接する端部の間の距離Ｌを、第１のＦＤ３０および第２のＦＤ３１の第１のＴＧ２０および第２のＴＧ２１に面する辺の長さＭより長くし、縦型メタルゲート５０の外側のチャンネル領域が実質的にチャンネルとして機能しないようにする方がよい。
［第４の実施形態］
図６は第４の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図であり、図７は第４の実施形態の固体撮像装置用画素１００の、図６のＣ－Ｃ’面の模式的断面図である。
図６と図１、および図７と図２を比較するとわかるように、第４の実施形態の固体撮像装置用画素１００は、第１の実施形態の固体撮像装置用画素１００に対して、Ｂ－ＤＴＩ４０が縦型メタルゲート５０よりもＰＤ１０側に配置されている点で異なり、その他の点では第１の実施形態の固体撮像装置用画素１００と同一である。
図６は第４の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図であり、図７は第４の実施形態の固体撮像装置用画素１００の、図６のＣ－Ｃ’面の模式的断面図である。
図６と図１、および図７と図２を比較するとわかるように、第４の実施形態の固体撮像装置用画素１００は、第１の実施形態の固体撮像装置用画素１００に対して、Ｂ－ＤＴＩ４０が縦型メタルゲート５０よりもＰＤ１０側に配置されている点で異なり、その他の点では第１の実施形態の固体撮像装置用画素１００と同一である。
図７の画素構造では、斜め入射光が縦型メタルゲート５０とＢ－ＤＴＩ４０の間の隙間を通って第１のＦＤ３０および第２のＦＤ３１に直接漏れこむ可能性はなく、確実に迷光を遮断することができる。一方で、図２の画素構造では、縦型メタルゲート５０をＢ－ＤＴＩ４０よりＰＤ１０側に配置することにより、ＰＤ１０の第１面に近い領域に蓄積された電荷の第１のＦＤ３０および第２のＦＤ３１への転送速度が向上する。
したがって、Ｂ－ＤＴＩ４０を縦型メタルゲート５０よりもＰＤ１０側に配置するか、あるいは、第１のＦＤ３０および第２のＦＤ３１側に配置するかは、迷光の影響による飛行時間（ＴＯＦ）の誤差、および、第１のＴＧ２０および第２のＴＧ２１のクロック周波数等に鑑みて総合的に判断されるべきものである。
なお、第４の実施形態の固体撮像装置用画素１００においても、第２の実施形態のように、ＴＧ２０およびＴＧ２１のゲートに、それぞれ複数の縦型メタルゲート５０を備え、複数の縦型メタルゲート５０の間に縦型メタルゲート５０の無い平面ゲートの領域を設けてもよい。また、第３の実施形態のように、複数の縦型メタルゲート５０が、互いに近接する端部からともにＦＤ３０またはＦＤ３１の方向に延在する延在部を有するようにしてもよい。
したがって、Ｂ－ＤＴＩ４０を縦型メタルゲート５０よりもＰＤ１０側に配置するか、あるいは、第１のＦＤ３０および第２のＦＤ３１側に配置するかは、迷光の影響による飛行時間（ＴＯＦ）の誤差、および、第１のＴＧ２０および第２のＴＧ２１のクロック周波数等に鑑みて総合的に判断されるべきものである。
なお、第４の実施形態の固体撮像装置用画素１００においても、第２の実施形態のように、ＴＧ２０およびＴＧ２１のゲートに、それぞれ複数の縦型メタルゲート５０を備え、複数の縦型メタルゲート５０の間に縦型メタルゲート５０の無い平面ゲートの領域を設けてもよい。また、第３の実施形態のように、複数の縦型メタルゲート５０が、互いに近接する端部からともにＦＤ３０またはＦＤ３１の方向に延在する延在部を有するようにしてもよい。
［第５の実施形態］
図８に、第５の実施形態の固体撮像装置用画素１００の模式的断面図を示す。
第５の実施形態の固体撮像装置用画素１００は第４の実施形態の固体撮像装置用画素１００に対して、第２面の絶縁膜上の、ＰＤ１０と重なる領域にメタルゲート反射板５５が形成されている点が異なり、その他は第４の実施形態の固体撮像装置用画素１００と同一である。
図８に、第５の実施形態の固体撮像装置用画素１００の模式的断面図を示す。
第５の実施形態の固体撮像装置用画素１００は第４の実施形態の固体撮像装置用画素１００に対して、第２面の絶縁膜上の、ＰＤ１０と重なる領域にメタルゲート反射板５５が形成されている点が異なり、その他は第４の実施形態の固体撮像装置用画素１００と同一である。
この場合、入射光のうちＰＤ１０を透過した光がメタルゲート反射板５５で反射するため、透過光が第２面上の配線等で反射して第２面側からＦＤ３０および３１に漏れこむことを防止することができる。メタルゲート反射板５５としては、通常のロジックトランジスタで使用するメタルゲートをそのまま流用することができ、追加のプロセス工程は不要である。このメタルゲート構造におけるメタル材料としては、ＴｉＮなどが良く使用される。
なお、図８では図６の、第２面の絶縁膜上の、ＰＤ１０と重なる領域にメタルゲート反射板５５が形成されているが、図１、図４、または図５の、第２面の絶縁膜上の、ＰＤ１０と重なる領域にメタルゲート反射板５５を形成しても同様の効果が得られる。
また、メタルゲート反射板５５はＰＤ１０の大部分に重なって形成されていればよく、例えばＰＤ１０より少し小さくても、あるいはＰＤ１０より少し大きくてもよい。
なお、図８では図６の、第２面の絶縁膜上の、ＰＤ１０と重なる領域にメタルゲート反射板５５が形成されているが、図１、図４、または図５の、第２面の絶縁膜上の、ＰＤ１０と重なる領域にメタルゲート反射板５５を形成しても同様の効果が得られる。
また、メタルゲート反射板５５はＰＤ１０の大部分に重なって形成されていればよく、例えばＰＤ１０より少し小さくても、あるいはＰＤ１０より少し大きくてもよい。
［第６の実施形態］
図９に、第６の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第６の実施形態の固体撮像装置用画素１００は第４の実施形態の固体撮像装置用画素１００に対して、さらに第２の縦型メタルゲート５１を備え、第２の縦型メタルゲート５１が、ＰＤ１０、Ｂ－ＤＴＩ４０、第１のＴＧ２０および第２のＴＧ２１、および第１のＦＤ３０および第２のＦＤ３１を囲むように配置されている点で異なる。
図９に、第６の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第６の実施形態の固体撮像装置用画素１００は第４の実施形態の固体撮像装置用画素１００に対して、さらに第２の縦型メタルゲート５１を備え、第２の縦型メタルゲート５１が、ＰＤ１０、Ｂ－ＤＴＩ４０、第１のＴＧ２０および第２のＴＧ２１、および第１のＦＤ３０および第２のＦＤ３１を囲むように配置されている点で異なる。
この場合、自画素の第１のＴＧ２０および第２のＴＧ２１と隣接する画素のＴＧとの間からシリコン基板の第２面寄りの領域を経由して回り込むような第１のＦＤ３０および第２のＦＤ３１への迷光や画素内のトランジスタからの発光による第１のＦＤ３０および第２のＦＤ３１の電圧変動を抑制することができる。
なお、図９では、Ｂ－ＤＴＩ４０が縦型メタルゲート５０よりもＰＤ１０側に配置されているが、第１の実施形態のようにＢ－ＤＴＩ４０が縦型メタルゲート５０よりも第１のＦＤ３０および第２のＦＤ３１側に配置されている場合でも、同様の効果が得られる。
なお、図９では、Ｂ－ＤＴＩ４０が縦型メタルゲート５０よりもＰＤ１０側に配置されているが、第１の実施形態のようにＢ－ＤＴＩ４０が縦型メタルゲート５０よりも第１のＦＤ３０および第２のＦＤ３１側に配置されている場合でも、同様の効果が得られる。
［第７の実施形態］
図１０に、第７の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第７の実施形態の固体撮像装置用画素１００は第６の実施形態の固体撮像装置用画素１００に対して、さらに第２のＢ－ＤＴＩ４１を備え、第２のＢ－ＤＴＩ４１は、第２の縦型メタルゲート５１を囲むように配置されている点で異なる。
図１０に、第７の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第７の実施形態の固体撮像装置用画素１００は第６の実施形態の固体撮像装置用画素１００に対して、さらに第２のＢ－ＤＴＩ４１を備え、第２のＢ－ＤＴＩ４１は、第２の縦型メタルゲート５１を囲むように配置されている点で異なる。
この場合、さらに、自画素の第１のＴＧ２０および第２のＴＧ２１と隣接する画素のＴＧとの間からシリコン基板の第１面よりの領域を経由して回り込むような第１のＦＤ３０および第２のＦＤ３１への迷光や画素内のトランジスタからの発光によるＦＤ電圧変動を抑制することができる。
［第８の実施形態］
図１１に、第８の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第８の実施形態の固体撮像装置用画素１００は、Ｂｉｎｎｉｎｇのオンとオフを切り替える機能を有する固体撮像装置用画素１００であり、複数の画素のＦＤを共通接続して出力したり、それぞれ単独で出力したりするためのＳＷトランジスタ９０およびＳＷトランジスタ９１が追加されている。図１１において、９２、９３、９４はそれぞれＳＷトランジスタ９０のソース、ドレイン、ゲート、９５、９６、９７はそれぞれＳＷトランジスタ９１のソース、ドレイン、ゲートである。例えばソース９２をＦＤ３０に、ドレイン９３を第１の共通出力に接続し、ソース９５をＦＤ３１に、ドレイン９６を第２の共通出力に接続し、ゲート９４およびゲート９７をオン電圧に設定することでＢｉｎｎｉｎｇをオンに、オフ電圧に設定することでＢｉｎｎｉｎｇをオフにすることができる。
図１１に、第８の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。
第８の実施形態の固体撮像装置用画素１００は、Ｂｉｎｎｉｎｇのオンとオフを切り替える機能を有する固体撮像装置用画素１００であり、複数の画素のＦＤを共通接続して出力したり、それぞれ単独で出力したりするためのＳＷトランジスタ９０およびＳＷトランジスタ９１が追加されている。図１１において、９２、９３、９４はそれぞれＳＷトランジスタ９０のソース、ドレイン、ゲート、９５、９６、９７はそれぞれＳＷトランジスタ９１のソース、ドレイン、ゲートである。例えばソース９２をＦＤ３０に、ドレイン９３を第１の共通出力に接続し、ソース９５をＦＤ３１に、ドレイン９６を第２の共通出力に接続し、ゲート９４およびゲート９７をオン電圧に設定することでＢｉｎｎｉｎｇをオンに、オフ電圧に設定することでＢｉｎｎｉｎｇをオフにすることができる。
図１１では、第２のＢ－ＤＴＩ４１および第２の縦型メタルゲート５１が、ＰＤ１０、Ｂ－ＤＴＩ４０、第１のＴＧ２０および第２のＴＧ２１、および第１のＦＤ３０および第２のＦＤ３１を囲むように配置され、第３のＢ－ＤＴＩ４２および第３の縦型メタルゲート５２が、ＳＷトランジスタ９０およびＳＷトランジスタ９１の周りを囲むように配置されている。
第２のＢ－ＤＴＩ４１および第２の縦型メタルゲート５１、および第３のＢ－ＤＴＩ４２および第３の縦型メタルゲート５２はそれぞれ、第２面側から見た平面図において同一位置に形成されており、したがって、シリコン基板の内部で隙間なく接続されている。
第２のＢ－ＤＴＩ４１および第２の縦型メタルゲート５１、および第３のＢ－ＤＴＩ４２および第３の縦型メタルゲート５２はそれぞれ、第２面側から見た平面図において同一位置に形成されており、したがって、シリコン基板の内部で隙間なく接続されている。
この場合、ＳＷトランジスタ９０およびＳＷトランジスタ９１のソース９２およびドレイン９３も自画素および隣接する画素からの迷光による電圧変動を抑制することができ、Ｂｉｎｎｉｎｇのオンとオフを切り替える機能を有する固体撮像装置用画素１００において、迷光の影響による間接ＴＯＦカメラでの飛行時間の誤差を抑制することができる。
［第９の実施形態］
図１２に第９の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示し、図１３に第９の実施形態の固体撮像装置用画素１００の、図１２のＣ－Ｃ’面での模式的断面図を示す。
第９の実施形態の固体撮像装置用画素１００は第７の実施形態の固体撮像装置用画素１００のＢ－ＤＴＩ４０と第２のＢ－ＤＴＩ４１が結合して１つの幅広Ｂ－ＤＴＩ４３となり、１つの幅広Ｂ－ＤＴＩ４３の先端と、縦型メタルゲート５０の先端および第２の縦型メタルゲート５１の先端との間には所定のスペースが存在している。
図１２に第９の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示し、図１３に第９の実施形態の固体撮像装置用画素１００の、図１２のＣ－Ｃ’面での模式的断面図を示す。
第９の実施形態の固体撮像装置用画素１００は第７の実施形態の固体撮像装置用画素１００のＢ－ＤＴＩ４０と第２のＢ－ＤＴＩ４１が結合して１つの幅広Ｂ－ＤＴＩ４３となり、１つの幅広Ｂ－ＤＴＩ４３の先端と、縦型メタルゲート５０の先端および第２の縦型メタルゲート５１の先端との間には所定のスペースが存在している。
図１３に示すように、１つの幅広Ｂ－ＤＴＩ４３は台形状の溝であって、第１面側から見た場合、遮光膜７０が第１のＦＤ３０および第２のＦＤ３１を完全に覆っており、第１面側からの第１のＦＤ３０および第２のＦＤ３１への迷光の漏れこみを遮断することができる。
また、１つの幅広Ｂ－ＤＴＩ４３の先端と、縦型メタルゲート５０の先端および第２の縦型メタルゲート５１の先端との間に所定のスペースを有することによって、ＰＤ１０から第１のＦＤ３０および第２のＦＤ３１への電荷の転送を可能にしている。
また、１つの幅広Ｂ－ＤＴＩ４３の先端と、縦型メタルゲート５０の先端および第２の縦型メタルゲート５１の先端との間に所定のスペースを有することによって、ＰＤ１０から第１のＦＤ３０および第２のＦＤ３１への電荷の転送を可能にしている。
［第１０の実施形態］
図１４（ａ）および図１４（ｂ）に第１０の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。図１４（ａ）の固体撮像装置用画素１００は、図１の固体撮像装置用画素１００に類似しているが、さらに、第１面側において、ＰＤ１０のうちの上半分が遮光膜７０で覆われており、図１４（ｂ）の固体撮像装置用画素１００では、さらに、第１面側において、ＰＤ１０のうちの下半分が遮光膜７０で覆われている。
図１４（ａ）および図１４（ｂ）は、間接ＴＯＦ用撮像装置に像面位相差ＡＦ用の固体撮像装置用画素１００を組み込んだ場合の、像面位相差ＡＦ用の固体撮像装置用画素１００の平面図である。像面位相差ＡＦ用の固体撮像装置用画素１００では、１つの画素の１部分（図１４（ａ）では下半分、図１４（ｂ）では上半分）にスリットが形成されている。そして、像面位相差ＡＦでは、上半分にスリットが形成された画素の出力からなる画像と下半分にスリットが形成された画素の出力からなる画像とを比較し、それらの画像間の位置ずれの距離を計算することで、カメラのフォーカスが合っているか、前方向にずれているか、または、後ろ方向にずれているかを判断することができる。
図１４（ａ）および図１４（ｂ）に第１０の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。図１４（ａ）の固体撮像装置用画素１００は、図１の固体撮像装置用画素１００に類似しているが、さらに、第１面側において、ＰＤ１０のうちの上半分が遮光膜７０で覆われており、図１４（ｂ）の固体撮像装置用画素１００では、さらに、第１面側において、ＰＤ１０のうちの下半分が遮光膜７０で覆われている。
図１４（ａ）および図１４（ｂ）は、間接ＴＯＦ用撮像装置に像面位相差ＡＦ用の固体撮像装置用画素１００を組み込んだ場合の、像面位相差ＡＦ用の固体撮像装置用画素１００の平面図である。像面位相差ＡＦ用の固体撮像装置用画素１００では、１つの画素の１部分（図１４（ａ）では下半分、図１４（ｂ）では上半分）にスリットが形成されている。そして、像面位相差ＡＦでは、上半分にスリットが形成された画素の出力からなる画像と下半分にスリットが形成された画素の出力からなる画像とを比較し、それらの画像間の位置ずれの距離を計算することで、カメラのフォーカスが合っているか、前方向にずれているか、または、後ろ方向にずれているかを判断することができる。
しかし、図１４（ａ）または図１４（ｂ）のように遮光膜７０を設けた場合、遮光膜７０のエッジが固体撮像装置用画素１００の中心に位置し、かつ、通常、遮光膜７０のエッジはテーパ形状となっているため、テーパ形状の遮光膜７０のエッジで反射した光が遮光膜７０がない側のＰＮ１０の辺（図１４（ａ）では下側の辺、図１４（ｂ）では上側の辺）に入射する。
この場合に、遮光膜７０がない側のＰＮ１０の辺に第１のＴＧ２０、第２のＴＧ２１、および第１のＦＤ３０、第２のＦＤ３１を設けるとエッジで反射した光が直接第１のＦＤ３０、第２のＦＤ３１に漏れこむ可能性がある。
そこで、第１０の実施形態の固体撮像装置用画素１００では、第１のＴＧ２０、第２のＴＧ２１、および第１のＦＤ３０、第２のＦＤ３１を、遮光膜７０のエッジと直交するＰＤ１０の辺（図１４（ａ）およびで図１４（ｂ）の左側および右側の辺）に設けている。
この場合に、遮光膜７０がない側のＰＮ１０の辺に第１のＴＧ２０、第２のＴＧ２１、および第１のＦＤ３０、第２のＦＤ３１を設けるとエッジで反射した光が直接第１のＦＤ３０、第２のＦＤ３１に漏れこむ可能性がある。
そこで、第１０の実施形態の固体撮像装置用画素１００では、第１のＴＧ２０、第２のＴＧ２１、および第１のＦＤ３０、第２のＦＤ３１を、遮光膜７０のエッジと直交するＰＤ１０の辺（図１４（ａ）およびで図１４（ｂ）の左側および右側の辺）に設けている。
また、像面位相差ＡＦ用の画素の場合、入射光で発生する電荷を複数の時間窓（クロック）で個別にサンプリングする必要はないことから、図１４（ａ）または図１４（ｂ）の固体撮像装置用画素１００において、第１のＦＤ３０と第２のＦＤ３１とを共通接続し、複数の時間窓（クロック）でサンプリングされた電荷を合わせて出力することによって、暗時での出力信号を大きくし、フォーカス特性を改善させるようにしてもよい。
［第１１の実施形態］
図１５に第１１の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。図１５の固体撮像装置用画素１００は、図１の固体撮像装置用画素１００に類似しているが、さらに、ＰＤ１０の第１面側から第２面側に向けて、埋め込みシャロートレンチ分離４４（Ｂ－ＳＴＩ）が複数本平行に形成されている。Ｂ－ＳＴＩ４４は入射光の光路長を長くすることで入射光を効率的に電荷に変換するために設けられている。
図１５に第１１の実施形態の固体撮像装置用画素１００の第２面側から見た模式的平面図を示す。図１５の固体撮像装置用画素１００は、図１の固体撮像装置用画素１００に類似しているが、さらに、ＰＤ１０の第１面側から第２面側に向けて、埋め込みシャロートレンチ分離４４（Ｂ－ＳＴＩ）が複数本平行に形成されている。Ｂ－ＳＴＩ４４は入射光の光路長を長くすることで入射光を効率的に電荷に変換するために設けられている。
しかし、Ｂ－ＳＴＩ４４を第１のＴＧ２０と第２のＴＧ２１とを結ぶ線と直交するように配置した場合、Ｂ－ＳＴＩ４４で反射した光が、直接またはＢ－ＤＴＩ４０で反射してＦＤ３０、ＦＤ３１に漏れこむ可能性がある。
そこで、第１１の実施形態の固体撮像装置用画素１００では、Ｂ－ＳＴＩ４４を第１のＴＧ２０と第２のＴＧ２１とを結ぶ線と平行となるように配置し、Ｂ－ＳＴＩ４４で反射した光が第１のＦＤ３０または第２のＦＤ３１に漏れこまないようにしている。
そこで、第１１の実施形態の固体撮像装置用画素１００では、Ｂ－ＳＴＩ４４を第１のＴＧ２０と第２のＴＧ２１とを結ぶ線と平行となるように配置し、Ｂ－ＳＴＩ４４で反射した光が第１のＦＤ３０または第２のＦＤ３１に漏れこまないようにしている。
［第１２の実施形態］
図１６に、第１２の実施形態のＴ字型ＭＯＳトランジスタ１１０の断面図を示す。図１６において、１１１はＭＯＳトランジスタのソース、１１２はドレイン、１１３はゲートであり、１１４はゲート１１３の縦型メタルゲート部分である。
第１２の実施形態のＴ字型ＭＯＳトランジスタ１１０は、固体撮像装置用画素１００のソースフォロワーＳＦ１，ＳＦ２、あるいは固体撮像装置に含まれるカラムＡＤＣ回路内のＭＯＳトランジスタなど、低雑音特性を必要とするＭＯＳトランジスタに用いることができる。
図１６に、第１２の実施形態のＴ字型ＭＯＳトランジスタ１１０の断面図を示す。図１６において、１１１はＭＯＳトランジスタのソース、１１２はドレイン、１１３はゲートであり、１１４はゲート１１３の縦型メタルゲート部分である。
第１２の実施形態のＴ字型ＭＯＳトランジスタ１１０は、固体撮像装置用画素１００のソースフォロワーＳＦ１，ＳＦ２、あるいは固体撮像装置に含まれるカラムＡＤＣ回路内のＭＯＳトランジスタなど、低雑音特性を必要とするＭＯＳトランジスタに用いることができる。
ＭＯＳトランジスタではキャリアのほとんどがシリコン基板の表面を流れるため、表面近くで発生する１／ｆ雑音の影響を受けやすい。ＭＯＳトランジスタの１／ｆ雑音電力は、ゲートの面積に逆比例する。したがって、ＭＯＳトランジスタの雑音を小さくするためには、ゲート面積、すなわち、ゲート長とゲート幅の積を大きくする必要がある。しかし、通常の平面ゲートではゲート面積を大きくするためには、ＭＯＳトランジスタ全体の面積を大きくする必要があり、画素の面積、および固体撮像装置全体の面積が大きくなる。
しかし、第１２の実施形態のＴ字型ＭＯＳトランジスタ１１０を用いれば、縦型メタルゲート部分１１４により、ＭＯＳトランジスタ全体の面積を大きくすることなくＭＯＳトランジスタのゲート長およびゲート面積を大きくすることができる。そして、この面積が小さく、かつ１／ｆ雑音の小さいＴ字型ＭＯＳトランジスタ１１０を用いることにより、低雑音で小面積の固体撮像装置用画素１００、および固体撮像装置を実現することができる。
さらに、縦型メタルゲート部分１１４は金属で形成されているため抵抗が小さく、スイッチングの高速化にも効果がある。
しかし、第１２の実施形態のＴ字型ＭＯＳトランジスタ１１０を用いれば、縦型メタルゲート部分１１４により、ＭＯＳトランジスタ全体の面積を大きくすることなくＭＯＳトランジスタのゲート長およびゲート面積を大きくすることができる。そして、この面積が小さく、かつ１／ｆ雑音の小さいＴ字型ＭＯＳトランジスタ１１０を用いることにより、低雑音で小面積の固体撮像装置用画素１００、および固体撮像装置を実現することができる。
さらに、縦型メタルゲート部分１１４は金属で形成されているため抵抗が小さく、スイッチングの高速化にも効果がある。
［第１３の実施形態］
図１７に、第１３の実施形態のＭＯＳ容量１２０の断面図を示す。図１７において、１２１はＭＯＳ容量１２０の一方の電極を構成するＮ型拡散層、１２２はＮ型拡散層に接続するためのＮ＋拡散層、１２３はＭＯＳ容量１２０の他方の電極を構成するゲート、１２４はゲート１２３の一部を構成する縦型メタルゲートである。
図１７に、第１３の実施形態のＭＯＳ容量１２０の断面図を示す。図１７において、１２１はＭＯＳ容量１２０の一方の電極を構成するＮ型拡散層、１２２はＮ型拡散層に接続するためのＮ＋拡散層、１２３はＭＯＳ容量１２０の他方の電極を構成するゲート、１２４はゲート１２３の一部を構成する縦型メタルゲートである。
従来の、平面ゲートとＮ型拡散層でＭＯＳ容量を構成する場合、ＭＯＳ容量の容量値はゲートの面積に比例するため、大きなＭＯＳ容量は大きな面積を占めることになる。しかし、第１３の実施形態のＭＯＳ容量１２０の場合、縦型メタルゲート１２４の側壁がＭＯＳ容量を構成するため、小さな面積で大きなＭＯＳ容量を構成することができる。また、縦型メタルゲート１２４は金属で形成されているため抵抗が小さく、ＭＯＳ容量の寄生抵抗の減少にも効果がある。
本発明において、フォトダイオード（ＰＤ）１０が『フォトダイオード（ＰＤ）』に相当し、第１のＴＧ２０または第２のＴＧ２１が『トランスファーゲート（ＴＧ）』に相当し、第１のＦＤ３０または第２のＦＤ３１が『フローティングディフュージョン（ＦＤ）』に相当し、Ｂ－ＤＴＩ４０が『ディープトレンチ分離（Ｂ－ＤＴＩ）』に相当し、縦型メタルゲート５０が『縦型メタルゲート』に相当し、固体撮像装置用画素１００が『固体撮像装置用画素』に相当し、メタルゲート反射板５５が『メタルゲート反射板』に相当し、第２の縦型メタルゲート５１が『第２の縦型メタルゲート』に相当し、第２のＢ－ＤＴＩ４１が『第２のＢ－ＤＴＩ』に相当し、ＳＷトランジスタ９０が『スイッチ（ＳＷ）』に相当し、第３のＢ－ＤＴＩ４２が『第３のＢ－ＤＴＩ』に相当し、第３の縦型メタルゲート５２が『第３の縦型メタルゲート』に相当し、幅広Ｂ－ＤＴＩ４３が『幅広Ｂ－ＤＴＩ』に相当し、遮光材料４５が『遮光材料４５』に相当する。
本発明の好ましい実施形態は上記の通りであるが、本発明はそれだけに制限されない。本発明の精神と範囲から逸脱することのない様々な実施形態が他になされることは理解されよう。さらに、本実施形態において、本発明の構成による作用および効果を述べているが、これら作用および効果は、一例であり、本発明を限定するものではない。
１０ ＰＤ
２０ 第１のＴＧ
２１ 第２のＴＧ
３０ 第１のＦＤ
３１ 第２のＦＤ
４０ Ｂ－ＤＴＩ
４１ 第２のＢ－ＤＴＩ
４２ 第３のＢ－ＤＴＩ
４３ 幅広Ｂ－ＤＴＩ
４５ 遮光材料
５０ 縦型メタルゲート
５１ 第２の縦型メタルゲート
５２ 第３の縦型メタルゲート
５５ メタルゲート反射板
９０ ＳＷトランジスタ
１００ 固体撮像装置用画素
２０ 第１のＴＧ
２１ 第２のＴＧ
３０ 第１のＦＤ
３１ 第２のＦＤ
４０ Ｂ－ＤＴＩ
４１ 第２のＢ－ＤＴＩ
４２ 第３のＢ－ＤＴＩ
４３ 幅広Ｂ－ＤＴＩ
４５ 遮光材料
５０ 縦型メタルゲート
５１ 第２の縦型メタルゲート
５２ 第３の縦型メタルゲート
５５ メタルゲート反射板
９０ ＳＷトランジスタ
１００ 固体撮像装置用画素
Claims (8)
- シリコン基板の第１面から入射する光の光量に応じた電荷を発生する多角形状のフォトダイオード（ＰＤ）と、
前記シリコン基板の第２面に形成され、一端が前記ＰＤに接続される複数のトランスファーゲート（ＴＧ）と、
前記第２面に形成され、一端が複数の前記ＴＧの他端にそれぞれ接続される複数のフローティングディフュージョン（ＦＤ）と、
前記第１面から前記第２面に向かって所定の深さで形成され、前記ＰＤの周囲を囲むディープトレンチ分離（Ｂ－ＤＴＩ）と、を備え、
前記Ｂ－ＤＴＩには、遮光材料が埋め込まれるか、または、内部に光学的な反射機能を奏する構造が形成され、
前記ＴＧのゲートは、少なくとも一部に、前記第２面から前記第１面に向かって所定の深さで形成される縦型メタルゲートを備え、
前記縦型メタルゲートは、前記Ｂ－ＤＴＩの先端と同一平面上または前記Ｂ－ＤＴＩの先端よりも前記第１面側まで先端が延伸し、
前記縦型メタルゲートはそれぞれ、前記Ｂ－ＤＴＩより前記ＰＤ側に配置され、前記ＦＤはそれぞれ前記Ｂ－ＤＴＩの外側に配置され、
前記ＴＧのゲートは、それぞれ複数の前記縦型メタルゲートを備え、複数の前記縦型メタルゲートの間には縦型メタルゲートの無い平面ゲートの領域が存在し、
複数の前記縦型メタルゲートは、互いに近接する端部からともに前記ＦＤの方向に延在する延在部を有する、固体撮像装置用画素。 - 複数の前記縦型メタルゲートの、互いに近接する端部の間の距離は、前記ＦＤの前記ＴＧに面する辺の長さより短い、請求項１に記載の固体撮像装置用画素。
- シリコン基板の第１面から入射する光の光量に応じた電荷を発生する多角形状のフォトダイオード（ＰＤ）と、
前記シリコン基板の第２面に形成され、一端が前記ＰＤに接続される複数のトランスファーゲート（ＴＧ）と、
前記第２面に形成され、一端が複数の前記ＴＧの他端にそれぞれ接続される複数のフローティングディフュージョン（ＦＤ）と、
前記第１面から前記第２面に向かって所定の深さで形成され、前記ＰＤの周囲を囲むディープトレンチ分離（Ｂ－ＤＴＩ）と、を備え、
前記Ｂ－ＤＴＩには、遮光材料が埋め込まれるか、または、内部に光学的な反射機能を奏する構造が形成され、
前記ＴＧのゲートは、少なくとも一部に、前記第２面から前記第１面に向かって所定の深さで形成される縦型メタルゲートを備え、
前記縦型メタルゲートは、前記Ｂ－ＤＴＩの先端と同一平面上または前記Ｂ－ＤＴＩの先端よりも前記第１面側まで先端が延伸し、
前記縦型メタルゲートは、それぞれ前記Ｂ－ＤＴＩより前記ＰＤ側ではなく前記ＦＤ側に配置され、前記ＦＤはそれぞれ前記Ｂ－ＤＴＩの外側に配置される、固体撮像装置用画素。 - さらにメタルゲート反射板を備え、前記メタルゲート反射板は前記第２面の絶縁膜上で前記ＰＤと重なる領域に形成される、請求項１から３のいずれか１項に記載の固体撮像装置用画素。
- さらに第２の縦型メタルゲートを備え、前記第２の縦型メタルゲートは、前記ＰＤ、前記Ｂ－ＤＴＩ、前記ＴＧ、および前記ＦＤを囲むように配置される、請求項１から４のいずれか１項に記載の固体撮像装置用画素。
- さらに第２のＢ－ＤＴＩを備え、前記第２のＢ－ＤＴＩは、前記第２の縦型メタルゲートを囲むように配置される、請求項５に記載の固体撮像装置用画素。
- さらに、前記固体撮像装置用画素の前記ＦＤと、隣接する前記固体撮像装置用画素の前記ＦＤとのそれぞれに出力オンオフ切替え用のスイッチ（ＳＷ）を備え、複数の前記固体撮像装置用画素の前記ＦＤを共通接続して出力する機能と、それぞれ単独で出力する機能とを切替える機能を有する固体撮像装置用画素において、
前記ＳＷの周囲に第３のＢ－ＤＴＩと第３の縦型メタルゲートとが重なって配置される、請求項６に記載の固体撮像装置用画素。 - 前記Ｂ－ＤＴＩと前記第２のＢ－ＤＴＩが結合して１つの幅広Ｂ－ＤＴＩとなり、前記１つの幅広Ｂ－ＤＴＩの先端と、前記縦型メタルゲートの先端および前記第２の縦型メタルゲートの先端との間には所定のスペースが存在する、請求項６に記載の固体撮像装置用画素。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020039261A JP7557172B2 (ja) | 2020-03-06 | 2020-03-06 | 固体撮像装置用画素 |
| CN202010477639.4A CN111599828B (zh) | 2020-03-06 | 2020-05-29 | 用于固态成像装置的像素 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020039261A JP7557172B2 (ja) | 2020-03-06 | 2020-03-06 | 固体撮像装置用画素 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021141262A JP2021141262A (ja) | 2021-09-16 |
| JP7557172B2 true JP7557172B2 (ja) | 2024-09-27 |
Family
ID=72191458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020039261A Active JP7557172B2 (ja) | 2020-03-06 | 2020-03-06 | 固体撮像装置用画素 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7557172B2 (ja) |
| CN (1) | CN111599828B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614862B (zh) * | 2020-12-29 | 2023-05-12 | 长春长光辰芯微电子股份有限公司 | 新型cmos图像传感器像素结构 |
| FR3127329B1 (fr) | 2021-09-17 | 2024-01-26 | St Microelectronics Crolles 2 Sas | Pixel d'image et de profondeur |
| CN114927539B (zh) * | 2022-07-20 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 3d cmos图像传感器及其形成方法 |
Citations (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342774A (ja) | 2003-05-14 | 2004-12-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2008147269A (ja) | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008546313A (ja) | 2005-06-01 | 2008-12-18 | イーストマン コダック カンパニー | 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素 |
| JP2010109136A (ja) | 2008-10-30 | 2010-05-13 | Sony Corp | 固体撮像装置、その製造方法および撮像装置 |
| JP2010114324A (ja) | 2008-11-07 | 2010-05-20 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| JP2010141045A (ja) | 2008-12-10 | 2010-06-24 | Toshiba Corp | 固体撮像装置 |
| JP2012175067A (ja) | 2011-02-24 | 2012-09-10 | Sony Corp | 撮像素子、製造方法、および電子機器 |
| JP2013175951A (ja) | 2012-02-27 | 2013-09-05 | Honda Motor Co Ltd | 画素駆動装置及び画素駆動方法 |
| JP2015228388A (ja) | 2012-09-25 | 2015-12-17 | ソニー株式会社 | 固体撮像装置、電子機器 |
| JP2016511539A (ja) | 2013-01-31 | 2016-04-14 | アップル インコーポレイテッド | 垂直積層型画像センサ |
| JP2016136584A (ja) | 2015-01-23 | 2016-07-28 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
| JP2016187007A (ja) | 2015-03-27 | 2016-10-27 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
| JP2017168566A (ja) | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 固体撮像素子、および電子機器 |
| WO2018079296A1 (ja) | 2016-10-27 | 2018-05-03 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
| JP2018147975A (ja) | 2017-03-03 | 2018-09-20 | ソニー株式会社 | 撮像素子 |
| JP2018148116A (ja) | 2017-03-08 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、および電子機器 |
| WO2018173789A1 (ja) | 2017-03-22 | 2018-09-27 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、電子機器 |
| WO2018173788A1 (ja) | 2017-03-22 | 2018-09-27 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、電子機器 |
| JP2018190797A (ja) | 2017-04-28 | 2018-11-29 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| WO2018216477A1 (ja) | 2017-05-24 | 2018-11-29 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| JP2018201015A (ja) | 2017-05-29 | 2018-12-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び電子機器 |
| JP2019004149A (ja) | 2017-06-15 | 2019-01-10 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 距離測定のためのイメージセンサ |
| WO2019087783A1 (ja) | 2017-10-31 | 2019-05-09 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像システム |
| WO2019093479A1 (ja) | 2017-11-09 | 2019-05-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、および電子機器 |
| JP2019140219A (ja) | 2018-02-09 | 2019-08-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2019145544A (ja) | 2018-02-16 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
| US20190339392A1 (en) | 2018-05-07 | 2019-11-07 | Omnivision Technologies, Inc. | Image sensor with boosted photodiodes for time of flight measurements |
| JP2020027903A (ja) | 2018-08-15 | 2020-02-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| WO2021149349A1 (ja) | 2020-01-20 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5987326B2 (ja) * | 2012-01-23 | 2016-09-07 | ソニー株式会社 | 固体撮像素子および信号処理方法、並びに電子機器 |
| JP2014199898A (ja) * | 2013-03-11 | 2014-10-23 | ソニー株式会社 | 固体撮像素子および製造方法、並びに、電子機器 |
| JP6303803B2 (ja) * | 2013-07-03 | 2018-04-04 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| JP6215246B2 (ja) * | 2014-05-16 | 2017-10-18 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 |
| JP2016143850A (ja) * | 2015-02-05 | 2016-08-08 | ソニー株式会社 | 固体撮像装置および電子機器 |
| CN110112153A (zh) * | 2019-04-11 | 2019-08-09 | 天津大学 | 一种电荷快速转移的tof图像传感器解调像素结构 |
-
2020
- 2020-03-06 JP JP2020039261A patent/JP7557172B2/ja active Active
- 2020-05-29 CN CN202010477639.4A patent/CN111599828B/zh active Active
Patent Citations (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342774A (ja) | 2003-05-14 | 2004-12-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2008546313A (ja) | 2005-06-01 | 2008-12-18 | イーストマン コダック カンパニー | 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素 |
| JP2008147269A (ja) | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2010109136A (ja) | 2008-10-30 | 2010-05-13 | Sony Corp | 固体撮像装置、その製造方法および撮像装置 |
| JP2010114324A (ja) | 2008-11-07 | 2010-05-20 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| JP2010141045A (ja) | 2008-12-10 | 2010-06-24 | Toshiba Corp | 固体撮像装置 |
| JP2012175067A (ja) | 2011-02-24 | 2012-09-10 | Sony Corp | 撮像素子、製造方法、および電子機器 |
| JP2013175951A (ja) | 2012-02-27 | 2013-09-05 | Honda Motor Co Ltd | 画素駆動装置及び画素駆動方法 |
| JP2015228388A (ja) | 2012-09-25 | 2015-12-17 | ソニー株式会社 | 固体撮像装置、電子機器 |
| JP2016511539A (ja) | 2013-01-31 | 2016-04-14 | アップル インコーポレイテッド | 垂直積層型画像センサ |
| JP2016136584A (ja) | 2015-01-23 | 2016-07-28 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
| JP2016187007A (ja) | 2015-03-27 | 2016-10-27 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
| JP2017168566A (ja) | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 固体撮像素子、および電子機器 |
| WO2018079296A1 (ja) | 2016-10-27 | 2018-05-03 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
| JP2018147975A (ja) | 2017-03-03 | 2018-09-20 | ソニー株式会社 | 撮像素子 |
| JP2018148116A (ja) | 2017-03-08 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、および電子機器 |
| WO2018173789A1 (ja) | 2017-03-22 | 2018-09-27 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、電子機器 |
| WO2018173788A1 (ja) | 2017-03-22 | 2018-09-27 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、電子機器 |
| JP2018190797A (ja) | 2017-04-28 | 2018-11-29 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| WO2018216477A1 (ja) | 2017-05-24 | 2018-11-29 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| JP2018201015A (ja) | 2017-05-29 | 2018-12-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び電子機器 |
| JP2019004149A (ja) | 2017-06-15 | 2019-01-10 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 距離測定のためのイメージセンサ |
| WO2019087783A1 (ja) | 2017-10-31 | 2019-05-09 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像システム |
| WO2019093479A1 (ja) | 2017-11-09 | 2019-05-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、および電子機器 |
| JP2019140219A (ja) | 2018-02-09 | 2019-08-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2019145544A (ja) | 2018-02-16 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
| US20190339392A1 (en) | 2018-05-07 | 2019-11-07 | Omnivision Technologies, Inc. | Image sensor with boosted photodiodes for time of flight measurements |
| JP2020027903A (ja) | 2018-08-15 | 2020-02-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| WO2021149349A1 (ja) | 2020-01-20 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111599828B (zh) | 2024-06-21 |
| JP2021141262A (ja) | 2021-09-16 |
| CN111599828A (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102115649B1 (ko) | 고체 촬상 장치 및 전자 기기 | |
| RU2456706C1 (ru) | Устройство фотоэлектрического преобразования и система формирования изображений использующая его | |
| JP5671830B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、および電子機器 | |
| US8378400B2 (en) | Solid state imaging device | |
| JP7557172B2 (ja) | 固体撮像装置用画素 | |
| US7262396B2 (en) | Solid-state imaging device | |
| US11177314B2 (en) | Photoelectric conversion apparatus and image pickup system | |
| CN108174619B (zh) | 摄像元件及摄像装置 | |
| KR102609646B1 (ko) | 촬상 소자, 전자 기기 | |
| KR102318461B1 (ko) | 반도체 장치, 고체 촬상 소자 및 전자 기기 | |
| KR102225297B1 (ko) | 촬상 소자 및 촬상 장치 | |
| US10930698B2 (en) | Pixel structure to improve BSI global shutter efficiency | |
| US11885912B2 (en) | Sensor device | |
| US11496703B2 (en) | High conversion gain and high fill-factor image sensors with pump-gate and vertical charge storage well for global-shutter and high-speed applications | |
| JP2008153250A (ja) | 固体撮像素子 | |
| US20060202235A1 (en) | Solid-state imaging apparatus in which a plurality of pixels each including a photoelectric converter and a signal scanning circuit are arranged two-dimensionally | |
| US20230393249A1 (en) | Sensor device and sensing module | |
| US11581345B2 (en) | Image sensor comprising, a pixel equipped with a MOS capacitive element, and corresponding control method | |
| WO2024202166A1 (ja) | 光検出装置及び電子機器 | |
| WO2023108527A1 (en) | Soi-jfet pixel and method of fabricating the same | |
| KR20230006263A (ko) | 이미지 센서 | |
| KR20100089748A (ko) | 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240813 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240828 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7557172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |