[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150075385A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20150075385A
KR20150075385A KR1020140187949A KR20140187949A KR20150075385A KR 20150075385 A KR20150075385 A KR 20150075385A KR 1020140187949 A KR1020140187949 A KR 1020140187949A KR 20140187949 A KR20140187949 A KR 20140187949A KR 20150075385 A KR20150075385 A KR 20150075385A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
resin layer
metal
Prior art date
Application number
KR1020140187949A
Other languages
English (en)
Other versions
KR102267394B1 (ko
Inventor
아키노리 요네다
요시유키 아이하라
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20150075385A publication Critical patent/KR20150075385A/ko
Application granted granted Critical
Publication of KR102267394B1 publication Critical patent/KR102267394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 과제는 생산성과 방열성의 밸런스가 좋은 발광 장치를 제공하는 것이다. 발광 장치(100)는, 반도체 발광 소자(1)의 p측 전극(15) 및 n측 전극(13)이 설치된 한쪽의 면측에 지지체(3)가, 다른 쪽의 면측에 형광체층(2)이 적층되어 구성되고, 지지체(3)는 수지층(31)과, 수지층(31)의 반도체 발광 소자(1)와 접하는 면과 반대측의 면에 노출되어 설치되는 p측 외부 접속용 전극(34p) 및 n측 외부 접속용 전극(34n)과, 수지층(31) 내에 설치되고, p측 전극(15)과 p측 외부 접속용 전극(34p) 사이 및 n측 전극(13)과 n측 외부 접속용 전극(34n) 사이를 각각 전기적으로 접속하는 내부 배선을 갖고, 내부 배선은 금속 와이어(32p) 및 금속 도금층(33p), 금속 와이어(32n) 및 금속 도금층(33n)이 각각 직렬로 접속된다.

Description

발광 장치{LIGHT EMITTING DEVICE}
본 발명은, 반도체 발광 소자와 내부 배선을 갖는 수지층을 구비하는 발광 장치에 관한 것이다.
발광 다이오드 등의 반도체 발광 소자(발광 소자)를 사용한 발광 장치는 소형화가 용이하고, 또한 높은 발광 효율이 얻어지기 때문에 널리 사용되고 있다.
발광 소자를 사용한 발광 장치는, 크게 구별하면, 발광 소자에 패드 전극을 설치하는 면이, 실장 기판과 반대측의 면인 페이스 업형과, 실장 기판과 대향하는 면인 발광 소자의 하면에 전극을 설치한 페이스 다운형의 2종류가 있다.
페이스 업형에서는 발광 소자를 리드 등에 마운트하고, 발광 소자와 리드 사이를 본딩 와이어 등에 의해 접속한다. 이로 인해, 실장 기판에 실장해서 동일 기판의 표면에 수직인 쪽으로부터 평면시(平面視)한 경우, 본딩 와이어의 일부가 발광 소자보다도 외측에 위치할 필요가 있어 소형화에 한계가 있었다.
한편, 페이스 다운형(플립 칩형의 형태를 취하는 경우가 많음)에서는, 발광 소자의 표면에 설치한 패드 전극과, 실장 기판 상에 설치한 배선을, 실장 기판의 표면에 수직인 쪽으로부터 평면시한 경우에 발광 소자의 내측에 위치하는 범프 또는 금속 필러 등의 접속 수단에 의해 전기적으로 접속하는 것이 가능하다.
이에 의해, 발광 장치의 사이즈(특히 실장 기판에 수직인 방향으로부터 평면시한 사이즈)를 발광 소자의 칩에 가까운 레벨까지 소형화할 수 있다.
그리고, 최근에는 보다 한층의 소형화를 진척시키기 위해, 또는 발광 효율을 보다 높이기 위해, 사파이어 등의 성장 기판(투광성 기판)을 제거, 또는 그 두께를 얇게 한 페이스 다운형의 발광 장치가 사용되고 있다.
성장 기판은, 그 위에 발광 소자를 구성하는 n형 반도체층 및 p형 반도체층을 성장시키기 위해 사용하는 기판이며, 두께가 얇고 강도가 낮은 발광 소자를 지지함으로써 발광 장치의 강도를 향상시키는 효과도 갖고 있다.
이로 인해, 발광 소자를 형성한 후에, 성장 기판을 제거한 발광 장치 또는 성장 기판의 두께를 얇게 한 발광 장치로는, 예를 들어 특허문헌 1에 개시되는 바와 같이, 발광 소자를 지지하기 위해 전극측(실장 기판과 대향하는 측)에 수지층을 형성함과 함께, 이 수지층을 가로지르는 금속 필러를 형성하고, 이 금속 필러에 의해 발광 소자의 전극과 실장 기판에 설치한 배선(배선층)을 전기적으로 접속하고 있다.
그리고, 이 금속 필러를 포함하는 수지층을 가짐으로써 발광 장치는 충분한 강도를 확보할 수 있다.
한편, 발광 소자는 아니지만, 예를 들어 특허문헌 2나 특허문헌 3에는, 실장 기판의 배선과, 외부와 접속하기 위해 수지의 표면에 설치된 단자를, 금속 와이어로 접속하는 방법이 개시되어 있다.
일본 특허 공개 제2010-141176호 공보 일본 특허 공개 평5-299530호 공보 일본 특허 공개 제2008-251794호 공보
여기서, 발광 장치가 충분한 강도를 갖기 위해, 수지층은, 예를 들어 수십㎛ 레벨 이상 또는 1㎜ 이상과 같이 충분한 두께를 가질 필요가 있다. 이로 인해, 금속 필러도 수십㎛ 이상 또는 1㎜ 이상과 같은 두께가 필요해진다.
한편, 특허문헌 1에 기재된 바와 같은 금속 필러는, 통상, 전해 도금법에 의해 형성되므로, 이와 같이 두꺼운 금속 필러(금속막)를 형성하기 위해서는 장시간을 요하기 때문에 양산성(생산성)이 낮아진다고 하는 문제가 있다.
또한, 후막에 도금층을 형성하면, 수지층과의 사이의 응력이나 내부 응력 때문에 도금층에 휨이 발생하기 쉬워지고, 그 결과, 발광 소자로부터 도금층이 박리되거나, 안정된 형상으로 발광 장치를 제작할 수 있게 되거나 할 우려가 있다.
따라서, 특허문헌 2나 특허문헌 3에 개시된 방법을 적용하여, 금속 필러 대신에 금속 와이어를 사용하는 것이 생각된다. 수지층이 상기한 범위의 두께이면, 사용하는 금속 와이어의 길이를 바꾸는 것만으로, 생산성을 거의 바꾸지 않고 내부 배선을 형성할 수 있다.
한편, 발광 소자는 발열량이 많고, 온도 상승에 수반하여 발광 출력이 저하되는 것이 알려져 있다. 이로 인해, 발광 소자에서 발생한 열을 신속하게 방열하여, 과도하게 온도 상승하지 않도록 할 필요가 있다. 여기서, 지지체인 수지층의 두께가 두꺼워지면 금속 와이어도 길어진다. 그러나, 일반적으로 금속 와이어는, 전해 도금법에 의해 형성되는 금속 필러에 비해 가늘기 때문에, 길이가 길어지면 금속 와이어의 열저항이 커져, 금속 와이어를 열전도 경로로 하는 방열성이 저하된다. 그 결과, 발광 소자가 과도하게 온도 상승하면, 발광 장치의 발광 출력이 저하된다.
따라서 본 발명은, 생산성과 방열성의 밸런스가 좋은 발광 장치를 제공하는 것을 과제로 한다.
상기한 과제를 해결하기 위해, 본 발명에 따른 일 형태의 발광 장치는, p형 반도체층 및 n형 반도체층을 적층하여 이루어지는 반도체 적층체를 갖고, 상기 반도체 적층체의 상기 p형 반도체층이 형성된 측 또는 상기 n측 반도체층이 형성된 측 중 어느 한쪽의 면측에, 상기 p형 반도체층과 전기적으로 접속되는 p측 전극 및 상기 n형 반도체층과 전기적으로 접속되는 n측 전극을 갖는 반도체 발광 소자와,
상기 반도체 적층체의 상기 한쪽의 면측에 설치되는 수지층과,
상기 수지층의 표면에 노출되어 설치되는 p측 외부 접속용 전극과,
상기 수지층의 표면에 노출되어 설치되는 n측 외부 접속용 전극과,
상기 수지층 내에 설치되고, 상기 p측 전극과 상기 p측 외부 접속용 전극 사이를 전기적으로 접속하는 p측 내부 배선과,
상기 수지층 내에 설치되고, 상기 n측 전극과 상기 n측 외부 접속용 전극 사이를 전기적으로 접속하는 n측 내부 배선을 갖고,
상기 p측 내부 배선 및 n측 내부 배선은 각각, 금속 도금층과, 금속 와이어 또는 금속 와이어 범프를 포함한다.
본 발명의 발광 장치에 의하면, 지지체의 내부 배선에 있어서, 금속 도금층과, 금속 와이어 또는 금속 와이어 범프를 조합함으로써, 금속 도금층의 변형이나 제조에 요하는 시간의 증가를 억제함과 함께, 금속 와이어 또는 금속 와이어 범프에 의한 열저항의 상승을 억제할 수 있다.
도 1a는 본 발명의 제1 실시 형태에 따른 발광 장치의 구성을 도시하는 모식적 사시도이다.
도 1b는 본 발명의 제1 실시 형태에 따른 발광 장치의 구성을 도시하는 모식적 평면도이다.
도 1c는 도 1b의 A-A선에 있어서의 모식적 단면도이다.
도 1d는 도 1b의 B-B선에 있어서의 모식적 단면도이다.
도 2a는 본 발명의 제1 실시 형태에 있어서의 발광 소자의 구성의 일례를 도시하는 모식적 평면도이다.
도 2b는 도 2a의 A-A선에 있어서의 모식적 단면도이다.
도 3a는 본 발명의 제1 실시 형태에 있어서의 발광 소자의 구성의 다른 예를 나타내는 모식적 평면도이다.
도 3b는 도 3a의 A-A선에 있어서의 모식적 단면도이다.
도 4a는 도 3a의 B-B선에 있어서의 모식적 단면도이다.
도 4b는 도 3a의 C-C선에 있어서의 모식적 단면도이다.
도 5는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 방법의 흐름을 나타내는 흐름도이다.
도 6의 (A)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 6의 (B)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 6의 (C)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 6의 (D)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 7의 (A)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 7의 (B)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 7의 (C)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 7의 (D)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 8의 (A)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 8의 (B)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 8의 (C)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 8의 (D)는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 9a는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 9b는 본 발명의 제1 실시 형태에 따른 발광 장치의 제조 공정의 일부를 도시하는 모식적 단면도이다.
도 10a는 본 발명의 제2 실시 형태 및 제3 실시 형태에 따른 발광 장치의 구성을 도시하는 모식적 단면도이다.
도 10b는 본 발명의 제2 실시 형태 및 제3 실시 형태에 따른 발광 장치의 구성을 도시하는 모식적 단면도이다.
도 11은 본 발명의 제2 실시 형태에 따른 발광 장치의 제조 방법의 흐름을 나타내는 흐름도이다.
도 12는 본 발명의 제3 실시 형태에 따른 발광 장치의 제조 방법의 흐름을 나타내는 흐름도이다.
도 13의 (A)는 본 발명에 있어서, 범프 적층체를 형성하는 모습을 도시하는 모식적 단면도이다.
도 13의 (B)는 금속 와이어를 접합하는 모습을 도시하는 모식적 단면도이다.
도 14a는 본 발명의 제4 실시 형태에 따른 발광 장치의 구성을 도시하는 모식적 평면도이다.
도 14b는 도 14a의 A-A선에 있어서의 모식적 단면도이다.
도 15a는 도 14a의 B-B선에 있어서의 모식적 단면도이다.
도 15b는 도 14a의 C-C선에 있어서의 모식적 단면도이다.
도 16은 본 발명의 제4 실시 형태에 따른 발광 장치의 제조 방법의 흐름을 나타내는 흐름도이다.
도 17a는 본 발명의 제4 실시 형태에 따른 발광 장치의 제조 공정에서, 반도체 발광 소자를 형성한 모습을 도시하는 모식적 평면도이다.
도 17b는 본 발명의 제4 실시 형태에 따른 발광 장치의 제조 공정에서, 제1 수지층을 형성한 모습을 도시하는 모식적 평면도이다.
도 18a는 본 발명의 제4 실시 형태에 따른 발광 장치의 제조 공정에서, 횡배선층을 형성한 모습을 도시하는 모식적 평면도이다.
도 18b는 본 발명의 제4 실시 형태에 따른 발광 장치의 제조 공정에서, 제2 수지층을 형성한 모습을 도시하는 모식적 평면도이다.
도 19는 본 발명의 제4 실시 형태에 따른 발광 장치의 제조 공정에서, 제3 수지층을 형성한 모습을 도시하는 모식적 평면도이다.
이하, 본 발명에 따른 발광 장치 및 그 제조 방법의 실시 형태에 대해 설명한다.
또한, 이하의 설명에 있어서 참조하는 도면은, 본 발명을 개략적으로 나타낸 것이므로, 각 부재의 스케일이나 간격, 위치 관계 등이 과장, 혹은, 부재의 일부의 도시가 생략되어 있는 경우가 있다. 또한, 평면도와 그 단면도에 있어서, 각 부재의 스케일이나 간격이 일치하지 않는 경우도 있다. 또한, 이하의 설명에서는, 동일한 명칭 및 부호에 대해서는 원칙으로서 동일 또는 동질의 부재를 나타내고 있고, 상세한 설명을 적절하게 생략하는 것으로 한다.
또한, 본 발명의 각 실시 형태에 따른 발광 장치에 있어서, 「상」, 「하」, 「좌」 및 「우」 등은, 상황에 따라서 교체되는 것이다. 본 명세서에 있어서, 「상」, 「하」 등은, 설명을 위해 참조하는 도면에 있어서 구성 요소간의 상대적인 위치를 나타내는 것으로서, 특별히 언급이 없는 한 절대적인 위치를 나타내는 것을 의도한 것은 아니다.
<제1 실시 형태>
[발광 장치의 구성]
우선, 도 1a 내지 도 1d를 참조하여, 본 발명의 제1 실시 형태에 따른 발광 장치의 구성에 대해 설명한다.
제1 실시 형태에 따른 발광 장치(100)는, 도 1a 내지 도 1d에 도시하는 바와 같이, 성장 기판이 제거된 LED(발광 다이오드) 구조를 갖는 반도체 발광 소자(1)(이하, 적절하게 「발광 소자」라고 칭함)와, 발광 소자(1)의 한쪽의 면측에 설치된 지지체(3)와, 발광 소자(1)의 다른 쪽의 면측에 설치된 형광체층(파장 변환층)(2)을 포함한다. 발광 소자(1)의 한쪽의 면측에는, n측 전극(13) 및 p측 전극(15)이 설치되고, 지지체(3) 내에 설치되는 내부 배선인 금속 와이어(32n, 32p) 및 금속 도금층(33n, 33p)을 개재하여, 각각 n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)과 전기적으로 접속되어 있다. 또한, 상세는 후기하지만, 발광 장치(100)는 웨이퍼 상태로 제작된 후, 분할함으로써 제작된다.
또한, 본 실시 형태에 있어서의 발광 장치(100)는 형광체층(2)에 의해, 발광 소자(1)가 발광하는 광의 일부 또는 전부를 다른 파장의 광으로 변환하고, 파장 변환한 광 또는 파장 변환한 광 및 발광 소자(1)가 발광한 광을 출력한다. 예를 들어, 발광 소자(1)가 청색광을 발광하고, 형광체층(2)이 청색광의 일부를 흡수해서 황색광으로 파장 변환하도록 구성함으로써, 발광 장치(100)를, 청색광과 황색광을 혼색한 백색광을 출력하는 백색광원으로 할 수 있다.
또한, 본 실시 형태 및 후기하는 다른 실시 형태에 있어서, 발광 장치(100)는 형광체층(2)을 구비하고 있지만, 형광체층(2)은 필수가 아니며, 설치하지 않아도 좋다.
또한, 본 명세서에서는, 각 도면에 적절하게 좌표축을 첨부해서 나타내는 바와 같이, 편의상, 발광 소자(1)의 n측 전극(13) 및 p측 전극(15)이 설치된 면의 법선 방향을 「＋Z축 방향」으로 하고, ＋Z축 방향으로부터 －Z축 방향을 관찰하는 것을 평면시(平面視)라고 칭한다. 또한, 평면시에서 직사각형의 형상을 갖는 발광 소자(1)의, 길이 방향을 X축 방향으로 하고, 짧은 방향을 Y축 방향으로 한다.
또한, 단면도로서 도시한 도면은, 모두 XY 평면에 수직인 면(XZ 평면 또는 YZ 평면에 평행한 면)에 의한 단면을 나타내는 것이다.
다음에, 발광 장치(100)의 각 부의 구성에 대해 순차적으로 상세하게 설명한다.
발광 소자(1)는, 평면시에서 대략 직사각형의 판상의 형상을 갖고 있으며, 한쪽의 면측에 n측 전극(13) 및 p측 전극(15)을 구비한 페이스 다운형의 LED 칩이다.
(발광 소자의 예)
여기서, 도 2a, 도 2b를 참조하여, 발광 소자(1)의 일례에 대해 상세하게 설명한다.
도 2a, 도 2b에 도시한 발광 소자(1)는 n형 반도체층(12n)과 p형 반도체층(12p)을 적층한 반도체 적층체(12)를 구비하고 있다. 반도체 적층체(12)는 n측 전극(13) 및 p측 전극(15) 사이에 전류를 통전함으로써 발광하도록 되어 있고, n형 반도체층(12n)과 p형 반도체층(12p) 사이에 발광층(12a)을 구비하는 것이 바람직하다.
또한, 반도체 적층체(12)의 p형 반도체층(12p)이 형성된 측 또는 n형 반도체층(12n)이 형성된 측 중 어느 한쪽의 면측에, p형 반도체층(12p)과 전기적으로 접속되는 p측 전극(15) 및 n형 반도체층(12n)과 전기적으로 접속되는 n측 전극(13)이 설치된다. 도 2a, 도 2b에 나타낸 예에서는, 반도체 적층체(12)의 p형 반도체층(12p)이 형성된 측의 면측(도 2b에 있어서 상면측)에, p측 전극(15) 및 n측 전극(13)이 설치되어 있다.
반도체 적층체(12)에는 p형 반도체층(12p) 및 발광층(12a)이 부분적으로 존재하지 않는 영역, 즉 p형 반도체층(12p)의 표면으로부터 오목해진 영역[이 영역을 「단차부(12b)」라고 칭함]이 형성되어 있다. 단차부(12b)의 저면은 n형 반도체층(12n)의 노출면이며, 단차부(12b)에는 n측 전극(13)이 형성되어 있다. 또한, p형 반도체층(12p)의 상면의 대략 전체 면에는, 전체 면 전극(14)이 설치되어 있다. 전체 면 전극(14)은 양호한 반사성을 갖는 반사 전극(14a)과, 반사 전극(14a)의 상면 및 측면의 전체를 피복하는 커버 전극(14b)에 의해 구성되어 있다. 또한, 커버 전극(14b)의 상면의 일부에 p측 전극(15)이 형성되어 있다.
또한, 발광 소자(1)의 패드 전극인 n측 전극(13) 및 p측 전극(15)의 표면을 제외하고, 반도체 적층체(12) 및 전체 면 전극(14)의 표면은 절연성을 갖는 보호층(16)에 의해 피복되어 있다.
반도체 적층체(12)은 GaN, GaAs, AlGaN, InGaN, AlInGaP, GaP, SiC, ZnO와 같이, 반도체 발광 소자에 적합한 재료를 사용할 수 있다. 본 실시 형태에 있어서는, 발광 소자(1)가 발광하는 광의 일부가, 형광체층(2)에 의해 다른 파장의 광으로 변환되므로, 발광 파장이 짧은 청색이나 자색으로 발광하는 반도체 적층체(12)가 적합하다.
n형 반도체층(12n), 발광층(12a) 및 p형 반도체층(12p)은 InXAlYGa1-X－YN(0≤X, 0≤Y, X＋Y<1) 등의 GaN계 화합물 반도체가 바람직하게 사용된다. 또한, 이들 반도체층은, 각각 단층 구조이어도 좋지만, 조성 및 막 두께 등의 다른 층의 적층 구조, 초격자 구조 등이어도 좋다. 특히, 발광층(12a)은 양자 효과가 생기는 박막을 적층한 단일 양자 웰 또는 다중 양자 웰 구조인 것이 바람직하다.
반도체 적층체(12)로서 GaN계 화합물 반도체를 사용하는 경우는, 반도체층을 결정 성장시키는 데 적합한 성장 기판(11)(도 6의 (A) 참조) 상에, 예를 들어, MOCVD법(유기 금속 기상 성장법), HVPE법(하이드라이드 기상 성장법), MBE법(분자선 에피택셜 성장법) 등의 공지의 기술에 의해 형성할 수 있다. 또한, 반도체층의 막 두께는 특별히 한정되는 것이 아니라, 다양한 막 두께의 것을 적용할 수 있다.
또한, 반도체 적층체(12)를 에피택셜 성장시키기 위한 성장 기판으로서는, 예를 들어, 반도체 적층체(12)를 GaN(질화갈륨) 등의 질화물 반도체를 사용해서 형성하는 경우에는, C면, R면, A면 중 어느 하나를 주면으로 하는 사파이어나 스피넬(MgAl2O4)과 같은 절연성 기판, 또한 탄화규소(SiC), ZnS, ZnO, Si, GaAs, 다이아몬드 및 질화물 반도체와 격자 접합하는 니오븀산 리튬, 갈륨산 네오디뮴 등의 산화물 기판을 들 수 있다.
또한, 본 실시 형태에서는, 발광 장치(100)의 제조 과정에서, 성장 기판이 반도체 적층체(12)로부터 박리되어 제거되므로, 완성된 발광 장치(100)에 있어서의 발광 소자(1)는 성장 기판을 갖고 있지 않다.
또한, 성장 기판이 제거된 반도체 적층체(12)의 하면, 즉 n형 반도체층(12n)의 하면은 조면화에 의해 요철 형상(12c)을 갖는 것이 바람직하다. 요철 형상(12c)을 형성함으로써, 이 면으로부터의 광취출의 효율을 향상시킬 수 있다. 이와 같은 요철 형상(12c)은 n형 반도체층(12n)의 하면을 웨트 에칭함으로써 형성할 수 있다.
전체 면 전극(14)은 전류 확산층 및 반사층으로서의 기능을 갖는 것이며, 반사 전극(14a)과 커버 전극(14b)을 적층하여 구성되어 있다.
반사 전극(14a)은 p형 반도체층(12p)의 상면의 대략 전체 면을 덮도록 설치된다. 또한, 반사 전극(14a)의 상면 및 측면의 전체를 피복하도록, 커버 전극(14b)이 설치되어 있다. 반사 전극(14a)은 커버 전극(14b) 및 커버 전극(14b)의 상면의 일부에 설치된 p측 전극(15)을 통하여 공급되는 전류를, p형 반도체층(12p)의 전체 면에 균일하게 확산하기 위한 도체층이다. 또한, 반사 전극(14a)은 양호한 반사성을 갖고, 발광 소자(1)가 발광하는 광을, 광취출면의 방향으로 반사하는 반사막으로 해도 기능한다. 여기서, 반사성을 갖는다고 함은, 발광 소자(1)가 발광하는 파장의 광을 양호하게 반사하는 것을 말한다. 또한, 반사 전극(14a)은 형광체층(2)에 의해 변환된 후의 파장의 광에 대해서도 양호한 반사성을 갖는 것이 바람직하다.
반사 전극(14a)은 양호한 도전성과 반사성을 갖는 금속 재료를 사용할 수 있다. 특히 가시광 영역에서 양호한 반사성을 갖는 금속 재료로서는, Ag, Al 또는 이들 금속을 주성분으로 하는 합금을 바람직하게 사용할 수 있다. 또한, 반사 전극(14a)은, 이들 금속 재료를 단층, 또는 적층한 것을 이용할 수 있다.
또한, 커버 전극(14b)은 반사 전극(14a)을 구성하는 금속 재료의 마이그레이션을 방지하기 위한 배리어층이다. 특히 반사 전극(14a)으로서, 마이그레이션하기 쉬운 Ag을 사용하는 경우에는 설치하는 것이 바람직하다.
커버 전극(14b)으로서는, 양호한 도전성과 배리어성을 갖는 금속 재료를 사용할 수 있고, 예를 들어, Al, Ti, W, Au 등을 사용할 수 있다. 또한, 커버 전극(14b)은, 이들 금속 재료를 단층, 또는 적층한 것을 이용할 수 있다.
n측 전극(13)은 n형 반도체층(12n)이 노출된 반도체 적층체(12)의 단차부(12b)의 저면에 설치되어 있다. 또한, p측 전극(15)은 커버 전극(14b)의 상면의 일부에 설치되어 있다. n측 전극(13)은 n형 반도체층(12n)에, p측 전극(15)은 커버 전극(14b) 및 반사 전극(14a)을 통하여 p형 반도체층(12p)에, 각각 전기적으로 접속하여, 발광 소자(1)에 외부로부터의 전류를 공급하기 위한 패드 전극이다. n측 전극(13) 및 p측 전극(15)에는, 지지체(3)(도 1a 내지 도 1d 참조)의 내부 배선인 금속 와이어(32n) 및 금속 와이어(32p) 등이 각각 접속된다.
또한, 도 2a와 도 2b에 도시한 예에서는, p측 전극(15)은, 본래의 패드 전극인 패드 전극층(15a)과 충격 흡수층(15b)이 적층되어 구성되어 있다. 충격 흡수층(15b)은 필수인 구성은 아니지만, 금속 와이어(32p)를 와이어 본딩할 때의 충격을 완화시켜, 반도체 적층체(12)에의 데미지를 저감하기 위한 것이다. 도 2a와 도 2b에 도시한 예에 있어서, p측 전극(15)과 같이, 와이어 본딩으로서 볼 본딩을 행하는 경우는, 접합부에 인가되는 충격이 비교적 크기 때문에, 충격 흡수층(15b)을 형성하는 것이 바람직하다.
n측 전극(13)도, p측 전극(15)과 마찬가지로, 충격 흡수층을 형성해도 좋다. 또한, p측 전극(15)을 설치하지 않고, 전체 면 전극(14)의 일부를 패드 전극으로서, 금속 와이어(32p)를 전체 면 전극(14)에 직접 접속해도 좋다.
n측 전극(13) 및 패드 전극층(15a)으로서는, 금속 재료를 사용할 수 있고, 예를 들어, Ag, Al, Ni, Rh, Au, Cu, Ti, Pt, Pd, Mo, Cr, W 등의 단체 금속 또는이들 금속을 주성분으로 하는 합금 등을 바람직하게 사용할 수 있다. 또한, 합금을 사용하는 경우는, 예를 들어, AlSiCu 합금과 같이, 조성 원소로서 Si 등의 비금속 원소를 함유하는 것이어도 좋다. 또한, n측 전극(13) 및 패드 전극층(15a)은, 이들 금속 재료를 단층, 또는 적층한 것을 이용할 수 있다.
또한, 충격 흡수층(15b)은, 예를 들어, 와이어 본딩시의 충격을 흡수하기 위한 층이며, 패드 전극층(15a)과 마찬가지의 재료를 사용할 수 있지만, 상면에 접속되는 금속 와이어(32p)와의 접합성이 양호한 재료를 사용하는 것이 바람직하다. 충격 흡수층(15b)은 충격을 흡수하기 위해, 바람직하게는 3㎛ 이상 50㎛ 이하의 두께로 형성되고, 보다 바람직하게는 20㎛ 이상 30㎛ 이하의 두께로 형성한다. 예를 들어, 금속 와이어(32p)가 Cu인 경우, 충격 흡수층(15b)도 Cu를 사용하는 것이 바람직하다.
보호층(16)은 절연성을 갖고, n측 전극(13) 및 p측 전극(15)의 외부와의 접속부를 제외하고, 발광 소자(1)의 상면 및 측면의 전체를 피복하는 피막이다. 보호층(16)은 발광 소자(1)의 보호막 및 대전 방지막으로서 기능한다.
또한, 반도체 적층체(12)의 측면부에 설치되는 보호층(16)의 외측에 반사층을 형성하는 경우는, 보호층(16)은 발광 소자(1)가 발광한 파장의 광에 대해, 양호한 투광성을 갖는 것이 바람직하다. 또한, 보호층(16)은 형광체층(2)이 파장 변환된 후의 파장의 광에 대해서도 양호한 투광성을 갖는 것이 바람직하다.
보호층(16)으로서는, 금속 산화물이나 금속 질화물을 사용할 수 있고, 예를 들어, Si, Ti, Zr, Nb, Ta, Al로 이루어지는 군으로부터 선택된 적어도 1종의 산화물 또는 질화물을 바람직하게 사용할 수 있다.
또한, 보호층(16)으로서, 굴절률이 다른 2종 이상의 투광성 유전체를 사용해서 적층하고, DBR(Distributed Bragg Reflector)막을 구성해도 좋다. DBR막에 의해, 발광 소자(1)의 상면 및 측면으로부터 누출되는 광을 반사해서 발광 소자(1) 내로 복귀시킴으로써, 발광 소자(1)의 광취출면인 하면으로부터의 광취출 효율을 향상시킬 수 있다. DBR막으로서는, 예를 들어, SiO2와 Nb2O5를 교대로 적층한 다층막을 들 수 있고, 적어도 3페어 이상, 바람직하게는 7페어 이상의 다층막으로 함으로써, 양호한 반사율을 얻을 수 있다.
(발광 소자의 다른 예)
다음에, 도 3a와 도 3b 및 도 4a와 도 4b를 참조하여, 발광 소자의 다른 예에 대해 상세하게 설명한다.
또한, 도 2a와 도 2b에 도시한 예와 동일하거나 또는 대응하는 구성에 대해서는, 동일한 부호를 부여해서 설명은 적절하게 생략한다.
도 3a와 도 3b 및 도 4a와 도 4b에 도시한 다른 예의 발광 소자(1A)는, p측의 패드 전극인 p측 전극(15)이 전체 면 전극(14)의 상면의 일부에 형성되어 있음과 함께, n측의 패드 전극인 n측 전극(13)이, p측 전극(15)이 설치된 영역 및 그 근방을 제외하고, 반도체 적층체(12)의 상면 및 측면의 대략 전체 면에 걸쳐서, 절연성의 보호층(16)을 개재하여 연장되도록 설치되어 있다. 이와 같이, n측 전극(13) 또는 p측 전극(15)을, 발광 소자(1A)의 상면 및 측면에 광범위하게 설치함으로써, 후기하는 지지체(3)의 수지층(31)에 대해 효율적으로 열을 전도시킴으로써 방열성을 향상시킬 수 있다.
또한, 도 3a와 도 3b 및 도 4a와 도 4b에 도시한 예에서는, n측 전극(13)을 반도체 적층체(12)의 상면 및 측면의 광범위하게 연장되도록 설치했지만, p측 전극(15)을 광범위하게 설치해도 좋다. 또한, n측 전극(13) 및 p측 전극(15)의 양쪽을, 광범위하게 상보적으로 설치하도록 해도 좋고, 예를 들어, 도 3a에 있어서, 발광 소자(1A)의 좌측 절반의 광범위한 영역에 p측 전극(15)을 설치하고, 우측 절반의 광범위한 영역에 n측 전극(13)을 설치하도록 할 수도 있다.
또한, n측 전극(13) 및／또는 p측 전극(15)을, 반사 전극(14a)이 설치되지 않는 반도체 적층체(12)의 측면에까지 연장되도록 설치하고, 반사막으로서 기능시키도록 해도 좋다. 이에 의해, 반도체 적층체(12)의 측면으로부터 출사하는 광을 반도체 적층체(12) 내에 반사시켜, 발광 소자(1)의 광취출면인 하면으로부터의 광취출 효율을 향상시킬 수 있다.
또한, n측 전극(13) 및／또는 p측 전극(15)을 반사막으로서 기능시키는 경우는, 이들 전극의 적어도 하층측[보호층(16)측]에, 양호한 반사성을 갖는 재료를 사용하는 것이 바람직하다. 가시광에 대해 양호한 반사성을 갖는 재료로서는, 예를 들어, Ag, Al 또는 이들 금속을 주성분으로 하는 합금을 들 수 있다.
발광 소자(1A)에서는, 반도체 적층체(12)의 외주부의 전체 둘레에, n형 반도체층(12n)이 노출되는 단차부(12b)가 설치되어 있다. 또한, 반도체 적층체(12)의 p형 반도체층(12p)의 상면의 대략 전체 면에는, 반사 전극(14a) 및 커버 전극(14b)이 적층된 전체 면 전극(14)이 설치되어 있다. 또한, 반도체 적층체(12)의 하면 전부와, 단차부(12b)의 저면의 일부와, 전체 면 전극(14)의 상면의 일부를 제외하고, 반도체 적층체(12) 및 전체 면 전극(14)의 표면은 절연성의 보호층(16)에 의해 피복되어 있다. 또한, 발광 소자(1A)는 발광 소자(1)와 마찬가지로, n형 반도체층(12n)의 하면의 전체 면에, 요철 형상(12c)이 형성되어 있다.
또한, 단차부(12b)의 저면에 있어서, 도 3b, 도 4a와 도 4b에 도시하는 바와 같이, 보호층(16)은 개구부를 갖고 있다. 즉, 이 개구부가 n형 반도체층(12n)이 보호층(16)에 의해 피복되어 있지 않은 영역이며, n형 반도체층(12n)과 n측 전극(13)의 접합부(13a)로 되어 있다. 본 예에서는, 도 3a에 도시하는 바와 같이, 반도체 적층체(12)의 외주부의 전체 둘레에 걸쳐, 접합부(13a)가 설치되어 있다. 이와 같이 광범위하게 걸쳐서 접합부(13a)를 설치함으로써, n측 전극(13)을 통하여 공급되는 전류를, n형 반도체층(12n)에 균등하게 확산할 수 있으므로, 발광 효율을 향상시킬 수 있다.
또한, 단차부(12b)는 반도체 적층체(12)의 외측 테두리부의 전체 둘레에 설치하는 것이 아니라, 일부에 설치해도 좋다. 단차부(12b)를 설치하는 영역을 저감함으로써, p형 반도체층(12p) 및 발광층(12a)을 갖는 영역이 넓어져, 발광량을 증가시킬 수 있다. 또한, 단차부(12b)를, 외측 테두리부 대신에 또는 외측 테두리부 외에, 평면시에서 반도체 적층체(12)의 내측에 설치해도 좋다. 또한, 단차부(12b)를, 반도체 적층체(12)의 일부에 편재되어 설치하지 않고, 광범위하게 단속적으로 설치함으로써, 단차부(12b)의 영역을 과잉으로 증가시키지 않고, 상기한 바와 같이, n형 반도체층에의 전류 확산을 균등하게 할 수 있다. 예를 들어, 단차부(12b)를, 도 3a와 도 3b 및 도 4a와 도 4b에 도시한 예와 같이 반도체 적층체(12)의 외측 테두리부의 전체 둘레에 걸쳐서 연속해서 설치하는 것이 아니라, 전체 둘레에 걸쳐서 단속적으로 설치해도 좋다.
또한, 본 실시 형태에 있어서의 발광 장치(100)(도 1a 내지 도 1d 참조)에서는, 편의적으로 발광 소자로서 발광 소자(1)를 사용하는 것으로서 설명하지만, 도 2a와 도 2b에 도시한 발광 소자(1), 또는 도 3a와 도 3b 및 도 4a와 도 4b에 도시한 발광 소자(1A)의 어느 것이라도 사용할 수 있다. 후기하는 다른 실시 형태에 있어서도 마찬가지로, 발광 소자(1) 또는 발광 소자(1A)의 어느 것이라도 사용할 수 있다.
도 1a 내지 도 1d로 되돌아가, 발광 장치(100)의 구성에 대해 설명을 계속한다.
형광체층(파장 변환층)(2)은 발광 소자(1)가 발광하는 광의 일부 또는 전부를 흡수하여, 발광 소자(1)가 발광하는 파장과는 다른 파장의 광으로 변환한다. 형광체층(2)은 파장 변환 재료로서 형광체의 입자를 함유하는 수지층으로서 형성할 수 있다. 또한, 형광체층(2)은, 도 1c에 도시하는 바와 같이, 요철 형상(12c)(도 2b 참조)이 형성된 발광 소자(1)의 광취출면인 n형 반도체층(12n)의 하면측에 설치되어 있다.
형광체층(2)의 막 두께는 형광체의 함유량이나, 발광 소자(1)가 발광하는 광과 파장 변환 후의 광과의 혼색 후의 원하는 색조 등에 따라서 정할 수 있지만, 예를 들어, 1 내지 500㎛로 할 수 있고, 5 내지 200㎛로 하는 것이 보다 바람직하고, 10 내지 100㎛로 하는 것이 더욱 바람직하다.
또한, 형광체층(2)에 있어서의 형광체의 함유량은 단위 체적당의 질량으로, 0.1 내지 50㎎/㎤가 되도록 조정하는 것이 바람직하다. 형광체의 함유량을 이 범위로 함으로써, 색 변환을 충분히 행할 수 있다.
수지 재료로서는, 발광 소자(1)가 발광한 광 및 형광체층(2)이 함유하는 형광체가 파장 변환된 후의 광에 대해 양호한 투광성을 갖는 것을 사용하는 것이 바람직하다.
이와 같은 수지 재료로서는, 예를 들어, 실리콘 수지, 변성 실리콘 수지, 에폭시 수지, 변성 에폭시 수지, 우레아 수지, 페놀 수지, 아크릴레이트 수지, 우레탄 수지, 불소 수지 혹은 이들 수지를 적어도 1종 이상 포함하는 수지, 또는 하이브리드 수지 등을 바람직하게 사용할 수 있다.
또한, 형광체(파장 변환 재료)로서는, 발광 소자(1)가 발광하는 파장의 광에 의해 여기되어, 이 여기광과 다른 파장의 형광을 발하는 형광 물질이면 특별히 한정되지 않고, 입상의 형광체를 바람직하게 사용할 수 있다. 입상의 형광체는, 광산란성 및 광반사성을 가지므로, 파장 변환 기능 외에 광산란 부재로서도 기능하고, 광의 확산 효과를 얻을 수 있다. 형광체는 수지층인 형광체층(2) 중에 거의 균일한 비율로 혼합하는 것이 바람직하다. 또한, 형광체는 형광체층(2) 중에, 2종류 이상을 균일하게 혼재시켜도 좋고, 다층 구조로 되도록 분포시켜도 좋다.
형광체로서는, 당해 분야에서 공지의 것을 사용할 수 있다. 예를 들어, Ce(세륨)으로 부활된 YAG(이트륨ㆍ알루미늄ㆍ가닛)계 형광체, Ce로 부활된 LAG(루테튬ㆍ알루미늄ㆍ가닛)계 형광체, Eu(유로퓸) 및／또는 Cr(크롬)로 부활된 질소 함유 알루미노 규산 칼슘(CaO-Al2O3-SiO2)계 형광체, Eu로 부활된 실리케이트[(Sr, Ba)2SiO4]계 형광체, β사이알론 형광체, KSF(K2SiF6:Mn)계 형광체 등을 들 수 있다. 또한, 양자 도트 형광체도 사용할 수 있다.
또한, 형광체층(2)에 광확산성을 부여하기 위해, 투광성의 무기 화합물 입자, 예를 들어, Si, Al, Zn, Ca, Mg, Y 등의 희토류 혹은 Zr, Ti 등의 원소의, 산화물, 탄산염, 황산염 혹은 질화물, 또는 벤토나이트, 티타늄산 칼륨 등의 복합염 등의 무기 필러를 첨가해도 좋다. 이와 같은 무기 필러의 평균 입경은, 상기한 형광체의 평균 입경의 범위와 동일 정도의 범위의 것으로 할 수 있다.
형광체층(2)은 용제에 상기한 수지, 형광체 입자, 그 밖의 무기 필러 입자를 함유하는 슬러리를 조정하고, 조정한 슬러리를 스프레이법, 캐스트법, 포팅법 등의 도포법을 사용해서 반도체 적층체(12)의 하면에 도포하고, 그 후에 경화시킴으로써 형성할 수 있다.
또한, 별도로 형광체 입자를 함유하는 수지판을 제작하고, 당해 수지판을 반도체 적층체(12)의 하면에 접착함으로써 형성할 수도 있다.
또한, 발광 장치(100)에 있어서, 형광체층(2)을 형성하지 않고, 반도체 적층체(12)의 하면을 광취출면으로서 발광 소자(1)가 발광 소자한 광을 직접 출력해도 좋다. 또한, 형광체층(2) 대신에, 형광체를 함유시키지 않고, 투광성의 수지층을 형성하도록 해도 좋고, 광확산성의 필러를 함유시킨 광확산성의 수지층을 형성해도 좋다.
지지체(3)는, 평면시에서 발광 소자(1)의 외형을 내포하는 직육면체 형상을 하고 있고, 발광 소자(1)의 n측 전극(13) 및 p측 전극(15)이 설치된 면측과 접합하도록 설치되고, 성장 기판이 제거된 발광 소자(1)를 기계적으로 보유 지지한다. 또한, 지지체(3)는, 평면시에서 형광체층(2)과 대략 동일한 외형 형상을 하고 있다.
지지체(3)는 수지층(31)과, 실장 기판에 실장하기 위한 외부 접속용 전극[n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)]과, n측 전극(13) 및 p측 전극(15)을, 각각 대응하는 외부 접속 전극과 전기적으로 접속하기 위한 내부 배선[금속 와이어(32n, 32p) 및 금속 도금층(33n, 33p)]을 구비하고 있다.
수지층(31)은 발광 소자(1)의 보강 부재로서의 모체이다. 또한, 수지층(31)은, 도 1c 및 도 1d에 도시하는 바와 같이, 지지체(3)의 외형 형상과 대략 동일하고, 평면시에서, 발광 소자(1)의 외형 형상을 내포함과 함께 형광체층(2)과 대략 동일한 외형 형상을 하고 있다. 또한, 수지층(31)은 발광 소자(1)의 상면 및 측면을 밀봉하는 밀봉 수지층이다. 따라서, 발광 소자(1)는 수지층(31)과, 하면측에 설치된 수지층인 형광체층(2)에 의해 전체 면이 밀봉된다.
수지층(31)은, 도 1c 및 도 1d에 도시하는 바와 같이, 두께 방향(Z축 방향)으로 관통하는 금속 와이어(32n, 32p)가 매설된 제1 수지층(와이어 매설층)(311)과, 두께 방향으로 관통하는 금속 도금층(33n, 33p)이 매설된 제2 수지층(도금 매설층)(312)을 적층하여 구성한다. 또한, 제1 수지층(311) 및 제2 수지층(312)은 양호하게 밀착하여 일체화된 수지층(31)을 형성하고 있다.
제1 수지층(311) 및 제2 수지층(312)에 사용되는 수지 재료는 다른 재료를 사용해도 좋지만, 보다 양호한 밀착성을 얻기 위해, 동일한 수지 재료를 사용해서 형성하는 것이 바람직하다. 제1 수지층(311) 및 제2 수지층(312)의 수지 재료로서는, 상기한 형광체층(2)에 사용하는 것과 마찬가지의 수지 재료를 사용할 수 있다. 또한, 압축 성형에 의해 제1 수지층(311) 및 제2 수지층(312)을 형성하는 경우는, 원료로서, 예를 들어 가루 상태의 에폭시계 수지인 EMC(에폭시ㆍ몰드ㆍ컴파운드)나 가루 상태의 실리콘계 수지인 SMC(실리콘ㆍ몰드ㆍ컴파운드) 등을 바람직하게 사용할 수 있다.
또한, 제1 수지층(311) 및 제2 수지층(312)에는 열전도성을 높이기 위해, 열전도 부재를 함유시키도록 해도 좋다. 제1 수지층(311) 및 제2 수지층(312)의 열전도율을 높임으로써, 발광 소자(1)가 발생한 열을 신속하게 전도해서 외부로 방열시킬 수 있다.
열전도 부재로서는, 예를 들어, 입상의 카본 블랙이나 AlN(질화알루미늄) 등을 사용할 수 있다. 또한, 열전도 부재가 도전성을 갖는 재료의 경우는, 제1 수지층(311) 및 제2 수지층(312)이 도전성을 갖지 않는 범위의 입자 밀도로 열전도 부재를 함유시키는 것으로 한다.
또한, 제1 수지층(311) 및 제2 수지층(312)으로서, 투광성의 수지 재료에 광반사성의 필러를 함유시킨 백색 수지를 사용해도 좋다. 적어도, 발광 소자(1)의 상면에 접합하는 제1 수지층(311)에 백색 수지를 사용해서, 제1 수지층(311)을 광반사막으로서 기능시킴으로써, 발광 소자(1)의 상면 및 측면측으로부터 누출되는 광을 발광 소자(1) 내로 되돌릴 수 있으므로, 발광 소자(1)의 광취출면인 하면측으로부터의 광취출 효율을 향상시킬 수 있다. 또한, 제1 수지층(311)이 광반사막으로서의 기능을 갖는 경우는, 발광 소자(1)의 전체 면 전극(14)을, ITO(인듐ㆍ주석 산화물)나 IZO(인듐ㆍ아연 산화물) 등의 투광성 도전 재료를 사용해서 형성해도 좋다.
수지층(31)의 두께는 성장 기판이 박리된 발광 소자(1)의 보강 부재로서 충분한 강도를 갖도록 하한을 정할 수 있고, 금속 와이어(32n, 32p) 및 금속 도금층(33n, 33p)을 포함하는 내부 배선의 열저항과 금속 도금층(33n, 33p)의 생산성을 고려해서 상한을 정할 수 있다.
예를 들어, 발광 소자(1)의 평면시에서의 외형이 1000㎛×500㎛ 정도의 경우에서, 수지층(31)의 두께가 50㎛ 정도 이상으로 할 수 있다. 또한, 금속 와이어(32n, 32p) 및 금속 도금층(33n, 33p)을 포함하는 내부 배선의 열저항을 고려하여, 수지층(31)의 두께는 1000㎛ 정도 이하로 하는 것이 바람직하고, 250㎛ 정도 이하로 하는 것이 보다 바람직하다.
금속 와이어(32n)는, 제1 수지층(311) 내에서 두께 방향으로 관통해서 설치되고, n측 전극(13)과 금속 도금층(33n) 사이를 전기적으로 접속하는 내부 배선이다. 또한, 금속 도금층(33n)은, 제2 수지층(312) 내에서 두께 방향으로 관통해서 설치되고, 금속 와이어(32n)와 n측 외부 접속용 전극(34n) 사이를 전기적으로 접속하는 내부 배선이다. 즉, 발광 소자(1)의 n측 전극(13)은, 금속 와이어(32n) 및 금속 도금층(33n)이 직렬로 접속되어 이루어지는 내부 배선에 의해, n측 외부 접속용 전극(34n)과 접속되어 있다.
마찬가지로, 금속 와이어(32p)는, 제1 수지층(311) 내에서 두께 방향으로 관통해서 설치되고, p측 전극(15)과 금속 도금층(33p) 사이를 전기적으로 접속하는 내부 배선이다. 또한, 금속 도금층(33p)은, 제2 수지층(312) 내에서 두께 방향으로 관통해서 설치되고, 금속 와이어(32p)와 p측 외부 접속용 전극(34p) 사이를 전기적으로 접속하는 내부 배선이다. 즉, 발광 소자(1)의 p측 전극(15)은 금속 와이어(32p) 및 금속 도금층(33p)이 직렬로 접속되어 이루어지는 내부 배선에 의해, p측 외부 접속용 전극(34p)과 접속되어 있다.
금속 와이어(32n, 32p)로서는, 양호한 전기 전도성 및 열전도성을 갖는 재료를 사용하는 것이 바람직하고, 예를 들어, Au, Cu, Al, Ag 또는 이들 금속을 주성분으로 하는 합금 등을 바람직하게 사용할 수 있다. 또한, 금속 와이어의 표면에 코팅을 실시한 것이어도 좋다. 또한, 발광 소자(1)가 발생하는 열을 효율적으로 전도하기 위해, 와이어 직경은 20㎛ 정도 이상으로 하는 것이 바람직하고, 더욱 바람직하게는 30㎛ 정도 이상으로 굵을수록 바람직하다.
또한, 발광 소자(1)의 n측 전극(13) 및 p측 전극(15)에 배선 가능한 사이즈이면, 와이어 직경의 상한은 특별히 한정되는 것은 아니지만, 와이어 본딩시에, 와이어 본더로부터 반도체 적층체(12)에 가해지는 충격에 의해, 반도체 적층체(12)에 데미지가 생기지 않는 정도, 예를 들어, 3㎜ 정도 이하로 하는 것이 바람직하고, 1㎜ 정도 이하로 하는 것이 더욱 바람직하다.
또한, 저렴하고, 더 굵은 와이어를 이용하기 위해, Cu, Al 또는 이들을 주성분으로 하는 합금을 포함하는 와이어를 바람직하게 사용할 수 있다.
또한, 와이어의 형상은 특별히 한정되지 않고, 원형의 단면 형상을 갖는 와이어 외에, 타원형이나 직사각형 등의 단면 형상을 갖는 리본 형상의 와이어를 사용해도 좋다.
또한, 금속 와이어(32n, 32p)의 배선 경로는, 특별히 한정되는 것은 아니지만, 제1 수지층(311)의 두께 방향에 최단 경로 또는 이에 가까운 경로로 관통하도록 설치되는 것이 바람직하다. 또한, 금속 와이어(32n, 32p)의 열저항과 발광 소자(1)의 발열량을 고려하여, 발광 소자(1)가 과잉으로 온도 상승하지 않도록, 금속 와이어(32n, 32p)의 길이와 직경을 정할 수 있다.
또한, 본 실시 형태와 같이, 내부 배선의 제1 층으로서 금속 와이어(32n, 32p)를 사용하면, 배선 경로를 자유롭게 설정할 수 있으므로, 발광 소자(1)의 n측 전극(13) 및 p측 전극(15)이 어디에 배치되어 있어도, n측 전극(13) 및 p측 전극(15)과 용이하게 접속할 수 있다.
또한, 제2 층이 되는 금속 도금층(33n, 33p)과 반도체 적층체(12)의 거리가 커지므로, 반도체 적층체(12)에 대한 금속 도금층(33n, 33p)의 내부 응력의 영향을 저감할 수 있다. 이로 인해, 반도체 적층체(12)에 크랙 등의 손상이 일어나는 리스크를 저감할 수 있다.
또한, 도 1c에 도시하는 바와 같이, 본 실시 형태에 있어서의 금속 와이어(32p)는, 와이어의 단부면이, 와이어 본딩시의 충격을 흡수하기 위한 충격 흡수층(15b)을 상층으로서 설치한 p측 전극(15)에 볼 본딩에 의해 접속되어 있다. 그로 인해, p측 전극(15)과의 접합부인 금속 와이어(32p)의 선단에는 범프(32a)가 형성되어 있다. 또한, 금속 와이어(32n)는 와이어 단부의 측면이 n측 전극(13)과 웨지 본딩에 의해 접속되어 있다. 즉, 금속 와이어(32n)는 일단부에 웨지 형상의 선단부를 갖고, 그 웨지 형상의 선단부에서 n측 전극(13)에 접속되어 있다. 또한, 도 1c에 도시한 예는, 와이어의 접속 방법의 일례를 도시하는 것이며, 이에 한정되는 것은 아니다. 예를 들어, 어느 전극에 있어서도, 볼 본딩에 의해 접속하도록 해도 좋고, 웨지 본딩에 의해 접속해도 좋다. 또한, 금속 와이어(32p)의 일단부에 형성된 웨지 형상의 선단부에서 p측 전극(15)에 접속해도 좋다. 특히 웨지 본딩을 사용해서 접속함으로써, 금속 와이어(32)를 만곡해서 배선할 수 있으므로, 수지층(31)의 내부에 차지하는 금속의 체적을 증가시킬 수 있다. 이로 인해, 발광 소자(1)로부터 생기는 열을 더 효율적으로 전도할 수 있다.
금속 도금층(33n, 33p)은 전해 도금법에 의해 형성할 수 있어, 양호한 전기 전도성 및 열전도성을 갖는 금속 재료를 사용하는 것이 바람직하다. 이와 같은 금속 재료로서는, Cu, Au, Ni, Pd를 들 수 있다. 또한 이들 중에서 저렴하고, 비교적으로 높은 전기 전도성 및 열전도성을 갖는 Cu를 바람직하게 사용할 수 있다.
금속 도금층(33n, 33p)은, 특히 금속 와이어(32n, 32p)보다도 양호한 열전도성을 갖도록, 2개의 금속 도금층(33n, 33p)끼리가 단락되지 않는 정도로 이격되고, 또한, 평면시에서 제2 수지층(312)이 가능한 한 넓은 범위에 설치하는 것이 바람직하다. 또한, 본 예에서는 내부 배선인 금속 도금층(33n, 33p)은, 평면시에서의 형상이 대략 사각형을 갖는 기둥 형상 형상을 갖고 있지만, 이에 한정되는 것은 아니며, 원기둥, 다각기둥, 원뿔대, 뿔대 등의 형상이어도 좋다.
금속 도금층(33n, 33p)은 1회의 전해 도금에 의해 형성할 수 있는 막 두께가, 예를 들어 Cu의 경우에서, 50 내지 150㎛ 정도이다. 또한, 도금막의 막 두께가 두꺼워지면, 수지층과의 사이의 응력이나 내부 응력에 의해, 도금막에 휨이 생기기 쉬워진다. 이로 인해, 금속 도금층(33n, 33p)의 막 두께는, 바람직하게는 수회, 보다 바람직하게는 1회의 전해 도금으로 형성 가능한 막 두께로 한다. 따라서, 금속 도금층(33n, 33p)의 막 두께는, 50 내지 200㎛ 정도로 하는 것이 바람직하다.
또한, 금속 도금층(33n, 33p)의 상면은, 제2 수지층(312)의 상면과 동일 면을 이루도록 형성되어 있다. 그리고, 금속 도금층(33n)의 상면의 전체 면 및 금속 도금층(33n)의 상면에 인접하는 제2 수지층(312)의 상면의 일부에까지 연장되도록, n측 외부 접속용 전극(34n)이 설치되어 있다. 마찬가지로, 금속 도금층(33p)의 상면의 전부 및 금속 도금층(33n)의 상면에 인접하는 제2 수지층(312)의 상면의 일부에까지 연장되도록, p측 외부 접속용 전극(34p)이 설치되어 있다.
n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)은 발광 장치(100)를 외부의 실장 기판에 접합하기 위한 패드 전극이다. n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)은, 수지층(31)의 발광 소자(1)와 접합하는 면과 반대측의 면, 즉 수지층(31)의 상면에 설치되어 있다. 발광 장치(100)는 수지층(31)의 상면측을 실장면으로 하고, 땜납 등의 도전성의 접착 재료를 사용해서 n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)이 실장 기판의 배선 패턴에 접합된다. 본 실시 형태에서는, 형광체층(2)이 형성된 면이 광취출면이기 때문에, 발광 장치(100)는 톱 뷰형의 실장에 적합하도록, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)이 설치되어 있다.
n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)으로서는, 예를 들어, Au-Sn 공정 땜납 등의 Au 합금계의 접합 재료를 사용한 실장 기판과의 접합성을 높이므로, 적어도 최상층을 Au로 형성하는 것이 바람직하다. 예를 들어, 금속 도금층(33n, 33p)이 Cu, Al 등의, Au 이외의 금속으로 형성되어 있는 경우는, Au와의 밀착성을 높이기 위해, 스퍼터링법에 의해, 우선, Ti 및 Ni의 박막을 순차적으로 형성하고, Ni층의 상층에 Au층을 적층하여 형성하는 것이 바람직하다.
또한, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)은, 총 막 두께가 0.1 내지 5㎛ 정도, 더욱 바람직하게는 0.5 내지 4㎛ 정도로 할 수 있다.
또한, 금속 도금층(33n, 33p)이 Au로 형성되어 있는 경우는, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)을 설치하지 않고, 금속 도금층(33n, 33p)이 패드 전극을 겸하도록 하고, 그 상면을 외부와의 접속면으로 해도 좋다.
또한, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)을, 금속 도금층(33n, 33p)의 상면의 전부 또는 일부에만 설치하고, 제2 수지층(312)의 상면에 연장되지 않도록 형성해도 좋고, 반대로 제2 수지층(312), 나아가서는 제1 수지층(311)의 측면부에까지 연장되도록 설치해도 좋다. 수지층(31)의 측면(도 1a 내지 도 1d에 있어서, XZ 평면에 평행한 측면, 즉, 평면시에서 길이 방향의 변을 포함하는 측면)에 연장되도록 n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)을 설치함으로써, 발광 장치(100)를 사이드 뷰형의 발광 장치로서 실장 기판에 실장할 수 있다.
[발광 장치의 동작]
다음에, 도 1a 내지 도 1d 및 도 2a와 도 2b를 참조하여, 발광 장치(100)의 동작에 대해 설명한다. 또한, 설명의 편의상, 발광 소자(1)는 청색광을 발광하고, 형광체층(2)은 황색광을 발광하는 것으로서 설명한다.
발광 장치(100)는, 도시하지 않은 실장 기판을 통하여 n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p) 사이에 외부 전원이 접속되면, 금속 도금층(33n, 33p) 및 금속 와이어(32n, 32p)를 통하여, 발광 소자(1)의 n측 전극(13) 및 p측 전극(15) 사이에 전류가 공급된다. 그리고, n측 전극(13) 및 p측 전극(15) 사이에 전류가 공급되면, 발광 소자(1)의 발광층(12a)이 청색광을 발광한다.
발광 소자(1)의 발광층(12a)이 발광한 청색광은 반도체 적층체(12) 내를 전파하여, 발광 소자(1)의 하면으로부터 출사하여, 일부는 형광체층(2)에 함유되는 형광체에 흡수되고, 황색광으로 변환되어 외부로 취출된다. 또한, 청색광의 일부는, 형광체에 흡수되지 않고 형광체층(2)을 투과해서 외부로 취출된다.
또한, 발광 소자(1) 내를 하측 방향으로 전파하는 광은, 반사 전극(14a)에 의해 상방향으로 반사되어, 발광 소자(1)의 상면으로부터 출사한다.
그리고, 발광 장치(100)의 외부로 취출된 황색광 및 청색광이 혼색됨으로써, 백색광이 생성된다.
[발광 장치의 제조 방법]
다음에, 도 5를 참조하여, 도 1a 내지 도 1d에 도시한 발광 장치(100)의 제조 방법에 대해 설명한다.
도 5에 도시하는 바와 같이, 발광 장치(100)의 제조 방법은, 발광 소자 준비 공정(S101)과, 와이어 배선 공정(S102)과, 제1 수지층 형성 공정(S103)과, 제1 수지층 절삭 공정(S104)과, 도금층 형성 공정(S105)과, 제2 수지층 형성 공정(S106)과, 제2 수지층 절삭 공정(S107)과, 외부 접속용 전극 형성 공정(S108)과, 성장 기판 제거 공정(S109)과, 형광체층 형성 공정(파장 변환층 형성 공정)(S110)과, 개편화 공정(S111)을 포함하고, 이 순서대로 각 공정이 행해진다.
이하, 도 6 내지 도 9b를 참조(적절하게 도 1a 내지 도 1d, 도 2a와 도 2b 및 도 5 참조)하여, 각 공정에 대해 상세하게 설명한다. 또한, 도 6 내지 도 9b의 각 도면에 있어서, 발광 소자(1)의 상세한 구성[예를 들어, 보호층(16), 반도체 적층체(12)의 적층 구조 등]에 대해서는, 기재를 생략하고 있다. 또한, 그 밖의 각 부재에 대해서도, 형상, 사이즈, 위치 관계를 적절하게 간략화하거나, 과장하거나 하고 있는 경우가 있다.
발광 소자 준비 공정(S101)은, 도 2a와 도 2b에 도시한 구성의 발광 소자(1)를 준비하는 공정이다. 본 실시 형태에 있어서의 발광 소자 준비 공정(S101)에서는, 복수의 발광 소자(1)가 1매의 성장 기판(11) 상에 배열된 웨이퍼 상태로 형성한다. 또한, 도 6 내지 도 9b의 각 도면에 있어서, 좌표축은, 도 6의 (A)에 도시하는 바와 같이, 상하 방향을 Z축, 좌우 방향을 X축, 지면에 수직 방향을 Y축으로 하고 있다. 또한, 상측 방향이 ＋Z축 방향이다. 따라서, 도 6 내지 도 9b의 각 도면은, 도 1b에 도시한 평면도의 A-A선에 있어서의 단면에 상당하는 단면도를 도시한 것이다.
구체적으로는, 우선, 사파이어 등으로 이루어지는 성장 기판(11)의 상면에, 상기한 반도체 재료를 사용해서, n형 반도체층(12n), 발광층(12a) 및 p형 반도체층(12p)을 순차 적층하여 반도체 적층체(12)를 형성한다.
반도체 적층체(12)가 형성되면, 반도체 적층체(12)의 상면의 일부의 영역에 대해, p형 반도체층(12p), 발광층(12a) 및 n형 반도체층(12n)의 일부를 에칭에 의해 제거해서 n형 반도체층(12n)이 저면에 노출된 단차부(12b)를 형성한다.
또한, 단차부(12b)의 형성과 동시에, 발광 소자(1)끼리의 경계 영역을 에칭하여 n형 반도체층(12n)을 노출시키도록 해도 좋다. 이에 의해, 발광 소자 준비 공정(S101) 내의 후속의 공정에서, 반도체 적층체(12)의, 적어도 발광층(12a)이 포함되는 측면을 보호층(16)에 의해 피복할 수 있다.
또한, 경계 영역에 대해서는, 성장 기판(11)이 노출되도록, 반도체 적층체(12)를 모두 제거해도 좋다. 이에 의해, 개편화 공정(S111)에서, 반도체 적층체(12)를 다이싱할 필요가 없어지므로, 수지로 이루어지는 층만의 다이싱에 의해 개편화를 용이하게 행할 수 있다. 또한, 도 6의 (A)에 도시한 예에서는, 발광 소자(1)의 경계 영역의 반도체 적층체(12)는 완전히 제거되어 있다.
다음에, 단차부(12b)의 저면에 패드 전극인 n측 전극(13)을 형성한다. 또한, p형 반도체층(12p) 및 발광층(12a)을 갖는 발광 영역이 되는 영역에는, p형 반도체층(12p)의 상면의 대략 전체 면을 피복하는 반사 전극(14a)과 반사 전극(14a)의 상면 및 측면을 완전히 피복하는 커버 전극(14b)을 포함하는 전체 면 전극(14)을 형성한다. 또한, 커버 전극(14b)의 상면의 일부에 패드 전극인 p측 전극(15)을 형성한다.
또한, n측 전극(13) 및 p측 전극(15)의 표면을 제외한 웨이퍼의 표면 전체에, 예를 들어, 스퍼터링에 의해, SiO2 등의 절연성 재료를 사용해서 보호층(16)을 형성한다.
이상에 의해, 도 6의 (A)에 도시하는 바와 같이, 웨이퍼 상태의 발광 소자(1)가 형성된다.
다음에, 와이어 배선 공정(S102)에서, 도 6의 (B)에 도시하는 바와 같이, 성장 기판(11) 상의 각 발광 소자(1)에 대해, n측 전극(13)과 p측 전극(15)을 접속하도록, 와이어 본더를 사용해서 금속 와이어(32)를 배선한다. 배선된 금속 와이어(32)는, 도 6의 (B)에 도시하는 바와 같이, p측 전극(15)과는 볼 본딩에 의해 접속하고, 금속 와이어(32)의 선단에는 범프가 형성되고, n측 전극(13)과는 웨지 본딩에 의해 접속하고, 금속 와이어(32)의 일단부는 웨지 형상의 선단부에서 n측 전극(13)에 접속한다. 이때, p측 전극(15)의 금속 와이어(32)의 접합면으로부터 수직 방향 또는 수직에 가까운 방향으로 연신하는 부분이, 적어도 소정의 높이보다 높아지도록 배선한다. 여기서 소정의 높이란, 도 1c에 도시한 제1 수지층(311)의 상면의 높이이며, 도 6의 (C)에 파선으로 나타낸 절삭선(41)의 높이이다.
다음에, 제1 수지층 형성 공정(S103)에서, 도 6의 (C)에 도시하는 바와 같이, 발광 소자(1) 및 금속 와이어(32)를 완전히 밀봉하도록, 예를 들어, 금형을 사용한 압축 성형에 의해 제1 수지층(311)을 형성한다. 이때, 제1 수지층(311)은 상면이 적어도 절삭선(41)의 높이보다도 높아지도록 형성한다.
다음에, 제1 수지층 절삭 공정(S104)에서, 절삭 장치를 사용해서, 제1 수지층(311)을 상면측으로부터 절삭선(41)의 두께가 될 때까지 내재하는 금속 와이어(32)와 함께 절삭한다. 이에 의해, 금속 와이어(32)는 2개의 금속 와이어(32n, 32p)로 분리됨과 함께, 도 6의 (D)에 도시하는 바와 같이, 제1 수지층(311)의 상면과 동일 면이 되도록, 금속 와이어(32)의 횡단면이, 금속 와이어(32n, 32p)의 상면으로서 노출된다.
다음에, 도금층 형성 공정(S105)에서, 금속 도금층(33n, 33p)을 형성한다. 이 공정에는, 5개의 서브 공정이 포함된다.
우선, 제1 서브 공정(시드층 형성 공정)으로서, 웨이퍼의 상면 전체, 즉, 제1 수지층(311)의 상면 전체 및 금속 와이어(32n, 32p)의 상면 전체에, 스퍼터링법에 의해, Ni 및 Au의 박막을 순차적으로 적층함으로써 시드층(33a)을 형성한다.
다음에, 제2 서브 공정(도금층 형성 공정)으로서, 전해 도금법에 의해, 시드층(33a)을 전해 도금의 전류 경로로서 사용해서, 시드층(33a) 상에 도금층(33b)을 형성한다. 도 7의 (A)는 시드층(33a) 상에 도금층(33b)을 형성한 모습을 도시한 것이다. 또한, 도금층(33b)은 상면의 높이가, 적어도 소정의 높이 이상이 되도록 형성한다. 여기서 소정의 높이란, 도 1c에 도시한 제2 수지층(312)의 상면의 높이이며, 도 8의 (A)에 파선으로 나타낸 절삭선(42)의 높이이다.
다음에, 제3 서브 공정(레지스트 패턴 형성 공정)으로서, 도 7의 (B)에 도시하는 바와 같이, 포토리소그래피법에 의해, 도금층(33b)의 상면에, 금속 도금층(33n, 33p)이 되는 영역을 피복하는 레지스트 패턴(61)을 형성한다.
다음에, 제4 서브 공정(에칭 공정)으로서, 레지스트 패턴(61)을 마스크로 하여, 예를 들어, 웨트 에칭에 의해, 도금층(33b) 및 시드층(33a)을 제거한다. 이에 의해, 도 7의 (C)에 도시하는 바와 같이, 금속 도금층(33n, 33p)이 패터닝된다.
또한, 제5 서브 공정(레지스트 패턴 제거 공정)으로서, 애싱이나 약제를 사용함으로써, 레지스트 패턴(61)을 제거함으로써, 도 7의 (D)에 도시하는 바와 같이, 금속 도금층(33n, 33p)이 완성된다. 또한, 시드층(33a)은 도금층(33b)에 비해 충분히 얇은 층이므로, 본 명세서에서는, 편의상, 시드층(33a) 및 도금층(33b)을 합쳐서 금속 도금층(33n, 33p)으로서 설명하고 있다.
또한, 제4 서브 공정에서 웨트 에칭에 의해 도금층(33b) 및 시드층(33a)을 에칭하는 경우는, 두께 방향뿐만 아니라 가로 방향에도 등방적으로 에칭이 진행된다. 이로 인해, 도금층(33b) 및 시드층(33a)의 막 두께와, 두께 방향 및 가로 방향의 에칭 레이트비를 고려하여, 에칭에 의한 패터닝 후의 금속 도금층(33n, 33p)이, 평면시에서 미리 정해진 간격 및 사이즈가 되도록, 레지스트 패턴(61)을 넓게 형성하는 것이 바람직하다.
다음에, 제2 수지층 형성 공정(S106)에서, 도 8의 (A)에 도시하는 바와 같이, 금속 도금층(33n, 33p)을 밀봉하도록, 예를 들어, 금형을 사용한 압축 성형에 의해 제2 수지층(312)을 형성한다. 이때, 제2 수지층(312)은 상면이 적어도 절삭선(42)의 높이보다도 높아지도록 형성한다.
다음에, 제2 수지층 절삭 공정(S107)에서, 절삭 장치를 사용해서, 제2 수지층(312)을 상면측으로부터 절삭선(42)의 두께가 될 때까지, 내재하는 금속 도금층(33n, 33p)과 함께 절삭한다. 이에 의해, 도 8의 (B)에 도시하는 바와 같이, 제2 수지층(312)의 상면과 동일 면이 되도록, 금속 와이어(32n)와 접속된 금속 도금층(33n) 및 금속 와이어(32p)와 접속된 금속 도금층(33p)의 상면이 노출된다.
다음에, 외부 접속용 전극 형성 공정(S108)에서, 도 8의 (C)에 도시하는 바와 같이, 금속 도금층(33n, 33p)의 상면 및 그 근방의 제2 수지층(312)의 상면에, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)을 형성한다.
n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)이 되는 금속막의 성막은 스퍼터링법을 사용할 수 있다. 예를 들어, 금속 도금층(33n, 33p)이 Cu로 형성되어 있는 경우는, Au층과의 양호한 밀착성을 얻기 위해, Ti층 및 Ni층을 이 순서로 성막하고, 최상층에 Au층을 적층함으로써 금속막을 형성하는 것이 바람직하다.
또한, 금속막의 패터닝은 에칭에 의한 패턴 형성법이나 리프트 오프에 의한 패턴 형성법을 사용할 수 있다.
에칭에 의한 패턴 형성법은, 다음과 같은 수순으로 행할 수 있다. 우선, 스퍼터링법 등에 의해, 웨이퍼의 상면 전체에, 즉, 금속 도금층(33n, 33p)의 상면 및 제2 수지층(312)의 상면 전체에, 금속막을 형성한다. 다음에, 포토리소그래피법에 의해, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)이 되는 영역을 피복하는 레지스트 패턴을 형성한다. 그리고, 당해 레지스트 패턴을 마스크로 하여 불필요한 금속막을 에칭에 의해 제거하고, 그 후에 레지스트 패턴을 제거한다.
또한, 리프트 오프에 의한 패턴 형성법은, 다음과 같은 수순으로 행할 수 있다. 우선, 포토리소그래피법에 의해, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)을 형성하는 영역에 개구를 갖는 레지스트 패턴을 형성한다. 다음에, 스퍼터링법 등에 의해, 웨이퍼 상면의 전체에 금속막을 성막한다. 그리고, 레지스트 패턴을 제거함으로써, 레지스트 패턴 상에 형성된 불필요한 금속막을 제거한다.
또한, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)을, 제2 수지층(312)의 상면에까지 연장시키지 않고, 금속 도금층(33n, 33p)의 상면에만 형성하는 경우는, 무전해 도금법에 의해 n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)을 형성할 수도 있다.
다음에, 성장 기판 제거 공정(S109)에서, 도 8의 (D)에 도시하는 바와 같이, 예를 들어, LLO(레이저 리프트 오프법)나 케미컬 리프트 오프법 등에 의해, 성장 기판(11)을 박리시켜 제거한다. 이때, 반도체 적층체(12)는 수지층(31)을 모체로 하는 지지체(3)에 의해 보강되어 있으므로, 깨짐이나 금 등의 손상을 받지 않는다.
또한, 성장 기판(11)을 박리 후의 후속의 공정으로서, 노출된 반도체 적층체(12)의 하면을 연마하고, 예를 들어, 웨트 에칭법에 의해 조면화함으로써 요철 형상(12c)(도 2b, 도 3b 참조)을 형성해도 좋다.
또한, 박리된 성장 기판(11)은 표면을 연마함으로써, 반도체 적층체(12)를 결정 성장시키기 위한 성장 기판(11)으로서 재이용할 수 있다.
다음에, 형광체층 형성 공정(파장 변환층 형성 공정)(S110)에서, 반도체 적층체(12)의 하면측에 형광체층(2)을 형성한다. 형광체층(2)은, 상기한 바와 같이, 예를 들어, 용제에 수지 및 형광체 입자를 함유시킨 슬러리를 스프레이 도포함으로써 형성할 수 있다.
또한, 발광 소자 준비 공정(S101)에서, 발광 소자(1)의 경계 영역의 반도체 적층체(12)를 완전히 제거해 둔 경우는, 반도체 적층체(12)는 수지를 포함하는 층인 형광체층(2) 및 제1 수지층(311)에 의해 전체 면이 수지 밀봉된다.
마지막으로, 개편화 공정(S111)에서, 각 발광 장치(100)의 경계 영역에 설정된 절단선(43)을 따라서 다이싱함으로써, 발광 장치(100)를 개편화한다.
또한, 발광 소자 준비 공정(S101)에서, 발광 소자(1)의 경계 영역의 반도체 적층체(12)를 완전히 제거해 둔 경우는, 절단 개소는 수지를 포함하는 층으로만 되므로, 다이싱을 용이하게 행할 수 있다.
이상의 공정에 의해, 도 1a 내지 도 1d에 도시한 발광 장치(100)가 완성된다.
또한, 본 실시 형태와 같이, 지지체(3)를 제1 수지층(와이어 매설층)(311) 및 제2 수지층(도금 매설층)(312)의 적층 구조로 하면, 각 수지층[제1 수지층(311) 및 제2 수지층(312)]의 두께로, 내부 배선으로서 내재하는 금속 와이어(32n, 32p) 및 금속 도금층(33n, 33p)의 배선 길이를 관리할 수 있다. 이로 인해, 발광 장치(100) 사이의 방열성의 변동을 적게 할 수 있다. 그 결과, 발광 소자(1)의 온도 상승의 변동이 억제되어, 온도 상승에 의한 발광 출력의 변동을 저감할 수 있다. 후기하는 다른 실시 형태와 같이, 수지층의 적층순이나 적층수를 변경하는 경우에서도 마찬가지이다.
<제2 실시 형태>
[발광 장치의 구성]
다음에, 도 10a를 참조하여, 제2 실시 형태 및 제3 실시 형태에 따른 발광 장치에 대해 설명한다.
도 10a에 도시한 제2 실시 형태에 따른 발광 장치(100A)는, 지지체(3A)가, 발광 소자(1)측으로부터 순서대로, 내부 배선으로서 금속 도금층(33n, 33p)을 내부에 갖는 제1 수지층(도금 매설층)(311A)과, 내부 배선으로서 금속 와이어(32n, 32p)를 내부에 갖는 제2 수지층(와이어 매설층)(312A)을 적층하여 구성되는 수지층(31A)을 구비하고 있다.
즉, 발광 장치(100A)는, 도 1a 내지 도 1d에 도시한 발광 장치(100)에 대해, 내부 배선인 금속 와이어(32n, 32p)와 금속 도금층(33n, 33p)을 접속하는 순서를 교체하여 구성한 것이다. 또한, 본 실시 형태에서는, 발광 소자로서, 도 3a와 도 3b 및 도 4a와 도 4b에 도시한 발광 소자(1A)를 사용하고 있고, n측 전극(13) 및 p측 전극(15)이 발광 소자(1A)의 상면측의 광범위하게 설치되어 있다.
본 실시 형태와 같이, 제1 층째의 내부 배선으로서 금속 도금층(33n, 33p)을 사용하는 경우는, 금속 도금층(33n, 33p)을, n측 전극(13) 및 p측 전극(15)이 넓은 범위로 접촉하도록 설치할 수 있다. 이로 인해, n측 전극(13) 및 p측 전극(15)을 통한 열확산성이 향상되어, 발광 장치(100)의 온도 상승을 효과적으로 억제할 수 있다.
특히 도 3a와 도 3b 및 도 4a와 도 4b에 도시한 발광 소자(1A)와 같이 n측 전극(13) 및 p측 전극(15)을 발광 소자(1A)의 상면측의 광범위하게 설치하고, n측 전극(13) 및 p측 전극(15)과 광범위하게 접촉하도록 금속 도금층(33n, 33p)을 형성하는 경우에는, n측 전극(13) 및 p측 전극(15)이, 금속 도금층(33n, 33p)에 의해 실질적으로 후막화된 구성으로 할 수 있다. 이에 의해 n측 전극(13) 및 p측 전극(15)을 통한 열확산성이 더 향상됨과 함께, 패드 전극인 n측 전극(13) 및 p측 전극(15) 내에서의 전류 확산성도 향상된다.
[발광 장치의 동작]
제2 실시 형태에 따른 발광 장치(100A)는, 제1 실시 형태에 따른 발광 장치(100)와는, 내부 배선의 구성이 다른 것뿐이다. 따라서, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)에 외부 전원이 접속되고, 내부 배선을 통하여 발광 소자(1)의 n측 전극(13) 및 p측 전극(15) 사이에 전력이 공급된 후의 동작은 발광 장치(100)와 마찬가지이기 때문에, 동작에 대한 상세한 설명은 생략한다.
[발광 장치의 제조 방법]
다음에, 도 11을 참조(적절하게 도 5 및 도 10a 참조)하여, 제2 실시 형태에 따른 발광 장치(100A)의 제조 방법에 대해 설명한다.
도 11에 도시하는 바와 같이, 발광 장치(100A)의 제조 방법은, 발광 소자 준비 공정(S201)과, 도금층 형성 공정(S202)과, 제1 수지층 형성 공정(S203)과, 제1 수지층 절삭 공정(S204)과, 와이어 배선 공정(S205)과, 제2 수지층 형성 공정(S206)과, 제2 수지층 절삭 공정(S207)과, 외부 접속용 전극 형성 공정(S208)과, 성장 기판 제거 공정(S209)과, 형광체층 형성 공정(파장 변환층 형성 공정)(S210)과, 개편화 공정(S211)을 포함하고, 이 순서대로 각 공정이 행해진다.
우선, 발광 소자 준비 공정(S201)에서, 제1 실시 형태에 있어서의 발광 소자 준비 공정(S101)과 마찬가지로 하여, 웨이퍼 상태의 발광 소자(1A)를 준비한다.
또한, 발광 소자(1A)는 발광 소자(1)의 형성에 있어서, 단차부(12b)를 형성하는 영역을 변경함과 함께, 보호층(16)을 형성한 후에, n측 전극(13) 및 p측 전극(15)이 보호층(16)의 상면에까지 연신하도록 설치하는 영역을 변경함으로써 형성할 수 있으므로, 상세한 설명은 생략한다.
다음에, 도금층 형성 공정(S202)에서, 이하에 나타내는 수순으로, 금속 도금층(33n, 33p)을 형성한다.
우선, 포토리소그래피법에 의해, 발광 소자(1)가 형성된 웨이퍼의 상면에, n측 전극(13)의 상면 및 p측 전극(15)의 상면에 개구를 갖는 제1 레지스트 패턴을 형성한다. 다음에, 스퍼터링법에 의해, 웨이퍼의 상면 전체에 시드층을 형성한다.
다음에, 포토리소그래피법에 의해, 금속 도금층(33n, 33p)을 형성하는 영역에 개구를 갖는 제2 레지스트 패턴을 형성한다. 이 제2 레지스트 패턴은 형성하고자 하는 금속 도금층(33n, 33p)의 두께보다 두껍게 형성한다. 다음에, 시드층을 전류 경로로서 전해 도금법에 의해 도금층을 형성한다.
그리고, 제2 레지스트 패턴을 제거함으로써, 즉, 리프트 오프법에 의해, 도금층을 패터닝한다. 동시에 제1 레지스트 패턴도, 불필요한 시드층과 함께 제거한다.
이상의 수순에 의해, 금속 도금층(33n, 33p)을 형성할 수 있다.
다음에, 제1 실시 형태에 있어서의 제2 수지층 형성 공정(S106) 및 제2 수지층 절삭 공정(S107)과 마찬가지로 하여, 제1 수지층 형성 공정(S203) 및 제1 수지층 절삭 공정(S204)을 행함으로써, 금속 도금층(33n, 33p)의 상면이 노출되도록, 제1 수지층(311A)을 형성한다.
다음에, 와이어 배선 공정(S205)에서, 제1 실시 형태에 있어서의 와이어 배선 공정(S102)과 마찬가지로 하여, 와이어 본더를 사용해서, 금속 도금층(33n)의 상면과 금속 도금층(33p)의 상면 사이에 금속 와이어(32)(도 6의 (B) 참조)를 배선한다. 금속 도금층(33p)의 상면과는 볼 본딩에 의해 접속하고, 금속 와이어(32)의 선단에는 범프가 형성되고, 금속 도금층(33n)과는 웨지 본딩에 의해 접속하고, 금속 와이어(32)의 일단부는 웨지 형상의 선단부에서 금속 도금층(33n)에 접속한다.
다음에, 제1 실시 형태에 있어서의 제1 수지층 형성 공정(103) 및 제1 수지층 절삭 공정(S104)과 마찬가지로 하여, 제2 수지층 형성 공정(S206) 및 제2 수지층 절삭 공정(S207)을 행함으로써, 금속 와이어(32n, 32p)의 상면이 노출되도록, 제2 수지층(312A)을 형성한다.
이후의 공정인 외부 접속용 전극 형성 공정(S208) 내지 개편화 공정(S211)은, 각각 제1 실시 형태에 있어서의 및 외부 접속용 전극 형성 공정(S108) 내지 개편화 공정(S111)과 마찬가지로 행할 수 있기 때문에, 상세한 설명은 생략한다.
이상의 공정에 의해, 도 10a에 도시한 발광 장치(100A)가 완성된다.
<제3 실시 형태>
[발광 장치의 구성]
다음에, 도 10b를 참조하여, 제3 실시 형태에 따른 발광 장치에 대해 설명한다.
도 10b에 도시한 제3 실시 형태에 따른 발광 장치(100B)는 지지체(3B)가, 발광 소자(1)측으로부터 순서대로, 내부 배선으로서 제1 금속 와이어(32n, 32p)를 내부에 갖는 제1 수지층(와이어 매설층)(311)과, 내부 배선으로서 금속 도금층(33n, 33p)을 내부에 갖는 제2 수지층(도금 매설층)(312)과, 내부 배선으로서 제2 금속 와이어(35n, 35p)를 내부에 갖는 제3 수지층(와이어 매설층)(313)을 적층하여 구성되는 수지층(31B)을 구비하고 있다.
즉, 발광 장치(100B)는 발광 장치(100)에 있어서의 내부 배선인 금속 와이어(32n, 32p) 및 금속 도금층(33n, 33p) 외에, 또한 제2 금속 와이어(35n, 35p)를 접속하여 이루어지는 내부 배선을 내부에 갖는 수지층(31B)을 3층으로 구성한 것이다.
또한, 제3 실시 형태의 변형예로서, 발광 소자(1)측으로부터 순서대로, 금속 도금층, 금속 와이어 및 금속 도금층을 각각 내부에 갖는 수지층을 적층해도 좋다. 또한, 적층수는 2층 또는 3층으로 한정되는 것이 아니라, 4층 이상으로 할 수도 있다.
이와 같이, 금속 와이어를 내부에 갖는 수지층과, 금속 도금층을 내부에 갖는 수지층을 교대로 적층하여 막 두께가 두꺼운 수지층을 형성할 수 있다. 이때, 1층당의 금속 도금층의 두께를 억제함으로써, 응력에 의한 금속 도금층의 휨이나 박리의 발생을 방지하면서, 다수의 층을 적층하여 막 두께가 두꺼운 수지층을 형성할 수 있다. 또한, 수지층 전체에서, 열전도성이 우수한 금속 도금층에 의한 두께의 비율이 저하되지 않으므로, 방열성이 우수한 두꺼운 지지체를 구성할 수 있다.
[발광 장치의 동작]
제3 실시 형태에 따른 발광 장치(100B)는, 제1 실시 형태에 따른 발광 장치(100)와는, 내부 배선의 구성이 다른 것뿐이다. 따라서, n측 외부 접속용 전극(34n) 및 p측 외부 접속용 전극(34p)에 외부 전원이 접속되고, 내부 배선을 통하여 발광 소자(1)의 n측 전극(13) 및 p측 전극(15) 사이에 전력이 공급된 후의 동작은 발광 장치(100)와 마찬가지이기 때문에, 동작에 대한 상세한 설명은 생략한다.
[발광 장치의 제조 방법]
다음에, 도 12를 참조(적절하게 도 5 및 도 10b 참조)하여, 제3 실시 형태에 따른 발광 장치(100B)의 제조 방법에 대해 설명한다.
도 12에 도시하는 바와 같이, 발광 장치(100B)의 제조 방법은, 발광 소자 준비 공정(S301)과, 제1 와이어 배선 공정(S302)과, 제1 수지층 형성 공정(S303)과, 제1 수지층 절삭 공정(S304)과, 도금층 형성 공정(S305)과, 제2 수지층 형성 공정(S306)과, 제2 수지층 절삭 공정(S307)과, 제2 와이어 배선 공정(S308)과, 제3 수지층 형성 공정(S309)과, 제3 수지층 절삭 공정(S310)과, 외부 접속용 전극 형성 공정(S311)과, 성장 기판 제거 공정(S312)과, 형광체층 형성 공정(파장 변환층 형성 공정)(S313)과, 개편화 공정(S314)을 포함하고, 이 순서대로 각 공정이 행해진다.
우선, 발광 소자 준비 공정(S301) 내지 제2 수지층 절삭 공정(S307)을, 각각 제1 실시 형태에 있어서의 발광 소자 준비 공정(S101) 내지 제2 수지층 절삭 공정(S107)과 마찬가지로 행한다. 이에 의해, 발광 소자(1) 상에, 제1 금속 와이어(32n, 32p)를 내재하는 제1 수지층(311)과, 금속 도금층(33n, 33p)을 내재하는 제2 수지층(312)이 적층되고, 금속 도금층(33n, 33p)의 상면이 노출된, 도 8의 (B)에 도시한 상태가 된다.
다음에, 제2 와이어 배선 공정(S308)에서, 제1 실시 형태에 있어서의 와이어 배선 공정(S102)과 마찬가지로 하여, 와이어 본더를 사용해서, 금속 도금층(33n)의 상면과 금속 도금층(33p)의 상면 사이에 금속 와이어를 배선한다.
다음에, 제1 실시 형태에 있어서의 제1 수지층 형성 공정(103) 및 제1 수지층 절삭 공정(S104)과 마찬가지로 하여, 제3 수지층 형성 공정(S309) 및 제3 수지층 절삭 공정(S310)을 행함으로써, 제2 금속 와이어(35n, 35p)의 상면이 노출되도록, 제3 수지층(313)을 형성한다.
이후의 공정인 외부 접속용 전극 형성 공정(S311) 내지 개편화 공정(S314)은, 각각 제1 실시 형태에 있어서의 및 외부 접속용 전극 형성 공정(S108) 내지 개편화 공정(S111)과 마찬가지로 행할 수 있기 때문에, 상세한 설명은 생략한다.
이상의 공정에 의해, 도 10b에 도시한 발광 장치(100B)가 완성된다.
<변형예>
다음에, 도 13을 참조하여, 와이어 배선 공정[와이어 배선 공정(S102), 와이어 배선 공정(S205), 제1 와이어 배선 공정(S302) 및 제2 와이어 배선 공정(S308)]의 변형예에 대해 설명한다.
상기한 각 실시 형태에 있어서, 금속 와이어(32n, 32p, 35n, 35p)[이하, 금속 와이어(32)로 약칭함]를 형성할 때에, 금속 와이어(32)를 와이어 본더(50)를 사용해서, n측 전극(13)과 p측 전극(15) 사이, 또는 금속 도금층(33n)과 금속 도금층(33p) 사이에, 금속 와이어(32)를 배선하는 것을 설명했다. 도 13의 (B)에 도시하는 바와 같이, 와이어 본더(50)를 사용해서, 금속 와이어(32)의 단부를 n측 전극(13) 등의 상면에 가압함과 함께 초음파 진동을 인가하는 볼 본딩에 의해, 금속 와이어(32)의 단부가 n측 전극(13) 등에 융착된다. 이때, 융착부에는 금속 와이어(32)의 와이어 직경보다도 큰 볼 형상의 범프(32a)가 형성된다.
본 변형예에서는, 내부 배선으로서 금속 와이어(32) 대신에, 도 13의 (A)에 도시하는 바와 같이, 범프(32a)를 적층한 범프 적층체(32A)를 사용하는 것이다. 상기한 바와 같이, 범프 적층체(32A)는, 원래의 금속 와이어(32)보다 굵게 형성된다. 이로 인해, 범프 적층체(32A)를 사용함으로써, 금속 와이어(32)를 사용한 경우보다도 내부 배선의 열저항이 낮아지고, 그 결과, 발광 장치(100) 등의 방열성을 향상시킬 수 있다.
또한, 본 변형예에서는, 범프 적층체(32A)를 내부 배선으로서 사용했지만, 본 발명은 이에 한정되는 것이 아니라, 범프 적층체(32A) 대신에 1개의 범프(32a)에 의해 내부 배선을 구성해도 좋다. 본 명세서에 있어서, 복수의 범프(32a)를 포함하는 범프 적층체(32A)를 포함하는 내부 배선 요소와 1개의 범프(32a)를 포함하는 내부 배선 요소를 총칭하여 금속 와이어 범프라고 한다. 여기서 말하는 범프(32a)의 적층수는 1개의 경우란, 제1 실시 형태 등에 있어서의 금속 와이어의 선단에 범프가 형성되어 있는 형태를 포함하는 것이 아니며, 실질적으로 금속 와이어보다 굵어진 범프만으로 구성되어 있는 경우를 말한다.
또한, 범프 적층체(32A)는 와이어 본더(50)에 의해, 범프(32a)의 형성과 당해 범프(32a)의 상단부에서의 금속 와이어(32)의 절단을 반복함으로써 형성할 수 있다. 범프 적층체(32A)는 금속 와이어(32)와 비교해서 직경이 굵고, 제1 수지층(311) 등을 형성할 때에 무너지지 않는 정도의 충분한 강성을 갖도록 형성할 수 있으므로, 2개의 전극간에 Π자 형상이나 역U자 형상 등의 아치 형상으로 배선할 필요가 없다. 따라서, 본 변형예에서는, 와이어 배선 공정에서, 각 n측 전극(13) 등의 상면에, 소정의 높이 이상[발광 장치(100) 등이 완성시의 당해 범프 적층체(32A)가 내재되는 제1 수지층(311) 등의 두께 이상]이 되도록 범프 적층체(32A)를 형성한다.
또한, 후속의 공정인 제1 수지층(311) 등을 형성하는 공정 및 제1 수지층(311) 등을 절삭하는 공정은, 금속 와이어(32)를 내부 배선으로서 사용하는 경우와 마찬가지로 행할 수 있다.
<제4 실시 형태>
[발광 장치의 구성]
다음에, 도 14a와 도 14b 및 도 15a와 도 15b 및 도 17a 내지 도 19를 참조하여, 제4 실시 형태에 따른 발광 장치에 대해 설명한다.
도 14a와 도 14b 및 도 15a와 도 15b에 도시한 제4 실시 형태에 따른 발광 장치(100C)는 지지체(3C)가, 발광 소자(1C)측으로부터 순서대로, 내부 배선으로서 제1 금속 도금층(33n, 33p)이 매설된 제1 수지층(도금 매설층)(311C)과, 내부 배선으로서 범프 적층체(32An, 32Ap) 및 횡배선층(36n, 36p)이 매설된 제2 수지층(와이어 매설층)(312C)과, 내부 배선으로서 제2 금속 도금층(37n, 37p)이 매설된 제3 수지층(도금 매설층)(313C)을 적층하여 구성되는 수지층(31C)을 구비하고 있다.
또한, 최상층의 수지층인 제3 수지층(313C)의 상면에는, 제3 수지층(313C)의 상면과 동일 면이 되도록 제2 금속 도금층(37n, 37p)의 상면이 노출되어 있다. 본 실시 형태에서는, 제2 금속 도금층(37n, 37p)이 노출된 상면이 외부 접속용 전극을 겸하고 있다.
도 14a에 도시하는 바와 같이, 본 실시 형태에 있어서, 발광 소자(1C)는, 평면시에서 세로로 긴 직사각 형상의 p측 전극(15)이 4개 배열되어 있고, 4개의 p측 전극(15)의 사이에, 각각 평면시에서 원형의 n측 전극(13)이 세로 방향으로 2개씩, 합계로 6개가 배열되어 설치되어 있다.
발광 소자(1C)는, 도 2a와 도 2b에 도시한 발광 소자(1)에 있어서, 단차부(12b)를 복수 개소에 형성하고, 각 단차부(12b)에 n측 전극(13)을 설치함과 함께, p측 전극(15)을 복수 개소에 설치함으로써, 외부로부터 공급되는 전류 확산성의 향상을 도모하는 것이다. 발광 소자(1C)는 전극수가 증가한 것 이외는, 발광 소자(1)와 마찬가지이기 때문에, 발광 소자(1C)에 대한 상세한 설명은 생략한다.
제1 수지층(311C)은 발광 소자(1C)의 상면측에 설치되고, 내부 배선으로서, n측 전극(13)과 전기적으로 접속되는 6개의 제1 금속 도금층(33n)(도 17b 참조)과, p측 전극(15)을 전기적으로 접속되는 4개의 제1 금속 도금층(33p)(도 17b 참조)을 보유 지지함과 함께, 발광 소자(1C)의 상면 및 측면을 밀봉하고 있다. 또한, 제1 수지층(311C)은 발광 소자(1C)의 외측 테두리부의 외측에서 형광체층(2)과 접하고 있고, 발광 소자(1C)는, 제1 수지층(311C) 및 형광체층(2)에 의해, 그 전체 면이 수지 밀봉되어 있다.
제1 금속 도금층(33n)은, 도 17b에 도시하는 바와 같이, 6개의 n측 전극(13)의 상면에 각각 1개씩 설치되고, 도 18a에 도시하는 바와 같이, 상면이 1개의 횡배선층(36n)에 접속된다. 또한, 제1 금속 도금층(33n)은, 평면시에서 원형이 되는 원기둥 형상의 금속층이다.
제1 금속 도금층(33p)은, 도 17b에 도시하는 바와 같이, 4개의 p측 전극(15)의 상면에 각각 1개씩 설치되고, 도 18a에 도시하는 바와 같이, 상면이 1개의 횡배선층(36p)에 접속된다. 또한, 제1 금속 도금층(33p)은, 평면시에서 세로로 긴 직사각형이 되는 사각 기둥 형상의 금속층이다.
제2 수지층(312C)은, 제1 수지층(311C)의 상면에 접해서 설치되고, 횡배선층(36n, 36p)과 범프 적층체(32An, 32Ap)가 적층되어 이루어지는 내부 배선을 내부에 갖는다.
횡배선층(36n) 및 횡배선층(36p)은, 도 18a에 도시하는 바와 같이, 평면시에서, 각각 3개의 치(齒)를 갖는 빗살 형상 및 4개의 치를 갖는 빗살 형상으로 형성되고, 상하 방향(Y축 방향)으로 치가 연신하고, 서로의 치가 서로 맞물리도록 배치되어 있다. 또한, 횡배선층(36n) 및 횡배선층(36p)은 단락되지 않도록, 서로 이격되어 배치되어 있다.
또한, 횡배선층(36n, 36p)은, 하층의 제1 금속 도금층(33n, 33p)과 동일한 금속 재료 또는 제1 금속 도금층(33n, 33p)과 접합성이 양호한 금속 재료를 사용해서, 스퍼터링법 등에 의해 형성할 수 있다.
횡배선층(36n)은, 도 18a에 도시하는 바와 같이, 하면측이 6개의 제1 금속 도금층(33n)과 접속되고, 도 18b에 도시하는 바와 같이, 상면측이 9개의 범프 적층체(32An)와 접속된다.
횡배선층(36p)은, 도 18a에 도시하는 바와 같이, 하면측이 4개의 제1 금속 도금층(33p)과 접속되고, 도 18b에 도시하는 바와 같이, 상면측이 12개의 범프 적층체(32Ap)와 접속된다.
도 18a와 도 18b를 비교하면, 평면시에서, 하층측의 n측의 내부 배선인 제1 금속 도금층(33n)은, 상층측의 n측의 내부 배선인 범프 적층체(32An) 중 어느 것과도 겹치지 않는 경우가 있다. 따라서, 가로 방향(XY 평면 내)으로 연장되어 설치된 횡배선층(36n)을 통하여, 제1 금속 도금층(33n)과 범프 적층체(32An)가 전기적으로 접속되도록 구성되어 있다.
또한, 도 18a와 도 18b를 비교하면, 평면시에서, 하층측의 p측의 내부 배선인 제1 금속 도금층(33p)은, 상층측의 p측의 내부 배선인 범프 적층체(32Ap) 중 어느 하나와 겹치도록 배치되어 있다. 또한, 가로 방향(XY 평면 내)으로 연장되어 설치된 횡배선층(36p)을 통하여, 제1 금속 도금층(33p)과 범프 적층체(32Ap)가 전기적으로 접속되도록 구성되어 있다. 그로 인해, 제1 금속 도금층(33p)과 범프 적층체(32Ap)가 평면시에서, 겹치지 않도록 배치할 수도 있다.
평면시에서, 9개의 범프 적층체(32An)는, 도 18b에 도시하는 바와 같이, 횡배선층(36n) 상이며, 도 19에 도시하는 바와 같이, 상층측의 n측 외부 배선용 전극인 제2 금속 도금층(37n)과 겹치는 영역 내에 배치되어 있다.
또한, 평면시에서, 12개의 범프 적층체(32Ap)는, 도 18b에 도시하는 바와 같이, 횡배선층(36p) 상이며, 도 19에 도시하는 바와 같이, 상층측의 p측 외부 배선용 전극인 제2 금속 도금층(37p)과 겹치는 영역 내에 배치되어 있다.
제3 수지층(313C)은, 제2 수지층(312C)의 상면에 접해서 설치되고, 제2 금속 도금층(37n, 37p)을 내부 배선으로서 내부에 갖고 있다.
제2 금속 도금층(37n) 및 제2 금속 도금층(37p)은, 상면이 제3 수지층(313C)으로부터 노출되어 있고, 각각 n측 외부 접속용 전극 및 p측 외부 접속용 전극을 겸하는 것이다.
또한, 제2 금속 도금층(37n)은 하면측에 9개의 범프 적층체(32An)가 접속되고, 제2 금속 도금층(37p)은 하면측에 12개의 범프 적층체(32Ap)가 접속되어 있다.
또한, 제2 금속 도금층(37n, 37p)은, 적어도 최상층이 Au 또는 Au를 주성분으로 하는 합금으로 하는 것이 바람직하다. 또한, 제2 금속 도금층(37n, 37p)이 외부 접속용 전극을 겸하지 않고, 제2 금속 도금층(37n, 37p)의 상면에, 외부 접속용 전극을 별도로 설치해도 좋다.
이상 설명한 바와 같이, 복수(6개)의 n측 전극(13)은 n측의 내부 배선인 제1 금속 도금층(33n), 횡배선층(36n) 및 범프 적층체(32An)에 의해, 외부 접속용 전극을 겸하는 1개의 제2 금속 도금층(37n)에 접속된다. 또한, 복수(4개)의 p측 전극(15)은 p측의 내부 배선인 제1 금속 도금층(33p), 횡배선층(36p) 및 범프 적층체(32Ap)에 의해, 외부 접속용 전극을 겸하는 1개의 제2 금속 도금층(37p)에 접속된다.
상기한 바와 같이, 평면시에서, n측 외부 접속용 전극인 제2 금속 도금층(37n)은 상반부(＋Y축 방향측)의 영역에 설치되고, p측 외부 접속용 전극인 제2 금속 도금층(37p)은 하반부(－Y축 방향측)의 영역에 설치되어 있다. 그로 인해, n측 전극(13) 및 p측 전극(15)의 바로 윗 방향으로 내부 배선을 적층하고, 각각 제2 금속 도금층(37n) 및 제2 금속 도금층(37p)과 접속하도록 설치할 수 없다.
본 실시 형태에서는, 내부 배선을 3층 구조로 하고, 횡배선층(36n, 36p)을 개재함으로써, 발광 소자(1C)의 n측 및 p측의 각각의 복수의 전극을, 단순한 2개의 직사각형 영역으로 구획된 1조(組)의 외부 접속용 전극인 제2 금속 도금층(37n, 37p)과 접속할 수 있다. 즉, 내부 배선을 다층 구성으로 함으로써, 발광 소자의 패드 전극이 복잡한 배치라도, 단순하게 구성된 외부 접속용 전극과 접속하는 것이 가능하게 된다.
또한, 내부 배선의 구성은, 도 3a와 도 3b 및 도 4a와 도 4b에 도시한 예로 한정되는 것은 아니며, 예를 들어, 범프 적층체(32An, 32Ap) 대신에, 금속 와이어(32)(도 13의 (B) 등 참조)를 사용해도 좋다.
[발광 장치의 동작]
제4 실시 형태에 따른 발광 장치(100C)는, 제1 실시 형태에 따른 발광 장치(100)와는, 내부 배선의 구성이 다른 것뿐이다. 따라서, n측 외부 접속용 전극인 제2 금속 도금층(37n) 및 p측 외부 접속용 전극인 제2 금속 도금층(37p)에 외부 전원이 접속되고, 내부 배선을 통하여 발광 소자(1C)의 n측 전극(13) 및 p측 전극(15) 사이에 전력이 공급된 후의 동작은 발광 장치(100)와 마찬가지이기 때문에, 동작에 대한 상세한 설명은 생략한다.
[발광 장치의 제조 방법]
다음에, 도 16을 참조하여, 도 14a와 도 14b 및 도 15a와 도 15b에 도시한 제4 실시 형태에 따른 발광 장치(100C)의 제조 방법에 대해 설명한다.
도 16에 도시하는 바와 같이, 발광 장치(100C)의 제조 방법은, 발광 소자 준비 공정(S401)과, 제1 도금층 형성 공정(S402)과, 제1 수지층 형성 공정(S403)과, 제1 수지층 절삭 공정(S404)과, 횡배선층 형성 공정(S405)과, 와이어 범프 형성 공정(S406)과, 제2 수지층 형성 공정(S407)과, 제2 수지층 절삭 공정(S408)과, 제2 도금층 형성 공정(S409)과, 제3 수지층 형성 공정(S410)과, 제3 수지층 절삭 공정(S411)과, 성장 기판 제거 공정(S412)과, 형광체층 형성 공정(파장 변환층 형성 공정)(S413)과, 개편화 공정(S414)을 포함하고, 이 순서대로 각 공정이 행해진다.
이하, 도 17a 내지 도 19를 참조(적절하게 도 2a와 도 2b 및 도 14a와 도 14b 내지 도 16 참조)하여, 발광 장치(100C)의 제조 방법의 각 공정에 대해 설명한다. 또한, 도 17a 내지 도 19에 있어서는, 1개의 발광 장치(100C)에 대해 제작하는 모습을 도시하지만, 개편화 공정(S414)에서 개편화할 때까지는, 복수의 발광 소자(1C)가 배열된 웨이퍼 상태로 발광 장치(100C)가 제작된다.
우선, 발광 소자 준비 공정(S401)에서, 제1 실시 형태에 있어서의 발광 소자 준비 공정(S101)과 마찬가지로 하여, 도 17a에 도시하는 바와 같이, 성장 기판(11) 상에 발광 소자(1C)가 배열되도록 형성된 웨이퍼를 준비한다.
또한, 각 발광 소자(1C)의 상면에는, 6개의 n측 전극(13)과 4개의 p측 전극(15)이 형성된다.
다음에, 제1 도금층 형성 공정(S402), 제1 수지층 형성 공정(S403) 및 제1 수지층 절삭 공정(S404)을, 각각 제2 실시 형태에 있어서의 도금층 형성 공정(S202), 제1 수지층 형성 공정(S203) 및 제1 수지층 절삭 공정(S204)과 마찬가지로 하여 행함으로써, 도 17b에 도시하는 바와 같이, 제1 금속 도금층(33n, 33p)을 내재하고, 그 상면이 노출된 제1 수지층(311C)이 형성된다.
또한, 각 n측 전극(13) 상에는 1개의 제1 금속 도금층(33n)이 형성되고, 각 p측 전극(15) 상에는 1개의 제1 금속 도금층(33p)이 형성된다.
다음에, 횡배선층 형성 공정(S405)에서, 스퍼터링법 등에 의해, 도 18a에 도시하는 바와 같이, 제1 수지층(311C)의 상면에 횡배선층(36n, 36p)을 형성한다. 또한, 횡배선층(36n, 36p)의 패터닝은 에칭에 의한 패턴 형성법 또는 리프트 오프에 의한 패턴 형성법에 의해 행할 수 있다.
다음에, 와이어 범프 형성 공정(S406)에서, 와이어 본더를 사용해서, 도 18b에 도시하는 바와 같이, 횡배선층(36n, 36p) 상의 소정의 위치에 범프 적층체(32An, 32Ap)를 형성한다. 이때, 범프 적층체(32An, 32Ap)의 상면은, 완성 후의 제2 수지층(312C)의 상면과 동일하거나, 당해 상면보다 높아지도록 형성한다.
다음에, 제2 수지층 형성 공정(S407) 및 제2 수지층 절삭 공정(S408)을, 제1 실시 형태에 있어서의 제2 수지층 형성 공정(S106) 및 제2 수지층 절삭 공정(S107)과 마찬가지로 행함으로써, 도 18b에 도시하는 바와 같이, 횡배선층(36n, 36p) 및 범프 적층체(32An, 32Ap)를 내재하고, 범프 적층체(32An, 32Ap)의 상면이 노출된 제2 수지층(312C)이 형성된다.
다음에, 제2 도금층 형성 공정(S409), 제3 수지층 형성 공정(S410) 및 제3 수지층 절삭 공정(S411)을, 각각 제1 실시 형태에 있어서의 도금층 형성 공정(S105), 제2 수지층 형성 공정(S106) 및 제2 수지층 절삭 공정(S107)과 마찬가지로 행함으로써, 제2 수지층(312C) 상에, 도 19에 도시하는 바와 같이, 제2 금속 도금층(37n, 37p)을 내재하고, 제2 금속 도금층(37n, 37p)의 상면이 노출된 제3 수지층(313C)이 형성된다.
다음에, 성장 기판 제거 공정(S412), 형광체층 형성 공정(S413) 및 개편화 공정(S414)을, 각각 제1 실시 형태에 있어서의 성장 기판 제거 공정(S109), 형광체층 형성 공정(S110) 및 개편화 공정(S111)과 마찬가지로 행함으로써, 도 14a와 도 14b 및 도 15a와 도 15b에 도시한 발광 장치(100C)가 완성된다.
이상, 본 발명에 따른 발광 장치에 대해, 발명을 실시하기 위한 형태에 의해 구체적으로 설명했지만, 본 발명의 취지는 이들 기재에 한정되는 것은 아니며, 특허 청구 범위의 기재에 기초하여 넓게 해석되지 않으면 안된다. 또한, 이들 기재에 기초하여 다양하게 변경, 개변한 것 등도 본 발명의 취지에 포함되는 것은 물론이다.
1, 1A, 1C : 발광 소자(반도체 발광 소자)
11 : 성장 기판
12 : 반도체 적층체
12n : n형 반도체층
12a : 발광층
12p : p형 반도체층
12b : 단차부
12c : 요철 형상
13 : n측 전극
13a : 접합부
14 : 전체 면 전극
14a : 반사 전극
14b : 커버 전극
15 : p측 전극
15a : 패드 전극층
15b : 충격 흡수층
16 : 보호층
2 : 형광체층(파장 변환층)
3, 3A, 3B, 3C : 지지체
31, 31A, 31B, 31C : 수지층
311 : 제1 수지층(와이어 매설층)
311A : 제1 수지층(도금 매설층)
312 : 제2 수지층(도금 매설층)
312A : 제2 수지층(와이어 매설층)
313 : 제3 수지층(와이어 매설층)
311C : 제1 수지층(도금 매설층)
312C : 제2 수지층(와이어 매설층)
313C : 제3 수지층(도금 매설층)
32 : 금속 와이어
32n, 32p : 제1 금속 와이어(내부 배선, 금속 와이어)
35n, 35p : 제2 금속 와이어(내부 배선, 금속 와이어)
32A : 범프 적층체(내부 배선, 금속 와이어 범프)
32a : 범프
33n, 33p : 제1 금속 도금층(내부 배선, 금속 도금층)
37n : 제2 금속 도금층(내부 배선, 금속 도금층, n측 외부 접속용 전극)
37p : 제2 금속 도금층(내부 배선, 금속 도금층, p측 외부 접속용 전극)
33a : 시드층
33b : 도금층
34n : n측 외부 접속용 전극
34p : p측 외부 접속용 전극
41, 42 : 절삭선
43 : 절단선
50 : 와이어 본더
61 : 레지스트 패턴
100, 100A, 100B, 100C : 발광 장치

Claims (13)

  1. p형 반도체층 및 n형 반도체층을 포함하는 반도체 적층체를 갖고, 상기 반도체 적층체의 상기 p형 반도체층이 형성된 측 또는 상기 n측 반도체층이 형성된 측 중 어느 한쪽의 면측에, 상기 p형 반도체층과 전기적으로 접속되는 p측 전극 및 상기 n형 반도체층과 전기적으로 접속되는 n측 전극을 갖는 반도체 발광 소자와,
    상기 반도체 적층체의 상기 한쪽의 면측에 설치되는 수지층과,
    상기 수지층의 표면에 노출되어 설치되는 p측 외부 접속용 전극과,
    상기 수지층의 표면에 노출되어 설치되는 n측 외부 접속용 전극과,
    상기 수지층 내에 설치되고, 상기 p측 전극과 상기 p측 외부 접속용 전극 사이를 전기적으로 접속하는 p측 내부 배선과,
    상기 수지층 내에 설치되고, 상기 n측 전극과 상기 n측 외부 접속용 전극 사이를 전기적으로 접속하는 n측 내부 배선을 갖고,
    상기 p측 내부 배선 및 n측 내부 배선은 각각, 제1 금속 도금층과, 제1 금속 와이어 또는 제1 금속 와이어 범프를 포함하는 것을 특징으로 하는 발광 장치.
  2. 제1항에 있어서,
    상기 p측 내부 배선 및 n측 내부 배선은 각각, 상기 제1 금속 와이어 범프를 포함하고, 상기 제1 금속 와이어 범프는 복수의 범프를 포함하는 발광 장치.
  3. 제1항에 있어서,
    상기 수지층은, 상기 제1 금속 도금이 매설된 제1 도금 매설층과, 상기 제1 금속 와이어 또는 상기 제1 금속 와이어 범프가 매설된 제1 와이어 매설층이 적층되어 이루어지는 것을 특징으로 하는 발광 장치.
  4. 제3항에 있어서,
    상기 수지층은, 제2 금속 도금이 매설된 제2 도금 매설층을 더 포함하고, 상기 p측 내부 배선 및 n측 내부 배선은 각각 상기 제2 금속 도금을 포함하는 발광 장치.
  5. 제3항에 있어서,
    상기 수지층은, 제2 금속 와이어 또는 제2 금속 와이어 범프가 매설된 제2 와이어 매설층을 더 포함하고, 상기 p측 내부 배선 및 n측 내부 배선은 각각 제2 금속 와이어 또는 제2 금속 와이어 범프를 포함하는 발광 장치.
  6. 제5항에 있어서,
    상기 p측 내부 배선 및 n측 내부 배선은 각각, 상기 제2 금속 와이어 범프를 포함하고, 상기 제2 금속 와이어 범프는 복수의 범프를 포함하는 발광 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 p측 외부 접속용 전극 및 상기 n측 외부 접속용 전극이 설치되는 상기 수지층의 표면은, 상기 반도체 적층체의 상기 한쪽의 면과 대향하는 면의 반대측의 면인 것을 특징으로 하는 발광 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 p측 전극에 상기 제1 금속 도금층이 접합되고, 상기 n측 전극에 상기 제1 금속 도금층이 접합되는 것을 특징으로 하는 발광 장치.
  9. 제8항에 있어서,
    상기 제1 금속 와이어가 각각 상기 제1 금속 도금층에 접속되어 있고, 상기 제1 금속 와이어 중 적어도 한쪽은 일단부에 웨지 형상의 선단부를 갖고 있으며, 그 웨지 형상의 선단부에서 상기 제1 금속 도금층에 접속된 발광 장치.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 p측 전극에 상기 제1 금속 와이어 또는 상기 제1 금속 와이어 범프가 접합되고, 상기 n측 전극에 상기 제1 금속 와이어 또는 상기 제1 금속 와이어 범프가 접합되는 것을 특징으로 하는 발광 장치.
  11. 제10항에 있어서,
    상기 제1 금속 와이어가 상기 p측 전극 및 상기 n측 전극에 접합되어 있고, 상기 제1 금속 와이어 중 적어도 한쪽은 일단부에 웨지 형상의 선단부를 갖고, 그 웨지 형상의 선단부에서 상기 p측 전극 또는 상기 n측 전극에 접속된 발광 장치.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 수지층의 두께 방향에 대해, 상기 제1 금속 도금층의 배선 길이는, 상기 제1 금속 와이어 또는 상기 제1 금속 와이어 범프에 의한 배선 길이보다도 긴 것을 특징으로 하는 발광 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 반도체 적층체의 다른 쪽의 면측에 설치되고, 상기 반도체 발광 소자가 발광하는 파장의 광을 다른 파장의 광으로 변환하는 파장 변환층을 구비하는 것을 특징으로 하는 발광 장치.
KR1020140187949A 2013-12-25 2014-12-24 발광 장치 KR102267394B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013266464 2013-12-25
JPJP-P-2013-266464 2013-12-25
JPJP-P-2014-259029 2014-12-22
JP2014259029A JP6428249B2 (ja) 2013-12-25 2014-12-22 発光装置

Publications (2)

Publication Number Publication Date
KR20150075385A true KR20150075385A (ko) 2015-07-03
KR102267394B1 KR102267394B1 (ko) 2021-06-21

Family

ID=52134034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187949A KR102267394B1 (ko) 2013-12-25 2014-12-24 발광 장치

Country Status (6)

Country Link
US (3) US9379287B2 (ko)
EP (1) EP2889924B1 (ko)
JP (1) JP6428249B2 (ko)
KR (1) KR102267394B1 (ko)
CN (1) CN104752598B (ko)
TW (1) TWI645587B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329195B2 (en) * 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device
CN106252470B (zh) * 2016-08-30 2018-08-14 厦门市三安光电科技有限公司 一种氮化镓基发光二极管及其制作方法
US10340425B2 (en) * 2016-11-25 2019-07-02 Seoul Viosys Co., Ltd. Light emitting diode having light blocking layer
CN111525007B (zh) * 2017-02-17 2023-07-25 首尔伟傲世有限公司 具有侧面反射层的发光二极管
JP6680239B2 (ja) * 2017-02-20 2020-04-15 日亜化学工業株式会社 発光装置の製造方法
JP7004948B2 (ja) 2019-04-27 2022-01-21 日亜化学工業株式会社 発光モジュールの製造方法
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法
TWI747690B (zh) * 2020-12-28 2021-11-21 友達光電股份有限公司 顯示裝置及其製作方法
CN113270438B (zh) * 2021-04-30 2024-02-20 广东德力光电有限公司 一种倒装微led点阵的制作工艺
KR20240151061A (ko) * 2023-04-10 2024-10-17 에센코어 리미티드 메모리 장치를 처리하는 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299530A (ja) 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
KR20030073054A (ko) * 2002-03-08 2003-09-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법
JP2007168020A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd 樹脂層の形成方法及びめっき方法
JP2008251794A (ja) 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法
JP2010141176A (ja) 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
KR20110126095A (ko) * 2011-11-08 2011-11-22 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
WO2012067177A1 (ja) * 2010-11-17 2012-05-24 株式会社フジクラ 配線板及びその製造方法
KR20120097336A (ko) * 2011-02-24 2012-09-03 닛토덴코 가부시키가이샤 발광 다이오드 소자 및 발광 다이오드 장치
US20130005210A1 (en) * 2011-06-30 2013-01-03 Toyoda Gosei Co., Ltd. Manufacturing method of light emitting devices
JP2013251417A (ja) * 2012-06-01 2013-12-12 Nichia Chem Ind Ltd 発光装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030437A1 (en) * 2000-09-13 2002-03-14 Nobuhiro Shimizu Light-emitting device and backlight for flat display
JP4214704B2 (ja) 2002-03-20 2009-01-28 日亜化学工業株式会社 半導体素子
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
DE102004034166B4 (de) * 2003-07-17 2015-08-20 Toyoda Gosei Co., Ltd. Lichtemittierende Vorrichtung
US7288797B2 (en) * 2004-01-20 2007-10-30 Nichia Corporation Semiconductor light emitting element
JP2006156668A (ja) * 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
US20060113548A1 (en) * 2004-11-29 2006-06-01 Ching-Chung Chen Light emitting diode
JP5124978B2 (ja) * 2005-06-13 2013-01-23 日亜化学工業株式会社 発光装置
JP5032043B2 (ja) * 2006-03-27 2012-09-26 豊田合成株式会社 フェラスメタルアルカリ土類金属ケイ酸塩混合結晶蛍光体およびこれを用いた発光装置
JP2007266343A (ja) * 2006-03-29 2007-10-11 Toyoda Gosei Co Ltd 発光装置
KR101523482B1 (ko) * 2006-08-22 2015-05-28 미쓰비시 가가꾸 가부시키가이샤 반도체 디바이스용 부재, 그리고 반도체 디바이스용 부재 형성액 및 반도체 디바이스용 부재의 제조 방법, 그리고 그것을 이용한 반도체 디바이스용 부재 형성액, 형광체 조성물, 반도체 발광 디바이스, 조명 장치, 및 화상 표시 장치
ITMI20071002A1 (it) * 2007-05-17 2008-11-18 Petracem Srl Manufatto per edilizia.
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
WO2011093405A1 (ja) * 2010-02-01 2011-08-04 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JP5197654B2 (ja) * 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
JP5462078B2 (ja) 2010-06-07 2014-04-02 株式会社東芝 半導体発光装置及びその製造方法
JP5414627B2 (ja) * 2010-06-07 2014-02-12 株式会社東芝 半導体発光装置及びその製造方法
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5756515B2 (ja) * 2011-04-04 2015-07-29 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
JP5662277B2 (ja) * 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
TWI489658B (zh) 2012-05-25 2015-06-21 Toshiba Kk 半導體發光裝置及光源單元
KR20130140321A (ko) * 2012-06-14 2013-12-24 에스케이하이닉스 주식회사 임베디드 패키지 및 제조 방법
JP5989420B2 (ja) 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
JP6256026B2 (ja) * 2014-01-17 2018-01-10 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299530A (ja) 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
KR20030073054A (ko) * 2002-03-08 2003-09-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법
JP2007168020A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd 樹脂層の形成方法及びめっき方法
JP2008251794A (ja) 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法
JP2010141176A (ja) 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
WO2012067177A1 (ja) * 2010-11-17 2012-05-24 株式会社フジクラ 配線板及びその製造方法
KR20120097336A (ko) * 2011-02-24 2012-09-03 닛토덴코 가부시키가이샤 발광 다이오드 소자 및 발광 다이오드 장치
US20130005210A1 (en) * 2011-06-30 2013-01-03 Toyoda Gosei Co., Ltd. Manufacturing method of light emitting devices
KR20110126095A (ko) * 2011-11-08 2011-11-22 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
JP2013251417A (ja) * 2012-06-01 2013-12-12 Nichia Chem Ind Ltd 発光装置

Also Published As

Publication number Publication date
US20160276562A1 (en) 2016-09-22
JP2015144263A (ja) 2015-08-06
TWI645587B (zh) 2018-12-21
US10297737B2 (en) 2019-05-21
US20180159007A1 (en) 2018-06-07
US9923134B2 (en) 2018-03-20
JP6428249B2 (ja) 2018-11-28
US20150187995A1 (en) 2015-07-02
CN104752598A (zh) 2015-07-01
US9379287B2 (en) 2016-06-28
EP2889924B1 (en) 2019-05-01
TW201532319A (zh) 2015-08-16
CN104752598B (zh) 2019-08-02
EP2889924A1 (en) 2015-07-01
KR102267394B1 (ko) 2021-06-21

Similar Documents

Publication Publication Date Title
US9324925B2 (en) Light emitting device having a metal film extending from the first electrode
KR102267394B1 (ko) 발광 장치
EP2388838B1 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
TWI613737B (zh) 發光裝置之製造方法
JP6256026B2 (ja) 発光装置及び発光装置の製造方法
JP2011243977A (ja) 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
JP6354273B2 (ja) 発光装置及び発光装置の製造方法
JP6638748B2 (ja) 発光素子及び発光装置
KR20190035527A (ko) 발광 소자 및 발광 장치
JP6237344B2 (ja) 発光装置及び発光装置の製造方法
JP6614313B2 (ja) 発光装置
US10396261B2 (en) Light emitting device and method of manufacturing the light emitting device
JP2020098852A (ja) 発光素子及び発光装置
US9831402B2 (en) Light emitting device
JP2022119710A (ja) 発光素子及び発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant