[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011243977A - 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法 - Google Patents

波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2011243977A
JP2011243977A JP2011096347A JP2011096347A JP2011243977A JP 2011243977 A JP2011243977 A JP 2011243977A JP 2011096347 A JP2011096347 A JP 2011096347A JP 2011096347 A JP2011096347 A JP 2011096347A JP 2011243977 A JP2011243977 A JP 2011243977A
Authority
JP
Japan
Prior art keywords
layer
electrode
emitting diode
light emitting
wavelength conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011096347A
Other languages
English (en)
Inventor
井 和 ▲鄭▼
Jeong Hwa Joung
Pang-Hyon Kim
枋 顯 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100090352A external-priority patent/KR101719642B1/ko
Priority claimed from KR1020100110149A external-priority patent/KR101230619B1/ko
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Publication of JP2011243977A publication Critical patent/JP2011243977A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】 チップレベルで波長変換等の光変換を行うことができる発光ダイオードチップ及びその製造方法を提供すること。
【解決手段】 波長変換層を有する発光ダイオードチップ、その製造方法、及びそれを含むパッケージが開示される。一実施形態によると、発光ダイオードチップは、基板と、基板の上面に位置する窒化ガリウム系化合物半導体積層構造体であって、第１の導電型半導体層、活性層、及び第２の導電型半導体層を有する半導体積層構造体と、半導体積層構造体に電気的に接続された電極と、電極上に形成された追加電極と、半導体積層構造体の上部を覆う波長変換層と、を備える。さらに、追加電極は、波長変換層を貫通する。これにより、光の波長変換を行うことができ、またワイヤを容易にボンディングすることができる発光ダイオードチップが提供される。
【選択図】 図１

Description

本発明は、発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法に関し、より詳しくは、波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法に関する。
現在、発光ダイオードは軽薄短小化が可能であり、省エネルギーと長寿命の長所により、携帯電話を始めとした各種の表示装置の背面光源として用いられており、発光ダイオードを実装した発光素子、すなわち、発光ダイオードパッケージは、高い演色性を有する白色光の実現が可能であるので、蛍光灯のような白色光源を代替して一般照明にも適用されるものと期待されている。
一方、発光ダイオードを用いて白色光を実現する様々な方法があり、一般に、４３０ｎｍ〜４７０ｎｍの波長の青色光を放出するＩｎＧａＮ発光ダイオードと、青色光を長波長に変換可能な蛍光体とを組み合わせて白色光を実現する方法が用いられている。例えば、白色光は、青色発光ダイオードと、青色発光ダイオードによって励起されて黄色を放出する黄色蛍光体との組み合わせを通して実現され、または青色発光ダイオードと緑色蛍光体及び赤色蛍光体との組み合わせで実現される。
従来、白色発光素子は、蛍光体が含有された樹脂を発光ダイオードが実装されたパッケージのリセス領域内に塗布することにより形成されてきた。しかしながら、パッケージ内に樹脂を塗布することにより、蛍光体が樹脂内に均一に分布せず、また樹脂を均一な厚さに形成することが困難であるという問題があった。
これにより、発光ダイオード上に波長変換シートを付着する方式が研究されている。波長変換シートは、例えば、ガラス等に蛍光体を混合して形成することができる。このような波長変換シートを発光ダイオードの上面に付着することにより、チップレベルで白色光を実現することができる。
しかしながら、波長変換シートは、発光ダイオードの上面に付着されるため、光が主に発光ダイオードの上面から放出される構造の発光ダイオードにおける白色光の実現を制限する。発光ダイオードの側面、例えば、成長基板の側面から相当量の光が放出される構造の発光ダイオードでは、波長変換シートを用いた波長変換が不適である。
一方、パッケージにおいて、蛍光体を含有した樹脂を塗布する場合、発光ダイオードにワイヤをボンディングしてから樹脂を塗布するので、発光ダイオードの電極は、蛍光体を含有した樹脂で覆われても問題とならない。しかしながら、チップレベルで波長変換層を形成する場合、波長変換層が形成された以降にワイヤを発光ダイオードにボンディングすることが求められる。これにより、波長変換層からワイヤをボンディングするための電極を露出させる必要があり、またワイヤをボンディングしやすくするために、波長変換層を形成する技術が要求されている。
本発明は、上記問題点に鑑みなされたものであり、その目的は、チップレベルで波長変換等の光変換を行うことができる発光ダイオードチップ及びその製造方法を提供することにある。
また、他の目的は、基板の側面から放出される光に対しても、波長変換を行うことができる発光ダイオードチップ及びその製造方法を提供することにある。
また、他の目的は、波長変換等の光変換を行うと共に、ボンディングワイヤを容易にボンディングすることができる発光ダイオードチップ及びその製造方法を提供することにある。
また、他の目的は、波長変換層で変換された光が再度発光ダイオードチップの内部に入射して損失することを防止することができる発光ダイオードチップを提供することにある。
さらに、また他の目的は、波長変換層が光により損傷することを緩和することができる発光ダイオードチップを提供することにある。
上記目的を達成するために、本発明の一実施形態による発光ダイオードチップは、基板と、前記基板上に位置する窒化ガリウム系化合物半導体積層構造体であって、第１の導電型半導体層、活性層、及び第２の導電型半導体層を有する半導体積層構造体と、前記半導体積層構造体に電気的に接続された電極と、前記電極上に形成された追加電極と、前記半導体積層構造体の上部を覆う波長変換層と、を備える。さらには、前記追加電極は、前記波長変換層を貫通する。前記追加電極を採用することにより、波長変換を行うと共に、ワイヤを容易にボンディングすることができる発光ダイオードチップを提供することができる。
また、前記発光ダイオードチップは、前記波長変換層と前記半導体積層構造体との間に介在したスペーサ層をさらに有してもよい。前記スペーサ層は、絶縁層で形成される。さらには、前記スペーサ層は、分布ブラッグ反射器（Distributed Bragg Reflector: DBR）を有してもよく、また、前記分布ブラッグ反射器と前記半導体積層構造体との間に介在した応力緩和層をさらに有してもよい。
前記スペーサ層は、前記波長変換層と前記半導体積層構造体との間に介在し、前記波長変換層を前記半導体積層構造体から離隔する。前記スペーサ層は、半導体積層構造体から放出される光によって発生する前記波長変換層内の蛍光体の黄変を防止する。
前記分布ブラッグ反射器は、屈折率の異なる絶縁層、例えば、ＳｉＯ２／ＴｉＯ２またはＳｉＯ２／Ｎｂ２Ｏ５を交互に積層して形成してもよい。前記分布ブラッグ反射器は、これらの絶縁層の光学厚さを調整することにより、前記活性層で生成した光を透過し、前記波長変換層で変換された光を反射させるように形成してもよい。
一方、前記応力緩和層は、前記分布ブラッグ反射器に誘発される応力を緩和し、前記分布ブラッグ反射器がその下層、例えば、半導体積層構造体から剥離することを防止する。前記応力緩和層は、スピンオンガラス（ＳＯＧ）または多孔性シリコン酸化膜で形成してもよい。
一方、高硬度透明樹脂が前記波長変換層を覆ってもよい。ここで、高硬度透明樹脂とは、６０ショアＡ以上のデュロメータショア硬さを持つ樹脂を意味する。
いくつかの実施形態において、前記発光ダイオードチップは、前記基板の下面上に位置する下部分布ブラッグ反射器をさらに有してもよい。前記下部分布ブラッグ反射器は、活性層で生成した光のみならず、可視光領域のほぼ全領域に対して相対的に高い反射率を有してもよい。例えば、前記下部分布ブラッグ反射器は、青色領域の光、緑色領域の光、及び赤色領域の光に対して９０％以上の反射率を有してもよい。また、前記下部分布ブラッグ反射器に金属層が位置してもよい。金属層は、反射金属で形成されてもよい。
一方、前記追加電極は、前記電極に比べて狭い幅を有してもよく、前記電極から離れるほど幅が狭くなってもよい。これにより、前記追加電極を前記電極に安定に付着させ、以降、ワイヤをボンディングする工程の信頼性を保証することができる。
いくつかの実施形態において、前記波長変換層の上面は、実質的に平らである。他の実施形態において、前記波長変換層の上面は、半導体積層構造体のトポロジーに沿って均一に形成されてもよい。
いくつかの実施形態において、前記半導体積層構造体に電気的に接続する電極は、前記第１の導電型半導体層に電気的に接続する第１の電極と、前記第２の導電型半導体層に電気的に接続する第２の電極とを有してもよい。また、前記追加電極は、前記第１の電極上に形成した第１の追加電極と、前記第２の電極上に形成した第２の追加電極とを有してもよい。これらの第１の追加電極及び第２の追加電極が、前記波長変換層を貫通して前記発光ダイオードチップの外部に露出する。また、これらの第１の追加電極及び第２の追加電極の上面は、前記波長変換層の上面と一致してもよい。
これとは異なり、前記半導体積層構造体に電気的に接続する電極は、前記第１の導電型半導体層に電気的に接続するものであってもよい。前記第２の導電型半導体層は、前記基板と前記第１の導電型半導体層との間に位置する。この場合、前記第２の導電型半導体層に接続する電極には、追加電極が形成されなくてもよい。
さらには、前記波長変換層は、前記基板の側面を覆ってもよい。したがって、基板の側面から放出される光に対しても波長変換を行うことができる。前記基板側面の波長変換層の厚さは、前記半導体積層構造体の上部の波長変換層の厚さと実質的に同一であってもよい。
本発明のまた他の実施形態による発光ダイオードチップは、基板と、前記基板上に位置し、それぞれ第１の導電型半導体層、活性層、及び第２の導電型半導体層を有する複数の半導体積層構造体と、前記複数の半導体積層構造体のうちの一つの半導体積層構造体に電気的に接続する第１の電極と、前記複数の半導体積層構造体のうちの別の半導体積層構造体に電気的に接続する第２の電極と、前記第１の電極上に形成した第１の追加電極と、前記第２の電極上に形成した第２の追加電極と、前記複数の半導体積層構造体の上部を覆う波長変換層と、を備える。また、前記第１の追加電極及び前記第２の追加電極は、前記波長変換層を貫通する。
さらには、前記複数の半導体積層構造体を互いに電気的に接続する配線をさらに有してもよい。
一方、前記発光ダイオードチップは、前記波長変換層と前記複数の半導体積層構造体との間に介在するスペーサ層をさらに有してもよい。前記スペーサ層は、絶縁層で形成される。さらには、前記スペーサ層は、前記波長変換層と前記複数の半導体積層構造体との間に介在する分布ブラッグ反射器をさらに有してもよい。また、応力緩和層が、前記分布ブラッグ反射器と前記複数の半導体積層構造体との間に介在してもよい。
前記第１及び第２の追加電極は、それぞれ前記第１及び第２の電極に比べて狭い幅を有してもよく、また、前記第１及び第２の追加電極は、それぞれ前記第１及び第２の電極から離れるほど狭くなってもよい。
一方、前記第１の電極は、前記一つの半導体積層構造体の第１の導電型半導体層に電気的に接続し、前記第２の電極は、前記半導体積層構造体または他の半導体積層構造体の第２の導電型半導体層に電気的に接続してもよい。
本発明のまた他の実施形態によると、発光ダイオードチップが搭載された発光ダイオードパッケージが提供される。このパッケージは、リード端子、上述した発光ダイオードチップ、及び前記リード端子と前記発光ダイオードチップを接続するボンディングワイヤを備える。前記ボンディングワイヤは、前記発光ダイオードチップの追加電極と前記リード端子を接続する。
本発明のまた他の実施形態による発光ダイオードチップの製造方法は、支持基板上に複数個のベアチップを配列するが、前記各ベアチップは、基板と、前記基板上に位置する窒化ガリウム系化合物半導体積層構造体であって、第１の導電型半導体層、活性層、及び第２の導電型半導体層を有する半導体積層構造体と、前記半導体積層構造体に電気的に接続された電極と、を備え、前記各ベアチップの電極上に追加電極を形成し、前記支持基板上で前記複数個のベアチップ及び前記追加電極を覆う透明コーティング層を形成し、前記透明コーティング層の上部を除去して前記追加電極を露出させ、前記支持基板を除去し、前記透明コーティング層を分離して個別の発光ダイオードチップに分離することを含む。
均一な透明コーティング層を支持基板上においてベアチップに形成するので、ベアチップの基板側面にも均一な透明コーティング層を形成することができる。また、追加電極を用いることにより、ベアチップ上に均一な厚さで透明コーティング層を形成し、ワイヤを容易にボンディングすることができる。さらには、前記支持基板が除去できるので、活性層で生成した光の放熱経路を短くすることができる。
前記透明コーティング層は、その使用目的に応じて様々な材料を含有してもよい。例えば、前記透明コーティング層は、これに限定されるものではないが、蛍光体または拡散材を含んでもよい。したがって、前記透明コーティング層は、波長変換層または拡散層として用いられる。
前記半導体積層構造体に電気的に接続する電極は、前記第１の導電型半導体層に電気的に接続する第１の電極及び前記第２の導電型半導体層に電気的に接続する第２の電極を有してもよい。また、前記追加電極を形成することは、前記第１の電極上に第１の追加電極を形成し、前記第２の電極上に第２の追加電極を形成することを含んでもよい。
前記第１の追加電極及び第２の追加電極の上面は、同一の高さに位置してもよい。これにより、前記透明コーティング層の上部が除去された後、透明コーティング層の上面と前記第１及び第２の追加電極の上面が同一の面に位置することができる。
いくつかの実施形態において、前記追加電極を形成することは、前記ベアチップを支持基板上に配列する前に予め行われてもよい。他の実施形態において、前記追加電極を形成することは、前記ベアチップを支持基板上に配列した後に行われてもよい。
さらには、前記製造方法はまた、前記透明コーティング層を形成する前に、前記支持基板上に配列したベアチップを覆うスペーサ層を形成することをさらに含んでもよい。
前記スペーサ層は、単一の絶縁層または複数の絶縁層で形成しもよく、透明樹脂、シリコン酸化膜またはシリコン窒化膜で形成してもよい。また、前記スペーサ層は、応力緩和層をさらに有してもよく、前記分布ブラッグ反射器は、前記応力緩和層上に形成してもよい。
いくつかの実施形態において、前記ベアチップは、前記半導体積層構造体の上部に位置する分布ブラッグ反射器をさらに有してもよい。また、前記ベアチップは、前記分布ブラッグ反射器と前記半導体積層構造体との間に介在する応力緩和層をさらに有してもよい。
一方、前記支持基板を除去することは、前記透明コーティング層を分離する前に行われてもよいが、これに限定されるものではなく、前記透明コーティング層の上部を除去する前に行われてもよく、または前記透明コーティング層を分離した後に行われてもよい。
いくつかの実施形態において、前記ベアチップは、前記基板上に位置する複数の半導体積層構造体を有してもよい。さらには、前記ベアチップは、前記複数の半導体積層構造体を互いに接続する配線をさらに有してもよい。
また、前記ベアチップは、前記複数の半導体積層構造体の上部に位置するスペーサ層をさらに有してもよい。前記スペーサ層は、絶縁層で形成してもよく、分布ブラッグ反射器を有してもよい。また、前記スペーサ層は、前記分布ブラッグ反射器と前記複数の半導体積層構造体との間に介在する応力緩和層をさらに有してもよい。
本発明のまた他の実施形態による発光ダイオードパッケージは、サブマウント基板と、第１の導電型半導体層、活性層、及び第２の導電型半導体層を有し、前記第１の導電型半導体層に電気的に接続する第１の電極及び前記第２の導電型半導体層に電気的に接続する第２の電極を有し、前記第１の電極及び第２の電極の少なくとも一つをその上面に有する、前記サブマウント基板上に実装されたベアチップと、前記ベアチップの上面に形成した前記第１の電極及び第２の電極の少なくとも一つを露出させ、前記ベアチップの上面と側面を一体で覆い、少なくとも前記サブマウント基板の上面の一部を覆う波長変換層と、を備える。
ここで、前記サブマウント基板は、前記ベアチップの側面に沿って形成された複数のスリットを有してもよい。
また、前記複数のスリットのそれぞれは、開口形状であってもよい。
また、前記波長変換層は、前記複数のスリットの少なくとも一部を通じて前記サブマウント基板の内部の側面を覆ってもよい。
一方、前記サブマウント基板と前記ベアチップは、メタルボンディングされてもよい。
また、前記発光ダイオードパッケージは、電源供給用リードが形成された基板と、前記電源供給用リードと前記第１の電極及び第２の電極を電気的に接続するボンディングワイヤと、前記ベアチップを封止するレンズと、をさらに備えてもよい。
本発明のまた他の実施形態による発光ダイオードパッケージの製造方法は、サブマウント基板を用意するステップと、そのそれぞれが第１の導電型半導体層、活性層、及び第２の導電型半導体層を有する複数のベアチップを、前記サブマウント基板上に実装するステップと、前記第１の導電型半導体層に電気的に接続する第１の電極を形成し、前記第２の導電型半導体層に電気的に接続する第２の電極を形成するステップと、前記ベアチップの上面に形成した前記第１の電極及び第２の電極の少なくとも一つを露出させ、前記ベアチップの上面と側面を一体で覆い、少なくとも前記サブマウント基板の上面の一部を覆う波長変換層を形成するステップと、を含む。
ここで、前記第１の電極及び第２の電極を形成するステップは、前記第１の電極及び第２の電極の少なくとも一つを前記ベアチップの上面に形成するステップを含んでもよい。
一方、前記発光ダイオードパッケージの製造方法は、金型を用いて前記第１の電極及び第２の電極を加圧し、前記金型と前記第１の電極及び第２の電極との間にギャップが生じないようにするステップをさらに含んでもよい。
ここで、前記波長変換層を形成するステップは、前記金型の内部空間に蛍光体を含有する樹脂を注入して硬化させるステップを含んでもよい。
一方、前記サブマウント基板を用意するステップは、前記ベアチップが実装される領域に沿って複数のスリットを形成するステップを含んでもよい。
ここで、前記複数のスリットのそれぞれは、開口形状であってもよい。
また、前記波長変換層を形成するステップは、前記複数のスリットの少なくとも一部を通じて前記サブマウント基板の内部側面を覆うように、前記波長変換層を形成するステップを含んでもよい。
また、前記発光ダイオードパッケージの製造方法は、前記波長変換層と前記ベアチップとの間に透明樹脂層を形成するステップをさらに含んでもよい。
一方、前記発光ダイオードパッケージの製造方法は、前記サブマウント基板を個別の発光ダイオードチップ単位でダイシングするステップをさらに含んでもよい。
ここで、前記発光ダイオードパッケージの製造方法は、リードを有する基板に前記ダイシングした個別のベアチップを実装するステップと、前記第１の電極及び前記第２の電極をそれぞれボンディングワイヤと電気的に接続するステップと、前記個別の発光ダイオードチップを封止するレンズを形成するステップと、をさらに含んでもよい。
本発明によると、基板の側面から放出される光に対しても波長変換を行うことができる発光ダイオードチップを提供することができる。
また、追加電極を採用することにより、波長変換を行いながらも、ワイヤボンディングを容易に行うことができる発光ダイオードチップを提供することができる。
また、スペーサ層を採用することにより、波長変換層内の蛍光体が半導体積層構造体から放出される光によって損傷することを防止することができる。
また、前記スペーサ層が分布ブラッグ反射器を含むことにより、波長変換層で変換された光が半導体積層構造体の内部に再度入射することを防止することができ、光効率を改善することができる。
本発明の一実施形態による発光ダイオードチップを説明するための断面図である。 本発明の他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明のまた他の実施形態による発光ダイオードチップを説明するための断面図である。 本発明の一実施形態による発光ダイオードチップを搭載した発光ダイオードパッケージを説明するための断面図である。 本発明の一実施形態による発光ダイオードチップの製造方法を説明するための断面図である。 本発明のまた他の一実施形態による発光ダイオードを説明するための上部平面図である。 図２１に示した発光ダイオードのＣ‐Ｃ’線による断面図である。 本発明の一実施形態によって複数の発光ダイオードが形成されたサブマウント基板を示す図である。 図２３における円で示した領域を拡大した図である。 本発明の一実施形態による発光ダイオードパッケージの製造方法を説明するための流れ図である。 本発明の一実施形態による発光ダイオードパッケージの製造方法をステップ別に示した図である。 本発明の一実施形態による発光ダイオードを搭載した発光ダイオードパッケージを説明するための断面図である。 本発明の他の実施形態による発光ダイオードを説明するための断面図である。
以下、添付した図面に基づき、本発明の好適な実施形態について詳述する。以下に紹介される実施形態は、本発明の思想を当業者に充分伝達するために、例として提供されるものである。従って、本発明は、後述する実施形態に限定されず、他の形態に具体化され得る。なお、図面において、構成要素の幅、長さ、厚さ等は、説明の便宜のために誇張して表現することもある。明細書の全体にわたって、同一の参照番号は、同一の構成要素を示す。
図１は、本発明の一実施形態による発光ダイオードチップ１０１を説明するための断面図である。
発光ダイオードチップ１０１は、基板２１、第１の導電型半導体層２５、活性層２７、及び第２の導電型半導体層２９を有する窒化ガリウム系半導体積層構造体３０、第１の電極４１、第２の電極４２、第１の追加電極４３、第２の追加電極４４、及び透明コーティング層、例えば、波長変換層５０を有する。また、第１の導電型半導体層２５と基板２１との間にバッファ層２３が介在してもよい。
基板２１は、半導体積層構造体が位置する上面、上面に対向する下面、上面と下面を接続する側面を有する。基板２１は、透明基板であれば、特に限定されず、窒化物半導体層を成長させることができる基板、例えば、サファイア、シリコン炭化物、スピネル、またはシリコン基板等であってもよい。基板２１は、半導体積層構造体に比べて相対的に厚くてもよく、半導体積層構造体で生成した光の一部が基板２１の側面から放出されてもよい。
活性層２７、第１及び第２の導電型半導体層２５、２９は、III族窒化物系化合物半導体、例えば（Ａｌ、Ｇａ、Ｉｎ）Ｎ半導体で形成されてもよい。第１の導電型半導体層２５及び第２の導電型半導体層２９は、それぞれ単一層または多重層であってもよい。例えば、第１導電型半導体層２５及び／または第２の導電型半導体層２９は、接触層とクラッド層を有してもよく、また超格子層を有してもよい。また、活性層２７は、単一量子井戸構造または多重量子井戸構造であってもよい。例えば、第１の導電型半導体層はｎ型であり、第２の導電型半導体層はｐ型であってもよいが、これに限定されるものではなく、その反対であってもよい。バッファ層２３は、基板２１と第１の導電型半導体層２５との間において、格子不整合を緩和し、半導体層２５、２７、２９内に発生する欠陥密度を減少させる。
一方、第１の電極４１は、第１の導電型半導体層２５の露出した表面に接触し、第１の導電型半導体層２５に電気的に接続する。また、第２の電極４２は、第２の導電型半導体層２９の上部に位置し、第２の導電型半導体層２９に電気的に接続する。第１の電極４１及び第２の電極４２は、例えば、Ｔｉ、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、またはＣｒを含んでもよく、これらの２つ以上の物質で形成してもよい。また、電流の分散のための、Ｎｉ／Ａｕ、ＩＴＯ、ＩＺＯ、ＺｎＯのような透明電極層を第２の導電型半導体層２９上に形成してもよく、第２の電極４２は、透明導電層に接続してもよい。
第１の追加電極４３及び第２の追加電極４４が、それぞれ第１の電極４１及び第２の電極４２上に位置する。第１の追加電極４３及び第２の追加電極４４は、それぞれ第１の電極４１及び第２の電極４２の幅に比べて狭い幅を有する。すなわち、第１の追加電極４３及び第２の追加電極４４は、それぞれ第１の電極４１及び第２の電極４２の上部に限定される。また、第１の追加電極４３及び第２の追加電極４４は、それぞれ第１の電極４１及び第２の電極４２から離れるほど幅が狭くなる形状を有してもよい。このような形状により、第１の追加電極４３及び第２の追加電極４４が、それぞれ第１の電極４１及び第２の電極４２に安定に付着して維持することができ、ワイヤボンディング等の後続工程に有利である。第１の追加電極４３及び第２の追加電極４４が第１の電極４１及び第２の電極４２上に安定に維持されるように、底面に対する高さの比率を所定の範囲内に制限することができる。
波長変換層５０は、エポキシまたはシリコンに蛍光体を含有して形成し、または蛍光体のみで形成してもよい。例えば、波長変換層５０は、エポキシまたはシリコンに蛍光体を含有した後、これを塗布して形成してもよい。この場合、基板２１の側面に均一な厚さの波長変換層５０を形成するようにモールドを用いてもよい。この際、第１の追加電極４３及び第２の追加電極４４の上面の全体または一部が露出するようにモールドを配置し、波長変換層５０を形成してもよく、または第１の追加電極４３及び第２の追加電極４４を覆うように、蛍光体を含有する樹脂を塗布した後、樹脂を機械的に研磨することにより、第１の追加電極４３及び第２の追加電極４４の上面を露出することができる。これにより、上面が平らな波長変換層５０を形成してもよく、第１の追加電極４３及び第２の追加電極４４が波長変換層５０を貫通して発光ダイオードチップの外部に露出する。
さらには、波長変換層５０は、例えば、１．４〜２．０の範囲内の屈折率を有してもよく、屈折率を調節するために、ＴｉＯ２、ＳｉＯ２、Ｙ２Ｏ３等の粉末を波長変換層５０内に混入してもよい。
一方、図示のように、第１の追加電極４３の上面は、第２の追加電極４４の上面と同一の高さに位置してもよい。したがって、第２の導電型半導体層２９及び活性層２７の一部を除去し、第１の導電型半導体層２５を露出させた場合、図示のように、第１の追加電極４３が第２の追加電極４４に比べてさらに長くてもよい。
波長変換層５０は、基板２１の側面及び半導体積層構造体３０の上部を覆ってもよい。したがって、半導体積層構造体３０の上面から放出される光のみならず、基板２１の側面から放出される光に対しても波長変換を行うことができる発光ダイオードチップ１０１が提供される。
図２は、本発明の他の実施形態による発光ダイオードチップ１０２を説明するための断面図である。
図２を参照すると、本実施形態による発光ダイオードチップ１０２は、図１の発光ダイオードチップ１０１とほぼ類似しているが、スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７をさらに備えることが異なる。また、透明導電層３１がスペーサ層３３と半導体積層構造体３０の第２の導電型半導体層２９との間に介在している。第２の電極４２は、透明導電層３１に接続してもよい。上述した実施形態の発光ダイオードチップ１０１と同一の構成要素については、重複を避けるために詳細な説明を省略する。
スペーサ層３３は、半導体積層構造体３０及び透明導電層３１の上部を覆ってもよい。スペーサ層３３によって、波長変換層５０が半導体積層構造体３０から離隔する。スペーサ層３３は、例えば、シリコン窒化物またはシリコン酸化物で形成してもよい。また、スペーサ層３３は、屈折率の異なる絶縁層、例えば、ＳｉＯ２／ＴｉＯ２またはＳｉＯ２／Ｎｂ２Ｏ５を交互に積層した分布ブラッグ反射器で形成してもよい。この場合、屈折率の異なる絶縁層の光学厚さを調整することにより、スペーサ層３３は、活性層２７で生成した光を透過させ、外部から入射されまたは波長変換層５０で変換された光を反射させることができる。このような分布ブラッグ反射器は、可視光領域のうち長波長領域の光を反射させ、活性層２７で生成した短波長可視光または紫外線を透過させる反射帯域を有する。特に、ＴｉＯ２に比べてＮｂ２Ｏ５の光吸収率が相対的に小さいので、ＳｉＯ２／Ｎｂ２Ｏ５を用いて分布ブラッグ反射器を形成することが光損失を防止するためにさらに好ましい。
一方、基板２１の下部に下部分布ブラッグ反射器４５が位置する。下部分布ブラッグ反射器４５は、屈折率の異なる絶縁層を交互に積層することにより形成され、青色波長領域の光、例えば、活性層２７で生成した光のみならず、黄色波長領域の光若しくは緑色及び／または赤色波長領域の光に対しても相対的に高い、好ましくは９０％以上の反射率を有する。さらには、下部分布ブラッグ反射器４５は、例えば、４００〜７００ｎｍの波長の範囲にわたって全体的に９０％以上の反射率を有してもよい。
広い波長領域にわたって相対的に高い反射率を有する下部分布ブラッグ反射器４５は、繰り返して積層される材料層の各光学的厚さを制御することにより形成される。下部分布ブラッグ反射器４５は、例えば、ＳｉＯ２の第１層とＴｉＯ２の第２層を交互に積層して形成され、またはＳｉＯ２の第１層とＮｂ２Ｏ５の第２層を交互に積層して形成されてもよい。ＴｉＯ２に比べてＮｂ２Ｏ５の光吸収率が相対的に小さいので、ＳｉＯ２の第１層とＮｂ２Ｏ５の第２層を交互に積層することがさらに好ましい。第１層と第２層の積層数が増加するほど、分布ブラッグ反射器４５の反射率がさらに安定的であり、例えば、下部分布ブラッグ反射器４５の積層数は、５０層以上、すなわち、２５対以上であってもよい。
下部分布ブラッグ反射器４５において、交互に積層される第１層または第２層が全て同一の厚さを有する必要はなく、活性層２７で生成した光の波長のみならず、可視領域の他の波長に対しても相対的に高い反射率を有するように第１層及び第２層の厚さが選択される。また、特定の波長帯域に対して反射率の高い複数の分布ブラッグ反射器を積層し、下部分布ブラッグ反射器４５を形成することもできる。
下部分布ブラッグ反射器４５を採用することにより、波長変換層５０で変換された光が再度基板２１側に入射されるとき、この入射された光を再度反射させ、外部に放出することができ、これにより光効率を改善することができる。
一方、分布ブラッグ反射器４５の最上層及び最下層はＳｉＯ２であってもよい。ＳｉＯ２を分布ブラッグ反射器４５の最上層及び最下層に配置することにより、分布ブラッグ反射器４５を基板２１に安定に付着することができ、また最下のＳｉＯ２層を用いて下部分布ブラッグ反射器４５を保護することができる。
金属層４７は、下部分布ブラッグ反射器４５の下部に位置する。金属層４７は、下部分布ブラッグ反射器４５を透過した光を反射させるために、アルミニウムのような反射金属で形成されてもよいが、反射金属以外の金属で形成されてもよい。さらに、金属層４７は、積層構造体３０で生成した熱を外部に放出させやすく、発光ダイオードチップ１０２の熱放出性能を向上させる。
本実施形態によると、スペーサ層３３を長波長の可視光に対して反射率の高い分布ブラッグ反射器で形成することにより、波長変換層５０で変換された光が半導体積層構造体３０内に再度入射することを防止することができる。また、下部分布ブラッグ反射器４５を採用することにより、外部から基板２１側に入射され、または波長変換層５０で変換された光が基板２１側に入射した場合、これを再度反射することができ、光効率を改善することができる。
図３は、本発明のまた他の実施形態による発光ダイオードチップ１０３を説明するための断面図である。
図３を参照すると、発光ダイオードチップ１０３は、図２を参照して説明した発光ダイオードチップ１０２と類似しているが、スペーサ層３３に加え、またはスペーサ層３３を代替して、応力緩和層３５及び上部分布ブラッグ反射器３７が波長変換層５０と半導体積層構造体３０との間に介在することが異なる。すなわち、応力緩和層３５が半導体積層構造体３０の上部、例えば、スペーサ層３３上に位置してもよく、その上に上部分布ブラッグ反射器３７が位置する。応力緩和層３５及び上部分布ブラッグ反射器３７もスペーサ層として機能する。
上部分布ブラッグ反射器３７は、屈折率の異なる絶縁層、例えば、ＳｉＯ２／ＴｉＯ２またはＳｉＯ２／Ｎｂ２Ｏ５を交互に積層して形成してもよい。この場合、屈折率の異なる絶縁層の光学厚さを調整することにより、上部分布ブラッグ反射器３７は、活性層２７で生成した光を透過し、外部から入射されまたは波長変換層５０で変換された光を反射することができる。上部分布ブラッグ反射器３７は、可視光領域のうち長波長領域の光を反射し、活性層２７で生成した短波長可視光または紫外線を透過する反射帯域を有する。特に、ＴｉＯ２に比べてＮｂ２Ｏ５の光吸収率が相対的に小さいので、ＳｉＯ２／Ｎｂ２Ｏ５を用いて分布ブラッグ反射器を形成することが光損失を防止するためにさらに好ましい。
一方、応力緩和層３５は、スピンオンガラス（ＳＯＧ）または多孔性シリコン酸化膜で形成してもよい。応力緩和層３５は、上部分布ブラッグ反射器３７の応力を緩和し、上部分布ブラッグ反射器３７の剥離を防止する。
屈折率の異なる絶縁層、例えば、ＳｉＯ２／ＴｉＯ２またはＳｉＯ２／Ｎｂ２Ｏ５を交互に積層して上部分布ブラッグ反射器３７を形成する場合、相対的に高密度の層が積層されるので、分布ブラッグ反射器に生じる応力が大きくなる。これにより、分布ブラッグ反射器がその下層、例えば、スペーサ層３３から剥離しやすい。したがって、応力緩和層３５を上部分布ブラッグ反射器３７の下部に配置することにより、上部分布ブラッグ反射器３７の剥離を防止することができる。
一方、本実施形態において、スペーサ層３３は、単一層、例えば、シリコン窒化物またはシリコン酸化物で形成してもよく、省略してもよい。
図４は、本発明のまた他の実施形態による発光ダイオードチップ１０４を説明するための断面図である。
図４を参照すると、上述した図１乃至図３において、水平型発光ダイオードチップ１０１、１０２、１０３を例として説明したが、発光ダイオードチップ１０４は、垂直型発光ダイオードチップである。発光ダイオードチップ１０４は、基板５１、第１の導電型半導体層２５、活性層２７、及び第２の導電型半導体層２９を有する半導体積層構造体３０、上部電極４１、追加電極４３、及び波長変換層６０を有する。波長変換層６０は、スペーサ層によって半導体積層構造体３０から離隔する。例えば、スペーサ層は、図２を参照して説明したようにスペーサ層３３を有してもよく、また図３を参照して説明したようにスペーサ層３３、応力緩和層３５、及び／または上部分布ブラッグ反射器３７を有してもよい。さらには、発光ダイオードチップ１０４は、反射金属層５５、障壁金属層５７、及びボンディング金属５３を有してもよい。
基板５１は、半導体層２５、２７、２９を成長させるための成長基板とは異なり、既に成長された化合物半導体層２５、２７、２９に付着した二次基板である。基板５１は、導電性基板、例えば、金属基板または半導体基板であってもよいが、これに限定されるものではなく、サファイアのような絶縁基板であってもよい。
半導体積層構造体３０は、基板５１上に位置し、第１の導電型半導体層２５、活性層２７、及び第２の導電型半導体層２９を有する。ここで、半導体積層構造体３０は、一般的な垂直型発光ダイオードのように、ｐ型化合物半導体層２９がｎ型化合物半導体層２５に比べて基板５１側に近く位置する。半導体積層構造体３０は、基板５１の一部の領域上に位置してもよい。すなわち、基板５１が半導体積層構造体３０に比べて相対的に広い面積を有し、半導体積層構造体３０は、基板５１の周縁で取り囲まれた領域内に位置してもよい。
第１の導電型半導体層２５、活性層２７、及び第２の導電型半導体層２９は、図１を参照して説明した半導体層と類似するので、詳細な説明を省略する。一方、抵抗が相対的に小さいｎ型化合物半導体層２５を基板５１の反対側に位置させることにより、ｎ型化合物半導体層２５の上面に粗面が形成される。
基板５１と半導体積層構造体３０との間に反射金属層５５が介在してもよく、障壁金属層５７が基板５１と反射金属層５５との間に介在し、反射金属層５５を取り囲んでもよい。さらには、基板５１は、ボンディング金属５３を介して半導体積層構造体３０にボンディングする。反射金属層５５及び障壁金属層５７が、第２の導電型半導体層２９に電気的に接続した下部電極として機能することができる。
一方、半導体積層構造体３０の上部に波長変換層６０が位置する。波長変換層６０は、半導体積層構造体３０の上部に限定されて位置してもよいが、これに限定されず、半導体積層構造体３０の側面、さらには基板５１の側面を覆ってもよい。
スペーサ層３３が半導体積層構造体３０の上面を覆い、その上に順次、応力緩和層３５及び上部分布ブラッグ反射器３７が位置してもよい。スペーサ層３３、応力緩和層３５、及び上部分布ブラッグ反射器３７は、図３を参照して説明したものと同一の材質で形成してもよいので、重複を避けるために、詳細な説明を省略する。また、スペーサ層３３は省略してもよい。また、スペーサ層３３は、図２の実施形態において説明したように、分布ブラッグ反射器であってもよく、この場合、応力緩和層３５及び上部分布ブラッグ反射器３７は省略してもよい。
一方、上部電極４１が半導体積層構造体３０、例えば、第１の導電型半導体層２５上に位置し、第１の導電型半導体層２５に電気的に接続し、追加電極４３が上部電極４１上に位置する。追加電極４３は、上記図１を参照して説明した第１の追加電極４３または第２の追加電極４４と同一の形状及び構造を有してもよい。追加電極４３が、波長変換層６０から外部に露出する。
図５は、本発明のまた他の実施形態による発光ダイオードチップ１０５を説明するための断面図である。
図５を参照すると、発光ダイオードチップ１０５は、図１を参照して説明した発光ダイオードチップ１０１とほぼ類似しているが、波長変換層５０が半導体積層構造体３０から離れていることが異なる。すなわち、波長変換層５０と半導体積層構造体３０との間にスペーサ層６１が介在する。
波長変換層５０が半導体積層構造体３０から離隔していることにより、活性層２７で生成した光によって波長変換層５０の樹脂または蛍光体が劣化することを防止することができる。スペーサ層６１は、基板２１の側面と波長変換層５０との間に介在してもよい。
スペーサ層６１は、透明樹脂、シリコン酸化膜、またはシリコン窒化膜で形成してもよい。スペーサ層６１は、蛍光体に伝達される熱を減少させるために、熱伝導率が低いほど有利であり、例えば、３Ｗ／ｍＫ未満の熱伝導率を有してもよい。また、スペーサ層６１が透明樹脂で形成される場合、透明樹脂の屈折率を調節するために、ＴｉＯ２、ＳｉＯ２、Ｙ２Ｏ３等の粉末を透明樹脂内に混入してもよい。さらには、スペーサ層６１は、単一層のみならず、複数の層で形成してもよい。スペーサ層６１を構成する複数の層の屈折率及び厚さを調整することにより、活性層２７で生成した光を反射し、波長変換層５０で変換されて発光ダイオードチップ１０５内に入射する光を反射するようにスペーサ層６１を形成してもよい。例えば、屈折率の異なる層、例えば、ＴｉＯ２とＳｉＯ２を繰り返して積層することにより、選択的に活性層２７で生成した光を透過し、または波長変換層５０で変換された光を反射する分布ブラッグ反射器を形成してもよい。さらには、スペーサ層６１が分布ブラッグ反射器を有する場合、分布ブラッグ反射器が剥離することを防止するために、半導体積層構造体３０と分布ブラッグ反射器との間に図６に示した発光ダイオードチップ１０６の例のように、応力緩和層６２を介在してもよい。
図７は、本発明のまた他の実施形態による発光ダイオードチップ１０７を説明するための断面図である。
図７を参照すると、発光ダイオードチップ１０７は、図５を参照して説明した発光ダイオードチップ１０５とほぼ類似しているが、スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７をさらに備えることが異なる。また、透明導電層３１がスペーサ層３３と半導体積層構造体３０の第２の導電型半導体層２９との間に介在している。第２の電極４２は、透明導電層３１に接続してもよい。スペーサ層６１は、スペーサ層３３を覆って波長変換層５０を半導体積層構造体３０からさらに離隔する。さらには、スペーサ層６１が分布ブラッグ反射器である場合、スペーサ層６１の剥離を防止するために、図６に示したような応力緩和層６２をスペーサ層６１と半導体積層構造体３０との間に介在してもよい。
スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７は、上記図２を参照して説明したものと同一であるので、重複を避けるために詳細な説明を省略する。さらには、図３を参照して説明したように、上部分布ブラッグ反射器３７及び応力緩和層３５が半導体積層構造体３０の上部に位置してもよく、よって、波長変換層５０は、半導体積層構造体３０から、さらに離隔することができる。
図８は、本発明のまた他の実施形態による発光ダイオードチップ１０８を説明するための断面図である。
図８を参照すると、発光ダイオードチップ１０８は、図５を参照して説明した発光ダイオードチップ１０５とほぼ類似しているが、波長変換層５０上に透明樹脂６３を加えたことが異なる。すなわち、透明樹脂６３が波長変換層５０を覆う。透明樹脂６３は、外部の湿気から蛍光体を保護する。吸湿防止のために、透明樹脂６３は、高硬度、例えば、デュロメータショア硬さが６０Ａ以上であることが好ましい。高硬度透明樹脂６３は、スペーサ層６１を透明樹脂で形成した場合、スペーサ層６１の透明樹脂に比べて高い硬さを有してもよい。
さらには、高硬度透明樹脂６３の屈折率を調節するために、透明樹脂６３内にＴｉＯ２、ＳｉＯ２、Ｙ２Ｏ３等の粉末を混入してもよい。
図９は、本発明のまた他の実施形態による発光ダイオードチップ１０９を説明するための断面図である。
図９を参照すると、発光ダイオードチップ１０９は、図８を参照して説明した発光ダイオードチップ１０８とほぼ類似しているが、スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７をさらに備えることが異なる。また、透明導電層３１が、スペーサ層３３と半導体積層構造体３０の第２の導電型半導体層２９との間に介在している。第２の電極４２は、透明導電層３１に接続してもよい。スペーサ層６１は、スペーサ層３３を覆って、波長変換層５０を半導体積層構造体３０から、さらに離隔させる。
スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７は、上記図２を参照して説明したものと同一であるので、重複を避けるために詳細な説明を省略する。さらには、図３を参照して説明したように、上部分布ブラッグ反射器３７及び応力緩和層３５が半導体積層構造体３０の上部に位置してもよく、よって、波長変換層５０は、半導体積層構造体３０から、さらに離隔することができる。
図１０は、本発明のまた他の実施形態による発光ダイオードチップ１１０を説明するための断面図である。
図１０を参照すると、発光ダイオードチップ１１０は、図１を参照して説明した発光ダイオードチップ１０１とほぼ類似しているが、第１の追加電極４３の上面が第２の追加電極４４の上面よりも低く位置することが異なる。
これにより、波長変換層７０の上面はほぼ平らであるが、第１の追加電極４３の近くで段差のある形状を有する。このような形状の波長変換層７０は、半導体積層構造体の表面形状に沿って特殊に製作されたモールドを用いて作製してもよい。
図１１は、本発明のまた他の実施形態による発光ダイオードチップ１１１を説明するための断面図である。
図１１を参照すると、発光ダイオードチップ１１１は、図１０を参照して説明した発光ダイオードチップ１１０とほぼ類似しているが、スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７をさらに備えることが異なる。また、透明導電層３１がスペーサ層３３と半導体積層構造体３０の第２の導電型半導体層２９との間に介在している。第２の電極４２は、透明導電層３１に接続してもよい。
スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７は、上記図２を参照して説明したものと同一であるので、重複を避けるために詳細な説明を省略する。さらには、波長変換層７０と半導体積層構造体３０との間に、図３を参照して説明したように応力緩和層３５及び上部分布ブラッグ反射器３７が介在してもよい。
図１２は、本発明のまた他の実施形態による発光ダイオードチップ１１２を説明するための断面図である。
図１２を参照すると、発光ダイオードチップ１１２は、図１０を参照して説明した発光ダイオードチップ１１０とほぼ類似しているが、波長変換層７０が半導体積層構造体３０から離れていることが異なる。すなわち、波長変換層７０と半導体積層構造体との間に、図５を参照して説明したようにスペーサ層７１が介在している。波長変換層７０が半導体積層構造体から離隔することにより、活性層２７で生成した光によって波長変換層７０の樹脂または蛍光体が劣化することを防止することができる。スペーサ層７１は、基板２１の側面と波長変換層７０との間に介在してもよい。
また、スペーサ層７１が分布ブラッグ反射器を有する場合、図６を参照して説明したような応力緩和層６２が、スペーサ層７１と半導体積層構造体３０との間に介在してもよい。
図１３は、本発明のまた他の実施形態による発光ダイオードチップ１１３を説明するための断面図である。
図１３を参照すると、発光ダイオードチップ１１３は、図１２を参照して説明した発光ダイオードチップ１１２とほぼ類似しているが、スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７をさらに備えることが異なる。また、透明導電層３１がスペーサ層３３と半導体積層構造体３０の第２の導電型半導体層２９との間に介在している。第２の電極４２は、透明導電層３１に接続してもよい。スペーサ層７１は、スペーサ層３３を覆って、波長変換層７０を半導体積層構造体から、さらに離隔させる。
スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７は、上記図２を参照して説明したものと同一であるので、重複を避けるために詳細な説明を省略する。さらには、図３を参照して説明したように、上部分布ブラッグ反射器３７及び応力緩和層３５が半導体積層構造体３０の上部に位置してもよく、よって、波長変換層７０は、半導体積層構造体３０から、さらに離隔することができる。
図１４は、本発明のまた他の実施形態による発光ダイオードチップ１１４を説明するための断面図である。
図１４を参照すると、発光ダイオードチップ１１４は、図１２を参照して説明した発光ダイオードチップ１１２とほぼ類似しているが、波長変換層７０上に透明樹脂７３が加えられたことが異なる。すなわち、透明樹脂７３が波長変換層７０を覆う。透明樹脂７３は、外部の湿気から蛍光体を保護する。吸湿防止のために、透明樹脂７３は、高硬度、例えば、デュロメータショア硬さが６０Ａ以上であることが好ましい。高硬度透明樹脂７３は、スペーサ層７１を透明樹脂で形成した場合、スペーサ層７１の透明樹脂に比べて高い硬さを有してもよい。
さらには、高硬度透明樹脂７３の屈折率を調節するために、透明樹脂７３内にＴｉＯ２、ＳｉＯ２、Ｙ２Ｏ３等の粉末を混入してもよい。
図１５は、本発明のまた他の実施形態による発光ダイオードチップ１１５を説明するための断面図である。
図１５を参照すると、発光ダイオードチップ１１５は、図１４を参照して説明した発光ダイオードチップ１１４とほぼ類似しているが、スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７をさらに備えることが異なる。また、透明導電層３１がスペーサ層３３と半導体積層構造体３０の第２の導電型半導体層２９との間に介在している。第２の電極４２は、透明導電層３１に接続してもよい。スペーサ層７１は、スペーサ層３３を覆って、波長変換層５０を半導体積層構造体３０から、さらに離隔させる。
スペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７は、上記図２を参照して説明したものと同一であるので、重複を避けるために詳細な説明を省略する。さらには、図３を参照して説明したように、上部分布ブラッグ反射器３７及び応力緩和層３５が半導体積層構造体３０の上部に位置してもよく、よって、波長変換層７０は、半導体積層構造体３０からさらに離隔することができる。
図１６は、本発明のまた他の実施形態による発光ダイオードチップ１１６を説明するための断面図である。
図１６を参照すると、発光ダイオードチップ１１６は、図１を参照して説明した発光ダイオードチップ１０１とほぼ類似しているが、基板２１上に複数の半導体積層構造体３０が位置することが異なる。複数の半導体積層構造体は、配線８３によって互いに電気的に接続してもよい。配線８３は、一つの半導体積層構造体３０の第１の導電型半導体層２５と、それに隣接した半導体積層構造体３０の第２の導電型半導体層２９を接続して直列アレイを形成することができ、このような直列アレイを並列または逆並列で接続してもよい。
一方、配線８３によって半導体積層構造体の第１の導電型半導体層２５と第２の導電型半導体層２９が短絡することを防止するために、絶縁層８１が半導体積層構造体と配線８３との間に介在してもよい。絶縁層８１はまた、半導体積層構造体３０と波長変換層５０を互いに離隔させるスペーサ層として機能する。
一方、第１の電極４１及び第２の電極４２が、それぞれ異なる半導体積層構造体３０上に位置してもよい。また、本実施形態において、第１の電極４１及び第２の電極４２が形成される位置は、特に限定されない。例えば、第１の電極４１及び第２の電極４２は、全て基板２１上に形成してもよく、第１の導電型半導体層２５または第２の導電型半導体層２９上に形成してもよい。この場合、第１の電極４１及び第２の電極４２は、配線８３を介してそれぞれ異なる半導体積層構造体３０に接続してもよい。第１の電極４１及び第２の電極４２上にそれぞれ第１の追加電極４３及び第２の追加電極４４が配置される。
波長変換層５０は複数の半導体積層構造体３０を覆う。波長変換層５０はまた、基板２１を覆ってもよい。波長変換層５０は、図５を参照して説明したように、スペーサ層６１によって半導体積層構造体から離隔してもよい。
図１７は、本発明のまた他の実施形態による発光ダイオードチップ１１７を説明するための断面図である。
図１７を参照すると、発光ダイオードチップ１１７は、図１６を参照して説明した発光ダイオードチップ１１６とほぼ類似しているが、第２の絶縁層８５、下部分布ブラッグ反射器４５、及び金属層４７をさらに備えることが異なり、配線８３の形成を容易にするために、半導体積層構造体３０の側面が傾斜して形成されている。また、絶縁層８１と各半導体積層構造体３０との間に透明導電層３１が位置し、透明導電層３１が第２の導電型半導体層２９にオーム接触する。配線８３は、一つの半導体積層構造体３０の第１の導電型半導体層２５を、それに隣接した半導体積層構造体３０の第２の導電型半導体層２９（または、透明導電層３１）に接続して直列アレイを形成することができ、このような直列アレイを並列または逆並列で接続してもよい。
一方、絶縁層８１は、透明導電層３１を覆ってもよく、さらには、半導体積層構造体３０の側面を覆ってもよい。また、半導体積層構造体３０及び配線８３を保護するために、第２の絶縁層８５が半導体積層構造体３０及び配線８３を覆ってもよく、また、第２の絶縁層８５は、絶縁層８１を覆う。絶縁層８１及び第２の絶縁層８５は、同一の材質の物質膜、例えば、シリコン酸化膜またはシリコン窒化膜で形成してもよく、それぞれ単一層で形成してもよい。この場合、第２の絶縁層８５が絶縁層８１から剥離することを防止するために、第２の絶縁層８５が絶縁層８１に比べて相対的に薄くてもよい。
これとは異なり、絶縁層８１及び／または第２の絶縁層８５は、図２を参照して説明したスペーサ層３３と類似して、屈折率の異なる絶縁層を交互に積層した分布ブラッグ反射器で形成してもよい。このような分布ブラッグ反射器は、図２で説明したように、活性層２７で生成した光を透過し、波長変換層５０で変換された光を反射するように形成される。好ましくは、第２の絶縁層８５を分布ブラッグ反射器で形成し、絶縁層８１は、ＳＯＧまたは多孔性シリコン酸化膜等の応力緩和層で形成してもよい。
波長変換層５０は、第２の絶縁層８５の上部に位置し、絶縁層８１及び第２の絶縁層８５がスペーサ層として機能する。これに加えて、図５を参照して説明したようなスペーサ層６１が、複数の半導体積層構造体３０と波長変換層５０との間に介在してもよい。また、図８を参照して説明したように、高硬度透明樹脂６３が波長変換層５０を覆ってもよい。
図１８は、本発明のまた他の実施形態による発光ダイオードチップ１１８を説明するための断面図である。
図１８を参照すると、発光ダイオードチップ１１８は、図１７を参照して説明した発光ダイオードチップ１１７とほぼ類似しているが、応力緩和層８７及び上部分布ブラッグ反射器８９をさらに備えることが異なる。
すなわち、上部分布ブラッグ反射器８９が、複数の半導体積層構造体３０と波長変換層５０との間に位置してもよく、これに加えて、上部分布ブラッグ反射器８９と複数の半導体積層構造体３０との間に応力緩和層８７が位置してもよい。上部分布ブラッグ反射器８９は、図３を参照して説明した上部分布ブラッグ反射器３７と類似して、屈折率の異なる絶縁層を交互に積層して形成してもよい。また、応力緩和層８７は、図３の応力緩和層３５のように、ＳＯＧまたは多孔性シリコン酸化膜で形成してもよい。上部分布ブラッグ反射器８９及び応力緩和層８７もまた、波長変換層５０を半導体積層構造体３０から離隔させるスペーサ層として機能する。
本実施形態において、絶縁層８１及び第２の絶縁層８５は、単一層として形成してもよく、また第２の絶縁層８５は省略してもよい。
上述した実施形態において、蛍光体は、ＹＡＧまたはＴＡＧ系蛍光体、シリケート系蛍光体、ナイトライドまたはオキシナイトライド系蛍光体であってもよい。さらには、波長変換層５０、６０、または７０は、同種の蛍光体を含んでもよいが、これに限定されず、２種以上の蛍光体を含んでもよい。また、波長変換層５０、６０、または７０が単一層であるものと図示及び説明しているが、複数の波長変換層が用いられてもよく、複数の波長変換層にそれぞれ異なる蛍光体が含まれてもよい。
図１９は、本発明の一実施形態による発光ダイオードチップ１０１を搭載した発光ダイオードパッケージを説明するための断面図である。
図１９を参照すると、発光ダイオードパッケージは、発光ダイオードチップ１０１及び発光ダイオードチップ１０１を搭載するためのマウント９１を有する。また、発光ダイオードパッケージは、ボンディングワイヤ９５及びレンズ９７を有してもよい。
マウント９１は、例えば、印刷回路基板、リードフレーム、セラミック基板等であってもよく、リード端子９３ａ、９３ｂを有する。発光ダイオードチップ１０１の第１の追加電極（図１の４３）及び第２の追加電極（図１の４４）が、それぞれボンディングワイヤ９５を介してリード端子９３ａ、９３ｂに電気的に接続される。
一方、レンズ９７が発光ダイオードチップ１０１を覆う。レンズ９７は、発光ダイオードチップ１０１から放出された光の指向角を調節し、所望の方向に光が放出されるようにする。発光ダイオードチップ１０１に波長変換層５０が形成されているので、レンズ９７は、蛍光体を含有する必要がない。
本実施形態において、発光ダイオードチップ１０１が搭載された発光ダイオードパッケージについて説明しているが、発光ダイオードパッケージには、上記図２乃至図１７を参照して説明した発光ダイオードチップ１０１乃至１１７が搭載されてもよい。
以下、本発明の実施形態による発光ダイオードチップの製造方法について具体的に説明する。
図２０は、本発明の一実施形態による発光ダイオードチップ１０１の製造方法を説明するための断面図である。
図２０の（ａ）を参照すると、支持基板１２１上にベアチップ１５０を配列する。ベアチップ１５０は、等間隔で支持基板１２１上に配列してもよい。ベアチップ１５０は、図１に示すように、基板２１、第１の導電型半導体層２５、活性層２７、及び第２の導電型半導体層２９を有する窒化ガリウム系半導体積層構造体３０、第１の電極４１、第２の電極４２を有する。また、第１の導電型半導体層２５と基板２１との間にバッファ層２３が介在してもよい。すなわち、ベアチップ１５０は、図１の発光ダイオードチップ１０１において、第１の追加電極４３及び第２の追加電極４４と波長変換層５０を除外した部分に該当し、重複を避けるために、ベアチップ１５０の各構成要素についての詳細な説明を省略する。
支持基板１２１は、ベアチップ１５０が等間隔を維持するように支持する。支持基板１２１は、例えば、ガラス、セラミック、サファイア、ＧａＮ、Ｓｉ等の基板であってもよい。
図２０の（ｂ）を参照すると、ベアチップ１５０に第１の追加電極４３及び第２の追加電極４４をそれぞれ形成する。第１の追加電極４３及び第２の追加電極４４は、例えば、化学気相成長法、スパッタリング、めっき、または半田ボール等を用いて形成してもよい。第１の追加電極４３及び第２の追加電極４４は、Ａｕ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、Ａｌ等の電気伝導性を有する物質で形成してもよい。これにより、図１に示したような第１の追加電極４３及び第２の追加電極４４をベアチップ１５０上に形成してもよい。
図２０の（ｃ）を参照すると、支持基板１２１上において、ベアチップ１５０、第１の追加電極４３及び第２の追加電極４４を覆う波長変換層５０を形成する。波長変換層５０は、蛍光体を含有してもよく、また屈折率を制御するために、ＴｉＯ２、ＳｉＯ２、Ｙ２Ｏ３等の粉末を含有してもよい。波長変換層５０は、第１の追加電極４３及び第２の追加電極４４を覆うように十分厚く形成する。波長変換層５０は、射出成形、トランスファー成形、圧縮成形、プリンティング等の様々な塗布方法によって形成することができる。
図２０の（ｄ）を参照すると、波長変換層５０を形成した後、支持基板１２１を除去する。支持基板１２１を容易に除去するために、支持基板１２１上に剥離フィルム（図示せず）を形成してもよい。このような剥離フィルムは、例えば、熱または紫外線等の光によって剥離可能なフィルムであってもよい。したがって、このような剥離フィルムに熱を加え、または紫外線等の光を照射することにより、支持基板１２１を容易に除去することができる。
支持基板１２１を除去した後、ベアチップ１５０は、波長変換層５０によって互いに固定されており、また別途の支持体上に付着されてもよい。
図２０の（ｅ）を参照すると、波長変換層５０の上部が除去され、第１の追加電極４３及び第２の追加電極４４が露出する。波長変換層５０の上部は、グラインディング、カッティングまたはレーザを用いた物理的方法によって除去し、またはエッチング等の化学的方法を用いて除去してもよい。さらには、第１の追加電極４３及び第２の追加電極４４と波長変換層５０の上面が同一面をなすように、波長変換層５０の上部を除去してもよい。
図２０の（ｆ）を参照すると、ベアチップ１５０間の空間を満たす波長変換層５０を分離することにより、図１に示したような個別の発光ダイオードチップ１０１が完成する。波長変換層５０は、ブレードまたはレーザを用いて分離できる。個別の発光ダイオードチップ１０１は、第１の追加電極４３及び第２の追加電極４４を露出させ、基板２１の側面及び半導体積層構造体の上面を覆う波長変換層５０を有する。
本実施形態において、第１の追加電極４３及び第２の追加電極４４が支持基板１２１上において形成されるものと説明しているが、これに限定されず、第１の追加電極４３及び第２の追加電極４４は、支持基板１２１上にベアチップを配列する前に、ベアチップ上に形成してもよい。
また、第１の追加電極４３及び第２の追加電極４４を形成する前に、支持基板１２１上に配列されたベアチップ１５０上にスペーサ層（図５の６１）を先ず形成してもよく、またスペーサ層を形成する前に応力緩和層（図６の６２）を形成してもよい。次いで、スペーサ層をパターニングして第１の電極４１及び第２の電極４２を露出させ、その上に第１の追加電極４３及び第２の追加電極４４を形成してもよい。
また、本実施形態において、波長変換層５０の上部を除去する前に支持基板１２１を除去するものと説明しているが、支持基板は、波長変換層５０の上部を除去した後、または波長変換層５０をブレードやレーザを用いて分離した後に除去してもよい。
一方、ベアチップ１５０は、図２を参照して説明したようなスペーサ層３３、下部分布ブラッグ反射器４５、及び金属層４７を有してもよく、また図３を参照して説明したような上部分布ブラッグ反射器３７及び応力緩和層３５を有してもよい。また、ベアチップ１５０が図１のように単一の半導体積層構造体３０を有してもよいが、これに限定されず、ベアチップ１５０は、図１６乃至図１８を参照して説明したように、複数の半導体積層構造体３０を有してもよく、絶縁層８１、第２の絶縁層８５、応力緩和層８７、及び分布ブラッグ反射器８９を有してもよい。これにより、図１６乃至図１８の発光ダイオードチップ１１６乃至１１８を製造できる。
本実施形態において、ベアチップ１５０上に波長変換層５０を形成して発光ダイオードチップを製造する方法について説明しているが、本発明は、波長変換層５０のみならず光学的特性を変更するための多様な透明コーティング層を、波長変換層５０の形成方法と類似した方法で、ベアチップ１５０上に形成することを含む。このような透明コーティング層は、光学的特性を改善するための多様な材料を含有してもよく、例えば、拡散材を含有してもよい。
以下、図２１及び図２２を参照して、本発明のまた他の一実施形態による発光ダイオードを説明する。
図２１は、本発明の一実施形態による発光ダイオードを説明するための上部平面図であり、図２２は、図２１に示した発光ダイオードのＣ‐Ｃ’線による断面図である。
図２１及び図２２を参照すると、本実施形態による発光ダイオードは、サブマウント基板１０００、ベアチップ２００、接合部材３００、ベアチップ２００の上部に形成された第１の電極２１０及び第２の電極２２０、第１の追加電極４１０及び第２の追加電極４２０、及び波長変換層５００を備えてもよい。
ここで、サブマウント基板１０００は、ベアチップ２００の実装及び移動のためのものであって、後述するベアチップ２００の半導体積層構造体を成長させるための成長基板とは異なり、サブマウント基板上に電極（図示せず）を形成しても形成しなくてもよく、限定されものではないが、例えば、印刷回路板、リードフレーム、またはセラミック基板であってもよく、上面と下面、及びこれらを接続する側面を有する。また、サブマウント基板１０００には、ベアチップ２００が置かれる領域の周縁に沿って、第１のスリット１１１０及び第２のスリット１１２０を形成してもよい。
第１のスリット１１１０及び第２のスリット１１２０は、ベアチップ２００がサブマウント基板１０００上に実装される位置及びベアチップ２００の大きさを考慮して、ベアチップ２００が実装される前に、予めサブマウント基板１０００に形成され、第１のスリット１１１０及び第２のスリット１１２０とベアチップ２００との間隔は一定に維持され、スリット１１１０、１１２０を形成することにより、例えば、ベアチップ２００を後述するように、メタルボンディング方式でサブマウント基板上に実装する場合、スリット１１１０、１１２０によって溶融されたメタルの移動が制限されることにより、その結果、ベアチップ２００が誤った位置に配置されることなく、正位置に配置することができる。
また、第１のスリット１１１０及び第２のスリット１１２０は、これに制限されるものではないが、例えば、サブマウント基板１０００を貫通する開口形状に形成され、または実施形態によって、例えば、エッチングの方式で形成された凹パターンの形状を取ってもよい。
第１のスリット１１１０及び第２のスリット１１２０を開口形状に製造する場合、図２２の領域Ａに示すように、波長変換層５００が第１のスリット１１１０の開口部を貫通し、サブマウント基板１０００の上面はもとより、内部側面にも形成されることにより、波長変換層５００によってサブマウント基板１０００とベアチップ２００が固定される。
また、第１のスリット１１１０及び第２のスリット１１２０の開口形状は、同じかまたは異なってもよく、図示のように、角丸長方形と類似した形態を取ってもよいが、これに制限されず、ベアチップ２００の側面に沿って延長された形状を取ってもよい。但し、図２１は、第２のスリット１１２０をダイシングライン１１４０（図２４参照）と重なる位置に形成した場合であって、個別チップ単位で切断した状態でのサブマウント基板１０００を示すものであるので、第２のスリット１１２０は、第１のスリット１１１０とは異なり、その半分の形状のみを図示した。したがって、ダイシングライン１１４０の位置が調節される場合、第２のスリット１１２０は、第１のスリット１１１０と類似の形状で形成される。接合部材３００は、サブマウント基板１０００の上面にベアチップ２００を付着させる役割をし、これに限定されるものではないが、例えば、ベアチップ２００が水平型構造である場合、ベアチップ２００の半導体層がその上部に形成された成長基板（図示せず）の下面とサブマウント基板１０００の上面が、接合部材３００を介して接着される。接合部材３００は、例えば、シリコンペースト、メタルペースト、エポキシペースト等を用いて製造する。但し、本発明が特定の接合部材の種類に制限されるものではなく、ベアチップ２００は、ＡｕＳｎのような金属を用いたメタルボンディングによって、サブマウント基板１０００上に実装してもよい。
ベアチップ２００は、簡略化のために図示を省略したが、第１の導電型半導体層、活性層、及び第２の導電型半導体層を有する窒化ガリウム系半導体積層構造体が形成されたＬＥＤチップであってもよい。具体的に、半導体積層構造体は、例えば、ＧａＮ膜で形成されたｎ型層及びｐ型層と、これらの間に介在し、ＩｎＧａＮ膜で形成された活性層とを有してもよい。このような半導体積層構造体は、通常、成長基板（図示せず）で成長され、成長基板は、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板、シリコン（Ｓｉ）基板、亜鉛酸化物（ＺｎＯ）基板、ガリウムヒ素化物（ＧａＡｓ）基板、またはリン化ガリウム（ＧａＰ）基板等を用いて形成してもよい。但し、ベアチップ２００が垂直型構造である場合は、成長基板は、例えば、レーザリフトオフ工程（ＬＬＯ）を通じて半導体積層構造体と分離する。
本発明が水平型構造または垂直型構造等の特定のベアチップ構造に制限されるものではないが、以下の説明は、水平型ベアチップを中心として記載し、ベアチップ２００の構成は、通常の窒化ガリウム系発光ダイオードの構造と同一であるので、詳細な説明を省略する。
第１の電極２１０及び第２の電極２２０は、ベアチップ２００の第１の導電型半導体層及び第２の導電型半導体層（図示せず）にそれぞれ電気的に接続し、例えば、Ｔｉ、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、またはＣｒを含んでもよく、これらの２つ以上の物質で形成してもよい。また、第１の電極２１０及び第２の電極２２０は、約１０〜２００μｍの厚さで形成してもよい。但し、図２１では、第１の電極２１０及び第２の電極２２０がそれぞれ二つずつ形成したものとして図示したが、第１の電極２１０及び第２の電極２２０の形成個数や形成位置が、図示された特定の実施形態の場合に限定されるものではない。すなわち、ベアチップ２００の種類に応じて、ベアチップ２００が水平型構造を取る場合は、第１の電極２１０及び第２の電極２２０の全てをベアチップ２００の上面に形成し、垂直型構造を取る場合は、第１の電極２１０及び第２の電極２２０のいずれか一つは省略してもよい。また、第１の電極２１０及び第２の電極２２０をベアチップ２００の上面に全て形成する場合も、図２１の図示とは異なり、第１の電極２１０及び第２の電極２２０をベアチップ２００の上面において向かい合って一つずつ形成してもよい。すなわち、ベアチップ２００そのものが大面積化することにより、図２１に示すように、第１の電極２１０及び第２の電極２２０をベアチップ２００の上面にそれぞれ二つずつ形成してもよいが、通常の場合は、第１の電極２１０及び第２の電極２２０は一つずつ形成し、これらの第１の電極２１０及び第２の電極２２０の位置は、水平型または垂直型構造によって異なる。但し、以下の説明は、図２２の構造を中心として記載する。
第１の追加電極４１０及び第２の追加電極４２０は、それぞれ第１の電極２１０及び第２の電極２２０上に約１００μｍ以上の厚さで、例えば、Ａｕ、Ｃｕ、Ａｇ、Ａｌ等の導電性金属材料を用いて形成できる。また、化学気相成長法、ｅ‐Ｂｅａｍ、スパッタリング、めっき、または半田ボール等を用いた製造方法によって形成してもよく、実施形態によって、感光性材料を塗布した後、露光及び現像して製造してもよいので、本発明が特定の電極の形成方法に限定されるものではない。
また、第１の追加電極４１０及び第２の追加電極４２０は、それぞれ第１の電極２１０及び第２の電極２２０の幅に比べて狭い幅を有してもよい。すなわち、第１の追加電極４１０及び第２の追加電極４２０は、それぞれ第１の電極２１０及び第２の電極２２０の上部に配置する。また、第１の追加電極４１０及び第２の追加電極４２０は、それぞれ第１の電極２１０及び第２の電極２２０との接触面から離れるほど幅が狭くなる形状を有してもよい。このような形状によって、第１の追加電極４１０及び第２の追加電極４２０が、それぞれ第１の電極２１０及び第２の電極２２０に安定に付着して維持され、ワイヤボンディング等の後続工程に有利である。また、第１の追加電極４１０及び第２の追加電極４２０が第１の電極２１０及び第２の電極２２０上に安定に維持されるように、底面に対する高さの比率を所定の範囲内にしてもよい。
波長変換層５００は、エポキシまたはシリコンに蛍光体を含有して形成され、または蛍光体のみで形成され、ベアチップ２００の活性層（図示せず）から生成した光を励起源として波長を変換させた後、出射する役割をする。
ここで、蛍光体の種類は、特に限定されるものではなく、公知の波長変換用物質が全て使用可能であり、これらに限定されるものではないが、例えば、（Ｂａ、Ｓｒ、Ｃａ）２ＳｉＯ４：Ｅｕ２＋、ＹＡＧ（（Ｙ、Ｇｄ）３（Ａｌ、Ｇａ）５Ｏ１２：Ｃｅ３＋）系蛍光体、ＴＡＧ（（Ｔｂ、Ｇｄ）３（Ａｌ，Ｇａ）５Ｏ１２：Ｃｅ３＋）系蛍光体、（Ｂａ、Ｓｒ、Ｃａ）３ＳｉＯ５：Ｅｕ２＋、（Ｂａ、Ｓｒ、Ｃａ）ＭｇＳｉ２Ｏ６：Ｅｕ２＋、Ｍｎ２＋、（Ｂａ、Ｓｒ、Ｃａ）３ＭｇＳｉ２Ｏ８：Ｅｕ２＋、Ｍｎ２＋及び（Ｂａ、Ｓｒ、Ｃａ）ＭｇＳｉＯ４：Ｅｕ２＋、Ｍｎ２＋からなる群より選ばれた１種以上であるものが挙げられる。
また、本発明の一実施形態によると、波長変換層５００は、ベアチップ２００の上部（図２１の点線で表示された領域）はもとより、側面にも均一な厚さで形成することができる。この際、後述するように、金型を用いて第１の追加電極４１０及び第２の追加電極４２０の上面（全体または一部）領域を除外した領域に、上面が平らな波長変換層５００を形成し、第１の追加電極４１０及び第２の追加電極４２０が波長変換層５００を貫通して発光ダイオードチップの外部に露出することにより、パッケージ作業時、ワイヤボンディングを容易に行うことができ、チップレベルで波長変換層５００を形成でき、しかもワイヤボンディングのために電極を露出させる追加の工程を必要としない。
さらには、波長変換層５００は、例えば、１．４〜２．０の範囲内の屈折率を有してもよく、屈折率を調整するために、ＴｉＯ２、ＳｉＯ２、Ｙ２Ｏ３等の粉末を波長変換層５０内に混入してもよい。
一方、図２２に示すように、第１の追加電極４１０の上面は、第２の追加電極４２０の上面と同一の高さに位置してもよい。したがって、ベアチップ２００が水平型発光ダイオードであり、第２の導電型半導体層及び活性層の一部を除去し、第１の導電型半導体層を露出させた場合、第１の導電型半導体層と電気的に接続する第１の追加電極４１０は、第２の導電型半導体層と電気的に接続する第２の追加電極４２０に比べてさらに長く形成してもよい。
本実施形態によると、波長変換層５００がベアチップ２００の上面はもとより、側面を覆うので、半導体積層構造体の上面から放出される光のみならず、その側面から放出される光に対しても、波長変換を行うことができる発光ダイオードが提供される。
図２３は、本発明の一実施形態によって複数の発光ダイオードが形成されたサブマウント基板を示す図であり、図２４は、図２３における円で示した領域を拡大した図である。
本発明の一実施形態によると、一つのサブマウント基板１０００上にマトリクス状に複数個のベアチップ２００を実装した後、金型を用いてこれらの複数のベアチップ２００の上面に一度に波長変換層５００を形成し、これを個別のチップ単位でダイシングすることができる。また、この際、第２のスリット１１２０がダイシングライン１１４０と重なる位置に形成されると、このようなダイシング工程をより容易に行うことができる。
一方、本発明の一実施形態によるサブマウント基板１０００には、上述した第１のスリット１１１０及び第２のスリット１１２０以外にも、チップ分離用スリット１１３０をさらに形成してもよい。すなわち、ダイシングライン１１４０に沿って、サブマウント基板１０００を横方向（Ｘ方向）に切断すると、サブマウント基板１０００に一定の間隔で縦方向（Ｙ方向）に形成されたチップ分離用スリット１１３０によって、発光ダイオードが個別のチップ単位に分離される。
したがって、本発明によると、複数個のベアチップを一つの基板上に実装した後、同一の工程を通じて、全てのベアチップの上部に波長変換層を形成し、これを個別のチップ単位で切断することにより、複数の発光素子を同時に製造することができるようになるので、製造時間が短縮し、量産による製造費用の節減が可能になる。
以下、図２５及び図２６を参照して、本発明の一実施形態による発光ダイオード及びこれを含むパッケージの製造方法について具体的に説明する。
図２５は、本発明の一実施形態による発光ダイオードの製造方法を説明するための流れ図であり、図２６は、本発明の一実施形態による発光ダイオードの製造工程をステップ別に示した図である。但し、図２５の各ステップは、同時にまたは別途行ってもよく、場合によっては、順序を変更してもよく、特定のステップは省略してもよい。したがって、本発明が図示の順序に限定されるものではない。
先ず、図２６の（ａ）に示すように、サブマウント基板１０００を用意する（ステップＳ１）。上述したように、サブマウント基板１０００（図２４参照）には、ベアチップ２００が置かれる領域の周縁に沿って、複数個の第１のスリット１１１０及び第２のスリット１１２０を形成してもよく、チップ分離用スリット１１３０を予め形成し、追ってダイシング工程でサブマウント基板１０００をＸ方向にのみ切断しても、発光ダイオードが個別のチップ単位で分離できる。
その後、図２６の（ｂ）に示すように、用意されたサブマウント基板１０００に複数個のベアチップ２００をマトリクス状に実装することができる（ステップＳ２）。ここで、ベアチップ２００は、接合部材３００を用いてサブマウント基板１０００の上面に付着し、例えば、ＡｕＳｎ等を用いたメタルボンディング法を用いて付着してもよい。また、ベアチップ２００の実装時、第１のスリット１１１０及び第２のスリット１１２０によって、ベアチップ２００が誤った位置に配置されず、所望の位置に配置することができる。この際、ベアチップ２００の上面には、第１の導電型半導体層（図示せず）と第２の導電型半導体層（図示せず）にそれぞれ電気的に接続する第１の電極２１０及び第２の電極２２０を形成してもよい。
その後、図２６の（ｃ）に示すように、第１の電極２１０及び第２の電極２２０の上部に、それぞれ第１の追加電極４１０及び第２の追加電極４２０を形成する（ステップＳ３）。第１の追加電極４１０及び第２の追加電極４２０は、例えば、Ａｕ、Ｃｕ、Ａｇ、Ａｌ等の導電性金属材料を用いて形成することができ、化学気相成長法、ｅ‐Ｂｅａｍ、スパッタリング、めっき、または半田ボール等を用いた製造方法で形成することができ、実施形態によっては、感光性材料を塗布した後、露光及び現像して製造してもよい。
その後、ベアチップ２００の上面と側面に波長変換層５００を形成する（ステップＳ４）。本発明の一実施形態によると、図２６の（ｄ）に示すように、ベアチップ２００が実装されたサブマウント基板１０００を金型６５０でクランプし、第１の追加電極４１０及び第２の追加電極４２０の上面を加圧しながら、金型６５０の一面と追加電極４１０、４２０の上面が互いに密着して空間が生じないようにした状態で、金型の内部空間６００に蛍光体と樹脂混合物を注入した後、樹脂を硬化させて波長変換層５００を形成することができる（図２６の（ｅ））。この際、金型６５０が追加電極４１０、４２０を加圧する力によって、追加電極４１０、４２０の形状が変形しながら、これらの高さが若干相違して形成されていた場合でも、金型によって高さが同一になり、金型と追加電極４１０、４２０との間にギャップが生じないようにすることができる。
また、金型６５０が追加電極をより効果的に加圧するように、実施形態によっては、型枠の高さが追加電極４１０、４３０を有したベアチップ２００の全高と同一である場合はもとより、低く調節されてもよい。また、図２６の（ｅ）では、単一のベアチップ２００のみを基準として図示しているが、実際の波長変換層５００の形成では、図２３、図２４においてマトリクスで配列された複数個のベアチップ２００の全体に対して単一の金型を用いて、これらの複数個のベアチップ２００の上面に一度に波長変換層５００を形成することが可能である。
その後、波長変換層５００が形成されたサブマウント基板１０００をダイシングライン１１４０に沿って切断し、発光ダイオードを個別チップ単位で分離する（ステップＳ５）。この場合、上述のように、チップとチップとの間の領域にチップ分離用スリット１１３０の開口がＹ軸方向に長く延びているので、切断作業はＸ軸の一方向にのみ実施してもよく、ダイシング工程が簡素化することができ、工程時間が短縮する。
その後、図２７に示すように、個別の発光ダイオードをパッケージ用基板１５００に実装した後、第１の追加電極４１０及び第２の追加電極４２０にボンディングワイヤ８００をそれぞれ電気的に接続して発光ダイオードに電源を印加するようにし、発光ダイオードを封止するレンズ７００を形成して、外部から発光ダイオードを保護することができる（ステップＳ６）。
すなわち、図２７は、本発明の一実施形態による発光ダイオードを搭載した発光ダイオードパッケージを説明するための断面図である。図２７を参照すると、発光ダイオードパッケージは、ベアチップ２００を搭載したサブマウント基板１０００が付着されるパッケージ用基板１５００、ベアチップ２００上に形成された第１の追加電極４１０及び第２の追加電極４２０と電気的に接続するボンディングワイヤ８００、及びベアチップ２００を封止するレンズ７００を備えてもよい。
パッケージ用基板１５００は、サブマウント基板１０００とは異なり、ベアチップ２００への電源供給のために設けられた基板であり、これに限定されるものではないが、例えば、印刷回路板、リードフレーム、セラミック基板等であってもよく、電源供給用リード端子（図示せず）を有してもよい。したがって、ベアチップ２００の第１の追加電極４１０及び第２の追加電極４２０が、それぞれボンディングワイヤ８００を介してリード端子に電気的に接続される。
一方、レンズ７００は、波長変換層５００が形成されたサブマウント基板１０００を一体で封止するように、すなわち、ベアチップ２００の全体を覆って形成され、ベアチップ２００から放出された光の指向角を調整し、所望の方向に光を放出することができる。本実施形態によると、ベアチップ２００に波長変換層５００が形成されているので、レンズ７００は、蛍光体を含む必要がないが、場合によっては、波長変換層５００に含まれた蛍光体と異なる蛍光体を含んでもよい。
したがって、本発明の一実施形態によって、サブマウント基板１０００に実装されたベアチップ２００を用いて、発光ダイオードをパッケージ化することにより、パッケージデザイン設計をより自由にすることができ、パッケージ作業が単純化し、作業能率が向上する。
以下、図２８を参照して、本発明の他の実施形態による発光ダイオードについて説明する。
上述した実施形態とは異なり、例えば、図２２の発光ダイオードは、波長変換層５００がベアチップ２００の半導体積層構造体と接している構造体であるが、図２８に示した発光ダイオードは、波長変換層５００が半導体積層構造体から離れているように、すなわち、波長変換層５００と半導体積層構造体との間に透明樹脂５５０が介在するように形成される。
これにより、波長変換層５００が半導体積層構造体から離隔することにより、活性層（図示せず）で生成した光によって波長変換層５００の樹脂または蛍光体が劣化することを防止することができる。また、この場合、透明樹脂５５０は、サブマウント基板１０００に形成した第１のスリット１１１０の内側面と波長変換層５００との間に介在してもよい（図２８の領域Ｂ）。
ここで、透明樹脂５５０は、蛍光体に伝達される熱を減少させるために、熱伝導率が低いほど有利であり、例えば、３Ｗ／ｍＫ未満であってもよい。また、透明樹脂５５０の屈折率を調節するために、ＴｉＯ２、ＳｉＯ２、Ｙ２Ｏ３等の粉末を透明樹脂内に混入してもよい。
または、図示してはいないが、透明樹脂５５０よりも高い硬さの高硬度透明樹脂（図示せず）が、波長変換層５００を覆うように、波長変換層５００の上部にさらに形成されてもよい。この場合、高硬度透明樹脂は、外部の湿気から蛍光体を保護することができ、吸湿防止のために、高硬度透明樹脂は、例えば、デュロメータショア硬さが６０Ａ以上であることが好ましい。さらには、高硬度透明樹脂の屈折率を調節するために、ＴｉＯ２、ＳｉＯ２、Ｙ２Ｏ３等の粉末を樹脂に混入してもよい。
以上、本発明による発光ダイオードチップとその製造方法、及びそれを含むパッケージとその製造方法は、上述した実施形態に限定されるものではなく、波長変換物質を含む多様な構造を有する発光素子への応用が可能である。
本発明は、その要旨を逸脱しない範囲内で修正及び変形して実施することができ、本発明の範囲は、上述した詳細な説明よりも、後述する特許請求の範囲によって定められ、特許請求の範囲の意味及び範囲、またその均等概念から導出される全ての変更または変形された形態が、本発明の範囲に含まれるものと解釈されなければならない。
２１ 基板
２３ バッファ層
２５ 第１の導電型半導体層
２７ 活性層
２９ 第２の導電型半導体層
３０ 半導体積層構造体
４１ 第１の電極
４２ 第２の電極
４３ 第１の追加電極
４４ 第２の追加電極
５０ 波長変換層
１０１ 発光ダイオードチップ

Claims (20)

  1. 基板と、
    前記基板上に位置する窒化ガリウム系化合物半導体積層構造体であって、第１の導電型半導体層、活性層、及び第２の導電型半導体層を有する半導体積層構造体と、
    前記半導体積層構造体に電気的に接続された電極と、
    前記電極上に形成された追加電極と、
    前記半導体積層構造体の一部を覆う波長変換層と、を備え、
    前記電極は、前記波長変換層を貫通することを特徴とする発光ダイオードチップ。
  2. 前記電極が、前記半導体積層構造体上に配置された第１の電極と、前記第１の電極上に配置された第１の追加電極とを有することを特徴とする請求項１に記載の発光ダイオードチップ。
  3. 前記波長変換層と前記半導体積層構造体との間に介在するスペーサ層をさらに有することを特徴とする請求項１に記載の発光ダイオードチップ。
  4. 前記スペーサ層は、絶縁層を有することを特徴とする請求項３に記載の発光ダイオードチップ。
  5. 前記スペーサ層は、分布ブラッグ反射器を有することを特徴とする請求項３に記載の発光ダイオードチップ。
  6. 前記スペーサ層は、前記分布ブラッグ反射器と前記半導体積層構造体との間に介在する応力緩和層をさらに有することを特徴とする請求項５に記載の発光ダイオードチップ。
  7. 前記応力緩和層は、スピンオンガラスまたは多孔性シリコン酸化膜で形成されたことを特徴とする請求項６に記載の発光ダイオードチップ。
  8. 前記第１の追加電極は、前記第１の電極に比べて狭い幅を有することを特徴とする請求項２に記載の発光ダイオードチップ。
  9. 前記第１の追加電極は、前記第１の電極から離れるほど幅が狭くなることを特徴とする請求項８に記載の発光ダイオードチップ。
  10. 前記半導体積層構造体上に配置され、前記半導体積層構造体に電気的に接続された第２の電極と、前記第２の電極上に配置された第２の追加電極とをさらに有することを特徴とする請求項２に記載の発光ダイオードチップ。
  11. 前記第１の追加電極の上面は、前記波長変換層の上面と一致することを特徴とする請求項２に記載の発光ダイオードチップ。
  12. 前記追加電極の上面と前記波長変換層の上面とは実質的に平らであることを特徴とする請求項１１に記載の発光ダイオードチップ。
  13. 前記第１の追加電極の上面が前記第１の電極の反対側にあり、前記第１の追加電極の上面は前記波長変換層によって覆われないことを特徴とする請求項１１に記載の発光ダイオードチップ。
  14. 前記電極は、前記第１の導電型半導体層に電気的に接続されることを特徴とする請求項１に記載の発光ダイオードチップ。
  15. リード端子、
    発光ダイオードチップ、及び
    前記リード端子と前記発光ダイオードチップとを接続するボンディングワイヤを備える発光ダイオードパッケージにおいて、
    前記発光ダイオードチップは、
    基板と、
    前記基板の上面に位置する窒化ガリウム系化合物半導体積層構造体であって、第１の導電型半導体層、活性層、及び第２の導電型半導体層を有する半導体積層構造体と、
    前記半導体積層構造体に電気的に接続された電極と、
    前記電極上に形成された追加電極と、
    前記半導体積層構造体の一部を覆う波長変換層と、を備え、
    前記電極は、前記波長変換層を貫通し、
    前記ボンディングワイヤは、前記追加電極と前記リード端子を接続することを特徴とする発光ダイオードパッケージ。
  16. 前記電極が、前記半導体積層構造体上に配置された第１の電極と、前記第１の電極上に配置された第１の追加電極とを有することを特徴とする請求項１５に記載の発光ダイオードパッケージ。
  17. 前記波長変換層と前記半導体積層構造体との間に介在するスペーサ層をさらに有することを特徴とする請求項１５に記載の発光ダイオードパッケージ。
  18. 前記第１の追加電極は、前記第１の電極に比べて狭い幅を有することを特徴とする請求項１６に記載の発光ダイオードパッケージ。
  19. 前記第１の追加電極は、前記第１の電極から離れるほど幅が狭くなることを特徴とする請求項１８に記載の発光ダイオードパッケージ。
  20. 前記電極は、前記第１の導電型半導体層に電気的に接続されることを特徴とする請求項１５に記載の発光ダイオードパッケージ。
JP2011096347A 2010-05-18 2011-04-22 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法 Pending JP2011243977A (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR20100046423 2010-05-18
KR10-2010-0046423 2010-05-18
KR1020100090352A KR101719642B1 (ko) 2010-09-15 2010-09-15 발광 다이오드 패키지 및 그 제조 방법
KR10-2010-0090352 2010-09-15
KR10-2010-0096682 2010-10-05
KR20100096682 2010-10-05
KR10-2010-0110149 2010-11-08
KR1020100110149A KR101230619B1 (ko) 2010-05-18 2010-11-08 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Publications (1)

Publication Number Publication Date
JP2011243977A true JP2011243977A (ja) 2011-12-01

Family

ID=45410250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011096347A Pending JP2011243977A (ja) 2010-05-18 2011-04-22 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法

Country Status (3)

Country Link
JP (1) JP2011243977A (ja)
CN (1) CN103003966B (ja)
TW (1) TWI560912B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251393A (ja) * 2012-05-31 2013-12-12 Citizen Electronics Co Ltd 側面照射型ｌｅｄ発光装置及び側面照射型ｌｅｄ発光装置の製造方法
KR20140057968A (ko) * 2012-11-05 2014-05-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP2014195064A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2015046513A (ja) * 2013-08-28 2015-03-12 日亜化学工業株式会社 波長変換部材、発光装置、及び発光装置の製造方法
KR20150056055A (ko) * 2013-11-14 2015-05-22 에피스타 코포레이션 발광장치
JP2016005556A (ja) * 2015-07-23 2016-01-14 キヤノン株式会社 電気機械変換装置
WO2016098853A1 (ja) * 2014-12-19 2016-06-23 エルシード株式会社 発光素子
JP2016527723A (ja) * 2013-07-22 2016-09-08 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． フリップチップ型側面発光ｌｅｄ
JP2017139464A (ja) * 2016-02-04 2017-08-10 晶元光電股▲ふん▼有限公司 発光素子及びその製造方法
EP3276681A1 (en) 2016-07-29 2018-01-31 Nichia Corporation Light emitting device and the manufacturing method for same
JP2018190830A (ja) * 2017-05-08 2018-11-29 豊田合成株式会社 半導体発光装置
US10243124B2 (en) 2016-12-26 2019-03-26 Nichia Corporation Light emitting device
US10319889B2 (en) 2016-12-27 2019-06-11 Nichia Corporation Light emitting device
CN110350069A (zh) * 2013-07-24 2019-10-18 晶元光电股份有限公司 包含波长转换材料的发光管芯及相关方法
KR20210069026A (ko) * 2014-09-26 2021-06-10 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
CN113903839A (zh) * 2019-10-18 2022-01-07 厦门三安光电有限公司 一种发光二极管
US11355677B2 (en) 2016-02-04 2022-06-07 Epistar Corporation Light-emitting element and the manufacturing method thereof

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092000A (ko) 2011-02-09 2012-08-20 서울반도체 주식회사 파장변환층을 갖는 발광 소자
US9166116B2 (en) 2012-05-29 2015-10-20 Formosa Epitaxy Incorporation Light emitting device
TWI614886B (zh) * 2012-06-19 2018-02-11 晶元光電股份有限公司 發光裝置及具有發光裝置之燈具
CN106169467B (zh) * 2013-05-22 2020-06-02 晶元光电股份有限公司 发光装置
TWI580079B (zh) * 2013-12-26 2017-04-21 新世紀光電股份有限公司 發光二極體封裝結構及發光二極體模組
TW201616689A (zh) 2014-06-25 2016-05-01 皇家飛利浦有限公司 經封裝之波長轉換發光裝置
TWI641285B (zh) 2014-07-14 2018-11-11 新世紀光電股份有限公司 發光模組與發光單元的製作方法
TWI570961B (zh) * 2014-09-19 2017-02-11 Wen-Bin Chen A light emitting diode (LED) wafer having a color purified structure
TWI701848B (zh) * 2014-10-21 2020-08-11 新世紀光電股份有限公司 發光裝置
US10323803B2 (en) * 2014-11-18 2019-06-18 Seoul Semiconductor Co., Ltd. Light emitting device and vehicular lamp comprising same
TWI677113B (zh) * 2014-12-24 2019-11-11 晶元光電股份有限公司 發光元件以及其製造方法
KR102345751B1 (ko) * 2015-01-05 2022-01-03 삼성전자주식회사 반도체 발광소자 패키지 및 그 제조 방법
KR102380825B1 (ko) 2015-05-29 2022-04-01 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 구비한 발광장치
TWI583020B (zh) * 2015-07-06 2017-05-11 隆達電子股份有限公司 發光元件及發光裝置
KR102481646B1 (ko) * 2015-11-12 2022-12-29 삼성전자주식회사 반도체 발광소자 패키지
KR102527387B1 (ko) * 2016-02-24 2023-04-28 삼성전자주식회사 발광 소자 패키지 및 그 제조 방법
KR20180065342A (ko) 2016-12-07 2018-06-18 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102499308B1 (ko) * 2017-08-11 2023-02-14 서울바이오시스 주식회사 발광 다이오드
CN107706275B (zh) * 2017-09-29 2023-10-13 华灿光电（浙江）有限公司 一种发光二极管芯片、面板及其制作方法
KR20190074233A (ko) * 2017-12-19 2019-06-27 서울반도체 주식회사 발광 소자 및 이를 포함하는 발광 모듈
DE202019005298U1 (de) * 2018-05-18 2020-03-18 Seoul Semiconductor Co., Ltd. Leuchtdiode, Leuchtdiodenmodul und Anzeigevorrichtung mit dem Leuchtdiodenmodul
US11398437B2 (en) * 2019-12-13 2022-07-26 Semiconductor Components Industries, Llc Power device including metal layer
CN114068785A (zh) * 2021-09-30 2022-02-18 华灿光电（浙江）有限公司 增加侧向出光的发光二极管芯片及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186403A (ja) * 1992-12-18 1994-07-08 Olympus Optical Co Ltd 多層膜光学部材
JPH11145519A (ja) * 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JP2001501380A (ja) * 1997-05-27 2001-01-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 紫外／青色光を可視光に効率良く変換する紫外／青色ｌｅｄ―蛍光体デバイス
JP2001093926A (ja) * 1999-07-16 2001-04-06 Matsushita Electric Ind Co Ltd 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JP2002118293A (ja) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 発光装置とその形成方法
JP2003007929A (ja) * 2001-06-27 2003-01-10 Nichia Chem Ind Ltd 半導体チップとその製造方法
JP2004095765A (ja) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2006005336A (ja) * 2004-05-18 2006-01-05 Showa Denko Kk 発光ダイオードおよびその製造方法
JP2006186022A (ja) * 2004-12-27 2006-07-13 Toyoda Gosei Co Ltd 発光装置
US20080179611A1 (en) * 2007-01-22 2008-07-31 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2008258334A (ja) * 2007-04-03 2008-10-23 Nichia Corp 発光装置及びその製造方法
JP2009510744A (ja) * 2005-09-28 2009-03-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射放出オプトエレクトロニクス素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320206B1 (en) * 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
KR100961483B1 (ko) * 2004-06-30 2010-06-08 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
KR100665178B1 (ko) * 2005-05-26 2007-01-09 삼성전기주식회사 발광다이오드 패키지 제조방법
JP4952884B2 (ja) * 2006-01-24 2012-06-13 ソニー株式会社 半導体発光装置および半導体発光装置組立体
CN100420053C (zh) * 2006-11-02 2008-09-17 浙江大学 一种ZnO基发光二极管及其制备方法
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2008244425A (ja) * 2007-02-21 2008-10-09 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
JP2009094332A (ja) * 2007-10-10 2009-04-30 Fuji Xerox Co Ltd 面発光型半導体レーザ装置およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186403A (ja) * 1992-12-18 1994-07-08 Olympus Optical Co Ltd 多層膜光学部材
JP2001501380A (ja) * 1997-05-27 2001-01-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 紫外／青色光を可視光に効率良く変換する紫外／青色ｌｅｄ―蛍光体デバイス
JPH11145519A (ja) * 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JP2001093926A (ja) * 1999-07-16 2001-04-06 Matsushita Electric Ind Co Ltd 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JP2002118293A (ja) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 発光装置とその形成方法
JP2003007929A (ja) * 2001-06-27 2003-01-10 Nichia Chem Ind Ltd 半導体チップとその製造方法
JP2004095765A (ja) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2006005336A (ja) * 2004-05-18 2006-01-05 Showa Denko Kk 発光ダイオードおよびその製造方法
JP2006186022A (ja) * 2004-12-27 2006-07-13 Toyoda Gosei Co Ltd 発光装置
JP2009510744A (ja) * 2005-09-28 2009-03-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射放出オプトエレクトロニクス素子
US20080179611A1 (en) * 2007-01-22 2008-07-31 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2010517289A (ja) * 2007-01-22 2010-05-20 クリー インコーポレイテッド ウェーハレベルの燐光体被覆方法およびその方法を利用して製作される装置
JP2008258334A (ja) * 2007-04-03 2008-10-23 Nichia Corp 発光装置及びその製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251393A (ja) * 2012-05-31 2013-12-12 Citizen Electronics Co Ltd 側面照射型ｌｅｄ発光装置及び側面照射型ｌｅｄ発光装置の製造方法
US9484509B2 (en) 2012-05-31 2016-11-01 Citizen Electronics Co., Ltd. Lighting device and method of manufacturing the same
KR20140057968A (ko) * 2012-11-05 2014-05-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP2014093532A (ja) * 2012-11-05 2014-05-19 Lg Innotek Co Ltd 発光素子
KR102087933B1 (ko) * 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP2014195064A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 発光装置およびその製造方法
US9905741B2 (en) 2013-02-28 2018-02-27 Nichia Corporation Light emitting device and manufacturing method thereof
JP2016527723A (ja) * 2013-07-22 2016-09-08 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． フリップチップ型側面発光ｌｅｄ
CN110350069B (zh) * 2013-07-24 2023-06-30 晶元光电股份有限公司 包含波长转换材料的发光管芯及其制作方法
CN110350069A (zh) * 2013-07-24 2019-10-18 晶元光电股份有限公司 包含波长转换材料的发光管芯及相关方法
JP2015046513A (ja) * 2013-08-28 2015-03-12 日亜化学工業株式会社 波長変換部材、発光装置、及び発光装置の製造方法
KR20150056055A (ko) * 2013-11-14 2015-05-22 에피스타 코포레이션 발광장치
KR102072598B1 (ko) * 2013-11-14 2020-02-03 에피스타 코포레이션 발광장치
KR20210069026A (ko) * 2014-09-26 2021-06-10 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR102494723B1 (ko) * 2014-09-26 2023-02-06 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
WO2016098853A1 (ja) * 2014-12-19 2016-06-23 エルシード株式会社 発光素子
JP2016005556A (ja) * 2015-07-23 2016-01-14 キヤノン株式会社 電気機械変換装置
JP2017139464A (ja) * 2016-02-04 2017-08-10 晶元光電股▲ふん▼有限公司 発光素子及びその製造方法
JP7080010B2 (ja) 2016-02-04 2022-06-03 晶元光電股▲ふん▼有限公司 発光素子及びその製造方法
US11355677B2 (en) 2016-02-04 2022-06-07 Epistar Corporation Light-emitting element and the manufacturing method thereof
JP7414886B2 (ja) 2016-02-04 2024-01-16 晶元光電股▲ふん▼有限公司 発光素子及びその製造方法
US10734556B2 (en) 2016-07-29 2020-08-04 Nichia Corporation Manufacturing method for light emitting device
US10326060B2 (en) 2016-07-29 2019-06-18 Nichia Corporation Light emitting device
KR20180013791A (ko) 2016-07-29 2018-02-07 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
EP3276681A1 (en) 2016-07-29 2018-01-31 Nichia Corporation Light emitting device and the manufacturing method for same
US10243124B2 (en) 2016-12-26 2019-03-26 Nichia Corporation Light emitting device
US10319889B2 (en) 2016-12-27 2019-06-11 Nichia Corporation Light emitting device
JP2018190830A (ja) * 2017-05-08 2018-11-29 豊田合成株式会社 半導体発光装置
CN113903839A (zh) * 2019-10-18 2022-01-07 厦门三安光电有限公司 一种发光二极管
CN113903839B (zh) * 2019-10-18 2023-05-02 厦门三安光电有限公司 一种发光二极管

Also Published As

Publication number Publication date
CN103003966B (zh) 2016-08-10
TWI560912B (en) 2016-12-01
TW201145607A (en) 2011-12-16
CN103003966A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
JP2011243977A (ja) 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
US9324925B2 (en) Light emitting device having a metal film extending from the first electrode
US10777715B2 (en) Semiconductor light emitting device
TWI645477B (zh) 發光裝置
KR100891403B1 (ko) 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
JP5634003B2 (ja) 発光装置
JP5186800B2 (ja) 窒化物半導体発光素子、これを備える発光装置及び窒化物半導体発光素子の製造方法
JP6248431B2 (ja) 半導体発光装置の製造方法
KR101230619B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR101752425B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
US10468556B2 (en) Light emitting element and light emitting device
KR20150075385A (ko) 발광 장치
JP2019016821A (ja) 半導体発光装置
KR101719642B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
JP2017028265A (ja) 発光素子及び発光装置
KR20130110131A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
JP6432654B2 (ja) 半導体発光装置
KR101719645B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151229

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160126