[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120024507A - 전자 부품 장치의 제조 방법 및 전자 부품 밀봉용 수지 조성물 시트 - Google Patents

전자 부품 장치의 제조 방법 및 전자 부품 밀봉용 수지 조성물 시트 Download PDF

Info

Publication number
KR20120024507A
KR20120024507A KR20110090033A KR20110090033A KR20120024507A KR 20120024507 A KR20120024507 A KR 20120024507A KR 20110090033 A KR20110090033 A KR 20110090033A KR 20110090033 A KR20110090033 A KR 20110090033A KR 20120024507 A KR20120024507 A KR 20120024507A
Authority
KR
South Korea
Prior art keywords
sheet
electronic component
length
resin composition
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR20110090033A
Other languages
English (en)
Inventor
에이지 도요다
시게또미 기도
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20120024507A publication Critical patent/KR20120024507A/ko
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 용융된 수지 조성물의 누설을 방지하기 위한 지그를 필요로 하지 않고 용이한 오버몰드 및 언더필이 가능한 전자 부품 장치의 제조 방법, 및 그에 사용되는 전자 부품 밀봉용 수지 조성물 시트에 관한 것이다.

Description

전자 부품 장치의 제조 방법 및 전자 부품 밀봉용 수지 조성물 시트{METHOD FOR MANUFACTURING ELECTRONIC PARTS DEVICE AND RESIN COMPOSITION SHEET FOR ELECTRONIC PARTS ENCAPSULATION}
본 발명은 용이한 오버몰드(overmolding) 및 언더필(underfilling)이 가능한 전자 부품 장치의 제조 방법, 및 그에 사용되는 전자 부품 밀봉용 수지 조성물 시트에 관한 것이다.
종래, 패키지 기판 상에 배치된 반도체 소자, 캐패시터 및 저항 소자 등의 전자 부품의 밀봉은, 분말화된 에폭시 수지 조성물에 의한 트랜스퍼 성형, 또는 액상 에폭시 수지 조성물, 실리콘 수지 등에 의한 포팅, 디스펜싱, 프린팅 등에 의해 행해져 왔다. 또한, 최근, 보다 저렴하고 간편한 밀봉 방법으로서, 수지 조성물 시트를 사용한 시트 성형도 제안되었다(특허문헌 1 내지 3 참조).
일본 특허 공개 제2004-327623호 공보 일본 특허 공개 제2003-17979호 공보 일본 특허 공개 제2006-19714호 공보
이러한 수지 조성물 시트를 사용한 밀봉에서는, 전자 부품 상에 시트 재료를 배치하고, 가열 프레스함으로써, 오버몰드 및 언더필을 행한다. 그러나, 밀봉 조건에 따라서는, 용융된 수지 조성물이 누설되어, 패키지 기판, 프레스기 등을 오염시키거나, 언더필의 충전 불량을 일으킬 수 있다. 이를 위한 대책으로서, 예를 들어 누설을 방지하는 지그를 부착하지만, 상기 대책은 전자 부품의 크기나 형상에 따라 지그를 변경할 필요가 있고, 생산성에 문제가 있다.
본 발명은 이러한 상황 하에 이루어진 것이며, 본 발명의 목적은 용융된 수지 조성물의 누설을 방지하는 지그를 필요로 하지 않고, 용이한 오버몰드 및 언더필이 가능한 전자 부품 장치의 제조 방법, 및 그에 사용되는 전자 부품 밀봉용 수지 조성물 시트를 제공하는 것이다.
즉, 본 발명은 하기 항목 1 내지 10에 관한 것이다.
1. 패키지 기판 상에 복수의 전자 부품을 어레이로 배치한 후, 상기 패키지 기판의 전자 부품 탑재 영역 상에 하기 (B)로 나타내어지는 열경화성 수지 조성물 시트(시트 B) 및 하기 (A)로 나타내어지는 열경화성 수지 조성물 시트(시트 A)를 순서대로 적층하되, 상기 전자 부품 탑재 영역의 중심 및 XY 평면 방향이 시트 A 및 B 양자의 중심 및 XY 평면 방향과 실질적으로 일치하도록 배열하는 공정;
상기 배열 상태를 유지한 패키지 기판을 감압 하의 챔버 내에서 70 내지 150℃ 범위로부터 선택되는 성형 온도에서 가열하여, 상기 시트 A의 전체 둘레의 단부를 연화시키고, 패키지 기판에 접촉하도록 늘어뜨리고, 상기 시트 A의 전체 둘레로 둘러싸여진 공간을 밀폐하는 공정;
이 늘어뜨려진 상태에서, 상기 시트 B 및 전자 부품을 피복한 시트 A를 프레스하는 공정;
상기 챔버 내의 압력을 개방하여, 상기 시트 A와 패키지 기판 사이에 형성된 밀폐 공간 내에서, 상기 시트 B의 용융물에 의한 전자 부품의 언더필을 행하는 공정;
언더필 후, 시트 A 및 B 양자의 수지 조성물을 열경화시켜, 패키지 기판 상의 복수의 전자 부품이 수지 밀봉된 전자 부품 장치 집합체를 얻는 공정; 및
상기 전자 부품 장치 집합체를 다이싱하여 각각의 개별 전자 부품 장치를 얻는 공정을 포함하는, 전자 부품 장치의 제조 방법:
(A) 상기 성형 온도에서의 점도가 2,000 내지 50,000Pa?s이고, 치수가 하기 조건 (1)을 만족하는 열경화성 수지 조성물 시트
<조건 (1)>
Figure pat00001
상기 식에서, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이다.
(B) 상기 성형 온도에서의 점도가 20 내지 250Pa?s이고, 치수가 하기 조건 (2)를 만족하는 열경화성 수지 조성물 시트
<조건 (2)>
Figure pat00002
상기 식에서, Bx는 시트 B의 X축 방향의 길이(mm)이고, By는 시트 B의 Y축 방향의 길이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이다.
2. 항목 1에 있어서, 상기 시트 A의 치수가 하기 조건 (1')를 만족하는, 전자 부품 장치의 제조 방법.
<조건 (1')>
Figure pat00003
상기 식에서, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이고, Az는 시트 A의 두께(mm)이고, t1은 전자 부품의 두께(mm)이고, t2는 전자 부품의 접속용 전극부의 높이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Vc는 전자 부품 1개당의 체적(mm3)이고, n은 밀봉되는 전자 부품의 개수이다.
3. 항목 1 또는 2에 있어서, 상기 시트 B의 치수가 하기 조건 (2')를 만족하는, 전자 부품 장치의 제조 방법.
<조건 (2')>
Figure pat00004
상기 식에서, Bx는 시트 B의 X축 방향의 길이(mm)이고, By는 시트 B의 Y축 방향의 길이(mm)이고, Bz는 시트 B의 두께(mm)이고, t1은 전자 부품의 두께(mm)이고, t2는 전자 부품의 접속용 전극부의 높이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Vb는 전자 부품 1개에 탑재된 범프(접속용 전극부)의 총 체적(mm3)이고, Vc는 전자 부품 1개당의 체적(mm3)이고, n은 밀봉되는 전자 부품의 개수이고, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이다.
4. 항목 1 내지 3 중 어느 하나에 있어서, 상기 챔버 내의 감압이 0.01 내지 5kPa 범위인, 전자 부품 장치의 제조 방법.
5. 항목 1 내지 4 중 어느 하나에 있어서, 상기 프레스 공정이 50 내지 1,000kPa의 압력 하에서 행해지는, 전자 부품 장치의 제조 방법.
6. 항목 1 내지 5 중 어느 하나에 있어서, 시트 A 및 B 양자가 열경화되는 온도가 150℃를 초과하는 온도인, 전자 부품 장치의 제조 방법.
7. 항목 1 내지 6 중 어느 하나에 있어서, 상기 시트 A가 하기 성분 (a) 내지 (d)를 포함하는 에폭시 수지 조성물을 포함하는 수지 조성물 시트인, 전자 부품 장치의 제조 방법.
(a) 25℃에서의 점도가 1.0 내지 10.0Pa?s인 에폭시 수지,
(b) 경화제,
(c) 하기 성분 (c1) 내지 (c3)을 포함하고, 성분 (c2) 및 (c3)의 총 함유량이 성분 (c1) 100중량부당 2 내지 60중량부인 무기 충전제, 및
(c1) 평균 입경이 5 내지 20㎛인 무기 충전제,
(c2) 평균 입경이 1 내지 3㎛인 무기 충전제, 및
(c3) 평균 입경이 0.3 내지 0.8㎛인 무기 충전제,
(d) 가요성 부여제.
8. 항목 1 내지 7 중 어느 하나에 있어서, 상기 시트 B가 하기 성분 (e) 내지 (h)를 포함하는 에폭시 수지 조성물을 포함하는 수지 조성물 시트인, 전자 부품 장치의 제조 방법.
(e) 연화점이 60 내지 130℃인 에폭시 수지 및 액상 에폭시 수지의 혼합물,
(f) 경화제,
(g) 평균 입경이 0.3 내지 3㎛인 무기 충전제, 및
(h) 가요성 부여제.
9. 항목 1 내지 8에 따른 방법에 사용되는 전자 부품 밀봉용 수지 조성물 시트이며, 상기 수지 조성물 시트가 상기 시트 A와 상기 시트 B를 포함하는 시트 세트인, 전자 부품 밀봉용 수지 조성물 시트.
10. 항목 1 내지 8에 따른 방법에 사용되는 전자 부품 밀봉용 수지 조성물 시트이며, 상기 수지 조성물 시트가 상기 시트 A와 상기 시트 B를 적층 및 일체화시켜 얻어지는, 전자 부품 밀봉용 수지 조성물 시트.
즉, 본 발명자들은 상기한 과제를 해결하기 위해 예의 연구하였으며, 상기한 바와 같이, 전자 부품 밀봉용 열경화성 수지 조성물 시트로서, 70 내지 150℃ 범위로부터 선택되는 성형 온도(가열 온도)에서 그 점도 및 치수가 서로 다른 2매의 시트 A 및 B(또는 시트 A와 B를 적층 및 일체화시켜 얻어지는 시트)를 사용하는 것을 착상하였다. 보다 구체적으로, 패키지 기판 상의 전자 부품 탑재 영역에 맞추어, 상기 영역보다 약간 작거나 큰 시트 B를 적층하고, 그 위에 상기 영역보다 큰 시트 A를 적층하고, 이렇게 얻어진 적층체를 감압 하의 챔버 내에서 상기한 성형 온도에서 가열하면, 그 결과 시트 A의 전체 둘레의 단부가 연화되고, 패키지 기판에 접촉하도록 늘어뜨려지고, 시트 A가 시트 B 및 전자 부품을 피복한 상태로 된다(도 3a 참조). 이때, 시트 A는 그의 피복에 의해, 시트와 패키지 기판 사이에 밀폐 공간을 형성하고, 상기 밀폐 공간 내에서 시트 B는 저점도 겔 상태로 변한다. 이 상태에서, 프레스판을 시트 A에 대해 프레스하고, 또한 챔버 내의 압력을 개방하면, 상기 밀폐 공간 내에서 시트 B가 용융되고, 패키지 기판과 전자 부품 사이의 갭에 인입되어, 전자 부품의 언더필이 행해진다. 또한, 시트 A의 피복은 시트 B의 용융물의 누설을 방지하는 지그의 역할을 하고, 오버몰드로서의 역할도 달성한다. 이러한 방식으로, 수지 조성물의 누설을 방지하는 지그를 필요로 하지 않고, 오버몰드 및 언더필을 용이하게 달성할 수 있음을 발견하였다. 본 발명은 이러한 발견을 기초로 달성되었다.
상기한 바와 같이, 본 발명의 전자 부품 장치의 제조 방법에서, 패키지 기판 상의 전자 부품 탑재 영역에 맞추어, 상기 영역보다 약간 작거나 크고, 상기 성형 온도(70 내지 150℃ 범위로부터 선택되는 온도)에서의 점도가 20 내지 250Pa?s인 시트 B를 적층하고, 그 위에 상기 영역보다 크고, 상기 성형 온도에서의 점도가 2,000 내지 50,000Pa?s인 시트 A를 적층하고, 이렇게 얻어진 적층체를 감압 하의 챔버 내에서 상기 성형 온도에서 가열함으로써, 시트 A가 시트 B 및 전자 부품을 피복한 상태로 될 때까지 시트 A를 늘어뜨린 후, 챔버 내의 압력을 개방하여, 시트 A의 피복으로 인해 패키지 기판과 전자 부품 사이에 형성된 밀폐 공간 내에서 시트 B의 용융물에 의한 전자 부품의 언더필을 행한다. 따라서, 수지 조성물의 누설을 방지하는 지그를 사용하지 않아도, 오버몰드 및 언더필을 용이하게 달성할 수 있다. 이에 의해, 용융된 수지 조성물의 누설로 인한 패키지 기판, 프레스기 등의 오염 또는 언더필 충전성 불량을 해소할 수 있다.
또한, 취급성 등의 관점에서, 상기한 시트 A와 B를 적층 및 일체화시켜 얻어지는 시트인 전자 부품 밀봉용 수지 조성물 시트가 상기 제조 방법에서 보다 바람직하게 사용될 수 있다.
도 1a 내지 1d는 본 발명에서 길이 등이 규정된 부분을 구체적으로 도시하기 위한 설명도이며, 즉, 도 1a는 시트 A의 사시도이고, 도 1b는 시트 B의 사시도이고, 도 1c는 전자 부품의 측면도이고, 도 1d는 n개의 전자 부품을 어레이로 배치한 패키지 기판의 평면도이다.
도 2a 내지 2c는 본 발명의 전자 부품 장치의 제조 방법에서의 수지 밀봉 공정을 도시하는 설명도이며, 즉, 도 2a는 패키지 기판 상에 전자 부품을 탑재한 상태를 나타내는 도면이고, 도 2b는 전자 부품 상에 시트 A 및 B를 적층한 상태를 나타내는 도면이고, 도 2c는 감압 하의 챔버 내에서 상기 성형 온도에서 가열하는 상태를 나타내는 도면이다.
도 3a 내지 3d는 본 발명의 전자 부품 장치의 제조 방법에서의 수지 밀봉 공정을 도시하는 설명도이며, 즉, 도 3a는 도 2c의 감압 및 가열로 인해 시트 A의 단부가 패키지 기판에 접촉하도록 늘어뜨려진 상태를 나타내는 도면이고, 도 3b는 프레스판을 시트 A에 대해 프레스한 상태를 나타내는 도면이고, 도 3c는 챔버 내의 압력을 개방하고, 전자 부품의 언더필 및 추가로 열경화가 행해진 상태를 나타내는 도면이고, 도 3d는 프레스판이 제거되고, 전자 부품 장치 집합체가 제조된 상태를 나타내는 도면이다.
이하, 본 발명을 실시하기 위한 형태에 대해 상세하게 설명한다.
상기한 바와 같이, 본 발명의 전자 부품 장치의 제조 방법은, 패키지 기판 상에 복수의 전자 부품을 어레이로 배치한 후, 상기 패키지 기판의 전자 부품 탑재 영역 상에 시트 B 및 시트 A를 순서대로 적층하되, 상기 전자 부품 탑재 영역의 중심 및 XY 평면 방향이 시트 A 및 B 양자의 중심 및 XY 평면 방향과 실질적으로 일치하도록 배열하는 공정; 상기 배열 상태를 유지한 패키지 기판을 감압 하의 챔버 내에서 70 내지 150℃ 범위로부터 선택되는 성형 온도에서 가열하여, 상기 시트 A의 전체 둘레의 단부를 연화시키고, 패키지 기판에 접촉하도록 늘어뜨려 상기 시트 A의 전체 둘레로 둘러싸여진 공간을 밀폐하는 공정; 이 늘어뜨려진 상태에서, 상기 시트 B 및 전자 부품을 피복한 시트 A를 프레스하는 공정; 상기 챔버 내의 압력을 개방하여, 상기 시트 A와 패키지 기판 사이에 형성된 밀폐 공간 내에서, 상기 시트 B의 용융물에 의한 전자 부품의 언더필을 행하는 공정; 언더필 후, 시트 A 및 B 양자의 수지 조성물을 열경화시켜, 패키지 기판 상의 복수의 전자 부품이 수지 밀봉된 전자 부품 장치 집합체를 얻는 공정; 및 상기 전자 부품 장치 집합체를 다이싱하여 각각의 개별 전자 부품 장치를 얻는 공정을 포함한다. 또한, 상기 전자 부품 탑재 영역의 XY 평면 방향은, 전자 부품 탑재 영역 평면 상에서 임의로 결정되는 X 방향과, 동일한 평면 상에서 이에 직교하는 Y 방향을 나타낸다. 시트 A 및 B 양자의 XY 평면 방향도 동일한 의미이다. 또한, 본 발명은 "상기 전자 부품 탑재 영역의 중심 및 XY 평면 방향이 시트 A 및 B 양자의 중심 및 XY 평면 방향과 실질적으로 일치하도록 배열하는"으로 규정하고 있으며, 이는 상기 배열에 관하여, 중심 또는 XY 평면 방향의 약간의 어긋남을 허용하려는 취지이다.
시트 A로서는, 상기와 같이 선택된 성형 온도(70 내지 150℃)에서의 점도가 2,000 내지 50,000Pa?s이며, 치수가 하기 조건 (1)을 만족하는 열경화성 수지 조성물 시트가 사용된다. 상기 치수 조건은 양호한 생산성으로 밀봉을 달성할 수 있기 때문에, 바람직하게는 하기 조건 (1')이다. 즉, 이러한 특정한 점도 및 크기를 갖는 시트 A를, 상기한 바와 같이, 본 발명의 전자 부품 장치의 제조 방법에 사용하면, 시트 A가 늘어뜨려져서 시트 B의 용융물의 누설을 방지하는 기능을 달성하고, 그에 의해, 누설을 방지하는 지그를 필요로 하지 않고, 전자 부품을 밀봉할 수 있다. 또한, 시트 A의 상기 성형 온도에서의 점도가 2,000Pa?s 미만이면, 시트 A 자체가 용융되어 수지 누설을 일으킬 수 있고, 반면 50,000Pa?s를 초과하면, 상기 시트는 시트 B의 용융물의 누설을 방지하는 지그로서의 기능을 달성할 수 없고, 언더필 충전 불량이 일어나는 경향이 있다. 이러한 이유로, 점도는 상기와 같이 규정된다. 상기한 온도 조건 하의 점도는 일반적인 레오미터를 사용한 측정에 의해 결정될 수 있지만, 예를 들어 회전형 점도계(레오스트레스(Rheostress) RS1, 하케(HAAKE)사제)를 사용하여, 갭 100㎛, 회전 콘 직경 20mm, 회전 속도 10s-1의 조건 하에서 측정을 행함으로써 도출할 수 있다.
<조건 (1)>
Figure pat00005
상기 식에서, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이다.
<조건 (1')>
Figure pat00006
상기 식에서, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이고, Az는 시트 A의 두께(mm)이고, t1은 전자 부품의 두께(mm)이고, t2는 전자 부품의 접속용 전극부의 높이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Vc는 전자 부품 1개당의 체적(mm3)이고, n은 밀봉되는 전자 부품의 개수이다.
시트 B로서는, 상기와 같이 선택된 성형 온도(70 내지 150℃)에서의 점도가 20 내지 250Pa?s이며, 치수가 하기 조건 (2)를 만족하는 열경화성 수지 조성물 시트가 사용된다. 상기 치수 조건은 양호한 생산성으로 밀봉을 달성할 수 있기 때문에, 바람직하게는 하기 조건 (2')이다. 즉, 이러한 특정한 점도 및 크기를 갖는 시트 B를, 본 발명의 전자 부품 장치의 제조 방법에 사용하면, 패키지 기판과 전자 부품 사이의 좁은 갭에도 시트 B의 용융물이 인입되어, 언더필이 용이하게 된다. 또한, 시트 B의 상기 성형 온도에서의 점도가 20Pa?s 미만이면, 시트 B가 점착성을 갖게 되며, 취급이 곤란해지는 경향이 있고, 반면 250Pa?s를 초과하면, 언더필 충전이 곤란해지기 쉽다. 이러한 이유로, 점도는 상기와 같이 규정된다. 상기한 온도 조건 하의 점도는 시트 A에 행한 것과 동일한 방식으로 측정을 행함으로써 도출할 수 있다.
<조건 (2)>
Figure pat00007
상기 식에서, Bx는 시트 B의 X축 방향의 길이(mm)이고, By는 시트 B의 Y축 방향의 길이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이다.
<조건 (2')>
Figure pat00008
상기 식에서, Bx는 시트 B의 X축 방향의 길이(mm)이고, By는 시트 B의 Y축 방향의 길이(mm)이고, Bz는 시트 B의 두께(mm)이고, t1은 전자 부품의 두께(mm)이고, t2는 전자 부품의 접속용 전극부의 높이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Vb는 전자 부품 1개에 탑재된 범프(접속용 전극부)의 총 체적(mm3)이고, Vc는 전자 부품 1개당의 체적(mm3)이고, n은 밀봉되는 전자 부품의 개수이고, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이다.
여기서, 도 1a 내지 1d는 길이 등이 조건 (1) 내지 (2')에서 규정된 부분을 구체적으로 도시하기 위한 설명도이며, 즉, 도 1a는 시트 A의 사시도이고, 도 1b는 시트 B의 사시도이고, 도 1c는 전자 부품의 측면도이고, 도 1d는 n개의 전자 부품을 어레이로 배치한 패키지 기판의 평면도이다. 도면에서, 부호는 조건 (1) 내지 (2')의 것에 대응한다. 또한, 도면에서, 3은 패키지 기판을 나타내고, 5는 전자 부품을 나타내고, 6은 전자 부품의 접속용 전극부(범프)를 나타내고, 7은 시트 A를 나타내고, 8은 시트 B를 나타낸다.
시트 A의 재료는, 상기한 바와 같이, 70 내지 150℃ 범위로부터 선택되는 성형 온도에서의 점도가 특정한 범위이며, 크기가 특정한 조건을 만족하는 열경화성 수지 조성물 시트인 한, 특별히 한정되지 않지만, 하기 성분 (a) 내지 (d)를 함유하는 에폭시 수지 조성물이 바람직하게 사용된다.
(a) 25℃에서의 점도가 1.0 내지 10.0Pa?s인 에폭시 수지,
(b) 경화제,
(c) 하기 성분 (c1) 내지 (c3)을 포함하고, 성분 (c2) 및 (c3)의 총 함유량이 성분 (c1) 100중량부당 2 내지 60중량부인 무기 충전제, 및
(c1) 평균 입경이 5 내지 20㎛인 무기 충전제,
(c2) 평균 입경이 1 내지 3㎛인 무기 충전제, 및
(c3) 평균 입경이 0.3 내지 0.8㎛인 무기 충전제,
(d) 가요성 부여제.
성분 (a)로서의 에폭시 수지의 예로는, 각각 25℃에서의 점도가 1.0 내지 10.0Pa?s인 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 글리시딜 아민형 에폭시 수지 및 글리시딜 에스테르형 에폭시 수지를 들 수 있다. 이들 중에서도, 수지 조성물의 경화성의 관점에서, 각각 상기한 점도를 갖는 비스페놀 A형 에폭시 수지 및 비스페놀 F형 에폭시 수지가 바람직하다. 또한, EXA-850CRP(DIC사제), EPON-827 및 YL-983U(모두, 미쓰비시 가가꾸사(Mitsubishi Chemical Corporation)제) 등의 시판품도 성분 (a)의 에폭시 수지로서 입수가능하다. 성분 (a)로서의 에폭시 수지의 점도는 일반적인 레오미터를 사용한 측정에 의해 결정할 수 있지만, 예를 들어 회전형 점도계(레오스트레스 RS1, 하케사제)를 사용하여, 갭 100㎛, 회전 콘 직경 20mm, 회전 속도 10s-1의 조건 하에서 측정을 행함으로써 도출할 수 있다.
시트 A의 점도 조정 및 수지 조성물의 경화물의 신뢰성의 관점에서, 시트 A를 구성하는 에폭시 수지 조성물 중의 성분 (a)의 함유량은 바람직하게는 상기 수지 조성물을 기준으로 8 내지 17중량％이고, 보다 바람직하게는 9 내지 12중량％이다.
성분 (a) 이외의 에폭시 수지를 사용하는 경우에는, 성분 (a)가 전체 에폭시 수지의 80중량％ 이상을 차지하는 것이 바람직하다.
성분 (b)의 경화제로는, 성분 (a)의 에폭시 수지와 경화 반응을 일으키는 성분이 사용된다. 상기 경화제의 예로는, 페놀 수지, 산 무수물 및 아민 화합물을 들 수 있다. 이들 중에서도, 성분 (a)와의 반응성의 관점에서, 페놀 수지가 바람직하고, 시트 A의 점도 조정의 관점에서, 연화점이 60 내지 130℃인 페놀 수지가 보다 바람직하고, 수지 조성물의 경화물의 신뢰성의 관점에서, 페놀 노볼락 수지 및 트리페닐메탄형 페놀 수지가 더욱 바람직하다.
성분 (b)가 페놀 수지인 경우, 수지 조성물의 경화물의 신뢰성의 관점에서, 페놀 수지는 성분 (a) 중의 에폭시기 1당량당 성분 (b) 중의 히드록실기의 합계가 0.8 내지 1.2당량이 되게 배합하는 것이 바람직하고, 0.9 내지 1.1당량이 보다 바람직하다.
성분 (a) 및 (b)와 함께 사용되는 성분 (c)의 무기 충전제로서는, 상기한 바와 같이, 평균 입경이 다른 무기 충전제[(c1) 평균 입경이 5 내지 20㎛인 무기 충전제, (c2) 평균 입경이 1 내지 3㎛인 무기 충전제, 및 (c3) 평균 입경이 0.3 내지 0.8㎛인 무기 충전제]를 포함하고, 성분 (c2) 및 (c3)의 총 함유량이 성분 (c1) 100중량부당 2 내지 60중량부인 무기 충전제가 바람직하게 사용된다. 또한, 무기 충전제의 평균 입경은 예를 들어 모집단으로부터 임의로 추출되는 시료를 사용하고, 레이저 회절/산란식 입도 분포 분석기를 사용하여 측정을 행함으로써 도출할 수 있다.
성분 (c)의 무기 충전제로는, 그 재료가 예를 들어 석영 유리, 탈크, 실리카(예를 들어, 용융 실리카, 결정성 실리카), 알루미나, 질화알루미늄 및 질화규소 등의 분말 재료를 포함하는 무기 충전제가 사용된다. 그 중에서도, 무기 충전제의 분산성 및 시트 A의 성형성의 관점에서, 실리카가 바람직하고, 수지 조성물의 용융 유동성의 관점에서, 구형 용융 실리카가 보다 바람직하다.
수지 조성물의 경화물의 내습성의 관점에서, 시트 A를 구성하는 에폭시 수지 조성물 중의 성분 (c)의 함유량은 바람직하게는 상기 수지 조성물을 기준으로 70 내지 85중량％이고, 보다 바람직하게는 78 내지 83중량％이다.
성분 (a) 내지 (c)와 함께 사용되는 성분 (d)의 가요성 부여제로서는, 시트 A에 가소성 및 가요성을 부여할 수 있는 재료가 사용된다. 이러한 작용을 발휘할 수 있는 재료의 예로는, 폴리아크릴산 에스테르 등의 각종 아크릴 공중합체, 및 스티렌 아크릴레이트계 공중합체, 부타디엔 고무, 스티렌-부타디엔 고무(SBR), 에틸렌-비닐 아세테이트 공중합체(EVA), 이소프렌 고무 및 아크릴로니트릴 고무 등의 고무질 중합체를 들 수 있다. 이들 중에서도, 성분 (a) 중에서의 용이한 분산성 및 성분 (a)와의 높은 반응성의 관점에서, 아크릴 공중합체가 바람직하게 사용된다. 이들 가요성 부여제는 1종을 단독으로 사용하거나, 이들의 2종 이상을 조합으로 사용한다.
상기 아크릴 공중합체는, 예를 들어 소정의 혼합비의 아크릴 단량체 혼합물을 통상의 방법에 따라 라디칼 중합함으로써 합성할 수 있다. 라디칼 중합의 방법으로서는, 유기 용매를 용매로서 사용하여 행하는 용액 중합법, 또는 수중에 원료 단량체를 분산시키면서 중합을 행하는 현탁 중합법이 있다. 중합에 사용되는 중합 개시제의 예로는, 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스-(2,4-디메틸발레로니트릴), 2,2'-아조비스-4-메톡시-2,4-디메틸발레로니트릴, 그 밖의 아조계 또는 디아조계 중합 개시제, 및 벤조일 퍼옥시드 및 메틸 에틸 케톤 퍼옥시드 등의 과산화물계 중합 개시제를 들 수 있다. 또한, 현탁 중합의 경우에는, 폴리아크릴아미드 및 폴리비닐 알코올 등의 분산제를 첨가하는 것이 바람직하다.
시트 A의 가소성, 가요성 및 용융 점도의 관점에서, 시트 A를 구성하는 에폭시 수지 조성물 중의 성분 (d)의 함유량은 바람직하게는 상기 수지 조성물을 기준으로 1 내지 10중량％이다. 상기 수지 조성물에는, 성분 (a) 내지 (d) 이외에, 필요에 따라 경화 촉진제, 난연제, 및 카본 블랙을 비롯한 안료 등의 기타 첨가제를 적절히 배합할 수 있다.
시트 A와 함께 사용되는 시트 B의 재료는, 상기한 바와 같이, 70 내지 150℃ 범위로부터 선택되는 성형 온도에서의 점도가 특정한 범위이며, 크기가 특정한 조건을 만족하는 열경화성 수지 조성물 시트인 한, 특별히 한정되지 않지만, 하기 성분 (e) 내지 (h)를 함유하는 에폭시 수지 조성물이 바람직하게 사용된다.
(e) 연화점이 60 내지 130℃인 에폭시 수지 및 액상 에폭시 수지의 혼합물,
(f) 경화제,
(g) 평균 입경이 0.3 내지 3㎛인 무기 충전제, 및
(h) 가요성 부여제.
성분 (e)에서의 연화점이 60 내지 130℃인 에폭시 수지의 예로는, 트리페닐메탄형 에폭시 수지, 오르토크레졸 노볼락형 에폭시 수지, 브롬화 에폭시 수지, 나프톨 아르알킬형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지 및 나프탈렌형 에폭시 수지를 들 수 있으며, 각각은 상기한 연화점을 갖는다. 또한, EPPN-501HY, EOCN-1020, BREN-105(모두, 닛본 가야꾸사(Nippon Kayaku Co., Ltd.)제), KI-3000, KI-5000, ESN-175S(모두, 신닛테츠 가가꾸사(Nippon Steel Chemical Co., Ltd.)제), HP-7200, EXA-4700(모두, DIC사제), YX-4000H 및 YX-4000K(모두, 미쓰비시 가가꾸사제) 등의 시판품도 연화점이 60 내지 130℃인 에폭시 수지로서 입수가능하다.
성분 (e)에서의 액상 에폭시 수지의 예로는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 글리시딜 아민형 에폭시 수지 및 글리시딜 에스테르형 에폭시 수지를 들 수 있으며, 각각 25℃에서 액상이다. 또한, YL-980, JER-827, JER-828, YX-8000(모두, 미쓰비시 가가꾸사제), YD-8125, ZX-1059(모두, 신닛테츠 가가꾸사제), 에피클론(EPICLON)(등록상표)-830 및 에피클론(등록상표)-850(모두, DIC사제) 등의 시판품도 상기한 액상 에폭시 수지로서 입수가능하다.
시트 B의 점착성의 관점에서, 성분 (e)에서의 연화점이 60 내지 130℃인 에폭시 수지의 함유량은 바람직하게는 액상 에폭시 수지 100중량부당 20 내지 100중량부이고, 보다 바람직하게는 30 내지 60중량부이다.
시트 B의 성형성의 관점에서, 시트 B를 구성하는 에폭시 수지 조성물 중의 성분 (e)의 함유량은 바람직하게는 상기 수지 조성물을 기준으로 20 내지 35중량％이고, 보다 바람직하게는 25 내지 30중량％이다.
성분 (f)의 경화제로는, 성분 (e)의 에폭시 수지와 경화 반응을 일으키는 성분이 사용된다. 상기 경화제의 예로는, 페놀 수지, 산 무수물 및 아민 화합물을 들 수 있다. 이들 중에서도, 성분 (e)와의 반응성의 관점에서, 페놀 수지가 바람직하고, 시트 B의 성형성의 관점에서, 페놀 노볼락 수지, 페놀 비페닐렌 수지, 페놀 아르알킬 수지 및 페놀 나프톨 수지 등의 페놀 수지가 보다 바람직하고, 수지 조성물의 경화물의 신뢰성의 관점에서, 페놀 노볼락 수지 및 페놀 아르알킬 수지가 더욱 바람직하다.
성분 (f)가 페놀 수지인 경우, 수지 조성물의 경화물의 신뢰성의 관점에서, 성분 (e) 중의 에폭시기 1당량당 성분 (f) 중의 히드록실기의 합계가 0.8 내지 1.2당량이 되게 배합하는 것이 바람직하고, 0.9 내지 1.1당량이 보다 바람직하다.
성분 (e) 및 (f)와 함께 사용되는 성분 (g)의 무기 충전제로서는, 평균 입경이 0.3 내지 3㎛인 무기 충전제가 사용된다. 성분 (g)의 평균 입경은 성분 (c)의 무기 충전제와 동일한 방식으로 도출할 수 있다. 상기 무기 충전제로는, 그 재료가 예를 들어 석영 유리, 탈크, 실리카(예를 들어, 용융 실리카, 결정성 실리카), 알루미나, 질화알루미늄 및 질화규소 등의 분말 재료를 포함하는 무기 충전제가 사용된다. 그 중에서도, 무기 충전제의 분산성 및 시트 B의 성형성의 관점에서, 실리카가 바람직하고, 수지 조성물의 용융 유동성의 관점에서, 구형 용융 실리카가 보다 바람직하다. 또한, 무기 충전제의 분산성의 관점에서, 실란 커플링제로 미리 표면 처리된 실리카를 사용하는 것이 더욱 바람직하다. 실리카용 커플링제는 통상 사용되는 커플링제인 한, 특별히 한정되지 않는다.
수지 조성물의 경화물의 신뢰성의 관점에서, 시트 B를 구성하는 에폭시 수지 조성물 중의 성분 (g)의 함유량은 바람직하게는 상기 수지 조성물을 기준으로 30 내지 80중량％이고, 시트 B의 점착성 및 수지 조성물의 유동성의 관점에서, 보다 바람직하게는 상기 수지 조성물을 기준으로 50 내지 65중량％이다.
성분 (e) 내지 (g)와 함께 사용되는 성분 (h)의 가요성 부여제로서는, 시트 B에 가소성 및 가요성을 부여할 수 있는 재료가 사용된다. 이러한 작용을 발휘하는 재료로서는, 상기 성분 (d)의 가요성 부여제와 동일한 재료가 사용된다. 즉, 폴리아크릴산 에스테르 등의 각종 아크릴 공중합체, 및 스티렌 아크릴레이트계 공중합체, 부타디엔 고무, 스티렌-부타디엔 고무(SBR), 에틸렌-비닐 아세테이트 공중합체(EVA), 이소프렌 고무 및 아크릴로니트릴 고무 등의 고무질 중합체를 사용할 수 있다. 이들 중에서도, 성분 (e) 중의 용이한 분산성 및 성분 (e)와의 높은 반응성의 관점에서, 아크릴 공중합체가 바람직하게 사용된다. 이들 가요성 부여제는 1종을 단독으로 사용하거나, 이들의 2종 이상을 조합으로 사용한다.
시트 B의 가소성, 가요성 및 용융 점도의 관점에서, 시트 B를 구성하는 에폭시 수지 조성물 중의 성분 (h)의 함유량은 바람직하게는 상기 수지 조성물을 기준으로 4 내지 9중량％이다. 상기 수지 조성물에는, 성분 (e) 내지 (h) 이외에, 필요에 따라 경화 촉진제, 난연제, 및 카본 블랙을 비롯한 안료 등의 기타 첨가제를 적절히 배합할 수 있다.
시트 A 및 시트 B는 예를 들어 하기와 같이 제조할 수 있다.
각각의 시트 A 및 시트 B의 재료로서의 수지 조성물을, 각 성분이 균일하게 분산 및 혼합될 때까지 혼합하여 제조하고, 상기 제조된 수지 조성물을 시트로 형성한다. 이를 위한 형성 방법의 예로는, 상기 제조된 수지 조성물을 압출 성형에 의해 시트로 형성하는 방법, 및 상기 제조된 수지 조성물을 유기 용매 등에 용해 또는 분산시켜 바니시를 제조한 후, 상기 바니시를 폴리에스테르 등의 베이스 재료 상에 도포 및 건조시킴으로써 수지 조성물 시트를 얻는 방법을 들 수 있다. 이들 중에서도, 균일한 두께의 시트를 간편하고 용이하게 얻을 수 있다는 관점에서, 바니시의 도포에 의한 형성 방법이 바람직하다. 또한, 필요에 따라, 수지 조성물 시트의 표면을 보호하기 위해 폴리에스테르 필름 등의 이형 시트를 상기와 같이 형성된 수지 조성물 시트의 표면에 적층할 수 있고, 밀봉 시에 박리할 수 있다.
바니시의 제조에 사용될 수 있는 유기 용매의 예로는, 메틸 에틸 케톤, 아세톤, 시클로헥사논, 디옥산, 디에틸 케톤, 톨루엔 및 에틸 아세테이트를 들 수 있다. 이들 유기 용매는 1종을 단독으로 사용하거나, 이들의 2종 이상을 조합으로 사용한다. 통상, 유기 용매는 바람직하게는 바니시의 고형분 농도가 30 내지 60중량％가 되도록 사용된다.
두께 균일성과 잔존 용매량의 관점에서, 유기 용매를 건조시킨 후의 시트의 두께는 바람직하게는 5 내지 100㎛로 설정하고, 보다 바람직하게는 20 내지 70㎛이다. 이렇게 얻어진 수지 조성물 시트는, 필요에 따라 원하는 두께가 되도록 시트를 적층하여 사용할 수 있다. 즉, 시트 A 및 시트 B로는, 단층 구조의 상기 수지 조성물 시트를 사용할 수 있거나, 수지 조성물 시트를 적층하여 2층 이상의 다층 구조를 형성한 적층체를 사용할 수 있다. 그러나, 시트 A의 크기는 조건 (1)(바람직하게는, 조건 (1'))을 만족해야 하고, 시트 B의 크기는 조건 (2)(바람직하게는, 조건(2'))를 만족해야 하기 때문에, 시트 또는 적층체는 규정된 크기로 조정된다(도 1a 및 도 1b 참조).
상기와 같이 얻어진 시트 A 및 B를 사용한 본 발명의 전자 부품 장치의 제조 방법에서의 수지 밀봉 공정은, 예를 들어 도 2a 내지 2c 및 도 3a 내지 3d에 도시한 바와 같이 행해진다.
즉, 우선, 도 2a에 도시한 바와 같이, 패키지 기판(3) 상에 전자 부품(5)을, 패키지 기판의 접속용 전극부(도시하지 않음)가 전자 부품의 접속용 전극부(6)에 접속하도록 배치한다. 도면에서, 1은 상부 프레스판을 나타내고, 2는 챔버를 나타내고, 4는 하부 프레스판을 나타낸다.
다음으로, 도 2b에 도시한 바와 같이, 시트 A(7) 및 시트 B(8)를 포함하는 전자 부품 밀봉용 수지 조성물 시트를 전자 부품(5) 상에 적층한다. 여기서, 시트 A 및 B는, 도면에 도시한 바와 같이, 본 발명의 전자 부품 장치의 제조 방법에서 규정된 상기한 조건에 따라 전자 부품을 피복하도록 배치해야 한다. 이때, 전자 부품을 피복하도록 시트 B를 배치한 후에, 시트 B를 피복하도록 시트 A를 배치할 수 있거나, 시트 A와 시트 B를 미리 함께 적층한 상태에서 배치할 수 있다. 특히, 취급 등의 관점에서, 본 발명의 제조 방법에 사용되는 전자 부품 밀봉용 수지 조성물 시트가, 시트 A와 시트 B를 함께 적층한 상태에서 미리 적층 및 일체화시켜 얻어지는 시트이면, 상기 시트는 상기 제조 방법에서 보다 바람직하게 사용될 수 있다.
계속해서, 도 2c에 도시한 바와 같이, 상부 프레스판(1)의 이동에 의해 성형 장치의 챔버(2)를 밀폐한 후, 챔버(2) 내부를 감압 상태로 하고(도시한 화살표 방향으로 탈기됨), 70 내지 150℃ 범위로부터 선택되는 성형 온도에서 가열한다. 이러한 조작에 의해, 시트 A(7)의 점도가 2,000 내지 50,000Pa?s로 상승하고, 도 3a에 도시한 바와 같이, 시트 A(7)의 단부가 늘어뜨려져서 패키지 기판(3)에 접촉한다. 이러한 늘어뜨려짐에 의해, 시트 A(7)가 시트 B(8) 및 전자 부품(5)을 피복한 상태로 된다. 이때, 도면에 도시한 바와 같이, 시트 A(7)는 그의 피복에 의해 시트와 패키지 기판(3) 사이에 밀폐 공간을 형성하고, 상기 밀폐 공간 내에서 시트 B(8)는 저점도(20 내지 250Pa?s)의 겔로 변한다. 또한, 이러한 공정을 성공적으로 진행시키는 관점에서, 상기 챔버(2) 내부의 감압은 바람직하게는 0.01 내지 5kPa 범위에서 행한다.
이 상태에서, 도 3b에 도시한 바와 같이, 상부 프레스판(1)을 시트 A에 대해 프레스한다. 시트 A(7)와 전자 부품(5)을 부착시키는 관점에서, 상기 프레스는 바람직하게는 50 내지 1,000kPa의 압력 하에서 행한다. 이때, 온도는 70 내지 150℃ 범위로부터 선택되는 성형 온도로 설정하고, 프레스 시간은 1 내지 5분이 바람직하다.
그 후, 도 3c에 도시한 바와 같이, 챔버(2) 내부의 압력을 개방하면(밸브의 개방에 의해 도시한 화살표 방향으로 공기가 유입됨), 그 결과 시트 A(7)와 패키지 기판(3) 사이의 밀폐 공간 내에서 시트 B(8)가 용융물이 되고, 패키지 기판(3)과 전자 부품(5) 사이의 갭에 인입됨으로써, 접속용 전극부(범프)(6) 사이에 중공을 형성함이 없이 전자 부품(5)의 언더필이 행해진다. 이때, 시트 A(7)의 피복은 시트 B(8)의 용융물의 누설을 방지하는 지그의 역할을 하고, 오버몰드로서의 역할도 달성한다. 이러한 방식으로, 수지 조성물의 누설을 방지하는 지그를 필요로 하지 않고, 오버몰드 및 언더필을 용이하게 달성할 수 있다. 또한, 언더필 시에, 도 3c에 도시한 바와 같이, 챔버(2) 내부의 압력은 바람직하게는 전자 부품(5)의 휨을 억제하도록 프레스한 상태를 유지하면서 개방한다.
언더필 후, 시트 A 및 B 양자가 열경화되는 온도(150℃를 초과하는 온도, 바람직하게는, 155 내지 185℃의 열경화 온도)로 가열함으로써 수지 조성물(시트 A 및 B 양자의 용융물)을 열경화시켜, 수지 조성물의 경화물을 포함하는 밀봉 수지층(9)을 형성한다. 이러한 방식으로, 패키지 기판(3) 상의 복수의 전자 부품(5)이 수지 밀봉된 전자 부품 장치 집합체를 얻을 수 있다. 또한, 열경화는, 도 3d에 도시한 바와 같이, 상부 프레스판(1)의 압력으로부터 개방한 상태에서 행할 수 있지만, 도 3c에 도시한 바와 같이, 수지 조성물을 프레스한 상태를 유지하면서 열경화시키면, 전자 부품 장치 집합체의 휨이 억제되어 바람직하다. 또한, 신속하고 완전하게 열경화를 진행시키기 위해, 가열 시간은 바람직하게는 1 내지 3시간이다.
이러한 방식으로, 수지 밀봉 공정을 통해 얻어진 전자 부품 장치 집합체는, 마지막으로, 그의 수지 밀봉면에 다이싱 테이프를 적절히 부착한 후, 다이싱함으로써, 각각의 개별 전자 부품 장치를 얻을 수 있다(도시하지 않음).
<실시예>
이하, 실시예 및 비교예를 함께 설명한다. 그러나, 본 발명은 이들 실시예에 한정되지 않는다.
각각의 하기 성분 재료를 준비하였다.
[에폭시 수지 I]
비스페놀 A형 에폭시 수지(EXA-850CRP, DIC사제, 25℃에서의 점도: 4.4Pa?s, 에폭시 당량: 171).
[에폭시 수지 II]
비스페놀 A형 에폭시 수지(YL-980, 미쓰비시 가가꾸사제, 액상, 에폭시 당량: 186).
[에폭시 수지 III]
트리페닐메탄형 에폭시 수지(EPPN-501HY, 닛본 가야꾸사제, 연화점: 60℃, 에폭시 당량: 169).
[경화제 I]
페놀 노볼락 수지(ND-564, 메이와 가세이사(Meiwa Plastic Industries, Ltd.)제, 히드록실기 당량: 107, 연화점: 65℃).
[경화제 II]
페놀 노볼락 수지(GS-180, 군에이 가가꾸 고교사(Gun Ei Chemical Industry Co., Ltd.)제, 히드록실기 당량: 105, 연화점: 83℃).
[경화제 III]
페놀 아르알킬 수지(MEHC-7800S, 메이와 가세이사제, 히드록실기 당량: 174, 연화점: 76℃).
[무기 충전제 I]
평균 입경 5.8㎛, 최대 입경 24㎛의 구형 용융 실리카(FB-7SDC, 덴끼 가가꾸 고교 가부시끼 가이샤(Denki Kagaku Kogyo Kabushiki Kaisha)제).
[무기 충전제 II]
평균 입경 1.5㎛, 최대 입경 5.1㎛의 구형 용융 실리카(SO-32R, 애드마텍스사(Admatechs Company Limited)제).
[무기 충전제 III]
평균 입경 0.5㎛, 최대 입경 1.5㎛의 구형 용융 실리카(SO-25R, 애드마텍스사제).
[무기 충전제 IV]
3-글리시독시프로필트리메톡시실란으로 표면 처리된 무기 충전제 III.
[경화 촉진제 I]
테트라페닐포스포늄?테트라페닐보레이트.
[경화 촉진제 II]
2-페닐-4-메틸-5-히드록시메틸이미다졸(2PHZ-PW, 시꼬꾸사(Shikoku Corp.)제).
[가요성 부여제]
아크릴 공중합체(부틸 아크릴레이트:아크릴로니트릴:글리시딜 메타크릴레이트=85:8:7중량％로 이루어지는 공중합체, 중량 평균 분자량: 800,000).
상기 아크릴 공중합체는 하기와 같이 합성하였다. 즉, 부틸 아크릴레이트, 아크릴로니트릴 및 글리시딜 메타크릴레이트를 85:8:7의 충전 중량 비율(중량％)로 배합하고, 여기에 중합 개시제로서 2,2'-아조비스이소부티로니트릴을 배합하고, 메틸 에틸 케톤 중에서, 질소 기류 하에 70℃에서 5시간 및 80℃에서 1시간의 라디칼 중합을 행함으로써, 상기 아크릴 공중합체를 얻었다.
[수지 시트 1 내지 15의 제조]
상기 각 성분 재료를 하기 표 1 및 2에 나타내는 비율로 분산 또는 혼합하고, 각 성분 재료의 총량과 동일한 양의 메틸 에틸 케톤을 첨가하여 도포용 바니시를 제조하였다. 상기 바니시를, 두께 38㎛의 폴리에스테르 필름(MRF-38, 미쓰비시 쥬시사(Mitsubishi Plastics Industries, Ltd.)제)의 이형 처리면 상에 콤마 코터에 의해 도포하고, 건조시켜 두께 50㎛m의 수지 조성물 시트를 얻었다. 계속해서, 별도로 준비한 폴리에스테르 필름의 이형 처리면을 상기 수지 조성물 시트에 접합하고, 접합된 시트를 권취하였다. 그 후, 폴리에스테르 필름을 적절히 박리하면서, 상기 수지 조성물 시트를 롤 라미네이터에 의해 적층함으로써, 원하는 두께의 수지 조성물 시트(수지 시트 1 내지 15)를 얻었다. 이렇게 얻어진 수지 조성물 시트의 점도를, 회전형 점도계(레오스트레스 RS1, 하케사제)를 사용하여, 측정 온도 130℃, 갭 100㎛, 회전 콘 직경 20mm, 회전 속도 10s-1의 조건 하에서 측정하였다. 상기 측정 결과도 하기 표 1 및 2에 함께 나타낸다.
Figure pat00009
Figure pat00010
[실시예 1 내지 14 및 비교예 1 내지 9]
Si 칩(10mm(길이)×10mm(폭)×0.2mm(두께(t1)), 전자 부품 1개당의 체적(Vc)은 20mm3였음) 상에, 전자 부품으로서의 접속용 범프(직경: 0.5mm, 높이(t2): 0.1mm) 52개를 설치하고(전자 부품 1개에 탑재된 범프의 총 체적(Vb)은 1.0205mm3였음), 패키지 기판으로서의 에폭시 기판(70mm(길이)×70mm(폭)) 상에, 이 범프를 갖는 Si 칩 4개를 1mm 간격의 바둑판 패턴으로 배열 및 배치하였다(밀봉되는 전자 부품의 개수(n)은 4개이며, 전자 부품 탑재 영역의 X 방향의 길이(P)는 21mm이고, 전자 부품 탑재 영역의 Y 방향의 길이(Q)는 21mm였음)(도 1c 및 1d 참조).
계속해서, 시트 A 및 시트 B에 해당하는 수지 시트를 준비하였다. 또한, 상기 수지 시트는 후술하는 표 3 내지 5에 나타낸 크기 및 조성을 갖는 시트이며, 표 3 내지 5의 "조성" 란에서 시트 번호는, 표 1 및 2의 시트 번호를 가리킨다. 시트 A에 해당하는 수지 시트의 치수가 본 발명에 규정된 <조건 (1)>을 만족하는 경우, 표 3 내지 5의 "조건 (1)"의 란에 "A"로 표기하고, <조건 (1)>을 만족하지 않는 경우, "B"로 표기하였다. 또한, 시트 B에 해당하는 수지 시트의 치수가 본 발명에 규정된 <조건 (2)>를 만족하는 경우, 표 3 내지 5의 "조건 (2)"의 란에 "A"로 표기하고, <조건 (2)>를 만족하지 않는 경우, "B"로 표기하였다.
시트 A 및 시트 B에 해당하는 수지 시트를, 상기 시트의 중심 및 XY 평면 방향이 전자 부품 탑재 영역의 중심 및 XY 평면 방향과 일치하도록 배열하여, 전자 부품 탑재 영역을 피복하도록 전자 부품 상에 배치하였다. 상기 수지 시트의 배치 시에, 시트 A 및 시트 B가 일체식으로 적층된 적층체를 배치하고, 시트 B측이 전자 부품에 접촉하도록 배열하였다. 그 후, 성형 장치 내의 챔버를 2kPa로 감압하고, 추가로 하부 프레스판 및 상부 프레스판에 설치된 히터에 의해 130℃로 가열하였다. 챔버를 감압 상태로 유지하면서, 상부 프레스판을 상기 시트에 대해 130℃의 온도에서, 98kPa의 압력 하에 3분 동안 프레스한 후, 챔버 내의 압력을 개방함으로써, 패키지 기판과 전자 부품 사이의 갭에 용융 수지를 충전하였다(도 2a 내지 2c 및 도 3a 내지 3c 참조).
또한, 프레스의 압력을 개방하고, 수지 조성물을 열경화시켜(175℃, 1시간), 전자 부품을 밀봉(오버몰드 및 언더필)하고, 상온으로 자연 냉각시켜 전자 부품 장치 집합체를 얻었다(도 3d 참조).
마지막으로, 전자 부품 장치 집합체의 수지 밀봉면에 다이싱 테이프를 부착하고, 전자 부품 장치 집합체를 다이싱하여 전자 부품 장치를 얻었다.
이렇게 행해진 전자 부품 장치의 제조 공정에서, 수지 누설 및 언더필 충전성이 본 발명의 기준을 충분히 만족할 수 있었는지 여부를 하기와 같이 평가하였다. 얻어진 결과를 후술하는 표 3 내지 5에 함께 나타낸다.
[수지 누설]
얻어진 전자 부품 장치 집합체에 대해, 밀봉 수지가 에폭시 기판의 단부까지 유동한 경우, "B"로 등급화하고, 밀봉 수지가 에폭시 기판의 단부까지 유동하지 않은 경우, "A"로 등급화하였다. 밀봉 수지가 에폭시 기판의 단부까지 유동한 경우에는, 성형 장치를 오염시킬 가능성이 있다.
[언더필 충전성]
얻어진 전자 부품 장치에 대해, 패키지 기판측을 통해 광을 투과시킨 상태에서 현미경을 사용하여 언더필 부분을 관찰하고, 상기 장치에 대해, 보이드가 확인된 경우, "B"로 등급화하고, 보이드가 확인되지 않은 경우, "A"로 등급화하였다.
Figure pat00011
Figure pat00012
Figure pat00013
상기 표의 결과로부터, 특정한 점도 및 특정한 크기 조건을 만족하는 시트 A 및 시트 B를 사용한 실시예 1 내지 14는, 언더필 충전성능이 양호하고 수지 누설이 없는 밀봉을 달성할 수 있음을 알 수 있다.
반면, 시트 A의 점도가 본 발명에 규정된 하한 미만인 비교예 1은, 시트 A 자체가 수지 누설을 일으켰다. 시트 A의 점도가 본 발명에 규정된 상한을 초과하는 비교예 2 내지 4는, 시트 A가 가열되는 경우에도 연화되지 않고, 수지 누설을 방지하는 지그의 역할을 할 수 없었으며, 시트 B에 의한 언더필 충전성능이 불량하였다. 시트 B의 점도가 본 발명에 규정된 하한 미만인 비교예 5는, 시트 B가 점착성을 갖기 때문에, 전자 부품 상에 배치할 때 공기를 유입하기 쉽고, 이 공기가 밀봉 시에 언더필 부분으로 이동하여 언더필 불량을 일으켰다. 시트 B의 점도가 본 발명에 규정된 상한을 초과하는 비교예 6 및 7은, 수지가 언더필 부분으로 유동하지 않고, 언더필 충전성능이 불량하였다. 시트 A 및 시트 B가 본 발명에 규정된 특정한 점도를 만족하지만, 그 크기 조건을 만족하지 않는 비교예 8 및 9는, 언더필 충전성능 등이 불량하였다.
본 발명을 구체적인 실시형태를 참고로 상세하게 설명하였지만, 그의 사상 및 범위를 벗어나지 않고 다양한 변경 및 변형이 이루어질 수 있음은 당업자에게 명백할 것이다.
또한, 본 출원은 2010년 9월 6일에 출원된 일본 특허 출원 제2010-198623호에 기초하며, 그 내용은 본원에 참고로 도입된다.
본원에 인용된 모든 참고문헌은 그 전문이 본원에 참고로 도입된다.
또한, 본원에 인용된 모든 참고문헌은 전체로서 도입된다.
Ax: 시트 A의 X축 방향의 길이(mm)
Ay: 시트 A의 Y축 방향의 길이(mm)
Az: 시트 A의 두께(mm)
t1: 전자 부품의 두께(mm)
t2: 전자 부품의 접속용 전극부의 높이(mm)
P: 전자 부품 탑재 영역의 X 방향의 길이(mm)
Q: 전자 부품 탑재 영역의 Y 방향의 길이(mm)
n: 밀봉되는 전자 부품의 개수
Vc: 전자 부품 1개당의 체적(mm3)
Bx: 시트 B의 X축 방향의 길이(mm)
By: 시트 B의 Y축 방향의 길이(mm)
Bz: 시트 B의 두께(mm)
Vb: 전자 부품 1개에 탑재되는 범프의 총 체적(mm3)
1: 상부 프레스판
2: 챔버
3: 패키지 기판
4: 하부 프레스판
5: 전자 부품
6: 전자 부품의 접속용 전극부(범프)
7: 시트 A
8: 시트 B
9: 밀봉 수지층

Claims (10)

  1. 패키지 기판 상에 복수의 전자 부품을 어레이로 배치한 후, 상기 패키지 기판의 전자 부품 탑재 영역 상에 하기 (B)로 나타내어지는 열경화성 수지 조성물 시트(시트 B) 및 하기 (A)로 나타내어지는 열경화성 수지 조성물 시트(시트 A)를 순서대로 적층하되, 상기 전자 부품 탑재 영역의 중심 및 XY 평면 방향이 시트 A 및 B 양자의 중심 및 XY 평면 방향과 실질적으로 일치하도록 배열하는 공정;
    상기 배열 상태를 유지한 패키지 기판을 감압 하의 챔버 내에서 70 내지 150℃ 범위로부터 선택되는 성형 온도에서 가열하여, 상기 시트 A의 전체 둘레의 단부를 연화시키고, 패키지 기판에 접촉하도록 늘어뜨려 상기 시트 A의 전체 둘레로 둘러싸여진 공간을 밀폐하는 공정;
    이 늘어뜨려진 상태에서, 상기 시트 B 및 전자 부품을 피복한 시트 A를 프레스하는 공정;
    상기 챔버 내의 압력을 개방하여, 상기 시트 A와 패키지 기판 사이에 형성된 밀폐 공간 내에서, 상기 시트 B의 용융물에 의한 전자 부품의 언더필을 행하는 공정;
    언더필 후, 시트 A 및 B 양자의 수지 조성물을 열경화시켜, 패키지 기판 상의 복수의 전자 부품이 수지 밀봉된 전자 부품 장치 집합체를 얻는 공정; 및
    상기 전자 부품 장치 집합체를 다이싱하여 각각의 개별 전자 부품 장치를 얻는 공정을 포함하는, 전자 부품 장치의 제조 방법:
    (A) 상기 성형 온도에서의 점도가 2,000 내지 50,000Pa?s이고, 치수가 하기 조건 (1)을 만족하는 열경화성 수지 조성물 시트
    <조건 (1)>
    Figure pat00014

    상기 식에서, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이다.
    (B) 상기 성형 온도에서의 점도가 20 내지 250Pa?s이고, 치수가 하기 조건 (2)를 만족하는 열경화성 수지 조성물 시트
    <조건 (2)>
    Figure pat00015

    상기 식에서, Bx는 시트 B의 X축 방향의 길이(mm)이고, By는 시트 B의 Y축 방향의 길이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이다.
  2. 제1항에 있어서, 상기 시트 A의 치수가 하기 조건 (1')를 만족하는, 전자 부품 장치의 제조 방법.
    <조건 (1')>
    Figure pat00016

    상기 식에서, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이고, Az는 시트 A의 두께(mm)이고, t1은 전자 부품의 두께(mm)이고, t2는 전자 부품의 접속용 전극부의 높이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Vc는 전자 부품 1개당의 체적(mm3)이고, n은 밀봉되는 전자 부품의 개수이다.
  3. 제1항에 있어서, 상기 시트 B의 치수가 하기 조건 (2')를 만족하는, 전자 부품 장치의 제조 방법.
    <조건 (2')>
    Figure pat00017

    상기 식에서, Bx는 시트 B의 X축 방향의 길이(mm)이고, By는 시트 B의 Y축 방향의 길이(mm)이고, Bz는 시트 B의 두께(mm)이고, t1은 전자 부품의 두께(mm)이고, t2는 전자 부품의 접속용 전극부의 높이(mm)이고, P는 전자 부품 탑재 영역의 X 방향의 길이(mm)이고, Q는 전자 부품 탑재 영역의 Y 방향의 길이(mm)이고, Vb는 전자 부품 1개에 탑재된 범프(접속용 전극부)의 총 체적(mm3)이고, Vc는 전자 부품 1개당의 체적(mm3)이고, n은 밀봉되는 전자 부품의 개수이고, Ax는 시트 A의 X축 방향의 길이(mm)이고, Ay는 시트 A의 Y축 방향의 길이(mm)이다.
  4. 제1항에 있어서, 상기 챔버 내의 감압이 0.01 내지 5kPa 범위인, 전자 부품 장치의 제조 방법.
  5. 제1항에 있어서, 상기 프레스 공정이 50 내지 1,000kPa의 압력 하에서 행해지는, 전자 부품 장치의 제조 방법.
  6. 제1항에 있어서, 시트 A 및 B 양자가 열경화되는 온도가 150℃를 초과하는 온도인, 전자 부품 장치의 제조 방법.
  7. 제1항에 있어서, 상기 시트 A가 하기 성분 (a) 내지 (d)를 포함하는 에폭시 수지 조성물을 포함하는 수지 조성물 시트인, 전자 부품 장치의 제조 방법.
    (a) 25℃에서의 점도가 1.0 내지 10.0Pa?s인 에폭시 수지,
    (b) 경화제,
    (c) 하기 성분 (c1) 내지 (c3)을 포함하고, 성분 (c2) 및 (c3)의 총 함유량이 성분 (c1) 100중량부당 2 내지 60중량부인 무기 충전제, 및
    (c1) 평균 입경이 5 내지 20㎛인 무기 충전제,
    (c2) 평균 입경이 1 내지 3㎛인 무기 충전제, 및
    (c3) 평균 입경이 0.3 내지 0.8㎛인 무기 충전제,
    (d) 가요성 부여제.
  8. 제1항에 있어서, 상기 시트 B가 하기 성분 (e) 내지 (h)를 포함하는 에폭시 수지 조성물을 포함하는 수지 조성물 시트인, 전자 부품 장치의 제조 방법.
    (e) 연화점이 60 내지 130℃인 에폭시 수지 및 액상 에폭시 수지의 혼합물,
    (f) 경화제,
    (g) 평균 입경이 0.3 내지 3㎛인 무기 충전제, 및
    (h) 가요성 부여제.
  9. 제1항에 따른 방법에 사용되는 전자 부품 밀봉용 수지 조성물 시트이며, 상기 수지 조성물 시트가 상기 시트 A와 상기 시트 B를 포함하는 시트 세트인, 전자 부품 밀봉용 수지 조성물 시트.
  10. 제1항에 따른 방법에 사용되는 전자 부품 밀봉용 수지 조성물 시트이며, 상기 수지 조성물 시트가 상기 시트 A와 상기 시트 B를 적층 및 일체화시켜 얻어지는, 전자 부품 밀봉용 수지 조성물 시트.
KR20110090033A 2010-09-06 2011-09-06 전자 부품 장치의 제조 방법 및 전자 부품 밀봉용 수지 조성물 시트 Abandoned KR20120024507A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010198623A JP5349432B2 (ja) 2010-09-06 2010-09-06 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
JPJP-P-2010-198623 2010-09-06

Publications (1)

Publication Number Publication Date
KR20120024507A true KR20120024507A (ko) 2012-03-14

Family

ID=44677611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110090033A Abandoned KR20120024507A (ko) 2010-09-06 2011-09-06 전자 부품 장치의 제조 방법 및 전자 부품 밀봉용 수지 조성물 시트

Country Status (6)

Country Link
US (1) US8938878B2 (ko)
EP (1) EP2426707A1 (ko)
JP (1) JP5349432B2 (ko)
KR (1) KR20120024507A (ko)
CN (1) CN102386111B (ko)
TW (1) TW201218288A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066611A (ko) * 2017-09-29 2020-06-10 나가세케무텍쿠스가부시키가이샤 실장 구조체의 제조 방법 및 이것에 이용되는 적층 시트

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013147589A (ja) * 2012-01-20 2013-08-01 Nitto Denko Corp 電子部品封止用樹脂組成物シートおよびそれを用いた電子部品装置の製法
JP6362834B2 (ja) * 2012-07-17 2018-07-25 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 半導体装置の製造方法
JP2014103257A (ja) * 2012-11-20 2014-06-05 Nitto Denko Corp 電子部品装置の製造方法、及び、電子部品装置
JP6050103B2 (ja) * 2012-11-29 2016-12-21 ミカド機器販売株式会社 真空加熱加圧封止成形装置及び真空加熱加圧封止成形方法
WO2014195819A1 (en) * 2013-06-06 2014-12-11 Koninklijke Philips N.V. Light emitting diode laminated with a phosphor sheet and manufacturing method thereof
JP2015032648A (ja) * 2013-08-01 2015-02-16 日東電工株式会社 半導体装置の製造方法
JP6066856B2 (ja) * 2013-08-01 2017-01-25 日東電工株式会社 半導体装置の製造方法、及び、封止用シート
WO2015098842A1 (ja) * 2013-12-26 2015-07-02 日東電工株式会社 半導体装置の製造方法
WO2015098838A1 (ja) * 2013-12-26 2015-07-02 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート
JP6484061B2 (ja) * 2014-02-26 2019-03-13 日東電工株式会社 電子部品パッケージの製造方法
US10239739B2 (en) 2015-03-06 2019-03-26 Walmart Apollo, Llc Motorized transport unit worker support systems and methods
WO2016158760A1 (ja) 2015-03-31 2016-10-06 東レ株式会社 電子部品用樹脂シート、保護フィルム付電子部品用樹脂シートならびに半導体装置およびその製造方法
JP7203481B2 (ja) * 2015-08-28 2023-01-13 株式会社レゾナック 電子部品装置の製造方法
JP2018046231A (ja) * 2016-09-16 2018-03-22 イビデン株式会社 プリント配線板
JP2018046230A (ja) * 2016-09-16 2018-03-22 イビデン株式会社 プリント配線板
CN110383466A (zh) * 2017-03-03 2019-10-25 琳得科株式会社 密封片及半导体装置的制造方法
TW201842008A (zh) * 2017-03-15 2018-12-01 日商住友電木股份有限公司 樹脂片、疊層樹脂片及樹脂組成物
JP6935687B2 (ja) * 2017-06-23 2021-09-15 株式会社村田製作所 積層セラミック電子部品の製造方法
KR102732191B1 (ko) * 2019-08-09 2024-11-19 나가세케무텍쿠스가부시키가이샤 몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법
JP6856787B1 (ja) * 2020-01-29 2021-04-14 住友化学株式会社 電子部品の製造方法
JP7436240B2 (ja) * 2020-02-21 2024-02-21 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
EP4287250A4 (en) * 2021-02-01 2025-03-05 Nagase Chemtex Corp METHOD FOR SEALING ELECTRONIC COMPONENT MOUNTING SUBSTRATE, AND THERMOSETTING SHEET
KR20240113761A (ko) 2021-11-29 2024-07-23 아티엔스 가부시키가이샤 보호 시트, 전자 디바이스 패키지 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
EP0771023A3 (en) * 1995-10-27 1999-03-24 Honeywell Inc. Method of applying a protective coating on a semiconductor integrated circuit
JPH09260433A (ja) * 1996-03-22 1997-10-03 Nitto Denko Corp 半導体装置の製法およびそれによって得られた半導体装置
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2001107009A (ja) * 1999-09-30 2001-04-17 Three M Innovative Properties Co 熱硬化性接着剤組成物及びそれを用いた接着構造
JP2004523893A (ja) * 2000-11-14 2004-08-05 ヘンケル　ロックタイト　コーポレイション ウェーハ塗布用融剤兼アンダーフィル材、ならびにそれを用いて製造された積層電子組立体
JP5035580B2 (ja) 2001-06-28 2012-09-26 ナガセケムテックス株式会社 弾性表面波デバイスおよびその製法
JP2003249509A (ja) * 2002-02-26 2003-09-05 Asuriito Fa Kk 半導体封止方法および封止された半導体
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
US7495344B2 (en) * 2004-03-18 2009-02-24 Sanyo Electric Co., Ltd. Semiconductor apparatus
JP4754185B2 (ja) * 2004-05-27 2011-08-24 リンテック株式会社 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
JP5047324B2 (ja) 2010-03-25 2012-10-10 京セラ株式会社 カード固定装置及び携帯端末機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066611A (ko) * 2017-09-29 2020-06-10 나가세케무텍쿠스가부시키가이샤 실장 구조체의 제조 방법 및 이것에 이용되는 적층 시트

Also Published As

Publication number Publication date
US20120055015A1 (en) 2012-03-08
CN102386111A (zh) 2012-03-21
CN102386111B (zh) 2015-04-22
TW201218288A (en) 2012-05-01
JP2012059743A (ja) 2012-03-22
EP2426707A1 (en) 2012-03-07
US8938878B2 (en) 2015-01-27
JP5349432B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
KR20120024507A (ko) 전자 부품 장치의 제조 방법 및 전자 부품 밀봉용 수지 조성물 시트
US8922031B2 (en) Thermosetting encapsulation adhesive sheet
CN101490829B (zh) 电子部件用粘合剂、半导体芯片层叠体的制造方法及半导体装置
US7560821B2 (en) Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
JP4989402B2 (ja) 中空型デバイス封止用樹脂組成物シートおよびそれを用いて封止した中空型デバイス
US20120296010A1 (en) Encapsulating sheet and electronic device
TWI619209B (zh) Packaging material with semiconductor package substrate, semiconductor device, and method of manufacturing semiconductor device
CN107210274B (zh) 密封用膜及使用该密封用膜的电子部件装置
KR20110082558A (ko) 반도체 장치의 제조방법 및 반도체 장치
TWI763877B (zh) 半導體密封用熱硬化性環氧樹脂薄片、半導體裝置及其製造方法
WO2014136720A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
JP5180162B2 (ja) 電子部品封止用シート状エポキシ樹脂組成物およびそれにより得られた電子部品装置集合体ならびに電子部品装置
JP2013147589A (ja) 電子部品封止用樹脂組成物シートおよびそれを用いた電子部品装置の製法
KR20180048674A (ko) 수지 조성물, 경화물, 봉지용 필름 및 봉지 구조체
JP2012007007A (ja) ダイボンド剤組成物及び半導体装置。
KR102518301B1 (ko) 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법
TW202045676A (zh) 接著劑組成物、膜狀接著劑、接著片及半導體裝置的製造方法
JP7099453B2 (ja) 封止用フィルム、封止構造体及び封止構造体の製造方法
WO2010131655A1 (ja) 接着シート
WO2019150446A1 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
TW202032674A (zh) 半導體裝置的製造方法、膜狀接著劑、接著膜及切晶-黏晶一體型膜
JP2011035313A (ja) 電子部品装置集合体およびその製造方法
TWI824114B (zh) 密封用薄片
KR20190103870A (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
JP7124819B2 (ja) 封止用フィルム、封止構造体及び封止構造体の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110906

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160905

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110906

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170810

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180227

PC1904 Unpaid initial registration fee