[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20110014540A - 전자 디바이스 제조 - Google Patents

전자 디바이스 제조 Download PDF

Info

Publication number
KR20110014540A
KR20110014540A KR1020100133063A KR20100133063A KR20110014540A KR 20110014540 A KR20110014540 A KR 20110014540A KR 1020100133063 A KR1020100133063 A KR 1020100133063A KR 20100133063 A KR20100133063 A KR 20100133063A KR 20110014540 A KR20110014540 A KR 20110014540A
Authority
KR
South Korea
Prior art keywords
layer
dielectric
porous
porogen
dielectric layer
Prior art date
Application number
KR1020100133063A
Other languages
English (en)
Inventor
다나 에이. 그론벡
마이클 케이. 갤러거
제프리 엠. 칼버트
티모시 지. 애덤스
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨
Publication of KR20110014540A publication Critical patent/KR20110014540A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

어퍼처(aperture)의 에칭 및 금속 충전후 기공을 형성하는 예비-다공성 유전체 물질의 다중층을 사용하여 전자 디바이스(electronic device)를 제조하는 방법이 제공된다. 예비-다공층은 순차적으로 또는 단일 공정 단계동안 기공을 형성할 수 있다. 이러한 예비-다공성 유전층은 기공 형성후 저 유전 상수를 제공할 뿐만 아니라 에칭 속도차를 제공하도록 선택된다. 이와 같은 예비-다공성 유전층의 다중층을 가지는 구조가 또한 제공된다.

Description

전자 디바이스 제조{Electronic device manufacture}
본 발명은 일반적으로 전자 디바이스의 제조 분야에 관한 것이다. 특히, 본 발명은 저유전 상수 물질을 함유하는 집적회로 장치의 제조에 관한 것이다.
전자 디바이스가 더욱 소형화됨에 따라, 전자 산업에서 전자 부품, 예를 들어 집적회로, 회로판, 멀티칩 모듈(multichip module), 칩 시험 장치 등에서 전기 성능, 예를 들어 크로스토크(crosstalk) 또는 정전 결합(capacitive coupling)을 떨어뜨리지 않고 회로 밀도(density)를 증가시키며, 또한 이들 부품에서 시그널 (signal) 전달 속도를 증가시키려는 요구가 계속되고 있다. 이러한 목표를 성취하는 하나의 방법은 부품에 사용된, 층간 또는 금속간 절연 물질의 유전 상수를 감소시키는 것이다.
전자 디바이스, 특히 집적회로의 제조에 있어서 다양한 유기 및 무기 다공성 유전체 물질이 당업계에 공지되었다. 적합한 무기 유전체 물질은 이산화규소 및 유기 폴리실리카를 포함한다. 적합한 유기 유전체 물질은 폴리이미드, 폴리아릴렌 에테르, 폴리아릴렌, 폴리시아누레이트, 폴리벤즈아졸, 벤조사이클로부텐, 폴리(플루오로알칸)과 같은 불소화 물질 등의 열경화성 수지를 포함한다. 유기 폴리실리카 유전체 중에서, 메틸 실세스퀴옥산과 같은 알킬 실세스퀴옥산이 유전 상수가 낮기 때문에 그 중요성이 증가하고 있다.
층간 또는 금속간 절연 물질의 유전 상수를 감소시키는 방법은 절연막내에 매우 작고 균일하게 분산된 기공(pore) 또는 보이드(void)를 도입하는 것이다. 일반적으로, 이러한 다공성 유전체 물질은 먼저 제거가능한 포로겐을 B-단계 (staged) 유전체 물질에 도입하고, 제거가능한 포로겐을 함유하는 B-단계 유전체 물질을 기판상에 배치하며, B-단계 유전체 물질을 경화시킨 다음, 포로겐을 제거하여 다공성 유전체 물질을 형성함으로써 제조될 수 있다. 예를 들어, 미국 특허 제 6,271,273호(You 등) 및 6,420,441호(Allen 등)에는 다공성 유전체 물질을 함유하는 집적회로의 형성방법이 개시되어 있다. 예를 들어 제거가능한 폴리머를 유리화(vitrifying) 유전체 매트릭스에 그라프팅하고 매트릭스 경화후 폴리머를 제거하는 것과 같이, 다공성 유전체 물질을 형성하는 다른 방법이 공지되었다.
다공성 유전체 물질이 형성된 후, 이것은 패턴화하고 어퍼처(aperture)를 에칭하며 임의로 베리어(barrier) 층 및/또는 시드(seed) 층을 도포하고 어퍼처를 금속화하거나 충전하며 금속화 층을 평탄화한 다음 캡층 또는 에칭 중단부(etch stop)를 도포하는 통상의 처리 조건에 적용된다. 다층 스택에서, 이러한 공정은 목적하는 수준의 디바이스가 얻어질 때까지 반복된다. 다공성 유전층을 형성하기 위해 제거가능한 물질이 사용된 경우, 상기 통상적인 공정은 각 유전층의 도포후 제거가능한 물질이 제거되는 것을 필요로 한다. 도 1a 내지 1c는 금속 스터드 (15)를 구비한 기판(10)상에 배치된 기공 또는 보이드(21)을 가지는 통상적으로 제조된 유전체 물질을 사용하여 집적회로를 제조하는 선행 기술의 방법을 나타낸다. 전형적인 방법에서, 반사방지 코팅이 임의로 다공성 유전층의 표면에 도포된다. 그후, 포토레지스트는 반사방지 코팅 또는 다공성 유전층의 표면에 도포되며, 포토레지스트는 다공성 유전층의 패턴화를 위해 노광된다. 패턴화후, 다공성 유전층을 에칭하여 어퍼처를 제공한 후, 포토레지스트를 제거한다. 도 1b는 어퍼처(25)를 형성하기 위해 에칭한 후 포토레지스트를 제거하여 통상적으로 제조된 다공성 유전체 물질(20)을 나타낸다. 도 1c는 구리와 같은 금속(30)이 유전체 물질(20)의 어퍼처를 충전하는 통상적인 공정의 또 다른 단계를 나타낸다.
특정 상황에서 상기 다공성 물질이 가지는 한가지 문제점은 다공성 유전체 물질내로 에칭된 어퍼처가 유전체 물질내 기공으로 인해 측벽이 거칠다는 것이다. 이러한 측벽 거칠기는 베리어 또는 시드층과 같은 금속층의 후속 침착을 어렵게 만든다. 베리어 또는 시드층은 전형적으로 눈에 띄는 라인 형태로 화학적으로 또는 물리적으로 증착된다. 어퍼처 측벽의 거칠기는 베리어 및/또는 시드층에 불연속성을 야기한다. 이러한 불연속성은 전자 디바이스의 제조에서 후속 공정 단계 및 성능에 불리하게 영향을 미칠 수 있다. 미국 특허 제 6,596,467호(Gallagher 등)는 금속 침착 및 평탄화후 유전체 물질로부터 포로겐을 제거하여 이러한 문제를 해결하였다. 그러나, 이러한 시도는 집적회로 제조동안 발생하는 다른 문제들을 해결하지 못했다.
다공성 유기 폴리실리카 유전체 물질을 포함한 특정의 다공성 유전체 물질의 단점은 제조 단계에 사용되는 화학적 기계적 평탄화("CMP", chemical mechanical planarization)와 같은 평탄화 기술에 충분한 저항성을 제공할 수 없거나, 이러한 유전체 물질로부터 포토레지스트를 제거하는 동안 산소 플라즈마와 같은 에칭에 충분한 저항성을 제공할 수 없다는 것이다. 이에 대한 하나의 해결책은 목적하는 특성을 제공하기 위해 유전체 물질의 상부에 다른 물질의 층(즉, 캡층)을 사용하는 것이다. 캡층은 특히 다공성 유전체 물질이 사용되는 경우 단일 또는 이중 대머신(damascene) 공정 모두에 유용하다. 이들 층은 임의의 표면 결함을 충전하여 유전체 표면을 평탄화하고, 유전체 필름의 표면에 접속성 (connectivity)을 가진 공극(porosity)을 씰링하도록 유전체보다 더 조밀한 매트릭스를 제공하며(후속 공정으로부터의 잔사가 다공성 유전체내로 침입하는 것을 방지함), 후속 도포된 물질 층과의 접착성을 향상시키고, 후속 공정 단계에 충분한 저항성을 가진 하드마스크(hardmask), 및 광이미지화 패턴, 캡층 및 유전체의 연속 층들 사이에 연속적인 선택적 패턴을 전사시키도록 하드마스크와 하부 다공성 유전층 사이에 에칭 차이를 제공한다. 적합한 캡층 조성물은 필요한 두께 범위(예: 100 내지 600 Å)에서 양호한 코팅 균일성을 제공할 수 있어야 하며 저유전 상수(κ≤3.5)을 가져야 한다.
최근, 폴리(아릴렌 에테르)와 같은 특정 유기 캡층들이 제시되었지만, 전형적인 캡층들은 이산화규소, 실리콘 카바이드, 질화규소, 실리콘 옥시나이트라이드 등을 기본으로 한다. 통상적으로, 유기-무기 또는 무기-유기층이 에칭 선택성을 제공하기 위해 사용된다. 예를 들어, 유기 캡층이 무기 유전층상에 사용되며, 마찬가지로, 무기 캡층이 유기 유전체 물질상에 사용된다. 특히, 통상적인 폴리(아릴렌 에테르) 유전체 물질은 비-다공성 메틸 실세스퀴옥산 캡핑층을 가질 수 있거나, 다르게는 통상의 메틸 실세스퀴옥산 유전층이 비-다공성 폴리(아릴렌 에테르) 캡핑층을 가질 수 있다. 이러한 교대 유기-무기 층 구조는 열 팽창 계수("CTE")가 미스매치한 문제를 가지며, 이에 따라 상기 구조가 실패할 가능성이 있다.
사용된 유전체 물질의 CTE와 실질적으로 매치하는 CTE를 가지는 캡층을 가지는 것이 요망된다. 또한 스택의 총 유전 상수를 가능한 낮게 유지하기 위하여 통상적인 캡층보다 유전 상수가 낮은 캡층을 가지는 것이 요망된다.
발명의 요약
유전층과 캡층의 열팽창 계수를 실질적으로 매치하는 한 방법은 양 층에 대해 동일한 조성물을 사용하는 것이다. 그러나, 양 층에 동일한 조성물을 사용하는 것은 층 간에 충분한 에칭차를 제공하지 못한다. 본 출원인은 유사한 매트릭스 조성물이 유전층 및 에칭 차별층, 예를 들어 캡층, 하드마스크, 에칭 중단부 등의 둘 다에 대해 사용될 수 있음을 발견하였다. 이러한 층 간의 적합한 에칭차는 유전체 물질 조성물, 에칭 차별 물질 조성물 또는 이 둘 다에 특정의 제거가능한 물질을 사용함으로써 이룰 수 있다.
본 발명은 제 1 포로겐을 포함하는 제 1 유전층 및 제 2 포로겐을 포함하는 제 2 유전층을 가지는 구조를 제공한다. 또한, 포로겐을 포함하는 유전체 물질의 제 1 층 및 희생 물질을 포함하는 제 2 층, 제 2 층상의 제 3 무기층을 가지는 구조가 제공된다.
또한, 본 발명은 a) 제 1 포로겐을 포함하는 제 1 유전체 물질층을 기판상에 배치하고; b) 제 1 유전체 물질층상에 제 2 포로겐을 포함하는 제 2 유전체 물질층을 배치하는 단계를 포함하여, 전자 디바이스를 제조하는 방법을 제공한다. a) 포로겐을 포함하는 유전체 물질의 제 1 층을 기판상에 배치하고; b) 제 1 층상에 희생 물질을 포함하는 제 2 층을 배치하며; c) 제 2 층상에 제 3 무기층을 배치하는 단계를 포함하여, 전자 디바이스를 제조하는 방법이 또한 제공된다.
본 발명은 또한 a) 제 1 포로겐을 포함하는 제 1 유전체 물질층을 기판상에 배치하고; b) 제 1 유전체 물질층상에 제 2 포로겐 또는 희생 물질을 포함하는 제 2 유전체 물질층을 배치하며; c) 제 1 및 제 2 유전체 물질 층을 패턴화하여 어퍼처(aperture)를 제공하고; d) 어퍼처내 제 1 및 제 2 유전체 물질의 표면상에 베리어층을 증착시키고; e) 금속을 어퍼처에 침착시키는 단계를 포함하여, 전자 디바이스를 제조하는 방법을 제공하며, 여기에서, 제 1 포로겐, 제 2 포로겐 및 희생 물질은 베리어층을 제공하기에 적절한 활성 부위를 가진다.
또한 본 원에, a) 유전체 물질층을 기판상에 배치하고; b) 유전체 물질층을 패턴화하여 어퍼처를 제공하며; c) 어퍼처에 베리어층을 침착시키고; d) 어퍼처에 구리를 침착시켜 어퍼처를 충전한 후; e) 구리를 평탄화하고; f) 베리어층을 구리 표면상에 선택적으로 침착시키는 단계를 포함하여, 전자 디바이스를 제조하는 방법이 개시된다. 본 발명은 또한 집적회로 제조시 구리 표면상에 베리어층을 선택적으로 제공하는 방법을 제공한다.
추가로, 본 발명은 기판; 유전층의 상부 표면으로부터 유전층내로 하향 연장된 어퍼처를 포함하며 기판 표면상에 배치된 유전층; 유전층의 상부 표면과 실질적으로 평탄한 상부 표면을 가지며 어퍼처에 배치된 구리; 및 구리의 상부 표면상에 선택적으로 배치된 베리어층을 포함하는 구조를 제공한다.
본 발명은 저유전 상수 물질을 함유하는 집적회로 장치의 제조에 관한 것이다.
도 1a 내지 1c는 다공성 유전층을 사용한 선행기술을 예시하는, 집적회로 장치의 일부에 대한 스케일화하지 않은 단면도를 나타낸다.
도 2a 내지 2j는 본 발명의 방법에서 다수의 단계를 예시하는 집적회로 장치의 일부에 대한 스케일화하지 않은 단면도를 나타낸다.
도 3a 내지 3c는 스케일화하지 않은, 본 발명의 또 다른 구체예에 대한 단면도를 나타낸다.
도 4a 내지 4c는 스케일화하지 않은, 본 발명의 또 다른 구체예에 대한 단면도를 나타낸다.
도 5는 본 발명의 또 다른 구체예를 예시하는 집적회로 장치의 일부에 대한 스케일화하지 않은 단면도를 나타낸다.
본 명세서 전반에 걸쳐 사용된 하기 약어들은 달리 명시되지 않는 한 다음과 같은 의미를 갖는다: ℃ = 섭씨온도; UV = 자외선; ㎚ = 나노미터; g = 그램; wt% = 중량 퍼센트; ℓ= 리터; ㎛ = 미크론 = 마이크로미터; rpm = 분당 회전수; N = 노르말; ca. = 약; DI = 탈이온; ppm = 백만당 부.
용어 "(메트)아크릴"은 아크릴 및 메타크릴 둘 다를 포함하며, 용어 "(메트)아크릴레이트"는 아크릴레이트 및 메타크릴레이트 둘 다를 포함한다. 마찬가지로, 용어 "(메트)아크릴아미드"는 아크릴아미드 및 메타크릴아미드 둘 다를 포함한다. 용어 "알킬"은 직쇄, 측쇄 및 사이클릭 알킬 그룹을 포함한다. 본 명세서를 통해 사용된 "피처(feature)"는 기판상의 기하구조를 의미한다. "어퍼처"는 비어 및 트렌치와 같은 매입된(recessed) 피처를 의미한다.
용어 "포로겐"은 기공 형성 물질, 즉 예를 들어 후에 제거되어 유전체 물질에 기공, 보이드 또는 자유 체적을 생성하는, 유전체 물질에 분산된 폴리머 물질과 같은 물질을 의미한다. 용어 "기공" 및 "보이드"는 본 명세서를 통해 혼용하여 사용된다. 본 명세서에 사용된 용어 "제거가능한 물질"은 포로겐 및 희생 물질을 포함하는 유전체 물질로부터 제거되어 다공성 유전층을 형성하는 물질을 말한다. "희생 물질"은 기판상에 위치하며 나중에 제거되어 에어 갭(air gap)을 형성하는 물질층을 형성하는 물질을 의미한다.
"가교제(cross-linker)" 및 "가교결합제(cross-linking agent)"는 명세서 전반에 걸쳐 혼용하여 사용된다. "폴리머"는 폴리머 및 올리고머를 의미하고, 호모폴리머 및 코폴리머를 또한 포함한다. 용어 "올리고머" 및 "올리고머릭"은 다이머, 트리머, 테트라머 등을 의미한다. "모노머"는 중합될 수 있는, 에틸렌적으로 또는 아세틸렌적으로 불포화된 화합물 또는 축합에 의해 중합될 수 있는 다른 화합물을 의미한다. 이러한 모노머는 축합에 의해 중합될 수 있는 하나 이상의 이중 또는 삼중 결합을 함유할 수 있다.
용어 "B-단계"란 경화되지 않은 유전체 물질을 의미한다. "경화되지 않은"이란 중합되거나 경화되어 코팅 또는 필름과 같은 고분자량 물질을 형성할 수 있는 물질을 의미한다. 본 원에 사용된 "부분적으로 경화된"이란 B-단계 유기 폴리실리카 수지를 용해시키기에 적합한 용매와 접촉시 필름 두께의 단지 1% 이하가 손실되도록 충분히 경화된 유전체 물질의 필름 또는 코팅을 의미한다. 이러한 부분적으로 경화된 필름 또는 코팅은 후속 공정 단계 동안 추가로 경화될 수 있다. "필름" 및 "층"은 본 명세서를 통해 혼용하여 사용된다. B-단계 물질은 모노머, 올리고머 또는 이들의 혼합물일 수 있다. B-단계 물질은 또한 모노머, 올리고머 또는 모노머와 올리고머의 혼합물과 폴리머 물질의 혼합물을 포함하는 것으로 의도된다.
달리 언급되지 않는 한, 모든 양은 중량 퍼센트이며, 모든 비도 중량에 의한다. 모든 수치 범위는 포괄적이고 임의의 순서로 조합될 수 있으나, 단 이러한 수치 범위는 합하여 100% 이하가 되도록 제한됨이 자명하다.
본 발명은 복수개의 다공층을 가지는 다층 유전체 스택을 형성하는 방법을 제공하며, 여기에서, 다공층은 유전체 스택이 생성된 후 형성된다. 본 출원인은 제 1 예비-다공성(pre-porous) 유전층이 기판에 도포될 수 있으며 제 2 예비 다공성 유전층이 제 1 예비-다공성 유전층의 표면에 도포될 수 있음을 알아냈다. 필요에 따라 연달은 예비-다공성 유전층이 가해질 수 있다. "예비-다공성 유전" 물질 또는 층이란 특정 조건하에 제거되어 상응하는 비다공성 유전층에 비해 감소된 유전 상수를 가지는 다공성 유전층을 제공하는 포로겐과 같은 제거가능한 물질을 포함하는 유전체 물질을 의미한다. 유전층은 어떤 적합한 두께를 가질 수 있다. 이러한 두께는 다른 고려 사항중에서도 목적하는 절연성, 선택된 특정 유전체 물질 및 형성된 디바이스 디자인에 따라 달라질 것이다. 전형적으로, 이러한 예비-다공성 유전체 조성물은 제거가능한 물질을 함유한다. 따라서, 본 발명은 제거가능한 제 1 물질을 포함하는 제 1 유전층 및 제거가능한 제 2 물질을 포함하는 제 2 유전층을 포함하는 구조를 재공한다. 특히 유용한 제거가능한 물질은 포로겐이다. 한 구체예로, 제 1 및 제 2 유전층은 둘 다 무기물이다.
예비-다공성 유전층의 스택 형성후, 다공성 유전층이 예비-다공성 유전층으로부터 형성된다. 다공성 유전체 스택을 가지는 구조를 이루기 위해, 구조는 각 유전층으로부터 제거가능한 물질을 적어도 부분적으로 제거하는 조건에 놓여진다. 전형적으로, 제거가능한 물질은 에칭 단계후 제거된다. 다른 구체예로, 제거가능한 물질은 어퍼처 충전 금속화 및 평탄화 단계후 제거된다.
바람직하게, 제거가능한 물질은 먼저 최상부 유전층으로부터 적어도 부분적으로 제거되고, 이어서 다음 층으로부터 제거가능한 물질이 적어도 부분적으로 제거되며, 이 공정은 스택 아래쪽으로도 계속된다. 그 다음 하부 유전층내 제거가능한 물질의 제거가 시작하기 전에 위에 놓여 있는 유전층으로부터 제거가능한 물질이 완전히 제거될 필요는 없다. 특정 조건하에서, 인접층으로부터 제거가능한 물질은 동시에 제거된다.
제 1 유전층내 제거가능한 물질 및 제 2 유전층내 제거가능한 물질은 동일하거나 상이할 수 있다. 상이한 제거가능한 물질을 사용함으로써, 최상부 유전층에 사용된 제거가능한 물질은 다음 하부 유전층에 사용된 제거가능한 물질보다 더 온화한 조건하에서 제거되도록 선택될 수 있다. 제거가능한 물질을 제거하기 위해 사용된 조건 차이는 상이한 조성을 가지는 제거가능한 물질을 사용하여 이룰 수 있다. 예를 들어, 최상부 유전층내 제 1 포로겐은 그 다음 하부 유전층내 제 2 포로겐보다 낮은 온도에서 제거되고 이러한 현상은 그 다음 층에도 마찬가지이기 때문에 최상부 유전층내 제 1 포로겐이 사용될 수 있다. 이러한 포로겐 제거 선택성은 다양한 방법에 의해, 예를 들어 폴리머 조성을 변화시키거나, 제거 조건을 선택하여 가교결합제의 양을 변화시키거나 이들을 조합하여 이룰 수 있다. 예를 들어, 공기중에서 가열될 때 특정 포로겐이 한 온도에서 제거될 것이며, 질소와 같은 불활성 대기에서 가열될 때 다른 온도에서 특정 포로겐이 제거될 것이다. 한 구체예로, 상부 유전층은 특정 온도에서 제거되는 포로겐을 함유할 수 있고, 다음 하부 유전층은 한 대기에 노출시 그 온도에서 안정하나 대기가 바뀌면 그 온도에서 제거되는 포로겐을 함유할 수 있다. 일례로, 구조물은 상부 유전층으로부터 포로겐을 적어도 부분적으로 제거하는 제 1 대기 및 이어서 다음 유전층으로부터 포로겐을 적어도 부분적으로 제거하기 위하여 변경되는 대기에서 특정 온도로 가열된다.
한 구체예로, 에칭 차별층은 임의로 제 1 유전층과 제 2 유전층 사이에 배치된다. 본 원에 사용된 "에칭 차별층" 또는 "에칭 차별 물질"은 유전층에 비해 에칭 차별성을 제공하기 위해 유전층 사이 또는 유전층 아래 또는 유전층상에 사용되는 물질층을 의미한다. 적합한 에칭 차별 층은 캡층, 에칭 중단부, 하드마스크 등을 포함하나, 이들로만 한정되는 것은 아니다. 에칭 차별층은 주로 유전층에 비해 에칭 차별성을 제공하기 위해 사용되기 때문에, 이들은 전형적으로 유전층보다 얇지만, 더 넓은 두께 범위로 사용될 수 있다. 전형적으로, 이러한 에칭 차별층은 두께가 100 nm 이하, 바람직하게는 50 내지 100 nm이나, 더 두꺼운 필름이 유리하게 사용될 수 있다. 이러한 에칭 차별층은 또한 절연층으로도 작용한다.
에칭 차별층이 제 1 예비-다공성 유전층과 제 2 유전층 사이의 에칭 중던부, 또는 예비-다공성 유전층상의 하드마스크 또는 캡층으로 사용된 경우, 에칭 차별층은 에칭 차별층을 통해 하부 예비 다공성 유전층으로부터 제거가능한 물질이 제거되도록 충분히 다공성이어야 한다. 충분한 다공성을 가지는 적합한 에칭 차별층은 에어로겔 및 제로겔이다. 다른 구체예로, 제거가능한 물질을 포함하는 다공성 에칭 차별층, 바람직하게는 포로겐이 사용된다. 본 발명의 한가지 이점은 스택의 총 유전 상수가 통상적인 유전체 스택에 비해 감소되었다는 것이다. 이러한 다공성 에칭 차별층은 통상적인 에칭 차별층에 비해 스택의 총 유전 상수를 감소시키도록 돕는다.
에칭 차별층이 두 유전층 사이에 사용되지 않은 경우, 유전층은 전형적으로 유전층 간에 적어도 1:2의 에칭 차가 제공되도록 선택된다. 본 원에 사용된 "에칭 차"는 두 물질의 에칭 속도비를 의미한다. 사용될 수 있는 에칭 차에 대해서는 상한이 없다. 에칭 차별층이 사용된 경우, 에칭 차별층과 이러한 에칭 차별층 위 또는 아래에 배치된 유전층 간의 에칭 차이는 또한 적어도 1:2이다. 에칭 차의 대표적인 범위는, 다른 에칭 차이가 적합할 수 있을지라도, 1:2 내지 1:65, 바람직하게는 1:2 내지 1:20이다.
이러한 목적하는 에칭 차이는 상이한 층의 상이한 조성물을 사용하여 한 구체예로 달성될 수 있다. 예를 들어, 에칭 차이는 무기 에칭 차별층과 함께 유기 유전층을 사용하거나, 유기 에칭 차별층과 함께 무기 유전층을 사용하여 달성된다. 이러한 에칭 차별층을 디바이스내에 남기기 위한 경우, 예를 들어 이 에칭 차별층이 에칭 중단층에 매립될 때 CTE 미스매치가 연루된다. 이러한 CTE 미스매치는 무기 에칭 차별층과 함께 무기 유전층을 사용하여 극복할 수 있다. 바람직하게, 유전층 및 에칭 차별층은 둘 다 예를 들어 두 층 모두 무기 또는 유기물인 것과 같이 본질적으로 동일한 조성을 가진다. 특히, 두 유전층 및 에칭 차별층은 유기 폴리실리카 층이다.
유전층 및 임의적인 에칭 차별층이 모두 무기물인 경우, 특정의 제거가능한 물질을 사용하여 목적하는 에칭 선택성을 이룰 수 있다. 층내에 탄소 함량을 증가시킴으로써 유전층 또는 에칭 차별층에 보다 높은 에칭 저항성을 제공할 수 있다. 높은 탄소 함량을 가지는 제거가능한 물질을 사용하거나, 보다 높은 탄소 함량을 가지는 유전체 조성물을 사용하거나, 이 두 방법 모두를 사용하여 층내 탄소 함량을 증가시킬 수 있다. 탄소 함량이 높은 제거가능한 물질은 바람직하게는 고 방향족 탄소 함량을 가지는 것이다. 일례로, 제 1 유전층내 (메트)아크릴레이트를 기본으로 하는 폴리머 포로겐은 에칭 차별층에 사용된 고 방향족 함량을 가지는 폴리머 포로겐, 예를 들어 스티렌 또는 디비닐벤젠을 기본으로 하는 폴리머 포로겐에 비해 매우 상이한 에칭 저항성을 제공할 것이다. 유기 폴리실리카 층내 탄소 함량은 유기 그룹을 변형시켜, 예를 들어 유기 그룹을 알킬 그룹으로부터 방향족 그룹으로 변경하여 증가시킬 수 있다. 예를 들어, 알킬 실레스퀴옥산을 포함하는 유전층이 방향족 실세스퀴옥산을 포함하는 에칭 차별층과 함께 사용될 수 있다.
다공성 유전체 물질을 형성할 수 있는 B-단계 유전체 물질이 본 발명에 사용될 수 있다. 적합한 B-단계 유전체 물질은 무기 물질, 예컨대 실리콘, 붕소 또는 알루미늄의 유기 폴리실리카, 카바이드, 옥사이드, 나이트라이드 및 옥시플루오로이드; 및 유기 매트릭스 물질, 예컨대 벤조사이클로부텐, 폴리(아릴 에스테르), 폴리(에테르 케톤), 폴리카보네이트, 폴리(아릴렌 에테르), 폴리방향족 탄화수소, 예를 들어 폴리나프탈렌, 폴리퀴녹살린, 폴리(테트라플루오로에틸렌)과 같은 폴리(과불소화 탄화수소), 폴리이미드, 폴리벤족사졸 및 폴리사이클로올레핀, 예컨대 폴리노보넨을 포함하나, 이들로만 한정되는 것은 아니다. 이러한 B-단계 유전체 물질은 일반적으로 상업적으로 입수가능하거나, 문헌에 공지된 방법으로 제조될 수 있다.
"유기 폴리실리카 수지" (또는 유기 실록산)은 실리콘, 탄소, 산소 및 수소 원자를 포함하는 화합물을 의미한다. 예시적인 유기 폴리실리카 수지는 화학식 (1) 또는 (2)를 가진 하나 이상의 실란의 가수분해물 또는 부분 축합물이다:
Figure pat00001
Figure pat00002
상기 식에서,
R은 수소, (C1-C8)알킬, (C7-C12)아릴알킬, 치환된 (C7-C12)아릴알킬, 아릴 및 치환된 아릴이고;
Y는 임의의 가수분해가능한 그룹이며;
a는 0 내지 2의 정수이고;
R1, R2, R4 및 R5는 독립적으로 수소, (C1-C6)알킬, (C7-C12)아릴알킬, 치환된 (C7-C12)아릴알킬, 아릴 및 치환된 아릴로부터 선택되고;
R3은 (C1-C10)알킬, -(CH2)h-, -(CH2)h1-Ek-(CH2)h2-, -(CH2)h-Z, 아릴렌, 치환된 아릴렌 및 아릴렌 에테르로부터 선택되며;
E는 산소, NR6 및 Z로부터 선택되고;
Z는 아릴 및 치환된 아릴로부터 선택되며;
R6는 수소, (C1-C6)알킬, 아릴 및 치환된 아릴로부터 선택되고;
b 및 d는 각각 0 내지 2의 정수이며;
c는 0 내지 6의 정수이고;
h, h1, h2 및 k는 독립적으로 1 내지 6의 정수이나;
단 R, R1, R3 및 R5 중 적어도 하나는 수소가 아니다.
"치환된 아릴알킬", "치환된 아릴" 및 "치환된 아릴렌"은 그의 수소의 하나 이상이 다른 치환체 그룹, 예를 들어 시아노, 하이드록시, 머캅토, 할로, (C1-C6)알킬, (C1-C6)알콕시 등에 의해 대체된 아릴알킬, 아릴 또는 아릴렌 그룹을 의미한다.
R이 (C1-C4)알킬, 벤질, 하이드록시벤질, 펜에틸 또는 페닐인 것이 바람직하고, 메틸, 에틸, 이소부틸, tert-부틸 또는 페닐인 것이 더욱 바람직하다. 바람직하게, a는 1이다. Y에 대한 적합한 가수분해가능한 그룹은 할로, (C1-C6)알콕시, 아실옥시 등을 포함하나 이들에 한정되지 않는다. 바람직한 가수분해가능한 그룹은 클로로 및 (C1-C2)알콕시이다. 화학식 (1)의 적합한 유기 실란은 메틸 트리메톡시실란, 메틸 트리에톡시실란, 페날 트리메톡시실란, 페닐 트리에톡시실란, 톨릴 트리메톡시실란, 톨릴 트리에톡시실란, 프로필 트리프로폭시실란, 이소프로필 트리에톡시실란, 이소프로필 트리프로폭시실란, 에틸 트리메톡시실란, 에틸 트리에톡시실란, 이소부틸 트리에톡시실란, 이소부틸 트리메톡시실란, tert-부틸 트리에톡시실란, tert-부틸 트리메톡시실란, 사이클로헥실 트리메톡시실란, 사이클로헥실 트리에톡시실란, 벤질 트리메톡시실란, 벤질 트리에톡시실란, 펜에틸 트리메톡시실란, 하이드록시벤질 트리메톡시실란, 하이드록시페닐에틸 트리메톡시실란 및 하이드록시페닐에틸 트리에톡시실란을 포함하나 이들에 한정되지 않는다.
화학식 (2)의 유기 실란은 바람직하게는 R1 및 R5가 독립적으로 (C1-C4)알킬, 벤질, 하이드록시벤질, 펜에틸 또는 페닐인 것이 바람직하다. 바람직하게, R1 및 R5는 메틸, 에틸, tert-부틸, 이소부틸 및 페닐이다. b 및 d가 독립적으로 1 또는 2인 것이 또한 바람직하다. 바람직하게, R3은 (C1-C10)알킬, -(CH2)h-, 아릴렌, 아릴렌 에테르 및 -(CH2)h1-E-(CH2)h2이다. 적합한 화학식 (2)의 화합물은 R3이 메틸렌, 에틸렌, 프로필렌, 부틸렌, 헥실렌, 노보닐렌, 사이클로헥실렌, 페닐렌, 페닐렌 에테르, 나프틸렌 및 -CH2-C6H4-CH2-인 것을 포함하나 이들에 한정되지 않는다. c가 1 내지 4인 것이 또한 바람직하다.
적합한 화학식 (2)의 유기 실란은 비스(헥사메톡시실릴)메탄, 비스(헥사에톡시실릴)메탄, 비스(헥사페녹시실릴)메탄, 비스(디메톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)메탄, 비스(디메톡시페닐실릴)메탄, 비스(디에톡시페닐실릴)메탄, 비스(메톡시디메틸실릴)메탄, 비스(에톡시디메틸실릴)메탄, 비스(메톡시디페닐실릴)메탄, 비스(에톡시디페닐실릴)메탄, 비스(헥사메톡시실릴)에탄, 비스(헥사에톡시실릴)에탄, 비스(헥사페녹시실릴)에탄, 비스(디메톡시메틸실릴)에탄, 비스(디에톡시메틸실릴)에탄, 비스(디메톡시페닐실릴)에탄, 비스(디에톡시페닐실릴)에탄, 비스(메톡시디메틸실릴)에탄, 비스(에톡시디메틸실릴)에탄, 비스(메톡시디페닐실릴)에탄, 비스(에톡시디페닐실릴)에탄, 1,3-비스(헥사메톡시실릴)프로판, 1,3-비스(헥사에톡시실릴)프로판, 1,3-비스(헥사페녹시실릴)프로판, 1,3-비스(디메톡시메틸실릴)프로판, 1,3-비스(디에톡시메틸실릴)프로판, 1,3-비스(디메톡시페닐실릴)프로판, 1,3-비스(디에톡시페닐실릴)프로판, 1,3-비스(메톡시디메틸실릴)프로판, 1,3-비스(에톡시디메틸실릴)프로판, 1,3-비스(메톡시디페닐실릴)프로판 및 1,3-비스(에톡시디페닐실릴)프로판을 포함하나 이들에 한정되지 않는다. 이들 중 바람직한 것은 헥사메톡시디실란, 헥사에톡시디실란, 헥사페녹시디실란, 1,1,2,2-테트라메톡시-1,2-디메틸디실란, 1,1,2,2-테트라에톡시-1,2-디메틸디실란, 1,1,2,2-테트라-메톡시-1,2-디페닐디실란, 1,1,2,2-테트라에톡시-1,2-디페닐디실란, 1,2-디메톡시-1,1,2,2-테트라메틸디실란, 1,2-디에톡시-1,1,2,2-테트라메틸디실란, 1,2-디-메톡시-1,1,2,2-테트라페닐디실란, 1,2-디에톡시-1,1,2,2-테트라페닐디실란, 비스(헥사메톡시실릴)메탄, 비스(헥사에톡시실릴)메탄, 비스(디메톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)메탄, 비스(디메톡시페닐실릴)메탄, 비스(디에톡시페닐실릴)메탄, 비스(메톡시디메틸실릴)메탄, 비스(에톡시디메틸실릴)매탄, 비스(메톡시디페닐실릴)메탄 및 비스(에톡시디페닐실릴)메탄이다.
B-단계 유기 폴리실리카 수지가 화학식 (2)를 가진 유기 실란의 가수분해물 또는 부분 축합물을 포함하는 경우, c는 0일 수 있으나, 단 R1 및 R5 중 적어도 하나는 수소가 아니다. 별도의 구체예로, B-단계 유기 폴리실리카 수지는 화학식 (1) 및 (2) 모두를 가진 유기 실란의 하나 이상의 공가수분해물 또는 부분 공축합물을 포함한다. 이러한 공가수분해물 및 부분 공축합물에서, 화학식 (2)의 c는 0일 수 있으나, 단 R, R1 및 R5 중 적어도 하나는 수소가 아니다. c가 0인 적합한 화학식 (2)의 실란은 헥사메톡시디실란, 헥사에톡시디실란, 헥사페녹시디실란, 1,1,1,2,2-펜타메톡시-2-메틸디실란, 1,1,1,2,2-펜타에톡시-2-메틸디실란, 1,1,1,2,2-펜타메톡시-2-페닐디실란, 1,1,1,2,2-펜타에톡시-2-페닐디실란, 1,1,2,2-테트라메톡시-1,2-디메틸디실란, 1,1,2,2-테트라에톡시-1,2-디메틸디실란, 1,1,2,2-테트라-메톡시-1,2-디페닐디실란, 1,1,2,2-테트라에톡시-1,2-디페닐디실란, 1,1,2-트리메톡시-1,2,2-트리메틸디실란, 1,1,2-트리에톡시-1,2,2-트리메틸디실란, 1,1,2-트리-메톡시-1,2,2-트리페닐디실란, 1,1,2-트리에톡시-1,2,2-트리페닐디실란, 1,2-디메톡시-1,1,2,2-테트라메틸디실란, 1,2-디에톡시-1,1,2,2-테트라메틸디실란, 1,2-디-메톡시-1,1,2,2-테트라페닐디실란 및 1,2-디에톡시-1,1,2,2-테트라페닐디실란을 포함하나 이들에 한정되지 않는다.
한 구체예로, 특히 적합한 B-단계 유기 폴리실리카 수지는 화학식 (1)을 가진 화합물의 가수분해물 또는 부분 축합물이다. 이러한 B-단계 유기 폴리실리카 수지는 화학식 (3)을 가진다:
Figure pat00003
상기 식에서,
R7, R8, R9 및 R10은 독립적으로 수소, (C1-C6)알킬, (C7-C12)아릴알킬, 치환된 (C7-C12)아릴알킬, 아릴 및 치환된 아릴로부터 선택되고;
e, g 및 r은 독립적으로 0 내지 1의 수이며;
f는 0.2 내지 1의 수이고;
n은 3 내지 10,000의 정수이나;
단 e+f+g+r=1이고; 단 R7, R8 및 R9 중 적어도 하나는 수소가 아니다.
상기 화학식 (3)에서, e, f, g 및 r은 각 성분의 몰비를 나타낸다. 이러한 몰비는 0 내지 1 사이에서 변화될 수 있다. e가 0 내지 0.8 인 것이 바람직하다. g가 0 내지 0.8 인 것이 또한 바람직하다. r이 0 내지 0.8 인 것이 보다 바람직하다. 상기 화학식에서, n은 B-단계 물질에서 반복 단위의 수를 말한다. 바람직하게, n은 3 내지 1,000의 정수이다.
적합한 유기 폴리실리카 수지는 실세스퀴옥산, 부분 축합된 할로실란 또는 알콕시실란, 예를 들어 500 내지 20,000의 수평균 분자량을 가지며 제어된 가수분해에 의해 부분 축합된 테트라에톡시실란, RSiO3, O3SiRSiO3, R2SiO2 및 O2SiR3SiO2 조성을 가진 유기적으로 변형된 실리케이트(여기서, R은 유기 치환체임) 및 모노머 단위로서 Si(OR)4를 가진 부분 축합된 오르토실리케이트가 포함되나 이들로만 한정되지 않는다. 실세스퀴옥산은 RSiO1 .5(여기서, R은 유기 치환체임) 타입의 폴리머 실리케이트 물질이다. 적합한 실세스퀴옥산은 메틸 실세스퀴옥산, 에틸 실세스퀴옥산, 프로필 실세스퀴옥산, 부틸 실세스퀴옥산 등과 같은 알킬 실세스퀴옥산; 페닐 실세스퀴옥산 및 톨릴 실세스퀴옥산과 같은 아릴 실세스퀴옥산; 메틸 실세스퀴옥산과 페닐 실세스퀴옥산의 혼합물과 같은 알킬/아릴 실세스퀴옥산 혼합물; 및 메틸 실세스퀴옥산과 에틸 실세스퀴옥산과 같은 알킬 실세스퀴옥산의 혼합물이다. B-단계 실세스퀴옥산 물질로는 실세스퀴옥산의 호모폴리머, 실세스퀴옥산의 코폴리머 또는 그의 혼합물이 포함된다. 이러한 물질은 일반적으로 상업적으로 입수가능하거나 공지된 방법에 의해 제조될 수 있다.
별도의 구체예로, 유기 폴리실리카 수지는 상술한 실리콘-함유 모노머 이외에 다양한 다른 모노머를 함유할 수 있다. 예를 들어, 유기 폴리실리카 수지는 가교결합제 및 카보실란 부분을 추가로 포함할 수 있다. 이러한 가교결합제는 본 명세서의 어느 곳에 기술된 가교결합제일 수 있거나 실리콘-함유 물질에 대한 다른 공지된 가교제일 수 있다. 당업자에 의해 가교제 배합물이 사용될 수 있음이 인지될 것이다. 카보실란 부분은 (Si-A)x 구조(여기서, A는 치환되거나 비치환된 알킬렌 또는 아릴렌이다)와 같은 (Si-C)x 구조를 가진 부분, 예를 들면 SiR3CH2-, SiR2CH2-, =SiRCH2- 및 ≡SiCH2-(여기서, R은 통상 수소이지만 유기 또는 무기 잔기일 수 있다)을 의미한다. 적합한 무기 래디칼은 유기 실리콘, 실록실 또는 실라닐 부분을 포함한다. 이들 카보실란 부분은 전형적으로 복잡한 측쇄 구조가 생성되는 방식으로 "머리-꼬리(head-to-tail)", 즉 Si-C-Si 결합을 가지도록 연결된다. 특히 유용한 카보실란 부분은 반복 단위 (SiHxCH2) 및 (SiHy -1(CH=CH2)CH2)(여기서, x=0 내지 3이고 y=1 내지 3이다)를 가진 것이다. 이들 반복 단위는 1 내지 100,000, 바람직하게는 1 내지 10,000의 수로 유기 폴리실리카 수지에 존재할 수 있다. 적합한 카보실란 전구체는 미국 특허 제 5,153,295호(Whitmarsh) 등) 및 제 6,395,649호(Wu))에 기술된 것이다.
한 구체예로, B-단계 유기 폴리실리카 수지는 실세스퀴옥산, 보다 바람직하게는 메틸 실세스퀴옥산, 에틸 실세스퀴옥산, 프로필 실세스퀴옥산, 이소부틸 실세스퀴옥산, tert-부틸 실세스퀴옥산, 페닐 실세스퀴옥산, 톨릴 실세스퀴옥산, 벤질 실세스퀴옥산 또는 이들의 혼합물을 포함한다. 메틸 실세스퀴옥산, 페닐 실세스퀴옥산 및 이들의 혼합물이 특히 적합하다. 다른 유용한 실세스퀴옥산 혼합물은 알킬, 아릴 또는 알킬/아릴 실세스퀴옥산과 하이드리도 실세스퀴옥산의 혼합물을 포함한다. 전형적으로 본 발명에 유용한 실세스퀴옥산은 일반적으로 3 내지 약 10,000의 반복 단위를 가진 올리고머 물질로서 사용된다.
다른 적합한 유기 폴리실리카 B-단계 수지는 식 SiY4(여기서, Y는 상술한 바와 같은 가수분해가능한 그룹이다)를 가진 하나 이상의 사작용성(tetrafunctional) 실란 및 화학식 (1) 및/또는 (2)를 가진 하나 이상의 유기 실란의 공가수분해물 또는 부분 공축합물이다. 적합한 가수분해가능한 그룹은 할로, (C1-C6)알콕시, 아실옥시 등을 포함하나 이들에 한정되지 않는다. 바람직한 가수분해가능한 그룹은 클로로 및 (C1-C2)알콕시이다. 식 SiY4의 적합한 사작용성 실란은 테트라메톡시실란, 테트라에톡시실란, 테트라클로로실란 등을 포함하나 이들에 한정되지 않는다. 공가수분해물 또는 부분 공축합물을 제조하기에 특히 적합한 실란 혼합물은 메틸 트리에톡시실란 및 테트라에톡시실란; 메틸 트리메톡시실란 및 테트라메톡시실란; 페닐 트리에톡시실란 및 테트라에톡시실란; 메틸 트리에톡시실란 및 페닐 트리에톡시실란 및 테트라에톡시실란; 에틸 트리에톡시실란 및 테트라메톡시실란; 및 에틸 트리에톡시실란 및 테트라에톡시실란을 포함한다. 이러한 유기 실란 대 사작용성 실란의 비는 전형적으로 99:1 내지 1:99, 바람직하게는 95:5 내지 5:95, 더욱 바람직하게는 90:10 내지 10:90, 더욱 더 바람직하게는 80:20 내지 20:80이다.
특정 구체예로, B-단계 유기 폴리실리카 수지는 식 SiY4의 사작용성 실란 및 화학식 (1)의 하나 이상의 유기 실란의 공가수분해물 또는 부분 공축합물이다. 다른 구체예로, B-단계 유기 폴리실리카 수지는 식 SiY4의 사작용성 실란 및 화학식 (2)의 하나 이상의 유기 실란의 공가수분해물 또는 부분 공축합물이다. 또 다른 구체예로, B-단계 유기 폴리실리카 수지는 식 SiY4의 사작용성 실란, 화학식 (2)의 하나 이상의 실란 및 화학식 (1)의 하나 이상의 유기 실란의 공가수분해물 또는 부분 공축합물이다. 본 발명의 B-단계 유기 폴리실리카 수지는 화학식 (1) 또는 (2)의 하나 이상의 실란의 가수분해물 또는 부분 축합물과 화학식 (1) 또는 (2)의 하나 이상의 실란의 비가수분해 또는 비축합 실란을 포함한다. 추가의 구체예로, B-단계 유기 폴리실리카 수지는 화학식 (2)의 실란 및 화학식 (1)의 하나 이상의 유기 실란의 가수분해물 또는 부분 축합물, 바람직하게는 식 SiY4(여기서 Y는 상술한 바와 같다)의 사작용성 실란과 화학식 (1)의 하나 이상의 유기 실란의 공가수분해물 또는 부분 공축합물을 포함한다. 바람직하게, 이러한 B-단계 유기 폴리실리카 수지는 화학식 (2)의 하나 이상의 실란과 식 (RSiO1 .5)(SiO2)(여기서, R은 상술한 바와 같다)을 가진 공가수분해물 또는 부분 공축합물의 혼합물을 포함한다.
화학식 (1)의 유기 실란이 사작용성 실란과 공가수분해되거나 공축합된 경우, 화학식 (1)의 유기 실란은 식 RSiY3을 갖는 것이 바람직하고, 바람직하게는 메틸 트리메톡시실란, 메틸 트리에톡시실란, 에틸 트리메톡시실란, 에틸 트리에톡시실란, 페닐 트리메톡시실란, 페닐 트리에톡시실란 및 이들의 혼합물로부터 선택된다. 사작용성 실란이 테트라메톡시실란 및 테트라에톡시실란으로부터 선택되는 것이 또한 바람직하다.
다른 구체예로, 특히 유용한 에칭 차별층 조성물은 하기 식을 가진 하나 이상의 B-단계 유기 폴리실리카 수지를 포함한다:
Figure pat00004
상기 식에서,
R1 및 R2는 각각 독립적으로 하이드록실, 수소, (C1-C6)알킬, (C2-C6)알케닐 및 (C1-C6)알킬리딘으로부터 선택되고;
x=0.3 내지 0.7이며;
y+z=0.3 내지 0.7이고;
여기서 x 및 y+z은 성분들의 몰분율이다.
x+y+z가 1이 아니면, 하나 이상의 다른 모노머 단위가 수지에 포함된 것으로 이해된다. 이러한 다른 모노머 단위는 상기 식의 모노머 단위와 공축합될 수 있는 것일 수 있고, 바람직하게는 하나 이상의 상술한 실란이다. x+y+z=1인 것이 바람직하다. 다른 구체예로, R1 및 R2가 독립적으로 하이드록실, 수소, 메틸, 에틸, 비닐, 메틸리딘(-CH2-) 및 에틸리딘(-CH2CH2-)으로부터 선택되는 것이 또한 바람직하다. 이러한 식의 특히 유용한 조성물은 R1이 메틸이고; R2가 하이드록실이며; x=0.5 내지 0.6 이고; y+z=0.5 내지 0.4인 것이다. 이러한 조성물은 메틸 트리에톡시실란 및 테트라에톡시실란의 공가수분해 또는 공축합에 의해 제조된다. 일반적으로, 상기 식을 갖는 수지는 4,000 내지 100,000의 분자량을 갖는다.
본 발명에 유용한 적합한 B-단계 유기 유전체 물질은 WO 00/31183(Bruza 등)에 개시된 폴리아릴렌, 폴리아릴렌 에테르 및 벤조사이클로부텐, 및 미국 특허 제 6,093,636호(Carter 등) 및 5,969,088호(Ezzell 등)에 개시된 폴리이미드를 포함하나, 이들로만 한정되는 것은 아니다(이들 문헌은 상기 유기 유전체 물질의 제조 및 사용을 교시하는 내용이 본 원에 참고로 인용된다). 다른 적합한 B-단계 유기 유전체 물질은 폴리사이클로올레핀, 예를 들어 폴리노보넨 호모폴리머 및 코폴리머, 및 폴리디사이클로펜타디엔 호모폴리머 및 코폴리머를 포함한다.
예를 들어 2 이상의 유기, 2 이상의 무기 또는 하나 이상의 유기 및 하나 이상의 무기 유전체 물질의 혼합물과 같은 유전체 물질의 혼합물이 사용될 수 있음은 자명할 것이다. 따라서, 알킬/아릴 실세스퀴옥산, 하이드리도/알킬 실세스퀴옥산, 2 이상의 폴리아릴렌 에테르, 2 이상의 폴리이미드 등의 혼합물이 사용될 수 있다. 유전체 물질의 특히 적합한 혼합물은 하이브리드 물질의 제조를 개시하는 내용이 본 원에 참고로 인용되는 유럽 특허 출원 EP 997 497호(Ioka 등)에 개시된 알콕시실란/유기 유전체 물질과 같은 무기-유기 하이브리드를 포함한다.
본 발명에 유용한 포로겐은 제거되어 선택된 유전체 물질에 기공을 제공하고 이러한 물질의 유전 상수를 감소시키며, 특히, 저 유전 상수("k")를 가지는 유전체 물질을 제공하는 것이다. 저-k 유전체 물질은 유전 상수가 4 미만인 물질이다.
본 발명에 유용한 제거가능한 포로겐은 유전체 물질을 패턴화하거나 B-단계 유전체 물질을 경화하기 위해 사용된 처리 조건하에서 실질적으로 제거되지 않는다. 본 발명의 포로겐은 유전체 물질을 실질적으로 붕괴하지 않거나 이 물질에 불리하게 작용하지 않는 조건하에서 제거된다.
각종 제거가능한 포로겐이 본 발명에 사용될 수 있다. 예시적인 제거가능한 포로겐은 폴리머 입자와 같은 폴리머일 수 있거나, 유전체 모노머와 공중합하여 불안정한(제거가능한) 성분을 가지는 블록 코폴리머를 형성하는 모노머 또는 폴리머일 수 있다. 다른 구체예로, 포로겐은 유전체 모노머와 예비중합하여 모노머, 올리고머 또는 폴리머일 수 있는 B-단계 유전체 물질을 형성할 수 있다. 그후, 이러한 예비중합된 B-단계 물질은 경화되어 유전층을 형성한다.
한 구체예로, 제거가능한 포로겐은 B-단계 유전체 물질내에서 실질적으로 응집 또는 응괴하지 않는다. 이러한 비응집 또는 비응괴는 유전체 매트릭스내에 킬러 기공 또는 채널 형성의 문제를 감소시키거나 방지한다. 제거가능한 포로겐이 포로겐 입자이거나, 유전체 모노머와 공중합하는 것이 바람직하며, 포로겐 입자가 보다 바람직하다. 포로겐 입자가 B-단계 유전체 매트릭스 물질과 실질적으로 상용적인 것이 또한 바람직하다. "실질적으로 상용적"이란 B-단계 유전체 물질 및 포로겐의 조성물이 약간 흐리거나 약간 불투명하다는 것을 의미한다. 바람직하게, "실질적으로 상용적"이란 B-단계 유전체 물질 및 포로겐의 용액, B-단계 유전체 물질 및 포로겐의 조성물을 포함하는 필름 또는 층, 포로겐이 분산된 유전체 매트릭스 물질을 포함하는 조성물 및 포로겐의 제거후 생성된 다공성 유전체 물질의 적어도 하나가 약간 흐리거나 약간 불투명함을 의미한다. 상용적이기 위해, 포로겐은 B-단계 유전체 물질, B-단계 유전체 물질을 용해시키기 위해 사용된 용매 또는 둘 다에 용해되거나 이들과 혼화되어야 한다. 적합한 상용화 포로겐은 미국 특허 제 6,420,441호(Allen 등) 및 6,271,273호(You 등)에 개시된 것이다. 다른 적합한 제거가능한 입자는 미국 특허 제 5,700,844호에 개시된 것이다.
한 구체예로, 포로겐은 가교된 폴리머 입자를 포함한다. 전형적으로, 가교 결합제의 양은 포로겐의 중량에 대해 적어도 1 중량%이다. 포로겐 중량에 대해 100% 까지(100% 포함)의 가교결합제가 본 발명의 입자에 효과적으로 사용될 수 있다. 가교결합제의 양이 1 내지 80% 및 보다 바람직하게는 1 내지 60%인 것이 바람직하다. 각종 가교결합제가 사용될 수 있다. 당업자들에게는 복수개의 가교결합제가 이러한 폴리머 입자를 제조하기 위해 사용될 수 있음이 자명할 것이다.
폴리머 입자 포로겐은 전형적으로 분자량이 10,000 내지 1,000,000, 보다 전형적으로 10,000 내지 500,000, 보다 더 전형적으로 10,000 내지 100,000이다. 이러한 폴리머 입자 포로겐은 전형적으로 평균 입자 크기가 1,000 nm 이하, 예를 들어 0.5 내지 250 nm이다. 다른 적합한 평균 입자 크기는 1 내지 100 nm 및 1 내지 20 nm이다. 특히 적합한 폴리머 포로겐은 평균 입자 크기가 1 내지 10 nm이다. 이들 물질의 입자 크기 다분산도는 1 내지 20, 바람직하게는 1.001 내지 15 및 보다 바람직하게는 1.001 내지 10이다.
유전체 물질이 유기 폴리실리카 물질을 포함하는 경우, 포로겐이 실릴 함유 모노머 및 폴리(알킬렌 옥사이드) 모노머중에서 선택된 적어도 하나의 화합물을 포함하는 것이 바람직하다. 보다 바람직하게, 포로겐은 중합 단위로 실릴 함유 모노머 및 폴리(알킬렌 옥사이드) 모노머중에서 선택된 적어도 하나의 화합물 및 하나 이상의 가교결합제를 포함한다. 유기 폴리실리카 물질에 적합한 가교 폴리머 포로겐은 미국 특허 제 6,271,273호(You 등)에 개시되었다.
제거가능한 포로겐으로 유용한 불안정성 성분을 가지는 적합한 블록 코폴리머는 미국 특허 제 5,776,990호 및 6,093,636호에 개시되었다. 이러한 블록 코폴리머는 예를 들어 작용화 지방족 에스테르가 유리질 폴리머 매트릭스에 도입되도록, 즉 그와 공중합되도록 적절한 반응성 그룹으로 추가 작용화되는 작용 그룹을 가지는 고 측쇄 지방족 에스테르를 기공 형성 물질로 사용하여 제조될 수 있다. 이러한 블록 코폴리머는 다공성 유기 유전체 물질, 예를 들어 벤조사이클로부텐, 폴리(아릴 에스테르), 폴리(에테르 케톤), 폴리카보네이트, 폴리노보넨, 폴리(아릴렌 에테르), 폴리방향족 탄화수소, 예를 들어 폴리나프탈렌, 폴리퀴녹살린, 폴리(테트라플루오로에틸렌)과 같은 폴리(과불소화 탄화수소), 폴리이미드, 폴리벤족사졸 및 폴리사이클로올레핀을 형성하기에 적합하다.
다공성 유전체 물질을 형성하는데 유용하도록, 본 발명의 포로겐은 유전체 물질에 불리하게 작용하지 않는 조건하에서 적어도 부분적으로 제거가능하거나, 바람직하게는 실질적으로 제거가능하거나 보다 바람직하게는 완전히 제거가능하여야 한다. "제거가능한"이란 포로겐이 탈중합되거나, 휘발 성분으로 분해된 후, 유전체 물질로부터 제거 또는 이동하여 기공을 형성하는 것을 의미한다. 유전체 매트릭스 물질에 불리한 영향없이 포로겐을 적어도 부분적으로 제거하는 공정 및 조건이 사용될 수 있다. 포로겐이 실질적으로 제거되는 것이 바람직하다. 포로겐을 제거하는 전형적인 방법은 열, 압력, 진공, 또는 화학선(actinic), IR, 마이크로웨이브, UV, x-선, 감마선, 알파입자, 중성자빔 또는 전자빔이 예시되나 이들로 한정되지 않는 조사선에 노출하는 것을 포함하나 이들에 한정되지 않는다. 열 및 화학 조사선의 조합과 같이 포로겐 또는 폴리머를 제거하는데 복수개의 방법이 사용될 수 있음이 인지될 것이다. 한 구체예로, 유전체 물질을 열 및 화학적 산에 노출하여 포로겐을 제거한다. 화학 조사선과 열을 함께 사용하여 포로겐을 제거하는데 필요한 온도를 감소시킬 수 있다. 한 구체예로, 화학 조사선은 UV 광이다. 예시적인 UV 광원은 Xenon Corp., Woburn, Massachusetts로부터 입수가능한 것과 같은 펄스 브로드밴드 UV 광원이다. 원자 분리(atom abstraction)와 같은 포로겐의 다른 제거 방법이 사용될 수 있음이 또한 당업자들에 의해 인지될 것이다.
본 발명의 포로겐은 진공, 질소, 아르곤, 질소와 수소의 혼합물, 예를 들어 포밍(forming) 가스 또는 다른 불활성 또는 환원 대기하에서 열적으로 제거될 수 있다. 본 발명의 포로겐은 유전체 물질의 열분해 온도보다 낮고 열경화 온도보다 높은 임의의 온도에서 제거될 수 있다. 전형적으로, 본 발명의 포로겐은 150 내지 450 ℃의 범위, 보다 전형적으로 225 내지 400 ℃의 범위의 온도에서 제거될 수 있다. 전형적으로, 본 발명의 포로겐은 1 내지 120 분 범위의 일정 시간동안 가열제거된다. 유전체 물질로부터 제거후, 포로겐의 0 내지 20 중량%가 전형적으로 다공성 유전체 물질에 잔류한다.
한 구체예로, 본 발명의 포로겐이 조사선에 노출되어 제거될 경우, 포로겐 폴리머는 전형적으로 질소와 같은 불활성 대기하에서 가시광선 또는 자외선과 같은 비한정적인 조사선원에 노광된다. 이론적인 결부없이, 포로겐 단편은 예를 들어 조사선 분해에 의해 형성되며 불활성 가스의 흐름하에 매트릭스 물질로부터 제거되는 것으로 여겨진다. 조사선의 에너지 플럭스는 포로겐 입자가 적어도 부분적으로 제거되도록 충분히 높아야 한다.
제거가능한 포로겐은 전형적으로 목적하는 낮은 유전 상수를 제공하기에 충분한 양으로 본 발명의 B-단계 유전체 물질에 첨가된다. 예를 들어, 포로겐은 B-단계 유전체 물질의 중량을 기준으로 하여 1 내지 90 중량%, 전형적으로 10 내지 80 중량%, 보다 전형적으로 15 내지 60 중량%, 더 더욱 전형적으로 20 내지 30 중량%의 양으로 B-단계 유전체 물질에 첨가될 수 있다.
제거가능한 포로겐이 블록 코폴리머의 성분이 아닌 경우, 이들은 당업계에 공지된 방법에 의해 B-단계 유전체 물질과 배합될 수 있다. 전형적으로, B-단계 물질을 우선 적합한 고비점 용매, 예를 들어 메틸 이소부틸 케톤, 디이소부틸 케톤, 2-헵타논, γ-부티로락톤, γ-카프로락톤, 에틸 락테이트 프로필렌글리콜 모노메틸 에테르 아세테이트, 프로필렌글리콜 모노메틸 에테르, 디페닐 에테르, 아니솔, n-아밀 아세테이트, n-부틸 아세테이트, 사이클로헥사논, N-메틸-2-피롤리돈, N,N'-디메틸프로필렌우레아, 메시틸렌, 크실렌, 또는 이들의 혼합물에 용해시켜 용액을 형성한다. 그 후 포로겐을 이 용액내에 분산시키거나 용해시킨다. 그 후 생성된 조성물(예를 들어, 분산액, 현탁액 또는 용액)을 당업계에 공지된 방법, 예를 들어 스핀 코팅, 스프레이 코팅 또는 닥터 블레이딩에 의해 기판상에 침착시켜 층을 형성한다.
유전층이 본 발명에 따라 침착될 수 있는 적합한 기판은 실리콘, 절연체상 실리콘, 실리콘 게르마늄, 이산화규소, 유리, 질화규소, 세라믹, 알루미늄, 구리, 갈륨 아르세나이드, 플라스틱, 예를 들어 폴리카보네이트, 회로판, 예컨대 FR-4 및 폴리이미드, 및 하이브리드 회로 기판, 예컨대 질화알루미늄-알루미나를 포함하나, 이들로 한정되지 않는다. 이 기판은 침착된 박막, 예를 들어 금속 나이트라이드, 금속 카바이드, 금속 실리사이드, 금속 옥사이드 및 이들의 혼합물을 포함하나 이들로만 한정되지 않는 필름을 추가로 포함할 수 있다. 다층 집적회로 장치에서, 절연 평탄화 회로선의 하부층은 또한 기판으로 작용할 수 있다.
기판상에 침착후, B-단계 유전체 물질을 적어도 부분적으로, 바람직하게는 실질적으로 경화시켜 포로겐의 실질적인 제거없이 가교된 경질의 유전체 물질을 형성한다. 경화된 유전체 물질은 전형적으로 코팅 또는 필름이다. 유전체 물질의 경화는 축합을 유도하기 위해 가열, 또는 올리고머 또는 모노머 단위의 래디칼 커플링을 촉진하기 위하여 e-빔 조사를 포함하나 이들로 한정되지 않는 당업계에 공지된 수단을 이용하여 행해질 수 있다. 전형적으로, B-단계 물질은 승온에서 직접 또는 단계적으로 가열하여, 예를 들어 200 ℃에서 2 시간동안 그리고 분당 5 ℃ 비율로 300 ℃까지 높인 후, 이 온도에서 2 시간동안 유지하여 가열함으로써 경화된다. 이러한 경화 조건은 당업자들에 공지되었으며, 선택된 특정 B-단계 유전체 물질에 따라 달라진다.
본 발명은 a) 제 1 포로겐을 포함하는 제 1 유전체 물질층을 기판상에 배치하고; b) 제 1 유전체 물질층상에 제 2 포로겐을 포함하는 제 2 유전체 물질층을 배치하는 단계를 포함하여, 전자 디바이스, 특히 집적회로를 제조하는 방법을 제공한다.
도 2a 내지 도 2j는 다층 다공성 유전체 스택을 갖는 집적회로 제조 방법을 도시한다. 도 2a를 참고하면, 금속 스터드(100; stud)와 구리 확산 베리어로서 작용하는 에칭 중단부(110)를 구비한 바닥 유전층(105), 구리 확산 베리어로서 또한 작용하는 하드마스크 층(115), 제 1 포로겐을 포함하는 제 1 예비-다공성 유기 폴리실리카 유전층(120), 제 3 포로겐을 포함한 에칭 중단층(125), 예비-다공성 유기 폴리실리카 유전층과 같은, 제 2 포로겐을 포함하는 제 2 예비-다공성 유전층(130), 포로겐을 포함한 스핀-온 예비-다공성 에칭 중단층(135), 하드마스크층(140) 및 이층 레지스트의 제 1 포토레지스트층(145)를 갖는 구조가 도시된다. 도 2b에 도시된 바와 같이, 제 2 실리콘-함유 포토레지스트층(150)이 제 1 포토레지스트층 (145)의 상단에 추가되며, 제 2 포토레지스트가 이미지화되고 현상되어 원하는 어퍼처 패턴(155)를 제공한다. 도 2c에 도시된 바와 같이, 어퍼처 패턴은 제 1 포토레지스트 층(145)를 통하여 하드마스크 층(140)으로 전사되며, 에칭 중단층(135)에서 정지하고 어퍼처 패턴(160)을 형성한다. 도 2d에 도시된 바와 같이, 반사 방지 평탄층(165)이 스핀 온되어 어퍼처 패턴을 채운다. 다음으로, 실리콘-함유 포토레지스트(170)가 반사 방지층(165)의 상단에서 스핀온되며, 이미지화되고 현상되어 도 2e의 비어 패턴(175)을 제공한다. 그후 비어 패턴은 반사 방지층 (165)으로부터 예비-다공성 에칭 중단층(135), 제 2 예비-다공성 유전층(130)을 통하여 전사되며, 예비-다공성 에칭 중단층(125)에서 정지하고, 실리콘 레지스트는 제거되어 도 2f에 도시된 구조를 형성한다. 다음으로, 애쉬(ash) 단계가 수행되어 반사 방지 평탄층을 제거하며, 그후 예비-다공성 에칭 중단부(135 및 125)가 도 2g에 도시된 바와 같이 에칭된다. 제 1 예비-다공성 유전층(120)과 제 2 예비-다공성 유전층(130)이 에칭되며 에칭은 예비-다공성 에칭 중단층(115)에서 정지되어 도 2h에 도시된 비어 및 트렌치 구조(177)를 제공한다. 다음, 에칭 중단부(115 및 125) 및 임의적인 구리 확산 베리어는 도 2i에 도시된 바와 같이 에칭되어 비어 및 트렌치 구조(177)를 금속 스터드(100)에 연결한다. 그후, 금속이 증착되어 도 2j에 도시된 바와 같이 비어(180)를 경유하여 금속 스터드(100)에 연결하는 트렌치(185)를 제공하는 어퍼처를 채운다. 금속이 구리일 때, 구리 증착전에 확산 베리어는 일반적으로 어퍼처 내에 증착된다. 임의적인 금속의 과도금은 일반적으로 평탄화에 의해 제거된다.
한 구체예로, 시드층을 제 1 금속층으로서 유전체 물질에 도포하거나, 미리 침착된 베리어층에 도포할 수 있다. 적합한 시드층은 구리 또는 구리 합금을 포함한다. 시드층이 베리어층없이 사용되는 경우, 시드층이 구리가 아닌 것이 바람직하다. 이러한 시드층은 또한 화학 증착 또는 물리적 증착에 의해 침착될 수 있으며, 금속화 층에 비해 얇다. 또한, 시드층은 무전해적으로 도포될 수 있다. 따라서, 시드층은 무전해 도금에 대한 촉매를 포함한다.
상기 베리어 및/또는 시드층 침착후, 어퍼처는 예를 들어 구리 또는 구리 합금으로 금속화되거나, 충전될 수 있다. 이러한 금속화는 임의 수단에 의할 수 있으나, 바람직하게는 적어도 부분적으로 전해성이며, 보다 바람직하게는 전해성이다. 어퍼처 금속화 방법은 당업자들에게 널리 알려져 있다. 예를 들어 Shipley Company(Marlborough, Massachusetts)로부터 입수가능한 ULTRAFILLTM 2001 EP 구리 도급 화학이 어퍼처의 전해질 구리 금속화를 위해 사용될 수 있다.
또 달리, 어퍼처는 베리어 또는 시드층의 필요없이 무전해적으로 금속화되거나 충전될 수 있다. 어퍼처가 구리로 무전해적으로 금속화되는 경우, 베리어층이 바람직하다.
구리 확산 베리어(190)는 도 3a에 도시된 바와 같이 트렌치(185)와 에칭 중단층(135) 상에 침착될 수 있다. 이러한 구리 확산 베리어(190)는 어떤 적절한 베리어일 수 있으며, 또한 에칭 차별층으로서 기능할 수 있다. 대안적으로, 본 구조는 가열, 조사, 산화 대기 또는 그들의 조합과 같은 조건으로 처리되어 모든 예비-다공층을 다공층으로 변환시킨다. 다공성 바닥 유전층(105), 다공성 에칭 중단층(110), 다공성 하드마스크 층(115), 제 1 다공성 유전층(120), 다공성 에칭 중단층(125), 제 2 다공성 유전층(130) 및 다공성 에칭 중단층(135)을 갖는 이러한 구조가 도 3b에 도시되어 있다. 대안적인 실시예로, 확산 베리어는 도 3b에 도시된 구조의 상단에 추가될 수 있다.
바람직하게, 구리 확산 베리어는 구리 표면상에 선택적으로 침착된다. 이러한 구조는 구리 확산 베리어(191)가 구리 트렌치(185)의 상단에 배치된 도 3c에 도시되었다. 이러한 선택적 확산은 다양한 수단, 예를 들어 침지 도금 또는 무전해 도금에 의해 수행될 수 있다. 구리가 인접 유전층으로 이동하는 것을 억제 또는 감소시키는 전도 물질이 사용될 수 있다. 적합한 확산 베리어 물질은 니켈, 크롬, 코발트, 코발트-텅스텐-포스파이드, 은, 금, 팔라듐, 백금, 루테늄 등을 포함하나, 이들로만 한정되지 않는다. 침지 또는 치환 도금에서, 도금조내에 용해된 금속 이온이 도금도와 접촉하는 보다 활성적인 금속(보다 하위의 귀금속)에 의해 치환되는 경우 금속 치환이 일어난다. 금속이 주변 유전체가 아닌 노출된 구리 표면상에만 침착되는 침지 도금이 특히 적합하다. 다른 구체예는 예를 들어 유럽 특허 출원 제 0 707 093 A1호에 개시된 구리 콜로이드 조성물이다. 다른 무전해 금속 도금조가 또한 적합하다.
따라서, 본 발명은 추가로 a) 유전체 물질층을 기판상에 배치하고; b) 유전체 물질층을 패턴화하여 어퍼처를 제공하며; c) 어퍼처에 베리어층을 침착시키고; d) 어퍼처에 구리를 침착시켜 어퍼처를 충전한 후; e) 구리를 평탄화하고; f) 베리어층을 구리 표면상에 선택적으로 침착시키는 단계를 포함하여, 전자 디바이스를 제조하는 방법이 개시된다. 본 원에 의해 또한, 기판; 유전층의 상부 표면으로부터 유전층내로 하향 연장된 어퍼처를 포함하며 기판 표면상에 배치된 유전층; 유전층의 상부 표면과 실질적으로 평탄한 상부 표면을 가지며 어퍼처에 배치된 구리; 및 구리의 상부 표면상에 선택적으로 배치된 베리어층을 포함하는 구조가 제공된다.
대안적인 구체예로, 에칭 차별층은 제 1 및 제 2 유전층 사이에 배치되지 않는다. 층들 사이의 적절한 에치 차별층은 각 유전층 내의 특정 포로겐의 사용에 의하여 이루어진다. 이 사항은 도 4a 내지 도 4c에 설명되어 있다. 도 4a를 참고하면, 폴리머 포로겐을 포함한 예비-다공성 바닥 유전층(205), 예비-다공성 에칭 중단부(215) 및 금속 스터드(200)를 구비한 구조가 도시되어 있다. 폴리머 포로겐을 포함한 예비-다공성 하드마스크(220)는 예비-다공성 에칭 중단부(215)와 금속 스터드(200)의 표면 상에 배치된다. 폴리머 포로겐을 포함한 제 1 예비-다공성 유전층(225)은 구리 확산 베리어로서 또한 기능할 수 있는 하드마스크(220) 상에 배치되며, 폴리머 포로겐을 포함한 제 2 예비-다공성 유전층(230)은 제 1 예비-다공성 유전층(225) 상에 직접 배치된다. 폴리머 포로겐을 포함한 예비-다공성 에칭 중단부 또는 캡층(235), 구리 확산 베리어로서 또한 기능할 수 있는 하드마스크(240) 및 포토레지스트(245)는 유전층(230)의 표면 상에 배치된다. 그 후, 포토레지스트가 이미지화되고 하드마스크는 에칭되며, 다음으로 반사 방지 평탄층 및 이어서 실리콘-함유 포토레지스트가 도포된다. 이 포토레지스트가 이미지화되며, 도 4b에 비어 패턴(250)은 에칭 중단부(235)와 제 2 유전층(230)으로 전사된다. 반사방지층은 제거되며, 트렌치는 제 2 유전층(230) 내로 에칭되고, 비어들은 제 1 유전층(225)으로 에칭된다. 베리어층이 증착되며, 트렌치(260)와 비어 (255)는 구리로 채워지고, 임의적인 과도금은 화학기계 평탄화와 같은 평탄화 공정에 의하여 제거된다. 그 후, 이 구조는 모든 예비-다공층을 다공층으로 변화시키는 조건으로 처리되어 도 4c에 도시된 구조가 형성된다.
다른 구체예로, 도 5는 금속 스터드(200)에 인접한 바닥 예비-다공성 유전층(265)을 갖는 구조를 도시한다. 선택적으로 증착된 베리어층(270)이 금속 스터드(200) 상부에 위치한다. 제 1 예비-다공성 유전층(275)은 바닥 유전층(265)와 베리어층(270) 사이에 배치된다. 제 2 예비-다공성 유전층(280)은 제 1 유전층 (275) 상에 직접 배치된다.
다른 구체예로, 희생 물질이 유전층으로 사용될 수 있다. 제거시, 희생 물질은 에어 갭을 형성한다. 이러한 구조는 에어 갭이 전형적으로 트렌치층에 형성되는 이중 대머신 공정에 특히 유용하다. 이러한 구조에서, 희생 물질은 제 1 유전층상에 배치된다. 바람직하게, 제 1 유전층은 포로겐을 포함한다. 그후 제 3 층이 희생 물질층의 상부에 배치된다. 따라서, 본 발명은 포로겐을 포함하는 유전체 물질의 제 1 층, 희생 물질을 포함하는 제 2 층 및 제 2 층상의 제 3 무기층을 가지는 구조를 제공한다. 제 3 층은 제 3 층을 통해 희생 물질 및 포로겐이 제거되도록 충분히 다공성이어야 한다. 한 구체예로, 제 3 층내 이러한 다공성은 포로겐을 사용하여 이루어지며, 따라서 제 3 층은 하나 이상의 포로겐을 포함할 수 있다. 바람직하게, 제 3 층은 또한 유기 폴리실리카 층이다. 다른 구체예로, 유전체 물질은 유기 폴리실리카 물질을 포함한다.
다양한 물질이 희생 물질로 사용될 수 있다. 적합한 희생 물질은 폴리노보넨 폴리머, 벤조사이클로부텐 폴리머, 폴리설폰 폴리머, 폴리(메트)아크릴레이트 폴리머 등을 포함하나, 이들로만 한정되지 않는다. 바람직하게, 희생 물질은 가교된 폴리머이다. 예시적인 가교 폴리머는 (메트)아트릴산, (메트)아크릴아미드, 알킬(메트)아크릴레이트, 알케닐(메트)아크릴레이트, 방향족 (메트)아크릴레이트, 비닐 방향족 모노머, 질소를 포함하는 화합물 및 그들의 티오-유사체, 치환된 에틸렌 모노머, 사이클릭 올레핀, 치환된 사이클릭 올레핀 등, 및 하나 이상의 가교결합제를 포함하는 폴리머들이나 이에 제한되지 않는다.
특히 적합한 희생 물질 폴리머는 중합 단위로 하나 이상의 (메트)아크릴레이트, (메트)아크릴아미드 모노머, 또는 이 둘 다를 함유하는 것이다. 이러한 폴리머는 중합 단위로 상기 언급된 바와 같은 하나 이상의 다른 모노머를 포함할 수 있다. (메트)아크릴레이트 모노머는 알킬(메트)아크릴레이트, 알케닐(메트)아크릴레이트, 및 방향족 (메트)아크릴레이트를 포함한다. (메트)아크릴아미드 모노머는 (메트)아크릴아미드 및 알킬(메트)아크릴아미드를 포함한다. 전형적으로, 본 발명에 유용한 알킬(메트)아크릴레이트는 (C1-C24)(메트)아크릴레이트이다.
다양한 가교결합제가 본 발명에 사용될 수 있다. 적절한 가교제는 디-, 트리-, 테트라-, 또는 고차의 다작용성 에틸렌 또는 아세틸렌적 불포화 모노머, 및 보다 바람직하게는 다작용성 (메트)아크릴레이트 모노머를 포함하나 이에 제한되지 않는다. 임의적인 양의 가교제가 본 발명의 희생 물질 폴리머에 사용하기에 적합하다. 전형적으로, 본 발명의 폴리머는 폴리머 중량에 대해 적어도 1 중량%의 가교제를 함유한다. 폴리머 중량에 대해 100% 까지(100% 포함)의 가교결합제가 본 발명의 폴리머에 효과적으로 사용될 수 있다. 가교결합제의 양이 5 내지 100% 및 보다 바람직하게는 10 내지 90%인 것이 바람직하다. 다른 적합한 가교제의 양은 5 내지 75%, 10 내지 75% 및 10 내지 50%이다. 한 구체예로, 가교된 폴리머는 중합 단위로 가교결합 모노머만을 포함할 수 있거나, 하나 이상의 다른 모노머를 포함할 수 있다. 예를 들어, 트리메틸올프로판 트리아크릴레이트 및 트리메틸올프로판 트리메타크릴레이트를 포함하는 가교된 폴리머가 특히 유용하다.
희생 물질이 유전체 물질로 사용되는 경우, 희생 물질은 기판상에 배치되어 희생 물질층을 형성한다. 이러한 층은 기판상에 가교된 폴리머를 함유하는 조성물을 배치함으로 형성시킬 수 있다. 또한, 이러한 희생 물질층은 기판상에 하나 이상의 가교제를 포함하는 조성물을 배치하거나, 하나 이상의 가교제를 경화하여 기판상에 가교된 폴리머를 형성함으로써 형성시킬 수 있다. 임의로, 하나 이상의 가교제를 포함하는 이러한 조성물은 또한 하나 이상의 모노머, 하나 이상의 가교되지 않은 폴리머, 하나 이상의 가교된 폴리머 또는 이들의 혼합물을 포함할 수 있다.
희생 물질층은 용융 상태, 용매중의 조성물로서 기판상에 배치될 수 있다. 또한, 희생 물질은 진공 라미네이션과 같은 통상적인 수단에 의해 기판에 도포될 수 있는 건조 필름일 수 있다. 또한, 희생 물질은 화학증착에 의해 침착될 수 있다. 다양한 용매가 사용될 수 있다. 용매의 선택은 특별한 응용 및 폴리머의 조성물에 따라 결정될 것이다. 적절한 용매는 케톤; 락톤; 에스테르; 에테르; N-메틸-2-피롤리돈; N,N'-디메틸프로필렌우레아; 방향족 용매; 알콜; 탄화수소; 산 또는 이들의 혼합물을 포함하나 이로만 제한되지 않는다. 희생 물질 용융물 또는 조성물을 기판상에 배치하기 위해 스핀 코팅, 디핑, 롤러 코팅, 커튼 코팅 등과 같은 적절한 수단이 사용될 수 있다.
희생 물질 조성물이 기판상에서 경화되어 희생 물질층을 형성하는 경우, 이러한 경화는 조성물내에서 하나 이상의 성분들의 분자량을 증가시키는 어떠한 방법으로 행해질 수 있다. 전형적으로 이러한 방법은 중합이다. 이러한 중합은 Diels-Alder, 음이온성, 양이온성 및 바람직하게는 자유-래디칼 중합과 같은 방법에 의할 수 있다. 중합은 열적으로, 광화학적으로 또는 이들의 조합에 의해 개시될 수 있다. 서멀애시드 발생제(thermal acid generator), 서멀베이스(thermal base) 발생제, 포토애시드 발생제, 포토베이스 발생제, 자유 래디칼 개시제 등과 같은 적절한 중합 촉매가 희생 물질 조성물에 첨가될 수 있다.
희생 물질은 기판으로부터 제거되어야 한다. 이와 같은 제거를 수행하기 위해 열, 압력, 진공, 또는 화학선, IR, 마이크로웨이브, UV, x-선, 감마선, 알파 입자, 중성자 빔, 및 전자 빔이 예시되나 이로 한정되지 않는 조사선에의 노출, 용해, 화학적 에칭, 플라즈마 에칭 등을 포함하나 이에 제한되지 않는 다양한 조건이 사용될 수 있다. 화학 조사선과 열을 함께 사용하는 것과 같이, 포로겐 또는 폴리머를 제거하는데 복수개의 방법이 이용될 수 있음이 이해될 것이다. 희생 물질을 열 분해하는 것이 바람직하다.
본 발명을 대머신 공정에 이용하는 경우, 희생 물질상에 베리어층이 침착되도록 포로겐 및 희생 물질상에 활성 부위를 제공하는 것이 중요하다. 이러한 부위는 희생 물질층에 형성된 어퍼처내를 포함하여 희생 물질의 표면상에 균일하게 분포되어야 한다. 이것은 물리적 증착법에 덜 제한적인 반면, 화학 증착 및 특히 원자층 화학 증착에 대해서는 제한적이다. 원자층 침착에서, 처음에 에칭된 표면을 진공 챔버내 반응 가스에 노출시켜 폴리머 표면상의 작용 그룹과 금속이 반응하여 금속 원자의 단일층을 침착시킴으로써 배리어 층을 침착시킨다. 이러한 침착에 예시적인 전구체는 사염화티탄과 같은 반응성 금속 할라이드, TaCl5, 및 TiBr4, 반응성 금속 알콕사이드, 금속 아민 컴플렉스, W(CO)6와 같은 금속 카보닐 컴플렉스 등을 포함하지만, 이들로만 한정되는 것은 아니다. 후속 단계에서, 챔버로부터 과량의 금속 전구체를 제거한 후, 암모니아와 같은 다른 가스를 표면에 도입하여 표면상에 존재하는 TiCL3 및 TiCl2와 반응시킨다. 이 반응으로 Ti-N 결합을 형성한 후, 과량의 암모니아를 제거하고 충분히 두터운 배리어가 생성되어 구리 확산을 방지할 때까지 이 공정을 반복한다. 또한 메틸아민과 같은 다른 아민이 사용될 수 있다. 탄소 전구체가 또한 아민과 조합하여, 또는 단독으로 사용되어 암모니아와의 반응에 의해 형성된 티타늄 나이트라이드 층 대신에 티타늄 카보나이트라이드 또는 티타늄 카바이드 층을 형성할 수 있다.
희생 물질 또는 포로겐에서 충분한 활성 부위를 생성하는 방법중 하나는 반응성 금속 종이 에칭 후 희생 물질과 균일하게 반응하고 이로서 배리어 층에 필요한 두께를 최소화 하도록, 반응성 작용 그룹(예: 카복실, 아민, 이민, 옥심, 하이드록시, 알데하이드, 디설파이드, 또는 티올 그룹 또는 이들의 조합)을 희생 물질에 혼입하는 것이다. 균일한 배리어를 생성하는 별도의 일예는 에칭 후 충분한 수의 표면 실라놀 그룹을 제공하여 반응성 금속 종에 양호한 표면 카버리지 (coverage)를 제공하는 것으로, 중합 단위로서 실리콘-함유 모노머를 함유하는 희생 폴리머를 사용한다. 이러한 별도의 방법은 실리콘-산소-금속 결합이 매우 안정하며 희생 물질에 배리어 층의 양호한 접착력을 제공할 것이므로 바람직하다.
따라서, 본 발명은 a) 제 1 포로겐을 포함하는 제 1 유전체 물질층을 기판상에 배치하고; b) 제 1 유전체 물질층상에 제 2 포로겐 또는 희생 물질을 포함하는 제 2 유전체 물질층을 배치하며; c) 제 1 및 제 2 유전체 물질 층을 패턴화하여 어퍼처를 제공하고; d) 어퍼처내 제 1 및 제 2 유전체 물질의 표면상에 베리어층을 증착시키고; e) 금속을 어퍼처에 침착시키는 단계를 포함하여, 전자 디바이스를 제조하는 방법을 제공하며, 여기에서, 제 1 포로겐, 제 2 포로겐 및 희생 물질은 베리어층을 제공하기에 적절한 활성 부위를 가진다.
다른 구체예로, 베리어층 침착은 다른 금속간 층, 예를 들어 카바이드, 실리사이드, 보라이드, 카보나이트라이드, 나이트라이드 등과 교대로 이루어질 수 있다. 이러한 베리어 물질과 금속간 층의 교대층은 당업계에 널리 알려져 있다.

Claims (2)

  1. a) 유전체 물질층을 기판상에 배치하고; b) 유전체 물질층을 패턴화하여 어퍼처를 제공하며; c) 어퍼처에 베리어층을 침착시키고; d) 어퍼처에 구리를 침착시켜 어퍼처를 충전한 후; e) 구리를 평탄화하고; f) 베리어층을 구리 표면상에 선택적으로 침착시키는 단계를 포함하는 것을 특징으로 하는, 전자 디바이스의 제조방법.
  2. 기판; 유전층의 상부 표면으로부터 유전층내로 하향 연장된 어퍼처를 포함하며 기판 표면상에 배치된 유전층; 유전층의 상부 표면과 실질적으로 평탄한 상부 표면을 가지며 어퍼처에 배치된 구리; 및 구리의 상부 표면상에 선택적으로 배치된 베리어층을 포함하는 구조.
KR1020100133063A 2002-09-24 2010-12-23 전자 디바이스 제조 KR20110014540A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41326502P 2002-09-24 2002-09-24
US60/413,265 2002-09-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065837A Division KR20040026630A (ko) 2002-09-24 2003-09-23 전자 디바이스 제조

Publications (1)

Publication Number Publication Date
KR20110014540A true KR20110014540A (ko) 2011-02-11

Family

ID=31978785

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030065837A KR20040026630A (ko) 2002-09-24 2003-09-23 전자 디바이스 제조
KR1020100133063A KR20110014540A (ko) 2002-09-24 2010-12-23 전자 디바이스 제조

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030065837A KR20040026630A (ko) 2002-09-24 2003-09-23 전자 디바이스 제조

Country Status (6)

Country Link
US (1) US20040130032A1 (ko)
EP (1) EP1403925A2 (ko)
JP (1) JP2004274020A (ko)
KR (2) KR20040026630A (ko)
CN (1) CN1512542A (ko)
TW (1) TWI250584B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831003B1 (en) * 2002-05-31 2004-12-14 Advanced Micro Devices, Inc. Continuous barrier for interconnect structure formed in porous dielectric material with minimized electromigration
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
JP2005133060A (ja) * 2003-10-29 2005-05-26 Rohm & Haas Electronic Materials Llc 多孔性材料
US7557035B1 (en) 2004-04-06 2009-07-07 Advanced Micro Devices, Inc. Method of forming semiconductor devices by microwave curing of low-k dielectric films
US7344972B2 (en) * 2004-04-21 2008-03-18 Intel Corporation Photosensitive dielectric layer
EP1632956A1 (en) * 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
US7229934B2 (en) * 2004-10-18 2007-06-12 International Business Machines Corporation Porous organosilicates with improved mechanical properties
US7217648B2 (en) * 2004-12-22 2007-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Post-ESL porogen burn-out for copper ELK integration
KR101119141B1 (ko) * 2005-01-20 2012-03-19 삼성코닝정밀소재 주식회사 폴리머 나노 입자를 포함하는 저유전 박막 형성용 조성물및 이를 이용한 저유전 박막의 제조방법
WO2006100632A1 (en) * 2005-03-22 2006-09-28 Nxp B.V. Side wall pore sealing for low-k dielectrics
US7422975B2 (en) * 2005-08-18 2008-09-09 Sony Corporation Composite inter-level dielectric structure for an integrated circuit
US7482265B2 (en) 2006-01-10 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. UV curing of low-k porous dielectrics
JP4788415B2 (ja) 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
US8399349B2 (en) * 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
EP1906249A3 (en) * 2006-09-26 2008-12-24 Rohm and Haas Electronic Materials, L.L.C. Antireflective coating compositions for photolithography
US7723226B2 (en) * 2007-01-17 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
JP5142538B2 (ja) 2007-01-26 2013-02-13 株式会社東芝 半導体装置の製造方法
US20080188074A1 (en) * 2007-02-06 2008-08-07 I-I Chen Peeling-free porous capping material
US7651830B2 (en) * 2007-06-01 2010-01-26 3M Innovative Properties Company Patterned photoacid etching and articles therefrom
JP2009147096A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
US8064214B2 (en) * 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component
KR100930672B1 (ko) * 2008-01-11 2009-12-09 제일모직주식회사 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법
JP2009194072A (ja) 2008-02-13 2009-08-27 Toshiba Corp 半導体装置の製造方法
US7891980B2 (en) * 2008-11-05 2011-02-22 Dialogic Corporation Interconnect device with discrete in-line components
JP2010245235A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 半導体装置及びその製造方法
CN102487035B (zh) * 2010-12-01 2014-03-19 中芯国际集成电路制造(上海)有限公司 具有多孔结构的超低介电常数的层间介质的淀积方法
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer
KR102058760B1 (ko) * 2011-10-10 2019-12-23 브레우어 사이언스 인코포레이션 리소그래피 처리를 위한 스핀-온 탄소 조성물
JP5902573B2 (ja) * 2012-07-18 2016-04-13 株式会社東芝 パターン形成方法
US9330989B2 (en) 2012-09-28 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for chemical-mechanical planarization of a metal layer
US9418889B2 (en) * 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
US10889054B2 (en) * 2017-11-27 2021-01-12 Hrl Laboratories, Llc Sacrificial pyrolysis method for additively manufactured ceramics
US11756786B2 (en) * 2019-01-18 2023-09-12 International Business Machines Corporation Forming high carbon content flowable dielectric film with low processing damage
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110712A (en) * 1987-06-12 1992-05-05 Hewlett-Packard Company Incorporation of dielectric layers in a semiconductor
JPH06292308A (ja) * 1993-04-05 1994-10-18 Makoto Yamamoto 変電設備
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5865659A (en) * 1996-06-07 1999-02-02 Candescent Technologies Corporation Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements
CN1252810C (zh) * 1997-01-21 2006-04-19 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
US6670022B1 (en) * 1997-04-17 2003-12-30 Honeywell International, Inc. Nanoporous dielectric films with graded density and process for making such films
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
AU3055599A (en) * 1998-04-01 1999-10-25 Asahi Kasei Kogyo Kabushiki Kaisha Method of manufacturing interconnection structural body
FR2777697B1 (fr) * 1998-04-16 2000-06-09 St Microelectronics Sa Circuit integre avec couche d'arret et procede de fabrication associe
US6452275B1 (en) * 1999-06-09 2002-09-17 Alliedsignal Inc. Fabrication of integrated circuits with borderless vias
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6362091B1 (en) * 2000-03-14 2002-03-26 Intel Corporation Method for making a semiconductor device having a low-k dielectric layer
TWI227043B (en) * 2000-09-01 2005-01-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
US6596467B2 (en) * 2000-09-13 2003-07-22 Shipley Company, L.L.C. Electronic device manufacture
TW588072B (en) * 2000-10-10 2004-05-21 Shipley Co Llc Antireflective porogens
US6383912B1 (en) * 2000-10-23 2002-05-07 Honeywell International, Inc. Fabrication method of integrated circuits with multiple low dielectric-constant intermetal dielectrics
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US6455443B1 (en) * 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
US6767474B2 (en) * 2002-07-19 2004-07-27 Hewlett-Packard Development Company, L.P. Fluid ejector head having a planar passivation layer

Also Published As

Publication number Publication date
JP2004274020A (ja) 2004-09-30
US20040130032A1 (en) 2004-07-08
EP1403925A2 (en) 2004-03-31
KR20040026630A (ko) 2004-03-31
CN1512542A (zh) 2004-07-14
TWI250584B (en) 2006-03-01
TW200409240A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
KR20110014540A (ko) 전자 디바이스 제조
US6667147B2 (en) Electronic device manufacture
US7018678B2 (en) Electronic device manufacture
KR101051276B1 (ko) 이중 다마신 배선의 패터닝을 위한 3층 마스킹 구조물
US20020123240A1 (en) Electronic device manufacture
EP1632956A1 (en) Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
EP1891146B1 (en) Organo functionalized silane monomers and siloxane polymers of the same
JP2006504855A (ja) ガス層形成材料
JP2005507015A (ja) エッチストップ樹脂
JP2006526672A (ja) 低ｋ誘電体形成用有機シルセスキオキサン重合体
US20040052948A1 (en) Electronic device manufacture
JP2006503165A (ja) オルガノシロキサン
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
US8263316B2 (en) Electronic device manufacture
JP2004319977A (ja) 絶縁膜形成用材料及びそれを用いた絶縁膜
JP4004983B2 (ja) 絶縁膜形成材料及びそれを用いた絶縁膜
JP2004292767A (ja) 絶縁膜形成材料及びそれを用いた絶縁膜
JP2004303800A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
JP2004303777A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
JP2006012905A (ja) 絶縁膜形成用材料及びそれを用いた絶縁膜
JP2005200515A (ja) 絶縁膜形成用材料及びそれを用いた絶縁膜

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application