[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100930672B1 - 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법 - Google Patents

실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법 Download PDF

Info

Publication number
KR100930672B1
KR100930672B1 KR1020080003676A KR20080003676A KR100930672B1 KR 100930672 B1 KR100930672 B1 KR 100930672B1 KR 1020080003676 A KR1020080003676 A KR 1020080003676A KR 20080003676 A KR20080003676 A KR 20080003676A KR 100930672 B1 KR100930672 B1 KR 100930672B1
Authority
KR
South Korea
Prior art keywords
hard mask
formula
tetrabutylammonium
silicon
carbon atoms
Prior art date
Application number
KR1020080003676A
Other languages
English (en)
Other versions
KR20090077618A (ko
Inventor
김상균
조현모
고상란
김미영
윤희찬
정용진
김종섭
Original Assignee
제일모직주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제일모직주식회사 filed Critical 제일모직주식회사
Priority to KR1020080003676A priority Critical patent/KR100930672B1/ko
Priority to EP08869469A priority patent/EP2229607A4/en
Priority to JP2010542157A priority patent/JP5378410B2/ja
Priority to CN2008801244896A priority patent/CN101910947B/zh
Priority to PCT/KR2008/007886 priority patent/WO2009088177A2/en
Priority to TW098100849A priority patent/TWI400300B/zh
Publication of KR20090077618A publication Critical patent/KR20090077618A/ko
Application granted granted Critical
Publication of KR100930672B1 publication Critical patent/KR100930672B1/ko
Priority to US12/805,081 priority patent/US8524851B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C08G77/52—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages containing aromatic rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C08G77/16—Polysiloxanes containing silicon bound to oxygen-containing groups to hydroxyl groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/70—Siloxanes defined by use of the MDTQ nomenclature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Silicon Polymers (AREA)
  • Materials For Photolithography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 하기 화학식 1로 나타내어 지는 유기실란계 중합체(a); 및 용매(b)를 포함하는 것을 특징으로 하는 실리콘계 하드마스크 조성물을 제공한다.
[화학식1]
{(SiO1.5-Y-SiO1.5)x(R3SiO1.5)y(XSiO1.5)z}(OH)e(OR6)f
(x,y,z는 중합체 중 (SiO1.5-Y-SiO1.5), (R3SiO1.5), (XSiO1.5) 반복단위 각각의 상대적인 비를 나타낸 것이고, e,f는 중합체 중 실리콘(Si)원자에 결합되어 있는 말단 -OH기와 -OR기 각각의 개수를 2x+y+z개의 실리콘(Si)원자 대비 개수로 나타낸 것으로서, 0.05≤x,y≤0.9, 0≤z≤0.9, x+y+z=1 이고, 0.03≤e≤0.2, 0.03≤f≤0.25를 만족하며,
X는 치환 또는 비치환의 방향족 고리를 함유하는 탄소수 6~30의 관능기이고,
R3은 각각 독립적으로 탄소수 1~6의 알킬기이며,
Y는 탄소수 1~20의 직쇄 또는 분지쇄의 치환 또는 비치환의 알킬렌기,
Figure 112009051794515-pat00004
,
Figure 112009051794515-pat00005
,
Figure 112009051794515-pat00006
,
Figure 112009051794515-pat00007
,
Figure 112009051794515-pat00008
,
Figure 112009051794515-pat00009
및
Figure 112009051794515-pat00010
로 이루어진 군에서 선택되는 결합기이고,
R6은 탄소수 1~6의 알킬기임.)
리소그래피, 하드마스크, 반사방지막, 알콕시기

Description

실리콘계 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 {SILICON-BASED HARDMASK COMPOSITION(Si-SOH； Si-based Spin-On Hardmask) AND PROCESS OF PRODUCING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE USING THE SAME}
본 발명은 스핀-온-코팅이 가능한 실리콘계 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법과 이 방법을 이용해 제조된 반도체 집적회로에 관한 것이다.
반도체 미세회로에 쓰이는 선폭이 줄어들면서, 패턴의 가로세로비(aspect ratio) 때문에, 포토리지스트(photoresist)의 두께는 얇아져야만 한다. 그러나, 너무 얇아질 경우에는, 패턴 전사 공정 (에칭 공정)에서 마스크로서의 역할을 하기 힘들게 된다. 즉, 에치하는 동안 포토레지스트가 모두 닳아 없어져, 원하는 깊이로 기질 (substrate)을 에치할 수 없게 된다.
이 문제를 해결하기 위해, 하드마스크(hardmask)가 공정에 도입되었다. 하드마스크는 우수한 에치선택성을 이용하는 재료로서, 주로 두개의 층을 사용하게 된 다 (도 1 참조). 기질 위에 카본계 하드마스크를 만들고, 그 위에 실리콘계 하드마스크를 만든 후, 최종적으로 포토레지스트를 코팅한다. 실리콘계 하드마스크는 기질보다 포토레지스트에 대해 더 높은 에치선택성을 갖기 때문에, 얇은 두께의 포토레지스트를 이용해도, 패턴을 쉽게 전사할 수 있다. 패턴이 전사된 실리콘계 하드마스크를 마스크로 카본계 하드마스크를 에치하여 패턴을 전사하고, 마지막으로 이 카본계 하드마스크를 마스크로 기질에 패턴을 전사하게 된다. 결과적으로 더 얇은 포토레지스트를 사용하여, 원하는 깊이로 기질을 에치하게 되는 것이다.
일반적으로 반도체 양산공정에서는 화학증기증착법 (CVD; Chemical Vapor Deopsition)방법을 이용하여, 하드마스크들을 만들었으나, CVD방법은 증착될 때 파티클이 생기는 경우가 많고, 이 파티클은 내부에 있기 때문에 검출하기가 힘들다. 선폭이 클 경우에는 이런 파티클들의 문제가 덜하였으나, 선폭이 얇아지면서, 약간의 파티클로 인해, 최종 디바이스의 전기적 특성이 달라지면서, 양산 적용에 어려움이 생기기 시작하였다. 또, CVD 공법은 공법특성상 하드마스크를 만드는 시간이 오래 걸리고, 새롭게 고가의 장비를 구매하여야 하는 문제들이 있다.
이런 문제를 해결하기 위해, 스핀-온-코팅이 가능한 하드마스크 재료의 필요성이 대두되었다. 스핀-온-코팅은 파티클의 제어가 쉽고, 공정시간이 빠르며, 기존 코터를 이용할 수 있으므로, 추가 투자 비용이 거의 발생하지 않는다. 그러나, 스핀-온-코팅이 가능한 하드마스크 재료를 만들기 위해서는 몇가지 기술적인 문제를 풀어야 한다. 본 발명에서 다루고 있는 실리콘계 하드마스크만 생각해 본다면, 에치선택성을 높이기 위해서는 재료의 실리콘 함량이 높아야 하는데, 이럴 경우 코팅 성이 안 좋거나, 보관안정성이 안 좋아서, 양산에 적용될만한 재료를 만들기가 힘들다. 또한, 표면물성을 조절하지 못하면, 다른 재료를 코팅할 때 코팅 불량이 발생할 수있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 높은 에치선택성과 저장안정성을 가지며, 표면 물성을 조절할 수 있는 스핀-온 코팅이 가능한 실리콘계 하드마스크 조성물을 제공하는 것을 목적으로 한다.
또한 본 발명은 상기 실리콘계 하드마스크 조성물을 사용하여 반도체 집적회로 디바이스를 제조하는 제조방법을 제공하는 것을 또다른 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 베이스 레진인 폴리실세스퀴옥산 (polysilsesquioxane)의 말단에 -OH기뿐만 아니라 알콕시기 (alkoxy group)를 가지는 것과, 베이스 레진에 두 실리콘 원자가 링커(linker)로 연결된 단위를 포함하는 것을 특징으로 하는, 스핀-온-코팅이 가능한 실리콘계 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법을 제공한다.
구체적으로, 본 발명은 하기 화학식 1로 나타내어 지는 유기실란계 중합체(a); 및 용매(b)를 포함하는 것을 특징으로 하는 실리콘계 하드마스크 조성물을 제공한다.
[화학식1]
{(SiO1.5-Y-SiO1.5)x(R3SiO1.5)y(XSiO1.5)z}(OH)e(OR6)f
(x,y,z는 중합체 중 (SiO1.5-Y-SiO1.5), (R3SiO1.5), (XSiO1.5) 반복단위 각각의 상대적인 비를 나타낸 것이고, e,f는 중합체 중 실리콘(Si)원자에 결합되어 있는 말단 -OH기와 -OR기 각각의 개수를 2x+y+z개의 실리콘(Si)원자 대비 개수로 나타낸 것으로서, 0.05≤x,y≤0.9, 0≤z≤0.9, x+y+z=1 이고, 0.03≤e≤0.2, 0.03≤f≤0.25를 만족하며,
X는 치환 또는 비치환의 방향족 고리를 함유하는 탄소수 6~30의 관능기이고,
R3은 각각 독립적으로 탄소수 1~6의 알킬기이며,
Y는 탄소수 1~20의 직쇄 또는 분지쇄의 치환 또는 비치환의 알킬렌기,
Figure 112009051794515-pat00011
,
Figure 112009051794515-pat00012
,
Figure 112009051794515-pat00013
,
Figure 112009051794515-pat00014
,
Figure 112009051794515-pat00015
,
Figure 112009051794515-pat00016
및
Figure 112009051794515-pat00017
로 이루어진 군에서 선택되는 결합기이고,
R6은 탄소수 1~6의 알킬기임.)
상기 유기실란계 중합체(a)는 하기 화학식 2, 3 및 4로 나타내어지는 화합물들의 축중합물일 수 있다.
[화학식 2]
(HO)a(R1O)(3-a)Si-X
(R1은　탄소수 1~6의 알킬기, 0≤a≤3, X는 치환 또는 비치환의 방향족 고리를 함유하는 탄소수 6~30의 관능기)
[화학식 3]
(HO)b(R2O)(3-b)Si-R3
(R2은 탄소수 1~6의 알킬기, 0≤b≤3, R3은 탄소수 1~12의 알킬기)
[화학식 4]
(HO)c(R4O)(3-c)Si-Y-Si(OH)d(R5O)(3-d)
(R4　및 R5는 각각 독립적으로 탄소수 1~6의 알킬기이고, 0≤c≤3, 0≤d≤3, Y는 탄소수 1~20의 직쇄 또는 분지쇄의 치환 또는 비치환의 알킬렌기,
Figure 112009051794515-pat00018
,
Figure 112009051794515-pat00019
,
Figure 112009051794515-pat00020
,
Figure 112009051794515-pat00021
,
Figure 112009051794515-pat00022
,
Figure 112009051794515-pat00023
및
Figure 112009051794515-pat00024
로 이루어진 군에서 선택되는 결합기임.)
또한, 상기 유기실란계 중합체(a)는 산 촉매하에 하기 화학식 5,　6　및 7로 표시되는 화합물들로부터 가수분해되어 형성되는 화합물들의 축중합물일 수 있다.
[화학식 5]
(R1O)3Si-X
(X는 치환 또는 비치환의 방향족 고리를 함유하는 탄소수 6~30의 관능기, R1은　탄소수 1~6의 알킬기)
[화학식 6]
(R2O)3Si-R3
(R2은 탄소수 1~6의 알킬기, R3은 탄소수 1~12의 알킬기)
[화학식 7]
(R4O)3Si-Y-Si(OR5)3
(R4　및 R5은 각각 독립적으로 탄소수 1~6의 알킬기이고, Y는 탄소수 1~20의 직쇄 또는 분지쇄의 치환 또는 비치환의 알킬렌기,
Figure 112009051794515-pat00025
,
Figure 112009051794515-pat00026
,
Figure 112009051794515-pat00027
,
Figure 112009051794515-pat00028
,
Figure 112009051794515-pat00029
,
Figure 112009051794515-pat00030
및
Figure 112009051794515-pat00031
로 이루어진 군에서 선택되는 결합기임.)
또한, 상기 유기실란계 중합체(a)는 중량 평균 분자량이 2,000~90,000인 것을 특징으로 한다.
상기 화학식 5로 나타내어 지는 화합물의 구체적인 예를 들자면 도 2에 나타낸 바와 같고, 상기 화학식 7로 나타내어 지는 화합물의 구체적인 예를 들자면 도 3에 나타낸 바와 같다. (도 2에서 Me는 메틸기를, R은 탄소수 1~6의 알킬기를 나타내며, 도 3에서 R은 탄소수 1~6의 알킬기를 나타낸다.)
일 실시예로, 상기 유기실란계 중합체는 상기 화학식 5로 표시되는 화합물, 상기 화학식 6으로 표시되는 화합물과 상기 화학식 7로 표시되는 화합물의 합 100 중량부를 기준으로 할 때, 상기 화학식 5로 표시되는 화합물 0　내지 90중량부와 상기 화학식 6으로 표시되는 화합물 5내지 90중량부　및 상기 화학식 7로 표시되는 화합물 5내지 90중량부의 혼합물을 0.001중량부 내지 5중량부의 산촉매와 100　내지 900중량부의 반응용매 하에서 반응시켜 얻을 수 있다.
상기 산 촉매는 질산(nitric acid), 황산(sulfuric acid),　염산 (hydrochloric acid),　p-톨루엔 술폰산 수화물(p-toluenesulfonic acid monohydrate), 디에틸설페이트(diethylsulfate)로 이루어진 군에서 1종 이상 선택되는 것일 수 있다.
상기 산촉매는 그 종류, 투입량 및 투입방법을 조절하여 수지 합성　시 가수분해 혹은 축합반응을 적절히 제어할 수 있으며, 상기 유기 실란계 중합물 생성 반응에서는 0.001 내지 5중량부 사용할 수 있다. 0.001 중량부 미만으로 사용한다면, 반응속도가 현저하게 느려지는 문제가 발생하고, 5중량부를 초과하여 사용할 경우 에는 반응속도가 너무 빨라서 원하는 분자량의 축합중합물을 얻지 못하는 문제가 발생하게 된다.
상기 반응용매로는 아세톤(acetone), 테트라하이드로퓨란 (tetrahydrofuran), 벤젠(benzene), 톨루엔(toluene), 디에틸에테르 (diethyl ether), 클로로포름(chloroform), 디클로로메탄(dichloromethane), 에틸 아세테이트(ethyl acetate), 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether), 프로필렌 글리콜 에틸 에테르(propylene glycol ethyl ether), 프로필렌 글리콜 프로필 에테르(propylene glycol propyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 프로필렌 글리콜 에틸 에테르 아세테이트(propylene glycol ethyl ether acetate), 프로필렌 글리콜 프로필 에테르 아세테이트(propylene glycol propyl ether acetate), 에틸 락테이트(ethyl lactate), γ-부티로락톤(γ-butyrolactone) 으로 이루어진 군에서 하나 또는 둘 이상 사용될 수 있다.
일 실시예로, 상기 반응에서 산촉매 하에서 화학식 5,　화학식 6　및 화학식 7로 표시되는 화합물로부터 하기 화학식 2, 화학식 3 및 화학식 4로 표시되는 가수분해물들이 각각 생성될 수 있으며, 이들의 축합 중합반응으로 상기 유기 실란계 중합체가 얻어질 수 있다.
상기 화학식 5의 화합물이 포함하는 치환 또는 비치환의 방향족 고리가 DUV(deep UV)　영역에서 흡수스펙트럼을 나타내는 점을 활용하여 반사방지 특성이 높은 재료를 제공할 수 있다. 　이 경우 치환 또는 비치환의 방향족 고리의 농도비를 조절함으로써 특정 파장에서 원하는 흡수도와 굴절률을 가진 하드마스크 조성물을 제공할 수 있다.　화학식 5,　6,　7로 표시되는 화합물들의 반응시 중량비는 세개의 합이 100 중량부라 할 때　상기 화학식 5로 표시되는 화합물은　0　내지 90 중량부를 사용하는 것이 바람직하다. 　상기 화학식 5의 화합물을 90 중량부 이하로 사용할 경우 상기 화학식 5의 화합물이 포함하는 치환 또는 비치환의 방향족 고리는 반사방지 기능을 나타냄으로 별도의 반사방지막의 도포가 불필요하지만, 흡광도 개선 및 포토 프로파일(photo profile) 개선 등을 목적으로 추가적으로 반사방지막을 사용할 수 있다. 한편, 0 중량부를 사용할 경우 즉, 화학식 5 화합물을 사용하지 않을 경우 별도의 반사방지막 사용이 필요할 수도 있다. 상기 화학식 5의 화합물을 90 중량부를 초과하여 사용할 경우에는 Si 함량 저하로 충분한 에칭선택비를 확보할 수 없다는 문제점이 발생하게 된다. 또한, 적절한 반사방지 특성을 갖기 위해서는 화학식　5의 상대적인 양을 조절하면 된다.
상기 화학식 6 화합물의 상대적 투입량을 늘리면 저장안정성을 높일 수 있다. 화학식 5,　6,　7로 표시되는 화합물들의 반응시 중량비는 세　개의 합이 100 중량부라 할때　상기 화학식 6으로 표시되는 화합물은 5 내지 90 중량부를 사용하는 것이 바람직하다. 　5 중량부 미만으로 사용할 경우 저장안정성에 문제가 생기며, 90 중량부를 초과하여 사용할 경우에는 흡광도 저하의 문제가 발생하게 된다.
상기 화학식 7　화합물의 상대적 투입량을 늘리면 친수성을 높일 수 있다. 　화학식 5,　6,　7로 표시되는 화합물들의 반응시 중량비는 세개의 합이 100 중량부라 할때　상기 화학식 7로 표시되는 화합물은 5 내지 90 중량부를 사용하는 것이 바람직하다. 　5 중량부 미만으로 사용할 경우 친수성 조절 효과를 확보할 수 없고, 90 중량부를 초과하여 사용할 경우에는 저장안정성 저하의 문제점이 발생하게 된다. 상기 화학식 7　화합물의 상대적 투입량을 늘리면, Si 원자 사이에 존재하는 링커로 인해 결합의 자유도가 (degree of freedom) 줄어들어 표면에 드러나는 Si-OH 기의 수가 증가하게 된다. 이 때문에 박막의 친수성(hydrophicilcity)이 높아지게 된다.　결과적으로 상기 화학식 7 화합물의 양을 조절하여, 하드마스크의 친수성을 조절할 수 있다. 이것은 하드마스크 위에 형성되는 막과의 호환성에 중요한 인자로서, 이를 이용하여 하드마스크의 호환성을 조절할 수 있게 된다.
상기 화학식 5, 6 및 7 화합물들을 가수분해하여 얻어지는 최종 축중합물의 알콕시기(alkoxy group)의 양을 조절함으로써, 보관안정성을 조절할 수 있다. 상기 유기실란계 중합체에서 알콕시기는 중합체 반복 단위 대비 최대 25 몰%이 존재하도록 조절하는 것이 바람직하다. 알콕시기의 양이 많아지면, 보관안정성은 향상되지만, 코팅성과 내용제성은 나빠지게 되어, 코팅한 막질이 고르지 않거나, 하드마스크 위에 다른 막을 코팅하기 어렵게 된다.
상기 유기 실란계 중합체는 전체 하드마스크 조성물 100 중량부에 대해 1~50 중량부　포함하는 것이 바람직하며, 보다 바람직하게는 1~30 중량부를 포함한다.　1 중량부 미만으로 사용하거나 50 중량부를 초과하여 사용하는 경우에는 코팅이 불량하게 되는 문제가 발생한다.
본 발명의 상기 조성물에서　용매는 단독 또는 2종 이상을 혼합하여 사용할 수 있다. 사용 가능한 용매는 아세톤(acetone), 테트라하이드로퓨란 (tetrahydrofuran), 벤젠(benzene), 톨루엔(toluene), 디에틸에테르 (diethyl ether), 클로로포름(chloroform), 디클로로메탄(dichloromethane), 에틸 아세테이트(ethyl acetate), 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether), 프로필렌 글리콜 에틸 에테르(propylene glycol ethyl ether), 프로필렌 글리콜 프로필 에테르(propylene glycol propyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA, propylene glycol methyl ether acetate), 프로필렌 글리콜 에틸 에테르 아세테이트(propylene glycol ethyl ether acetate), 프로필렌 글리콜 프로필 아세테이트(propylene glycol propyl ether acetate), 에틸 락테이트(ethyl lactate), γ-부티로락톤(γ-butyrolactone) 등을 예로 들 수 있으며, 상기 반응용매와 동일한 것을 사용하여도 좋고 상이한 것을 사용하여도 좋다.
또한, 본 발명에서는 상기 조성물에 가교촉매 (crosslinking catalyst)로서 피리디늄 p-톨루엔술포네이트(pyridinium p-toluene sulfonate), 아미도설포베타인-16(amidosulfobetain-16), 암모늄 (-)-캠퍼-10-술폰산염((-)-camphor-10-sulfonic acid ammonium salt) 등 유기염기의 술폰산염이나 암모늄 포메이트(ammonium formate), 트리에틸암모늄 포메이트(triethylammonium formate), 트리메틸암모늄 포메이트 (trimethyammonium formate), 테트라메틸암모늄 포메이트 (tetramethylammonium formate), 피리디늄 포메이트 (pyridinium formate), 테트라부틸암모늄 포메이트 (tetrabutylammonium formate), 테트라메틸암모늄 나이트레이 트 (tetramethylammonium nitrate), 테트라부틸암모늄 나이트레이트 (tetrabutylammonium nitrate), 테트라부틸암모늄 아세테이트 (tetrabutylammonium acetate), 테트라부틸암모늄 아자이드 (tetrabutylammonium azide), 테트라부틸암모늄 벤조에이트 (tetrabutylammonium benzoate), 테트라부틸암모늄 바이설페이트 (tetrabutylammonium bisulfate), 브롬화 테트라부틸암모늄 (tetrabutylammonium bromide), 염화 테트라부틸암모늄 (tetrabutylammonium chloride), 시안화 테트라부틸암모늄 (tetrabutylammonium cyanide), 불화 테트라부틸암모늄 (tetrabutylammonium fluoride), 요오드화 테트라부틸암모늄 (tetrabutylammonium iodide), 테트라부틸암모늄 설페이트 (tetrabutylammonium sulfate), 테트라부틸암모늄 나이트라이트 (tetrabutylammonium nitrite), 테트라부틸암모늄 p-톨루엔설포네이트 (tetrabutylammonium p-toluenesulfonate), 테트라부틸암모늄 포스페이트 (tetrabutylammonium phosphate) 등으로 이루어진 군에서 하나 이상 선택되는 화합물을 더 포함할 수 있다. 상기 가교촉매는 유기 실란계 중합물의 가교를 촉진시켜, 형성된 하드마스크의 내에칭성과 내용제성을 향상시키는 역할을 한다. 상기 가교촉매는 상기 유기실란계 중합물 100 중량부를 기준으로 할 때, 0.0001 내지 0.01 중량부 사용하는 것이 바람직하다. 0.0001 중량부 미만으로 사용할 경우에는 상기효과를 볼 수 없으며, 0.01 중량부를 초과하여 사용할 경우에는 하드마스크 조성물의 저장안정성이 떨어지게 된다.
또한, 상기 하드마스크 조성물은 유기실란계 중합체(a) 및 용매(b)뿐만 아니라 필요에 따라 추가로 가교제, 라디칼 안정제, 계면활성제 등의 첨가제를 하나 또 는 둘 이상 더 포함할 수 있다. 또한 상기 가교촉매와 함께 상기 첨가제를 더 포함하여 사용하는 것도 가능하다.
　　　　　　
또한, 본 발명은 (a) 기질 위에 카본계 하드마스크 층을 형성시키는 단계;(b) 상기 카본계 하드마스크 층 위에 본 발명에 따른 조성물을 코팅하여, 실리콘계 하드마스크 층을 형성시키는 단계;(c) 상기 실리콘계 하드마스크 층 위에 포토레지스트 층을 형성시키는 단계;(d) 상기 포토레지스트 층을 마스크를 사용하여 부분적으로 광원에 노출시키는 단계;(e) 상기 광원에 노출된 포토레지스트 영역을 선택적으로 제거하여 패터닝하는 단계;(f) 상기 패터닝된 포토레지스트 층을 에치 마스크로 하여, 상기 패턴을 실리콘계 하드마스크 층으로 전사시켜 실리콘계 하드마스크 층을 패터닝하는 단계;(g) 상기 패터닝 된 실리콘계 하드마스크 층을 에치 마스크로 하여, 상기 패턴을 카본계 하드마스크로 전사시켜 카본계 하드마스크 층을 패터닝하는 단계; 및　(h) 상기 패터닝된 카본계 하드마스크 층을 에치 마스크로 하여, 상기 패턴을 기질에 전사시키는 단계를 포함하는 것을 특징으로 하는 반도체 집적회로 디바이스의 제조방법을 제공한다.
또, 필요에 따라 상기 실리콘계 하드마스크 층을 형성시키는 (b)단계와 포토레지스트 층을 형성시키는 (c)단계　사이에 추가로 반사방지막을 형성시키는 단계를 더 포함할 수도 있다.
본 발명에 따라 기판 상에 패턴화된 재료 형상을 형성시키는 방법은 구체적 으로 하기와 같이 수행될 수 있다. 　먼저, 알루미늄과 SiN(실리콘 나트라이드)등과 같은 패턴화하고자 하는 재료를 통상적인 방법에 따라 실리콘 기판 위에 형성시킨다. 패턴화하고자 하는 재료는 전도성, 반전도성, 자성 또는 절연성 재료인 것이 모두 가능하다. 　
이어서, 카본계 하드마스크 조성물을 사용하여 500Å ~ 4000Å 두께로 스핀-코팅에 의해 하드마스크층을 형성하고, 100℃ 내지 300℃에서 10초 내지 10분간 베이킹하여 하드마스크 층을 형성한다. 　이후 본 발명의 하드마스크 조성물을 사용하여 카본계 하드마스크 막 상에 500Å ~ 4000Å 두께로 스핀-코팅에 의해 2번째의 막을 형성하고, 100℃ 내지 300℃에서 10초 내지 10분간 베이킹하여 실리콘계 하드 마스크 층을 생성한다. 실리콘계 하드 마스크층 상에 반사 방지 코팅(ARC)을 하는 과정은 진행 할 수 있으나 반드시 필요한 것은 아니다.
실리콘계 하드마스크층이 형성되면 방사선-민감성 이미지화층(포토 레지스트 층)을 형성시키고,　노광(exposure) 공정 및 현상 (develop)공정에 의하여 이미지화층에 패턴을 형성한다. 　　그리고, 노출된 하부층에 CHF3/CF4　혼합가스 등을 이용하여 드라이 에칭을 진행하게 되면 실리콘 하드 마스크 층 상에 패턴이 형성된다. 이런 공정 이후에 BCl3/Cl2　　혼합가스 등을 이용하여, 카본계 하드 마스크층 막질이 노출된 부분을 에치하여 하드 마스크 패턴화 공정을 다시 진행한다. 　
　상기 과정으로 형성된 패턴상에　CHF3/CF4　혼합가스 등을 이용하여 노출된 재료층에 드라이 에칭을 진행한다. 패턴화된 재료 형상이 형성된 후에는 산소 등을 이용한 플라즈마로 잔류 막질을 제거할 수 있다. 이러한 방법에 의해 반도체 집적회로 디바이스가 제공될 수 있다.
따라서, 본 발명의 조성물 및 형성된 리쏘그래픽 구조물은 집적 회로 디바이스의 제조 및 설계에 사용될 수 있다. 예를 들면 금속 배선, 컨택트 또는 바이어스를 위한 홀, 절연 섹션(예, DT(Damascene Trench) 또는 STI(Shallow Trench Isolation)), 커패시터 구조물을 위한 트렌치 등과 같은 패턴화된 재료 층 구조물을 형성시키는 데 사용할 수 있다. 또한 본 발명은 임의의 특정 리쏘그래픽 기법 또는 디바이스 구조물에 국한되는 것이 아님을 이해해야 한다.
본 발명의 하드마스크 조성물은 훌륭한 저장안정성을 가지며, 이를 사용하여 형성된 하드마스크는 에칭과정에서 사용되는 O2　플라즈마 기체에 대해 우수한 내에칭성을 갖고 있어서 보다 얇은 하드마스크를 사용하더라도 패턴의 전사가 쉬우며, 표면 친수성을 조절할 수 있어서 본 발명의 하드마스크 위에 만들어지는 다른 막들과의 호환성이 우수하다. 또한, 빛을 흡수하는 성질이 있어서 반도체 제조공정의 노광공정에서 포토레지스트의 패턴이 올바르게 이루지도록 도와 줄 수 있다.
특히, 본 발명에 의해 형성된 하드마스크를 사용할 경우, 에치선택성이 좋기 때문에 얇은 포토레지스트 층을 이용하여 원하는 기질에 패턴을 전사하기가 쉽고, 표면 물성을 조절할 수 있기 때문에 얇은 포토레지스트나 반사방지막(ARC; Anti- Reflective Coating) 등을 손쉽게 코팅할 수 있다.
이하, 실시예를 통하여 본 발명을 보다 구체적으로 설명하고자 하나, 이러한 실시예들은 단지 설명의 목적을 위한 것으로 본 발명을 제한하는 것으로 해석되어서는 안 된다.　
[실시예1]
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 3ℓ의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 449.8　g,　페닐트리메톡시실란(phenyltrimethoxysilane) 41.8　g과 비스트리에톡시실릴에탄(bis(triethoxysilyl)ethane)　138.4　g을 PGMEA (propylene glycol monomethyl ether acetate)　1470　g에 용해시킨 후 1000 ppm 질산 수용액 162.5　g을 상온에서 용액에 첨가하였다. 그　후, 50 ℃에서 1시간 반응시킨 후, 음압을 가하여,　생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 80 ℃로 반응온도를 유지하면서, 반응을 5일 동안 진행시켜, 아래 화학식 8로 표시될 수 있는 실리콘 폴리머를 얻었다.
[화학식 8]
{(SiO1.5-CH2CH2-SiO1.5)0.10(MeSiO1.5)0.846(PhSiO1.5)0.054}(OH)0.05(OMe)0.15(OEt)0.07
(상기 화학식8에서 Me는 메틸기를, Et는 에틸기를, Ph는 페닐기를 나타난다. 이하 동일하다.)
만들어진 폴리머　2.0　g에 PGMEA 50　g을 넣어 희석용액을 만들었다.　이 희석용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.002 g을 넣어　주었다.　얻어진 용액을 실리콘웨이퍼에 스핀-코팅법으로 코팅하여 60초간 240　℃에서 구워서 두께 500　Å의 필름을 형성시켰다.
[실시예2]
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 3ℓ의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 265.4　g,　페닐트리메톡시실란(phenyltrimethoxysilane) 28.9　g과 비스트리에톡시실릴에탄(bis(triethoxysilyl)ethane)　325.8　g을 PGMEA (propylene glycol monomethyl ether acetate)　1470　g에 용해시킨 후 1000 ppm 질산 수용액 150.7　g을 상온에서 용액에 첨가하였다. 그　후, 50 ℃에서 1시간 반응시킨 후, 음압을 가하여,　생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 50 ℃로 반응온도를 유지하면서, 반응을 7일 동안 진행시켜, 아래 화학식 9로 표시될 수 있는 실리콘 폴리머를 얻었다.
[화학식 9]
{(SiO1.5-CH2CH2-SiO1.5)0.30(MeSiO1.5)0.636(PhSiO1.5)0.064}(OH)0.06(OMe)0.13(OEt)0.09
만들어진 폴리머　2.0　g에 PGMEA 50　g을 넣어 희석용액을 만들었다.　이 희석용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.002 g을 넣어　주었다.　얻어진 용액을 실리콘웨이퍼에 스핀-코팅법으로 코팅하여 60초간 240　℃에서 구워서 두께 500　Å의 필름을 형성시켰다.
[실시예 3]
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 3ℓ의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 146.2　g,　페닐트리메톡시실란(phenyltrimethoxysilane) 37.0　g과 비스트리에톡시실릴에탄(bis(triethoxysilyl)ethane)　446.8　g을 PGMEA (propylene glycol monomethyl ether acetate)　1470　g에 용해시킨 후 1000 ppm 질산 수용액 143.0　g을 상온에서 용액에 첨가하였다. 그　후, 50 ℃에서 1시간 반응시킨 후, 음압을 가하여,　생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 50 ℃로 반응온도를 유지하면서, 반응을 3일 동안 진행시켜, 아래 화학식 10으로 표시될 수 있는 실리콘 폴리머를 얻었다.
[화학식 10]
{(SiO1.5-CH2CH2-SiO1.5)0.50(MeSiO1.5)0.426(PhSiO1.5)0.074}(OH)0.04(OMe)0.10(OEt)0.12
만들어진 폴리머　2.0　g에 PGMEA 50　g을 넣어 희석용액을 만들었다.　이 희석용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.002 g을 넣어　주었다.　얻어진 용액을 실리콘웨이퍼에 스핀-코팅법으로 코팅하여 60초간 240　℃에서 구워서 두께 500　Å의 필름을 형성시켰다.
[실시예 4]
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 2ℓ의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 271.4　g,　페닐트리메톡시실란(phenyltrimethoxysilane) 58.5　g과 비스트리에톡시실릴에탄(bis(triethoxysilyl)ethane)　90.1　g을 PGMEA (propylene glycol monomethyl ether acetate)　980　g에 용해시킨 후 1000 ppm 질산 수용액 105.8　g을 상온에서 용액에 첨가하였다. 그　후, 50 ℃에서 1시간 반응시킨 후, 음압을 가하여,　생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 80 ℃로 반응온도를 유지하면서, 반응을13일 동안 진행시켜, 아래 화학식 11로 표시될 수 있는 실리콘 폴리머를 얻었다
[화학식 11]
{(SiO1.5-CH2CH2-SiO1.5)0.10(MeSiO1.5)0.784(PhSiO1.5)0.116}(OH)0.06(OMe)0.18(OEt)0.03
만들어진 폴리머　2.0　g에 PGMEA 50　g을 넣어 희석용액을 만들었다.　이 희석용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.002 g을 넣어　주었다.　얻어진 용액을 실리콘웨이퍼에 스핀-코팅법으로 코팅하여 60초간 240　℃에서 구워서 두께 500　Å의 필름을 형성시켰다.
[실시예 5]
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 3ℓ의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 136.4　g,　페닐트리메톡시실란(phenyltrimethoxysilane) 49.7　g과 비스트리에톡시실릴에탄(bis(triethoxysilyl)ethane)　444.0　g을 PGMEA (propylene glycol monomethyl ether acetate)　1470　g에 용해시킨 후 1000 ppm 질산 수용액 142.1　g을 상온에서 용액에 첨가하였다. 그　후, 50 ℃에서 1시간 반응시킨 후, 음압을 가하여,　생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 50 ℃로 반응온도를 유지하면서, 반응7일 동안 진행시켜, 아래 화학식 12로 표시될 수 있는 실리콘 폴리머를 얻었다.
[화학식 12]
{(SiO1.5-CH2CH2-SiO1.5)0.50(MeSiO1.5)0.40(PhSiO1.5)0.10}(OH)0.06(OMe)0.11(OEt)0.11
만들어진 폴리머　2.0　g에 PGMEA 50　g을 넣어 희석용액을 만들었다.　이 희석용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.002 g을 넣어　주었다.　얻어진 용액을 실리콘웨이퍼에 스핀-코팅법으로 코팅하여 60초간 240　℃에서 구워서 두께 500　Å의 필름을 형성시켰다.
[실시예 6]
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 4ℓ의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 170.5　g,　페닐트리메톡시실란(phenyltrimethoxysilane) 63.8 g과 비스트리에톡시실릴에탄(bis(triethoxysilyl)ethane)　570.8　g을 PGMEA (propylene glycol monomethyl ether acetate)　1890　g에 용해시킨 후 1000 ppm 질산 수용액 260.1　g을 상온에서 용액에 첨가하였다. 그　후, 50 ℃에서 1시간 반응시킨 후, 음압을 가하여,　생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 50 ℃로 반응온도를 유지하면서, 반응2일 동안 진행시켜, 아래 화학식 13으로 표시될 수 있는 실리콘 폴리머를 얻었다.
[화학식 13]
{(SiO1.5-CH2CH2-SiO1.5)0.50(MeSiO1.5)0.40(PhSiO1.5)0.10}(OH)0.11(OMe)0.08(OEt)0.06
만들어진 폴리머　2.0　g에 PGMEA 50　g을 넣어 희석용액을 만들었다.　이 희석용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.002 g 을 넣어　주었다.　얻어진 용액을 실리콘웨이퍼에 스핀-코팅법으로 코팅하여 60초간 240　℃에서 구워서 두께 500　Å의 필름을 형성시켰다.
[실시예7]
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 4ℓ의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 160.2　g,　페닐트리메톡시실란(phenyltrimethoxysilane) 59.1 g과 비스트리에톡시실릴에탄(bis(triethoxysilyl)ethane)　528.5　g을 PGMEA (propylene glycol monomethyl ether acetate)　1750　g에 용해시킨 후 1000 ppm 질산 수용액 480.3　g을 상온에서 용액에 첨가하였다. 그　후, 50 ℃에서 1시간 반응시킨 후, 음압을 가하여,　생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 50 ℃로 반응온도를 유지하면서, 반응 1일 동안 진행시켜, 아래 화학식 14로 표시될 수 있는 실리콘 폴리머를 얻었다.
[화학식 14]
{(SiO1.5-CH2CH2-SiO1.5)0.50(MeSiO1.5)0.40(PhSiO1.5)0.10}(OH)0.18(OMe)0.04(OEt)0.03
만들어진 폴리머　2.0　g에 PGMEA 50　g을 넣어 희석용액을 만들었다.　이 희석용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.002 g을 넣어　주었다.　얻어진 용액을 실리콘웨이퍼에 스핀-코팅법으로 코팅하여 60초 간 240　℃에서 구워서 두께 500　Å의 필름을 형성시켰다.
[실험예　1]
실시예 1~3에서 제조된 필름들에 대한 접촉각(contact angle)을　측정하였다. 사용기기는 Phoenix300 Plus(SEO사　제품)으로　각각의 표면 위에 5 point 씩 10㎕의 물을 떨어뜨려 각각의 표면과 물방울이 이루는 각도를 측정하였으며, 측정결과는 표 1과　같다.
접촉각 Point 1 Point 2 Point 3 Point 4 Point 5 평균
실시예1 79.2° 79.1° 79.4° 79.5° 79.0° 79.2°
실시예2 73.8° 73.6° 73.6° 73.6° 73.7° 73.7°
실시예3 71.5° 71.2° 72.3° 71.3° 71.1° 71.5°
상기 표 1에서 보는 바와 같이 화학식 5, 6 및 7의 혼합비율(feeding ratio)을 조절함으로써 원하는 표면 특성을 갖는 고분자를 손쉽게 합성할 수 있다. 특히 화학식 7의 비율을 늘림에 따라 표면을 더욱 더 친수성(hydrophilicity)으로 만드는 효과를 얻을 수 있다.
[실험예　2]
실시예 1과 4에서 제조된 필름들의 굴절률(refractive index) n과 흡광계수(extinction coefficient) k값을　측정하였다. 사용기기는 Ellipsometer(J. A. Woollam 사　제품)이고 측정결과는 표 2와　같다.
필름 제조에 사용된 샘플 광학 특성 (193nm)
n(굴절율) k(흡광계수)
실시예1 1.62 0.10
실시예4 1.73 0.20
표 2에서 보는 바와 같이　치환 또는 비치환의 방향족 고리가　DUV(deep UV)　영역에서 흡수스펙트럼을 나타내는 점을 활용하면　반사방지 특성이 높은 재료를 제조할 수 있고, 그 함량을 조절하여, 반사방지 특성을 최적화할 수 있다.
[실험예 3]
실시예 5~7에서 제조된 용액의 안정성을 테스트하였다. 40　℃에서 세　용액을 보관하면서, 용액의 상태와 코팅 후 두께를 측정하였다. 측정결과는 표 3과 같다.
샘플 시작 30일 후
표준분자량 두께 표준분자량 두께
실시예5 1.0 501 Å 1.0 503 Å
실시예6 1.0 502 Å 1.0 503 Å
실시예7 1.0 503 Å 1.1 514 Å
상기 표3에서 표준 분자량(normalized molecular weight)이란 (보관 시간 경과 후 분자량/제조 당시 분자량)을 나타내는 것이다. 위 결과로부터 본 발명 범위내에서 알콕시기(alkoxy group, -OR) 함량을 가질 경우 보관안정성 면에서 우수함을 알 수 있으며, 특히 상대적으로 남아있는 알콕시기의 양이 많을수록 일정시간 보관 후 분자량 변화 및 두께 변화가 적어 상대적으로 보관안정성이 우수한 것을 알 수 있다. 따라서, 가수분해 시 남아있는 알콕시기의 양을 조절함으로써 보관안정성을 향상시킬 수 있다.
　　
[실험예 4]
실시예 1~3에서 제조된 필름 위에 ArF용 포토레지스트를 코팅하고 110℃에서 60초간 굽고 ArF 노광장비인 ASML1250 (FN70 5.0 active, NA 0.82)를 사용해 노광을 한 다음 TMAH(tetramethylammoniumhydroxide 2.38wt% 수용액)으로 현상하였다. 그리고, FE-SEM을 사용하여 80nm의 라인 앤드 스페이스(line and space) 패턴을 고찰하였다. 노광량의 변화에 따른 EL (exposure　latitude),　광원과의 거리변동에 따른 DoF(depth of focus)를　측정하여 표　4에 기록하였다.
필름 제조에 사용된 샘플 패턴특성
EL (△mJ/exposure energy mJ) DoF(㎛)
실시예1 0.2 0.2
실시예2 0.2 0.2
실시예3 0.2 0.2
실시예 1~3 모두 노광량의 변화에 따른 EL(exposure　latitude),　광원과의 거리변동에 따른 DoF(depth of focus)　면에서 좋은 photo 특성을 보여 주었다. 이를 통해, 본 발명의 스핀-온-코팅이 가능한 실리콘계 하드마스크 조성물이 실제 반도체 제조공정에 사용될 수 있음을 보여 주었다.
　
[실험예 5]
상기 실험예 4에서의 패턴화된 시편을 CFx　플라즈마를 사용하여 드라이 에칭을 진행하고 이어서 O2　플라즈마를 사용하여 다시 드라이 에칭을 진행한 다음, CFx　플라즈마를 사용하여 드라이 에칭을 다시 진행하였다. 마지막으로 O2가스를 사용하여 남아 있는 유기물을 모두 제거한 다음, FE SEM으로 단면을 고찰하여 표 5에 결과를 수록하였다.
필름 제조에 사용된 샘플 에칭 후 패턴 모양
실시예1 수직모양
실시예2 수직모양
실시예3 수직모양
실시예 1~3 모두 에칭 후 패턴 모양이 수직으로서 좋은 에치특성을 보였다. 이를 통해, 본 발명의 스핀-온-코팅이 가능한 실리콘계 하드마스크 조성물이 실제 반도체 제조공정에 사용될 수 있음을 보여 주었다.
　
도 1은 기질 위에 카본계 하드마스크-실리콘계 하드마스크-레지스트로 이루어진 다층막의 단면을 도시한 개략도이다.
도 2는 화학식 5에 해당하는 구체적인 화합물의 예를 나타낸 것이다.
도 3은 화학식 7에 해당하는 구체적인 화합물의 예를 나타낸 것이다.

Claims (12)

  1. 하기 화학식 1로 나타내어 지는 유기실란계 중합체(a); 및 용매(b)를 포함하는 것을 특징으로 하는 실리콘계 하드마스크 조성물.
    [화학식1]
    {(SiO1.5-Y-SiO1.5)x(R3SiO1.5)y(XSiO1.5)z}(OH)e(OR6)f
    (x,y,z는 중합체 중 (SiO1.5-Y-SiO1.5), (R3SiO1.5), (XSiO1.5) 반복단위 각각의 상대적인 비를 나타낸 것이고, e,f는 중합체 중 실리콘(Si)원자에 결합되어 있는 말단 -OH기와 -OR기 각각의 개수를 2x+y+z개의 실리콘(Si)원자 대비 개수로 나타낸 것으로서, 0.05≤x,y≤0.9, 0≤z≤0.9, x+y+z=1 이고, 0.03≤e≤0.2, 0.03≤f≤0.25를 만족하며,
    X는 치환 또는 비치환의 방향족 고리를 함유하는 탄소수 6~30의 관능기이고,
    R3은 각각 독립적으로 탄소수 1~6의 알킬기이며,
    Y는 탄소수 1~20의 직쇄 또는 분지쇄의 치환 또는 비치환의 알킬렌기,
    Figure 112009051794515-pat00032
    ,
    Figure 112009051794515-pat00033
    ,
    Figure 112009051794515-pat00034
    ,
    Figure 112009051794515-pat00035
    ,
    Figure 112009051794515-pat00036
    ,
    Figure 112009051794515-pat00037
    및
    Figure 112009051794515-pat00038
    로 이루어진 군에서 선택되는 결합기이고,
    R6은 탄소수 1~6의 알킬기임.)
  2. 제1항에 있어서, 상기 유기실란계 중합체(a)는 하기 화학식 2, 3 및 4로 나타내어지는 화합물들의 축중합물인 것을 특징으로 하는 실리콘계 하드마스크 조성물.
    [화학식 2]
    (HO)a(R1O)(3-a)Si-X
    (R1은　탄소수 1~6의 알킬기, 0≤a≤3, X는 치환 또는 비치환의 방향족 고리를 함유하는 탄소수 6~30의 관능기)
    [화학식 3]
    (HO)b(R2O)(3-b)Si-R3
    (R2은 탄소수 1~6의 알킬기, 0≤b≤3, R3은 탄소수 1~12의 알킬기)
    [화학식 4]
    (HO)c(R4O)(3-c)Si-Y-Si(OH)d(R5O)(3-d)
    (R4　및 R5는 각각 독립적으로 탄소수 1~6의 알킬기이고, 0≤c≤3, 0≤d≤3, Y는 탄소수 1~20의 직쇄 또는 분지쇄의 치환 또는 비치환의 알킬렌기,
    Figure 112009051794515-pat00039
    ,
    Figure 112009051794515-pat00040
    ,
    Figure 112009051794515-pat00041
    ,
    Figure 112009051794515-pat00042
    ,
    Figure 112009051794515-pat00043
    ,
    Figure 112009051794515-pat00044
    및
    Figure 112009051794515-pat00045
    로 이루어진 군에서 선택되는 결합기임.)
  3. 제1항에 있어서, 상기 유기실란계 중합체(a)는 산 촉매하에 하기 화학식 5,　6　및 7로 표시되는 화합물들로부터 가수분해되어 형성되는 화합물들의 축중합물인 것을 특징으로 하는 실리콘계 하드마스크 조성물.
    [화학식 5]
    (R1O)3Si-X
    (X는 치환 또는 비치환의 방향족 고리를 함유하는 탄소수 6~30의 관능기, R1은　탄소수 1~6의 알킬기)
    [화학식 6]
    (R2O)3Si-R3
    (R2은 탄소수 1~6의 알킬기, R3은 탄소수 1~12의 알킬기)
    [화학식 7]
    (R4O)3Si-Y-Si(OR5)3
    (R4　및 R5는 각각 독립적으로 탄소수 1~6의 알킬기이고, Y는 탄소수 1~20의 직쇄 또는 분지쇄의 치환 또는 비치환의 알킬렌기,
    Figure 112009051794515-pat00046
    ,
    Figure 112009051794515-pat00047
    ,
    Figure 112009051794515-pat00048
    ,
    Figure 112009051794515-pat00049
    ,
    Figure 112009051794515-pat00050
    ,
    Figure 112009051794515-pat00051
    및
    Figure 112009051794515-pat00052
    로 이루어진 군에서 선택되는 결합기임.)
    　　
  4. 제1항에 있어서, 상기 유기실란계 중합체(a)는 중량 평균 분자량이 2,000~90,000인 것을 특징으로 하는 실리콘계 하드마스크 조성물.
  5. 제 3항에 있어서, 상기 유기실란계 중합체(a)는 상기 화학식 5로 표시되는 화합물, 상기 화학식 6으로 표시되는 화합물 및 상기 화학식 7로 표시되는 화합물의 합 100 중량부를 기준으로 할 때, 상기 화학식 5로 표시되는 화합물 0　내지 90중량부,　상기 화학식 6으로 표시되는 화합물 5내지 90중량부　및　상기 화학식 7로 표시되는 화합물 5내지 90중량부의　혼합물을 0.001중량부 내지 5중량부의 산촉 매 하에서 반응시켜 생성된 것을 특징으로 하는 실리콘계 하드마스크 조성물.
    　
  6. 제 3항에 있어서, 상기 산 촉매는 질산(nitric acid), 황산(sulfuric acid),　염산(hydrochloric acid),　p-톨루엔 술폰산 수화물 (p-toluenesulfonic acid monohydrate), 디에틸설페이트 (diethylsulfate)　로 이루어진 군에서 1종 이상 선택되는 것을 특징으로 하는 스핀-온-코팅이 가능한 실리콘계 하드마스크 조성물.
    　
  7. 제 1항에 있어서, 상기 유기실란계 중합체(a)는 전체 하드마스크 조성물 100중량부에 대하여, 1 내지 50중량부 포함되는 것을 특징으로 하는 실리콘계 하드마스크 조성물.
    　
  8. 제 1항에 있어서, 상기 하드마스크 조성물은 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate), 아미도설포베타인-16(amidosulfobetain-16), 암모늄 (-)-캠퍼-10-술폰산염((-)-camphor-10-sulfonic acid ammonium salt) 등 유기염기의 술폰산염이나 암모늄 포메이트(ammonium formate), 트리에틸암모늄 포메이트(triethylammonium formate), 트리메틸암모늄 포메이트 (trimethyammonium formate), 테트라메틸암모늄 포메이트 (tetramethylammonium formate), 피리디늄 포메이트 (pyridinium formate), 테트라부틸암모늄 포메이트 (tetrabutylammonium formate), 테트라메틸암모늄 나이트레이트 (tetramethylammonium nitrate), 테트라부틸암모늄 나이트레이트 (tetrabutylammonium nitrate), 테트라부틸암모늄 아세테이트 (tetrabutylammonium acetate), 테트라부틸암모늄 아자이드 (tetrabutylammonium azide), 테트라부틸암모늄 벤조에이트 (tetrabutylammonium benzoate), 테트라부틸암모늄 바이설페이트 (tetrabutylammonium bisulfate), 브롬화 테트라부틸암모늄 (tetrabutylammonium bromide), 염화 테트라부틸암모늄 (tetrabutylammonium chloride), 시안화 테트라부틸암모늄 (tetrabutylammonium cyanide), 불화 테트라부틸암모늄 (tetrabutylammonium fluoride), 요오드화 테트라부틸암모늄 (tetrabutylammonium iodide), 테트라부틸암모늄 설페이트 (tetrabutylammonium sulfate), 테트라부틸암모늄 나이트라이트 (tetrabutylammonium nitrite), 테트라부틸암모늄 p-톨루엔설포네이트 (tetrabutylammonium p-toluenesulfonate), 테트라부틸암모늄 포스페이트 (tetrabutylammonium phosphate) 로 이루어진 군에서 선택되는 1이상의 화합물을 추가로 포함하는 것을 특징으로 하는 실리콘계 하드마스크 조성물.
  9. 제 1항에 있어서, 상기 하드마스크 조성물은　추가로 가교제, 라디칼 안정제, 계면활성제로 이루어진 군에서 선택되는 1종 이상의 첨가제를　더 포함하는 것을 특징으로 하는 실리콘계 하드마스크 조성물.
  10. 제 8항에 있어서, 상기 하드마스크 조성물은　추가로 가교제, 라디칼 안정제, 계면활성제로 이루어진 군에서 선택되는 1종 이상의 첨가제를　더 포함하는 것을 특징으로 하는 실리콘계 하드마스크 조성물.
    　
  11. (a) 기질 위에 카본계 하드마스크 층을 형성시키는 단계;
    (b) 상기 카본계 하드마스크 층 위에 제1항 내지 제10항 중 어느 한 항 기재의 조성물을 코팅하여, 실리콘계 하드마스크 층을 형성시키는 단계;
    (c) 상기 실리콘계 하드마스크 층 위에 포토레지스트 층을 형성시키는 단계;
    (d) 상기 포토레지스트 층을 마스크를 사용하여 부분적으로 광원에 노출 시키는 단계;
    (e) 상기 광원에 노출된 포토레지스트 영역을 선택적으로 제거하여 패터닝하는 단계;
    (f) 상기 패터닝된 포토레지스트 층을 에치 마스크로 하여, 상기 패턴을 실리콘계 하드마스크 층으로 전사시켜 실리콘계 하드마스크 층을 패터닝하는 단계;
    (g) 상기 패터닝 된 실리콘계 하드마스크 층을 에치 마스크로 하여, 상기 패턴을 카본계 하드마스크로 전사시켜 카본계 하드마스크 층을 패터닝하는 단계; 및　
    (h) 상기 패터닝된 카본계 하드마스크 층을 에치 마스크로 하여, 상기 패턴을 기질에 전사시키는 단계를 포함하는 것을 특징으로 하는 반도체 집적회로 디바이스의 제조방법.
  12. 제11항에 있어서, 상기 실리콘계 하드마스크 층을 형성시키는 (b)단계와 포토레지스트 층을 형성시키는 (c)단계　사이에 추가로 반사방지막을 형성시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 집적회로 디바이스의 제조방법.
KR1020080003676A 2008-01-11 2008-01-11 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법 KR100930672B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020080003676A KR100930672B1 (ko) 2008-01-11 2008-01-11 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법
EP08869469A EP2229607A4 (en) 2008-01-11 2008-12-31 SILICON-BASED HARD MASK COMPOSITION (SI-SIOH BASED ROTATION HARD MASK) AND METHOD FOR PRODUCING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE USING THE SAME
JP2010542157A JP5378410B2 (ja) 2008-01-11 2008-12-31 シリコン系ハードマスク組成物（Ｓｉ−ＳＯＨ；シリコン系スピンオンハードマスク）およびこれを用いた半導体集積回路デバイスの製造方法
CN2008801244896A CN101910947B (zh) 2008-01-11 2008-12-31 硅基硬掩模组合物(Si-SOH；Si基旋涂硬掩模)以及使用该组合物制造半导体集成电路器件的方法
PCT/KR2008/007886 WO2009088177A2 (en) 2008-01-11 2008-12-31 Silicon-based hardmask composition (si-soh; si-based spin-on hardmask) and process of producing semiconductor integrated circuit device using the same
TW098100849A TWI400300B (zh) 2008-01-11 2009-01-10 以矽為主之硬質罩幕組成物（Ｓｉ－ＳＯＨ；以Ｓｉ為主之旋塗硬質罩幕）以及使用該組成物製造半導體積體電路裝置的方法
US12/805,081 US8524851B2 (en) 2008-01-11 2010-07-12 Silicon-based hardmask composition and process of producing semiconductor integrated circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080003676A KR100930672B1 (ko) 2008-01-11 2008-01-11 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법

Publications (2)

Publication Number Publication Date
KR20090077618A KR20090077618A (ko) 2009-07-15
KR100930672B1 true KR100930672B1 (ko) 2009-12-09

Family

ID=40853568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003676A KR100930672B1 (ko) 2008-01-11 2008-01-11 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법

Country Status (7)

Country Link
US (1) US8524851B2 (ko)
EP (1) EP2229607A4 (ko)
JP (1) JP5378410B2 (ko)
KR (1) KR100930672B1 (ko)
CN (1) CN101910947B (ko)
TW (1) TWI400300B (ko)
WO (1) WO2009088177A2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568892B2 (ja) * 2009-05-01 2014-08-13 Ｊｓｒ株式会社 ネガ型感放射線性組成物、硬化パターン形成方法及び硬化パターン
KR101354637B1 (ko) * 2009-12-30 2014-01-22 제일모직주식회사 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101344795B1 (ko) * 2009-12-31 2013-12-26 제일모직주식회사 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101344794B1 (ko) 2009-12-31 2014-01-16 제일모직주식회사 레지스트 하층막용 방향족 고리 함유 중합체　및　이를 포함하는 레지스트 하층막 조성물
RU2013117118A (ru) 2010-09-16 2014-10-27 Спекмет, Инк. Способ, процесс и технология изготовления высокоэффективных недорогих кристаллических кремниевых солнечных элементов
KR101423171B1 (ko) * 2010-12-30 2014-07-25 제일모직 주식회사 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 상기 패턴을 포함하는 반도체 집적회로 디바이스
JP5518772B2 (ja) 2011-03-15 2014-06-11 信越化学工業株式会社 パターン形成方法
KR101506998B1 (ko) * 2011-12-30 2015-03-31 제일모직 주식회사 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
US9761449B2 (en) 2013-12-30 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gap filling materials and methods
US9362120B2 (en) 2014-03-31 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process and composition with de-crosslinkable crosslink material
KR101688012B1 (ko) * 2014-04-04 2016-12-21 제일모직 주식회사 레지스트 하층막용 조성물, 이를 포함하는 박막 구조물 및 반도체 집적회로 디바이스
US10619097B2 (en) 2014-06-30 2020-04-14 Specmat, Inc. Low-[HF] room temperature wet chemical growth (RTWCG) chemical formulation
KR101520793B1 (ko) * 2014-08-28 2015-05-18 엘티씨 (주) 고내열성 폴리실세스퀴녹산계 감광성 수지 조성물
WO2017111870A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Selective hard mask processing based on low-valency group iv heterocyclic precursors
TWI587093B (zh) * 2016-04-11 2017-06-11 台灣積體電路製造股份有限公司 三層型光阻結構和其製造方法
US10410883B2 (en) * 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
TWI742160B (zh) * 2016-09-30 2021-10-11 美商道康寧公司 橋接聚矽氧樹脂、膜、電子裝置及相關方法
CN106601670B (zh) * 2016-12-30 2019-11-22 上海集成电路研发中心有限公司 含无机物的有机抗反射层做双重图形硬掩模的工艺方法
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US10186424B2 (en) 2017-06-14 2019-01-22 Rohm And Haas Electronic Materials Llc Silicon-based hardmask
KR102456578B1 (ko) 2017-07-14 2022-10-20 삼성전자주식회사 하드마스크 조성물과 그 제조방법 및 하드마스크 조성물을 이용한 패턴층의 형성방법
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
CN113314400A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077174A (ko) * 2001-03-30 2002-10-11 제이에스알 가부시끼가이샤 듀얼 다마신 구조의 형성 방법
KR20070006534A (ko) * 2005-07-08 2007-01-11 후지쯔 가부시끼가이샤 실리카계 피막 형성용 재료, 실리카계 피막 및 그의 제조방법, 다층 배선 및 그의 제조 방법과 반도체 장치 및 그의제조 방법
KR20070122250A (ko) * 2006-06-26 2007-12-31 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081272B2 (en) * 2001-12-14 2006-07-25 Asahi Kasei Kabushiki Kaisha Coating composition for forming low-refractive index thin layers
TW200307709A (en) * 2002-02-19 2003-12-16 Honeywell Int Inc Organosiloxanes
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US7148263B2 (en) * 2004-07-14 2006-12-12 Honeywell International Inc. Hybrid inorganic/organic low k dielectric films with improved mechanical strength
EP1632956A1 (en) * 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
EP1762895B1 (en) 2005-08-29 2016-02-24 Rohm and Haas Electronic Materials, L.L.C. Antireflective Hard Mask Compositions
US7879526B2 (en) 2005-12-26 2011-02-01 Cheil Industries, Inc. Hardmask compositions for resist underlayer films
KR100861176B1 (ko) * 2006-01-02 2008-09-30 주식회사 하이닉스반도체 무기계 하드마스크용 조성물 및 이를 이용한 반도체 소자의 제조방법
US7629260B2 (en) 2006-03-22 2009-12-08 Cheil Industries, Inc. Organosilane hardmask compositions and methods of producing semiconductor devices using the same
KR100796047B1 (ko) 2006-11-21 2008-01-21 제일모직주식회사 레지스트 하층막용 하드마스크 조성물, 이를 이용한 반도체집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체집적회로 디바이스
KR100813850B1 (ko) * 2007-03-29 2008-03-17 삼성에스디아이 주식회사 발광 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077174A (ko) * 2001-03-30 2002-10-11 제이에스알 가부시끼가이샤 듀얼 다마신 구조의 형성 방법
KR20070006534A (ko) * 2005-07-08 2007-01-11 후지쯔 가부시끼가이샤 실리카계 피막 형성용 재료, 실리카계 피막 및 그의 제조방법, 다층 배선 및 그의 제조 방법과 반도체 장치 및 그의제조 방법
KR20070122250A (ko) * 2006-06-26 2007-12-31 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법

Also Published As

Publication number Publication date
US8524851B2 (en) 2013-09-03
US20100279509A1 (en) 2010-11-04
TWI400300B (zh) 2013-07-01
WO2009088177A3 (en) 2009-09-03
JP2011512023A (ja) 2011-04-14
JP5378410B2 (ja) 2013-12-25
EP2229607A2 (en) 2010-09-22
CN101910947B (zh) 2013-07-03
TW200940651A (en) 2009-10-01
KR20090077618A (ko) 2009-07-15
WO2009088177A2 (en) 2009-07-16
CN101910947A (zh) 2010-12-08
EP2229607A4 (en) 2012-01-18

Similar Documents

Publication Publication Date Title
KR100930672B1 (ko) 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법
KR100796047B1 (ko) 레지스트 하층막용 하드마스크 조성물, 이를 이용한 반도체집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체집적회로 디바이스
US8642246B2 (en) Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
US8758981B2 (en) Photoresist underlayer composition and method of manufacturing semiconductor device by using the same
KR101288572B1 (ko) 보관안정성이 우수한 레지스트 하층막용 하드마스크 조성물
KR20100079020A (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100909384B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR20110077683A (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101344795B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR20070095736A (ko) 유기실란계 중합체를 포함하는 레지스트 하층막용 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
US8962747B2 (en) Resist underlayer composition and process of producing integrated circuit devices using the same
KR101432607B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100783064B1 (ko) 유기실란계 화합물, 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법
KR101531611B1 (ko) 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스
KR101506998B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100713231B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR100725793B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR100783068B1 (ko) 유기실란계 화합물 및 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법
KR101556281B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100725794B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR100713238B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR101688012B1 (ko) 레지스트 하층막용 조성물, 이를 포함하는 박막 구조물 및 반도체 집적회로 디바이스
KR100783070B1 (ko) 유기실란계 중합체, 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191203

Year of fee payment: 11