KR20100096102A - 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법 - Google Patents

Abstract

본 발명은, 에러에 대한 내성을 향상시킬 수 있는 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법에 관한 것이다. DVB-S.2로 규정되어 있는, 부호 길이가 64800비트이고, 부호화율이 2/3인 LDPC 부호의 mb비트의 부호 비트가 교체되어, 교체 후의 부호 비트가 b개인 심볼의 심볼 비트로 된다. m이 8이고, b가 2일 때, 8×2비트의 부호 비트와, 연속하는 2개의 심볼의 8×2비트의 심볼 비트의 최상위 비트로부터 i+1비트째를 각각 b_i와 y_i로 하면, b₀은 y₁₅에, b₁은 y₇에, b₂는 y₁에, b₃은 y₅에, b₄는 y₆에, b₅는 y₁₃에, b₆은 y₁₁에, b₇은 y₉에, b₈은 y₈에, b₉는 y₁₄에, b₁₀은 y₁₂에, b₁₁은 y₃에, b₁₂는 y₀에, b₁₃은 y₁₀에, b₁₄는 y₄에, b₁₅는 y₂에, 각각 할당하는 교체가 행해진다. 본 발명은, 예를 들어 LDPC 부호를 전송하는 전송 시스템 등에 적용할 수 있다.

Description

데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법{DATA PROCESS DEVICE, DATA PROCESS METHOD, CODING DEVICE, CODING METHOD}

본 발명은, 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법에 관한 것으로, 특히 예를 들어 에러에 대한 내성을 향상시킬 수 있도록 하는 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법에 관한 것이다.

LDPC(Low Density Parity Check) 부호는 높은 오류 정정 능력을 가지며, 최근에는, 예를 들어 유럽에서 행해지고 있는 DVB(Digital Video Broadcasting)-S.2 등의 위성 디지털 방송을 포함하는 전송 방식에 널리 채용되기 시작하고 있다(예를 들어, 비특허문헌 1을 참조). 또한, LDPC 부호는 차세대의 지상 디지털 방송에도 채용이 검토되고 있다.

LDPC 부호는, 최근의 연구에 의해, 터보 부호 등과 마찬가지로, 부호 길이를 길게 해 감에 따라서, 셰넌 한계에 가까운 성능을 얻을 수 있는 것을 알 수 있다. 또한, LDPC 부호는 최소 거리가 부호 길이에 비례한다는 성질이 있으므로, 그 특징으로서, 블록 오류 확률 특성이 좋고, 또한 터보 부호 등의 복호 특성에 있어서 관측되는, 소위 에러 플로어 현상이 거의 발생하지 않는 것도 이점으로서 들 수 있다.

이하, 이러한 LDPC 부호에 대해 구체적으로 설명한다. 또한, LDPC 부호는 선형 부호이며, 반드시 2원일 필요는 없지만, 여기서는 2원인 것으로서 설명한다.

LDPC 부호는 그 LDPC 부호를 정의하는 검사 행렬(parity check matrix)이 희소한 것인 것을 최대의 특징으로 한다. 여기서, 희소 행렬이라 함은, 행렬의 요소의 "1"의 개수가 매우 적은 행렬(대부분의 요소가 0인 행렬)이다.

도 1은 LDPC 부호의 검사 행렬 H의 예를 나타내고 있다.

도 1의 검사 행렬 H에서는, 각 열의 가중치(열 가중치)("1"의 수)(weight)가 "3"이며, 또한 각 행의 가중치(행 가중치)가 "6"으로 되어 있다.

LDPC 부호에 의한 부호화(LDPC 부호화)에서는, 예를 들어 검사 행렬 H에 기초하여 생성 행렬 G를 생성하고, 이 생성 행렬 G를 2원의 정보 비트에 대해 승산함으로써, 부호어(LDPC 부호)가 생성된다.

구체적으로는, LDPC 부호화를 행하는 부호화 장치는, 우선 검사 행렬 H의 전치 행렬 H^T와의 사이에, 식 GH^T=0이 성립하는 생성 행렬 G를 산출한다. 여기서, 생성 행렬 G가 K×N 행렬인 경우에는, 부호화 장치는 생성 행렬 G에 대해 K 비트로 이루어지는 정보 비트의 비트열(벡터 u)을 승산하고, N비트로 이루어지는 부호어 c(=uG)를 생성한다. 이 부호화 장치에 의해 생성된 부호어(LDPC 부호)는 소정의 통신로를 거쳐서 수신측에 있어서 수신된다.

LDPC 부호의 복호는 Gallager가 확률 복호(Probabilistic Decoding)라 칭하며 제안한 알고리즘이며, 변수 노드(variable node(메시지 노드(message node)라고도 불림))와, 체크 노드(check node)로 이루어지는, 소위 타너 그래프(Tanner graph) 상에서의 확률 전파(belief propagation)에 의한 메시지 패싱 알고리즘에 의해 행하는 것이 가능하다. 여기서, 이하, 적절하게 변수 노드와 체크 노드를 간단히 노드라고도 한다.

도 2는 LDPC 부호의 복호의 수순을 나타내고 있다.

또한, 이하, 적절하게 수신측에서 수신한 LDPC 부호(1 부호어)의 i번째의 부호 비트의, 값의 "0" 근사값을 대수 우도비(log likelihood ratio)로 표현한 실수값을, 수신값 u_0i라 한다. 또한, 체크 노드로부터 출력되는 메시지를 u_j라 하고, 변수 노드로부터 출력되는 메시지를 v_i라 한다.

우선, LDPC 부호의 복호에 있어서는, 도 2에 나타낸 바와 같이, 스텝 S11에 있어서, LDPC 부호가 수신되고, 메시지(체크 노드 메시지) u_j가 "0"으로 초기화됨과 함께, 반복 처리의 카운터로서의 정수를 취하는 변수 k가 "0"으로 초기화되고, 스텝 S12로 진행한다. 스텝 S12에 있어서, LDPC 부호를 수신하여 얻어지는 수신값 u_0i에 기초하여, 수학식 1에 나타내는 연산(변수 노드 연산)을 행함으로써 메시지(변수 노드 메시지) v_i가 구해지고, 또한 이 메시지 v_i에 기초하여 수학식 2에 나타내는 연산(체크 노드 연산)을 행함으로써 메시지 u_j가 구해진다.

여기서, 수학식 1과 수학식 2에 있어서의 d_v와 d_c는, 각각 검사 행렬 H의 종 방향(열)과 횡 방향(행)의 "1"의 개수를 나타내는 임의로 선택 가능해지는 파라미터이며, 예를 들어 (3, 6) 부호의 경우에는 d_v=3, d_c=6이 된다.

또한, 수학식 1의 변수 노드 연산, 및 수학식 2의 체크 노드 연산에 있어서는, 각각 메시지를 출력하고자 하는 가지(edge)(변수 노드와 체크 노드를 연결하는 선)로부터 입력된 메시지를, 연산의 대상으로 하지 않으므로, 연산의 범위가 1 내지 d_v-1 또는 1 내지 d_c-1로 되어 있다. 또한, 수학식 2의 체크 노드 연산은 실제로는 2 입력 v₁, v₂에 대한 1 출력으로 정의되는 수학식 3에 나타내는 함수 R(v₁, v₂)의 테이블을 미리 작성해 두고, 이를 수학식 4에 나타낸 바와 같이 연속적(재귀적)으로 사용함으로써 행해진다.

스텝 S12에서는, 또한 변수 k가 "1"만큼 인크리먼트되고, 스텝 S13으로 진행한다. 스텝 S13에서는, 변수 k가 소정의 반복 복호 횟수 C보다 큰지 여부가 판정된다. 스텝 S13에 있어서, 변수 k가 C보다 크지 않다고 판정된 경우, 스텝 S12로 복귀되고, 이하, 마찬가지의 처리가 반복된다.

또한, 스텝 S13에 있어서, 변수 k가 C보다 크다고 판정된 경우, 스텝 S14로 진행하고, 수학식 5에 나타내는 연산을 행함으로써 최종적으로 출력하는 복호 결과로서의 메시지 v_i가 구해져 출력되고, LDPC 부호의 복호 처리가 종료된다.

여기서, 수학식 5의 연산은, 수학식 1의 변수 노드 연산과는 달리, 변수 노드에 접속하고 있는 모든 가지로부터의 메시지 u_j를 사용하여 행해진다.

도 3은 (3, 6) LDPC 부호(부호화율 1/2, 부호 길이 12)의 검사 행렬 H의 예를 나타내고 있다.

도 3의 검사 행렬 H에서는, 도 1과 마찬가지로, 열의 가중치가 3으로, 행의 가중치가 6으로, 각각 되어 있다.

도 4는 도 3의 검사 행렬 H의 타너 그래프를 도시하고 있다.

여기서, 도 4에 있어서, "+"로 나타내어지는 것이 체크 노드이며, "="로 나타내어지는 것이 변수 노드이다. 체크 노드와 변수 노드는 각각 검사 행렬 H의 행과 열에 대응한다. 체크 노드와 변수 노드와의 사이의 결선은 가지(edge)이며, 검사 행렬의 요소의 "1"에 상당한다.

즉, 검사 행렬의 제j행 제i열의 요소가 1인 경우에는, 도 4에 있어서, 위로부터 i번째의 변수 노드("="의 노드)와, 위로부터 j번째의 체크 노드("+"의 노드)가 가지에 의해 접속된다. 가지는 변수 노드에 대응하는 부호 비트가 체크 노드에 대응하는 구속 조건을 갖는 것을 나타낸다.

LDPC 부호의 복호 방법인 섬 프로덕트 알고리즘(Sum Product Algorithm)에 의해서는 변수 노드 연산과 체크 노드 연산이 반복해서 행해진다.

도 5는 변수 노드에서 행해지는 변수 노드 연산을 나타내고 있다.

변수 노드에서는, 계산하려고 하고 있는 가지에 대응하는 메시지 v_i는 변수 노드에 연결되어 있는 나머지 가지로부터의 메시지 u₁ 및 u₂와, 수신값 u_0i를 사용한 수학식 1의 변수 노드 연산에 의해 구해진다. 다른 가지에 대응하는 메시지도 마찬가지로 구해진다.

도 6은 체크 노드에서 행해지는 체크 노드 연산을 나타내고 있다.

여기서, 수학식 2의 체크 노드 연산은 식 a×b=exp {ln(|a|)+ln(|b|)}×sign(a)×sign(b)의 관계를 이용하여, 수학식 6으로 재기입할 수 있다. 단, sign(x)은 x≥0일 때 1이며, x＜0일 때 -1이다.

또한, x≥0에 있어서, 함수 φ(x)를, 식 φ(x)=ln(tanh(x/2))로 정의하면, 식 φ^-1(x)=2tanh^-1(e^-x)이 성립하므로, 수학식 6은 수학식 7로 변형할 수 있다.

체크 노드에서는 수학식 2의 체크 노드 연산이 수학식 7에 따라서 행해진다.

즉, 체크 노드에서는, 도 6과 같이, 계산하려고 하고 있는 가지에 대응하는 메시지 u_j는 체크 노드에 연결되어 있는 나머지 가지로부터의 메시지 v₁, v₂, v₃, v₄, v₅를 사용한 수학식 7의 체크 노드 연산에 의해 구해진다. 다른 가지에 대응하는 메시지도 마찬가지로 구해진다.

또한, 수학식 7의 함수 φ(x)는 φ(x)=ln((e^x+1)/(e^x-1))로도 나타낼 수 있고, x＞0에 있어서, φ(x)=φ^-1(x)이다. 함수 φ(x) 및 φ^-1(x)을 하드웨어에 실장할 때는, LUT(Look Up Table)를 사용하여 실장되는 경우가 있지만, 양자 모두 동일한 LUT가 된다.

DVB-S.2: ETSI EN 302 307 V1.1.2(2006-06)

LDPC 부호는 위성 디지털 방송의 규격인 DVB-S.2나, 차세대의 지상 디지털 방송의 규격인 DVB-T.2로 채용되어 있다. 또한, LDPC 부호는 차세대의 CATV(Cable Television) 디지털 방송의 규격인 DVB-C.2에서의 채용이 예정되어 있다.

DVB-S.2 등의 DVB의 규격에 준거한 디지털 방송에서는, LDPC 부호가 QPSK(Quadrature Phase Shift Keying) 등의 직교 변조(디지털 변조)의 심볼로 되고(심볼화되고), 그 심볼이 신호점에 맵핑되어 송신된다.

LDPC 부호의 심볼화에서는, LDPC 부호의 부호 비트의 교체가 2비트 이상의 부호 비트 단위로 행해지고, 그 교체 후의 부호 비트가 심볼의 비트로 된다.

LDPC 부호의 심볼화를 위한, 부호 비트의 교체의 방식으로서는, 다양한 방식으로 제안되어 있지만, 이미 제안되어 있는 방식보다도, 에러에 대한 내성이 더욱 향상되는 방식의 제안이 요청되고 있다.

또한, LDPC 부호 자체에 대해서도, DVB-S.2 등의 DVB의 규격으로 규정되어 있는 LDPC 부호보다도, 에러에 대한 내성을 향상시키는 LDPC 부호의 제안이 요청되고 있다.

본 발명은, 이러한 상황을 감안하여 이루어진 것이며, 에러에 대한 내성을 향상시킬 수 있도록 하는 것이다.

본 발명의 제1 측면의 데이터 처리 장치, 또는 데이터 처리 방법은, 부호 길이가 N비트인 LDPC(Low Density Parity Check) 부호의 부호 비트를 로우 방향과 칼럼 방향으로 기억하는 기억 수단의 상기 칼럼 방향으로 기입되고, 상기 로우 방향으로 판독되는 상기 LDPC 부호의 부호 비트의 m비트가 1개의 심볼로 되고, 또한 소정의 양의 정수를 b로 하고, 상기 기억 수단은, 상기 로우 방향으로 mb비트를 기억함과 함께, 상기 칼럼 방향으로 N/(mb)비트를 기억하고, 상기 LDPC 부호의 부호 비트는, 상기 기억 수단의 상기 칼럼 방향으로 기입되고, 그 후, 상기 로우 방향으로 판독되고, 상기 기억 수단의 상기 로우 방향으로 판독되는 mb비트의 부호 비트가 b개인 상기 심볼로 되는 경우에 상기 mb비트의 부호 비트를 교체하여, 교체 후의 부호 비트를, 상기 심볼을 나타내는 심볼 비트로 하는 교체 수단, 또는 교체 스텝을 구비하고, 상기 LDPC 부호는, DVB-S.2 또는 DVB-T.2의 규격으로 규정된, 부호 길이 N이 64800비트이며, 부호화율이 2/3인 LDPC 부호이며, 상기 m비트가 8비트이고, 또한 상기 정수 b가 2이며, 상기 부호 비트의 8비트가, 1개의 상기 심볼로서, 256QAM으로 정하는 256개의 신호점 중 어느 하나에 맵핑되고, 상기 기억 수단이, 로우 방향으로 8×2비트를 기억하는 16개의 칼럼을 갖고, 칼럼 방향으로 64800/(8×2)비트를 기억하고, 상기 기억 수단의 로우 방향으로 판독되는 8×2비트의 부호 비트의 최상위 비트로부터 i+1비트째를 비트 b_i로 함과 함께, 연속하는 2개의 상기 심볼의 8×2비트의 심볼 비트의 최상위 비트로부터 i+1비트째를 비트 y_i로 하여, 비트 b₀을 비트 y₁₅에, 비트 b₁을 비트 y₇에, 비트 b₂를 비트 y₁에, 비트 b₃을 비트 y₅에, 비트 b₄를 비트 y₆에, 비트 b₅를 비트 y₁₃에, 비트 b₆을 비트 y₁₁에, 비트 b₇을 비트 y₉에, 비트 b₈을 비트 y₈에, 비트 b₉를 비트 y₁₄에, 비트 b₁₀을 비트 y₁₂에, 비트 b₁₁을 비트 y₃에, 비트 b₁₂를 비트 y₀에, 비트 b₁₃을 비트 y₁₀에, 비트 b₁₄를 비트 y₄에, 비트 b₁₅를 비트 y₂에, 각각 할당하는 교체를 행하는 데이터 처리 장치, 또는 데이터 처리 방법이다.

이상과 같은 제1 측면에 있어서는, LDPC 부호가, DVB-S.2 또는 DVB-T.2의 규격으로 규정된, 부호 길이 N이 64800비트이며, 부호화율이 2/3인 LDPC 부호이며, 상기 m비트가 8비트이고, 또한, 상기 정수 b가 2이며, 상기 부호 비트의 8비트가, 1개의 상기 심볼로서, 256QAM으로 정하는 256개의 신호점 중 어느 하나에 맵핑되고, 상기 기억 수단이, 로우 방향으로 8×2비트를 기억하는 16개의 칼럼을 갖고, 칼럼 방향으로 64800/(8×2)비트를 기억하는 경우에 있어서, 상기 기억 수단의 로우 방향으로 판독되는 8×2비트의 부호 비트의 최상위 비트로부터 i+1비트째를 비트 b_i로 함과 함께, 연속하는 2개의 상기 심볼의 8×2비트의 심볼 비트의 최상위 비트로부터 i+1비트째를 비트 y_i로 하여, 비트 b₀을 비트 y₁₅에, 비트 b₁을 비트 y₇에, 비트 b₂를 비트 y₁에, 비트 b₃을 비트 y₅에, 비트 b₄를 비트 y₆에, 비트 b₅를 비트 y₁₃에, 비트 b₆을 비트 y₁₁에, 비트 b₇을 비트 y₉에, 비트 b₈을 비트 y₈에, 비트 b₉를 비트 y₁₄에, 비트 b₁₀을 비트 y₁₂에, 비트 b₁₁을 비트 y₃에, 비트 b₁₂를 비트 y₀에, 비트 b₁₃을 비트 y₁₀에, 비트 b₁₄를 비트 y₄에, 비트 b₁₅를 비트 y₂에, 각각 할당하는 교체가 행해진다.

본 발명의 제2 측면의 부호화 장치, 또는 부호화 방법은, 부호 길이가 64800비트이며, 부호화율이 2/3인 LDPC 부호에 의한 부호화를 행하는 부호화 수단, 또는 스텝을 구비하고, 상기 LDPC 부호의 검사 행렬은, 그 검사 행렬의, 상기 부호 길이, 및 상기 부호화율에 따른 정보 길이에 대응하는 정보 행렬의 1의 요소의 위치를 360열마다 나타내는 검사 행렬 초기값 테이블에 의해 정해지는 상기 정보 행렬의 1의 요소를, 열 방향으로 360열마다의 주기로 배치하여 구성되고, 상기 검사 행렬 초기값 테이블은,

로 이루어지는 부호화 장치, 또는 부호화 방법이다.

이상과 같은 제2 측면에 있어서는, 부호 길이가 64800비트이며, 부호화율이 2/3인 LDPC 부호에 의한 부호화가 행해진다. 상기 LDPC 부호의 검사 행렬은, 그 검사 행렬의, 상기 부호 길이, 및 상기 부호화율에 따른 정보 길이에 대응하는 정보 행렬의 1의 요소의 위치를 360열마다 나타내는 검사 행렬 초기값 테이블에 의해 정해지는 상기 정보 행렬의 1의 요소를, 열 방향으로 360열마다의 주기로 배치하여 구성되고, 상기 검사 행렬 초기값 테이블은,

로 이루어진다.

또한, 데이터 처리 장치는 독립된 장치이어도 좋고, 1개의 장치를 구성하고 있는 내부 블록이어도 좋다.

본 발명에 따르면, 에러에 대한 내성을 향상시킬 수 있다.

도 1은 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.
도 2는 LDPC 부호의 복호 수순을 설명하는 흐름도이다.
도 3은 LDPC 부호의 검사 행렬의 예를 나타내는 도면이다.
도 4는 검사 행렬의 타너 그래프를 도시하는 도면이다.
도 5는 변수 노드를 도시하는 도면이다.
도 6은 체크 노드를 도시하는 도면이다.
도 7은 본 발명을 적용한 전송 시스템의 일 실시 형태의 구성예를 도시하는 도면이다.
도 8은 송신 장치(11)의 구성예를 도시하는 블록도이다.
도 9는 검사 행렬을 나타내는 도면이다.
도 10은 패리티 행렬을 나타내는 도면이다.
도 11은 DVB-S.2의 규격으로 규정되어 있는 LDPC 부호의 검사 행렬과 열 가중치를 나타내는 도면이다.
도 12는 16QAM의 신호점 배치를 도시하는 도면이다.
도 13은 64QAM의 신호점 배치를 도시하는 도면이다.
도 14는 64QAM의 신호점 배치를 도시하는 도면이다.
도 15는 64QAM의 신호점 배치를 도시하는 도면이다.
도 16은 디멀티플렉서(25)의 처리를 설명하는 도면이다.
도 17은 디멀티플렉서(25)의 처리를 설명하는 도면이다.
도 18은 LDPC 부호의 복호에 대한 타너 그래프를 도시하는 도면이다.
도 19는 계단 구조로 되어 있는 패리티 행렬 H_T와, 그 패리티 행렬 H_T에 대응하는 타너 그래프를 도시하는 도면이다.
도 20은 패리티 인터리브 후의 LDPC 부호에 대응하는 검사 행렬 H의 패리티 행렬 H_T를 나타내는 도면이다.
도 21은 변환 검사 행렬을 나타내는 도면이다.
도 22는 칼럼 트위스트 인터리버(24)의 처리를 설명하는 도면이다.
도 23은 칼럼 트위스트 인터리브에 필요한 메모리(31)의 칼럼수와, 기입 개시의 위치의 어드레스를 도시하는 도면이다.
도 24는 칼럼 트위스트 인터리브에 필요한 메모리(31)의 칼럼수와, 기입 개시의 위치의 어드레스를 도시하는 도면이다.
도 25는 송신 처리를 설명하는 흐름도이다.
도 26은 시뮬레이션에 의해 채용한 통신로의 모델을 도시하는 도면이다.
도 27은 시뮬레이션에 의해 얻어진 에러 레이트와, 플러터의 도플러 주파수 f_d와의 관계를 나타내는 도면이다.
도 28은 시뮬레이션에 의해 얻어진 에러 레이트와, 플러터의 도플러 주파수 f_d와의 관계를 나타내는 도면이다.
도 29는 LDPC 부호화부(21)의 구성예를 도시하는 블록도이다.
도 30은 LDPC 부호화부(21)의 처리를 설명하는 흐름도이다.
도 31은 부호화율 2/3, 부호 길이 16200의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 32는 부호화율 2/3, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 33은 부호화율 2/3, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 34는 부호화율 2/3, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 35는 부호화율 3/4, 부호 길이 16200의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 36은 부호화율 3/4, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 37은 부호화율 3/4, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 38은 부호화율 3/4, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 39는 부호화율 3/4, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 40은 부호화율 4/5, 부호 길이 16200의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 41은 부호화율 4/5, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 42는 부호화율 4/5, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 43은 부호화율 4/5, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 44는 부호화율 4/5, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 45는 부호화율 5/6, 부호 길이 16200의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 46은 부호화율 5/6, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 47은 부호화율 5/6, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 48은 부호화율 5/6, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 49는 부호화율 5/6, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 50은 부호화율 8/9, 부호 길이 16200의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 51은 부호화율 8/9, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 52는 부호화율 8/9, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 53은 부호화율 8/9, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 54는 부호화율 8/9, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 55는 부호화율 9/10, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 56은 부호화율 9/10, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 57은 부호화율 9/10, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 58은 부호화율 9/10, 부호 길이 64800의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 59는 검사 행렬 초기값 테이블로부터 검사 행렬 H를 구하는 방법을 설명하는 도면이다.
도 60은 현행 방식의 교체 처리를 설명하는 도면이다.
도 61은 현행 방식의 교체 처리를 설명하는 도면이다.
도 62는 부호 길이 64800, 부호화율 2/3의 LDPC 부호를 256QAM으로 변조하고, 배수 b가 2인 경우의, 부호 비트 그룹과 심볼 비트 그룹을 도시하는 도면이다.
도 63은 부호 길이 64800, 부호화율 2/3의 LDPC 부호를 256QAM으로 변조하고, 배수 b가 2인 경우의, 할당 룰을 도시하는 도면이다.
도 64는 부호 길이 64800, 부호화율 2/3의 LDPC 부호를 256QAM으로 변조하고, 배수 b가 2인 경우의, 할당해 룰에 따른 부호 비트의 교체를 도시하는 도면이다.
도 65는 신 교체 방식의 교체 처리를 행한 경우와, 현행 방식의 교체 처리를 행한 경우의 BER을 도시하는 도면이다.
도 66은 성능 임계값으로서의 E_b/N₀이 규격 부호보다 좋은 LDPC 부호의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 67은 성능 임계값으로서의 E_b/N₀이 규격 부호보다 좋은 LDPC 부호의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 68은 성능 임계값으로서의 E_b/N₀이 규격 부호보다 좋은 LDPC 부호의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 69는 규격 부호, 및 제안 부호에 대한, E_s/N₀과 BER의 관계를 나타내는 도면이다.
도 70은 수신 장치(12)의 구성예를 도시하는 블록도이다.
도 71은 수신 처리를 설명하는 흐름도이다.
도 72는 LDPC 부호의 검사 행렬의 예를 나타내는 도면이다.
도 73은 검사 행렬에 행 치환과 열 치환을 실시한 행렬(변환 검사 행렬)을 나타내는 도면이다.
도 74는 5×5 단위로 분할한 변환 검사 행렬을 나타내는 도면이다.
도 75는 노드 연산을 P개 통합하여 행하는 복호 장치의 구성예를 도시하는 블록도이다.
도 76은 LDPC 복호부(56)의 구성예를 도시하는 블록도이다.
도 77은 본 발명을 적용한 컴퓨터의 일 실시 형태의 구성예를 도시하는 블록도이다.
도 78은 부호화율 2/3, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 79는 부호화율 2/3, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 80은 부호화율 2/3, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 81은 부호화율 2/3, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 82는 부호화율 3/4, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 83은 부호화율 3/4, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 84는 부호화율 3/4, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 85는 부호화율 3/4, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 86은 부호화율 3/4, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 87은 부호화율 4/5, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 88은 부호화율 4/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 89는 부호화율 4/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 90은 부호화율 4/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 91은 부호화율 4/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 92는 부호화율 5/6, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 93은 부호화율 5/6, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 94는 부호화율 5/6, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 95는 부호화율 5/6, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 96은 부호화율 5/6, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 97은 부호화율 8/9, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 98은 부호화율 8/9, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 99는 부호화율 8/9, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 100은 부호화율 8/9, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 101은 부호화율 8/9, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 102는 부호화율 9/10, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 103은 부호화율 9/10, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 104는 부호화율 9/10, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 105는 부호화율 9/10, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 106은 부호화율 1/4, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 107은 부호화율 1/4, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 108은 부호화율 1/3, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 109는 부호화율 1/3, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 110은 부호화율 2/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 111은 부호화율 2/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 112는 부호화율 1/2, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 113은 부호화율 1/2, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 114는 부호화율 1/2, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 115는 부호화율 3/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 116은 부호화율 3/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 117은 부호화율 3/5, 부호 길이 64800의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 118은 부호화율 1/4, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 119는 부호화율 1/3, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 120은 부호화율 2/5, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 121은 부호화율 1/2, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 122는 부호화율 3/5, 부호 길이 16200의 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 123은 부호화율 3/5, 부호 길이 16200의 검사 행렬 초기값 테이블의 다른 예를 나타내는 도면이다.
도 124는 검사 행렬 초기값 테이블로부터 검사 행렬 H를 구하는 방법을 설명하는 도면이다.
도 125는 부호 비트의 교체의 예를 도시하는 도면이다.
도 126은 부호 비트의 교체의 예를 도시하는 도면이다.
도 127은 부호 비트의 교체의 예를 도시하는 도면이다.
도 128은 부호 비트의 교체의 예를 도시하는 도면이다.
도 129는 BER의 시뮬레이션 결과를 도시하는 도면이다.
도 130은 BER의 시뮬레이션 결과를 도시하는 도면이다.
도 131은 BER의 시뮬레이션 결과를 도시하는 도면이다.
도 132는 BER의 시뮬레이션 결과를 도시하는 도면이다.
도 133은 부호 비트의 교체의 예를 도시하는 도면이다.
도 134는 부호 비트의 교체의 예를 도시하는 도면이다.
도 135는 부호 비트의 교체의 예를 도시하는 도면이다.
도 136은 부호 비트의 교체의 예를 도시하는 도면이다.
도 137은 부호 비트의 교체의 예를 도시하는 도면이다.
도 138은 부호 비트의 교체의 예를 도시하는 도면이다.
도 139는 부호 비트의 교체의 예를 도시하는 도면이다.
도 140은 부호 비트의 교체의 예를 도시하는 도면이다.
도 141은 부호 비트의 교체의 예를 도시하는 도면이다.
도 142는 부호 비트의 교체의 예를 도시하는 도면이다.
도 143은 부호 비트의 교체의 예를 도시하는 도면이다.
도 144는 부호 비트의 교체의 예를 도시하는 도면이다.
도 145는 디인터리버(53)를 구성하는 멀티플렉서(54)의 처리를 설명하는 도면이다.
도 146은 칼럼 트위스트 디인터리버(55)의 처리를 설명하는 도면이다.
도 147은 수신 장치(12)의 다른 구성예를 도시하는 블록도이다.
도 148은 수신 장치(12)에 적용 가능한 수신 시스템의 제1 구성예를 도시하는 블록도이다.
도 149는 수신 장치(12)에 적용 가능한 수신 시스템의 제2 구성예를 도시하는 블록도이다.
도 150은 수신 장치(12)에 적용 가능한 수신 시스템의 제3 구성예를 도시하는 블록도이다.

도 7은 본 발명을 적용한 전송 시스템(시스템이라 함은, 복수의 장치가 논리적으로 집합한 것을 말하고, 각 구성의 장치가 동일 하우징 내에 있는지 여부는 관계없음)의 일 실시 형태의 구성예를 도시하고 있다.

도 7에 있어서, 전송 시스템은 송신 장치(11)와 수신 장치(12)로 구성된다.

송신 장치(11)는, 예를 들어 텔레비전 방송 프로그램의 송신(방송)(전송)을 행한다. 즉, 송신 장치(11)는, 예를 들어 텔레비전 방송 프로그램으로서의 화상 데이터나 음성 데이터 등의, 송신의 대상인 대상 데이터를 LDPC 부호로 부호화하고, 예를 들어 위성 회선이나, 지상파, CATV망, 인터넷 등의 네트워크 등의 통신로(13)를 통해 송신한다.

수신 장치(12)는, 예를 들어 텔레비전 방송 프로그램을 수신하는 튜너나, 텔레비전 수상기, STB(Set Top Box), IPTV(Internet Protocol Television)를 수신하는 PC(Personal Computer) 등이며, 송신 장치(11)로부터 통신로(13)를 통해 송신되어 오는 LDPC 부호를 수신하고, 대상 데이터로 복호하여 출력한다.

여기서, 도 7의 전송 시스템에서 사용되는 LDPC 부호는 AWGN(Additive White Gaussian Noise) 통신로에서 매우 높은 능력을 발휘하는 것이 알려져 있다.

그러나, 지상파 등의 통신로(13)에서는, 버스트(burst) 오류나 이레이저(erasure)를 발생시키는 경우가 있다. 예를 들어, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서는 D/U(Desired to Undesired Ratio)가 0dB(Undesired=echo의 파워가 Desired=메인 패스의 파워와 동등함)의 멀티패스 환경에 있어서, 에코(echo)(메인 패스 이외의 패스)의 지연(delay)에 따라서 특정 심볼의 파워가 0으로 되어 버리는(erasure) 경우가 있다.

또한, 플러터(flutter)(지연이 0이고 도플러(doppler) 주파수를 갖는 echo가 가산되는 통신로)에서도, D/U가 0dB인 경우에는, 도플러 주파수에 의해 특정 시각의 OFDM의 심볼 전체의 파워가 0이 되는(erasure) 경우가 발생한다.

또한, 수신 장치(12)측의, 송신 장치(11)로부터의 신호를 수신하는 안테나 등의 수신부(도시하지 않음)로부터 수신 장치(12)까지의 배선의 상황이나, 수신 장치(12)의 전원의 불안정성에 의해 버스트 오류가 발생하는 경우가 있다.

한편, LDPC 부호의 복호에 있어서는, 검사 행렬 H의 열, 나아가서는, LDPC 부호의 부호 비트에 대응하는 변수 노드에 있어서, 전술한 도 5에 나타낸 바와 같이 LDPC 부호의 부호 비트(의 수신값 u_0i)의 가산을 수반하는 수학식 1의 변수 노드 연산이 행해지므로, 그 변수 노드 연산에 사용되는 부호 비트에 에러가 발생하면, 구해지는 메시지의 정밀도가 저하된다.

그리고, LDPC 부호의 복호에서는, 체크 노드에 있어서, 그 체크 노드에 연결되어 있는 변수 노드에서 구해지는 메시지를 사용하여, 수학식 7의 체크 노드 연산이 행해지므로, 연결되어 있는 복수의 변수 노드(에 대응하는 LDPC 부호의 부호 비트)가 동시에 에러(이레이저를 포함함)로 되는 체크 노드의 수가 많아지면, 복호의 성능이 열화된다.

즉, 예를 들어 체크 노드는 그 체크 노드에 연결되어 있는 변수 노드의 2개 이상이 동시에 이레이저가 되면, 전체 변수 노드로 값이 0일 확률과 1일 확률이 등확률인 메시지를 복귀시킨다. 이 경우, 등확률인 메시지를 복귀시키는 체크 노드는 1회의 복호 처리(1세트의 변수 노드 연산 및 체크 노드 연산)에 기여하지 않게 되고, 그 결과, 복호 처리의 반복 횟수를 많이 필요로 하게 되어, 복호의 성능이 열화되고, 또한 LDPC 부호의 복호를 행하는 수신 장치(12)의 소비 전력이 증대한다.

따라서, 도 7의 전송 시스템에서는, AWGN 통신로에서의 성능을 유지하면서, 버스트 오류나 이레이저에의 내성을 향상시키도록 되어 있다.

도 8은 도 7의 송신 장치(11)의 구성예를 도시하고 있다.

도 8에 있어서, 송신 장치(11)는 LDPC 부호화부(21), 비트 인터리버(22), 맵핑부(26), 및 직교 변조부(27)로 구성된다.

LDPC 부호화부(21)에는 대상 데이터가 공급된다.

LDPC 부호화부(21)는 그에 공급되는 대상 데이터에 대해, LDPC 부호의 패리티 비트에 대응하는 부분인 패리티 행렬이 계단 구조로 되어 있는 검사 행렬에 따른 LDPC 부호화를 행하고, 대상 데이터를 정보 비트로 하는 LDPC 부호를 출력한다.

즉, LDPC 부호화부(21)는 대상 데이터를, 예를 들어 DVB-S.2, 또는 DVB-T.2의 규격으로 규정되어 있는 LDPC 부호로 부호화하는 LDPC 부호화를 행하고, 그 결과 얻어지는 LDPC 부호를 출력한다.

여기서, DVB-T.2의 규격으로는, DVB-S.2의 규격으로 규정되어 있는 LDPC 부호가 채용될 예정이다. DVB-S.2의 규격으로 규정되어 있는 LDPC 부호는 IRA(Irregular Repeat Accumulate) 부호이며, 그 LDPC 부호의 검사 행렬에 있어서의 패리티 행렬은 계단 구조로 되어 있다. 패리티 행렬, 및 계단 구조에 대해서는 후술한다. 또한, IRA 부호에 대해서는, 예를 들어 "Irregular Repeat-Accumulate Codes," H.Jin, A.Khandekar, and R.J.McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp.1-8, Sept.2000에 기재되어 있다.

LDPC 부호화부(21)가 출력하는 LDPC 부호는 비트 인터리버(22)에 공급된다.

비트 인터리버(22)는 데이터를 인터리브하는 데이터 처리 장치이며, 패리티 인터리버(parity interleaver)(23), 칼럼 트위스트 인터리버(column twist interleaver)(24) 및 디멀티플렉서(DEMUX)(25)로 구성된다.

패리티 인터리버(23)는 LDPC 부호화부(21)로부터의 LDPC 부호의 패리티 비트를, 다른 패리티 비트의 위치에 인터리브하는 패리티 인터리브를 행하고, 그 패리티 인터리브 후의 LDPC 부호를 칼럼 트위스트 인터리버(24)에 공급한다.

칼럼 트위스트 인터리버(24)는 패리티 인터리버(23)로부터의 LDPC 부호에 대해 칼럼 트위스트 인터리브를 행하고, 그 칼럼 트위스트 인터리브 후의 LDPC 부호를 디멀티플렉서(25)에 공급한다.

즉, LDPC 부호는, 후술하는 맵핑부(26)에 있어서, 그 LDPC 부호의 2비트 이상의 부호 비트를, 직교 변조의 1개의 심볼을 나타내는 신호점에 맵핑하여 송신된다.

칼럼 트위스트 인터리버(24)에서는, LDPC 부호화부(21)에서 사용되는 검사 행렬의 임의의 1행에 있는 1에 대응하는 LDPC 부호의 복수의 부호 비트가 1개의 심볼에 포함되지 않도록, 패리티 인터리버(23)로부터의 LDPC 부호의 부호 비트를 재배열하는 재배열 처리로서, 예를 들어 후술하는 칼럼 트위스트 인터리브가 행해진다.

디멀티플렉서(25)는 칼럼 트위스트 인터리버(24)로부터의 LDPC 부호에 대해, 심볼이 되는 LDPC 부호의 2 이상의 부호 비트의 위치를 교체하는 교체 처리를 행함으로써, AWGN에 대한 내성을 강화한 LDPC 부호를 얻는다. 그리고, 디멀티플렉서(25)는, 교체 처리에 의해 얻어지는, LDPC 부호의 2 이상의 부호 비트를 심볼로서 맵핑부(26)에 공급한다.

맵핑부(26)는 디멀티플렉서(25)로부터의 심볼을, 직교 변조부(27)에 의해 행해지는 직교 변조(다치 변조)의 변조 방식으로 정하는 각 신호점에 맵핑한다.

즉, 맵핑부(26)는 디멀티플렉서(25)로부터의 LDPC 부호를, 반송파와 동상의 I 성분을 나타내는 I축과, 반송파와 직교하는 Q 성분을 나타내는 Q축으로 규정되는 IQ 평면(IQ 콘스터레이션) 상의 변조 방식으로 정하는 신호점에 맵핑한다.

여기서, 직교 변조부(27)에 의해 행해지는 직교 변조의 변조 방식으로서는, 예를 들어 DVB-T의 규격으로 규정되어 있는 변조 방식을 포함하는 변조 방식, 즉 예를 들어 QPSK(Quadrature Phase Shift Keying)나, 16QAM(Quadrature Amplitude Modulation), 64QAM, 256QAM, 1024QAM, 4096QAM 등이 있다. 직교 변조부(27)에 있어서, 어느 쪽의 변조 방식에 의한 직교 변조가 행해질지는, 예를 들어 송신 장치(11)의 오퍼레이터의 조작에 따라 미리 설정된다. 또한, 직교 변조부(27)에서는, 그 외, 예를 들어 4PAM(Pulse Amplitude Modulation) 그 밖의 직교 변조를 행하는 것이 가능하다.

맵핑부(26)에 의해 신호점에 맵핑된 심볼은 직교 변조부(27)에 공급된다.

직교 변조부(27)는 맵핑부(26)로부터의 신호점(에 맵핑된 심볼)에 따라서 반송파의 직교 변조를 행하고, 그 결과 얻어지는 변조 신호를, 통신로(13)(도 7)를 통해 송신한다.

다음에, 도 9는 도 8의 LDPC 부호화부(21)에서 LDPC 부호화에 사용되는 검사 행렬 H를 나타내고 있다.

검사 행렬 H는 LDGM(Low-Density Generation Matrix) 구조로 되어 있고, LDPC 부호의 부호 비트 중, 정보 비트에 대응하는 부분의 정보 행렬 H_A와, 패리티 비트에 대응하는 패리티 행렬 H_T에 의해, 식 H=[H_A|H_T](정보 행렬 H_A의 요소를 좌측의 요소로 하고, 패리티 행렬 H_T의 요소를 우측의 요소로 하는 행렬)로 나타낼 수 있다.

여기서, 1개의 LDPC 부호(1 부호어)의 부호 비트 중 정보 비트의 비트수와, 패리티 비트의 비트수를, 각각 정보 길이 K와, 패리티 길이 M이라 함과 함께, 1개의 LDPC 부호의 부호 비트의 비트수를 부호 길이 N(=K+M)이라 한다.

어느 부호 길이 N의 LDPC 부호에 대한 정보 길이 K와 패리티 길이 M은 부호화율에 따라 결정된다. 또한, 검사 행렬 H는 행×열이 M×N이 행렬로 된다. 그리고, 정보 행렬 H_A는 M×K의 행렬로 되고, 패리티 행렬 H_T는 M×M의 행렬로 된다.

도 10은 DVB-S.2(및 DVB-T.2)의 규격으로 규정되어 있는 LDPC 부호의 검사 행렬 H의 패리티 행렬 H_T를 나타내고 있다.

DVB-S.2의 규격으로 규정되어 있는 LDPC 부호의 검사 행렬 H의 패리티 행렬 H_T는, 도 10에 나타낸 바와 같이, 1의 요소가, 말하자면 계단 형상으로 배열되는 계단 구조로 되어 있다. 패리티 행렬 H_T의 행 가중치는, 1행째에 대해서는 1로, 나머지 모든 행에 대해서는 2로 되어 있다. 또한, 열 가중치는, 최후의 1열에 대해서는 1로, 나머지 모든 열에서 2로 되어 있다.

이상과 같이, 패리티 행렬 H_T가 계단 구조로 되어 있는 검사 행렬 H의 LDPC 부호는, 그 검사 행렬 H를 사용하여 용이하게 생성할 수 있다.

즉, LDPC 부호(1 부호어)를 행 벡터 c로 나타냄과 함께, 그 행 벡터를 전치하여 얻어지는 열 벡터를 c^T로 나타낸다. 또한, LDPC 부호인 행 벡터 c 중, 정보 비트의 부분을 행 벡터 A로 나타냄과 함께, 패리티 비트의 부분을 행 벡터 T로 나타내는 것으로 한다.

여기서, 이 경우, 행 벡터 c는 정보 비트로서의 행 벡터 A와, 패리티 비트로서의 행 벡터 T에 의해, 식 c=[A|T](행 벡터 A의 요소를 좌측의 요소로 하고,행 벡터 T의 요소를 우측의 요소로 하는 행 벡터)로 나타낼 수 있다.

검사 행렬 H와, LDPC 부호로서의 행 벡터 c=[A|T]라 함은, 식 Hc^T=0을 만족할 필요가 있고, 이러한 식 Hc^T=0을 만족하는 행 벡터 c=[A|T]를 구성하는 패리티 비트로서의 행 벡터 T는 검사 행렬 H=[H_A|H_T]의 패리티 행렬 H_T가, 도 10에 도시한 계단 구조로 되어 있는 경우에는, 식 Hc^T=0에서의 열 벡터 Hc^T의 1행째의 요소부터 순서대로, 각 행의 요소를 0으로 해 가도록 함으로써, 순차적으로 구할 수 있다.

도 11은 DVB-S.2(및 DVB-T.2)의 규격으로 규정되어 있는 LDPC 부호의 검사 행렬 H와, 열 가중치를 나타내고 있다.

즉, 도 11의 A는 DVB-S.2의 규격으로 규정되어 있는 LDPC 부호의 검사 행렬 H를 나타내고 있다.

검사 행렬 H의 1열째로부터의 KX열에 대해서는, 열 가중치가 X로, 그 후의 K3열에 대해서는, 열 가중치가 3으로, 그 후의 M-1열에 대해서는, 열 가중치가 2로, 최후의 1열에 대해서는, 열 가중치가 1로 각각 되어 있다.

여기서, KX+K3+M-1+1은 부호 길이 N과 동일하다.

DVB-S.2의 규격에 있어서, 열수 KX, K3 및 M(패리티 길이), 및 열 가중치 X는, 도 11의 B에 나타낸 바와 같이 규정되어 있다.

즉, 도 11의 B는 DVB-S.2의 규격으로 규정되어 있는 LDPC 부호의 각 부호화율에 관한, 열수 KX, K3 및 M, 및 열 가중치 X를 나타내고 있다.

DVB-S.2의 규격으로는, 64800비트와 16200비트의 부호 길이 N의 LDPC 부호가 규정되어 있다.

그리고, 도 11의 B에 나타낸 바와 같이, 부호 길이 N이 64800비트의 LDPC 부호에 대해서는, 11개의 부호화율(nominal rate) 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 및 9/10이 규정되어 있고, 부호 길이 N이 16200비트인 LDPC 부호에 대해서는, 10개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 및 8/9이 규정되어 있다.

LDPC 부호에 대해서는, 검사 행렬 H의 열 가중치가 큰 열에 대응하는 부호 비트일수록, 에러 레이트가 낮은 것이 알려져 있다.

도 11에 나타낸, DVB-S.2의 규격으로 규정되어 있는 검사 행렬 H에서는, 선두측(좌측)의 열일수록, 열 가중치가 큰 경향이 있고, 따라서 그 검사 행렬 H에 대응하는 LDPC 부호에 대해서는, 선두의 부호 비트일수록, 에러에 강하고(에러에 대한 내성이 있고), 종료의 부호 비트일수록, 에러에 약한 경향이 있다.

다음에, 도 12는 도 8의 직교 변조부(27)에서 16QAM이 행해지는 경우의 16개의 심볼(에 대응하는 신호점)의 IQ 평면 상의 배치를 도시하고 있다.

즉, 도 12의 A는 16QAM의 심볼을 도시하고 있다.

16QAM에서는, 1심볼은 4비트로 나타내어지고, 16(=2⁴)개의 심볼이 존재한다. 그리고, 16개의 심볼은 IQ 평면의 원점을 중심으로 하여, I 방향×Q 방향이 4×4의 정사각형 형상으로 되도록 배치되어 있다.

현재, 1심볼이 나타내는 비트열의, 최상위 비트로부터 i+1비트째의 비트를 비트 y_i로 나타내는 것으로 하면, 16QAM의 1심볼이 나타내는 4비트는 최상위 비트부터 순서대로, 비트 y₀, y₁, y₂, y₃으로 나타낼 수 있다. 변조 방식이 16QAM인 경우에는, LDPC 부호의 부호 비트의 4비트가, 4비트 y₀ 내지 y₃의 심볼(심볼값)로 (심볼화)된다.

도 12의 B는 16QAM의 심볼이 나타내는 4비트(이하, 심볼 비트라고도 함) y₀ 내지 y₃ 각각에 대한 비트 경계를 도시하고 있다.

여기서, 심볼 비트 y_i(도 12에서는, i=0, 1, 2, 3)에 대한 비트 경계라 함은, 그 심볼 비트 y_i가 0으로 되어 있는 심볼과, 1로 되어 있는 심볼과의 경계를 의미한다.

도 12의 B에 나타낸 바와 같이, 16QAM의 심볼이 나타내는 4 심볼 비트 y₀ 내지 y₃ 중 최상위의 심볼 비트 y₀에 대해서는, IQ 평면의 Q축의 1군데만이 비트 경계로 되고, 2번째(최상위 비트로부터 2번째)의 심볼 비트 y₁에 대해서는, IQ 평면의 I축의 1군데만이 비트 경계로 된다.

또한, 3번째의 심볼 비트 y₂에 대해서는, 4×4개의 심볼 중, 좌측으로부터 1열째와 2열째 사이, 및 3열째와 4열째 사이의 2군데가 비트 경계로 된다.

또한, 4번째의 심볼 비트 y₃에 대해서는, 4×4개의 심볼 중, 위로부터 1행째와 2행째 사이, 및 3행째와 4행째 사이의 2군데가 비트 경계로 된다.

심볼이 나타내는 심볼 비트 y_i는, 비트 경계로부터 이격되어 있는 심볼이 많을수록 잘못되기 어렵고(에러 확률이 낮고), 비트 경계에 가까운 심볼이 많을수록 잘못되기 쉽다(에러 확률이 높음).

현재, 잘못되기 어려운(에러에 강함) 비트를「강한 비트」라 함과 함께, 잘못되기 쉬운(에러에 약함) 비트를「약한 비트」라 하는 것으로 하면, 16QAM의 심볼의 4 심볼 비트 y₀ 내지 y₃에 대해서는, 최상위의 심볼 비트 y₀ 및 2번째의 심볼 비트 y₁이 강한 비트로 되어 있고, 3번째의 심볼 비트 y₂ 및 4번째의 심볼 비트 y₃이 약한 비트로 되어 있다.

도 13 내지 도 15는 도 8의 직교 변조부(27)에 의해 64QAM이 행해지는 경우의, 64개의 심볼(에 대응하는 신호점)의 IQ 평면 상의 배치를 도시하고 있다.

64QAM에서는, 1심볼은 6비트를 나타내고, 64(=2⁶)개의 심볼이 존재한다. 그리고, 64개의 심볼은 IQ 평면의 원점을 중심으로 하여, I 방향×Q 방향이 8×8인 정사각형 형상으로 되도록 배치되어 있다.

64QAM의 1심볼의 심볼 비트는 최상위 비트부터 순서대로, 비트 y₀, y₁, y₂, y₃, y₄, y₅로 나타낼 수 있다. 변조 방식이 64QAM인 경우에는, LDPC 부호의 부호 비트의 6비트는, 6비트의 심볼 비트 y₀ 내지 y₅의 심볼로 된다.

여기서, 도 13은 64QAM의 심볼의 심볼 비트 y₀ 내지 y₅ 중, 최상위의 심볼 비트 y₀과, 2번째의 심볼 비트 y₁ 각각에 대한 비트 경계를, 도 14는 3번째의 심볼 비트 y₂와, 4번째의 심볼 비트 y₃ 각각에 대한 비트 경계를, 도 15는 5번째의 심볼 비트 y₄와, 6번째의 심볼 비트 y₅ 각각에 대한 비트 경계를, 각각 도시하고 있다.

도 13에 나타낸 바와 같이, 최상위의 심볼 비트 y₀과, 2번째의 심볼 비트 y₁ 각각에 대한 비트 경계는 1군데로 되어 있다. 또한, 도 14에 나타낸 바와 같이, 3번째의 심볼 비트 y₂와, 4번째의 심볼 비트 y₃ 각각에 대한 비트 경계는 2군데로 되어 있고, 도 15에 나타낸 바와 같이, 5번째의 심볼 비트 y₄와, 6번째의 심볼 비트 y₅ 각각에 대한 비트 경계는 4군데로 되어 있다.

따라서, 64QAM의 심볼의 심볼 비트 y₀ 내지 y₅에 대해서는, 최상위 심볼 비트 y₀ 및 2번째의 심볼 비트 y₁이 강한 비트로 되어 있고, 3번째의 심볼 비트 y₂ 및 4번째의 심볼 비트 y₃이 그 다음에 강한 비트로 되어 있다. 그리고, 5번째의 심볼 비트 y₄와, 6번째의 심볼 비트 y₅는 약한 비트로 되어 있다.

도 12, 또한 도 13 내지 도 15로부터, 직교 변조의 심볼의 심볼 비트에 대해서는, 상위 비트가 강한 비트로 되고, 하위 비트가 약한 비트로 되는 경향이 있는 것을 알 수 있다.

여기서, 도 11에서 설명한 바와 같이, LDPC 부호화부(21)(도 8)가 출력하는 LDPC 부호에 대해서는, 에러에 강한 부호 비트와, 에러에 약한 부호 비트가 있다.

또한, 도 12 내지 도 15에서 설명한 바와 같이, 직교 변조부(27)에 의해 행해지는 직교 변조의 심볼의 심볼 비트에 대해서는, 강한 비트와 약한 비트가 있다.

따라서, LDPC 부호의 에러에 약한 부호 비트를, 직교 변조의 심볼의 약한 심볼 비트에 할당하면, 전체적으로, 에러에 대한 내성이 저하된다.

따라서, LDPC 부호의 에러에 약한 부호 비트를, 직교 변조의 심볼의 강한 비트(심볼 비트)에 할당하는 경향으로, LDPC 부호의 부호 비트를 인터리브하는 인터리버가 제안되어 있다.

도 8의 디멀티플렉서(25)는 그 인터리버의 처리를 행할 수 있다.

도 16은 도 8의 디멀티플렉서(25)의 처리를 설명하는 도면이다.

즉, 도 16의 A는 디멀티플렉서(25)의 기능적인 구성예를 도시하고 있다.

디멀티플렉서(25)는 메모리(31) 및 교체부(32)로 구성된다.

메모리(31)에는 LDPC 부호화부(21)로부터의 LDPC 부호가 공급된다.

메모리(31)는 로우(row)(횡) 방향으로 mb비트를 기억함과 함께, 칼럼(column)(종) 방향으로 N/(mb) 비트를 기억하는 기억 용량을 갖고, 거기에 공급되는 LDPC 부호의 부호 비트를 칼럼 방향으로 기입하고, 로우 방향으로 판독하여, 교체부(32)에 공급한다.

여기서, N(=정보 길이 K+패리티 길이 M)은, 상술한 바와 같이 LDPC 부호의 부호 길이를 나타낸다.

또한, m은 1심볼이 되는 LDPC 부호의 부호 비트의 비트수를 나타내고, b는 소정의 양의 정수로, m을 정수배하는 데 사용되는 배수이다. 디멀티플렉서(25)는 상술한 바와 같이 LDPC 부호의 부호 비트를 심볼로 하지만(심볼화하지만), 배수 b는 디멀티플렉서(25)가, 말하자면 한번의 심볼화에 의해 얻는 심볼의 개수를 나타낸다.

도 16의 A는 변조 방식이 64QAM인 경우의 디멀티플렉서(25)의 구성예를 나타내고 있고, 따라서 1심볼이 되는 LDPC 부호의 부호 비트의 비트수 m은 6비트이다.

또한, 도 16의 A에서는, 배수 b는 1로 되어 있고, 따라서 메모리(31)는 칼럼 방향×로우 방향이 N/(6×1)×(6×1)비트인 기억 용량을 갖는다.

여기서, 메모리(31)의, 로우 방향이 1비트의, 칼럼 방향으로 연장되는 기억 영역을, 이하 적절하게 칼럼이라 한다. 도 16의 A에서는, 메모리(31)는 6(=6×1)개의 칼럼으로 구성된다.

디멀티플렉서(25)에서는, LDPC 부호의 부호 비트를, 메모리(31)를 구성하는 칼럼 상측으로부터 하측 방향(칼럼 방향)으로 기입하는 것이, 좌측으로부터 우측 방향의 칼럼을 향하여 행해진다.

그리고, 부호 비트의 기입이 가장 우측 칼럼의 가장 하부까지 종료되면, 메모리(31)를 구성하는 모든 칼럼의 1행째부터, 로우 방향으로, 6비트(mb비트) 단위로, 부호 비트가 판독되어, 교체부(32)에 공급된다.

교체부(32)는 메모리(31)로부터의 6비트의 부호 비트의 위치를 교체하는 교체 처리를 행하고, 그 결과 얻어지는 6비트를 64QAM의 1심볼을 나타내는 6심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅로서 출력한다.

즉, 메모리(31)로부터는, 로우 방향으로, mb비트(여기서는, 6비트)의 부호 비트가 판독되지만, 그 메모리(31)로부터 판독되는 mb비트의 부호 비트의, 최상위 비트로부터 i비트째를(i=0, 1,…, mb-1), 비트 b_i로 나타내는 것으로 하면, 메모리(31)로부터 로우 방향으로 판독되는 6비트의 부호 비트는 최상위 비트부터 순서대로 비트 b₀, b₁, b₂, b₃, b₄, b₅로 나타낼 수 있다.

도 11에서 설명한 열 가중치의 관계에서, 비트 b₀의 방향에 있는 부호 비트는 에러에 강한 부호 비트로 되어 있고, 비트 b₅의 방향에 있는 부호 비트는 에러에 약한 부호 비트로 되어 있다.

교체부(32)에서는, 메모리(31)로부터의 6비트의 부호 비트 b₀ 내지 b₅ 중, 에러에 약한 부호 비트가 64QAM의 1심볼의 심볼 비트 y₀ 내지 y₅ 중, 강한 비트에 할당되도록, 메모리(31)로부터의 6비트의 부호 비트 b₀ 내지 b₅의 위치를 교체하는 교체 처리를 행할 수 있다.

여기서, 메모리(31)로부터의 6비트의 부호 비트 b₀ 내지 b₅를 어떻게 교체 하여, 64QAM의 1심볼을 나타내는 6심볼 비트 y₀ 내지 y₅의 각각에 할당하는지의 교체 방식으로서는, 각 사로부터 다양한 방식이 제안되어 있다.

도 16의 B는 제1 교체 방식을, 도 16의 C는 제2 교체 방식을, 도 16의 D는 제3 교체 방식을 각각 도시하고 있다.

도 16의 B 내지 도 16의 D에 있어서(후술하는 도 17에 있어서도 마찬가지), 비트 b_i와 y_j를 연결하는 선분은 부호 비트 b_i를 심볼의 심볼 비트 y_j에 할당하는(심볼 비트 y_j의 위치로 교체함) 것을 의미한다.

제1 교체 방식으로서는, 도 16의 B의 3종류의 교체 방법 중 어느 하나를 채용하는 것이 제안되어 있고, 제2 교체 방식으로서는, 도 16의 C의 2종류의 교체 방법 중 어느 하나를 채용하는 것이 제안되어 있다.

제3 교체 방식으로서는, 도 16의 D의 6종류의 교체 방법을 순서대로 선택하여 사용하는 것이 제안되어 있다.

도 17은 변조 방식이 64QAM이고(따라서, 1심볼에 맵핑되는 LDPC 부호의 부호 비트의 비트수 m은, 도 16과 마찬가지로 6비트임), 또한 배수 b가 2인 경우의 디멀티플렉서(25)의 구성예와, 제4 교체 방식을 도시하고 있다.

배수 b가 2인 경우, 메모리(31)는 칼럼 방향×로우 방향이 N/(6×2)×(6×2)비트의 기억 용량을 갖고, 12(=6×2)개의 칼럼으로 구성된다.

도 17의 A는, 메모리(31)에의 LDPC 부호의 기입순을 도시하고 있다.

디멀티플렉서(25)에서는, 도 16에서 설명한 바와 같이, LDPC 부호의 부호 비트를, 메모리(31)를 구성하는 칼럼 상측으로부터 하측 방향(칼럼 방향)으로 기입하는 것이, 좌측으로부터 우측 방향의 칼럼을 향하여 행해진다.

그리고, 부호 비트의 기입이 가장 우측의 칼럼의 가장 하부까지 종료되면, 메모리(31)를 구성하는 모든 칼럼의 1행째로부터, 로우 방향으로 12비트(mb비트) 단위로 부호 비트가 판독되어, 교체부(32)에 공급된다.

교체부(32)는 메모리(31)로부터의 12비트의 부호 비트의 위치를, 제4 교체 방식으로 교체하는 교체 처리를 행하고, 그 결과 얻어지는 12비트를, 64QAM의 2심볼(b개의 심볼)을 나타내는 12비트, 즉, 64QAM의 1심볼을 나타내는 6심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅와, 다음 1심볼을 나타내는 6심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅로서 출력한다.

여기서, 도 17의 B는 도 17의 A의 교체부(32)에 의한 교체 처리의 제4 교체 방식을 도시하고 있다.

또한, 배수 b가 2인 경우(3 이상인 경우도 마찬가지), 교체 처리에서는, mb비트의 부호 비트가 연속하는 b개의 심볼의 mb비트의 심볼 비트에 할당된다. 도 17을 포함하여, 이하에서는 설명의 편의상, 연속하는 b개의 심볼의 mb비트의 심볼 비트의 최상위 비트로부터 i+1비트째를, 비트(심볼 비트) y_i로 나타낸다.

또한, 어떠한 교체 방법이 적절한지, 즉 AWGN 통신로에서의 에러 레이트를 더욱 향상시킬지는, LDPC 부호의 부호화율이나 부호 길이, 변조 방식 등에 따라 상이하다.

다음에, 도 18 내지 도 20을 참조하여, 도 8의 패리티 인터리버(23)에 의한 패리티 인터리브에 대해 설명한다.

도 18은 LDPC 부호의 검사 행렬의 타너 그래프(의 일부)를 도시하고 있다.

체크 노드는, 도 18에 나타낸 바와 같이, 그 체크 노드에 연결되어 있는 변수 노드(에 대응하는 부호 비트)의 2개 등의 복수가 동시에 이레이저 등의 에러가 되면, 그 체크 노드에 연결되어 있는 전체 변수 노드로, 값이 0일 확률과 1일 확률이 등확률인 메시지를 복귀시킨다. 이로 인해, 동일한 체크 노드에 연결되어 있는 복수의 변수 노드가 동시에 이레이저 등이 되면, 복호의 성능이 열화된다.

그런데, 도 8의 LDPC 부호화부(21)가 출력하는, DVB-S.2의 규격으로 규정되어 있는 LDPC 부호는 IRA 부호이며, 검사 행렬 H의 패리티 행렬 H_T는, 도 10에 나타낸 바와 같이 계단 구조로 되어 있다.

도 19는 계단 구조로 되어 있는 패리티 행렬 H_T와, 그 패리티 행렬 H_T에 대응하는 타너 그래프를 도시하고 있다.

즉, 도 19의 A는 계단 구조로 되어 있는 패리티 행렬 H_T를 나타내고 있고, 도 19의 B는 도 19의 A의 패리티 행렬 H_T에 대응하는 타너 그래프를 도시하고 있다.

패리티 행렬 H_T가 계단 구조로 되어 있는 경우, 그 패리티 행렬 H_T의 타너 그래프에 있어서, LDPC 부호의, 패리티 행렬 H_T의 값이 1로 되어 있는 요소의 열에 대응하는, 인접하는 부호 비트(패리티 비트)를 사용하여 메시지가 구해지는 변수 노드는 동일한 체크 노드에 연결되어 있다.

따라서, 버스트 오류나 이레이저 등에 의해, 상술한 인접하는 패리티 비트가 동시에 에러로 되면, 그 에러로 된 복수의 패리티 비트 각각에 대응하는 복수의 변수 노드(패리티 비트를 사용하여 메시지를 구하는 변수 노드)에 연결되어 있는 체크 노드는 값이 0일 확률과 1일 확률이 등확률인 메시지를, 그 체크 노드에 연결되어 있는 변수 노드로 복귀시키므로 복호의 성능이 열화된다. 그리고, 버스트 길이(버스트에 의해 에러로 되는 비트수)가 큰 경우에는, 복호의 성능은 더욱 열화된다.

따라서, 패리티 인터리버(23)(도 8)는 상술한 복호의 성능의 열화를 방지하기 위해, LDPC 부호화부(21)로부터의, LDPC 부호의 패리티 비트를, 다른 패리티 비트의 위치에 인터리브하는 패리티 인터리브를 행한다.

도 20은, 도 8의 패리티 인터리버(23)가 행하는 패리티 인터리브 후의 LDPC 부호에 대응하는 검사 행렬 H의 패리티 행렬 H_T를 나타내고 있다.

여기서, LDPC 부호화부(21)가 출력하는, DVB-S.2의 규격으로 규정되어 있는 LDPC 부호에 대응하는 검사 행렬 H의 정보 행렬 H_A는, 순회 구조로 되어 있다.

순회 구조라 함은 어느 열이 다른 열을 사이클릭 시프트(로테이션)한 것과 일치하고 있는 구조를 말하고, 예를 들어 P열마다, 그 P열의 각 행의 1의 위치가 그 P열의 최초의 열을, 패리티 길이 M을 제산하여 얻어지는 값 q에 비례하는 값만큼, 열 방향으로 사이클릭 시프트한 위치로 되어 있는 구조도 포함된다. 이하, 적절하게 순회 구조에 있어서의 P열을 순회 구조의 단위의 열수라 한다.

LDPC 부호화부(21)가 출력하는 DVB-S.2의 규격으로 규정되어 있는 LDPC 부호로서는, 도 11에서 설명한 바와 같이, 부호 길이 N이 64800비트와 16200비트인, 2종류의 LDPC 부호가 있다.

현재, 부호 길이 N이 64800비트와 16200비트인 2종류의 LDPC 부호 중, 부호 길이 N이 64800비트인 LDPC 부호에 주목하면, 그 부호 길이 N이 64800비트인 LDPC 부호의 부호화율은, 도 11에서 설명한 바와 같이 11개 있다.

이 11개의 부호화율 각각의, 부호 길이 N이 64800비트인 LDPC 부호에 대해서는, 어느 것에 대해서도, DVB-S.2의 규격으로는, 순회 구조의 단위의 열수 P가, 패리티 길이 M의 약수 중, 1과 M을 제외한 약수 중 하나인 360으로 규정되어 있다.

또한, 11개의 부호화율 각각의, 부호 길이 N이 64800비트인 LDPC 부호에 대해서는, 패리티 길이 M은, 부호화율에 따라 다른 값 q를 사용하여, 식 M=q×P=q×360으로 나타내어지는 소수 이외의 값으로 되어 있다. 따라서, 값 q도, 순회 구조의 단위의 열수 P와 마찬가지로, 패리티 길이 M의 약수 중, 1과 M을 제외한 약수 중 다른 하나이며, 패리티 길이 M을 순회 구조의 단위의 열수 P로 제산함으로써 얻어진다(패리티 길이 M의 약수인 P 및 q의 곱은 패리티 길이 M이 됨).

패리티 인터리버(23)는, 상술한 바와 같이, 정보 길이를 K로 하고, 또한 0 이상 P 미만의 정수를 x로 함과 함께, 0 이상 q 미만의 정수를 y로 하면, 패리티 인터리브로서, LDPC 부호화부(21)로부터의 LDPC 부호의 K+1 내지 K+M(=N)번째의 부호 비트인 패리티 비트 중, K+qx+y+1번째의 부호 비트를, K+Py+x+1번째의 부호 비트의 위치에 인터리브한다.

이러한 패리티 인터리브에 의하면, 동일한 체크 노드에 연결되는 변수 노드(에 대응하는 패리티 비트)가, 순회 구조의 단위의 열수 P, 즉 여기서는, 360비트만큼 이격되므로, 버스트 길이가 360비트 미만인 경우에는, 동일한 체크 노드에 연결되어 있는 변수 노드의 복수가 동시에 에러로 되는 사태를 피할 수 있고, 그 결과, 버스트 오류에 대한 내성을 개선할 수 있다.

또한, K+qx+y+1번째의 부호 비트를 K+Py+x+1번째의 부호 비트의 위치에 인터리브하는 패리티 인터리브 후의 LDPC 부호는 원래의 검사 행렬 H의, K+qx+y+1번째의 열을 K+Py+x+1번째의 열로 치환하는 열 치환을 행하여 얻어지는 검사 행렬(이하, 변환 검사 행렬이라고도 함)의 LDPC 부호에 일치한다.

또한, 변환 검사 행렬의 패리티 행렬에는, 도 20에 나타낸 바와 같이 P열(도 20에서는, 360열)을 단위로 하는 의사 순회 구조가 나타난다.

여기서, 의사 순회 구조라 함은, 일부를 제외한 부분이 순회 구조로 되어 있는 구조를 의미한다. DVB-S.2의 규격으로 규정되어 있는 LDPC 부호의 검사 행렬에 대하여, 패리티 인터리브에 상당하는 열 치환을 실시하여 얻어지는 변환 검사 행렬은 그 우측 코너 부분의 360행×360열의 부분(후술하는 시프트 행렬)에, 1의 요소가 1개만큼 모자라고(0의 요소로 되어 있고), 그로 인해 (완전한)순회 구조가 아닌, 의사 순회 구조가 되어 있다.

또한, 도 20의 변환 검사 행렬은, 원래의 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환 외에, 변환 검사 행렬이 후술하는 구성 행렬로 구성되도록 하기 위한 행의 치환(행 치환)도 실시된 행렬로 되어 있다.

다음에, 도 21 내지 도 24를 참조하여, 도 8의 칼럼 트위스트 인터리버(24)에 의한 재배열 처리로서의 칼럼 트위스트 인터리브에 대하여 설명한다.

도 8의 송신 장치(11)에서는, 주파수의 이용 효율의 향상을 위해, 상술한 바와 같이 LDPC 부호의 부호 비트의 2비트 이상을 1개의 심볼로서 송신한다. 즉, 예를 들어 부호 비트의 2비트를 1개의 심볼로 하는 경우에는, 변조 방식으로서, 예를 들어 QPSK가 사용되고, 부호 비트의 4비트를 1개의 심볼로 하는 경우에는, 변조 방식으로서, 예를 들어 16QAM이 사용된다.

이와 같이, 부호 비트의 2비트 이상을, 1개의 심볼로서 송신하는 경우, 어느 심볼에 이레이저 등이 발생하면, 그 심볼의 (심볼 비트에 할당된) 부호 비트는 모두 에러(이레이저)로 된다.

따라서, 복호의 성능을 향상시키기 위해, 동일한 체크 노드에 연결되어 있는 변수 노드(에 대응하는 부호 비트)의 복수가 동시에 이레이저로 될 확률을 저하시키기 위해서는, 1개의 심볼의 부호 비트에 대응하는 변수 노드가 동일한 체크 노드에 연결되는 것을 피할 필요가 있다.

한편, 상술한 바와 같이, LDPC 부호화부(21)가 출력하는, DVB-S.2의 규격으로 규정되어 있는 LDPC 부호의 검사 행렬 H에서는, 정보 행렬 H_A가 순회 구조를 갖고, 패리티 행렬 H_T가 계단 구조를 갖고 있다. 그리고, 도 20에서 설명한 바와 같이, 패리티 인터리브 후의 LDPC 부호의 검사 행렬인 변환 검사 행렬에서는, 패리티 행렬에도 순회 구조(정확하게는, 상술한 바와 같이, 의사 순회 구조)가 나타난다.

도 21은 변환 검사 행렬을 나타내고 있다.

즉, 도 21의 A는 부호 길이 N이 64800비트이고, 부호화율(r)이 3/4인 LDPC 부호의 검사 행렬 H의 변환 검사 행렬을 나타내고 있다.

도 21의 A에서는, 변환 검사 행렬에 있어서, 값이 1로 되어 있는 요소의 위치가 점(ㆍ)으로 나타내어져 있다.

도 21의 B는, 도 21의 A의 변환 검사 행렬의 LDPC 부호, 즉, 패리티 인터리브 후의 LDPC 부호를 대상으로 하여, 디멀티플렉서(25)(도 8)가 행하는 처리를 도시하고 있다.

도 21의 B에서는, 변조 방식을 16QAM으로 하여, 디멀티플렉서(25)의 메모리(31)를 구성하는 4칼럼에, 패리티 인터리브 후의 LDPC 부호의 부호 비트가 칼럼 방향으로 기입되어 있다.

메모리(31)를 구성하는 4칼럼에, 칼럼 방향으로 기입된 부호 비트는 로우 방향으로 4비트 단위로 판독되어 1심볼이 된다.

이 경우, 1심볼이 되는 4비트의 부호 비트 B₀, B₁, B₂, B₃은, 도 21의 A의 변환 검사 행렬의, 임의의 1행에 있는 1에 대응하는 부호 비트로 되어 있는 것이 있고, 이 경우, 그 부호 비트 B₀, B₁, B₂, B₃ 각각에 대응하는 변수 노드는 동일한 체크 노드에 연결되어 있다.

따라서, 1심볼의 4비트의 부호 비트 B₀, B₁, B₂, B₃이 변환 검사 행렬의 임의의 1행에 있는 1에 대응하는 부호 비트로 되어 있는 경우에는, 그 심볼에 이레이저가 발생하면, 부호 비트 B₀, B₁, B₂, B₃ 각각에 대응하는 변수 노드가 연결되어 있는 동일한 체크 노드에 있어서, 적절한 메시지를 구할 수 없고, 그 결과, 복호의 성능이 열화된다.

부호화율이 3/4 이외의 부호화율에 대해서도, 마찬가지로, 동일한 체크 노드에 연결되어 있는 복수의 변수 노드에 대응하는 복수의 부호 비트가 16QAM의 1개의 심볼로 되는 경우가 있다.

따라서, 칼럼 트위스트 인터리버(24)는 변환 검사 행렬의 임의의 1행에 있는 1에 대응하는 복수의 부호 비트가 1개의 심볼에 포함되지 않도록, 패리티 인터리버(23)로부터의 패리티 인터리브 후의 LDPC 부호의 부호 비트를 인터리브하는 칼럼 트위스트 인터리브를 행한다.

도 22는 칼럼 트위스트 인터리브를 설명하는 도면이다.

즉, 도 22는 디멀티플렉서(25)의 메모리(31)(도 16, 도 17)를 도시하고 있다.

메모리(31)는, 도 16에서 설명한 바와 같이, 칼럼(종) 방향으로 mb비트를 기억함과 함께, 로우(횡) 방향으로 N/(mb) 비트를 기억하는 기억 용량을 갖고, mb개의 칼럼으로 구성된다. 그리고, 칼럼 트위스트 인터리버(24)는 메모리(31)에 대하여 LDPC 부호의 부호 비트를 칼럼 방향으로 기입하고, 로우 방향으로 판독할 때의 기입 개시의 위치를 제어함으로써, 칼럼 트위스트 인터리브를 행한다.

즉, 칼럼 트위스트 인터리버(24)에서는, 복수의 칼럼 각각에 대하여, 부호 비트의 기입을 개시하는 기입 개시의 위치를 적절하게 변경함으로써, 로우 방향으로 판독되는, 1심볼로 되는 복수의 부호 비트가 변환 검사 행렬의 임의의 1행에 있는 1에 대응하는 부호 비트로 되지 않도록 한다(검사 행렬의 임의의 1행에 있는 1에 대응하는 복수의 부호 비트가 동일한 심볼에 포함되지 않도록, LDPC 부호의 부호 비트를 재배열함).

여기서, 도 22는 변조 방식이 16QAM이고, 또한 도 16에서 설명한 배수 b가 1인 경우의, 메모리(31)의 구성예를 도시하고 있다. 따라서, 1심볼로 되는 LDPC 부호의 부호 비트의 비트수 m은 4비트이며, 또한 메모리(31)는 4(=mb)개의 칼럼으로 구성되어 있다.

칼럼 트위스트 인터리버(24)는, (도 16의 디멀티플렉서(25) 대신에) LDPC 부호의 부호 비트를, 메모리(31)를 구성하는 4개의 칼럼 상측으로부터 하측 방향(칼럼 방향)으로 기입하는 것을, 좌측으로부터 우측 방향의 칼럼을 향해 행한다.

그리고, 부호 비트의 기입이 가장 우측 칼럼까지 종료되면, 칼럼 트위스트 인터리버(24)는 메모리(31)를 구성하는 모든 칼럼의 1행째로부터, 로우 방향으로, 4비트(mb비트) 단위로 부호 비트를 판독하고, 칼럼 트위스트 인터리브 후의 LDPC 부호로서, 디멀티플렉서(25)의 교체부(32)(도 16, 도 17)에 출력한다.

단, 칼럼 트위스트 인터리버(24)에서는, 각 칼럼의 선두(가장 상측)의 위치의 어드레스를 0으로 하여, 칼럼 방향의 각 위치의 어드레스를 오름차순의 정수로 나타내는 것으로 하면, 가장 좌측의 칼럼에 대해서는, 기입 개시의 위치를 어드레스가 0인 위치로 하고, (좌측으로부터) 2번째의 칼럼에 대해서는, 기입 개시의 위치를 어드레스가 2인 위치로 하고, 3번째의 칼럼에 대해서는, 기입 개시의 위치를 어드레스가 4인 위치로 하고, 4번째의 칼럼에 대해서는, 기입 개시의 위치를 어드레스가 7인 위치로 한다.

또한, 기입 개시의 위치가, 어드레스가 0인 위치 이외의 위치의 칼럼에 대해서는, 부호 비트를 가장 하측의 위치까지 기입한 후에는, 선두(어드레스가 0의 위치)로 복귀되고, 기입 개시의 위치의 직전의 위치까지의 기입이 행해진다. 그리고, 그 후, 다음(우측)의 칼럼으로의 기입이 행해진다.

이상과 같은 칼럼 트위스트 인터리브를 행함으로써, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800인 모든 부호화율의 LDPC 부호에 대하여, 동일 체크 노드에 연결되어 있는 복수의 변수 노드에 대응하는 복수의 부호 비트가 16QAM의 1개의 심볼로 되는 것(동일한 심볼에 포함되는 것)을 피할 수 있고, 그 결과, 이레이저가 있는 통신로에서의 복호의 성능을 향상시킬 수 있다.

도 23은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800인, 11개의 부호화율 각각의 LDPC 부호에 대하여, 칼럼 트위스트 인터리브에 필요한 메모리(31)의 칼럼수와, 기입 개시의 위치의 어드레스를 변조 방식마다 도시하고 있다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 QPSK가 채용됨으로써, 1심볼의 비트수 m이 2비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 2×1(=mb) 비트를 기억하는 2개의 칼럼을 갖고, 칼럼 방향으로 64800/(2×1)비트를 기억한다.

그리고, 메모리(31)의 2개의 칼럼 중 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 각각 된다.

또한, 예를 들어 디멀티플렉서(25)(도 8)의 교체 처리의 교체 방식으로서, 도 16의 제1 내지 제3 교체 방식 중 어느 하나가 채용되는 경우 등에, 배수 b는 1이 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 QPSK가 채용됨으로써, 1심볼의 비트수 m이 2비트인 경우, 도 23에 의하면, 메모리(31)는, 로우 방향으로 2×2비트를 기억하는 4개의 칼럼을 갖고, 칼럼 방향으로 64800/(2×2)비트를 기억한다.

그리고, 메모리(31)의 4개의 칼럼 중 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 각각 된다.

또한, 예를 들어 디멀티플렉서(25)(도 8)의 교체 처리의 교체 방식으로서, 도 17의 제4 교체 방식이 채용되는 경우 등에, 배수 b는 2가 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 16QAM이 채용됨으로써, 1심볼의 비트수 m이 4비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 4×1비트를 기억하는 4개의 칼럼을 갖고, 칼럼 방향으로 64800/(4×1)비트를 기억한다.

그리고, 메모리(31)의 4개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 16QAM이 채용됨으로써, 1심볼의 비트수 m이 4비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 4×2비트를 기억하는 8개의 칼럼을 갖고, 칼럼 방향으로 64800/(4×2)비트를 기억한다.

그리고, 메모리(31)의 8개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 각각 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 64QAM이 채용됨으로써, 1심볼의 비트수 m이 6비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 6×1비트를 기억하는 6개의 칼럼을 갖고, 칼럼 방향으로 64800/(6×1)비트를 기억한다.

그리고, 메모리(31)의 6개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 9인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 13인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 64QAM이 채용됨으로써, 1심볼의 비트수 m이 6비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 6×2비트를 기억하는 12개의 칼럼을 갖고, 칼럼 방향으로 64800/(6×2)비트를 기억한다.

그리고, 메모리(31)의 12개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 9인 위치로, 각각 된다.

배수 b가 1이고, 또한 변조 방식으로서, 예를 들어 256QAM이 채용됨으로써, 1심볼의 비트수 m이 8비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 8×1비트를 기억하는 8개의 칼럼을 갖고, 칼럼 방향으로 64800/(8×1)비트를 기억한다.

그리고, 메모리(31)의 8개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 256QAM이 채용됨으로써, 1심볼의 비트수 m이 8비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 8×2비트를 기억하는 16개의 칼럼을 갖고, 칼럼 방향으로 64800/(8×2)비트를 기억한다.

그리고, 메모리(31)의 16개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 15인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 16인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 20인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 22인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 22인 위치로, 13번째의 칼럼의 기입 개시의 위치는 어드레스가 27인 위치로, 14번째의 칼럼의 기입 개시의 위치는 어드레스가 27인 위치로, 15번째의 칼럼의 기입 개시의 위치는 어드레스가 28인 위치로, 16번째의 칼럼의 기입 개시의 위치는 어드레스가 32인 위치로, 각각 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 1024QAM이 채용됨으로써, 1심볼의 비트수 m이 10비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 10×1비트를 기억하는 10개의 칼럼을 갖고, 칼럼 방향으로 64800/(10×1)비트를 기억한다.

그리고, 메모리(31)의 10개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 6인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 11인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 13인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 15인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 17인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 18인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 20인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 1024QAM이 채용됨으로써, 1심볼의 비트수 m이 10비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 10×2비트를 기억하는 20개의 칼럼을 갖고, 칼럼 방향으로 64800/(10×2)비트를 기억한다.

그리고, 메모리(31)의 20개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 1인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 6인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 6인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 9인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 13인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 14인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 14인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 16인 위치로, 13번째의 칼럼의 기입 개시의 위치는 어드레스가 21인 위치로, 14번째의 칼럼의 기입 개시의 위치는 어드레스가 21인 위치로, 15번째의 칼럼의 기입 개시의 위치는 어드레스가 23인 위치로, 16번째의 칼럼의 기입 개시의 위치는 어드레스가 25인 위치로, 17번째의 칼럼의 기입 개시의 위치는 어드레스가 25인 위치로, 18번째의 칼럼의 기입 개시의 위치는 어드레스가 26인 위치로, 19번째의 칼럼의 기입 개시의 위치는 어드레스가 28인 위치로, 20번째의 칼럼의 기입 개시의 위치는 어드레스가 30인 위치로, 각각 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 4096QAM이 채용됨으로써, 1심볼의 비트수 m이 12비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 12×1비트를 기억하는 12개의 칼럼을 갖고, 칼럼 방향으로 64800/(12×1)비트를 기억한다.

그리고, 메모리(31)의 12개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 9인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 4096QAM이 채용됨으로써, 1심볼의 비트수 m이 12비트인 경우, 도 23에 의하면, 메모리(31)는 로우 방향으로 12×2비트를 기억하는 24개의 칼럼을 갖고, 칼럼 방향으로 64800/(12×2)비트를 기억한다.

그리고, 메모리(31)의 24개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 12인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 13인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 16인 위치로, 13번째의 칼럼의 기입 개시의 위치는 어드레스가 17인 위치로, 14번째의 칼럼의 기입 개시의 위치는 어드레스가 19인 위치로, 15번째의 칼럼의 기입 개시의 위치는 어드레스가 21인 위치로, 16번째의 칼럼의 기입 개시의 위치는 어드레스가 22인 위치로, 17번째의 칼럼의 기입 개시의 위치는 어드레스가 23인 위치로, 18번째의 칼럼의 기입 개시의 위치는 어드레스가 26인 위치로, 19번째의 칼럼의 기입 개시의 위치는 어드레스가 37인 위치로, 20번째의 칼럼의 기입 개시의 위치는 어드레스가 39인 위치로, 21번째의 칼럼의 기입 개시의 위치는 어드레스가 40인 위치로, 22번째의 칼럼의 기입 개시의 위치는 어드레스가 41인 위치로, 23번째의 칼럼의 기입 개시의 위치는 어드레스가 41인 위치로, 24번째의 칼럼의 기입 개시의 위치는 어드레스가 41인 위치로, 각각 된다.

도 24는 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200인, 10개의 부호화율 각각의 LDPC 부호에 대하여, 칼럼 트위스트 인터리브에 필요한 메모리(31)의 칼럼수와, 기입 개시의 위치의 어드레스를 변조 방식마다 나타내고 있다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 QPSK가 채용됨으로써, 1심볼의 비트수 m이 2비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 2×1비트를 기억하는 2개의 칼럼을 갖고, 칼럼 방향으로 16200/(2×1)비트를 기억한다.

그리고, 메모리(31)의 2개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 QPSK가 채용됨으로써, 1심볼의 비트수 m이 2비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 2×2비트를 기억하는 4개의 칼럼을 갖고, 칼럼 방향으로 16200/(2×2)비트를 기억한다.

그리고, 메모리(31)의 4개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 각각 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 16QAM이 채용됨으로써, 1심볼의 비트수 m이 4비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 4×1비트를 기억하는 4개의 칼럼을 갖고, 칼럼 방향으로 16200/(4×1)비트를 기억한다.

그리고, 메모리(31)의 4개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 16QAM이 채용됨으로써, 1심볼의 비트수 m이 4비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 4×2비트를 기억하는 8개의 칼럼을 갖고, 칼럼 방향으로 16200/(4×2)비트를 기억한다.

그리고, 메모리(31)의 8개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 1인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 20인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 20인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 21인 위치로, 각각 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 64QAM이 채용됨으로써, 1심볼의 비트수 m이 6비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 6×1비트를 기억하는 6개의 칼럼을 갖고, 칼럼 방향으로 16200/(6×1)비트를 기억한다.

그리고, 메모리(31)의 6개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 64QAM이 채용됨으로써, 1심볼의 비트수 m이 6비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 6×2비트를 기억하는 12개의 칼럼을 갖고, 칼럼 방향으로 16200/(6×2)비트를 기억한다.

그리고, 메모리(31)의 12개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 6인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 각각 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 256QAM이 채용됨으로써, 1심볼의 비트수 m이 8비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 8×1비트를 기억하는 8개의 칼럼을 갖고, 칼럼 방향으로 16200/(8×1)비트를 기억한다.

그리고, 메모리(31)의 8개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 1인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 20인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 20인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 21인 위치로, 각각 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 1024QAM이 채용됨으로써, 1심볼의 비트수 m이 10비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 10×1비트를 기억하는 10개의 칼럼을 갖고, 칼럼 방향으로 16200/(10×1)비트를 기억한다.

그리고, 메모리(31)의 10개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 1인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 4인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 1024QAM이 채용됨으로써, 1심볼의 비트수 m이 10비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 10×2비트를 기억하는 20개의 칼럼을 갖고, 칼럼 방향으로 16200/(10×2)비트를 기억한다.

그리고, 메모리(31)의 20개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 13번째의 칼럼의 기입 개시의 위치는 어드레스가 5인 위치로, 14번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 15번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 16번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 17번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 18번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 19번째의 칼럼의 기입 개시의 위치는 어드레스가 8인 위치로, 20번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 각각 된다.

배수 b가 1이며, 또한 변조 방식으로서, 예를 들어 4096QAM이 채용됨으로써, 1심볼의 비트수 m이 12비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 12×1비트를 기억하는 12개의 칼럼을 갖고, 칼럼 방향으로 16200/(12×1)비트를 기억한다.

그리고, 메모리(31)의 12개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 6인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 각각 된다.

배수 b가 2이며, 또한 변조 방식으로서, 예를 들어 4096QAM이 채용됨으로써 1심볼의 비트수 m이 12비트인 경우, 도 24에 의하면, 메모리(31)는 로우 방향으로 12×2비트를 기억하는 24개의 칼럼을 갖고, 칼럼 방향으로 16200/(12×2)비트를 기억한다.

그리고, 메모리(31)의 24개의 칼럼 중, 1번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 2번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 3번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 4번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 5번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 6번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 7번째의 칼럼의 기입 개시의 위치는 어드레스가 0인 위치로, 8번째의 칼럼의 기입 개시의 위치는 어드레스가 1인 위치로, 9번째의 칼럼의 기입 개시의 위치는 어드레스가 1인 위치로, 10번째의 칼럼의 기입 개시의 위치는 어드레스가 1인 위치로, 11번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 12번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 13번째의 칼럼의 기입 개시의 위치는 어드레스가 2인 위치로, 14번째의 칼럼의 기입 개시의 위치는 어드레스가 3인 위치로, 15번째의 칼럼의 기입 개시의 위치는 어드레스가 7인 위치로, 16번째의 칼럼의 기입 개시의 위치는 어드레스가 9인 위치로, 17번째의 칼럼의 기입 개시의 위치는 어드레스가 9인 위치로, 18번째의 칼럼의 기입 개시의 위치는 어드레스가 9인 위치로, 19번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 20번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 21번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 22번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 23번째의 칼럼의 기입 개시의 위치는 어드레스가 10인 위치로, 24번째의 칼럼의 기입 개시의 위치는 어드레스가 11인 위치로, 각각 된다.

다음에, 도 25의 흐름도를 참조하여 도 8의 송신 장치(11)에 의해 행해지는 송신 처리에 대하여 설명한다.

LDPC 부호화부(21)는, 그곳에 대상 데이터가 공급되는 것을 대기하여, 스텝 S101에 있어서 대상 데이터를 LDPC 부호로 부호화하고, 그 LDPC 부호를 비트 인터리버(22)에 공급하고, 처리는 스텝 S102로 진행한다.

비트 인터리버(22)는, 스텝 S102에 있어서, LDPC 부호화부(21)로부터의 LDPC 부호를 대상으로 하여, 비트 인터리브를 행하고, 그 비트 인터리브 후의 LDPC 부호를 심볼화한 심볼을 맵핑부(26)에 공급하고, 처리는 스텝 S103으로 진행한다.

즉, 스텝 S102에서는, 비트 인터리버(22)에 있어서 패리티 인터리버(23)가, LDPC 부호화부(21)로부터의 LDPC 부호를 대상으로 하여, 패리티 인터리브를 행하고, 그 패리티 인터리브 후의 LDPC 부호를 칼럼 트위스트 인터리버(24)에 공급한다.

칼럼 트위스트 인터리버(24)는, 패리티 인터리버(23)로부터의 LDPC 부호를 대상으로 하여, 칼럼 트위스트 인터리브를 행하고, 디멀티플렉서(25)에 공급한다.

디멀티플렉서(25)는 칼럼 트위스트 인터리버(24)에 의한 칼럼 트위스트 인터리브 후의 LDPC 부호의 부호 비트를 교체하고, 교체 후의 부호 비트를 심볼의 심볼 비트(심볼을 나타내는 비트)로 하는 교체 처리를 행한다.

여기서, 디멀티플렉서(25)에 의한 교체 처리는, 도 16 및 도 17에 도시된 제1 내지 제4 교체 방식에 따라서 행할 수 있는 것 외에, 할당 룰에 따라서 행할 수 있다. 할당 룰은, LDPC 부호의 부호 비트를, 심볼을 나타내는 심볼 비트에 할당하기 위한 룰이며, 그 상세에 대해서는 후술한다.

디멀티플렉서(25)에 의한 교체 처리에 의해 얻어진 심볼은 디멀티플렉서(25)로부터 맵핑부(26)로 공급된다.

맵핑부(26)는 스텝 S103에 있어서, 디멀티플렉서(25)로부터의 심볼을 직교 변조부(27)에 의해 행해지는 직교 변조의 변조 방식으로 정하는 신호점에 맵핑하여, 직교 변조부(27)에 공급하고, 처리는 스텝 S104로 진행한다.

직교 변조부(27)는, 스텝 S104에 있어서, 맵핑부(26)로부터의 신호점에 따라서 반송파의 직교 변조를 행하고, 처리는 스텝 S105로 진행하여, 직교 변조의 결과로부터 얻어지는 변조 신호를 송신하고, 처리를 종료한다.

또한, 도 25의 송신 처리는 반복하여 파이프 라인에서 행해진다.

이상과 같이, 패리티 인터리브나, 칼럼 트위스트 인터리브를 행함으로써, LDPC 부호의 복수의 부호 비트를 1개의 심볼로서 송신하는 경우의, 이레이저나 버스트 오류에 대한 내성을 향상시킬 수 있다.

여기서, 도 8에서는 설명의 편의를 위해, 패리티 인터리브를 행하는 블록인 패리티 인터리버(23)와, 칼럼 트위스트 인터리브를 행하는 블록인 칼럼 트위스트 인터리버(24)를 별개로 구성하도록 하였지만, 패리티 인터리버(23)와 칼럼 트위스트 인터리버(24)는 일체적으로 구성할 수 있다.

즉, 패리티 인터리브와, 칼럼 트위스트 인터리브는 모두 메모리에 대한 부호 비트의 기입 및 판독에 의해 행할 수 있고, 부호 비트의 기입을 행하는 어드레스(기입 어드레스)를, 부호 비트의 판독을 행하는 어드레스(판독 어드레스)로 변환하는 행렬에 의해 나타낼 수 있다.

따라서, 패리티 인터리브를 나타내는 행렬과, 칼럼 트위스트 인터리브를 나타내는 행렬을 승산하여 얻어지는 행렬을 구해 두면, 그 행렬에 의해 부호 비트를 변환함으로써 패리티 인터리브를 행하고, 또한 그 패리티 인터리브 후의 LDPC 부호를 칼럼 트위스트 인터리브한 결과를 얻을 수 있다.

또한, 패리티 인터리버(23)와 칼럼 트위스트 인터리버(24)에 더하여, 디멀티플렉서(25)도 일체적으로 구성하는 것이 가능하다.

즉, 디멀티플렉서(25)에 의해 행해지는 교체 처리도, LDPC 부호를 기억하는 메모리(31)의 기입 어드레스를 판독 어드레스로 변환하는 행렬에 의해 나타낼 수 있다.

따라서, 패리티 인터리브를 나타내는 행렬, 칼럼 트위스트 인터리브를 나타내는 행렬 및 교체 처리를 나타내는 행렬을 승산하여 얻어지는 행렬을 구해 두면, 그 행렬에 의해 패리티 인터리브, 칼럼 트위스트 인터리브 및 교체 처리를 일괄하여 행할 수 있다.

또한, 패리티 인터리브와, 칼럼 트위스트 인터리브에 대해서는, 그 중 어느 한쪽만을 행하도록 하거나, 또는 모두 행하지 않도록 하는 것이 가능하다.

다음에, 도 26 내지 도 28을 참조하면서, 도 8의 송신 장치(11)에 대하여 행한 에러 레이트(bit error rate)를 계측하는 시뮬레이션에 대하여 설명한다.

시뮬레이션은, D/U가 0dB인 플러터(flutter)가 있는 통신로를 채용하여 행하였다.

도 26은 시뮬레이션에 의해 채용한 통신로의 모델을 나타내고 있다.

즉, 도 26의 A는 시뮬레이션에 의해 채용한 플러터의 모델을 나타내고 있다.

또한, 도 26의 B는, 도 26의 A의 모델로 나타내어지는 플러터가 있는 통신로의 모델을 나타내고 있다.

또한, 도 26의 B에 있어서, H는, 도 26의 A의 플러터의 모델을 나타낸다. 또한, 도 26의 B에 있어서, N은 ICI(Inter Carrier Interference)를 나타내고, 시뮬레이션에서는 그 파워의 기대값 E[N²]을 AWGN으로 근사하였다.

도 27 및 도 28은 시뮬레이션에 의해 얻어진 에러 레이트와, 플러터의 도플러 주파수 f_d의 관계를 나타내고 있다.

또한, 도 27은 변조 방식이 16QAM이고, 부호화율(r)이 3/4이고, 교체 방식이 제1 교체 방식인 경우의, 에러 레이트와 도플러 주파수 f_d의 관계를 나타내고 있다. 또한, 도 28은 변조 방식이 64QAM이고, 부호화율(r)이 5/6이고, 교체 방식이 제1 교체 방식인 경우의, 에러 레이트와 도플러 주파수 f_d의 관계를 나타내고 있다.

또한, 도 27 및 도 28에 있어서, 굵은 선은 패리티 인터리브, 칼럼 트위스트 인터리브 및 교체 처리 모두를 행한 경우의, 에러 레이트와 도플러 주파수 f_d의 관계를 나타내고 있고, 가는 선은 패리티 인터리브, 칼럼 트위스트 인터리브 및 교체 처리 중 교체 처리만을 행한 경우의, 에러 레이트와 도플러 주파수 f_d의 관계를 나타내고 있다.

도 27 및 도 28의 어느 것에 있어서도, 패리티 인터리브, 칼럼 트위스트 인터리브 및 교체 처리 모두를 행한 경우가 교체 처리만을 행한 경우보다, 에러 레이트가 향상되는(작아지는) 것을 알 수 있다.

다음에, 도 8의 LDPC 부호화부(21)에 대하여, 더 설명한다.

도 11에서 설명한 바와 같이, DVB-S.2의 규격으로는 64800비트와 16200비트의 2가지의 부호 길이 N의 LDPC 부호가 규정되어 있다.

그리고, 부호 길이 N이 64800비트인 LDPC 부호에 대해서는, 11개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 및 9/10이 규정되어 있으며, 부호 길이 N이 16200비트인 LDPC 부호에 대해서는 10개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 및 8/9이 규정되어 있다(도 11의 B).

LDPC 부호화부(21)는, 이러한 부호 길이 N이 64800비트나 16200비트인 각 부호화율의 LDPC 부호에 의한 부호화(오류 정정 부호화)를, 부호 길이 N마다 및 부호화율마다 준비된 검사 행렬 H에 따라서 행한다.

도 29는 도 8의 LDPC 부호화부(21)의 구성예를 나타내고 있다.

LDPC 부호화부(21)는 부호화 처리부(601)와 기억부(602)로 구성된다.

부호화 처리부(601)는 부호화율 설정부(611), 초기값 테이블 판독부(612), 검사 행렬 생성부(613), 정보 비트 판독부(614), 부호화 패리티 연산부(615) 및 제어부(616)로 구성되고, LDPC 부호화부(21)에 공급되는 대상 데이터의 LDPC 부호화를 행하고, 그 결과 얻어지는 LDPC 부호를 비트 인터리버(22)(도 8)에 공급한다.

즉, 부호화율 설정부(611)는, 예를 들어 오퍼레이터의 조작 등에 따라서 LDPC 부호의 부호 길이 N과 부호화율을 설정한다.

초기값 테이블 판독부(612)는 부호화율 설정부(611)가 설정한 부호 길이 N 및 부호화율에 대응하는, 후술하는 검사 행렬 초기값 테이블을 기억부(602)로부터 판독한다.

검사 행렬 생성부(613)는 초기값 테이블 판독부(612)가 판독한 검사 행렬 초기값 테이블에 기초하여, 부호화율 설정부(611)가 설정한 부호 길이 N 및 부호화율에 따른 정보 길이 K(=부호 길이 N-패리티 길이 M)에 대응하는 정보 행렬 H_A의 1의 요소를 열 방향으로 360열(순회 구조의 단위의 열수 P)마다의 주기로 배치하여 검사 행렬 H를 생성하여, 기억부(602)에 저장한다.

정보 비트 판독부(614)는, LDPC 부호화부(21)에 공급되는 대상 데이터로부터 정보 길이 K분의 정보 비트를 판독한다(추출함).

부호화 패리티 연산부(615)는 검사 행렬 생성부(613)가 생성한 검사 행렬 H를 기억부(602)로부터 판독하고, 정보 비트 판독부(614)가 판독한 정보 비트에 대한 패리티 비트를 소정의 식에 기초하여 산출하여, 부호어(LDPC 부호)를 생성한다.

제어부(616)는 부호화 처리부(601)를 구성하는 각 블록을 제어한다.

기억부(602)에는 64800비트와 16200비트의 2가지의 부호 길이 N 각각에 대한, 도 11에 나타낸 복수의 부호화율 각각에 대응하는 복수의 검사 행렬 초기값 테이블 등이 저장되어 있다. 또한, 기억부(602)는 부호화 처리부(601)의 처리상 필요한 데이터를 일시 기억한다.

도 30은, 도 29의 LDPC 부호화부(21)의 처리를 설명하는 흐름도이다.

스텝 S201에 있어서, 부호화율 설정부(611)는 LDPC 부호화를 행하는 부호 길이 N 및 부호화율 r을 결정(설정)한다.

스텝 S202에 있어서, 초기값 테이블 판독부(612)는 부호화율 설정부(611)에 의해 결정된 부호 길이 N 및 부호화율 r에 대응하는, 미리 정해진 검사 행렬 초기값 테이블을 기억부(602)로부터 판독한다.

스텝 S203에 있어서, 검사 행렬 생성부(613)는 초기값 테이블 판독부(612)가 기억부(602)로부터 판독한 검사 행렬 초기값 테이블을 사용하여, 부호화율 설정부(611)에 의해 결정된 부호 길이 N 및 부호화율 r의 LDPC 부호의 검사 행렬 H를 구하고(생성하고), 기억부(602)에 공급하여 저장한다.

스텝 S204에 있어서, 정보 비트 판독부(614)는 LDPC 부호화부(21)에 공급되는 대상 데이터로부터, 부호화율 설정부(611)에 의해 결정된 부호 길이 N 및 부호화율 r에 대응하는 정보 길이 K(=N×r)의 정보 비트를 판독함과 함께, 검사 행렬 생성부(613)가 구한 검사 행렬 H를 기억부(602)로부터 판독하여 부호화 패리티 연산부(615)에 공급한다.

스텝 S205에 있어서, 부호화 패리티 연산부(615)는 수학식 8을 만족하는 부호어 c의 패리티 비트를 순차 연산한다.

수학식 8에 있어서, c는 부호어(LDPC 부호)로서의 행 벡터를 나타내고, c^T는, 행 벡터 c의 전치를 나타낸다.

여기서, 상술한 바와 같이, LDPC 부호(1 부호어)로서의 행 벡터 c 중, 정보 비트의 부분을 행 벡터 A로 나타냄과 함께, 패리티 비트의 부분을 행 벡터 T로 나타내는 경우에는 행 벡터 c는 정보 비트로서의 행 벡터 A와, 패리티 비트로서의 행 벡터 T에 의해, 식 c=[A|T]로 나타낼 수 있다.

검사 행렬 H와, LDPC 부호로서의 행 벡터 c=[A|T]는 식 Hc^T=0을 만족할 필요가 있고, 이러한 식 Hc^T=0을 만족하는 행 벡터 c=[A|T]를 구성하는 패리티 비트로서의 행 벡터 T는 검사 행렬 H=[H_A|H_T]의 패리티 행렬 H_T가 도 10에 도시한 계단 구조로 되어 있는 경우에는 식 Hc^T=0에서의 열 벡터 Hc^T의 1행째의 요소로부터 순서대로 각 행의 요소를 0으로 해 가도록 함으로써 순차적으로 구할 수 있다.

부호화 패리티 연산부(615)는 정보 비트 A에 대하여, 패리티 비트 T를 구하면, 그 정보 비트 A와 패리티 비트 T에 의해 나타내어지는 부호어 c=[A|T]를 정보 비트 A의 LDPC 부호화 결과로서 출력한다.

또한, 부호어 c는 64800비트 또는 16200비트이다.

그 후, 스텝 S206에 있어서, 제어부(616)는 LDPC 부호화를 종료하는지 여부를 판정한다. 스텝 S206에 있어서, LDPC 부호화를 종료하지 않는다고 판정된 경우, 즉 예를 들어 LDPC 부호화해야 할 대상 데이터가 아직 있는 경우, 처리는 스텝 S201로 복귀되어, 이하 스텝 S201 내지 S206의 처리가 반복된다.

또한, 스텝 S206에 있어서, LDPC 부호화를 종료한다고 판정된 경우, 즉 예를 들어 LDPC 부호화해야 할 대상 데이터가 없는 경우, LDPC 부호화부(21)는 처리를 종료한다.

이상과 같이, 각 부호 길이 N 및 각 부호화율 r에 대응하는 검사 행렬 초기값 테이블이 준비되어 있고, LDPC 부호화부(21)는 소정의 부호 길이 N의, 소정의 부호화율 r의 LDPC 부호화를 그 소정의 부호 길이 N 및 소정의 부호화율 r에 대응하는 검사 행렬 초기값 테이블로부터 생성되는 검사 행렬 H를 사용하여 행한다.

검사 행렬 초기값 테이블은, 검사 행렬 H의, LDPC 부호(검사 행렬 H에 의해 정의되는 LDPC 부호)의 부호 길이 N 및 부호화율 r에 따른 정보 길이 K에 대응하는 정보 행렬 H_A(도 9)의 1의 요소의 위치를 360열(순회 구조의 단위의 열수 P)마다 나타내는 테이블이며, 각 부호 길이 N 및 각 부호화율 r의 검사 행렬 H마다 미리 작성된다.

도 31 내지 도 58은 DVB-S.2의 규격으로 규정되어 있는 몇개의 검사 행렬 초기값 테이블을 나타내고 있다.

즉, 도 31은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 2/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 32 내지 도 34는, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 2/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 33은 도 32에 이어지는 도면이며, 도 34는 도 33에 이어지는 도면이다.

도 35는, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 3/4인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 36 내지 도 39는, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 3/4인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 37은 도 36에 이어지는 도면이며, 도 38은 도 37에 이어지는 도면이다. 또한, 도 39는 도 38에 이어지는 도면이다.

도 40은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 4/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 41 내지 도 44는 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 4/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 42는 도 41에 이어지는 도면이며, 도 43은 도 42에 이어지는 도면이다. 또한, 도 44는 도 43에 이어지는 도면이다.

도 45는, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 5/6인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 46 내지 도 49는, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 5/6인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 47은 도 46에 이어지는 도면이며, 도 48은 도 47에 이어지는 도면이다. 또한, 도 49는 도 48에 이어지는 도면이다.

도 50은, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 8/9인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 51 내지 도 54는, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 8/9인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 52는 도 51에 이어지는 도면이며, 도 53은 도 52에 이어지는 도면이다. 또한, 도 54는 도 53에 이어지는 도면이다.

도 55 내지 도 58은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 9/10인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 56은 도 55에 이어지는 도면이며, 도 57은 도 56에 이어지는 도면이다. 또한, 도 58은 도 57에 이어지는 도면이다.

검사 행렬 생성부(613)(도 29)는 검사 행렬 초기값 테이블을 사용하여, 이하와 같이 검사 행렬 H를 구한다.

즉, 도 59는 검사 행렬 초기값 테이블로부터 검사 행렬 H를 구하는 방법을 나타내고 있다.

또한, 도 59의 검사 행렬 초기값 테이블은, 도 31에 나타낸, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 2/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

검사 행렬 초기값 테이블은, 상술한 바와 같이 LDPC 부호의 부호 길이 N 및 부호화율 r에 따른 정보 길이 K에 대응하는 정보 행렬 H_A(도 9)의 1의 요소의 위치를 360열(순회 구조의 단위의 열수 P)마다 나타내는 테이블이며, 그 i행째에는 검사 행렬 H의 1+360×(i-1)열째의 1의 요소의 행 번호(검사 행렬 H의 1행째의 행 번호를 0으로 하는 행 번호)가, 그 1+360×(i-1)열째의 열이 갖는 열 가중치의 수만큼 배열되어 있다.

여기서, 검사 행렬 H의, 패리티 길이 M에 대응하는 패리티 행렬 H_T(도 9)는 도 19에 나타낸 바와 같이 결정되어 있으므로, 검사 행렬 초기값 테이블에 의하면, 검사 행렬 H의, 정보 길이 K에 대응하는 정보 행렬 H_A(도 9)가 구해진다.

검사 행렬 초기값 테이블의 행수 k+1은 정보 길이 K에 따라 다르다.

정보 길이 K와, 검사 행렬 초기값 테이블의 행수 k+1과의 사이에는 수학식 9의 관계가 성립된다.

여기서, 수학식 9의 360은, 도 20에서 설명한 순회 구조의 단위의 열수 P이다.

도 59의 검사 행렬 초기값 테이블에서는, 1행째부터 3행째까지, 13개의 수치가 배열되고, 4행째부터 k+1행째(도 59에서는 30행째)까지, 3개의 수치가 배열되어 있다.

따라서, 도 59의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H의 열 가중치는, 1열째부터 1+360×(3-1)-1열째까지는 13이며, 1+360×(3-1)열째부터 K열째까지는 3이다.

도 59의 검사 행렬 초기값 테이블의 1행째는, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622로 되어 있으며, 이는 검사 행렬 H의 1열째에 있어서, 행 번호가, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622의 행의 요소가 1인 것(또한, 다른 요소가 0인 것)을 나타내고 있다.

또한, 도 59의 검사 행렬 초기값 테이블의 2행째는, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108로 되어 있으며, 이는 검사 행렬 H의 361(=1+360×(2-1))열째에 있어서, 행 번호가, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108의 행의 요소가 1인 것을 나타내고 있다.

이상과 같이, 검사 행렬 초기값 테이블은 검사 행렬 H의 정보 행렬 H_A의 1의 요소의 위치를 360열마다 나타낸다.

검사 행렬 H의 1+360×(i-1)열째 이외의 열, 즉 2+360×(i-1)열째부터 360×i열째까지의 각 열은, 검사 행렬 초기값 테이블에 의해 정해지는 1+360×(i-1)열째의 1의 요소를, 패리티 길이 M에 따라서 하측 방향(열의 하측 방향)으로, 주기적으로 사이클릭 시프트하여 배치한 것으로 되어 있다.

즉, 예를 들어, 2+360×(i-1)열째는 1+360×(i-1)열째를 M/360(=q)만큼 하측 방향으로 사이클릭 시프트한 것으로 되어 있으며, 다음 3+360×(i-1)열째는 1+360×(i-1)열째를 2×M/360(=2×q)만큼 하측 방향으로 사이클릭 시프트한 것(2+360×(i-1)열째를 M/360(=q)만큼 하측 방향으로 사이클릭 시프트한 것)으로 되어 있다.

현재, 검사 행렬 초기값 테이블의 i행째(상측으로부터 i번째)의 j열째(좌측으로부터 j번째)의 수치를 h_{i, j}로 나타냄과 함께, 검사 행렬 H의 w열째의, j개째의 1의 요소의 행 번호를 H_w-j로 나타내는 것으로 하면, 검사 행렬 H의 1+360×(i-1)열째 이외의 열인 w열째의 1의 요소의 행 번호 H_w-j는 수학식 10으로 구할 수 있다.

여기서, mod(x, y)는 x를 y로 나눈 나머지를 의미한다.

또한, P는 상술한 순회 구조의 단위의 열수이며, 예를 들어 DVB-S.2의 규격에서는, 상술한 바와 같이 360이다. 또한, q는 패리티 길이 M을 순회 구조의 단위의 열수 P(=360)로 제산함으로써 얻어지는 값 M/360이다.

검사 행렬 생성부(613)(도 29)는 검사 행렬 초기값 테이블에 의해 검사 행렬 H의 1+360×(i-1)열째의 1의 요소의 행 번호를 특정한다.

또한, 검사 행렬 생성부(613)(도 29)는 검사 행렬 H의 1+360×(i-1)열째 이외의 열인 w열째의, 1의 요소의 행 번호 H_w-j를 수학식 10에 따라서 구하고, 이상에 의해 얻어진 행 번호의 요소를 1로 하는 검사 행렬 H를 생성한다.

그런데, DVB-S.2의 규격으로 규정되어 있는 부호화율이 2/3인 LDPC 부호는 에러 플로어가 다른 부호화율의 LDPC 부호에 비교하여 떨어져 있는(높은) 것이 알려져 있다.

여기서, S/N(E_s/N₀)이 높아짐에 따라, 오류율(BER)의 저하가 둔해지고, 오류율이 저하되지 않게 되는 현상(에러 플로어 현상)이 발생하지만, 그 저하되지 않게 되었을 때의 오류율이 에러 플로어이다.

에러 플로어가 높으면, 일반적으로, 통신로(13)(도 7)에 있어서의 에러에 대한 내성이 저하되므로, 에러에 대한 내성을 향상시키기 위한 대책을 실시하는 것이 바람직하다.

에러에 대한 내성을 향상시키기 위한 대책으로서는, 예를 들어 디멀티플렉서(25)(도 8)에 의해 행해지는 교체 처리가 있다.

교체 처리에 있어서, LDPC 부호의 부호 비트를 교체하는 교체 방식으로서는, 예를 들어 상술한 제1 내지 제4 교체 방식이 있지만, 이들의 제1 내지 제4 교체 방식을 포함하는 이미 제안되어 있는 방식보다 에러에 대한 내성이 더 향상되는 방식의 제안이 요청되고 있다.

따라서, 디멀티플렉서(25)(도 8)에서는, 도 25에서 설명한 바와 같이 할당 룰에 따라서 교체 처리를 행할 수 있도록 되어 있다.

이하, 할당 룰에 따른 교체 처리에 대하여 설명하지만, 그 전에 이미 제안되어 있는 교체 방식(이하, 현행 방식이라고도 함)에 의한 교체 처리에 대하여 설명한다.

도 60 및 도 61을 참조하여, 디멀티플렉서(25)에 의해, 가령 현행 방식으로 교체 처리가 행해진다고 한 경우의, 그 교체 처리에 대하여 설명한다.

도 60은 LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 3/5인 LDPC 부호인 경우의, 현행 방식의 교체 처리의 일례를 나타내고 있다.

즉, 도 60의 A는 LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 3/5인 LDPC 부호이며, 또한 변조 방식이 16QAM이고, 배수 b가 2인 경우의, 현행 방식의 교체 처리의 일례를 나타내고 있다.

변조 방식이 16QAM인 경우, 부호 비트의 4(=m)비트가 1개의 심볼로서 16QAM으로 정하는 16개의 신호점 중 어느 하나에 맵핑된다.

또한, 부호 길이 N이 64800비트이고, 배수 b가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 16, 도 17)는 로우 방향으로 4×2(=mb)비트를 기억하는 8개의 칼럼을 갖고, 칼럼 방향으로 64800/(4×2)비트를 기억한다.

디멀티플렉서(25)에서는 LDPC 부호의 부호 비트가 메모리(31)의 칼럼 방향으로 기입되어, 64800비트의 부호 비트(1 부호어)의 기입이 종료되면, 메모리(31)에 기입된 부호 비트가 로우 방향으로 4×2(=mb)비트 단위로 판독되어 교체부(32)(도 16, 도 17)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호 비트 b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇을, 예를 들어 도 60의 A에 나타낸 바와 같이 연속하는 2(=b)개의 심볼의 4×2(=mb)비트의 심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅, y₆, y₇에 할당하도록 4×2(=mb)비트의 부호 비트 b₀ 내지 b₇을 교체한다.

즉, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₇에,

부호 비트 b₁을 심볼 비트 y₁에,

부호 비트 b₂를 심볼 비트 y₄에,

부호 비트 b₃을 심볼 비트 y₂에,

부호 비트 b₄를 심볼 비트 y₅에,

부호 비트 b₅를 심볼 비트 y₃에,

부호 비트 b₆을 심볼 비트 y₆에,

부호 비트 b₇을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 60의 B는 LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 3/5인 LDPC 부호이며, 또한 변조 방식이 64QAM이고, 배수 b가 2인 경우의, 현행 방식의 교체 처리의 일례를 나타내고 있다.

변조 방식이 64QAM인 경우, 부호 비트의 6(=m)비트가 1개의 심볼로서 64QAM으로 정하는 64개의 신호점 중 어느 하나에 맵핑된다.

또한, 부호 길이 N이 64800비트이고, 배수 b가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 16, 도 17)는 로우 방향으로 6×2(=mb)비트를 기억하는 12개의 칼럼을 갖고, 칼럼 방향으로 64800/(6×2)비트를 기억한다.

디멀티플렉서(25)에서는 LDPC 부호의 부호 비트가 메모리(31)의 칼럼 방향으로 기입되어, 64800비트의 부호 비트(1 부호어)의 기입이 종료되면, 메모리(31)에 기입된 부호 비트가 로우 방향으로 6×2(=mb)비트 단위로 판독되어, 교체부(32)(도 16, 도 17)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호 비트 b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇, b₈, b₉, b₁₀, b₁₁을, 예를 들어 도 60의 B에 나타낸 바와 같이 연속하는 2(=b)개의 심볼의 6×2(=mb)비트의 심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅, y₆, y₇, y₈, y₉, y₁₀, y₁₁에 할당하도록 6×2(=mb)비트의 부호 비트 b₀ 내지 b₁₁을 교체한다.

즉, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₁₁에,

부호 비트 b₁을 심볼 비트 y₇에,

부호 비트 b₂를 심볼 비트 y₃에,

부호 비트 b₃을 심볼 비트 y₁₀에,

부호 비트 b₄를 심볼 비트 y₆에,

부호 비트 b₅를 심볼 비트 y₂에,

부호 비트 b₆을 심볼 비트 y₉에,

부호 비트 b₇을 심볼 비트 y₅에,

부호 비트 b₈을 심볼 비트 y₁에,

부호 비트 b₉를 심볼 비트 y₈에,

부호 비트 b₁₀을 심볼 비트 y₄에,

부호 비트 b₁₁을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 60의 C는 LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 3/5인 LDPC 부호이며, 또한 변조 방식이 256QAM이고, 배수 b가 2인 경우의, 현행 방식의 교체 처리의 일례를 나타내고 있다.

변조 방식이 256QAM인 경우, 부호 비트의 8(=m)비트가 1개의 심볼로서 256QAM으로 정하는 256개의 신호점 중 어느 하나에 맵핑된다.

또한, 부호 길이 N이 64800비트이고, 배수 b가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 16, 도 17)는, 로우 방향으로 8×2(=mb)비트를 기억하는 16개의 칼럼을 갖고, 칼럼 방향으로 64800/(8×2)비트를 기억한다.

디멀티플렉서(25)에서는, LDPC 부호의 부호 비트가 메모리(31)의 칼럼 방향으로 기입되어, 64800비트의 부호 비트(1 부호어)의 기입이 종료되면, 메모리(31)에 기입된 부호 비트가 로우 방향으로 8×2(=mb)비트 단위로 판독되어, 교체부(32)(도 16, 도 17)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 8×2(=mb)비트의 부호 비트 b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇, b₈, b₉, b₁₀, b₁₁, b₁₂, b₁₃, b₁₄, b₁₅를, 예를 들어 도 60의 C에 나타낸 바와 같이 연속하는 2(=b)개의 심볼의 8×2(=mb)비트의 심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅, y₆, y₇, y₈, y₉, y₁₀, y₁₁, y₁₂, y₁₃, y₁₄, y₁₅에 할당하도록 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅를 교체한다.

즉, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₁₅에,

부호 비트 b₁을 심볼 비트 y₁에,

부호 비트 b₂를 심볼 비트 y₁₃에,

부호 비트 b₃을 심볼 비트 y₃에,

부호 비트 b₄를 심볼 비트 y₈에,

부호 비트 b₅를 심볼 비트 y₁₁에,

부호 비트 b₆을 심볼 비트 y₉에,

부호 비트 b₇을 심볼 비트 y₅에,

부호 비트 b₈을 심볼 비트 y₁₀에,

부호 비트 b₉를 심볼 비트 y₆에,

부호 비트 b₁₀을 심볼 비트 y₄에,

부호 비트 b₁₁을 심볼 비트 y₇에,

부호 비트 b₁₂를 심볼 비트 y₁₂에,

부호 비트 b₁₃을 심볼 비트 y₂에,

부호 비트 b₁₄를 심볼 비트 y₁₄에,

부호 비트 b₁₅를 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 61은 LDPC 부호가, 부호 길이 N이 16200비트이고, 부호화율이 3/5인 LDPC 부호인 경우의, 현행 방식의 교체 처리의 일례를 나타내고 있다.

즉, 도 61의 A는 LDPC 부호가, 부호 길이 N이 16200비트이고, 부호화율이 3/5인 LDPC 부호이며, 또한 변조 방식이 16QAM이고, 배수 b가 2인 경우의, 현행 방식의 교체 처리의 일례를 나타내고 있다.

변조 방식이 16QAM인 경우, 부호 비트의 4(=m)비트가 1개의 심볼로서 16QAM으로 정하는 16개의 신호점 중 어느 하나에 맵핑된다.

또한, 부호 길이 N이 16200비트이고, 배수 b가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 16, 도 17)는 로우 방향으로 4×2(=mb)비트를 기억하는 8개의 칼럼을 갖고, 칼럼 방향으로 16200/(4×2)비트를 기억한다.

디멀티플렉서(25)에서는, LDPC 부호의 부호 비트가 메모리(31)의 칼럼 방향으로 기입되어, 16200비트의 부호 비트(1 부호어)의 기입이 종료되면, 메모리(31)에 기입된 부호 비트가 로우 방향으로 4×2(=mb)비트 단위로 판독되어, 교체부(32)(도 16, 도 17)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호 비트 b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇을, 예를 들어 도 61의 A에 나타낸 바와 같이 연속하는 2(=b)개의 심볼의 4×2(=mb)비트의 심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅, y₆, y₇에 할당하도록 4×2(=mb)비트의 부호 비트 b₀ 내지 b₇을 교체한다.

즉, 교체부(32)는, 상술한 도 60의 A의 경우와 마찬가지로, 부호 비트 b₀ 내지 b₇을 심볼 비트 y₀ 내지 y₇에 할당하는 교체를 행한다.

도 61의 B는 LDPC 부호가, 부호 길이 N이 16200비트이고, 부호화율이 3/5인 LDPC 부호이며, 또한 변조 방식이 64QAM이고, 배수 b가 2인 경우의, 현행 방식의 교체 처리의 일례를 나타내고 있다.

변조 방식이 64QAM인 경우, 부호 비트의 6(=m)비트가 1개의 심볼로서 64QAM으로 정하는 64개의 신호점 중 어느 하나에 맵핑된다.

또한, 부호 길이 N이 16200비트이고, 배수 b가 2인 경우, 디멀티플렉서(25)의 메모리(31)(도 16, 도 17)는 로우 방향으로 6×2(=mb)비트를 기억하는 12개의 칼럼을 갖고, 칼럼 방향으로 16200/(6×2)비트를 기억한다.

디멀티플렉서(25)에서는, LDPC 부호의 부호 비트가 메모리(31)의 칼럼 방향으로 기입되어, 16200비트의 부호 비트(1 부호어)의 기입이 종료되면, 메모리(31)에 기입된 부호 비트가 로우 방향으로 6×2(=mb)비트 단위로 판독되어, 교체부(32)(도 16, 도 17)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호 비트 b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇, b₈, b₉, b₁₀, b₁₁을, 예를 들어 도 61의 B에 나타낸 바와 같이 연속하는 2(=b)개의 심볼의 6×2(=mb)비트의 심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅, y₆, y₇, y₈, y₉, y₁₀, y₁₁에 할당하도록 6×2(=mb)비트의 부호 비트 b₀ 내지 b₁₁을 교체한다.

즉, 교체부(32)는, 상술한 도 60의 B의 경우와 마찬가지로 부호 비트 b₀ 내지 b₁₁을 심볼 비트 y₀ 내지 y₁₁에 할당하는 교체를 행한다.

도 61의 C는 LDPC 부호가, 부호 길이 N이 16200비트이고, 부호화율이 3/5인 LDPC 부호이며, 또한 변조 방식이 256QAM이고, 배수 b가 1인 경우의, 현행 방식의 교체 처리의 일례를 나타내고 있다.

변조 방식이 256QAM인 경우, 부호 비트의 8(=m)비트가 1개의 심볼로서 256QAM으로 정하는 256개의 신호점 중 어느 하나에 맵핑된다.

또한, 부호 길이 N이 16200비트이고, 배수 b가 1인 경우, 디멀티플렉서(25)의 메모리(31)(도 16, 도 17)는 로우 방향으로 8×1(=mb)비트를 기억하는 8개의 칼럼을 갖고, 칼럼 방향으로 16200/(8×1)비트를 기억한다.

디멀티플렉서(25)에서는, LDPC 부호의 부호 비트가 메모리(31)의 칼럼 방향으로 기입되어, 16200비트의 부호 비트(1 부호어)의 기입이 종료되면, 메모리(31)에 기입된 부호 비트가 로우 방향으로 8×1(=mb)비트 단위로 판독되어, 교체부(32)(도 16, 도 17)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 8×1(=mb)비트의 부호 비트 b₀, b₁, b₂, b₃, b₄, b₅, b₆, b₇을, 예를 들어 도 61의 C에 나타낸 바와 같이 1(=b)개의 심볼의 8×1(=mb)비트의 심볼 비트 y₀, y₁, y₂, y₃, y₄, y₅, y₆, y₇에 할당하도록 8×1(=mb)비트의 부호 비트 b₀ 내지 b₇을 교체한다.

즉, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₇에,

부호 비트 b₁을 심볼 비트 y₃에,

부호 비트 b₂를 심볼 비트 y₁에,

부호 비트 b₃을 심볼 비트 y₅에,

부호 비트 b₄를 심볼 비트 y₂에,

부호 비트 b₅를 심볼 비트 y₆에,

부호 비트 b₆을 심볼 비트 y₄에,

부호 비트 b₇을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

다음에, 할당 룰에 따른 교체 처리(이하, 신 교체 방식에서의 교체 처리라고도 함)에 대하여 설명한다.

도 62 내지 도 64는 신 교체 방식을 설명하는 도면이다.

신 교체 방식에서는, 디멀티플렉서(25)의 교체부(32)는, mb비트의 부호 비트의 교체를, 미리 정한 할당 룰에 따라서 행한다.

할당 룰이라 함은, LDPC 부호의 부호 비트를 심볼 비트에 할당하기 위한 룰이다. 할당 룰에서는 부호 비트의 부호 비트 그룹과, 그 부호 비트 그룹의 부호 비트를 할당하는 심볼 비트의 심볼 비트 그룹과의 조합인 그룹 세트와, 그 그룹 세트의 부호 비트 그룹, 및 심볼 비트 그룹 각각의 부호 비트, 및 심볼 비트의 비트수(이하, 그룹 비트수라고도 함)가 규정되어 있다.

여기서, 부호 비트에는, 상술한 바와 같이 에러 확률에 차이가 있고, 심볼 비트에도 에러 확률에 차이가 있다. 부호 비트 그룹이라 함은, 부호 비트를 에러 확률에 따라서 그룹을 분류하는 그룹이며, 심볼 비트 그룹이라 함은, 심볼 비트를 에러 확률에 따라서 그룹을 분류하는 그룹이다.

도 62는 LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 2/3인 LDPC 부호이며, 또한 변조 방식이 256QAM이고, 배수 b가 2인 경우의, 부호 비트 그룹과 심볼 비트 그룹을 나타내고 있다.

이 경우, 메모리(31)로부터 판독되는 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅는, 에러 확률의 차이에 따라서 도 62의 A에 나타낸 바와 같이 5개의 부호 비트 그룹 Gb₁, Gb₂, Gb₃, Gb₄, Gb₅로 그룹을 분류할 수 있다.

여기서, 부호 비트 그룹 Gb_i는 그 서픽스 i가 작을수록, 그 부호 비트 그룹 Gb_i에 속하는 부호 비트의 에러 확률이 좋은(작은) 그룹이다.

도 62의 A에서는 부호 비트 그룹 Gb₁에는 부호 비트 b₀이, 부호 비트 그룹 Gb₂에는 부호 비트 b₁이, 부호 비트 그룹 Gb₃에는 부호 비트 b₂ 내지 b₉가, 부호 비트 그룹 Gb₄에는 부호 비트 b₁₀이, 부호 비트 그룹 Gb₅에는 부호 비트 b₁₁ 내지 b₁₅가, 각각 속한다.

변조 방식이 256QAM이고, 배수 b가 2인 경우, 8×2(=mb)비트의 심볼 비트 y₀ 내지 y₁₅는 에러 확률의 차이에 따라서, 도 62의 B에 나타낸 바와 같이 4개의 심볼 비트 그룹 Gy₁, Gy₂, Gy₃, Gy₄로 그룹을 분류할 수 있다.

여기서, 심볼 비트 그룹 Gy_i는 부호 비트 그룹과 마찬가지로, 그 서픽스 i가 작을수록 그 심볼 비트 그룹 Gy_i에 속하는 심볼 비트의 에러 확률이 좋은 그룹이다.

도 62의 B에서는 심볼 비트 그룹 Gy₁에는 심볼 비트 y₀, y₁, y₈, y₉가, 심볼 비트 그룹 Gy₂에는 심볼 비트 y₂, y₃, y₁₀, y₁₁이, 심볼 비트 그룹 Gy₃에는 심볼 비트 y₄, y₅, y₁₂, y₁₃이, 심볼 비트 그룹 Gy₄에는 심볼 비트 y₆, y₇, y₁₄, y₁₅가, 각각 속한다.

도 63은 LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 2/3인 LDPC 부호이며, 또한 변조 방식이 256QAM이고, 배수 b가 2인 경우의, 할당 룰을 나타내고 있다.

도 63의 할당 룰에서는 부호 비트 그룹 Gb₁과, 심볼 비트 그룹 Gy₄의 조합이 1개의 그룹 세트로서, 도면 중 좌측으로부터 1번째로 규정되어 있다. 그리고, 그 그룹 세트의 그룹 비트수가 1비트로 규정되어 있다.

여기서, 이하에서는 그룹 세트와, 그 그룹 비트수를 통합하여 그룹 세트 정보라 한다. 그리고, 예를 들어 부호 비트 그룹 Gb₁과 심볼 비트 그룹 Gy₄의 그룹 세트와, 그 그룹 세트의 그룹 비트수인 1비트를, 그룹 세트 정보 (Gb₁, Gy₄, 1)로 기재한다.

도 63의 할당 룰에서는, 그룹 세트 정보 (Gb₁, Gy₄, 1) 외에, 그룹 세트 정보 (Gb₂, Gy₄, 1), (Gb₃, Gy₁, 3), (Gb₃, Gy₂, 1), (Gb₃, Gy₃, 2), (Gb₃, Gy₄, 2), (Gb₄, Gy₃, 1), (Gb₅, Gy₁, 1), (Gb₅, Gy₂, 3), (Gb₅, Gy₃, 1)이 규정되어 있다.

예를 들어, 그룹 세트 정보 (Gb₁, Gy₄, 1)은 부호 비트 그룹 Gb₁에 속하는 부호 비트의 1비트를 심볼 비트 그룹 Gy₄에 속하는 심볼 비트의 1비트에 할당하는 것을 의미한다.

따라서, 도 63의 할당 룰에서는,

그룹 세트 정보 (Gb₁, Gy₄, 1)에 의해, 에러 확률이 1번째로 좋은 부호 비트 그룹 Gb₁의 부호 비트의 1비트를 에러 확률이 4번째로 좋은 심볼 비트 그룹 Gy₄의 심볼 비트의 1비트에 할당하는 것,

그룹 세트 정보 (Gb₂, Gy₄, 1)에 의해, 에러 확률이 2번째로 좋은 부호 비트 그룹 Gb₂의 부호 비트의 1비트를 에러 확률이 4번째로 좋은 심볼 비트 그룹 Gy₄의 심볼 비트의 1비트에 할당하는 것,

그룹 세트 정보 (Gb₃, Gy₁, 3)에 의해, 에러 확률이 3번째로 좋은 부호 비트 그룹 Gb₃의 부호 비트의 3비트를 에러 확률이 1번째로 좋은 심볼 비트 그룹 Gy₁의 심볼 비트의 3비트에 할당하는 것,

그룹 세트 정보 (Gb₃, Gy₂, 1)에 의해, 에러 확률이 3번째로 좋은 부호 비트 그룹 Gb₃의 부호 비트의 1비트를 에러 확률이 2번째로 좋은 심볼 비트 그룹 Gy₂의 심볼 비트의 1비트에 할당하는 것,

그룹 세트 정보 (Gb₃, Gy₃, 2)에 의해, 에러 확률이 3번째로 좋은 부호 비트 그룹 Gb₃의 부호 비트의 2비트를 에러 확률이 3번째로 좋은 심볼 비트 그룹 Gy₃의 심볼 비트의 2비트에 할당하는 것,

그룹 세트 정보 (Gb₃, Gy₄, 2)에 의해, 에러 확률이 3번째로 좋은 부호 비트 그룹 Gb₃의 부호 비트의 2비트를 에러 확률이 4번째로 좋은 심볼 비트 그룹 Gy₄의 심볼 비트의 2비트에 할당하는 것,

그룹 세트 정보 (Gb₄, Gy₃, 1)에 의해, 에러 확률이 4번째로 좋은 부호 비트 그룹 Gb₄의 부호 비트의 1비트를 에러 확률이 3번째로 좋은 심볼 비트 그룹 Gy₃의 심볼 비트의 1비트에 할당하는 것,

그룹 세트 정보 (Gb₅, Gy₁, 1)에 의해, 에러 확률이 5번째로 좋은 부호 비트 그룹 Gb₅의 부호 비트의 1비트를 에러 확률이 1번째로 좋은 심볼 비트 그룹 Gy₁의 심볼 비트의 1비트에 할당하는 것,

그룹 세트 정보 (Gb₅, Gy₂, 3)에 의해, 에러 확률이 5번째로 좋은 부호 비트 그룹 Gb₅의 부호 비트의 3비트를 에러 확률이 2번째로 좋은 심볼 비트 그룹 Gy₂의 심볼 비트의 3비트에 할당하는 것,

및, 그룹 세트 정보 (Gb₅, Gy₃, 1)에 의해, 에러 확률이 5번째로 좋은 부호 비트 그룹 Gb₅의 부호 비트의 1비트를 에러 확률이 3번째로 좋은 심볼 비트 그룹 Gy₃의 심볼 비트의 1비트에 할당하는 것,

이 규정되어 있다.

상술한 바와 같이, 부호 비트 그룹은 부호 비트를 에러 확률에 따라서 그룹을 분류하는 그룹이며, 심볼 비트 그룹은 심볼 비트를 에러 확률에 따라서 그룹을 분류하는 그룹이다. 따라서, 할당 룰은 부호 비트의 에러 확률과, 그 부호 비트를 할당하는 심볼 비트의 에러 확률의 조합을 규정하고 있다고 할 수도 있다.

이와 같이, 부호 비트의 에러 확률과, 그 부호 비트를 할당하는 심볼 비트의 에러 확률의 조합을 규정하는 할당 룰은, 예를 들어 BER을 계측하는 시뮬레이션 등에 의해 에러에 대한 내성(노이즈에 대한 내성)을 더 좋게 하도록 결정된다.

또한, 어느 한 부호 비트 그룹의 부호 비트의 할당처를, 동일한 심볼 비트 그룹의 비트 중에서 변경해도 에러에 대한 내성에는 (거의) 영향을 미치지 않는다.

따라서, 에러에 대한 내성을 향상시키기 위해서는, 에러 플로어를 포함하는 BER(Bit Error Rate)을 더 작게 하는 그룹 세트 정보, 즉 부호 비트의 부호 비트 그룹과, 그 부호 비트 그룹의 부호 비트를 할당하는 심볼 비트의 심볼 비트 그룹과의 조합(그룹 세트)과, 그 그룹 세트의 부호 비트 그룹, 및 심볼 비트 그룹 각각의 부호 비트, 및 심볼 비트의 비트수(그룹 비트수)를 할당 룰로서 규정하고, 그 할당 룰에 따라서 부호 비트를 심볼 비트에 할당하도록 부호 비트의 교체를 행하면 된다.

단, 할당 룰에 따라서, 어느 부호 비트를 어느 심볼에 할당할지의 구체적인 할당 방법은 송신 장치(11) 및 수신 장치(12)(도 7) 사이에 미리 정해 둘 필요가 있다.

도 64는 도 63의 할당 룰에 따른 부호 비트의 교체의 예를 나타내고 있다.

즉, 도 64의 A는 LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 2/3인 LDPC 부호이며, 또한 변조 방식이 256QAM이고, 배수 b가 2인 경우의, 도 63의 할당 룰에 따른 부호 비트의 교체의 제1 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 2/3인 LDPC 부호이며, 또한 변조 방식이 256QAM이고, 배수 b가 2인 경우, 디멀티플렉서(25)에서는 칼럼 방향×로우 방향이 (64800/(8×2))×(8×2)비트의 메모리(31)에 기입된 부호 비트가 로우 방향으로 8×2(=mb)비트 단위로 판독되어, 교체부(32)(도 16, 도 17)에 공급된다.

교체부(32)는, 도 63의 할당 룰에 따라서 메모리(31)로부터 판독되는 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅를, 예를 들어 도 64의 A에 나타낸 바와 같이 연속하는 2(=b)개의 심볼의 8×2(=mb)비트의 심볼 비트 y₀ 내지 y₁₅에 할당하도록 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅를 교체한다.

즉, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₁₅에,

부호 비트 b₁을 심볼 비트 y₇에,

부호 비트 b₂를 심볼 비트 y₁에,

부호 비트 b₃을 심볼 비트 y₅에,

부호 비트 b₄를 심볼 비트 y₆에,

부호 비트 b₅를 심볼 비트 y₁₃에,

부호 비트 b₆을 심볼 비트 y₁₁에,

부호 비트 b₇을 심볼 비트 y₉에,

부호 비트 b₈을 심볼 비트 y₈에,

부호 비트 b₉를 심볼 비트 y₁₄에,

부호 비트 b₁₀을 심볼 비트 y₁₂에,

부호 비트 b₁₁을 심볼 비트 y₃에,

부호 비트 b₁₂를 심볼 비트 y₀에,

부호 비트 b₁₃을 심볼 비트 y₁₀에,

부호 비트 b₁₄를 심볼 비트 y₄에,

부호 비트 b₁₅를 심볼 비트 y₂에,

각각 할당하는 교체를 행한다.

도 64의 B는 LDPC 부호가, 부호 길이 N이 64800비트이고, 부호화율이 2/3인 LDPC 부호이며, 또한 변조 방식이 256QAM이고, 배수 b가 2인 경우의, 도 63의 할당 룰에 따른 부호 비트의 교체의 제2 예를 나타내고 있다.

도 64의 B에 의하면, 교체부(32)는 도 63의 할당 룰에 따라서 메모리(31)로부터 판독되는 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅에 대하여,

부호 비트 b₀을 심볼 비트 y₁₅에,

부호 비트 b₁을 심볼 비트 y₁₄에,

부호 비트 b₂를 심볼 비트 y₈에,

부호 비트 b₃을 심볼 비트 y₅에,

부호 비트 b₄를 심볼 비트 y₆에,

부호 비트 b₅를 심볼 비트 y₄에,

부호 비트 b₆을 심볼 비트 y₂에,

부호 비트 b₇을 심볼 비트 y₁에,

부호 비트 b₈을 심볼 비트 y₉에,

부호 비트 b₉를 심볼 비트 y₇에,

부호 비트 b₁₀을 심볼 비트 y₁₂에,

부호 비트 b₁₁을 심볼 비트 y₃에,

부호 비트 b₁₂를 심볼 비트 y₁₃에,

부호 비트 b₁₃을 심볼 비트 y₁₀에,

부호 비트 b₁₄를 심볼 비트 y₀에,

부호 비트 b₁₅를 심볼 비트 y₁₁에,

각각 할당하는 교체를 행한다.

여기서, 도 64의 A 및 도 64의 B에 나타낸, 부호 비트 b_i의, 심볼 비트 y_i에의 할당하는 방법은, 모두 도 63의 할당 룰에 따르고 있다(할당 룰을 준수하고 있음).

도 65는, 도 62 내지 도 64에서 설명한 신 교체 방식의 교체 처리를 행한 경우와, 현행 방식 중, 도 60의 C에서 설명한 교체 처리를 행한 경우의, BER(Bit Error Rate)의 시뮬레이션의 결과를 도시하고 있다.

즉, 도 65는 부호 길이 N이 64800이고, 부호화율이 2/3인, DVB-S.2의 규격으로 규정된 LDPC 부호를 대상으로 하고, 변조 방식으로서, 256QAM을 채용함과 함께, 배수 b로서, 2를 채용한 경우의 BER을 도시하고 있다.

또한, 도 65에 있어서, 횡축은 E_s/N₀을 나타내고, 종축은 BER을 나타낸다. 또한, 동그라미 표시가 신 교체 방식의 교체 처리를 행한 경우의 BER을 나타내고, 애스터리스크(별표)가 현행 방식의 교체 처리를 행한 경우의 BER을 나타낸다.

도 65로부터, 신 교체 방식의 교체 처리에서는, 현행 방식의 교체 처리에 비교하여, 에러 플로어가 비약적으로 저하되고 있고, 에러에 대한 내성이 향상되어 있는 것을 알 수 있다.

또한, 본 실시 형태에서는, 설명의 편의상, 디멀티플렉서(25)에 있어서, 교체부(32)가 메모리(31)로부터 판독된 부호 비트를 대상으로 하여, 교체 처리를 행하도록 하였지만, 교체 처리는 메모리(31)에 대한 부호 비트의 기입이나 판독을 제어함으로써 행할 수 있다.

즉, 교체 처리는, 예를 들어 메모리(31)로부터의 부호 비트의 판독을 교체 후의 부호 비트의 순서로 행하도록, 부호 비트를 판독하는 어드레스(판독 어드레스)를 제어함으로써 행할 수 있다.

다음에, 에러에 대한 내성을 향상시키기 위한 대책으로서는, 에러 플로어를 낮게 하는 교체 방식의 교체 처리를 채용하는 것 외에, 에러 플로어를 낮게 하는 LDPC 부호를 채용하는 방법이 있다.

따라서, LDPC 부호화부(21)(도 8)에서는, 부호 길이 N이 64800비트이며, 부호화율 r이 2/3인 LDPC 부호에 대해서는, DVB-S.2의 규격으로 규정되어 있는 검사 행렬 초기값 테이블과는 다른, 적절한 검사 행렬 H가 구해지는 검사 행렬 초기값 테이블을 채용하고, 그 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H를 사용하여, 성능이 좋은 LDPC 부호로의 부호화를 행할 수 있다.

여기서, 적절한 검사 행렬 H라 함은, 검사 행렬 H로부터 얻어지는 LDPC 부호의 변조 신호를, 낮은 E_s/N₀(1심볼당 신호 전력대 잡음 전력비), 또는 E_b/N_o(1비트당 신호 전력대 잡음 전력비)로 송신하였을 때에, BER(Bit Error Rate)을 보다 작게 하는, 소정의 조건을 만족하는 검사 행렬이다. 또한, 성능이 좋은 LDPC 부호라 함은, 적절한 검사 행렬 H로부터 얻어지는 LDPC 부호이다.

적절한 검사 행렬 H는, 예를 들어 소정의 조건을 만족하는 다양한 검사 행렬로부터 얻어지는 LDPC 부호의 변조 신호를, 낮은 E_s/N_o로 송신하였을 때의 BER을 계측하는 시뮬레이션을 행함으로써 구할 수 있다.

적절한 검사 행렬 H가 만족해야 할 소정의 조건으로서는, 예를 들어 밀도 전개(Density Evolution)라 불리는 부호의 성능의 해석법으로 얻어지는 해석 결과가 양호한 것, 검사 행렬 H에 있어서, 사이클 4라 불리는, 1의 요소의 루프가 존재하지 않는 것, 사이클 6이 존재하지 않는 것, 등이 있다.

여기서, 밀도 전개와, 그 실장에 대해서는, 예를 들어 "On the Design of Low-Density Parity-Check Codes within 0.0045 dB of the Shannon Limit", S.Y.Chung, G.D.Forney, T.J.Richardson, R.Urbanke, IEEE Communications Leggers, VOL.5, NO.2, Feb 2001에 기재되어 있다.

예를 들어, AWGN 채널 상에서, 노이즈의 분산값을 0부터 점점 크게 해 가면, LDPC 부호의 에러 확률의 기대값은, 최초에는 0이지만, 노이즈의 분산값이 어느 임계값(threshold) 이상이 되면, 0이 아니게 된다.

밀도 전개에 의하면, 그 에러 확률의 기대값이 0이 아니게 되는, 노이즈의 분산값의 임계값(이하, 성능 임계값이라고도 함)을 비교함으로써, LDPC 부호의 성능(검사 행렬의 적절함)의 좋고 나쁨을 정할 수 있다. 여기서, 성능 임계값으로서는, BER이 떨어지기 시작할(작아질) 때의 E_b/N₀을 채용하는 것으로 한다.

DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800이고, 부호화율 r이 2/3인 LDPC 부호(이하, 규격 부호라고도 함)를 밀도 전개로 해석하여 얻어지는, 규격 부호에 대한 성능 임계값을 V로 나타낸다고 하면, 시뮬레이션에서는, 성능 임계값이, V에 소정의 마진 △를 더한 V+△ 이하의 값으로 되는, 부호 길이 N이 64800이고, 부호화율 r이 2/3인 LDPC 부호(검사 행렬)를, 성능이 좋은 LDPC 부호로서 선택하였다.

도 66 내지 도 68은 성능 임계값으로서의 E_b/N₀이 V+△ 이하인 LDPC 부호(부호 길이 N이 64800이고, 부호화율 r이 2/3인 LDPC 부호) 중 1개의 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 67은 도 66에 이어지는 도면이며, 도 68은 도 67에 이어지는 도면이다.

도 66 내지 도 68의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H에서는, 사이클 4 및 사이클 6은 존재하지 않는다.

도 69는 도 66 내지 도 68의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H의 LDPC 부호(이하, 제안 부호라고도 함)에 대한 BER의 시뮬레이션의 결과를 도시하고 있다.

즉, 도 69는 변조 방식이 256QAM인 경우의, 규격 부호의 E_s/N₀에 대한 BER(도면 중, 동그라미 표시로 나타냄)과, 제안 부호의 E_s/N₀에 대한 BER(도면 중, 직사각형으로 나타냄)을 도시하고 있다.

도 69로부터, 제안 부호는 규격 부호보다도 성능이 좋은 것, 즉, 특히 에러 플로어가 크게 개선되어 있는 것을 알 수 있다.

또한, 적절한 검사 행렬 H가 만족해야 할 소정의 조건은, LDPC 부호의 복호 성능의 향상이나, LDPC 부호의 복호 처리의 용이화(단순화) 등의 관점에서 적절하게 결정할 수 있다.

다음에, 도 70은, 도 7의 수신 장치(12)의 구성예를 도시하는 블록도이다.

도 70에 있어서, 수신 장치(12)는 송신 장치(11)(도 7)로부터의 변조 신호를 수신하는 데이터 처리 장치이며, 직교 복조부(51), 디맵핑부(52), 디인터리버(53), 및 LDPC 복호부(56)로 구성된다.

직교 복조부(51)는 송신 장치(11)로부터의 변조 신호를 수신하고, 직교 복조를 행하여, 그 결과 얻어지는 신호점(I 및 Q축 방향 각각의 값)을 디맵핑부(52)에 공급한다.

디맵핑부(52)는 직교 복조부(51)로부터의 신호점을, LDPC 부호의 부호 비트를 심볼화한 심볼로 하는 디맵핑을 행하고, 디인터리버(53)에 공급한다.

디인터리버(53)는 멀티플렉서(MUX)(54) 및 칼럼 트위스트 디인터리버(55)로 구성되고, 디맵핑부(52)로부터의 심볼의 심볼 비트의 디인터리브를 행한다.

즉, 멀티플렉서(54)는 디맵핑부(52)로부터의 심볼의 심볼 비트를 대상으로 하여, 도 8의 디멀티플렉서(25)가 행하는 교체 처리에 대응하는 역교체 처리(교체 처리의 역의 처리), 즉, 교체 처리에 의해 교체된 LDPC 부호의 부호 비트(심볼 비트)의 위치를 원래의 위치로 복귀시키는 역교체 처리를 행하고, 그 결과 얻어지는 LDPC 부호를 칼럼 트위스트 디인터리버(55)에 공급한다.

칼럼 트위스트 디인터리버(55)는 멀티플렉서(54)로부터의 LDPC 부호를 대상으로 하여, 도 8의 칼럼 트위스트 인터리버(24)가 행하는 재배열 처리로서의 칼럼 트위스트 인터리브에 대응하는 칼럼 트위스트 디인터리브(칼럼 트위스트 인터리브의 역의 처리), 즉, 재배열 처리로서의 칼럼 트위스트 인터리브에 의해 배열이 변경된 LDPC 부호의 부호 비트를 원래의 배열로 복귀시키는 역재배열 처리로서의, 예를 들어 칼럼 트위스트 디인터리브를 행한다.

구체적으로는, 칼럼 트위스트 디인터리버(55)는 도 22 등에 나타낸 메모리(31)와 마찬가지로 구성되는, 디인터리브용 메모리에 대하여, LDPC 부호의 부호 비트를 기입하고, 또한 판독함으로써, 칼럼 트위스트 디인터리브를 행한다.

단, 칼럼 트위스트 디인터리버(55)에서는, 부호 비트의 기입은 메모리(31)로부터의 부호 비트의 판독시의 판독 어드레스를 기입 어드레스로서 사용하여, 디인터리브용 메모리의 로우 방향으로 행해진다. 또한, 부호 비트의 판독은 메모리(31)에의 부호 비트의 기입시의 기입 어드레스를 판독 어드레스로서 사용하여, 디인터리브용 메모리의 칼럼 방향으로 행해진다.

칼럼 트위스트 디인터리브의 결과 얻어지는 LDPC 부호는 칼럼 트위스트 디인터리버(55)로부터 LDPC 복호부(56)에 공급된다.

여기서, 디맵핑부(52)로부터 디인터리버(53)에 공급되는 LDPC 부호에는, 패리티 인터리브, 칼럼 트위스트 인터리브 및 교체 처리가, 그 순서로 실시되고 있지만, 디인터리버(53)에서는, 교체 처리에 대응하는 역교체 처리, 및 칼럼 트위스트 인터리브에 대응하는 칼럼 트위스트 디인터리브밖에 행해지지 않고, 따라서 패리티 인터리브에 대응하는 패리티 디인터리브(패리티 인터리브의 역의 처리), 즉 패리티 인터리브에 의해 배열이 변경된 LDPC 부호의 부호 비트를 원래의 배열로 복귀시키는 패리티 디인터리브는 행해지지 않는다.

따라서, 디인터리버(53)[의 칼럼 트위스트 디인터리버(55)]로부터, LDPC 복호부(56)에는, 역교체 처리 및 칼럼 트위스트 디인터리브가 행해지고, 또한 패리티 디인터리브가 행해지고 있지 않은 LDPC 부호가 공급된다.

LDPC 복호부(56)는 디인터리버(53)로부터의 LDPC 부호의 LDPC 복호를, 도 8의 LDPC 부호화부(21)가 LDPC 부호화에 사용한 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용하여 행하고, 그 결과 얻어지는 데이터를 대상 데이터의 복호 결과로서 출력한다.

도 71은 도 70의 수신 장치(12)가 행하는 수신 처리를 설명하는 흐름도이다.

직교 복조부(51)는, 스텝 S111에 있어서, 송신 장치(11)로부터의 변조 신호를 수신하고, 처리는 스텝 S112로 진행하여, 그 변조 신호의 직교 복조를 행한다. 직교 복조부(51)는 직교 복조의 결과 얻어지는 신호점을 디맵핑부(52)에 공급하고, 처리는 스텝 S112로부터 스텝 S113으로 진행한다.

스텝 S113에서는, 디맵핑부(52)는 직교 복조부(51)로부터의 신호점을 심볼로 하는 디맵핑을 행하고, 디인터리버(53)에 공급하고, 처리는 스텝 S114로 진행한다.

스텝 S114에서는, 디인터리버(53)는 디맵핑부(52)로부터의 심볼의 심볼 비트의 디인터리브를 행하고, 처리는 스텝 S115로 진행한다.

즉, 스텝 S114에서는, 디인터리버(53)에 있어서, 멀티플렉서(54)가 디맵핑부(52)로부터의 심볼의 심볼 비트를 대상으로 하여, 역교체 처리를 행하고, 그 결과 얻어지는 LDPC 부호의 부호 비트를 칼럼 트위스트 디인터리버(55)에 공급한다.

칼럼 트위스트 디인터리버(55)는 멀티플렉서(54)로부터의 LDPC 부호를 대상으로 하여, 칼럼 트위스트 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호를 LDPC 복호부(56)에 공급한다.

스텝 S115에서는, LDPC 복호부(56)가 칼럼 트위스트 디인터리버(55)로부터의 LDPC 부호의 LDPC 복호를, 도 8의 LDPC 부호화부(21)가 LDPC 부호화에 사용한 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용하여 행하고, 그 결과 얻어지는 데이터를 대상 데이터의 복호 결과로서 출력하고, 처리는 종료된다.

또한, 도 71의 수신 처리는 반복하여 행해진다.

또한, 도 70에서도, 도 8의 경우와 마찬가지로, 설명의 편의를 위해, 역교체 처리를 행하는 멀티플렉서(54)와, 칼럼 트위스트 디인터리브를 행하는 칼럼 트위스트 디인터리버(55)를 별개로 구성하도록 하였지만, 멀티플렉서(54)와 칼럼 트위스트 디인터리버(55)는 일체적으로 구성할 수 있다.

또한, 도 8의 송신 장치(11)에 있어서, 칼럼 트위스트 인터리브를 행하지 않는 경우에는, 도 70의 수신 장치(12)에 있어서, 칼럼 트위스트 디인터리버(55)는 설치할 필요가 없다.

다음에, 도 70의 LDPC 복호부(56)에서 행해지는 LDPC 복호에 대하여, 더 설명한다.

도 70의 LDPC 복호부(56)에서는, 상술한 바와 같이 칼럼 트위스트 디인터리버(55)로부터의, 역교체 처리, 및 칼럼 트위스트 디인터리브가 행해지고, 또한 패리티 디인터리브가 행해지고 있지 않은 LDPC 부호의 LDPC 복호가, 도 8의 LDPC 부호화부(21)가 LDPC 부호화에 사용한 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용하여 행해진다.

여기서, LDPC 복호를, 변환 검사 행렬을 사용하여 행함으로써, 회로 규모를 억제하면서, 동작 주파수를 충분히 실현 가능한 범위로 억제하는 것이 가능해지는 LDPC 복호가 앞서 제안되어 있다(예를 들어, 일본 특허 공개 제2004-343170호 공보를 참조).

따라서, 우선, 도 72 내지 도 75를 참조하여, 앞서 제안되어 있는, 변환 검사 행렬을 사용한 LDPC 복호에 대하여 설명한다.

도 72는 부호 길이 N이 90이고, 부호화율이 2/3인 LDPC 부호의 검사 행렬 H의 예를 나타내고 있다.

또한, 도 72에서는(후술하는 도 73 및 도 74에 있어서도 마찬가지), 0을 피리어드(.)로 표현하고 있다.

도 72의 검사 행렬 H에서는, 패리티 행렬이 계단 구조로 되어 있다.

도 73은 도 72의 검사 행렬 H에, 수학식 11의 행 치환과, 수학식 12의 열 치환을 실시하여 얻어지는 검사 행렬 H'를 나타내고 있다.

단, 수학식 11 및 수학식 12에 있어서, s, t, x, y는, 각각, 0≤s＜5, 0≤t＜6, 0≤x＜5, 0≤t＜6의 범위의 정수이다.

수학식 11의 행 치환에 의하면, 6으로 나누어 나머지가 1이 되는 1, 7, 13, 19, 25행째를 각각 1, 2, 3, 4, 5행째로, 6으로 나누어 나머지가 2가 되는 2, 8, 14, 20, 26행째를 각각 6, 7, 8, 9, 10행째로와 같은 상태로 치환이 행해진다.

또한, 수학식 12의 열 치환에 의하면, 61열째 이후(패리티 행렬)에 대하여, 6으로 나누어 나머지가 1이 되는 61, 67, 73, 79, 85열째를, 각각 61, 62, 63, 64, 65열째로, 6으로 나누어 나머지가 2가 되는 62, 68, 74, 80, 86열째를 각각 66, 67, 68, 69, 70열째로와 같은 상태로 치환이 행해진다.

이와 같이 하여, 도 72의 검사 행렬 H에 대하여, 행과 열의 치환을 행하여 얻어진 행렬(matrix)이, 도 73의 검사 행렬 H'이다.

여기서, 검사 행렬 H의 행 치환을 행해도, LDPC 부호의 부호 비트의 배열에는 영향을 미치지 않는다.

또한, 수학식 12의 열 치환은, 상술한 K+qx+y+1번째의 부호 비트를, K+Py+x+1번째의 부호 비트의 위치에 인터리브하는 패리티 인터리브의, 정보 길이 K를 60으로, 순회 구조의 단위의 열수 P를 5로, 패리티 길이 M(여기서는, 30)의 약수 q(=M/P)를 6으로, 각각 하였을 때의 패리티 인터리브에 상당한다.

도 73의 검사 행렬(이하, 적절하게 치환 검사 행렬이라 함) H'에 대하여, 도 72의 검사 행렬(이하, 적절하게 원래의 검사 행렬이라 함) H의 LDPC 부호에, 수학식 12와 동일한 치환을 행한 것을 곱하면, 0 벡터가 출력된다. 즉, 원래의 검사 행렬 H의 LDPC 부호(1 부호어)로서의 행 벡터 c에, 수학식 12의 열 치환을 실시하여 얻어지는 행 벡터를 c'로 나타내는 것으로 하면, 검사 행렬의 성질로부터, Hc^T는 0 벡터가 되기 때문에, H'c'^T도 당연히 0 벡터가 된다.

이상으로부터, 도 73의 변환 검사 행렬 H'는 원래의 검사 행렬 H의 LDPC 부호 c에, 수학식 12의 열 치환을 행하여 얻어지는 LDPC 부호 c'의 검사 행렬로 되어 있다.

따라서, 원래의 검사 행렬 H의 LDPC 부호 c에, 수학식 12의 열 치환을 행하고, 그 열 치환 후의 LDPC 부호 c'를, 도 73의 변환 검사 행렬 H'를 사용하여 복호(LDPC 복호)하고, 그 복호 결과에, 수학식 12의 열 치환의 역치환을 실시함으로써, 원래의 검사 행렬 H의 LDPC 부호를, 그 검사 행렬 H를 사용하여 복호하는 경우와 마찬가지의 복호 결과를 얻을 수 있다.

도 74는 5×5의 행렬의 단위로 간격을 둔, 도 73의 변환 검사 행렬 H'를 나타내고 있다.

도 74에 있어서는, 변환 검사 행렬 H'는 5×5의 단위 행렬, 그 단위 행렬의 1 중 1개 이상이 0으로 된 행렬(이하, 적절하게 준단위 행렬이라 함), 단위 행렬 또는 준단위 행렬을 사이클릭 시프트(cyclic shift)한 행렬(이하, 적절하게 시프트 행렬이라 함), 단위 행렬, 준단위 행렬, 또는 시프트 행렬 중 2 이상의 합(이하, 적절하게 합 행렬이라 함), 5×5의 0 행렬의 조합으로 나타내어지고 있다.

도 74의 변환 검사 행렬 H'는 5×5의 단위 행렬, 준단위 행렬, 시프트 행렬, 합 행렬, 0 행렬로 구성되어 있다고 할 수 있다. 따라서, 변환 검사 행렬 H'를 구성하는, 이들 5×5의 행렬을, 이하, 적절하게 구성 행렬이라 한다.

P×P의 구성 행렬로 나타내어지는 검사 행렬로 나타내어지는 LDPC 부호의 복호에는, 체크 노드 연산, 및 변수 노드 연산을 P개 동시에 행하는 아키텍쳐(architecture)를 사용할 수 있다.

도 75는, 그러한 복호를 행하는 복호 장치의 구성예를 도시하는 블록도이다.

즉, 도 75는, 도 72의 원래의 검사 행렬 H에 대하여, 적어도 수학식 12의 열 치환을 행하여 얻어지는 도 74의 변환 검사 행렬 H'를 사용하여, LDPC 부호의 복호를 행하는 복호 장치의 구성예를 도시하고 있다.

도 75의 복호 장치는, 6개의 FIFO(300₁ 내지 300₆)로 이루어지는 가지 데이터 저장용 메모리(300), FIFO(300₁ 내지 300₆)를 선택하는 셀렉터(301), 체크 노드 계산부(302), 2개의 사이클릭 시프트 회로(303 및 308), 18개의 FIFO(304₁ 내지 304₁₈)로 이루어지는 가지 데이터 저장용 메모리(304), FIFO(304₁ 내지 304₁₈)를 선택하는 셀렉터(305), 수신 정보를 저장하는 수신 데이터용 메모리(306), 변수 노드 계산부(307), 복호어 계산부(309), 수신 데이터 재배열부(310), 복호 데이터 재배열부(311)로 이루어진다.

우선, 가지 데이터 저장용 메모리(300과 304)에의 데이터의 저장 방법에 대하여 설명한다.

가지 데이터 저장용 메모리(300)는 도 74의 변환 검사 행렬 H'의 행수 30을 구성 행렬의 행수 5로 제산한 수인 6개의 FIFO(300₁ 내지 300₆)로 구성되어 있다. FIFO(300_y)(y=1, 2,…, 6)는 복수의 단수의 기억 영역으로 이루어지고, 각 단수의 기억 영역에는 구성 행렬의 행수 및 열수인 5개의 가지에 대응하는 메시지를 동시에 판독 혹은 기입할 수 있도록 되어 있다. 또한, FIFO(300_y)의 기억 영역의 단수는 도 74의 변환 검사 행렬의 행 방향의 1의 수(해밍 가중치)의 최대수인 9로 되어 있다.

FIFO(300₁)에는, 도 74의 변환 검사 행렬 H'의 제1행째부터 제5행째까지의 1의 위치에 대응하는 데이터(변수 노드로부터의 메시지 v_i)가, 각 행 모두 횡방향으로 채워진 형태로(0을 무시한 형태로) 저장된다. 즉, 제j행 제i열을 (j, i)로 나타내는 것으로 하면, FIFO(300₁)의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (1, 1)로부터 (5, 5)의 5×5의 단위 행렬의 1의 위치에 대응하는 데이터가 저장된다. 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (1, 21)로부터 (5, 25)의 시프트 행렬(5×5의 단위 행렬을 우측 방향으로 3개만큼 사이클릭 시프트한 시프트 행렬)의 1의 위치에 대응하는 데이터가 저장된다. 제3 내지 제8단의 기억 영역도 마찬가지로, 변환 검사 행렬 H'와 대응시켜 데이터가 저장된다. 그리고, 제9단의 기억 영역에는, 변환 검사 행렬 H'의 (1, 86)으로부터 (5, 90)의 시프트 행렬(5×5의 단위 행렬 중 1행째의 1을 0으로 치환하여 1개만큼 좌측으로 사이클릭 시프트한 시프트 행렬)의 1의 위치에 대응하는 데이터가 저장된다.

FIFO(300₂)에는, 도 74의 변환 검사 행렬 H'의 제6행째부터 제10행째까지의 1의 위치에 대응하는 데이터가 저장된다. 즉, FIFO(300₂)의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (6, 1)로부터 (10, 5)의 합 행렬(5×5의 단위 행렬을 우측으로 1개만큼 사이클릭 시프트한 제1 시프트 행렬과, 우측으로 2개만큼 사이클릭 시프트한 제2 시프트 행렬의 합인 합 행렬)을 구성하는 제1 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다. 또한, 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (6, 1)로부터 (10, 5)의 합 행렬을 구성하는 제2 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다.

즉, 가중치가 2 이상인 구성 행렬에 대해서는, 그 구성 행렬을, 가중치가 1인 P×P의 단위 행렬, 그 요소인 1 중 1개 이상이 0으로 된 준단위 행렬, 또는 단위 행렬 혹은 준단위 행렬을 사이클릭 시프트한 시프트 행렬 중 복수의 합의 형태로 표현하였을 때의, 그 가중치가 1의 단위 행렬, 준단위 행렬, 또는 시프트 행렬의 1의 위치에 대응하는 데이터(단위 행렬, 준단위 행렬, 또는 시프트 행렬에 속하는 가지에 대응하는 메시지)는 동일 어드레스(FIFO(300₁ 내지 300₆) 중 동일한 FIFO)에 저장된다.

이하, 제3 내지 제9단의 기억 영역에 대해서도, 변환 검사 행렬 H'에 대응시켜 데이터가 저장된다.

FIFO(300₃ 내지 300₆)도 마찬가지로 변환 검사 행렬 H'에 대응시켜 데이터를 저장한다.

가지 데이터 저장용 메모리(304)는 변환 검사 행렬 H'의 열수 90을, 구성 행렬의 열수인 5로 나눈 18개의 FIFO(304₁ 내지 304₁₈)로 구성되어 있다. FIFO(304_x)(x=1, 2,…, 18)는 복수의 단수의 기억 영역으로 이루어지고, 각 단의 기억 영역에는 변환 구성 행렬 H'의 행수 및 열수인 5개의 가지에 대응하는 메시지를 동시에 판독 혹은 기입할 수 있도록 되어 있다.

FIFO(304₁)에는, 도 74의 변환 검사 행렬 H'의 제1열째부터 제5열째까지의 1의 위치에 대응하는 데이터(체크 노드로부터의 메시지 u_j)가, 각 열 모두 종방향으로 채워진 형태로(0을 무시한 형태로) 저장된다. 즉, FIFO(304₁)의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (1, 1)로부터 (5, 5)의 5×5의 단위 행렬의 1의 위치에 대응하는 데이터가 저장된다. 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (6, 1)로부터 (10, 5)의 합 행렬(5×5의 단위 행렬을 우측으로 1개만큼 사이클릭 시프트한 제1 시프트 행렬과, 우측으로 2개만큼 사이클릭 시프트한 제2 시프트 행렬과의 합인 합 행렬)을 구성하는 제1 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다. 또한, 제3단의 기억 영역에는, 변환 검사 행렬 H'의 (6, 1)로부터 (10, 5)의 합 행렬을 구성하는 제2 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다.

즉, 가중치가 2 이상인 구성 행렬에 대해서는, 그 구성 행렬을, 가중치가 1인 P×P의 단위 행렬, 그 요소인 1 중 1개 이상이 0으로 된 준단위 행렬, 또는 단위 행렬 혹은 준단위 행렬을 사이클릭 시프트한 시프트 행렬 중 복수의 합의 형태로 표현하였을 때의, 그 가중치가 1인 단위 행렬, 준단위 행렬, 또는 시프트 행렬의 1의 위치에 대응하는 데이터(단위 행렬, 준단위 행렬, 또는 시프트 행렬에 속하는 가지에 대응하는 메시지)는 동일 어드레스(FIFO(304₁ 내지 304₁₈) 중 동일한 FIFO)에 저장된다.

이하, 제4 및 제5단의 기억 영역에 대해서도, 변환 검사 행렬 H'에 대응시켜, 데이터가 저장된다. 이 FIFO(304₁)의 기억 영역의 단수는 변환 검사 행렬 H'의 제1열 내지 제5열에 있어서의 행 방향의 1의 수(해밍 가중치)의 최대수인 5로 되어 있다.

FIFO(304₂와 304₃)도 마찬가지로 변환 검사 행렬 H'에 대응시켜 데이터를 저장하고, 각각의 길이(단수)는 5이다. FIFO(304₄ 내지 304₁₂)도 마찬가지로, 변환 검사 행렬 H'에 대응시켜 데이터를 저장하고, 각각의 길이는 3이다. FIFO(304₁₃ 내지 304₁₈)도 마찬가지로, 변환 검사 행렬 H'에 대응시켜 데이터를 저장하고, 각각의 길이는 2이다.

다음에, 도 75의 복호 장치의 동작에 대하여 설명한다.

가지 데이터 저장용 메모리(300)는 6개의 FIFO(300₁ 내지 300₆)로 이루어지고, 전단의 사이클릭 시프트 회로(308)로부터 공급되는 5개의 메시지 D311이 변환 검사 행렬 H' 어느 행에 속하는지의 정보(Matrix 데이터) D312에 따라서, 데이터를 저장하는 FIFO를, FIFO(300₁ 내지 300₆) 중에서 선택하고, 선택한 FIFO에 5개의 메시지 D311을 통합하여 순서대로 저장해 간다. 또한, 가지 데이터 저장용 메모리(300)는 데이터를 판독할 때는, FIFO(300₁)로부터 5개의 메시지 D300₁을 순서대로 판독하고, 다음단의 셀렉터(301)에 공급한다. 가지 데이터 저장용 메모리(300)는 FIFO(300₁)로부터의 메시지의 판독의 종료 후, FIFO(300₂ 내지 300₆)로부터도, 순서대로, 메시지를 판독하고, 셀렉터(301)에 공급한다.

셀렉터(301)는 셀렉트 신호 D301에 따라서, FIFO(300₁ 내지 300₆) 중, 현재 데이터가 판독되어 있는 FIFO로부터의 5개의 메시지를 선택하고, 메시지 D302로서, 체크 노드 계산부(302)에 공급한다.

체크 노드 계산부(302)는 5개의 체크 노드 계산기(302₁ 내지 302₅)로 이루어지고, 셀렉터(301)를 통하여 공급되는 메시지 D302(D302₁ 내지 D302₅)(수학식 7의 메시지 v_i)를 사용하여, 수학식 7에 따라서 체크 노드 연산을 행하고, 그 체크 노드 연산의 결과 얻어지는 5개의 메시지 D303(D303₁ 내지 D303₅)(수학식 7의 메시지 u_j)을 사이클릭 시프트 회로(303)에 공급한다.

사이클릭 시프트 회로(303)는 체크 노드 계산부(302)에서 구해진 5개의 메시지 D303₁ 내지 D303₅를, 대응하는 가지가 변환 검사 행렬 H'에 있어서 바탕이 되는 단위 행렬을 몇 사이클릭 시프트한 것인지의 정보(Matrix 데이터) D305를 바탕으로 사이클릭 시프트하고, 그 결과를 메시지 D304로서, 가지 데이터 저장용 메모리(304)에 공급한다.

가지 데이터 저장용 메모리(304)는 18개의 FIFO(304₁ 내지 304₁₈)로 이루어지고, 전단의 사이클릭 시프트 회로(303)로부터 공급되는 5개의 메시지 D304가 변환 검사 행렬 H'의 어느 행에 속하는지의 정보 D305에 따라서 데이터를 저장하는 FIFO를, FIFO(304₁ 내지 3041₈) 중에서 선택하고, 선택한 FIFO에 5개의 메시지 D304를 통합하여 순서대로 저장해 간다. 또한, 가지 데이터 저장용 메모리(304)는 데이터를 판독할 때에는, FIFO(304₁)로부터 5개의 메시지 D306₁을 순서대로 판독하고, 다음단의 셀렉터(305)에 공급한다. 가지 데이터 저장용 메모리(304)는 FIFO(304₁)로부터의 데이터의 판독의 종료 후, FIFO(304₂ 내지 304₁₈)로부터도, 순서대로 메시지를 판독하고, 셀렉터(305)에 공급한다.

셀렉터(305)는 셀렉트 신호 D307에 따라서, FIFO(304₁ 내지 304₁₈) 중, 현재 데이터가 판독되어 있는 FIFO로부터의 5개의 메시지를 선택하고, 메시지 D308로서, 변수 노드 계산부(307)와 복호어 계산부(309)에 공급한다.

한편, 수신 데이터 재배열부(310)는 통신로를 통하여 수신한 LDPC 부호 D313을, 수학식 12의 열 치환을 행함으로써 재배열하고, 수신 데이터 D314로서, 수신 데이터용 메모리(306)에 공급한다. 수신 데이터용 메모리(306)는 수신 데이터 재배열부(310)로부터 공급되는 수신 데이터 D314로부터, 수신 LLR(대수 우도비)을 계산하여 기억하고, 그 수신 LLR을 5개씩 통합하여 수신값 D309로서, 변수 노드 계산부(307)와 복호어 계산부(309)에 공급한다.

변수 노드 계산부(307)는 5개의 변수 노드 계산기(307₁ 내지 307₅)로 이루어지고, 셀렉터(305)를 통하여 공급되는 메시지 D308(D308₁ 내지 D308₅)(수학식 1의 메시지 u_j)과, 수신 데이터용 메모리(306)로부터 공급되는 5개의 수신값 D309(수학식 1의 수신값 u_0i)를 사용하여, 수학식 1에 따라서 변수 노드 연산을 행하고, 그 연산의 결과 얻어지는 메시지 D310(D310₁ 내지 D310₅)(수학식 1의 메시지 v_i)을 사이클릭 시프트 회로(308)에 공급한다.

사이클릭 시프트 회로(308)는 변수 노드 계산부(307)에서 계산된 메시지D310₁ 내지 D310₅를, 대응하는 가지가 변환 검사 행렬 H'에 있어서 바탕이 되는 단위 행렬을 몇 사이클릭 시프트한 것인지의 정보를 기초로 사이클릭 시프트하고, 그 결과를 메시지 D311로서, 가지 데이터 저장용 메모리(300)에 공급한다.

이상의 동작을 1순회함으로써, LDPC 부호의 1회의 복호를 행할 수 있다. 도 75의 복호 장치는 소정의 횟수만큼 LDPC 부호를 복호한 후, 복호어 계산부(309) 및 복호 데이터 재배열부(311)에 있어서, 최종적인 복호 결과를 구하여 출력한다.

즉, 복호어 계산부(309)는 5개의 복호어 계산기(309₁ 내지 309₅)로 이루어지고, 셀렉터(305)가 출력하는 5개의 메시지 D308(D308₁ 내지 D308₅)(수학식 5의 메시지 u_j)과, 수신 데이터용 메모리(306)로부터 공급되는 5개의 수신값 D309(수학식 5의 수신값 u_0i)를 사용하고, 복수회의 복호의 최종단으로서, 수학식 5에 기초하여, 복호 결과(복호어)를 계산하여, 그 결과 얻어지는 복호 데이터 D315를 복호 데이터 재배열부(311)에 공급한다.

복호 데이터 재배열부(311)는 복호어 계산부(309)로부터 공급되는 복호 데이터 D315를 대상으로, 수학식 12의 열 치환의 역치환을 행함으로써, 그 순서를 재배열하고, 최종적인 복호 결과 D316으로서 출력한다.

이상과 같이, 검사 행렬(원래의 검사 행렬)에 대하여, 행 치환과 열 치환 중 한쪽 또는 양쪽을 실시하고, P×P의 단위 행렬, 그 요소의 1 중 1개 이상이 0으로 된 준단위 행렬, 단위 행렬 혹은 준단위 행렬을 사이클릭 시프트한 시프트 행렬, 단위 행렬, 준단위 행렬, 혹은 시프트 행렬의 복수의 합인 합 행렬, P×P의 0 행렬의 조합, 즉 구성 행렬의 조합으로 나타낼 수 있는 검사 행렬(변환 검사 행렬)로 변환함으로써, LDPC 부호의 복호를, 체크 노드 연산과 변수 노드 연산을 P개 동시에 행하는 아키텍쳐(architecture)를 채용하는 것이 가능해지고, 이에 의해 노드 연산을 P개 동시에 행함으로써 동작 주파수를 실현 가능한 범위로 억제하여, 다수의 반복 복호를 행할 수 있다.

도 70의 수신 장치(12)를 구성하는 LDPC 복호부(56)는, 도 75의 복호 장치와 마찬가지로, 체크 노드 연산과 변수 노드 연산을 P개 동시에 행함으로써, LDPC 복호를 행하도록 되어 있다.

즉, 현재, 설명을 간단하게 하기 위해, 도 8의 송신 장치(11)를 구성하는 LDPC 부호화부(21)가 출력하는 LDPC 부호의 검사 행렬이, 예를 들어 도 72에 나타낸, 패리티 행렬이 계단 구조로 되어 있는 검사 행렬 H라고 하면, 송신 장치(11)의 패리티 인터리버(23)에서는, K+qx+y+1번째의 부호 비트를, K+Py+x+1번째의 부호 비트의 위치에 인터리브하는 패리티 인터리브가, 정보 길이 K를 60으로, 순회 구조의 단위의 열수 P를 5로, 패리티 길이 M의 약수 q(=M/P)를 6으로, 각각 하여 행해진다.

이 패리티 인터리브는, 상술한 바와 같이, 수학식 12의 열 치환에 상당하므로, LDPC 복호부(56)에서는, 수학식 12의 열 치환을 행할 필요가 없다.

이로 인해, 도 70의 수신 장치(12)에서는, 상술한 바와 같이 칼럼 트위스트 디인터리버(55)로부터, LDPC 복호부(56)에 대하여 패리티 디인터리브가 행해지고 있지 않은 LDPC 부호, 즉, 수학식 12의 열 치환이 행해진 상태의 LDPC 부호가 공급되고, LDPC 복호부(56)에서는, 수학식 12의 열 치환을 행하지 않는 것을 제외하면, 도 75의 복호 장치와 마찬가지의 처리가 행해진다.

즉, 도 76은 도 70의 LDPC 복호부(56)의 구성예를 도시하고 있다.

도 76에 있어서, LDPC 복호부(56)는 도 75의 수신 데이터 재배열부(310)가 설치되어 있지 않은 것을 제외하면, 도 75의 복호 장치와 마찬가지로 구성되어 있고, 수학식 12의 열 치환이 행해지지 않는 것을 제외하고, 도 75의 복호 장치와 마찬가지의 처리를 행하므로, 그 설명은 생략한다.

이상과 같이, LDPC 복호부(56)는 수신 데이터 재배열부(310)를 설치하지 않고 구성할 수 있으므로, 도 75의 복호 장치보다도 규모를 삭감할 수 있다.

또한, 도 72 내지 도 76에서는, 설명을 간단하게 하기 위해, LDPC 부호의 부호 길이 N을 90으로, 정보 길이 K를 60으로, 순회 구조의 단위의 열수(구성 행렬의 행수 및 열수) P를 5로, 패리티 길이 M의 약수 q(=M/P)를 6으로, 각각 하였지만, 부호 길이 N, 정보 길이 K, 순회 구조의 단위의 열수 P, 및 약수 q(=M/P)의 각각은, 상술한 값에 한정되는 것은 아니다.

즉, 도 8의 송신 장치(11)에 있어서, LDPC 부호화부(21)가 출력하는 것은, 예를 들어 부호 길이 N을 64800 또는 16200으로, 정보 길이 K를 N-Pq(=N-M)로, 순회 구조의 단위의 열수 P를 360으로, 약수 q를 M/P로, 각각 하는 LDPC 부호이지만, 도 76의 LDPC 복호부(56)는 그러한 LDPC 부호를 대상으로 하여, 체크 노드 연산과 변수 노드 연산을 P개 동시에 행함으로써, LDPC 복호를 행하는 경우에도 적용 가능하다.

다음에, 상술한 일련의 처리는 하드웨어에 의해 행할 수도 있고, 소프트웨어에 의해 행할 수도 있다. 일련의 처리를 소프트웨어에 의해 행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이 범용의 컴퓨터 등에 인스톨된다.

따라서, 도 77은, 상술한 일련의 처리를 실행하는 프로그램이 인스톨되는 컴퓨터의 일 실시 형태의 구성예를 도시하고 있다.

프로그램은 컴퓨터에 내장되어 있는 기록 매체로서의 하드 디스크(705)나 ROM(703)에 미리 기록해 둘 수 있다.

혹은 또한, 프로그램은, 플렉시블 디스크, CD-ROM(Compact Disc Read Only Memory), MO(Magneto Optical) 디스크, DVD(Digital Versatile Disc), 자기 디스크, 반도체 메모리 등의 리무버블 기록 매체(711)에, 일시적 혹은 영속적으로 저장(기록)해 둘 수 있다. 이러한 리무버블 기록 매체(711)는 소위 팩키지 소프트 웨어로서 제공할 수 있다.

또한, 프로그램은, 상술한 바와 같은 리무버블 기록 매체(711)로부터 컴퓨터에 인스톨하는 것 외에, 다운로드 사이트로부터, 디지털 위성 방송용 인공위성을 통하여 컴퓨터에 무선으로 전송하거나, LAN(Local Area Network), 인터넷과 같은 네트워크를 통하여 컴퓨터에 유선으로 전송하고, 컴퓨터에서는, 그렇게 하여 전송되어 오는 프로그램을 통신부(708)에서 수신하여, 내장하는 하드 디스크(705)에 인스톨할 수 있다.

컴퓨터는, CPU(Central Processing Unit)(702)를 내장하고 있다. CPU(702)에는 버스(701)를 통하여 입출력 인터페이스(710)가 접속되어 있고, CPU(702)는 입출력 인터페이스(710)를 통하여 유저에 의해 키보드나, 마우스, 마이크 등으로 구성되는 입력부(707)가 조작 등 됨으로써 명령이 입력되면, 그에 따라서, ROM(Read Only Memory)(703)에 저장되어 있는 프로그램을 실행한다. 혹은, 또한, CPU(702)는 하드 디스크(705)에 저장되어 있는 프로그램, 위성 혹은 네트워크로부터 전송되고, 통신부(708)로 수신되어 하드 디스크(705)에 인스톨된 프로그램, 또는 드라이브(709)에 장착된 리무버블 기록 매체(711)로부터 판독되어 하드 디스크(705)에 인스톨된 프로그램을 RAM(Random Access Memory)(704)에 로드하여 실행한다. 이에 의해, CPU(702)는 상술한 흐름도에 따른 처리, 혹은 상술한 블록도의 구성에 의해 행해지는 처리를 행한다. 그리고, CPU(702)는, 그 처리 결과를 필요에 따라서, 예를 들어 입출력 인터페이스(710)를 통하여 LCD(Liquid Crystal Display)나 스피커 등으로 구성되는 출력부(706)로부터 출력, 혹은 통신부(708)로부터 송신, 나아가 하드 디스크(705)에 기록 등을 하게 한다.

여기서, 본 명세서에 있어서, 컴퓨터에 각종 처리를 행하게 하기 위한 프로그램을 기술하는 처리 스텝은 반드시 흐름도로서 기재된 순서를 따라 시계열로 처리할 필요는 없고, 병렬적 혹은 개별로 실행되는 처리(예를 들어, 병렬 처리 혹은 오브젝트에 의한 처리)도 포함하는 것이다.

또한, 프로그램은, 1개의 컴퓨터에 의해 처리되는 것이어도 되고, 복수의 컴퓨터에 의해 분산 처리되는 것이어도 된다. 또한, 프로그램은 먼 곳의 컴퓨터에 전송되어 실행되는 것이어도 된다.

다음에, 송신 장치(11)의 LDPC 부호화부(21)에 의한 LDPC 부호화의 처리에 대하여, 더 설명한다.

예를 들어, DVB-S.2의 규격으로는, 64800비트와 16200비트의 2가지의 부호 길이 N의 LDPC 부호가 규정되어 있다.

그리고, 부호 길이 N이 64800비트의 LDPC 부호에 대해서는, 11개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 및 9/10가 규정되어 있고, 부호 길이 N이 16200비트인 LDPC 부호에 대해서는, 10개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 및 8/9이 규정되어 있다.

LDPC 부호화부(21)는 이러한 부호 길이 N이 64800비트나 16200비트의 각 부호화율의 LDPC 부호에 의한 부호화(오류 정정 부호화)를, 부호 길이 N마다, 및 부호화율마다 준비된 검사 행렬 H에 따라서 행한다.

즉, LDPC 부호화부(21)는, 검사 행렬 H를 생성하기 위한, 후술하는 검사 행렬 초기값 테이블을 부호 길이 N마다, 및 부호화율마다 기억하고 있다.

여기서, DVB-S.2의 규격으로는, 상술한 바와 같이 64800비트와 16200비트의 2가지의 부호 길이 N의 LDPC 부호가 규정되어 있고, 부호 길이 N이 64800비트의 LDPC 부호에 대해서는, 11개의 부호화율이, 부호 길이 N이 16200비트인 LDPC 부호에 대해서는, 10개의 부호화율이, 각각 규정되어 있다.

따라서, 송신 장치(11)가 DVB-S.2의 규격에 준거한 처리를 행하는 장치인 경우, LDPC 부호화부(21)에는, 부호 길이 N이 64800비트의 LDPC 부호에 대한, 11개의 부호화율 각각에 대응하는 검사 행렬 초기값 테이블과, 부호 길이 N이 16200비트인 LDPC 부호에 대한, 10개의 부호화율 각각에 대응하는 검사 행렬 초기값 테이블이 기억된다.

LDPC 부호화부(21)는, 예를 들어 오퍼레이터의 조작 등에 따라서, LDPC 부호의 부호 길이 N과 부호화율 r을 설정한다. 여기서, 이하, 적절하게 LDPC 부호화부(21)에서 설정된 부호 길이 N과 부호화율 r을, 각각 설정 부호 길이 N과 설정 부호화율 r이라고도 한다.

LDPC 부호화부(21)는, 설정 부호 길이 N 및 설정 부호화율 r에 대응하는 검사 행렬 초기값 테이블에 기초하여, 설정 부호 길이 N 및 설정 부호화율 r에 따른 정보 길이 K(=Nr=부호 길이 N-패리티 길이 M)에 대응하는 정보 행렬 H_A의 1의 요소를 열 방향으로 360열(순회 구조의 단위의 열수 P)마다의 주기로 배치하여 검사 행렬 H를 생성한다.

그리고, LDPC 부호화부(21)는 송신 장치(11)에 공급되는, 화상 데이터나 음성 데이터 등의, 송신의 대상인 대상 데이터로부터, 정보 길이 K분의 정보 비트를 추출한다. 또한, LDPC 부호화부(21)는 검사 행렬 H에 기초하여 정보 비트에 대한 패리티 비트를 산출하고, 1 부호 길이분의 부호어(LDPC 부호)를 생성한다.

즉, LDPC 부호화부(21)는 다음 식을 만족하는 부호어 c의 패리티 비트를 순차 연산한다.

Hc^T=0

여기서, 상기 식에 있어서, c는 부호어(LDPC 부호)로서의 행 벡터를 나타내고, c^T는 행 벡터 c의 전치를 나타낸다.

LDPC 부호(1 부호어)로서의 행 벡터 c 중, 정보 비트의 부분을 행 벡터 A로 나타냄과 함께, 패리티 비트의 부분을 행 벡터 T로 나타내는 경우에는, 행 벡터 c는 정보 비트로서의 행 벡터 A와, 패리티 비트로서의 행 벡터 T에 의해, 식 c =[A|T]로 나타낼 수 있다.

또한, 검사 행렬 H는 LDPC 부호의 부호 비트 중, 정보 비트에 대응하는 부분의 정보 행렬 H_A와, 패리티 비트에 대응하는 패리티 행렬 H_T에 의해, 식 H=[H_A|H_T](정보 행렬 H_A의 요소를 좌측의 요소로 하고, 패리티 행렬 H_T의 요소를 우측의 요소로 하는 행렬)로 나타낼 수 있다.

또한, 예를 들어 DVB-S.2의 규격에서는, 검사 행렬 H=[H_A|H_T]의 패리티 행렬 H_T가 계단 구조로 되어 있다.

검사 행렬 H와, LDPC 부호로서의 행 벡터 c=[A|T]는 식 Hc^T=0을 충족시킬 필요가 있고, 이러한 식 Hc^T=0을 충족시키는 행 벡터 c=[A|T]를 구성하는 패리티 비트로서의 행 벡터 T는 검사 행렬 H=[H_A|H_T]의 패리티 행렬 H_T가 계단 구조로 되어 있는 경우에는, 식 Hc^T=0에 있어서의 열 벡터 Hc^T의 1행째의 요소로부터 순서대로, 각 행의 요소를 0으로 해 가도록 함으로써, 순차적으로 구할 수 있다.

LDPC 부호화부(21)는 정보 비트 A에 대하여, 패리티 비트 T를 구하면, 그 정보 비트 A와 패리티 비트 T에 의해 나타내어지는 부호어 c=[A|T]를, 정보 비트 A의 LDPC 부호화 결과로서 출력한다.

이상과 같이, LDPC 부호화부(21)는 각 부호 길이 N, 및 각 부호화율 r에 대응하는 검사 행렬 초기값 테이블을 기억하고 있고, 설정 부호 길이 N의, 설정 부호화율 r의 LDPC 부호화를, 그 설정 부호 길이 N, 및 설정 부호화율 r에 대응하는 검사 행렬 초기값 테이블로부터 생성되는 검사 행렬 H를 사용하여 행한다.

검사 행렬 초기값 테이블은 검사 행렬 H의, LDPC 부호(검사 행렬 H에 의해 정의되는 LDPC 부호)의 부호 길이 N 및 부호화율 r에 따른 정보 길이 K에 대응하는 정보 행렬 H_A의 1의 요소의 위치를 360열(순회 구조의 단위의 열수 P)마다 나타내는 테이블이며, 각 부호 길이 N 및 각 부호화율 r의 검사 행렬 H마다 미리 작성된다.

도 78 내지 도 123은 DVB-S.2의 규격으로 규정되어 있는 검사 행렬 초기값 테이블을 포함하는, 여러가지 검사 행렬 H를 생성하기 위한 검사 행렬 초기값 테이블을 나타내고 있다.

즉, 도 78은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 2/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 79 내지 도 81은, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 2/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 80은 도 79에 이어지는 도면이며, 도 81은 도 80에 이어지는 도면이다.

도 82는 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 3/4인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 83 내지 도 86은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 3/4인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 84는 도 83에 이어지는 도면이며, 도 85는 도 84에 이어지는 도면이다. 또한, 도 86은 도 85에 이어지는 도면이다.

도 87은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 4/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 88 내지 도 91은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 4/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 89는 도 88에 이어지는 도면이며, 도 90은 도 89에 이어지는 도면이다. 또한, 도 91은 도 90에 이어지는 도면이다.

도 92는 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 5/6인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 93 내지 도 96은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 5/6인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 94는 도 93에 이어지는 도면이며, 도 95는 도 94에 이어지는 도면이다. 또한, 도 96은 도 95에 이어지는 도면이다.

도 97은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 8/9인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 98 내지 도 101은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 8/9인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 99는 도 98에 이어지는 도면이며, 도 100은 도 99에 이어지는 도면이다. 또한, 도 101은 도 100에 이어지는 도면이다.

도 102 내지 도 105는, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 9/10인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 103은 도 102에 이어지는 도면이며, 도 104는 도 103에 이어지는 도면이다. 또한, 도 105는 도 104에 이어지는 도면이다.

도 106 및 도 107은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 1/4인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 107은 도 106에 이어지는 도면이다.

도 108 및 도 109는 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 1/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 109는 도 108에 이어지는 도면이다.

도 110 및 도 111은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 2/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 111은 도 110에 이어지는 도면이다.

도 112 내지 도 114는 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 1/2인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 113은 도 112에 이어지는 도면이며, 도 114는 도 113에 이어지는 도면이다.

도 115 내지 도 117은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 64800비트이며, 부호화율 r이 3/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

또한, 도 116은 도 115에 이어지는 도면이며, 도 117은 도 116에 이어지는 도면이다.

도 118은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 1/4인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 119는 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 1/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 120은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 2/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 121은 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 1/2인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 122는 DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 3/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

도 123은 도 122의 검사 행렬 초기값 테이블 대신에 사용할 수 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 3/5인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

송신 장치(11)의 LDPC 부호화부(21)는 검사 행렬 초기값 테이블을 사용하여, 이하와 같이, 검사 행렬 H를 구한다.

즉, 도 124는 검사 행렬 초기값 테이블로부터 검사 행렬 H를 구하는 방법을 나타내고 있다.

또한, 도 124의 검사 행렬 초기값 테이블은, 도 78에 나타낸, DVB-S.2의 규격으로 규정되어 있는, 부호 길이 N이 16200비트이며, 부호화율 r이 2/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

검사 행렬 초기값 테이블은, 상술한 바와 같이, LDPC 부호의 부호 길이 N 및 부호화율 r에 따른 정보 길이 K에 대응하는 정보 행렬 H_A의 1의 요소의 위치를, 360열(순회 구조의 단위의 열수 P)마다 나타내는 테이블이며, 그 i행째에는, 검사 행렬 H의 1+360×(i-1)열째의 1의 요소의 행 번호(검사 행렬 H의 1행째의 행 번호를 0으로 하는 행 번호)가, 그 1+360×(i-1)열째의 열이 갖는 열 가중치의 수만큼 배열되어 있다.

여기서, 검사 행렬 H의, 패리티 길이 M에 대응하는 패리티 행렬 H_T는, 계단 구조로 되어 있고, 미리 결정되어 있는 것으로 한다. 검사 행렬 초기값 테이블에 의하면, 검사 행렬 H 중, 정보 길이 K에 대응하는 정보 행렬 H_A가 구해진다.

검사 행렬 초기값 테이블의 행수 k+1은, 정보 길이 K에 따라 상이하다.

정보 길이 K와, 검사 행렬 초기값 테이블의 행수 k+1과의 사이에는, 다음 식의 관계가 성립된다.

K=(k+1)×360

여기서, 상기 식의 360은, 순회 구조의 단위의 열수 P이다.

도 124의 검사 행렬 초기값 테이블에서는, 1행째부터 3행째까지 13개의 수치가 배열되고, 4행째부터 k+1행째(도 124에서는 30행째)까지 3개의 수치가 배열되어 있다.

따라서, 도 124의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H의 열 가중치는, 1열째부터 1+360×(3-1)-1열째까지는 13이며, 1+360×(3-1)열째부터 K열째까지는 3이다.

도 124의 검사 행렬 초기값 테이블의 1행째는, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622로 되어 있고, 이것은, 검사 행렬 H의 1열째에 있어서, 행 번호가, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622의 행의 요소가 1인 것(또한, 다른 요소가 0인 것)을 나타내고 있다.

또한, 도 124의 검사 행렬 초기값 테이블의 2행째는, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108로 되어 있고, 이것은, 검사 행렬 H의 361(=1+360×(2-1))열째에 있어서, 행 번호가, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108의 행의 요소가 1인 것을 나타내고 있다.

이상과 같이, 검사 행렬 초기값 테이블은, 검사 행렬 H의 정보 행렬 H_A의 1의 요소의 위치를 360열마다 나타낸다.

검사 행렬 H의 1+360×(i-1)열째 이외의 열, 즉, 2+360×(i-1)열째부터 360×i열째까지의 각 열은, 검사 행렬 초기값 테이블에 의해 정해지는 1+360×(i-1)열째의 1의 요소를, 패리티 길이 M에 따라서 하측 방향(열의 하측 방향)으로, 주기적으로 사이클릭 시프트하여 배치한 것으로 되어 있다.

즉, 예를 들어, 2+360×(i-1)열째는, 1+360×(i-1)열째를 M/360(=q)만큼 하측 방향으로 사이클릭 시프트한 것으로 되어 있고, 다음의 3+360×(i-1)열째는, 1+360×(i-1)열째를 2×M/360(=2×q)만큼 하측 방향으로 사이클릭 시프트한 것(2+360×(i-1)열째를 M/360(=q)만큼 하측 방향으로 사이클릭 시프트한 것)으로 되어 있다.

현재, 검사 행렬 초기값 테이블의 i행째(상측으로부터 i번째)의 j열째(좌측으로부터 j번째)의 수치를 h_i,j로 나타냄과 함께, 검사 행렬 H의 w열째의 j개째의 1의 요소의 행 번호를 H_w-j로 나타내는 것으로 하면, 검사 행렬 H의 1+360×(i-1)열째 이외의 열인 w열째의 1의 요소의 행 번호 H_w-j는, 다음 식으로 구할 수 있다.

H_w-j=mod{h_i,j+mod((w-1),P)×q, M)

여기서, mod(x, y)는 x를 y로 나눈 나머지를 의미한다.

또한, P는, 상술한 순회 구조의 단위의 열수이며, 예를 들어, DVB-S.2의 규격에서는 360이다. 또한, q는, 패리티 길이 M을, 순회 구조의 단위의 열수 P(=360)로 제산함으로써 얻어지는 값 M/360이다.

LDPC 부호화부(21)는 검사 행렬 초기값 테이블에 의해, 검사 행렬 H의 1+360×(i-1)열째의 1의 요소의 행 번호를 특정한다.

또한, LDPC 부호화부(21)는 검사 행렬 H의 1+360×(i-1)열째 이외의 열인 w열째의 1의 요소의 행 번호 H_w-j를 구하고, 이상에 의해 얻어진 행 번호의 요소를 1로 하는 검사 행렬 H를 생성한다.

다음에, 송신 장치(11)에 있어서의 디멀티플렉서(25)의 교체부(32)에 의한 교체 처리에서의 LDPC 부호의 부호 비트의 교체 방법, 즉, LDPC 부호의 부호 비트와, 심볼을 나타내는 심볼 비트와의 할당 패턴(이하, 비트 할당 패턴이라고도 함)의 변형에 대하여 설명한다.

디멀티플렉서(25)에서는, LDPC 부호의 부호 비트가, 칼럼 방향×로우 방향이 (N/(mb))×(mb)비트인 메모리(31)의 칼럼 방향으로 기입되고, 그 후, mb비트 단위로 로우 방향으로 판독된다. 또한, 디멀티플렉서(25)에서는, 교체부(32)에 있어서, 메모리(31)의 로우 방향으로 판독되는 mb비트의 부호 비트가 교체되고, 교체 후의 부호 비트가, (연속하는) b개의 심볼의 mb비트의 심볼 비트로 된다.

즉, 교체부(32)는, 메모리(31)의 로우 방향으로 판독되는 mb비트의 부호 비트의 최상위 비트로부터 i+1비트째를 부호 비트 b_i로 함과 함께, (연속하는) b개의 심볼의 mb비트의 심볼 비트의 최상위 비트로부터 i+1비트째를 심볼 비트 y_i로 하여, 소정의 비트 할당 패턴에 따라서 mb비트의 부호 비트 b₀ 내지 b_mb-1을 교체한다.

도 125는, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 5/6 또는 9/10인 LDPC 부호이며, 또한, 변조 방식이 4096QAM이며, 배수 b가 1인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 5/6 또는 9/10인 LDPC 부호이며, 또한, 변조 방식이 4096QAM이며, 배수 b가 1인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (64800/(12×1))×(12×1)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 12×1(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 12×1(=mb)비트의 부호 비트 b₀ 내지 b₁₁을, 도 125에 나타낸 바와 같이, 1(=b)개의 심볼의 12×1(=mb)비트의 심볼 비트 y₀ 내지 y₁₁에 할당하도록, 12×1(=mb)비트의 부호 비트 b₀ 내지 b₁₁을 교체한다.

즉, 도 125에 의하면, 교체부(32)는, 부호 길이 N이 64800비트인 LDPC 부호 중, 부호화율이 5/6인 LDPC 부호, 및 부호화율이 9/10인 LDPC 부호에 대해서는, 어느 LDPC 부호에 대해서도,

부호 비트 b₀을 심볼 비트 y₈에,

부호 비트 b₁을 심볼 비트 y₀에,

부호 비트 b₂를 심볼 비트 y₆에,

부호 비트 b₃을 심볼 비트 y₁에,

부호 비트 b₄를 심볼 비트 y₄에,

부호 비트 b₅를 심볼 비트 y₅에,

부호 비트 b₆을 심볼 비트 y₂에,

부호 비트 b₇을 심볼 비트 y₃에,

부호 비트 b₈을 심볼 비트 y₇에,

부호 비트 b₉를 심볼 비트 y₁₀에,

부호 비트 b₁₀을 심볼 비트 y₁₁에,

부호 비트 b₁₁을 심볼 비트 y₉에,

각각 할당하는 교체를 행한다.

도 126은, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 5/6 또는 9/10인 LDPC 부호이며, 또한, 변조 방식이 4096QAM이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 5/6 또는 9/10인 LDPC 부호이며, 또한, 변조 방식이 4096QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (64800/(12×2))×(12×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 12×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 12×2(=mb)비트의 부호 비트 b₀ 내지 b₂₃을, 도 126에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 12×2(=mb)비트의 심볼 비트 y₀ 내지 y₂₃에 할당하도록, 12×2(=mb)비트의 부호 비트 b₀ 내지 b₂₃을 교체한다.

즉, 도 126에 의하면, 교체부(32)는, 부호 길이 N이 64800비트인 LDPC 부호 중, 부호화율이 5/6인 LDPC 부호, 및 부호화율이 9/10인 LDPC 부호에 대해서는, 어느 LDPC 부호에 대해서도,

부호 비트 b₀을 심볼 비트 y₈에,

부호 비트 b₂를 심볼 비트 y₀에,

부호 비트 b₄를 심볼 비트 y₆에,

부호 비트 b₆을 심볼 비트 y₁에,

부호 비트 b₈을 심볼 비트 y₄에,

부호 비트 b₁₀을 심볼 비트 y₅에,

부호 비트 b₁₂를 심볼 비트 y₂에,

부호 비트 b₁₄를 심볼 비트 y₃에,

부호 비트 b₁₆을 심볼 비트 y₇에,

부호 비트 b₁₈을 심볼 비트 y₁₀에,

부호 비트 b₂₀을 심볼 비트 y₁₁에,

부호 비트 b₂₂를 심볼 비트 y₉에,

부호 비트 b₁을 심볼 비트 y₂₀에,

부호 비트 b₃을 심볼 비트 y₁₂에,

부호 비트 b₅를 심볼 비트 y₁₈에,

부호 비트 b₇을 심볼 비트 y₁₃에,

부호 비트 b₉를 심볼 비트 y₁₆에,

부호 비트 b₁₁을 심볼 비트 y₁₇에,

부호 비트 b₁₃을 심볼 비트 y₁₄에,

부호 비트 b₁₅를 심볼 비트 y₁₅에,

부호 비트 b₁₇을 심볼 비트 y₁₉에,

부호 비트 b₁₉를 심볼 비트 y₂₂에,

부호 비트 b₂₁을 심볼 비트 y₂₃에,

부호 비트 b₂₃을 심볼 비트 y₂₁에,

각각 할당하는 교체를 행한다.

여기서, 도 126의 비트 할당 패턴은, 배수 b가 1인 경우의 도 125의 비트 할당 패턴을 그대로 이용하고 있다. 즉, 도 126에 있어서, 부호 비트 b₀, b₂,…, b₂₂의 심볼 비트 y_i에의 할당 방법, 및 부호 비트 b₁, b₃,…, b₂₃의 심볼 비트 y_i에의 할당 방법은, 모두 도 125의 부호 비트 b₀ 내지 b₁₁의 심볼 비트 y_i에의 할당 방법과 마찬가지로 되어 있다.

도 127은, 변조 방식이 1024QAM이며, 또한, LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/4, 5/6, 또는 8/9인 LDPC 부호이며, 배수 b가 2인 경우와, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호 길이가 3/4, 5/6, 또는 9/10인 LDPC 부호이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/4, 5/6, 또는 8/9인 LDPC 부호이며, 또한, 변조 방식이 1024QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (16200/(10×2))×(10×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 10×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

또한, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/4, 5/6, 또는 9/10인 LDPC 부호이며, 또한, 변조 방식이 1024QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (64800/(10×2))×(10×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 10×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 10×2(=mb)비트의 부호 비트 b₀ 내지 b₁₉를, 도 127에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 10×2(=mb)비트의 심볼 비트 y₀ 내지 y₁₉에 할당하도록, 10×2(=mb)비트의 부호 비트 b₀ 내지 b₁₉를 교체한다.

즉, 도 127에 의하면, 교체부(32)는, 부호 길이 N이 16200비트인 LDPC 부호 중, 부호화율이 3/4인 LDPC 부호, 부호화율이 5/6인 LDPC 부호, 및 부호화율이 8/9인 LDPC 부호, 및 부호 길이 N이 64800비트인 LDPC 부호 중, 부호화율이 3/4인 LDPC 부호, 부호화율이 5/6인 LDPC 부호, 및 부호화율이 9/10인 LDPC 부호에 대해서는, 어느 LDPC 부호에 대해서도,

부호 비트 b₀을 심볼 비트 y₈에,

부호 비트 b₁을 심볼 비트 y₃에,

부호 비트 b₂를 심볼 비트 y₇에,

부호 비트 b₃을 심볼 비트 y₁₀에,

부호 비트 b₄를 심볼 비트 y₁₉에,

부호 비트 b₅를 심볼 비트 y₄에,

부호 비트 b₆을 심볼 비트 y₉에,

부호 비트 b₇을 심볼 비트 y₅에,

부호 비트 b₈을 심볼 비트 y₁₇에,

부호 비트 b₉를 심볼 비트 y₆에,

부호 비트 b₁₀을 심볼 비트 y₁₄에,

부호 비트 b₁₁을 심볼 비트 y₁₁에,

부호 비트 b₁₂를 심볼 비트 y₂에,

부호 비트 b₁₃을 심볼 비트 y₁₈에,

부호 비트 b₁₄를 심볼 비트 y₁₆에,

부호 비트 b₁₅를 심볼 비트 y₁₅에,

부호 비트 b₁₆을 심볼 비트 y₀에,

부호 비트 b₁₇을 심볼 비트 y₁에,

부호 비트 b₁₈을 심볼 비트 y₁₃에,

부호 비트 b₁₉를 심볼 비트 y₁₂에,

각각 할당하는 교체를 행한다.

도 128은, 변조 방식이 4096QAM이며, 또한, LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 5/6 또는 8/9인 LDPC 부호이며, 배수 b가 2인 경우와, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호 길이가 5/6 또는 9/10인 LDPC 부호이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 5/6 또는 8/9인 LDPC 부호이며, 또한, 변조 방식이 4096QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (16200/(12×2))×(12×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 12×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

또한, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 5/6 또는 9/10인 LDPC 부호이며, 또한, 변조 방식이 4096QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (64800/(12×2))×(12×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 12×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 12×2(=mb)비트의 부호 비트 b₀ 내지 b₂₃을, 도 128에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 12×2(=mb)비트의 심볼 비트 y₀ 내지 y₂₃에 할당하도록, 12×2(=mb)비트의 부호 비트 b₀ 내지 b₂₃을 교체한다.

즉, 도 128에 의하면, 교체부(32)는, 부호 길이 N이 16200비트인 LDPC 부호 중, 부호화율이 5/6인 LDPC 부호, 및 부호화율이 8/9인 LDPC 부호, 및 부호 길이 N이 64800비트인 LDPC 부호 중, 부호화율이 5/6인 LDPC 부호, 및 부호화율이 9/10인 LDPC 부호에 대해서는, 어느 LDPC 부호에 대해서도,

부호 비트 b₀을 심볼 비트 y₁₀에,

부호 비트 b₁을 심볼 비트 y₁₅에,

부호 비트 b₂를 심볼 비트 y₄에,

부호 비트 b₃을 심볼 비트 y₁₉에,

부호 비트 b₄를 심볼 비트 y₂₁에,

부호 비트 b₅를 심볼 비트 y₁₆에,

부호 비트 b₆을 심볼 비트 y₂₃에,

부호 비트 b₇을 심볼 비트 y₁₈에,

부호 비트 b₈을 심볼 비트 y₁₁에,

부호 비트 b₉를 심볼 비트 y₁₄에,

부호 비트 b₁₀을 심볼 비트 y₂₂에,

부호 비트 b₁₁을 심볼 비트 y₅에,

부호 비트 b₁₂를 심볼 비트 y₆에,

부호 비트 b₁₃을 심볼 비트 y₁₇에,

부호 비트 b₁₄를 심볼 비트 y₁₃에,

부호 비트 b₁₅를 심볼 비트 y₂₀에,

부호 비트 b₁₆을 심볼 비트 y₁에,

부호 비트 b₁₇을 심볼 비트 y₃에,

부호 비트 b₁₈을 심볼 비트 y₉에,

부호 비트 b₁₉를 심볼 비트 y₂에,

부호 비트 b₂₀을 심볼 비트 y₇에,

부호 비트 b₂₁을 심볼 비트 y₈에,

부호 비트 b₂₂를 심볼 비트 y₁₂에,

부호 비트 b₂₃을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 125 내지 도 128에 나타낸 비트 할당 패턴에 의하면, 복수 종류의 LDPC 부호에 대하여 동일한 비트 할당 패턴을 채용할 수 있고, 게다가, 그 복수 종류의 LDPC 부호 중 어느 것에 대해서도, 에러에 대한 내성을 원하는 성능으로 할 수 있다.

즉, 도 129 내지 도 132는, 도 125 내지 도 128의 비트 할당 패턴에 따른 교체 처리를 행한 경우의 BER(Bit Error Rate)의 시뮬레이션의 결과를 나타내고 있다.

또한, 도 129 내지 도 132에 있어서, 횡축은 E_s/N₀(1심볼당의 신호 전력 대 잡음 전력비)을 나타내고, 종축은 BER을 나타낸다.

또한, 실선이, 교체 처리를 행한 경우의 BER을 나타내고, 일점쇄선이, 교체 처리를 행하지 않은 경우의 BER을 나타낸다.

도 129는, 부호 길이 N이 64800이며, 부호화율이 5/6 및 9/10 각각의 LDPC 부호에 대하여, 변조 방식으로서 4096QAM을 채용하고, 배수 b를 1로 하여, 도 125의 비트 할당 패턴에 따른 교체 처리를 행한 경우의 BER을 나타내고 있다.

도 130은, 부호 길이 N이 64800이며, 부호화율이 5/6 및 9/10 각각의 LDPC 부호에 대하여, 변조 방식으로서 4096QAM을 채용하고, 배수 b를 2로 하여, 도 126의 비트 할당 패턴에 따른 교체 처리를 행한 경우의 BER을 나타내고 있다.

또한, 도 129 및 도 130에 있어서, 삼각형의 표시를 부여하고 있는 그래프가, 부호화율이 5/6인 LDPC 부호에 대한 BER을 나타내고, 애스터리스크(별표)를 부여하고 있는 그래프가, 부호화율이 9/10인 LDPC 부호에 대한 BER을 나타낸다.

도 131은, 부호 길이 N이 16200이며, 부호화율이 3/4, 5/6 및 8/9 각각의 LDPC 부호와, 부호 길이 N이 64800이며, 부호화율이 3/4, 5/6 및 9/10 각각의 LDPC 부호에 대하여, 변조 방식으로서 1024QAM을 채용하고, 배수 b를 2로 하여, 도 127의 비트 할당 패턴에 따른 교체 처리를 행한 경우의 BER을 나타내고 있다.

또한, 도 131에 있어서, 애스터리스크를 부여하고 있는 그래프가, 부호 길이 N이 64800이며, 부호화율이 9/10인 LDPC 부호에 대한 BER을 나타내고, 상향의 삼각형의 표시를 부여하고 있는 그래프가, 부호 길이 N이 64800이며, 부호화율이 5/6인 LDPC 부호에 대한 BER을 나타낸다. 또한, 정사각형의 표시를 부여하고 있는 그래프가, 부호 길이 N이 64800이며, 부호화율이 3/4인 LDPC 부호에 대한 BER을 나타낸다.

또한, 도 131에 있어서, 동그라미 표시를 부여하고 있는 그래프가, 부호 길이 N이 16200이며, 부호화율이 8/9인 LDPC 부호에 대한 BER을 나타내고, 하향의 삼각형의 표시를 부여하고 있는 그래프가, 부호 길이 N이 16200이며, 부호화율이 5/6인 LDPC 부호에 대한 BER을 나타낸다. 또한, 플러스의 표시를 부여하고 있는 그래프가, 부호 길이 N이 16200이며, 부호화율이 3/4인 LDPC 부호에 대한 BER을 나타낸다.

도 132는, 부호 길이 N이 16200이며, 부호화율이 5/6 및 8/9 각각의 LDPC 부호와, 부호 길이 N이 64800이며, 부호화율이 5/6 및 9/10 각각의 LDPC 부호에 대하여, 변조 방식으로서 4096QAM을 채용하고, 배수 b를 2로 하여, 도 128의 비트 할당 패턴에 따른 교체 처리를 행한 경우의 BER을 나타내고 있다.

또한, 도 132에 있어서, 애스터리스크를 부여하고 있는 그래프가, 부호 길이 N이 64800이며, 부호화율이 9/10인 LDPC 부호에 대한 BER을 나타내고, 상향의 삼각형의 표시를 부여하고 있는 그래프가, 부호 길이 N이 64800이며, 부호화율이 5/6인 LDPC 부호에 대한 BER을 나타낸다.

또한, 도 132에 있어서, 동그라미 표시를 부여하고 있는 그래프가, 부호 길이 N이 16200이며, 부호화율이 8/9인 LDPC 부호에 대한 BER을 나타내고, 하향의 삼각형의 표시를 부여하고 있는 그래프가, 부호 길이 N이 16200이며, 부호화율이 5/6인 LDPC 부호에 대한 BER을 나타낸다.

도 129 내지 도 132에 의하면, 복수 종류의 LDPC 부호에 대하여 동일한 비트 할당 패턴을 채용할 수 있고, 게다가, 동일한 비트 할당 패턴을 채용한 복수 종류의 LDPC 부호 중 어느 것에 대해서도, 에러에 대한 내성을 원하는 성능으로 할 수 있는 것을 알 수 있다.

즉, 부호 길이나 부호화율이 상이한 복수 종류의 LDPC 부호 각각에 대하여, 그 LDPC 부호에 전용의 비트 할당 패턴을 채용하는 경우에는, 에러에 대한 내성을 매우 고성능으로 할 수 있지만, 상이한 종류의 LDPC 부호마다 비트 할당 패턴의 변경이 필요하게 된다.

한편, 도 125 내지 도 128의 비트 할당 패턴에 의하면, 부호 길이나 부호화율이 상이한 복수 종류의 LDPC 부호 각각에 대하여 동일한 비트 할당 패턴을 채용할 수 있어, 복수 종류의 LDPC 부호 각각에 대하여, 그 LDPC 부호에 전용의 비트 할당 패턴을 채용하는 경우와 같이, 상이한 종류의 LDPC 부호마다 비트 할당 패턴의 변경을 할 필요가 없어진다.

또한, 도 125 내지 도 128의 비트 할당 패턴에 의하면, 복수 종류의 LDPC 부호 각각에 대하여, 그 LDPC 부호에 전용의 비트 할당 패턴을 채용하는 경우에는 다소 미치지 않지만, 그래도, 에러에 대한 내성을 고성능으로 할 수 있다.

즉, 예를 들어, 변조 방식이 4096QAM인 경우에는, 부호 길이 N이 64800이며, 부호화율이 5/6 및 9/10 각각의 LDPC 부호에 대해서는, 어느 LDPC 부호에 대해서도, 도 125 또는 도 126의 동일한 비트 할당 패턴을 채용할 수 있다. 그리고, 이와 같이, 동일한 비트 할당 패턴을 채용하여도, 에러에 대한 내성을 고성능으로 할 수 있다.

또한, 예를 들어, 변조 방식이 1024QAM인 경우에는, 부호 길이 N이 16200이며, 부호화율이 3/4, 5/6 및 8/9 각각의 LDPC 부호와, 부호 길이 N이 64800이며, 부호화율이 3/4, 5/6 및 9/10 각각의 LDPC 부호에 대해서는, 어느 LDPC 부호에 대해서도, 도 127의 동일한 비트 할당 패턴을 채용할 수 있다. 그리고, 이와 같이, 동일한 비트 할당 패턴을 채용하여도, 에러에 대한 내성을 고성능으로 할 수 있다.

또한, 예를 들어, 변조 방식이 4096QAM인 경우에는, 부호 길이 N이 16200이며, 부호화율이 5/6 및 8/9 각각의 LDPC 부호와, 부호 길이 N이 64800이며, 부호화율이 5/6 및 9/10 각각의 LDPC 부호에 대해서는, 어느 LDPC 부호에 대해서도, 도 128의 동일한 비트 할당 패턴을 채용할 수 있다. 그리고, 이와 같이, 동일한 비트 할당 패턴을 채용하여도, 에러에 대한 내성을 고성능으로 할 수 있다.

비트 할당 패턴의 종류에 대하여, 더 설명한다.

도 133은, LDPC 부호가, 부호 길이 N이 16200 또는 64800비트이며, 부호화율이, 예를 들어, 도 78 내지 도 123에 나타낸 검사 행렬 초기값 테이블로부터 생성되는 검사 행렬 H로 정의되는 LDPC 부호의 부호화율 중 3/5 이외의 LDPC 부호이며, 또한, 변조 방식이 QPSK이며, 배수 b가 1인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200 또는 64800비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 또한, 변조 방식이 QPSK이며, 배수 b가 1인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (N/(2×1))×(2×1)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 2×1(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 2×1(=mb)비트의 부호 비트 b₀ 및 b₁을, 도 133에 나타낸 바와 같이, 1(=b)개의 심볼의 2×1(=mb)비트의 심볼 비트 y₀ 및 y₁에 할당하도록, 2×1(=mb)비트의 부호 비트 b₀ 및 b₁을 교체한다.

즉, 도 133에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₀에,

부호 비트 b₁을 심볼 비트 y₁에,

각각 할당하는 교체를 행한다.

또한, 이 경우, 교체는 행하여지지 않고, 부호 비트 b₀ 및 b₁이, 각각 그대로 심볼 비트 y₀ 및 y₁로 된다고 고려할 수도 있다.

도 134는, LDPC 부호가, 부호 길이 N이 16200 또는 64800비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 또한, 변조 방식이 16QAM이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200 또는 64800비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 또한, 변조 방식이 16QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (N/(4×2))×(4×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 4×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호 비트 b₀ 내지 b₇을, 도 134에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 4×2(=mb)비트의 심볼 비트 y₀ 내지 y₇에 할당하도록, 4×2(=mb)비트의 부호 비트 b₀ 내지 b₇을 교체한다.

즉, 도 134에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₇에,

부호 비트 b₁을 심볼 비트 y₁에,

부호 비트 b₂를 심볼 비트 y₄에,

부호 비트 b₃을 심볼 비트 y₂에,

부호 비트 b₄를 심볼 비트 y₅에,

부호 비트 b₅를 심볼 비트 y₃에,

부호 비트 b₆을 심볼 비트 y₆에,

부호 비트 b₇을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 135는, 변조 방식이 64QAM이며, 또한, LDPC 부호가, 부호 길이 N이 16200 또는 64800비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200 또는 64800비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 또한, 변조 방식이 64QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (N/(6×2))×(6×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 6×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호 비트 b₀ 내지 b₁₁을, 도 135에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 6×2(=mb)비트의 심볼 비트 y₀ 내지 y₁₁에 할당하도록, 6×2(=mb)비트의 부호 비트 b₀ 내지 b₁₁을 교체한다.

즉, 도 135에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₁₁에,

부호 비트 b₁을 심볼 비트 y₇에,

부호 비트 b₂를 심볼 비트 y₃에,

부호 비트 b₃을 심볼 비트 y₁₀에,

부호 비트 b₄를 심볼 비트 y₆에,

부호 비트 b₅를 심볼 비트 y₂에,

부호 비트 b₆을 심볼 비트 y₉에,

부호 비트 b₇을 심볼 비트 y₅에,

부호 비트 b₈을 심볼 비트 y₁에,

부호 비트 b₉를 심볼 비트 y₈에,

부호 비트 b₁₀을 심볼 비트 y₄에,

부호 비트 b₁₁을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 136은, 변조 방식이 256QAM이며, 또한, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 또한, 변조 방식이 256QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (64800/(8×2))×(8×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 8×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅를, 도 136에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 8×2(=mb)비트의 심볼 비트 y₀ 내지 y₁₅에 할당하도록, 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅를 교체한다.

즉, 도 136에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₁₅에,

부호 비트 b₁을 심볼 비트 y₁에,

부호 비트 b₂를 심볼 비트 y₁₃에,

부호 비트 b₃을 심볼 비트 y₃에,

부호 비트 b₄를 심볼 비트 y₈에,

부호 비트 b₅를 심볼 비트 y₁₁에,

부호 비트 b₆을 심볼 비트 y₉에,

부호 비트 b₇을 심볼 비트 y₅에,

부호 비트 b₈을 심볼 비트 y₁₀에,

부호 비트 b₉를 심볼 비트 y₆에,

부호 비트 b₁₀을 심볼 비트 y₄에,

부호 비트 b₁₁을 심볼 비트 y₇에,

부호 비트 b₁₂를 심볼 비트 y₁₂에,

부호 비트 b₁₃을 심볼 비트 y₂에,

부호 비트 b₁₄를 심볼 비트 y₁₄에,

부호 비트 b₁₅를 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 137은, 변조 방식이 256QAM이며, 또한, LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 배수 b가 1인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/5 이외의 LDPC 부호이며, 또한, 변조 방식이 256QAM이며, 배수 b가 1인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (16200/(8×1))×(8×1)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 8×1(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 8×1(=mb)비트의 부호 비트 b₀ 내지 b₇을, 도 137에 나타낸 바와 같이, 1(=b)개의 심볼의 8×1(=mb)비트의 심볼 비트 y₀ 내지 y₇에 할당하도록, 8×1(=mb)비트의 부호 비트 b₀ 내지 b₇을 교체한다.

즉, 도 137에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₇에,

부호 비트 b₁을 심볼 비트 y₃에,

부호 비트 b₂를 심볼 비트 y₁에,

부호 비트 b₃을 심볼 비트 y₅에,

부호 비트 b₄를 심볼 비트 y₂에,

부호 비트 b₅를 심볼 비트 y₆에,

부호 비트 b₆을 심볼 비트 y₄에,

부호 비트 b₇을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 138은, LDPC 부호가, 부호 길이 N이 16200 또는 64800비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 QPSK이며, 배수 b가 1인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200 또는 64800비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 QPSK이며, 배수 b가 1인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (N/(2×1))×(2×1)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 2×1(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 2×1(=mb)비트의 부호 비트 b₀ 및 b₁을, 도 138에 나타낸 바와 같이, 1(=b)개의 심볼의 2×1(=mb)비트의 심볼 비트 y₀ 및 y₁에 할당하도록, 2×1(=mb)비트의 부호 비트 b₀ 및 b₁을 교체한다.

즉, 도 138에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₀에,

부호 비트 b₁을 심볼 비트 y₁에,

각각 할당하는 교체를 행한다.

또한, 이 경우, 교체는 행하여지지 않고, 부호 비트 b₀ 및 b₁이, 각각 그대로 심볼 비트 y₀ 및 y₁로 된다고 고려할 수도 있다.

도 139는, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 16QAM이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 16QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (64800/(4×2))×(4×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 4×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호 비트 b₀ 내지 b₇을, 도 139에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 4×2(=mb)비트의 심볼 비트 y₀ 내지 y₇에 할당하도록, 4×2(=mb)비트의 부호 비트 b₀ 내지 b₇을 교체한다.

즉, 도 139에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₀에,

부호 비트 b₁을 심볼 비트 y₅에,

부호 비트 b₂를 심볼 비트 y₁에,

부호 비트 b₃을 심볼 비트 y₂에,

부호 비트 b₄를 심볼 비트 y₄에,

부호 비트 b₅를 심볼 비트 y₇에,

부호 비트 b₆을 심볼 비트 y₃에,

부호 비트 b₇을 심볼 비트 y₆에,

각각 할당하는 교체를 행한다.

도 140은, LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 16QAM이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 16QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (16200/(4×2))×(4×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 4×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 4×2(=mb)비트의 부호 비트 b₀ 내지 b₇을, 도 140에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 4×2(=mb)비트의 심볼 비트 y₀ 내지 y₇에 할당하도록, 4×2(=mb)비트의 부호 비트 b₀ 내지 b₇을 교체한다.

즉, 도 140에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₇에,

부호 비트 b₁을 심볼 비트 y₁에,

부호 비트 b₂를 심볼 비트 y₄에,

부호 비트 b₃을 심볼 비트 y₂에,

부호 비트 b₄를 심볼 비트 y₅에,

부호 비트 b₅를 심볼 비트 y₃에,

부호 비트 b₆을 심볼 비트 y₆에,

부호 비트 b₇을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 141은, 변조 방식이 64QAM이며, 또한, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/5인 LDPC 부호이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 64QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (64800/(6×2))×(6×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 6×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호 비트 b₀ 내지 b₁₁을, 도 141에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 6×2(=mb)비트의 심볼 비트 y₀ 내지 y₁₁에 할당하도록, 6×2(=mb)비트의 부호 비트 b₀ 내지 b₁₁을 교체한다.

즉, 도 141에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₂에,

부호 비트 b₁을 심볼 비트 y₇에,

부호 비트 b₂를 심볼 비트 y₆에,

부호 비트 b₃을 심볼 비트 y₉에,

부호 비트 b₄를 심볼 비트 y₀에,

부호 비트 b₅를 심볼 비트 y₃에,

부호 비트 b₆을 심볼 비트 y₁에,

부호 비트 b₇을 심볼 비트 y₈에,

부호 비트 b₈을 심볼 비트 y₄에,

부호 비트 b₉를 심볼 비트 y₁₁에,

부호 비트 b₁₀을 심볼 비트 y₅에,

부호 비트 b₁₁을 심볼 비트 y₁₀에,

각각 할당하는 교체를 행한다.

도 142는, 변조 방식이 64QAM이며, 또한, LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/5인 LDPC 부호이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 64QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (16200/(6×2))×(6×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 6×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 6×2(=mb)비트의 부호 비트 b₀ 내지 b₁₁을, 도 142에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 6×2(=mb)비트의 심볼 비트 y₀ 내지 y₁₁에 할당하도록, 6×2(=mb)비트의 부호 비트 b₀ 내지 b₁₁을 교체한다.

즉, 도 142에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₁₁에,

부호 비트 b₁을 심볼 비트 y₇에,

부호 비트 b₂를 심볼 비트 y₃에,

부호 비트 b₃을 심볼 비트 y₁₀에,

부호 비트 b₄를 심볼 비트 y₆에,

부호 비트 b₅를 심볼 비트 y₂에,

부호 비트 b₆을 심볼 비트 y₉에,

부호 비트 b₇을 심볼 비트 y₅에,

부호 비트 b₈을 심볼 비트 y₁에,

부호 비트 b₉를 심볼 비트 y₈에,

부호 비트 b₁₀을 심볼 비트 y₄에,

부호 비트 b₁₁을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

도 143은, 변조 방식이 256QAM이며, 또한, LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/5인 LDPC 부호이며, 배수 b가 2인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 64800비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 256QAM이며, 배수 b가 2인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (64800/(8×2))×(8×2)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 8×2(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅를, 도 143에 나타낸 바와 같이, 연속하는 2(=b)개의 심볼의 8×2(=mb)비트의 심볼 비트 y₀ 내지 y₁₅에 할당하도록, 8×2(=mb)비트의 부호 비트 b₀ 내지 b₁₅를 교체한다.

즉, 도 143에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₂에,

부호 비트 b₁을 심볼 비트 y₁₁에,

부호 비트 b₂를 심볼 비트 y₃에,

부호 비트 b₃을 심볼 비트 y₄에,

부호 비트 b₄를 심볼 비트 y₀에,

부호 비트 b₅를 심볼 비트 y₉에,

부호 비트 b₆을 심볼 비트 y₁에,

부호 비트 b₇을 심볼 비트 y₈에,

부호 비트 b₈을 심볼 비트 y₁₀에,

부호 비트 b₉를 심볼 비트 y₁₃에,

부호 비트 b₁₀을 심볼 비트 y₇에,

부호 비트 b₁₁을 심볼 비트 y₁₄에,

부호 비트 b₁₂를 심볼 비트 y₆에,

부호 비트 b₁₃을 심볼 비트 y₁₅에,

부호 비트 b₁₄를 심볼 비트 y₅에,

부호 비트 b₁₅를 심볼 비트 y₁₂에,

각각 할당하는 교체를 행한다.

도 144는, 변조 방식이 256QAM이며, 또한, LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/5인 LDPC 부호이며, 배수 b가 1인 경우에 채용할 수 있는 비트 할당 패턴의 예를 나타내고 있다.

LDPC 부호가, 부호 길이 N이 16200비트이며, 부호화율이 3/5인 LDPC 부호이며, 또한, 변조 방식이 256QAM이며, 배수 b가 1인 경우, 디멀티플렉서(25)에서는, 칼럼 방향×로우 방향이 (16200/(8×1))×(8×1)비트인 메모리(31)에 기입된 부호 비트가, 로우 방향으로 8×1(=mb)비트 단위로 판독되어, 교체부(32)에 공급된다.

교체부(32)는, 메모리(31)로부터 판독되는 8×1(=mb)비트의 부호 비트 b₀ 내지 b₇을, 도 144에 나타낸 바와 같이, 1(=b)개의 심볼의 8×1(=mb)비트의 심볼 비트 y₀ 내지 y₇에 할당하도록, 8×1(=mb)비트의 부호 비트 b₀ 내지 b₇을 교체한다.

즉, 도 144에 의하면, 교체부(32)는,

부호 비트 b₀을 심볼 비트 y₇에,

부호 비트 b₁을 심볼 비트 y₃에,

부호 비트 b₂를 심볼 비트 y₁에,

부호 비트 b₃을 심볼 비트 y₅에,

부호 비트 b₄를 심볼 비트 y₂에,

부호 비트 b₅를 심볼 비트 y₆에,

부호 비트 b₆을 심볼 비트 y₄에,

부호 비트 b₇을 심볼 비트 y₀에,

각각 할당하는 교체를 행한다.

다음에, 수신 장치(12)를 구성하는 디인터리버(53)에 대하여 설명한다.

도 145는, 디인터리버(53)를 구성하는 멀티플렉서(54)의 처리를 설명하는 도면이다.

즉, 도 145의 A는, 멀티플렉서(54)의 기능적인 구성예를 나타내고 있다.

멀티플렉서(54)는, 역교체부(1001) 및 메모리(1002)로 구성된다.

멀티플렉서(54)는, 전단의 디맵핑부(52)로부터 공급되는 심볼의 심볼 비트를 대상으로 하여, 송신 장치(11)의 디멀티플렉서(25)가 행하는 교체 처리에 대응하는 역교체 처리(교체 처리의 반대의 처리), 즉, 교체 처리에 의해 교체된 LDPC 부호의 부호 비트(심볼 비트)의 위치를 원래의 위치로 복귀시키는 역교체 처리를 행하고, 그 결과 얻어지는 LDPC 부호를, 후단의 칼럼 트위스트 디인터리버(55)에 공급한다.

즉, 멀티플렉서(54)에 있어서, 역교체부(1001)에는, (연속하는) b개의 심볼의 단위로, 그 b개의 심볼의 mb비트의 심볼 비트 y₀, y₁,…, y_mb-1이 공급된다.

역교체부(1001)는, mb비트의 심볼 비트 y₀ 내지 y_mb-1을, 원래의 mb비트의 부호 비트 b₀, b₁,…, b_mb-1의 배열(송신 장치(11)측의 디멀티플렉서(25)를 구성하는 교체부(32)에서의 교체가 행하여지기 전의 부호 비트 b₀ 내지 b_mb-1의 배열)로 복귀시키는 역교체를 행하고, 그 결과 얻어지는 mb비트의 부호 비트 b₀ 내지 b_mb-1을 출력한다.

메모리(1002)는, 송신 장치(11)측의 디멀티플렉서(25)를 구성하는 메모리(31)와 마찬가지로, 로우(row)(횡) 방향으로 mb비트를 기억함과 함께, 칼럼(column)(종) 방향으로 N/(mb)비트를 기억하는 기억 용량을 갖는다. 즉, 메모리(1002)는, N/(mb)비트를 기억하는 mb개의 칼럼으로 구성된다.

단, 메모리(1002)에서는, 송신 장치(11)의 디멀티플렉서(25)의 메모리(31)로부터의 부호 비트의 판독이 행하여지는 방향으로, 역교체부(1001)가 출력하는 LDPC 부호의 부호 비트의 기입이 행하여지고, 메모리(31)에의 부호 비트의 기입이 행하여지는 방향으로, 메모리(1002)에 기입된 부호 비트의 판독이 행하여진다.

즉, 수신 장치(12)의 멀티플렉서(54)에서는, 도 145의 A에 나타낸 바와 같이, 역교체부(1001)가 출력하는 LDPC 부호의 부호 비트를, mb비트 단위로, 로우 방향으로 기입하는 것이, 메모리(1002)의 1행째부터 하측의 행을 향하여 순차적으로 행하여진다.

그리고, 1 부호 길이분의 부호 비트의 기입이 종료되면, 멀티플렉서(54)에서는, 메모리(1002)로부터, 부호 비트를, 칼럼 방향으로 판독하여, 후단의 칼럼 트위스트 디인터리버(55)에 공급한다.

여기서, 도 145의 B는, 메모리(1002)로부터의 부호 비트의 판독을 나타내는 도면이다.

멀티플렉서(54)에서는, LDPC 부호의 부호 비트를, 메모리(1002)를 구성하는 칼럼의 상측으로부터 하측 방향(칼럼 방향)으로 판독하는 것이, 좌측으로부터 우측 방향의 칼럼을 향하여 행하여진다.

다음에, 도 146을 참조하여, 수신 장치(12)에 있어서의 디인터리버(53)를 구성하는 칼럼 트위스트 디인터리버(55)의 처리를 설명한다.

도 146은, 멀티플렉서(54)의 메모리(1002)의 구성예를 나타내고 있다.

메모리(1002)는, 칼럼(종) 방향으로 mb비트를 기억함과 함께, 로우(횡) 방향으로 N/(mb)비트를 기억하는 기억 용량을 갖고, mb개의 칼럼으로 구성된다.

칼럼 트위스트 디인터리버(55)는, 메모리(1002)에 대하여, LDPC 부호의 부호 비트를, 로우 방향으로 기입하고, 칼럼 방향으로 판독할 때의 판독 개시의 위치를 제어함으로써, 칼럼 트위스트 디인터리브를 행한다.

즉, 칼럼 트위스트 디인터리버(55)에서는, 복수의 칼럼 각각에 대하여, 부호 비트의 판독을 개시하는 판독 개시의 위치를 적절히 변경함으로써, 칼럼 트위스트 인터리브로 재배열된 부호 비트의 배열을 원래의 배열로 복귀시키는 역재배열 처리를 행한다.

여기서, 도 146은, 변조 방식이 16QAM이며, 또한, 배수 b가 1인 경우의, 메모리(1002)의 구성예를 나타내고 있다. 따라서, 1심볼의 비트수 m은 4비트이며, 또한, 메모리(1002)는 4(=mb)개의 칼럼으로 구성된다.

칼럼 트위스트 디인터리버(55)는, (멀티플렉서(54) 대신에,) 교체부(1001)가 출력하는 LDPC 부호의 부호 비트의 로우 방향으로의 기입을, 메모리(1002)의 1행째부터 하측의 행을 향하여 순차적으로 행한다.

그리고, 1 부호 길이분의 부호 비트의 기입이 종료되면, 칼럼 트위스트 디인터리버(55)는, 부호 비트를, 메모리(1002) 상측으로부터 하측 방향(칼럼 방향)으로 판독하는 것을, 좌측으로부터 우측 방향의 칼럼을 향하여 행한다.

단, 칼럼 트위스트 디인터리버(55)는, 송신 장치(11)측의 칼럼 트위스트 인터리버(24)가 부호 비트를 기입하는 기입 개시의 위치를, 부호 비트의 판독 개시의 위치로 하여, 메모리(1002)로부터의 부호 비트의 판독을 행한다.

즉, 각 칼럼의 선두(가장 상측)의 위치의 어드레스를 0으로 하고, 칼럼 방향의 각 위치의 어드레스를, 오름차순의 정수로 나타내는 것으로 하면, 변조 방식이 16QAM이며, 또한, 배수 b가 1인 경우에는, 칼럼 트위스트 디인터리버(55)에서는, 가장 좌측의 칼럼에 대해서는 판독 개시의 위치를 어드레스가 0인 위치로 하고, (좌측으로부터) 2번째의 칼럼에 대해서는 판독 개시의 위치를 어드레스가 2인 위치로 하고, 3번째의 칼럼에 대해서는 판독 개시의 위치를 어드레스가 4인 위치로 하고, 4번째의 칼럼에 대해서는 판독 개시의 위치를 어드레스가 7인 위치로 한다.

또한, 판독 개시의 위치가, 어드레스가 0인 위치 이외의 위치의 칼럼에 대해서는, 부호 비트의 판독을, 가장 하측의 위치까지 행한 후에는, 선두(어드레스가 0인 위치)로 복귀하여, 판독 개시의 위치의 직전의 위치까지의 판독이 행하여진다. 그리고, 그 후, 다음(우측)의 칼럼으로부터의 판독이 행하여진다.

이상과 같은 칼럼 트위스트 디인터리브를 행함으로써, 칼럼 트위스트 인터리브로 배열된 부호 비트의 배열이 원래의 배열로 복귀된다.

다음에, 도 147은, 수신 장치(12)의 다른 구성예를 나타내는 블록도이다.

도 147에 있어서, 수신 장치(12)는, 송신 장치(11)로부터의 변조 신호를 수신하는 데이터 처리 장치이며, 직교 복조부(51), 디맵핑부(52), 디인터리버(53) 및LDPC 복호부(1021)로 구성된다.

직교 복조부(51)는, 송신 장치(11)로부터의 변조 신호를 수신하여, 직교 복조를 행하고, 그 결과 얻어지는 심볼(I 및 Q축 방향 각각의 값)을 디맵핑부(52)에 공급한다.

디맵핑부(52)는, 직교 복조부(51)로부터의 심볼을 LDPC 부호의 부호 비트로 하는 디맵핑을 행하여, 디인터리버(53)에 공급한다.

디인터리버(53)는, 멀티플렉서(MUX)(54), 칼럼 트위스트 디인터리버(55) 및 패리티 디인터리버(1011)로 구성되고, 디맵핑부(52)로부터의 LDPC 부호의 부호 비트의 디인터리브를 행한다.

즉, 멀티플렉서(54)는, 디맵핑부(52)로부터의 LDPC 부호를 대상으로 하여, 송신 장치(11)의 디멀티플렉서(25)가 행하는 교체 처리에 대응하는 역교체 처리(교체 처리의 반대의 처리), 즉, 교체 처리에 의해 교체된 부호 비트의 위치를 원래의 위치로 복귀시키는 역교체 처리를 행하고, 그 결과 얻어지는 LDPC 부호를 칼럼 트위스트 디인터리버(55)에 공급한다.

칼럼 트위스트 디인터리버(55)는, 멀티플렉서(54)로부터의 LDPC 부호를 대상으로 하여, 송신 장치(11)의 칼럼 트위스트 인터리버(24)가 행하는 재배열 처리로서의 칼럼 트위스트 인터리브에 대응하는 칼럼 트위스트 디인터리브를 행한다.

칼럼 트위스트 디인터리브의 결과 얻어지는 LDPC 부호는, 칼럼 트위스트 디인터리버(55)로부터 패리티 디인터리버(1011)에 공급된다.

패리티 디인터리버(1011)는, 칼럼 트위스트 디인터리버(55)에서의 칼럼 트위스트 디인터리브 후의 부호 비트를 대상으로 하여, 송신 장치(11)의 패리티 인터리버(23)가 행하는 패리티 인터리브에 대응하는 패리티 디인터리브(패리티 인터리브의 반대의 처리), 즉, 패리티 인터리브에 의해 배열이 변경된 LDPC 부호의 부호 비트를 원래의 배열로 복귀시키는 패리티 디인터리브를 행한다.

패리티 디인터리브의 결과 얻어지는 LDPC 부호는, 패리티 디인터리버(1011)로부터 LDPC 복호부(1021)에 공급된다.

따라서, 도 147의 수신 장치(12)에서는, LDPC 복호부(1021)에는, 역교체 처리, 칼럼 트위스트 디인터리브 및 패리티 디인터리브가 행하여진 LDPC 부호, 즉, 검사 행렬 H에 따른 LDPC 부호화에 의해 얻어지는 LDPC 부호가 공급된다.

LDPC 복호부(1021)는, 디인터리버(53)로부터의 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 부호화부(21)가 LDPC 부호화에 사용한 검사 행렬 H 그 자체, 또는 그 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용하여 행하고, 그 결과 얻어지는 데이터를 대상 데이터의 복호 결과로서 출력한다.

여기서, 도 147의 수신 장치(12)에서는, 디인터리버(53)(의 패리티 디인터리버(1011))로부터 LDPC 복호부(1021)에 대하여, 검사 행렬 H에 따른 LDPC 부호화에 의해 얻어지는 LDPC 부호가 공급되기 때문에, 그 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 부호화부(21)가 LDPC 부호화에 사용한 검사 행렬 H 그 자체를 사용하여 행하는 경우에는, LDPC 복호부(1021)는, 예를 들어, 메시지(체크 노드 메시지, 변수 노드 메시지)의 연산을 1개의 노드씩 순차적으로 행하는 풀 시리얼 디코딩(full serial decoding) 방식에 의한 LDPC 복호를 행하는 복호 장치나, 메시지의 연산을 모든 노드에 대하여 동시(병렬)에 행하는 풀 패럴렐 디코딩(full parallel decoding) 방식에 의한 LDPC 복호를 행하는 복호 장치로 구성할 수 있다.

또한, LDPC 복호부(1021)에 있어서, LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 부호화부(21)가 LDPC 부호화에 사용한 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용하여 행하는 경우에는, 체크 노드 연산 및 변수 노드 연산을, P(또는 P의 1 이외의 약수)개 동시에 행하는 아키텍쳐(architecture)의 복호 장치이며, 변환 검사 행렬을 얻기 위한 열 치환과 같은 열 치환을 LDPC 부호로 실시함으로써, 그 LDPC 부호의 부호 비트를 재배열하는 수신 데이터 재배열부(310)를 갖는 복호 장치로 구성할 수 있다.

또한, 도 147에서는, 설명의 편의를 위해, 역교체 처리를 행하는 멀티플렉서(54), 칼럼 트위스트 디인터리브를 행하는 칼럼 트위스트 디인터리버(55), 및 패리티 디인터리브를 행하는 패리티 디인터리버(1011) 각각을 별개로 구성하도록 하였지만, 멀티플렉서(54), 칼럼 트위스트 디인터리버(55), 및 패리티 디인터리버(1011)의 2 이상은, 송신 장치(11)의 패리티 인터리버(23), 칼럼 트위스트 인터리버(24) 및 디멀티플렉서(25)와 마찬가지로 일체적으로 구성할 수 있다.

다음에, 도 148은, 수신 장치(12)에 적용 가능한 수신 시스템의 제1 구성예를 나타내는 블록도이다.

도 148에 있어서, 수신 시스템은, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)로 구성된다.

취득부(1101)는, 프로그램의 화상 데이터나 음성 데이터 등의 대상 데이터를, 적어도 LDPC 부호화함으로써 얻어지는 LDPC 부호를 포함하는 신호를, 예를 들어, 지상 디지털 방송, 위성 디지털 방송, CATV망, 인터넷 그 밖의 네트워크 등의 도시하지 않은 전송로를 통하여 취득하여, 전송로 복호 처리부(1102)에 공급한다.

여기서, 취득부(1101)가 취득하는 신호가, 예를 들어, 방송국으로부터, 지상파나, 위성파, CATV(Cable Television)망 등을 통하여 방송되어 오는 경우에는, 취득부(1101)는, 튜너나 STB(Set Top Box) 등으로 구성된다. 또한, 취득부(1101)가 취득하는 신호가, 예를 들어, web 서버로부터, IPTV(Internet Protocol Television)와 같이 멀티 캐스트로 송신되어 오는 경우에는, 취득부(11)는, 예를 들어, NIC(Network Interface Card) 등의 네트워크 I/F(Inter face)로 구성된다.

전송로 복호 처리부(1102)는, 취득부(1101)가 전송로를 통하여 취득한 신호에 대하여, 전송로에서 발생하는 오류를 정정하는 처리를 적어도 포함하는 전송로 복호 처리를 실시하고, 그 결과 얻어지는 신호를 정보원 복호 처리부(1103)에 공급한다.

즉, 취득부(1101)가 전송로를 통하여 취득한 신호는, 전송로에서 발생하는 오류를 정정하기 위한 오류 정정 부호화를 적어도 행함으로써 얻어진 신호이며, 전송로 복호 처리부(1102)는, 그러한 신호에 대하여, 예를 들어, 오류 정정 처리 등의 전송로 복호 처리를 실시한다.

여기서, 오류 정정 부호화로서는, 예를 들어, LDPC 부호화나, 리드 솔로몬 부호화 등이 있다. 여기서는, 오류 정정 부호화로서, 적어도 LDPC 부호화가 행하여지고 있다.

또한, 전송로 복호 처리에는, 변조 신호의 복조 등이 포함되는 경우가 있다.

정보원 복호 처리부(1103)는, 전송로 복호 처리가 실시된 신호에 대하여, 압축된 정보를 원래의 정보로 신장하는 처리를 적어도 포함하는 정보원 복호 처리를 실시한다.

즉, 취득부(1101)가 전송로를 통하여 취득한 신호에는, 정보로서의 화상이나 음성 등의 데이터량을 적게 하기 위해, 정보를 압축하는 압축 부호화가 실시되어 있는 경우가 있고, 그 경우, 정보원 복호 처리부(1103)는, 전송로 복호 처리가 실시된 신호에 대하여, 압축된 정보를 원래의 정보로 신장하는 처리(신장 처리) 등의 정보원 복호 처리를 실시한다.

또한, 취득부(1101)가 전송로를 통하여 취득한 신호에, 압축 부호화가 실시되어 있지 않은 경우에는, 정보원 복호 처리부(1103)에서는, 압축된 정보를 원래의 정보로 신장하는 처리는 행하여지지 않는다.

여기서, 신장 처리로서는, 예를 들어, MPEG 디코드 등이 있다. 또한, 전송로 복호 처리에는, 신장 처리 외에 디스크램블 등이 포함되는 경우가 있다.

이상과 같이 구성되는 수신 시스템에서는, 취득부(1101)에 있어서, 예를 들어, 화상이나 음성 등의 데이터에 대하여, MPEG 부호화 등의 압축 부호화가 실시되고, 또한, LDPC 부호화 등의 오류 정정 부호화가 실시된 신호가, 전송로를 통하여 취득되어, 전송로 복호 처리부(1102)에 공급된다.

전송로 복호 처리부(1102)에서는, 취득부(1101)로부터의 신호에 대하여, 예를 들어, 직교 복조부(51)나, 디맵핑부(52), 디인터리버(53), LDPC 복호부(56)(또는 LDPC 복호부(1021))와 같은 처리가 전송로 복호 처리로서 실시되고, 그 결과 얻어지는 신호가 정보원 복호 처리부(1103)에 공급된다.

정보원 복호 처리부(1103)에서는, 전송로 복호 처리부(1102)로부터의 신호에 대하여, MPEG 디코드 등의 정보원 복호 처리가 실시되고, 그 결과 얻어지는 화상, 또는 음성이 출력된다.

이상과 같은 도 148의 수신 시스템은, 예를 들어, 디지털 방송으로서의 텔레비전 방송을 수신하는 텔레비전 튜너 등에 적용할 수 있다.

또한, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)는, 각각 1개의 독립된 장치(하드웨어(IC(Integrated Circuit) 등)), 또는 소프트웨어 모듈)로서 구성하는 것이 가능하다.

또한, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)에 대해서는, 취득부(1101)와 전송로 복호 처리부(1102)의 세트나, 전송로 복호 처리부(1102)와 정보원 복호 처리부(1103)의 세트, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)의 세트를 1개의 독립된 장치로서 구성하는 것이 가능하다.

도 149는, 수신 장치(12)에 적용 가능한 수신 시스템의 제2 구성예를 나타내는 블록도이다.

또한, 도면 중, 도 148의 경우와 대응하는 부분에 대해서는 동일한 부호를 부여하고 있고, 이하에서는, 그 설명은 적절히 생략한다.

도 149의 수신 시스템은, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)를 갖는 점에서, 도 148의 경우와 공통되고, 출력부(1111)가 새롭게 설치되어 있는 점에서, 도 148의 경우와 상이하다.

출력부(1111)는, 예를 들어, 화상을 표시하는 표시 장치나, 음성을 출력하는 스피커이며, 정보원 복호 처리부(1103)로부터 출력되는 신호로서의 화상이나 음성 등을 출력한다. 즉, 출력부(1111)는, 화상을 표시하거나, 혹은 음성을 출력한다.

이상과 같은 도 149의 수신 시스템은, 예를 들어, 디지털 방송으로서의 텔레비전 방송을 수신하는 TV(텔레비전 수상기)나, 라디오 방송을 수신하는 라디오 수신기 등에 적용할 수 있다.

또한, 취득부(1101)에 있어서 취득된 신호에, 압축 부호화가 실시되어 있지 않은 경우에는, 전송로 복호 처리부(1102)가 출력하는 신호가 출력부(1111)에 공급된다.

도 150은, 수신 장치(12)에 적용 가능한 수신 시스템의 제3 구성예를 나타내는 블록도이다.

또한, 도면 중, 도 148의 경우와 대응하는 부분에 대해서는 동일한 부호를 부여하고 있고, 이하에서는, 그 설명은 적절히 생략한다.

도 150의 수신 시스템은, 취득부(1101) 및 전송로 복호 처리부(1102)를 갖는 점에서, 도 148의 경우와 공통된다.

단, 도 150의 수신 시스템은, 정보원 복호 처리부(1103)가 설치되어 있지 않고, 기록부(1121)가 새롭게 설치되어 있는 점에서, 도 148의 경우와 상이하다.

기록부(1121)는, 전송로 복호 처리부(1102)가 출력하는 신호(예를 들어, MPEG의 TS의 TS 패킷)를 광 디스크나, 하드 디스크(자기 디스크), 플래시 메모리 등의 기록(기억) 매체에 기록한다(기억시킴).

이상과 같은 도 150의 수신 시스템은, 텔레비전 방송을 녹화하는 레코더 등에 적용할 수 있다.

또한, 도 150에 있어서, 수신 시스템은, 정보원 복호 처리부(1103)를 설치하여 구성하고, 정보원 복호 처리부(1103)에서, 정보원 복호 처리가 실시된 후의 신호, 즉, 디코드에 의해 얻어지는 화상이나 음성을 기록부(1121)에서 기록할 수 있다.

또한, 본 발명의 실시 형태는, 상술한 실시 형태에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다.

11 : 송신 장치
12 : 수신 장치
21 : LDPC 부호화부
22 : 비트 인터리버
23 : 패리티 인터리버
24 : 칼럼 트위스트 인터리버
25 : 디멀티플렉서
26 : 맵핑부
27 : 직교 변조부
31 : 메모리
32 : 교체부
51 : 직교 복조부
52 : 디맵핑부
53 : 디인터리버
54 : 멀티플렉서
55 : 칼럼 트위스트 디인터리버
56 : LDPC 복호부
300 : 가지 데이터 저장용 메모리
301 : 셀렉터
302 : 체크 노드 계산부
303 : 사이클릭 시프트 회로
304 : 가지 데이터 저장용 메모리
305 : 셀렉터
306 : 수신 데이터용 메모리
307 : 변수 노드 계산부
308 : 사이클릭 시프트 회로
309 : 복호어 계산부
310 : 수신 데이터 재배열부
311 : 복호 데이터 재배열부
601 : 부호화 처리부
602 : 기억부
611 : 부호화율 설정부
612 : 초기값 테이블 판독부
613 : 검사 행렬 생성부
614 : 정보 비트 판독부
615 : 부호화 패리티 연산부
616 : 제어부
701 : 버스
702 : CPU
703 : ROM
704 : RAM
705 : 하드 디스크
706 : 출력부
707 : 입력부
708 : 통신부
709 : 드라이브
710 : 입출력 인터페이스
711 : 리무버블 기록 매체
1001 : 역교체부
1002 : 메모리
1011 : 패리티 디인터리버
1021 : LDPC 복호부
1101 : 취득부
1101 : 전송로 복호 처리부
1103 : 정보원 복호 처리부
1111 : 출력부
1121 : 기록부

Claims (4)

1. 부호 길이가 N 비트인 LDPC(Low Density Parity Check) 부호의 부호 비트를, 로우 방향과 칼럼 방향으로 기억하는 기억 수단의 상기 칼럼 방향으로 기입되고, 상기 로우 방향으로 판독되는 상기 LDPC 부호의 부호 비트의 m비트가 1개의 심볼로 되고, 또한,
   소정의 양의 정수를 b로 하고,
   상기 기억 수단은, 상기 로우 방향으로 mb비트를 기억함과 함께, 상기 칼럼 방향으로 N/(mb)비트를 기억하고,
   상기 LDPC 부호의 부호 비트는, 상기 기억 수단의 상기 칼럼 방향으로 기입되고, 그 후, 상기 로우 방향으로 판독되고,
   상기 기억 수단의 상기 로우 방향으로 판독되는 mb비트의 부호 비트가 b개의 상기 심볼로 되는 경우에,
   상기 mb비트의 부호 비트를 교체하여, 교체 후의 부호 비트를, 상기 심볼을 나타내는 심볼 비트로 하는 교체 수단을 구비하고,
   상기 LDPC 부호는, DVB-S.2 또는 DVB-T.2의 규격으로 규정된, 부호 길이 N이 64800비트이며, 부호화율이 2/3인 LDPC 부호이며,
   상기 m비트가 8비트이고, 또한, 상기 정수 b가 2이며,
   상기 부호 비트의 8비트가, 1개의 상기 심볼로서, 256QAM으로 정하는 256개의 신호점 중 어느 하나에 맵핑되고,
   상기 기억 수단이, 로우 방향으로 8×2비트를 기억하는 16개의 칼럼을 갖고, 칼럼 방향으로 64800/(8×2)비트를 기억하고,
   상기 교체 수단은,
   상기 기억 수단의 로우 방향으로 판독되는 8×2비트의 부호 비트의 최상위 비트로부터 i+1비트째를 비트 b_i로 함과 함께, 연속하는 2개의 상기 심볼의 8×2비트의 심볼 비트의 최상위 비트로부터 i+1비트째를 비트 y_i로 하여,
   비트 b₀을, 비트 y₁₅에,
   비트 b₁을, 비트 y₇에,
   비트 b₂를, 비트 y₁에,
   비트 b₃을, 비트 y₅에,
   비트 b₄를, 비트 y₆에,
   비트 b₅를, 비트 y₁₃에,
   비트 b₆을, 비트 y₁₁에,
   비트 b₇을, 비트 y₉에,
   비트 b₈을, 비트 y₈에,
   비트 b₉를, 비트 y₁₄에,
   비트 b₁₀을, 비트 y₁₂에,
   비트 b₁₁을, 비트 y₃에,
   비트 b₁₂를, 비트 y₀에,
   비트 b₁₃을, 비트 y₁₀에,
   비트 b₁₄를, 비트 y₄에,
   비트 b₁₅를, 비트 y₂에,
   각각 할당하는 교체를 행하는, 데이터 처리 장치.
2. 부호 길이가 N 비트인 LDPC(Low Density Parity Check) 부호의 부호 비트를, 로우 방향과 칼럼 방향으로 기억하는 기억 수단의 상기 칼럼 방향으로 기입되고, 상기 로우 방향으로 판독되는 상기 LDPC 부호의 부호 비트의 m비트가 1개의 심볼로 되고, 또한,
   소정의 양의 정수를 b로 하고,
   상기 기억 수단은, 상기 로우 방향으로 mb비트를 기억함과 함께, 상기 칼럼 방향으로 N/(mb)비트를 기억하고,
   상기 LDPC 부호의 부호 비트는, 상기 기억 수단의 상기 칼럼 방향으로 기입되고, 그 후, 상기 로우 방향으로 판독되고,
   상기 기억 수단의 상기 로우 방향으로 판독되는 mb비트의 부호 비트가 b개의 상기 심볼로 되는 경우에,
   상기 mb비트의 부호 비트를 교체하여, 교체 후의 부호 비트를, 상기 심볼을 나타내는 심볼 비트로 하는 교체 스텝을 구비하고,
   상기 LDPC 부호는, DVB-S.2 또는 DVB-T.2의 규격으로 규정된, 부호 길이 N이 64800비트이며, 부호화율이 2/3인 LDPC 부호이며,
   상기 m비트가 8비트이고, 또한, 상기 정수 b가 2이며,
   상기 부호 비트의 8비트가, 1개의 상기 심볼로서, 256QAM으로 정하는 256개의 신호점 중 어느 하나에 맵핑되고,
   상기 기억 수단이, 로우 방향으로 8×2비트를 기억하는 16개의 칼럼을 갖고, 칼럼 방향으로 64800/(8×2)비트를 기억하고,
   상기 교체 스텝에서는,
   상기 기억 수단의 로우 방향으로 판독되는 8×2비트의 부호 비트의 최상위 비트로부터 i+1비트째를 비트 b_i로 함과 함께, 연속하는 2개의 상기 심볼의 8×2비트의 심볼 비트의 최상위 비트로부터 i+1비트째를 비트 y_i로 하여,
   비트 b₀을, 비트 y₁₅에,
   비트 b₁을, 비트 y₇에,
   비트 b₂를, 비트 y₁에,
   비트 b₃을, 비트 y₅에,
   비트 b₄를, 비트 y₆에,
   비트 b₅를, 비트 y₁₃에,
   비트 b₆을, 비트 y₁₁에,
   비트 b₇을, 비트 y₉에,
   비트 b₈을, 비트 y₈에,
   비트 b₉를, 비트 y₁₄에,
   비트 b₁₀을, 비트 y₁₂에,
   비트 b₁₁을, 비트 y₃에,
   비트 b₁₂를, 비트 y₀에,
   비트 b₁₃을, 비트 y₁₀에,
   비트 b₁₄를, 비트 y₄에,
   비트 b₁₅를, 비트 y₂에,
   각각 할당하는 교체를 행하는, 데이터 처리 방법.
3. LDPC(Low Density Parity Check) 부호에 의한 부호화를 행하는 부호화 장치로서,
   부호 길이가 64800비트이며, 부호화율이 2/3인 LDPC 부호에 의한 부호화를 행하는 부호화 수단을 구비하고,
   상기 LDPC 부호의 검사 행렬은, 그 검사 행렬의, 상기 부호 길이, 및 상기 부호화율에 따른 정보 길이에 대응하는 정보 행렬의 1의 요소의 위치를 360열마다 나타내는 검사 행렬 초기값 테이블에 의해 정해지는 상기 정보 행렬의 1의 요소를, 열 방향으로 360열마다의 주기로 배치하여 구성되고,
   상기 검사 행렬 초기값 테이블은,
   

   

   
   

   

   
   

   

   
   

   

   
   

   

   
   로 이루어지는, 부호화 장치.
4. LDPC(Low Density Parity Check) 부호에 의한 부호화를 행하는 부호화 장치의 부호화 방법으로서,
   상기 부호화 장치가, 부호 길이가 64800비트이며, 부호화율이 2/3인 LDPC 부호에 의한 부호화를 행하는 스텝을 포함하고,
   상기 LDPC 부호의 검사 행렬은, 그 검사 행렬의, 상기 부호 길이, 및 상기 부호화율에 따른 정보 길이에 대응하는 정보 행렬의 1의 요소의 위치를 360열마다 나타내는 검사 행렬 초기값 테이블에 의해 정해지는 상기 정보 행렬의 1의 요소를, 열 방향으로 360열마다의 주기로 배치하여 구성되고,
   상기 검사 행렬 초기값 테이블은,
   

   

   
   

   

   
   

   

   
   

   

   
   

   

   
   

   

   
   로 이루어지는, 부호화 방법.
   
   

Images