EA021966B1

EA021966B1 - Устройство и способ обработки данных, а также кодирующее устройство и способ кодирования

Info

Publication number: EA021966B1
Application number: EA201070630A
Authority: EA
Inventors: Такаси Ёкокава; Макико Ямамото; Сатоси Окада; Рьёдзи Икегая
Original assignee: Сони Корпорейшн
Priority date: 2007-11-26
Filing date: 2008-11-25
Publication date: 2015-10-30
Also published as: AU2008330816B2; PL2924882T3; NZ585418A; JPWO2009069580A1; EP2214321A1; JP5273054B2; ES2639994T3; AU2008330716B2; ES2881854T3; EP2924882B1; NZ585421A; CN101911505B; EP2214318B1; EP2214321A4; US20100299572A1; CN101874352A; EP2509270A3; TW200939639A; EA201070629A1; KR20100096102A

Abstract

Изобретение относится к устройству обработки данных и к способу обработки данных, а также к кодирующему устройству и способу кодирования, которые могут улучшить устойчивость к ошибкам. В коде LDPC, который предписан стандартом DVB-S.2 и имеет длину кода 64.800 и скорость кодирования 2/3, mb кодовых разрядов заменяются, и кодовые разряды после этой замены становятся символьными разрядами b символов. Если m равно 8, a b равно 2, когда (i+1)-й бит из наиболее значимого бита из 8×2 кодовых разрядов и 8×2 символьных разрядов двух следующих друг за другом символов представлены через bи y, соответственно, осуществляется замена назначения bбиту y, бита bбиту y, бита bбиту у, бита bбиту у, бита bбиту y, бита bбиту y, бита bбиту у, бита bбиту у, бита bбиту y, бита bбиту y, бита bбиту у, бита bбиту у, бита bбиту у, бита bбиту y, бита bбиту yи бита bбиту у. Настоящее изобретение может применяться, например, в передающей системе для передачи кода LDPC и т.д.

Description

Данное изобретение относится к устройству обработки данных и к способу обработки данных, а также к кодирующему устройству и способу кодирования, в частности к устройству обработки данных и к способу обработки данных, а также к кодирующему устройству и способу кодирования, которые могут улучшить, например, устойчивость к ошибкам.

Уровень техники

Код БЭРС (низкой плотности с контролем чётности) имеет высокую способность исправлять ошибки и в последние годы начал широко применяться в системах передачи, в том числе в спутниковых цифровых вещательных системах, таких как, например, используемая в Европе система ЭУБ (цифровое видеовещание) -8.2 (см., например, непатентный документ 1). Далее, проводились исследования для приспособления кода ЬЭРС также к наземному цифровому вещанию следующего поколения.

Недавнее исследование обнаружило, что кодом БЭРС обеспечивается пропускная способность, близкая к пределу Шеннона, по мере увеличения длины кода аналогично турбокоду и т.п. Далее, поскольку код ЬОРС имеет свойство, что минимальное расстояние увеличивается пропорционально длине кода, его особенность состоит в том, что он имеет превосходную характеристику вероятности блоковой ошибки. Кроме того, его преимущество состоит в том, что так называемое явление потолка ошибок, которое наблюдается в характеристике декодирования турбокода и т.п., происходит редко.

Ниже описывается, в частности, такой код ЬОРС, как описано выше. Следует отметить, что код ЬОРС является линейным кодом, и хотя он не обязательно должен быть двумерным кодом, нижеследующее описание даётся в предположении, что он представляет собой двумерный код.

Код Й-ЭРС имеет наиболее значимую характеристику в том, что матрица проверки на чётность, которая определяет код ЬОРС, является разреженной матрицей. Здесь, разреженная матрица представляет собой матрицу, в которой число тех элементов, значение которых равно 1, очень мало (матрица, в которой почти все элементы равны 0).

Фиг. 1 показывает пример матрицы Н проверки на чётность кода ЬОРС.

В матрице Н проверки на чётность по фиг. 1 вес каждого столбца (вес столбца) (число единиц) (вес) равен 3 и вес каждой строки (вес строки) равен 6.

При кодировании кодами БЭРС (кодирование БЭРС), например, порождающая матрица О получается на основе матрицы Н проверки на чётность и эта порождающая матрица О перемножается на биты двумерной информации для получения кодового слова (код ЬОРС).

В частности, кодирующее устройство, которое осуществляет кодирование Й-ЭРС, сначала вычисляет порождающую матрицу О, которая удовлетворяет выражению ОН^Т=0, вместе с транспонированной матрицей Н^Т из матрицы Н проверки на чётность. Здесь, если порождающая матрица О является матрицей размером ΚχΝ, кодирующее устройство перемножает порождающую матрицу О на битовую строку (вектор и) из Κ информационных разрядов для получения кодового слова с (=иО) из N битов. Это кодовое слово (код ЬОРС), выработанное кодирующим устройством, принимается приёмной стороной через заранее заданный тракт связи.

Декодирование кода Й-ЭРС можно осуществлять с помощью алгоритма, предложенного Галлагером в качестве вероятностного декодирования (вероятностное декодирование), т.е. алгоритма пропускания сообщения путём доверительного распространения на так называемом графе Таннера, включающем в себя узел переменной (именуемый также узлом сообщения) и узел проверки. В нижеследующем описании каждый из узла переменной и узла проверки именуется просто узлом.

Фиг. 2 иллюстрирует процедуру декодирования кода ЬОРС.

Следует отметить, что в нижеследующем описании реальное числовое значение, где 0 вероятность в значении η-го кодового разряда в коде Й-ЭРС (одного кодового слова), принятого приёмной стороной, представлено в логарифмическом отношении вероятностей и называется принятым значением и₀;. Далее, сообщение, выходящее из узла проверки, представлено как иу, а сообщение, выходящее из узла переменной, представлено как у,.

Сначала при декодировании кода Й-ЭРС, как видно из фиг. 2, принимается код Й-ЭРС, и сообщение (сообщение узла проверки) и инициализируется на 0, а помимо этого переменная к, которая предполагается целой как цикловая переменная повторяющихся процессов, инициализируется на 0 на этапе 811, после чего обработка переходит к этапу 812. На этапе 812 осуществляется математическая операция, представленная выражением (1) (математическая операция узла переменной) на основе принятого значения и₀;, полученного путём приёма кода ЬОРС, для нахождения сообщения (сообщение узла переменной) V;. Далее, осуществляется математическая операция, представленная выражением (2) (математическая операция узла проверки) на основе сообщения V; для определения сообщения иу.

Выражение 1 ί/ν-1

У( = Иот+ (1)

7=1

- 1 021966

Выражение 2

Здесь, ά_ν и й_С в выражении (1) и выражении (2) являются параметрами, которые могут быть выбраны произвольно и представляют число единиц в вертикальном направлении (столбце) и горизонтальном направлении (строке) матрицы Н проверки на чётность. Например, в случае кода (3, 6) имеем ά_ν=3 и й_С=6.

Следует отметить, что в математической операции узла переменной в выражении (1) и математической операции узла проверки в выражении (2) диапазон математической операции составляет от 1 до ά_ν 1 или от 1 до й_С - 1, потому что сообщение, введённое от ребра (линия, пересекающая узел переменной и узел проверки), от которого сообщение должно выводиться, не составляет объекта математической операции. Между тем, математическая операция узла проверки в выражении (2) осуществляется путём составления заранее таблицы для функции Κ(ν₁, ν₂), представленной выражением (3), определённым одним выходом по отношению к двум входам ν₁ и ν₂, и использования этой таблицы последовательно (рекурсивно), как представлено выражением (4).

Выражение 3

Выражение 4 = 7?(ν,, К(у₂, К(у₃ ,...Κ(ν^₂, )))) (4)

На этапе 812 переменная к получает приращение на 1, и обработка переходит к этапу 813. На этапе 813 принимается решение, превышает ли переменная к заранее заданное число С раз повторного декодирования. Если на этапе 813 принимается решение, что переменная к не выше С, обработка возвращается к этапу 812, и после этого повторяется та же самая обработка.

С другой стороны, если на этапе 813 принимается решение, что переменная к выше С, обработка переходит к этапу 814, на котором определяется и выводится сообщение ν; как результат декодирования, подлежащий наконец выведению путём осуществления математической операции, представленной выражением (5), благодаря чему процесс декодирования кода ЙОРС заканчивается.

Выражение 5 ώ

У1 = Ыо1+ , (5)

7=1

Здесь, математическая операция по выражению (5) осуществляется, в отличие от математической операции узла переменной по выражению (1), с использованием сообщения и от всех рёбер, соединённых с узлом переменной.

Фиг. 3 иллюстрирует пример матрицы Н проверки на чётность кода ЙНРС (3, 6) (скорость кодирования 1/2, длина кода 12).

В матрице Н проверки на чётность по фиг. 3 вес столбца равен 3, а вес строки равен 6 аналогично примеру по фиг. 1.

Фиг. 4 показывает граф Таннера для матрицы Н проверки на чётность по фиг. 3.

Здесь на фиг. 4 узел проверки представлен значком +, а узел переменной представлен значком =. Узел проверки и узел переменной соответствуют строке и столбцу матрицы Н проверки на чётность соответственно. Соединение между узлом проверки и узлом чётности является ребром и соответствует 1 элемента в матрице проверки на чётность.

В частности, когда элемент в _]-й строке ί-го столбца матрицы проверки на чётность равен 1, ί-й узел переменной (узел =) сверху и цй узел проверки (узел +) сверху соединены ребром. Это ребро представляет то, что кодовый разряд, соответствующий узлу переменной, имеет ограничивающее условие, соответствующее узлу проверки.

В алгоритме произведения сумм (алгоритм произведения сумм), который представляет собой способ декодирования для кодов ЬОРС, математическая операция узла переменной и математическая операция узла проверки осуществляются многократно.

Фиг. 5 иллюстрирует математическую операцию узла переменной, осуществляемую по отношению к узлу переменной.

По отношению к узлу переменной сообщение ν;, соответствующее подлежащему вычислению ребру, определяется математической операцией узла переменной по выражению (1), которое использует сообщения и₁ и и₂ от остальных рёбер, соединяющихся с этим узлом переменной, и принятое значение ио;. Кроме того, сообщение, соответствующее любому другому ребру, определяется аналогично.

Фиг. 6 иллюстрирует математическую операцию узла проверки, осуществляемую в узле проверки.

Здесь, математическая операция узла проверки по выражению (2) может осуществляться, если переписать выражение (2) в выражение (6) с помощью соотношения в выражении

- 2 021966 а х Ь - ехр{1п(|а|) + 1п(|Ь|)} х 51§п(а) + 81§п(Ъ). Следует отметить, что §1§п(а) равно 1, когда \ > 0, но равно -1, когда х < 0.

Выражение 6

Далее, если х > 0, функция φ(\) 1п(1апН(\/2)). тогда, поскольку удовлетворяется выражение φ (х) - 21апЪ (е ), _ВЫр_ажение (6) можно преобразовать в выражение (7).

Выражение 7

В узле проверки математическая операция узла проверки по выражению (2) осуществляется в соответствии с выражением (7).

В частности, в узле проверки сообщение соответствующее подлежащему вычислению ребру, определяется математической операцией узла проверки по выражению (7) с помощью сообщений ν₁, ν₂, ν₃, ν₄ и ν₅ от остальных рёбер, соединяющихся с этим узлом проверки. Кроме того, сообщение, соответствующее любому другому ребру, определяется аналогично.

Следует отметить, что функция φ^) в выражении (7) может быть представлена также в виде φ(χ) - 1п((е + 1)/(е - 1)), и если х > 0, то φ^^φ'¹^). Когда функции φ^) и φ^-1^) воплощены в аппаратном виде, где они иногда воплощаются с помощью просмотровой таблицы (ЬиТ), такие просмотровые таблицы становятся одной и той же просмотровой таблицей.

Непатентный документ 1: ΏνΒ-5.2: ΕΤ5Ι ΕΝ 302 307 У1.1.2 (2006-06).

Сущность изобретения

Техническая проблема.

Код БОРС принят в ΏνΒ-5.2, который является стандартом для спутникового цифрового вещания, и в ΏνΒ-Τ.2, который является стандартом для наземного цифрового вещания следующего поколения. Далее, планируется принять код ВОРС в [)\^;В-С.2, который является стандартом для цифрового вещания кабельного телевидения (САТ\) следующего поколения.

При цифровом вещании в соответствии со стандартом для ΏνΒ, таким как ΏνΒ-5.2, код БОРС преобразуется (отображается в символической форме) символами ортогональной модуляции (цифровой модуляции), такой как квадратурная фазовая манипуляция (КФМн) (С)Р8К), и эти символы отображаются в сигнальные точки и передаются.

При отображении кода БОРС в символической форме замена кодовых разрядов кода БОРС осуществляется в блоке из двух или более двоичных разрядов, и после такой замены кодовые разряды определяются как биты символа.

Хотя в качестве способа замены кодовых разрядов для отображения кода БОРС в символьной форме предложены разнообразные способы, требуется предложение способа, который ещё больше улучшит устойчивость к различным ошибкам по сравнению с уже предложенными способами.

Далее, в отношении также самого кода БОРС, требуется предложение кода БОРС, которое улучшает устойчивость к ошибкам по сравнению с кодами ВОРС, описанными в стандартах ΟνΒ, таких как стандарт ΏνΒ-5.2.

Настоящее изобретение сделано с учётом такой ситуации, как описано выше, и даёт возможность улучшить устойчивость к ошибкам.

Техническое решение.

Устройство обработки данных или способ обработки данных согласно первому объекту настоящего изобретения представляют собой устройство обработки данных или способ обработки данных, в которых, когда кодовые разряды кода БОРС (низкой плотности с контролем чётности), имеющего длину кода в N битов, записаны в направлении столбца в запоминающем средстве для хранения кодовых разрядов в направлении строки и в направлении столбца, и т битов из кодовых разрядов кода ВОРС, считываемых в направлении строки, устанавливаются в качестве одного символа, и при этом заранее заданное положи- 3 021966 тельное целое число представлено через Ь, запоминающее средство хранит шЬ битов в направлении строки и хранит К/(шЬ) битов в направлении столбца, и кодовые разряды кода ЬБРС записываются в направлении столбца и считываются в направлении строки, устройство обработки данных включает в себя средство замены или этап замены для такой замены тЬ кодовых разрядов, когда тЬ кодовых разрядов, считанных в направлении строки запоминающего средства, устанавливаются в качестве Ь символов, чтобы эти кодовые разряды после замены образовали символьные разряды, представляющие символы, причём код 1Л9РС является кодом ЬБРС, который предписан стандартом ΌνΒ-8.2 или ΌνΒ-Τ.2 и который имеет длину кода Ν, равную 64.800, и имеет скорость кодирования 2/3, при этом т битов равны 8 битам, тогда как целое число Ь равно 2, и 8 битов кода ЬБРС отображаются в качестве одного символа в одну из 256 сигнальных точек, представленных в 256^ΑΜ, запоминающее средство имеет 16 столбцов для хранения 8x2 битов в направлении строки и хранения 64.800/(8x2) битов в направлении столбца, средство замены осуществляет замену, когда (1+1)-й разряд из старшего значащего разряда из 8x2 кодовых разрядов, считанных в направлении строки запоминающего средства, представляется как бит Ь,, а (1+1)-й разряд из старшего значащего разряда из 8x2 символьных разрядов двух следующих друг за другом символов представляется как бит у₁, для назначения бита Ь₀ биту у₁₅, бита Ь₁ биту у₇, бита Ь₂ биту у₁, бита Ь₃ биту у₅, бита Ь₄ биту у₆, бита Ь₅ биту у₁₃, бита Ь₆ биту у₁₁, бита Ь₇ биту у₉, бита Ь₈ биту у₈, бита Ь₉биту у₁₄, бита Ь₁₀ биту у₁₂, бита Ь₁₁ биту у₃, бита Ь₁₂ биту у₀, бита Ь₁₃ биту у₁₀, бита Ь₁₄ биту у₄ и бита Ь₁₅биту у2.

В таком первом объекте, как описано выше, код 1Л9РС представляет собой код ЬБРС, который предписан в стандарте ΌνΒ-8.2 или ΌνΒ-Τ.2 и который имеет длину кода Ν, равную 64.800, и имеет скорость кодирования 2/3, и т битов равно 8 битов, тогда как целое число Ь равно 2. 8 битов кода ЬОРС отображаются как один символ в одну из 256 сигнальных точек, предписанных в 256^ΑΜ. Запоминающее средство имеет 16 столбцов для хранения 8x2 битов в направлении строки и хранит 64.800/(8x2) битов в направлении столбца. В этом случае, когда (1+1)-й бит из старшего значащего разряда из 8x2 кодовых разрядов, считанных в направлении строки запоминающего средства, представлен как бит Ь,, а (ΐ+1)й бит из старшего значащего разряда из 8x2 символьных битов двух следующих друг за другом символов представлен как у!, осуществляется замена для назначения бита Ь₀ биту у₁₅, бита Ь₁ биту у₇, бита Ь₂ биту у₁, бита Ь₃ биту у₅, бита Ь₄ биту у₆, бита Ь₅ биту у₁₃, бита Ь₆ биту у₁₁, бита Ь₇ биту у₀, бита Ь₈ биту у₈, бита Ь₉ биту у₁₄, бита Ь₁₀ биту у₁₂, бита Ь₁₁ биту у₃, бита Ь₁₂ биту у₀, бита Ь₁₃ биту у₁₀, бита Ь₁₄ биту у₄ и бита Ь₁₅биту у2.

Кодирующее устройство или способ кодирования согласно второму объекту настоящего изобретения представляет собой кодирующее устройство или способ кодирования, включающие в себя средство кодирования для этапа кодирования, осуществляющего кодирование кодом ЬОРС, который имеет длину кода 64.800 битов и скорость кодирования 2/3, причём матрица проверки на чётность этого кода ЬОРС выполнена так, что элементы со значением 1 информационной матрицы, которая соответствует длине кода матрицы проверки на чётность и информационной длине, соответствующей скорости кодирования, разрешаемой по таблице начальных значений матрицы проверки на чётность, представляющей положения элементов со значением 1 информационной матрицы, размещены с периодом каждых 360 столбцов в направлении столбцов, при этом таблица начальных значений матрицы проверки на чётность образована из:

317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393 1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748 412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860 777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938 2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025 1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920 856 1690 12787

6532 7357 9151 4210 16615 18152 11494 14036 17470 2474 10291 10323

- 4 021966

1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268 160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 991020194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009

- 5 021966

9259 14270 17199 2947 5852 20101 3965 9722 15363

1429 5689 16771 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 11031 7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 3571 8176 10165 5433 13446 15481 3351 6767 12840 8950 8974 11650

1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262

2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455

- 6 021966

1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13138 18919 13115 17259 17332.

В таком втором объекте, как описано выше, осуществляется кодирование кодом ЬЭРС, длина кода которого равна 64.800 битов и скорость кодирования которого равна 2/3. Матрица проверки на чётность этого кода ЬЭРС выполнена так, что элементы со значением 1 информационной матрицы, которая соответствует длине кода этой матрицы проверки на чётность и информационной длине, соответствующей этой скорости кодирования, разрешаемой по таблице начальных значений матрицы проверки на чётность, представляющей положения элементов со значением 1 информационной матрицы, размещены с периодом каждых 360 столбцов в направлении столбцов. Таблица начальных значений матрицы проверки на чётность образована из:

6532 7357 9151 4210 16615 18152 11494 14036 17470

- 7 021966

2474 10291 10323 1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268 160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317

- 8 021966

9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 991020194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363 1429 5689 16771 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 11031

- 9 021966

7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 3571 8176 10165 5433 13446 15481 3351 6767 12840 8950 8974 11650 1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13138 18919 13115 17259 17332.

- 10 021966

Устройство обработки данных или способ обработки данных по третьему объекту настоящего изобретения представляют собой устройство обработки данных или способ обработки данных, в которых, когда кодовые разряды кода РОРС (низкой плотности с контролем чётности), имеющего длину кода в N битов, записаны в направлении столбца в запоминающем средстве для хранения кодовых разрядов в направлении строки и в направлении столбца, и т битов из кодовых разрядов кода РОРС, считываемых в направлении строки, устанавливаются в качестве одного символа, и при этом заранее заданное положительное целое число представлено через Ь, запоминающее средство хранит тЬ битов в направлении строки и хранит Ν/(ηιΙτ) битов в направлении столбца, и кодовые разряды кода РОРС записываются в направлении столбца и считываются в направлении строки, устройство обработки данных или способ обработки данных включают в себя средство замены или этап замены для такой замены тЬ кодовых разрядов, когда тЬ кодовых разрядов, считанных в направлении строки запоминающего средства, устанавливаются в качестве Ь символов, чтобы эти кодовые разряды после замены образовали символьные разряды, представляющие символы, причём код РОРС является кодом РОРС, который имеет длину кода Ν, равную 64.800, и имеет скорость кодирования 2/3, при этом т битов равны 8 битам, 8 битов кода РОРС отображаются в качестве одного символа в одну из 256 сигнальных точек, представленных в 256ОЛМ, запоминающее средство имеет 16 столбцов для хранения 8x2 битов в направлении строки и хранения 64.800/(8x2) битов в направлении столбца, на этапе замены осуществляет замену, когда (1+1)-й разряд из старшего значащего разряда из 8x2 кодовых разрядов, считанных в направлении строки запоминающего средства, представляется как бит Ь,, а (ΐ+1)-π разряд из старшего значащего разряда из 8x2 символьных разрядов двух следующих друг за другом символов представляется как бит у_ь для назначения бита Ь₀биту у₇, бита Ь₁ биту у₂, бита Ь₂ биту у₉, бита Ь₃ биту у₀, бита Ь₄ биту у₄, бита Ь₅ биту у₆, бита Ь₆ биту у₁₃, бита Ь₇ биту у₃, бита Ь₈ биту у₁₄, бита Ь₉ биту у₁₀, бита Ь₁₀ биту у₁₅, бита Ь₁₁ биту у₅, бита Ь₁₂ биту у₈, бита Ь₁₃ биту у₁₂, бита Ь₁₄ биту у₁₁ и бита Ь₃₅ биту у₂, причём матрица проверки на чётность этого кода РОРС выполнена так, что элементы со значением 1 информационной матрицы, которая соответствует длине кода матрицы проверки на чётность и информационной длине, соответствующей скорости кодирования, разрешаемой по таблице начальных значений матрицы проверки на чётность, представляющей положения элементов со значением 1 информационной матрицы, размещены с периодом каждых 360 столбцов в направлении столбцов, при этом таблица начальных значений матрицы проверки на чётность образована из:

6532 7357 9151 4210 16615 18152 11494 14036 17470 2474 10291 10323 1778 6973 10739 4347 9570 18748 2189 11942 20666 3868 7526 17706

- 11 021966

8780 14796 18268 160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829

5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 991020194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482

390 3371 8781

- 12 021966

10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363

1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337

- 13 021966

275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13138 18919 13115 17259 17332.

В таком третьем объекте, как описано выше, кода ЬЭРС представляет собой код Р1)РС, который имеет длину кода N. равную 64.800, и имеет скорость кодирования 2/3, при этом т битов равны 8 битам. 8 битов кода Р17РС отображаются в качестве одного символа в одну из 256 сигнальных точек, предписанных в 256ΟΆΜ. Запоминающее средство имеет 16 столбцов для хранения 8x2 битов в направлении строки и хранения 64.800/(8x2) битов в направлении столбца. В этом случае, когда (1+1)-й разряд из старшего значащего разряда из 8x2 кодовых разрядов, считанных в направлении строки запоминающего средства, представляется как бит а Д+1)-й разряд из старшего значащего разряда из 8x2 символьных разрядов двух следующих друг за другом символов представляется как бит у_;, осуществляется замена для назначения бита Ь₀ биту у₁₅, бита Ь₁ биту у₇, бита Ь₂ биту у₁, бита Ь₃ биту у₅, бита Ь₄ биту у₆, бита Ь₅ биту у₁₃, бита Ь₆ биту у₁₁, бита Ь₇ биту у₉, бита Ь₈ биту у₈, бита Ь₉ биту у₁₄, бита Ь₁₀ биту у₁₂, бита Ь₁₁ биту у₃, бита Ь₁₂ биту у₁₃, бита Ь₀ биту у₁₀, бита Ь₁₄ биту у₄ и бита Ь₁₅ биту у₂. Далее, матрица проверки на чётность этого кода Р1)РС выполнена так, что элементы со значением 1 информационной матрицы, которая соответствует длине кода матрицы проверки на чётность и информационной длине, соответствующей скорости кодирования, разрешаемой по таблице начальных значений матрицы проверки на чётность, представляющей положения элементов со значением 1 информационной матрицы, размещены с периодом каждых 360 столбцов в направлении столбцов, при этом таблица начальных значений матрицы проверки на чётность образована из:

- 14 021966

6532 7357 9151

4210 16615 18152

11494 14036 17470

2474 10291 10323

1778 6973 10739

4347 9570 18748

2189 11942 20666

3868 7526 17706

8780 14796 18268

160 16232 17399

1285 2003 18922

4658 17331 20361

2765 4862 5875

4565 5521 8759

3484 7305 15829

- 15 021966

5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 991020194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781

- 16 021966

1429 5689 16771 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 11031 7309 9220 20745 6834 8742 11977 2133 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 3571 8176 10165 5433 13446 15481 3351 6767 12840

8950 8974 11650

- 17 021966

Следует отметить, что устройство обработки данных и кодирующее устройство могут быть каждое независимым устройством либо могут быть внутренним блоком, который образует одно устройство.

Благоприятные эффекты.

Согласно настоящему изобретению может быть улучшена устойчивость к ошибкам.

Краткое описание чертежей

Фиг. 1 представляет собой вид, иллюстрирующий матрицу Н проверки на чётность кода ЬОРС.

Фиг. 2 является блок-схемой алгоритма, иллюстрирующей процедуру декодирования кода ЕОРС, Фиг. 3 представляет собой вид, иллюстрирующий пример матрицы проверки на чётность кода

ЬПРС.

Фиг. 4 представляет собой вид, показывающий граф Таннера для матрицы проверки на чётность. Фиг. 5 представляет собой вид, показывающий узел переменной.

Фиг. 6 представляет собой вид, показывающий узел проверки.

Фиг. 7 представляет собой вид, показывающий пример выполнения варианта осуществления системы передачи, в которой применено настоящее изобретение.

Фиг. 8 является блок-схемой, показывающей пример выполнения передающего устройства 11.

Фиг. 9 представляет собой вид, иллюстрирующий матрицу проверки на чётность.

Фиг. 10 представляет собой вид, иллюстрирующий матрицу чётности.

Фиг. 11 представляет собой вид, иллюстрирующий матрицу проверки на чётность кода РОРС и веса столбцов, предписанные стандартом ϋΥΒ-Β.2.

Фиг. 12 представляет собой вид, иллюстрирующий размещение сигнальных точек 16ОЛМ.

Фиг. 13 представляет собой вид, иллюстрирующий размещение сигнальных точек 64С)Л\1.

Фиг. 14 представляет собой вид, иллюстрирующий размещение сигнальных точек 64С)Л\1.

Фиг. 15 представляет собой вид, иллюстрирующий размещение сигнальных точек 64С)Л\1.

Фиг. 16 представляет собой вид, иллюстрирующий обработку в демультиплексоре 25.

Фиг. 17 представляет собой вид, иллюстрирующий обработку в демультиплексоре 25.

Фиг. 18 представляет собой вид, показывающий граф Таннера, касающийся декодирования кода

ЬПРС.

Фиг. 19 представляет собой вид, показывающий матрицу Н_т чётности, имеющую лестничную структуру, и граф Таннера, соответствующий этой матрице Н_Т чётности.

Фиг. 20 представляет собой вид, показывающий матрицу Нт чётности для матрицы Н проверки на чётность, соответствующей коду РОРС, после перемежения по чётности.

- 18 021966

Фиг. 21 представляет собой вид, иллюстрирующий преобразованную матрицу проверки на чётность.

Фиг. 22 представляет собой вид, иллюстрирующий обработку в перемежителе 24 прокрутки столбцов.

Фиг. 23 представляет собой вид, иллюстрирующий число столбцов в памяти 31, необходимых для перемежения прокрутки столбцов, и адреса записи начальных позиций.

Фиг. 24 представляет собой вид, иллюстрирующий число столбцов в памяти 31, необходимых для перемежения прокрутки столбцов, и адреса записи начальных позиций.

Фиг. 25 является блок-схемой алгоритма, иллюстрирующей процесс передачи.

Фиг. 26 представляет собой вид, показывающий модель тракта связи, принятую при моделировании.

Фиг. 27 представляет собой вид, иллюстрирующий соотношение между частотой появления ошибок, полученной моделированием, и доплеровской частотой Г дрожания.

Фиг. 28 представляет собой вид, иллюстрирующий соотношение между частотой появления ошибок, полученной моделированием, и доплеровской частотой искажений.

Фиг. 29 является блок-схемой, показывающей пример выполнения секции 21 кодирования ЬОРС. Фиг. 30 является блок-схемой алгоритма, иллюстрирующей обработку в секции кодирования ЬОРС. Фиг. 31 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 2/3 и длине кода 16.200.

Фиг. 32 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 2/3 и длине кода 64.800.

Фиг. 33 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 2/3 и длине кода 64.800.

Фиг. 34 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 2/3 и длине кода 64.800.

Фиг. 35 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 3/5 и длине кода 16.200.

Фиг. 36 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 3/4 и длине кода 64.800.

Фиг. 37 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 3/4 и длине кода 64.800.

Фиг. 38 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 3/4 и длине кода 64.800.

Фиг. 39 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 3/4 и длине кода 64.800.

Фиг. 40 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 4/5 и длине кода 16.200.

Фиг. 41 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 4/5 и длине кода 64.800.

Фиг. 42 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 4/5 и длине кода 64.800.

Фиг. 43 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 4/5 и длине кода 64.800.

Фиг. 44 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 4/5 и длине кода 64.800.

Фиг. 45 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 5/6 и длине кода 16.200.

Фиг. 46 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 5/6 и длине кода 64.800.

Фиг. 47 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 5/6 и длине кода 64.800.

Фиг. 48 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 5/6 и длине кода 64.800.

Фиг. 49 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 5/6 и длине кода 64.800.

Фиг. 50 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 8/9 и длине кода 16.200.

Фиг. 51 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 8/9 и длине кода 64.800.

Фиг. 52 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 8/9 и длине кода 64.800.

Фиг. 53 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки

- 19 021966 на чётность при скорости кодирования 8/9 и длине кода 64.800.

Фиг. 54 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 8/9 и длине кода 64.800.

Фиг. 55 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 9/10 и длине кода 64.800.

Фиг. 56 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 9/10 и длине кода 64.800.

Фиг. 57 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 9/10 и длине кода 64.800.

Фиг. 58 представляет собой вид, иллюстрирующий таблицу начальных значений матрицы проверки на чётность при скорости кодирования 9/10 и длине кода 64.800.

Фиг. 59 представляет собой вид, иллюстрирующий способ нахождения матрицы Н проверки на чётность из начальной таблицы матрицы проверки на чётность.

Фиг. 60 представляет собой вид, иллюстрирующий процесс замены в соответствии с существующими способами.

Фиг. 61 представляет собой вид, иллюстрирующий процесс замены в соответствии с существующими способами.

Фиг. 62 представляет собой вид, иллюстрирующий группы кодовых разрядов и группы символьных разрядов, где код БЭРС с длиной кода 64.800 и скоростью кодирования 2/3 модулируется посредством 256ЦЛМ, а множитель Ь равен 2.

Фиг. 63 представляет собой вид, иллюстрирующий правило назначения, где код БЭРС с длиной кода 64.800 и скоростью кодирования 2/3 модулируется посредством 256ЦЛМ, а множитель Ь равен 2.

Фиг. 64 представляет собой вид, иллюстрирующий замену кодовых разрядов в соответствии с правилом назначения, где код БЭРС с длиной кода 64.800 и скоростью кодирования 2/3 модулируется посредством 256ЦЛМ, а множитель Ь равен 2.

Фиг. 65 представляет собой вид, иллюстрирующий частоту появления ошибочных битов (ВЕК), где осуществляется процесс замены по новому способу замены и где осуществляется процесс замены по существующему способу.

Фиг. 66 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для кода ЬОРС, у которого Ε|./Ν₀ в качестве порогового значения пропускной способности лучше, чем у стандартного кода.

Фиг. 67 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для кода ЬОРС, у которого Ε|_:/Ν₀ в качестве порогового значения пропускной способности лучше, чем у стандартного кода.

Фиг. 68 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для кода ЬОРС, у которого Ε|_:/Ν₀ в качестве порогового значения пропускной способности лучше, чем у стандартного кода.

Фиг. 69 представляет собой вид, иллюстрирующий соотношения Ε,/Ν₀ и ВЕК, относящиеся к стандартному коду и к предложенному коду.

Фиг. 70 является блок-схемой, показывающей пример выполнения приёмного устройства 12.

Фиг. 71 является блок-схемой алгоритма, иллюстрирующей процесс приёма.

Фиг. 72 представляет собой вид, иллюстрирующий пример матрицы проверки на чётность для кода ЬПРС.

Фиг. 73 представляет собой вид, иллюстрирующий матрицу (преобразованную матрицу проверки на чётность), полученную путём применения замены строк и замены столбцов к матрице проверки на чётность.

Фиг. 74 представляет собой вид, иллюстрирующий преобразованную матрицу проверки на чётность, поделённую на блоки по 5x5 битов.

Фиг. 75 является блок-схемой, показывающей пример выполнения декодирующего устройства, в котором математическая операция узла осуществляется совместно для Р узлов.

Фиг. 76 является блок-схемой, показывающей пример выполнения секции 56 декодирования БЭРС.

Фиг. 77 является блок-схемой, показывающей пример выполнения варианта осуществления компьютера, к которому применено настоящее изобретение.

Фиг. 78 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 2/3 и длины кода 16.200.

Фиг. 79 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 2/3 и длины кода 64.800.

Фиг. 80 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 2/3 и длины кода 64.800.

Фиг. 81 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 2/3 и длины кода 64.800.

Фиг. 82 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы

- 20 021966 проверки на чётность для скорости кодирования 3/4 и длины кода 16.200. Фиг. 83 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 3/4 и длины кода 64.800. Фиг. 84 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 3/4 и длины кода 64.800. Фиг. 85 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 3/4 и длины кода 64.800. Фиг. 86 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 3/4 и длины кода 64.800. Фиг. 87 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 4/5 и длины кода 16.200. Фиг. 88 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 4/5 и длины кода 64.800. Фиг. 89 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 4/5 и длины кода 64.800. Фиг. 90 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 4/5 и длины кода 64.800. Фиг. 91 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 4/5 и длины кода 64.800. Фиг. 92 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 5/6 и длины кода 16.200. Фиг. 93 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 5/6 и длины кода 64.800. Фиг. 94 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 5/6 и длины кода 64.800. Фиг. 95 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 5/6 и длины кода 64.800. Фиг. 96 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 5/6 и длины кода 64.800. Фиг. 97 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 8/9 и длины кода 16.200. Фиг. 98 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 8/9 и длины кода 64.800. Фиг. 99 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 8/9 и длины кода 64.800. Фиг. 100 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 8/9 и длины кода 64.800. Фиг. 101 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 8/9 и длины кода 64.800. Фиг. 102 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 9/10 и длины кода 64.800.

Фиг. 103 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 9/10 и длины кода 64.800.

Фиг. 104 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 9/10 и длины кода 64.800.

Фиг. 105 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 9/10 и длины кода 64.800. Фиг. 106 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 1/4 и длины кода 64.800. Фиг. 107 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 1/4 и длины кода 64.800. Фиг. 108 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 1/3 и длины кода 64.800. Фиг. 109 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 1/3 и длины кода 64.800. Фиг. 110 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 2/5 и длины кода 64.800. Фиг. 111 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 2/5 и длины кода 64.800. Фиг. 112 представляет собой вид, иллюстрирующий пример таблицы проверки на чётность для скорости кодирования 1/2 и длины кода 64.800. Фиг. 113 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы начальных значений матрицы

- 21 021966 проверки на чётность для скорости кодирования 1/2 и длины кода 64.800.

Фиг. 114 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 1/2 и длины кода 64.800.

Фиг. 115 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 3/5 и длины кода 64.800.

Фиг. 116 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 3/5 и длины кода 64.800.

Фиг. 117 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 3/5 и длины кода 64.800.

Фиг. 118 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 1/4 и длины кода 16.200.

Фиг. 119 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 1/3 и длины кода 16.200.

Фиг. 120 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 2/5 и длины кода 16.200.

Фиг. 121 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 1/2 и длины кода 16.200.

Фиг. 122 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 3/5 и длины кода 16.200.

Фиг. 123 представляет собой вид, иллюстрирующий пример таблицы начальных значений матрицы проверки на чётность для скорости кодирования 3/5 и длины кода 16.200.

Фиг. 124 представляет собой вид, иллюстрирующий способ нахождения матрицы Н проверки на чётность из начальной таблицы матрицы проверки на чётность.

Фиг. 125 представляет собой вид, иллюстрирующий пример замены кодовых разрядов.

Фиг. 126 представляет собой вид, иллюстрирующий другой пример замены кодовых разрядов.

Фиг. 127 представляет собой вид, иллюстрирующий дополнительный пример замены кодовых разрядов.

Фиг. 128 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 129 представляет собой вид, иллюстрирующий результат моделирования ВЕК.

Фиг. 130 представляет собой вид, иллюстрирующий другой результат моделирования ВЕК.

Фиг. 131 представляет собой вид, иллюстрирующий дополнительный результат моделирования

ВЕК.

Фиг. 132 представляет собой вид, иллюстрирующий ещё один результат моделирования ВЕК.

Фиг. 133 представляет собой вид, иллюстрирующий пример замены кодовых разрядов.

Фиг. 134 представляет собой вид, иллюстрирующий другой пример замены кодовых разрядов.

Фиг. 135 представляет собой вид, иллюстрирующий дополнительный пример замены кодовых разрядов.

Фиг. 136 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 137 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 138 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 139 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 140 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 141 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 142 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 143 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 144 представляет собой вид, иллюстрирующий ещё один пример замены кодовых разрядов.

Фиг. 145 представляет собой вид, иллюстрирующий обработку в мультиплексоре 54, который составляет деперемежитель 53.

Фиг. 146 представляет собой вид, иллюстрирующий обработку в деперемежителе 55 прокрутки столбцов.

Фиг. 147 является блок-схемой, показывающей другой пример выполнения приёмного устройства

12.

Фиг. 148 является блок-схемой, показывающей первый пример выполнения приёмной системы, которая может быть применена в приёмном устройстве 12.

Фиг. 149 является блок-схемой, показывающей второй пример выполнения приёмной системы, которая может быть применена в приёмном устройстве 12.

Фиг. 150 является блок-схемой, показывающей третий пример выполнения приёмной системы, которая может быть применена в приёмном устройстве 12.

Фиг. 151 представляет собой вид, иллюстрирующий группы кодовых разрядов и группы символьных разрядов, где предложенный код с длиной кода 64.800 и скоростью кодирования 2/3 модулируется посредством 256ЦЛМ, а множитель Ь равен 2.

Фиг. 152 представляет собой вид, иллюстрирующий правило назначения, где предложенный код с

- 22 021966 длиной кода 64.800 и скоростью кодирования ИЗ модулируется посредством 256ΟΛΜ, а множитель Ь равен 2.

Фиг. 15З представляет собой вид, иллюстрирующий замену кодовых разрядов в соответствии с правилом назначения, где предложенный код с длиной кода 64.800 и скоростью кодирования 2/З модулируется посредством 256ΟΛΜ, а множитель Ь равен 2.

Фиг. 154 представляет собой вид, иллюстрирующий ВЕК, где для предложенного кода осуществляется процесс замены по подходящему способу и где для стандартного кода осуществляется процесс замены по существующему способу.

Фиг. 155 представляет собой вид, иллюстрирующий ВЕК в случае, в котором для предложенного кода осуществляется процесс замены по подходящему способу, и в другом случае, в котором для стандартного кода осуществляется процесс замены по существующему способу.

Пояснение ссылочных символов.

- передающее устройство; 12 - приёмное устройство; 21 - секция кодирования ЬИРС; 22 - битовый перемежитель; 2З - перемежитель чётности; 24 - перемежитель прокрутки столбцов; 25 - демультиплексор; 26 - секция отображения; 27 - секция ортогональной модуляции; З1 - память; З2 - секция замены; 51 - секция ортогональной демодуляции; 52 - секция обратного отображения; 5З - деперемежитель; 54 мультиплексор; 55 - деперемежитель прокрутки столбцов; 56 - секция декодирования ЬИРС; З00 - запоминающее устройство данных рёбер; З01 - селектор; З02 - секция вычисления узла проверки; З0З - цепь циклического сдвига; З04 - запоминающее устройство данных рёбер; З05 - селектор; З06 - память принятых данных; З07 - секция вычисления узла переменной; З08 - цепь циклического сдвига; З09 - секция вычисления декодированного слова; З10 - секция перестановки принятых данных; З11 - секция реорганизации декодированных данных; 601 - блок обработки кодирования; 602 - запоминающий блок; 611 - узел установки скорости кодирования; 612 - узел считывания таблицы начальных значений; 61З - узел получения матрицы проверки на чётность; 614 - узел считывания информационных разрядов; 615 - узел математической операции чётности кодирования; 616 - управляющий узел; 701 - шина; 702 - ЦП; 70З ПЗУ; 704 - ОЗУ; 705 - жёсткий диск; 706 - секция вывода; 707 - секция ввода; 708 - секция связи; 709 привод; 710 - интерфейс ввода-вывода; 711 - съёмный записывающий носитель; 1001 - секция обратной замены; 1002 - память; 1011 - деперемежитель по чётности; 1021 - секция декодирования ЬИРС; 1101 секция получения; 1102 - секция обработки декодирования линии передачи; 110З - секция обработки декодирования информационного источника; 1111 - секция выведения; 1121 - секция записи.

Предпочтительный вариант осуществления изобретения

Фиг. 7 показывает пример конфигурации варианта осуществления системы передачи, к которой применено настоящее изобретение (выражение система означает логическую совокупность множества устройств безотносительно к тому, включены ли отдельные составляющие устройства в единый корпус).

На фиг. 7 система передачи содержит передающее устройство 11 и приёмное устройство 12.

Передающее устройство 11 осуществляет, например, передачу (вещание) телевизионной вещательной программы. То есть передающее устройство 11, например, кодирует в код БПРС.' объектные данные, которые являются объектом для передачи, такие как данные изображения, звуковые данные и так далее, в качестве телевизионной вещательной программы, и передаёт результирующие данные, например, по тракту 1З связи, такому как спутниковый канал, поверхностные волны и сеть кабельного телевидения (СЛТУ).

Приёмное устройство 12 представляет собой, например, тюнер, телевизионный приёмник или телевизионную приставку (§ТВ) для приёма телевизионной вещательной программы, либо персональный компьютер (ПК) (РС) для приёма интернет-телевидения (1РТУ), и принимает коды ЬОРС, переданные к нему от передающего устройства 11 по тракту 1З связи, декодирует коды эти БПРС.' в объектные данные и выводит эти объектные данные.

Здесь, известно, что коды ЬОРС, используемые в системе передачи по фиг. 7, проявляют очень высокую производительность в тракте связи с аддитивным белым гауссовым шумом (Ά^ΟΝ).

Однако в тракте связи, таком как поверхностные волны, иногда происходят пакетные ошибки или стирания. Например, в системе мультиплексирования с ортогональным частотным разделением каналов (ΟΡΌΜ) в многолучевой среде, в которой отношение полезного и мешающего сигналов (О/И) равно 0 ДВ (мощность мешающего сигнала=эхо равна мощности полезного сигнала=основной тракт), мощность конкретного символа становится нулевой (стирание) в ответ на задержку эхо (трактов иных, нежели основной тракт).

Далее, также при дрожании (тракт связи, в котором добавляется эхо, задержка которого равна нулю и к которому приложена доплеровская частота), когда Ό/ϋ равно 0 ДВ, имеет место случай, в котором мощность всего символа ΟΡΌΜ в конкретный момент времени снижается до нуля (стирание) за счёт доплеровской частоты.

Далее, из-за ситуации проводных линий на стороне приёмного устройства 12 от приёмной стороны (не показано), такой как антенна или тому подобное для приёма сигнала от передающего устройства 11 к приёмному устройству 12 или из-за нестабильности питания к приёмному устройству 12 иногда происходят пакетные ошибки.

- 2З 021966

При этом при декодировании кодов БИРС, поскольку математическая операция узла переменной по выражению (1), в котором добавление (принятых значений и₀;) кодовых разрядов кода БИРС, как видно из вышеописанной фиг. 5, осуществляется в столбце матрицы Н проверки на чётность, а следовательно, узла переменной соответствующего кодовому разряду кода БИРС, если ошибка происходит в кодовом разряде, используемом для этой математической операции узла переменной, падает точность подлежащего нахождению сообщения.

Затем, поскольку при декодировании кода БИРС сообщение, найденное в узле переменной, соединяющемся с узлом проверки, используется для осуществления математической операции узла проверки по выражению (7) в узле проверки, если число узлов проверки, где (кодовые разряды кода БИРС, соответствующие) множество узлов переменной, соединённых с ним, проявляют ошибку (в том числе, стирание), в то же самое время становится большим, качество декодирования ухудшается.

Например, если два или более узлов переменной, соединённых с узлом проверки, страдают от стирания в одно и то же время, этот проверочный узел возвращает сообщение о том, что вероятность того, что значение может быть равно 0, и вероятность того, что значение может быть равно 1, равны друг другу для всех узлов переменной. В данном случае, те узлы проверки, в которые это сообщение о равных вероятностях не вносит вклада в один цикл обработки декодирования (один набор математической операции узла переменной и математической операции узла проверки), и в результате, требуется увеличенное число раз повторения обработки декодирования. Следовательно, качество декодирования ухудшается. Далее, увеличивается потребление мощности в приёмном устройстве 12, которое осуществляет декодирование кода БИРС.

Соответственно, показанная на фиг. 7 система передачи выполнена так, что улучшается устойчивость к пакетным ошибкам или стиранию при поддержании качества в тракте связи с ΑνΟΝ.

Фиг. 8 показывает пример выполнения передающего устройства 11 по фиг. 7.

На фиг. 8 передающее устройство 11 включает в себя секцию 21 кодирования БИРС, битовый перемежитель 22, секцию 26 отображения и секцию 27 ортогональной модуляции.

В секцию 21 кодирования БИРС подаются объектные данные.

Секция 21 кодирования БИРС осуществляет кодирование БИРС поданных в неё объектных данных в соответствии с матрицей проверки на чётность, в которой матрица чётности с частью, соответствующей битам чётности кода БИРС, имеет лестничную структуру и выдаёт код БИРС, в котором объектные данные являются информационными разрядами.

В частности, секция 21 кодирования БИРС осуществляет кодирование БИРС объектных данных в код БИРС, предписанные, например, в стандартах ΌνΒ-8.2 или ΌνΒ-Τ.2, и выдаёт код БИРС, полученный как результат этого кодирования БИРС.

Здесь, в стандарте ΌνΒ-8.2 предусмотрено принять коды БИРС, предписанные в стандарте ΌνΒ8.2. Код БИРС, предписанный в стандарте ΌνΒ-8.2, является нерегулярным повторяющимся накапливаемым (ΙΚΑ) кодом, и матрица чётности в матрице проверки на чётность этого кода БИРС имеет лестничную структуру. Матрица чётности и лестничная структура описаны здесь ниже. Далее, код ΙΚΑ описан, например, в статье 1ггеди1аг Ксрса1-Лссити1а1с Сойек, Н. Ди, Α. Кйаийекаг, апй КЗ. МсЕйепсе, ίη Ргосеейшдк οί 2ий 1п1егпаПопа1 8утрокшт оп ТигЬо сойек апй Ке1а1ей Торкк, р. 1-8, 8ер1. 2000.

Код ЬИРС, выводимый из секции 21 кодирования ЬИРС, подаётся в битовый перемежитель 22.

Битовый перемежитель 22 является устройством обработки данных для перемежения данных и включает в себя перемежитель 23 чётности, перемежитель 24 прокрутки столбцов и демультиплексор (ΌΕΜΌΧ) 25.

Перемежитель 23 чётности осуществляет перемежение чётности для перемежения битов чётности кода БИРС из секции 21 кодирования БИРС в позиции других битов чётности и подаёт этот код БИРС после перемежения чётности в перемежитель 24 прокрутки столбцов.

Перемежитель 24 прокрутки столбцов осуществляет перемежение прокрутки столбцов для кода БИРС из перемежителя 23 чётности и подаёт код БИРС после перемежения прокрутки столбцов в демультиплексор 25.

В частности, код БИРС передаётся после того, как два или более его битов отображаются в сигнальные точки, представляющие один символ ортогональной модуляции секцией 26 отображения, описанной далее.

Перемежитель 24 прокрутки столбцов осуществляет, например, такое перемежение прокрутки столбцов, которое описано далее, в качестве процесса перестановки кодовых разрядов кода БИРС из перемежителя 23 чётности, так что множество кодовых разрядов кода БИРС, соответствующих значению 1, включённых в одну произвольную строку матрицы проверки на чётность, используемой в секции 21 кодирования БИРС, не включаются в один символ.

Демультиплексор 25 осуществляет процесс замены позиций двух или более кодовых разрядов кода БИРС (которые должны быть символом) из перемежителя 24 прокрутки столбцов для получения кода БИРС, у которого усилена устойчивость к ΑνΟΝ. Затем, демультиплексор 25 подаёт два или более кодовых разрядов кода БИРС, полученного посредством процесса замены, в качестве символа в секцию 26 отображения.

- 24 021966

Секция 26 отображения отображает символ из демультиплексора 25 в сигнальные точки, определённые способом модуляции ортогональной модуляции (многозначной модуляции), осуществляемой секцией 27 ортогональной модуляции.

В частности, секция 26 отображения отображает код ЙОРС из демультиплексора 25 в сигнальную точку, определённую системой модуляции, на плоскости Ю (созвездие 1Ц), определённой осью I, представляющей синфазную составляющую I, которая находится в фазе с несущей, и осью О. представляющей квадратурную составляющую Ц, которая ортогональна несущему колебанию.

Здесь, в качестве способа модуляции ортогональной модуляции, осуществляемого секцией 27 ортогональной модуляции, доступны способы модуляции, включающие в себя, например, способ модуляции, определённый стандартами ΌνΒ-Τ, т.е., например, ЦР8К (квадратурная фазовая манипуляция), 16ЦАМ (квадратурная амплитудная модуляция), 64ЦАМ, 256ЦАМ, 1024ЦАМ, 4096ЦАМ и т.д. Какой способ модуляции следует использовать для ортогональной модуляции, подлежащей осуществлению секцией 27 ортогональной модуляции, устанавливается заранее, например, в соответствии с эксплуатацией передающего устройства 11 оператором. Следует отметить, что секция 27 ортогональной модуляции может осуществлять некоторую иную ортогональную модуляцию, такую, например, как 4РАМ (импульсная амплитудная модуляция).

Символ, отображённый в сигнальную точку секцией 26 отображения, подаётся в секцию 27 ортогональной модуляции.

Секция 27 ортогональной модуляции осуществляет ортогональную модуляцию несущей в соответствии с сигнальной точкой (символом, отображённым в сигнальную точку) из секции 26 отображения и передаёт модулированный сигнал, полученный путём ортогональной модуляции по тракту связи 13 (фиг. 7).

Теперь, фиг. 9 иллюстрирует матрицу Н проверки на чётность, используемую при кодировании ЬЭРС секцией 21 кодирования ЬЭРС по фиг. 8.

Матрица Н проверки на чётность имеет структуру порождающей матрицы низкой плотности (БЭСМ) и может быть представлена выражением Н=[Н_А|Н_Т] из информационной матрицы Н_А части, соответствующей информационным разрядам, и матрицы Н_т чётности, соответствующей разрядам чётности, из числа кодовых разрядов кода ЬПРС (матрица, в которой элементы информационной матрицы Н_Аявляются элементами с левой стороны, а элементы матрицы Н_т чётности являются элементами с правой стороны).

Здесь, число разрядов информационных битов и число разрядов битов чётности из числа кодовых разрядов одного кода ЬПРС (одного кодового слова) называются длиной К информации и длиной М чётности, а число разрядов кодовых разрядов одного кода ЬЭРС называется длиной кода N (=К+М).

Длина К информации и длина М чётности, связанные с кодом ЬПРС некоторой длины N кода, зависят от скорости кодирования. При этом матрица Н проверки на чётность является матрицей, у которой количество строк х столбцов составляет МхК Затем, информационная матрица Н_А является матрицей размером Мх^ а матрица Н_т чётности является размером матрицей МхМ.

Фиг. 10 иллюстрирует матрицу Н_т чётности матрицы Н проверки на чётность для кода ЬПРС, предписанного в стандарте ΌνΒ-8.2 (и ΌνΒ-Τ.2).

Матрица Н_т чётности матрицы Н проверки на чётность для кода ЬОРС, предписанного в стандарте ΌνΒ-8.2, имеет лестничную структуру, в которой элементы со значением 1 размещены наподобие лестницы, как видно на фиг. 10. Вес строки этой матрицы Н_т чётности равен 1 в отношении первой строки, но равен 2 в отношении всех остальных строк. При этом вес столбца равен 1 в отношении последнего столбца, но равен 2 в отношении всех остальных столбцов.

Как описано выше, код ЬЭРС матрицы Н проверки на чётность, в которой матрица Н_т имеет лестничную структуру, может быть получен сразу с помощью матрицы Н проверки на чётность.

В частности, код ЬОРС (одно кодовое слово) представлен вектором с строки, а вектор столбца, полученный транспонированием вектора строки, представлен посредством с^т. Далее, часть информационных разрядов из вектора с строки, который является кодом ЬОРС, представлена вектором А строки, а часть разрядов чётности представлена вектором Т строки.

Здесь, в данном случае, вектор с строки может быть представлен выражением с=[А|Т] из вектора А строки в качестве информационных разрядов и вектора Т строки в качестве разрядов чётности (вектор строки, в котором элементы вектора А строки являются элементами с левой стороны, а элементы вектора Т строки являются элементами с правой стороны).

Для матрицы Н проверки на чётность и вектора с=[А|Т] строки в качестве кода ЬЭРС необходимо удовлетворять выражению Нс^т=0, где матрица Н_т чётности матрицы Н=[Н_А|Н_Т] проверки на чётность имеет такую лестничную структуру, как показанная на фиг. 10, вектор Т строки в качестве разрядов чётности, который образует вектор с=[А|Т] строки, который удовлетворяет выражению Нс^т=0, может быть найден последовательно путём установки на нуль одного за другим элементов в строке, начиная с элементов в первой строке вектора Нс^т столбца в выражении Нс^т=0.

Фиг. 11 иллюстрирует матрицу Н проверки на чётность кода ЬОРС и веса столбцов, определённых

- 25 021966 в стандарте ΌνΒ-δ.2 (и ΌνΒ-Τ.2).

В частности, часть А по фиг. 11 иллюстрирует матрицу Н проверки на чётность для кода ЬОРС, определённого в стандарте ΌνΒ-δ.2.

В отношении КХ столбцов из первого столбца матрицы Н проверки на чётность вес столбца равен X; в отношении следующих К3 столбцов вес столбца равен 3; в отношении следующих М-1 строк вес столбца равен 2; а в отношении последнего одного столбца вес столбца равен 1.

Здесь, КХ + К3 + М-1 + 1 равно длине N кода.

В стандарте ΌνΒ-δ.2 число КХ, К3 и М столбцов (длина чётности), а также вес столбцов предписаны таким образом, как видно в части В по фиг. 11.

В частности, часть В по фиг. 11 иллюстрирует числа КХ, К3 и М столбцов, а также вес X столбцов, связанные с различными скоростями кодирования кодов ΣΌΡί'.\ предписанных в стандарте ΌνΒ-δ.2.

В стандарте ΌνΒ-δ.2 предписаны коды ЬОРС длины N кода, равной 64.800 битов и 16.200 битов.

И, как видно в части В по фиг. 11, для кода ЬОРС, длина N кода которого равна 64.800 битов, предписаны 11 скоростей кодирования (номинальных скоростей) 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, а для кода ЬОРС, длина N кода которого равна 16.200 битов, предписаны 10 скоростей кодирования 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 и 8/9.

В отношении кодов ЬОРС известно, что кодовые разряды, соответствующие столбцу матрицы Н проверки на чётность, который имеет более высокий вес столбца, проявляют меньшую частоту появления ошибок.

Матрица Н проверки на чётность, предписанная в стандарте ΌνΒ-δ.2 и проиллюстрированная на фиг. 11, имеет такую тенденцию, что столбец ближе к головной стороне (левой стороне) имеет более высокий вес столбца. Соответственно, код ЬОРС, соответствующий этой матрице Н проверки на чётность, имеет такую тенденцию, что кодовый разряд ближе к началу является более высоким по устойчивости к ошибке (имеет более высокую устойчивость к ошибке), а кодовый разряд ближе к хвосту является более низким по устойчивости к ошибке.

Фиг. 12 иллюстрирует размещение 16 символов (сигнальных точек, соответствующих 16 символам) на плоскости 10, когда секцией 27 ортогональной модуляции по фиг. 8 осуществляется 16ЦАМ.

В частности, часть А по фиг. 12 иллюстрирует символы 16ЦАМ.

В 16ЦАМ один символ представляет 4 бита, и существует 16 (=2⁴) символов. Затем, эти 16 символов расположены так, что они образуют квадратную форму из 4x4 символа в направлении I х направлении О с центром в начале координат плоскости 10.

Теперь, если (1+1)-й бит из старшего значащего разряда в последовательности двоичных разрядов, представленной одним символом, представляется как у₁, тогда 4 бита, представленных одним символом 16ЦАМ, можно представить как биты у₀, у_ь у₂ и у₃ в порядке, начиная с самого значимого бита. Если способом модуляции является 16ЦАМ, то 4 кодовых разряда кода ЬОРС устанавливаются (отображаются в символической форме) в качестве символа (значения символа) из 4 битов у0-у3.

Часть В по фиг. 12 указывает разрядные границы, относящиеся к этим 4 битам (здесь и далее, бит называется также символьным разрядом) у₀-у₃, представленным символом 16ЦАМ.

Здесь, разрядная граница, связанная с символьным разрядом у₁, (ί=0, 1, 2, 3 на фиг. 12) удовлетворяет границе между символом, бит у₁ которого равен 0, и другим символом, бит у₁ которого равен 1.

Как видно из части В по фиг. 12, что касается самого значимого символьного разряда у₀ из числа 4 символьных разрядов у₀-у₃, представленных символом в 16ЦАМ, только одно местоположение по оси О на плоскости 1Ц составляет символьную границу, а что касается второго символьного разряда у! (второй из самого значимого бита), только одно местоположение по оси I на плоскости 10 составляет символьную границу.

Далее, что касается третьего символьного разряда у₂, то каждое из двух местоположений между первым и вторым столбцами и между третьим и четвёртым столбцами слева из 4x4 символов составляет границу.

Далее, что касается четвёртого символьного разряда у3, то каждое из двух местоположений между первой и второй строками и между третьей и четвёртой строками из 4x4 символов составляет границу.

Символьный разряд у₁, представленный символом, менее способен стать ошибочным и становится ниже по вероятности ошибки по мере того, как возрастает число символов, разнесённых от границы, но более способен стать ошибочным и становится выше по вероятности ошибок по мере того, как возрастает число символов, расположенных ближе к разрядной границе.

Если бит, который менее способен стать ошибочным (нечувствителен к ошибке), называется сильным битом, в бит, который более способен стать ошибочным (менее нечувствителен к ошибке), называется слабым битом, то относительно 4 символьных разрядов у₀-у₃, представленных символами в 160АМ, самый значимый символьный разряд у₀ и второй символьный разряд у₁ являются сильными битами, а третий символьный разряд у2 и четвёртый символьный разряд у3 являются слабыми битами.

Фиг. 13-15 иллюстрируют размещения 64 символов (сигнальных точек, соответствующих 64 символам) на плоскости 10, когда секцией 27 ортогональной модуляции по фиг. 8 осуществляется 640АМ.

- 26 021966

В 64ЦАМ один символ представляет 6 битов и существует 64 (=2⁶) символов. Далее, эти 64 символа размещены так, что они составляют квадрат из 8x8 символов в направлении I x направлении О с центром в начале координат плоскости 1Ц.

Символьные разряды, представленные одним символом в 64ЦАМ, могут быть представлены как биты у₀, у₁, у₂, у₃, у₄ и у₅ в порядке, начиная с самого значимого бита. Когда способом модуляции является 64ЦАМ, 6 кодовых разрядов кода БЭРС устанавливаются (отображаются в символьной форме) в качестве символа (значения символа) из 6 битов у₀-у₅.

Здесь, фиг. 13 указывает разрядные границы, относящиеся к самому значимому символьному разряду у₀ и второму символьному разряду у₁ из числа символьных разрядов у₀-у₅ символов в 64ЦАМ; фиг. 14 указывает разрядные границы, относящиеся к третьему символьному разряду у₂ и четвёртому символьному разряду у₃; а фиг. 15 указывает разрядные границы, относящиеся к пятому символьному разряду у₄ и шестому символьному разряду у₅.

Как видно на фиг. 13, число разрядных границ в отношении каждого из самого значимого символьного разряда у₀ и второго символьного разряда у₁ равно одному. При этом, как видно из фиг. 14, число разрядных границ в отношении каждого из третьего символьного разряда у2 и четвёртого символьного разряда у₃ равно двум; и как видно из фиг. 15, число разрядных границ в отношении каждого из пятого символьного разряда у₄ и шестого символьного разряда у₅ равно четырём.

Соответственно, среди символьных разрядов у₀-у₅ символов в 64ЦАМ самый значимый символьный разряд у₀ и второй символьный разряд у₁ являются самыми сильными битами, а третий символьный разряд у₂ и четвёртый символьный разряд у₃ являются вторыми сильными разрядами. Затем, пятый символьный разряд у₄ и шестой символьный разряд у₅ являются самыми слабыми битами.

Из фиг. 12 и далее из фиг. 13-15 можно видеть, что в отношении символьных разрядов символов ортогональной модуляции имеется такая тенденция, что бит высокого порядка является сильным битом, а бит низкого порядка является слабым битом.

Здесь, как описано выше со ссылкой на фиг. 11, код БИРС, выводимый из секции 21 кодирования БИРС (фиг. 8), включает в себя кодовые разряды, которые нечувствительны к ошибкам, и кодовые разряды, которые в меньшей степени нечувствительны к ошибкам.

При этом, как описано выше со ссылкой на фиг. 12-15, символьные разряды символов ортогональной модуляции, осуществляемой секцией 27 ортогональной модуляции, включают в себя сильные биты и слабые биты.

Соответственно, если кодовому разряду кода БИРС, который имеет низкую устойчивость к ошибке, назначен слабый символьный разряд символа ортогональной модуляции, то устойчивость к ошибке в целом падает.

Поэтому предложен перемежитель, который перемежает кодовые разряды кода БИРС так, что кодовые разряды кода БИРС, которые имеют низкую устойчивость к ошибке, назначаются сильным битам (символьным разрядам) символа ортогональной модуляции.

Демультиплексор 25 по фиг. 8 осуществляет обработку перемежителя.

Фиг. 16 представляет собой вид, иллюстрирующий обработку демультиплексора 25 по фиг. 8.

В частности, часть А по фиг. 16 показывает пример функционального выполнения демультиплексора 25.

Демультиплексор 25 включает в себя память 31 и секцию 32 замены.

В память 31 подаётся код БИРС из секции 21 кодирования БИРС.

Память 31 имеет ёмкость хранения для хранения тЬ битов в (горизонтальном) направлении строки и для хранения Ν/(ιηΠ) битов в (вертикальном) направлении столбца. Память 31 записывает подаваемые в неё кодовые разряды кода БИРС в направлении столбца и считывает кодовые разряды в направлении строки, а затем подаёт считанные кодовые разряды в секцию 32 замены.

Здесь, N (=длина К информации+длина М чётности) представляет длину кода для кода БИРС, как описано выше.

Помимо этого, т представляет число битов в кодовых разрядах кода БИРС, приходящихся на один символ, а Ь является заранее заданным положительным целым числом и представляет собой множитель для использования при перемножении т на это целое число. Демультиплексор 25 преобразует (отображает в символической форме) кодовые разряды кода БИРС в символы, как описано выше, и множитель Ь представляет число символов, полученных в некотором смысле за счёт однократного отображения в символической форме демультиплексором 25.

Часть А на фиг. 16 показывает пример выполнения демультиплексора 25, когда системой модуляции является 64ЦАМ и, соответственно, число т битов в кодовых разрядах кода БИРС на один символ равно 6 битов.

Далее, в части А по фиг. 16 множитель т равен 1 и, соответственно, память 31 имеет ёмкость хранения в Ν/^ 1^^ 1) битов в направлении столбца x направлении строки.

Здесь область хранения в памяти 31, которая проходит в направлении столбца и включает в себя один бит в направлении строки, называется далее соответственно столбцом. В части А по фиг. 16 память

- 27 021966 включает в себя шесть (=6х 1) столбцов.

Демультиплексор 25 осуществляет запись кодовых разрядов кода ШРС в направлении вниз с верха столбца, который образует память 31 (в направлении столбца), начиная с левого столбца к столбцу на правой стороне.

Затем, если запись кодовых разрядов заканчивается в самом нижнем разряде самого правого столбца, кодовые разряды считываются и выводятся в секцию 32 замены в блоке из 6 битов (тЬ битов) в направлении строки, начиная с первой строки всех столбцов, которые образуют память 31.

Секция 32 замены осуществляет процесс замены по замене позиции кодовых разрядов 6 битов из памяти 31 и выводит 6 битов, полученных заменой, в качестве 6 символьных разрядов у₀, у_ь у₂, у₃, у₄ и у₅, представляющих один символ 64ОАМ.

В частности, когда тЬ кодовых разрядов (здесь 6 битов) считываются в направлении строки из памяти 31, если ί-й бит (ί=0, 1, ..., тЬ-1) из самого значащего разряда из числа тЬ кодовых разрядов, считанных их памяти 31, представляется битом Ь,, тогда 6 кодовых разрядов, считанных в направлении строки из памяти 31, могут быть представлены как биты Ь₀, К, Ь₂, Ьз, Ь₄ и Ь₅ в порядке, начиная с самого значащего разряда.

Соотношение веса столбца, описанное выше со ссылкой на фиг. 11, приводит к тому, что кодовый разряд, расположенный в направлении бита Ь₀, является кодовым разрядом с высокой устойчивостью к ошибке, тогда как кодовый разряд в направлении бита Ь₅ является кодовым разрядом с низкой устойчивостью к ошибке.

Секция 32 замены осуществляет процесс замены по замене позиции 6 кодовых разрядов Ь₀-Ь₅ из памяти 31, так что кодовый разряд, который имеет низкую устойчивость к ошибке среди этих 6 кодовых разрядов Ь₀-Ь₅ из памяти 31, может быть назначен биту, который имеет высокую устойчивость среди символьных разрядов у₀-у₅ одного символа 64ОАМ.

Здесь, для способа замены по замене 6 кодовых разрядов Ь₀-Ь₅ из памяти 31 так, чтобы им были назначены 6 символьных разрядов у₀-у₅, представляющих один символ 64ОАМ, предложены различные системы.

Часть В на фиг. 16 иллюстрирует первый способ замены; часть С на фиг. 16 иллюстрирует второй способ замены; а часть Ό на фиг. 16 иллюстрирует третий способ замены.

В частях с В по фиг. 16 до Ό по фиг. 16 (аналогично также на фиг. 17, описанной далее), линейный сегмент, соединяющий между собой биты Ь₁ и у^, означает, что кодовый разряд Ь₁ назначен символьному разряду у символа (заменён в позицию символьного разряда у.,).

В качестве первого способа замены предложено принять один из трёх видов способов замены в части В по фиг. 16, а в качестве второго способа замены предложено принять один из двух видов способов замены в части С по фиг. 16.

В качестве третьего способа замены предложено выбрать и использовать шесть видов способов замены в части Ό по фиг. 16.

Фиг. 17 иллюстрирует пример выполнения демультиплексора 25 в случае, когда способом модуляции является 64ОАМ (соответственно, число т битов в кодовых разрядах кода ШРС.\ отображённых в один символ, равно 6 аналогично тому, как это имеет место на фиг. 16), а множитель Ь равен 2, а также иллюстрирует четвёртый способ замены.

Когда множитель Ь равен 2, память 31 имеет ёмкость хранения Ν/(6χ2)χ(6χ2) в направлении столбца х направлении строки и включает в себя 12 (=6х2) столбцов.

Часть А на фиг. 17 иллюстрирует порядок записи кода ШРС в память 31.

Демультиплексор 25 осуществляет запись кодовых разрядов кода ШРС в направлении вниз от верха столбца, который образует память 31 (в направлении столбца), начиная с левого столбца к столбцу на правой стороне, как описано здесь выше со ссылкой на фиг. 16.

Затем, если запись кодовых разрядов заканчивается в самом нижнем разряде самого правого столбца, кодовые разряды считываются и выводятся в секцию 32 замены в блоке из 12 битов (тЬ битов) в направлении строки, начиная с первой строки всех столбцов, которые образуют память 31.

Секция 32 замены осуществляет процесс замены по замене позиции кодовых разрядов 12 битов из памяти 31 в соответствии с четвёртым способом замены и выводит 12 битов, полученных заменой, в качестве 12 символьных разрядов, представляющих два символа 64ОАМ, в частности, в качестве 6 символьных разрядов у₀, у₁, у₂, у₃, у₄ и у₅, представляющих один символ 64ОАМ, и 6 символьных разрядов у₀, Υι, у₂, у₃, у₄ и у₅, представляющих следующий один символ.

Здесь, часть В на фиг. 17 иллюстрирует четвёртый способ замены для процесса замены секцией 32 замены в части А по фиг. 17.

Следует отметить, что когда множитель Ь равен 2 (аналогично также, и когда множитель Ь равен 3 или выше), в процессе замены тЬ кодовых разрядов назначаются тЬ символьным разрядам из Ь следующих друг за другом символов. В нижеследующем описании, в том числе в описании, данном со ссылкой на фиг. 17, (1+1)-й бит из самого значимого кодового разряда среди тЬ символьных разрядов в Ь следующих друг за другом символов представляется в качестве бита (символьного разряда) у! для удобства

- 28 021966 описания.

Кроме того, какой способ замены является оптимальным, т.е. какой способ замены обеспечивает улучшенную частоту появления ошибок в тракте связи Л\УСН различается в зависимости от скорости кодирования, длины кода и способа модуляции кода ЬИРС и т.д.

Теперь со ссылкой на фиг. 18-20 описывается перемежение чётности перемежителем 23 чётности по фиг. 8.

Фиг. 18 показывает граф (часть графа) Таннера для матрицы проверки на чётность кода ЬИРС.

Если множество узлов переменной (кодовых разрядов, соответствующих им), соединённых с узлом проверки, такие как два узла переменной, страдают от ошибки, такой как стирание, в одно и то же время, как показано на фиг. 18, то узел проверки возвращает сообщение равной вероятности, представляющее, что вероятность того, что значение может быть 0, и вероятность того, что значение может быть 1, равны друг другу для всех узлов переменной, соединённых с этим узлом проверки. Поэтому, если множество узлов переменной, соединённых с одним и тем же узлом проверки, поместить в состояние стирания или тому подобное в одно и то же время, качество декодирования ухудшается.

В данном случае, код ЬИРС, выводимый из секции 21 кодирования ЬИРС по фиг. 8 и предписанный в стандарте ΌνΒ-δ.2, является нерегулярным повторяющимся накапливаемым (ΙΚΑ) кодом, и матрица Н_Т чётности в матрице Н проверки на чётность имеет лестничную структуру, как показано на фиг. 10.

Фиг. 19 иллюстрирует матрицу Н_Т чётности с лестничной структурой и граф Таннера, соответствующий этой матрице Н_Т чётности.

В частности, часть А по фиг. 19 иллюстрирует матрицу Н_Т чётности с лестничной структурой, а часть В по фиг. 19 показывает граф Таннера, соответствующий матрице Н_Т чётности из части А по фиг. 19.

Когда матрица Н_Т чётности имеет лестничную структуру, в графе Таннера этой матрицы Н_Т чётности те узлы переменной кода ЬИРС, которые соответствуют столбцу элемента в матрице Н_Т чётности, имеющему значение 1 и сообщение которого находится с помощью смежных кодовых разрядов (битов чётности), соединены с одним и тем же узлом проверки.

Соответственно, если описанные выше смежные биты чётности помещены в ошибочное состояние за счёт пакетных ошибок, стирания или тому подобного, то, поскольку узел проверки соединён со множеством узлов переменной, соответствующих множеству битов чётности, которые стали ошибочными (узлы переменной, сообщения которых подлежат нахождению с помощью битов чётности), возвращает сообщение равной вероятности, извещающее о том, что вероятность того, что значение может быть равно 0, и вероятность того, что значение может быть равно 1, могут быть равны друг другу, в узлы переменной, соединённые с этим узлом проверки, качество декодирования ухудшается. Тогда, если длина пакета (число битов, которые стали ошибочными из-за пакетной ошибки) велика, качество декодирования ухудшается ещё более.

Поэтому, чтобы предотвратить ухудшение качества описанного выше декодирования, перемежитель 23 чётности (фиг. 8) осуществляет перемежение для перемежения битов чётности кода ЬИРС из секции 21 кодирования ЬИРС в позиции других битов чётности.

Фиг. 20 иллюстрирует матрицу Н_Т чётности в матрице Н проверки на чётность, соответствующей коду ЬИРС, после перемежения чётности, осуществлённой перемежителем 23 чётности по фиг. 8.

Здесь, информационная матрицы Н_А в матрице Н проверки на чётность, соответствующей коду ЬИРС, предписанному в стандарте ΌνΒ-δ.2 и выводимому из секции 21 кодирования ЬИРС, имеет циклическую структуру.

Эта циклическая структура означает структуру, в которой некоторый столбец совпадает с другим столбцом в циклически сдвинутом состоянии (повороте) и включает в себя, например, структуру, в которой для каждых Р столбцов позиции значения 1 в строках этих Р столбцов совпадают с позициями, в которых первый из Р столбцов циклически сдвинут в направлении столбца на значение, которое увеличивается пропорционально значению с|. полученному делением длины М чётности. В дальнейшем, число Р столбцов в циклической структуре называется здесь соответственно блочным числом столбцов.

В качестве кода ЬИРС, предписанного в стандарте ΌνΒ-δ.2 и выводимого из секции 21 кодирования ЬИРС, доступны два кода ЬИРС, включающие в себя коды с длиной N кода, равной 64.800 и 16.200 битов, как описано здесь выше со ссылкой на фиг. 11.

Теперь, если из двух разных кодов ЬИРС, длина N кода которых равна 64.800 и 16.200 битов, обратить внимание на код ЬИРС, длина N кода которого равна 64.800 битов, то доступны одиннадцать различных скоростей кодирования этого кода ЬИРС, длина N кода которого составляет 64.800 битов, как описано выше со ссылкой на фиг. 11.

В отношении кодов ЬИРС, длина N кода которых равна 64.800 битов и которые имеют одиннадцать различных скоростей кодирования, в стандарте ΌνΒ-δ.2 предписано, что число Р столбцов циклической структуры должно быть 360, что является одним из делителей длины М чётности, помимо 1 и М.

Далее, в отношении кодов ЬИРС, длина N кода которых равна 64.800 битов и которые имеют одиннадцать различных скоростей кодирования, длина М чётности имеет значение иное, нежели простые числа, и представляется выражением М=дхр=дх360, использующее значение д, которое различно в зави- 29 021966 симости от скорости кодирования. Соответственно, значение с| также является одним из делителей длины М чётности, помимо 1 и М, аналогично числу Р столбцов циклической структуры и получается делением длины М чётности на число Р столбцов циклической структуры (произведение Р и д, которые являются делителями длины М чётности, представляет собой длину М чётности).

Когда информационная длина представлена числом К, а целое число больше 0, но меньше Р представлено числом х, а целое число больше 0, но меньше с| представлено числом у, перемежитель 23 чётности перемежает в качестве перемежения чётности (К+дх+у+1)-й кодовый разряд из числа битов чётности, которые составляют от (К+1)-го до (К+М)-го битов кода ЬОРС из секции 21 кодирования ЬОРС, в позицию (К+Ру+х+1)-го кодового разряда.

Согласно такому перемежению чётности, поскольку узлы переменной (биты чётности, соответствующие этим узлам переменной), соединённые с одним и тем же узлом проверки, разнесены на расстояние, соответствующее числу Р столбцов циклической структуры - здесь на 360 битов, - то, когда длина пакетной ошибки меньше 360 битов, можно предотвратить такую ситуацию, что множество узлов переменной, соединённых с одним и тем же узлом проверки, получаются ошибочными в одно и то же время. В результате, устойчивость к пакетной ошибке можно улучшить.

Следует отметить, что код ШРС после перемежения чётности, при котором (К+дх+у+1)-й кодовый разряд перемежается в позицию (К+Ру+х+1)-го кодового разряда, совпадает с кодом БЭРС матрицы проверки на чётность (называемой здесь также преобразованной матрицей проверки на чётность), полученным заменой столбца при замене (К+дх+у+1)-го столбца исходной матрицы Н проверки на чётность на (К+Ру+х+1)-й столбец.

Далее, в матрице чётности преобразованной матрицы проверки на чётность, как видно из фиг. 20, появляется псевдоциклическая структура, у которой блок составляет Р столбцов (на фиг. 20 это 360 столбцов).

Здесь, псевдоциклическая структура означает структуру, которая имеет участок с циклической структурой за исключением её части. В столбце преобразованной матрицы проверки на чётность, полученном применением замены столбца, соответствующей перемежению чётности в матрице проверки на чётность кода ЬОРС, предписанного в стандарте ΌνΒ-δ.2, участок из 360 строкх360 столбцов (описанная ниже сдвинутая матрица) в правом верхнем участке короче на один элемент со значением 1 (который имеет значение 0). Поэтому преобразованная матрица проверки на чётность не имеет (полной) циклической структуры, но имеет псевдоциклическую структуру.

Следует отметить, что преобразованная матрица проверки на чётность по фиг. 20 представляет собой матрицу, в которой также замена строк для конфигурирования преобразованной матрицы проверки на чётность из описанной выше сконфигурированной матрицы применена к исходной матрице Н проверки на чётность в дополнение к замене столбцов, которая соответствует перемежению чётности.

Теперь, со ссылкой на фиг. 21-24 описывается перемежение прокрутки столбцов перемежителем 24 прокрутки столбцов по фиг. 8.

В передающем устройстве 11 по фиг. 8 два или более кодовых разрядов кода БЭРС передаются в качестве одного символа, как предписано выше, чтобы улучшить эффективность использования частот. В частности, например, когда 2 бита из кодовых разрядов используются для образования одного символа, то в качестве способа модуляции используется, например, ОРЗК, но когда 4 бита из кодовых разрядов используются для образования одного символа, то в качестве способа модуляции используется, например, 16рЛМ.

Когда при этом два или более кодовых разрядов передаются в качестве одного символа, то, если в некотором символе происходит стирание или тому подобное, все из кодовых разрядов (назначенных символьным разрядам) этого символа становятся ошибочными (стёртыми).

Соответственно, чтобы снизить вероятность того, что множество узлов переменной (кодовых разрядов, соответствующих этим узлам переменной), соединённых с одним и тем же узлом проверки, могут пострадать от стирания в одно и то же время, для улучшения качества при декодировании необходимо избегать того, чтобы узлы переменной, соответствующие кодовым разрядам одного символа, соединялись с одним и тем же узлом проверки.

При этом в матрице Н проверки на чётность кода ЬОРС, предписанного в стандарте ΌνΒ-δ.2 и выводимого из секции 21 кодирования ЬОРС, информационная матрица Н_А имеет циклическую структуру, а матрица Н_т имеет лестничную структуру, как описано выше. Тогда, в преобразованной матрице проверки на чётность, которая является матрицей проверки на чётность кода БЭРС после перемежения чётности, циклическая структура (точнее, псевдоциклическая структура, как описано выше) появляется также в матрице чётности, как описано на фиг. 20.

Фиг. 21 показывает преобразованную матрицу проверки на чётность.

В частности, часть А по фиг. 21 иллюстрирует преобразованную матрицу проверки на чётность матрицы Н проверки на чётность, которая имеет длину N кода, равную 64.800 битов, и скорость (г) кодирования, равную 3/4.

В части А по фиг. 21 позиция элемента со значением 1 в преобразованной матрице проверки на

- 30 021966 чётность обозначена точкой (·).

В части В по фиг. 21 показан процесс, осуществляемый демультиплексором 25 (фиг. 8) для кода БЭРС преобразованной матрицы проверки на чётность из части А по фиг. 21, т.е. код БЭРС после перемежения чётности.

В части В по фиг. 21 кодовые разряды кода БЭРС после перемежения чётности записываются в направлении столбца в четырёх столбцах, которые образуют память 31 демультиплексора 25 при использовании 16ЦАМ в качестве способа модуляции.

Кодовые разряды, записанные в направлении столбца в четырёх столбцах, которые образуют память 31, считываются в направлении строки в блоке из 4 битов, которые составляют один символ.

В этом случае, 4 кодовых разряда В₀, В!, В₂ и В₃, которые составляют один символ, иногда составляют кодовые разряды, соответствующие 1 и включённые в произвольную строку матрицы проверки на чётность после преобразования по части А фиг. 21, и в этом случае узлы переменной, соответствующие кодовым разрядам В₀, Βμ В₂ и В₃, соединены с одним и тем же узлом проверки.

Соответственно, когда эти 4 кодовых разряда В₀, Βμ В₂ и В₃ одного символа становятся кодовыми разрядами соответствуют 1 и включены в произвольную строку соответствующей матрицы проверки на чётность, если происходит стирание этого символа, то один и тот же узел проверки, к которому присоединены узлы переменной, соответствующие кодовым разрядам В₀, В!, В₂ и В₃, не может найти соответствующе сообщение. В результате ухудшается качество при декодировании.

Кроме того, в отношении скоростей кодирования иных, нежели скорость кодирования 3/4, множество кодовых разрядов, соответствующих множеству узлов переменной, соединённых с одним и тем же узлом проверки, иногда составляют один символ 16ЦАМ аналогично.

Поэтому перемежитель 24 прокрутки столбцов осуществляет перемежение прокрутки столбцов, в котором кодовые разряды кода БЭРС после перемежения чётности из перемежителя 23 чётности перемежаются так, что множество кодовых разрядов, соответствующих 1 и включённых в одну произвольную строку преобразованной матрицы проверки на чётность, не включаются в один символ.

Фиг. 22 представляет собой вид, иллюстрирующий перемежение прокрутки столбцов.

В частности, фиг. 22 иллюстрирует память 31 (фиг. 16 и 17) демультиплексора 25.

Память 31 имеет ёмкость хранения для хранения тЬ битов в (вертикальном) направлении столбца и хранит Ы/(тЬ) битов в (горизонтальном) направлении строки и включает в себя тЬ столбцов, как описано на фиг. 16. Далее, перемежитель 24 прокрутки столбцов записывает кодовые разряды кода БЭРС в направлении столбцов в память 31 и управляет начальной позицией записи, когда кодовые разряды считываются в направлении строки, для осуществления перемежения прокрутки столбцов.

В частности, перемежитель 24 прокрутки столбцов соответствующим образом изменяет начальную позицию записи, в которой должна начинаться запись кодовых разрядов для каждого из множества столбцов, так что множество кодовых разрядов, считанных в направлении строки и использованных для получения одного символа, могут не стать кодовыми разрядами, соответствующими 1 и включёнными в одну произвольную строку преобразованной матрицы проверки на чётность (переставляет кодовые разряды кода БЭРС так, что множество кодовых разрядов, соответствующих 1 и включённых в одну произвольную строку матрицы проверки на чётность, могут не включаться в один и тот же символ).

Здесь, фиг. 22 показывает пример конфигурации памяти 21, когда способом модуляции является 16ЦАМ и, помимо того, описанный выше со ссылкой на фиг. 16 множитель Ь равен 1. Соответственно, число т битов в кодовых разрядах кода ЬОРС, приходящихся на один символ, составляет 4 бита, а память 31 образована из четырёх (=тЬ) столбцов.

Перемежитель 24 прокрутки столбцов (вместо демультиплексора 25, показанного на фиг. 16) осуществляет запись кодовых разрядов кода БЭРС в направлении вниз (направление столбца) сверху в четыре столбца, которые образуют память 31, начиная с левого столбца к столбцу на правой стороне.

Затем, когда запись кодовых разрядов заканчивается в самом правом столбце, перемежитель 24 прокрутки столбцов считывает кодовые разряды в блоке по 4 бита (тЬ битов) в направлении строки, начиная с первой строки всех столбцов, которые образуют память 31, и выводит эти кодовые разряды в качестве кода БЭРС после перемежения прокрутки столбцов в секцию 32 замены (фиг. 16 и 17) демультиплексора 25.

Однако, если адрес головной (самой верхней) позиции каждого столбца представлен 0 и адреса позиций в направлении столбца представлены целыми числами в убывающем порядке, то перемежитель 24 прокрутки столбцов устанавливает для самого левого столбца начальную позицию записи в позицию, адрес которой равен 0; устанавливает для второго столбца (слева) начальную позицию записи в позицию, адрес которой равен 2; устанавливает для третьего столбца начальную позицию записи в позицию, адрес которой равен 4; и устанавливает для четвёртого столбца начальную позицию записи в позицию, адрес которой равен 7.

Следует отметить, что в отношении столбцов, для которых начальная позиция записи является любой иной позицией, нежели позиция, адрес которой равен 0, после того, как кодовые разряды записаны в самую нижнюю позицию, позиция записи возвращается на верх (в позицию, адрес которой равен 0), и осуществляется запись в позицию, непосредственно предшествующую начальной позиции записи. После

- 31 021966 этого осуществляется запись в следующий (правый) столбец.

При осуществлении такого перемежения прокрутки столбцов, как описано выше, может быть предотвращена такая ситуация, что множество кодовых разрядов, соответствующих множеству узлов переменной, соединённых с одним и тем же узлом проверки, составляют один символ 160АМ (включены в один и тот же символ), в отношении кодов ЬОРС всех скоростей кодирования, длина N кода которых составляет 64.800, как предписано в стандарте ΌνΒ-δ.2, а в результате можно улучшить качество при декодировании в тракте связи, который обеспечивает стирание.

Фиг. 23 иллюстрирует число столбцов памяти 31, необходимых для перемежения прокрутки столбцов, и адреса начальной позиции записи для каждого способа модуляции в отношении кодов ЬОРС одиннадцати различных скоростей кодирования с длиной N кода, равной 64.800, как предписано стандартом ΌνΒ-δ.2.

Когда множитель Ь равен 1, а кроме того, поскольку, например, в качестве способа модуляции принята ОР8К. число т битов одного символа равно 2 бита, то, согласно фиг. 23, память 31 имеет два столбца для хранения 2x1 (=тЬ) битов в направлении строки и хранит 64.800/(2x1) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двух столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, а начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 2.

Следует отметить, что множитель Ь равен 1, например, когда один из первого-третьего способов замены по фиг. 16 принят в качестве способа замены в процессе замены в демультиплексоре 25 (фиг. 8) или в подобном случае.

Когда множитель Ь равен 2 и, кроме того, поскольку, например, в качестве способа модуляции принята ОР8К, число т битов одного символа равно 2 бита, то, согласно фиг. 23, память 31 имеет четыре столбца для хранения 2x2 (=тЬ) битов в направлении строки и хранит 64.800/(2x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из четырёх столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 4, а начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 7.

Следует отметить, что множитель Ь равен 2, например, когда четвёртый способ замены по фиг. 16 принят в качестве способа замены в процессе замены в демультиплексоре 25 (фиг. 8).

Когда множитель Ь равен 1 и, кроме того, поскольку, например, в качестве способа модуляции принята 160АМ, число т битов одного символа равно 4 бита, то, согласно фиг. 23, память 31 имеет четыре столбца для хранения 4x1 (=тЬ) битов в направлении строки и хранит 64.800/(4x1) битов в направлении столбца.

Когда множитель Ь равен 2 и, кроме того, поскольку, например, в качестве способа модуляции принята 160АМ, число т битов одного символа равно 4 бита, то, согласно фиг. 23, память 31 имеет восемь столбцов для хранения 4x2 (=тЬ) битов в направлении строки и хранит 64.800/(4x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из восьми столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 4, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 4, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 7, а начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 7.

Когда множитель Ь равен 1 и, кроме того, поскольку, например, в качестве способа модуляции принята 64ОАМ, число т битов одного символа равно 6 битов, то, согласно фиг. 23, память 31 имеет шесть столбцов для хранения 6x 1 (=тЬ) битов в направлении строки и хранит 64.800/(6^ 1) битов в направлении столбца.

Тогда, начальная позиция записи для первого из шести столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для третьего столбца устанавливается в позицию, адрес

- 32 021966 которой равен 5, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 9, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 10, а начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 13.

Когда множитель Ь равен 2 и, кроме того, поскольку, например, в качестве способа модуляции принята 64ОАМ. число т битов одного символа равно 6 битов, то, согласно фиг. 23, память 31 имеет двенадцать столбцов для хранения 6x2 (=тЬ) битов в направлении строки и хранит 64.800/(6x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двенадцати столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 4, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 4, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 7, начальная позиция записи для одиннадцатого столбца устанавливается в позицию, адрес которой равен 8, а начальная позиция записи для двенадцатого столбца устанавливается в позицию, адрес которой равен 9.

Когда множитель Ь равен 1 и, кроме того, поскольку, например, в качестве способа модуляции принята 256ОАМ, число т битов одного символа равно 8 битов, то, согласно фиг. 23, память 31 имеет восемь столбцов для хранения 8x1 (=тЬ) битов в направлении строки и хранит 64.800/(8x1) битов в направлении столбца.

Когда множитель Ь равен 2 и, кроме того, поскольку, например, в качестве способа модуляции принята 256ОАМ, число т битов одного символа равно 8 битов, то, согласно фиг. 23, память 31 имеет шестнадцать столбцов для хранения 8x2 (=тЬ) битов в направлении строки и хранит 64.800/(8x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из шестнадцати столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 7, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 15, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен 16, начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 20, начальная позиция записи для одиннадцатого столбца устанавливается в позицию, адрес которой равен 22, начальная позиция записи для двенадцатого столбца устанавливается в позицию, адрес которой равен 22, начальная позиция записи для тринадцатого столбца устанавливается в позицию, адрес которой равен 27, начальная позиция записи для четырнадцатого столбца устанавливается в позицию, адрес которой равен 27, начальная позиция записи для пятнадцатого столбца устанавливается в позицию, адрес которой равен 28, а начальная позиция записи для шестнадцатого столбца устанавливается в позицию, адрес которой равен 32.

Когда множитель Ь равен 1 и, кроме того, поскольку, например, в качестве способа модуляции принята 1024ОАМ, число т битов одного символа равно 10 битов, то, согласно фиг. 23, память 31 имеет десять столбцов для хранения 10x1 (=тЬ) битов в направлении строки и хранит 64.800/(10x1) битов в направлении столбца.

Тогда, начальная позиция записи для первого из десяти столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в пози- 33 021966 цию, адрес которой равен 3, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 6, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 8, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 11, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 13, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 15, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 17, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен 18, а начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 20.

Когда множитель Ь равен 2 и, кроме того, поскольку, например, в качестве способа модуляции принята 1024ОЛМ. число т битов одного символа равно 10 битов, то, согласно фиг. 23, память 31 имеет двадцать столбцов для хранения 10x2 (=тЬ) битов в направлении строки и хранит 64.800/(10x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двадцати столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 1, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 4, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 6, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 6, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 9, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен

13, начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 14, начальная позиция записи для одиннадцатого столбца устанавливается в позицию, адрес которой равен

14, начальная позиция записи для двенадцатого столбца устанавливается в позицию, адрес которой равен 16, начальная позиция записи для тринадцатого столбца устанавливается в позицию, адрес которой равен 21, начальная позиция записи для четырнадцатого столбца устанавливается в позицию, адрес которой равен 21, начальная позиция записи для пятнадцатого столбца устанавливается в позицию, адрес которой равен 23, начальная позиция записи для шестнадцатого столбца устанавливается в позицию, адрес которой равен 25, начальная позиция записи для семнадцатого столбца устанавливается в позицию, адрес которой равен 25, начальная позиция записи для восемнадцатого столбца устанавливается в позицию, адрес которой равен 26, начальная позиция записи для девятнадцатого столбца устанавливается в позицию, адрес которой равен 28, а начальная позиция записи для двадцатого столбца устанавливается в позицию, адрес которой равен 30.

Когда множитель Ь равен 1 и, кроме того, поскольку, например, в качестве способа модуляции принята 4096ОЛМ, число т битов одного символа равно 12 битов, то, согласно фиг. 23, память 31 имеет двенадцать столбцов для хранения 12x1 (=тЬ) битов в направлении строки и хранит 64.800/(12x1) битов в направлении столбца.

Когда множитель Ь равен 2 и, кроме того, поскольку, например, в качестве способа модуляции принята 4096ОЛМ, число т битов одного символа равно 12 битов, то, согласно фиг. 23, память 31 имеет двадцать четыре столбца для хранения 12x2 (=тЬ) битов в направлении строки и хранит 64.800/(12x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двадцати четырёх столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 8, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 8, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 8, начальная позиция записи для шестого столбца устанавливается в позицию,

- 34 021966 адрес которой равен 8, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 10, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 10, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен 10, начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 12, начальная позиция записи для одиннадцатого столбца устанавливается в позицию, адрес которой равен 13, начальная позиция записи для двенадцатого столбца устанавливается в позицию, адрес которой равен 16, начальная позиция записи для тринадцатого столбца устанавливается в позицию, адрес которой равен 17, начальная позиция записи для четырнадцатого столбца устанавливается в позицию, адрес которой равен 19, начальная позиция записи для пятнадцатого столбца устанавливается в позицию, адрес которой равен 21, начальная позиция записи для шестнадцатого столбца устанавливается в позицию, адрес которой равен 22, начальная позиция записи для семнадцатого столбца устанавливается в позицию, адрес которой равен 23, начальная позиция записи для восемнадцатого столбца устанавливается в позицию, адрес которой равен 26, начальная позиция записи для девятнадцатого столбца устанавливается в позицию, адрес которой равен 37, начальная позиция записи для двадцатого столбца устанавливается в позицию, адрес которой равен 39, начальная позиция записи для двадцать первого столбца устанавливается в позицию, адрес которой равен 40, начальная позиция записи для двадцать второго столбца устанавливается в позицию, адрес которой равен 41, начальная позиция записи для двадцать третьего столбца устанавливается в позицию, адрес которой равен 41, а начальная позиция записи для двадцать четвёртого столбца устанавливается в позицию, адрес которой равен 41.

Фиг. 24 иллюстрирует число столбцов памяти 31, необходимых для перемежения прокрутки столбцов, и адрес начальной позиции записи для каждого способа модуляции в отношении кодов Ь-ЭРС десяти различных скоростей кодирования с длиной N кода, равной 16.200, как предписано стандартом ΌνΒ-δ.2.

Когда множитель Ь равен 1, а кроме того, поскольку, например, в качестве способа модуляции принята ОР8К. число т битов одного символа равно 2 бита, то, согласно фиг. 24, память 31 имеет два столбца для хранения 2x1 (=тЬ) битов в направлении строки и хранит 16.200/(2x1) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двух столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, а начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0.

Когда множитель Ь равен 2, а кроме того, поскольку, например, в качестве способа модуляции принята ЦР8К, число т битов одного символа равно 2 бита, то, согласно фиг. 24, память 31 имеет четыре столбца для хранения 2x2 (=тЬ) битов в направлении строки и хранит 16.200/(2x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из четырёх столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 3, а начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 3.

Когда множитель Ь равен 1, а кроме того, поскольку, например, в качестве способа модуляции принята 16ЦЛМ, число т битов одного символа равно 4 бита, то, согласно фиг. 24, память 31 имеет четыре столбца для хранения 4x1 (=тЬ) битов в направлении строки и хранит 16.200/(4x1) битов в направлении столбца.

Когда множитель Ь равен 2, а кроме того, поскольку, например, в качестве способа модуляции принята 16ЦЛМ, число т битов одного символа равно 4 бита, то, согласно фиг. 24, память 31 имеет восемь столбцов для хранения 4x2 (=тЬ) битов в направлении строки и хранит 16.200/(4x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из восьми столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 1, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 7, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 20, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 20, а начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 21.

Когда множитель Ь равен 1, а кроме того, поскольку, например, в качестве способа модуляции при- 35 021966 нята 64ЦЛМ, число т битов одного символа равно 6 битов, то, согласно фиг. 24, память 31 имеет шесть столбцов для хранения 6х 1 (=тЬ) битов в направлении строки и хранит 16.200/(6х 1) битов в направлении столбца.

Тогда, начальная позиция записи для первого из шести столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 7, а начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 7.

Когда множитель Ь равен 2, а кроме того, поскольку, например, в качестве способа модуляции принята 64ЦЛМ, число т битов одного символа равно 6 битов, то, согласно фиг. 24, память 31 имеет двенадцать столбцов для хранения 6x2 (=тЬ) битов в направлении строки и хранит 16.200/(6x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двенадцати столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 6, начальная позиция записи для одиннадцатого столбца устанавливается в позицию, адрес которой равен 7, а начальная позиция записи для двенадцатого столбца устанавливается в позицию, адрес которой равен 7.

Когда множитель Ь равен 1, а кроме того, поскольку, например, в качестве способа модуляции принята 256ЦЛМ, число т битов одного символа равно 8 битов, то, согласно фиг. 24, память 31 имеет восемь столбцов для хранения 8x1 (=тЬ) битов в направлении строки и хранит 16.200/(8x1) битов в направлении столбца.

Когда множитель Ь равен 1, а кроме того, поскольку, например, в качестве способа модуляции принята 1024ЦЛМ, число т битов одного символа равно 10 битов, то, согласно фиг. 24, память 31 имеет десять столбцов для хранения 10x1 (=тЬ) битов в направлении строки и хранит 16.200/(10x1) битов в направлении столбца.

Тогда, начальная позиция записи для первого из десяти столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 1, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 3, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 4, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 4, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен 5, а начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 7.

Когда множитель Ь равен 2, а кроме того, поскольку, например, в качестве способа модуляции принята 1024ЦЛМ, число т битов одного символа равно 10 битов, то, согласно фиг. 24, память 31 имеет двадцать столбцов для хранения 10x2 (=тЬ) битов в направлении строки и хранит 16.200/(10x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двадцати столбцов памяти 31 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для третьего столбца устанавливается в позицию,

- 36 021966 адрес которой равен 0, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для одиннадцатого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для двенадцатого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для тринадцатого столбца устанавливается в позицию, адрес которой равен 5, начальная позиция записи для четырнадцатого столбца устанавливается в позицию, адрес которой равен 7, начальная позиция записи для пятнадцатого столбца устанавливается в позицию, адрес которой равен 7, начальная позиция записи для шестнадцатого столбца устанавливается в позицию, адрес которой равен 7, начальная позиция записи для семнадцатого столбца устанавливается в позицию, адрес которой равен 7, начальная позиция записи для восемнадцатого столбца устанавливается в позицию, адрес которой равен 8, начальная позиция записи для девятнадцатого столбца устанавливается в позицию, адрес которой равен 8, а начальная позиция записи для двадцатого столбца устанавливается в позицию, адрес которой равен 10.

Когда множитель Ь равен 1, а кроме того, поскольку, например, в качестве способа модуляции принята 4096ЦЛМ, число т битов одного символа равно 12 битов, то, согласно фиг. 24, память З1 имеет двенадцать столбцов для хранения 12x1 (=тЬ) битов в направлении строки и хранит 16.200/(12x1) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двенадцати столбцов памяти З1 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен З, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен З, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен З, начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 6, начальная позиция записи для одиннадцатого столбца устанавливается в позицию, адрес которой равен 7, а начальная позиция записи для двенадцатого столбца устанавливается в позицию, адрес которой равен 7.

Когда множитель Ь равен 2, а кроме того, поскольку, например, в качестве способа модуляции принята 4096ЦЛМ, число т битов одного символа равно 12 битов, то, согласно фиг. 24, память З1 имеет двадцать четыре столбца для хранения 12x2 (=тЬ) битов в направлении строки и хранит 16.200/(12x2) битов в направлении столбца.

Тогда, начальная позиция записи для первого из двадцати четырёх столбцов памяти З1 устанавливается в позицию, адрес которой равен 0, начальная позиция записи для второго столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для третьего столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для четвёртого столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для пятого столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для шестого столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для седьмого столбца устанавливается в позицию, адрес которой равен 0, начальная позиция записи для восьмого столбца устанавливается в позицию, адрес которой равен 1, начальная позиция записи для девятого столбца устанавливается в позицию, адрес которой равен 1, начальная позиция записи для десятого столбца устанавливается в позицию, адрес которой равен 1, начальная позиция записи для одиннадцатого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для двенадцатого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для тринадцатого столбца устанавливается в позицию, адрес которой равен 2, начальная позиция записи для четырнадцатого столбца устанавливается в позицию, адрес которой равен З, начальная позиция записи для пятнадцатого столбца устанавливается в позицию, адрес которой равен 7, начальная позиция записи для шестнадцатого столбца устанавливается в позицию, адрес которой равен 9, начальная позиция записи для семнадцатого столбца устанавливается в позицию, адрес которой равен 9, начальная позиция записи для восемнадцатого столбца устанавливается в позицию, адрес которой равен 9, начальная позиция записи для девятнадцатого столбца устанавливается в позицию, адрес которой равен 10, начальная позиция записи для двадцатого столбца устанавливается в позицию, адрес которой равен 10, начальная позиция записи для двадцать первого столбца устанавливается в позицию, адрес которой равен 10, начальная позиция записи для двадцать второго столбца уста- З7 021966 навливается в позицию, адрес которой равен 10, начальная позиция записи для двадцать третьего столбца устанавливается в позицию, адрес которой равен 10, а начальная позиция записи для двадцать четвёртого столбца устанавливается в позицию, адрес которой равен 11.

Теперь, со ссылкой на блок-схему алгоритма по фиг. 25, описывается процесс передачи, осуществляемый передающим устройством 11 по фиг. 8.

Секция 21 кодирования ЬОРС ожидает, чтобы на неё были поданы объектные данные, и на этапе 8101 кодирует эти объектные данные к коды ЬОРС и подаёт эти коды ЬОРС в битовый перемежитель 22. После этого обработка переходит к этапу 8102.

На этапе 8102 битовый перемежитель 22 осуществляет битовое перемежение для кодов ЬОРС из секции 21 кодирования ЬОРС и подаёт в секцию 26 отображения символ, в котором символически отображены коды ЬОРС после перемежения. После этого обработка переходит в этапу 8103.

В частности, на этапе 8102 перемежитель 23 чётности в битовом перемежеителе 22 осуществляет перемежение чётности для кодов ЬОРС из секции 21 кодирования ЬОРС и подаёт эти коды ЬОРС после перемежения чётности в перемежитель 24 прокрутки столбцов.

Перемежитель 24 прокрутки столбцов осуществляет перемежение прокрутки столбцов для кодов ЬОРС из перемежителя 23 чётности и подаёт результат перемежения прокрутки столбцов в демультиплексор 25.

Демультиплексор 25 осуществляет процесс замены по замене кодовых разрядов кода ЬОРС после перемежения прокрутки столбцов перемежителем 24 прокрутки столбцов и преобразует кодовые разряды после этой замены в символьные разряды (биты, представляющие символы) символов.

Здесь, процесс замены демультиплексором 25 может осуществляться в соответствии с первымчетвёртым способами замены, описанными выше со ссылкой на фиг. 16 и 17, а помимо этого, может осуществляться в соответствии с правилом назначения. Правило назначения представляет собой правило для назначения кодовых разрядов кода ЬОРС символьным разрядам, представляющим символы, а подробности этого правила назначения описываются далее.

Символы, полученные процессом замены посредством мультиплексора 25, подаются из демультиплексора 25 в секцию 26 отображения.

На этапе 8103 секция 26 отображения отображает символ из демультиплексора 25 в сигнальные точки, определяемые способом модуляции для ортогональной модуляции, осуществляемой секцией 27 ортогональной модуляции, и подаёт отображённый символ в секцию 27 ортогональной модуляции. Затем обработка переходит к этапу 8104.

На этапе 8104 секция 27 ортогональной модуляции осуществляет ортогональную модуляцию несущей в соответствии с сигнальными точками из секции 26 отображения. Затем обработка переходит к этапу 8105, на котором передаётся модулированный сигнал, полученный в результате ортогональной модуляции, после чего обработка заканчивается.

Следует отметить, что процесс передачи по фиг. 25 осуществляется по магистрали неоднократно.

За счёт осуществления перемежения чётности и перемежения прокрутки столбцов, как описано выше, может быть улучшена устойчивость к стиранию или пакетных ошибкам, когда множество кодовых разрядов в кодах ЬОРС передаются как один символ.

Здесь, хотя перемежитель 23 чётности, который является блоком для осуществления перемежения чётности, и перемежитель 24 прокрутки столбцов, который является блоком для перемежения прокрутки столбцов, на фиг. 8 выполнены отдельно друг от друга для удобства описания, перемежитель 23 чётности и перемежитель 24 прокрутки столбцов могут в иных случаях выполняться как единый блок.

В частности, как перемежение чётности, так и перемежение прокрутки столбцов могут осуществляться путём записи и считывания кодовых разрядов в память и из памяти и могут быть представлены матрицей для преобразования адресов (адресов записи), в которые должна осуществляться запись кодовых разрядов, в адреса (адреса считывания), из которых должно осуществляться считывание кодовых разрядов.

Соответственно, если матрица, полученная перемножением матрицы, представляющей перемежение чётности, и матрицы, представляющей перемежение прокрутки столбцов, найдена заранее, то, если эта матрица используется для преобразования кодовых разрядов, тогда можно получить результат, в котором осуществляется перемежение чётности, а затем коды ЬОРС после перемежения чётности перемежаются с прокруткой столбцов.

Далее, в дополнение к перемежителю 23 чётности и перемежителю 24 прокрутки столбцов, может быть объединён и демультиплексор 25.

В частности, процесс замены, осуществляемый демультиплексором 25, может быть представлен матрицей для преобразования адреса записи в памяти 31 для хранения кода ЬОРС, в адрес считывания.

Соответственно, если матрица, полученная перемножением матрицы, представляющей перемежение чётности, другой матрицы, представляющей перемежение прокрутки столбцов, и ещё одной матрицы, представляющей процесс замены, найдена заранее, тогда перемежение чётности, перемежение прокрутки столбцов и процесс замены могут осуществляться совместно посредством найденной матрицы.

Следует отметить, что можно осуществлять только одно из перемежения чётности и перемежения

- 38 021966 прокрутки столбцов или не осуществлять ни одного.

Теперь, со ссылкой на фиг. 26-28, описывается моделирование, осуществлённое в отношении передающего устройства 11 по фиг. 8 для измерения частоты появления ошибок (частота появления ошибочных битов).

Это моделирование осуществлялось с использованием тракта связи, который имеет дрожания, соотношение полезного и мешающего сигналов Ό/υ которых составляет 0 дБ.

Фиг. 26 показывает модель тракта связи, принятую при моделировании.

В частности, часть А по фиг. 26 показывает модель дрожания, принятую при моделировании.

Вместе с тем, часть В по фиг. 26 показывает модель тракта связи, который имеет дрожание, представленное моделью из части А по фиг. 26.

Следует отметить, что в части В по фиг. 26 Н представляет модель дрожания в части А по фиг. 26. Далее, в части В по фиг. 26 N представляет помехи между несущими (1С1), а при моделировании ожидаемая величина Ε[Ν²] мощности аппроксимировалась аддитивным белым гауссовым шумом (Λ\νθΝ).

Фиг. 27 и 28 иллюстрируют соотношения между частотой появления ошибок, полученной при моделировании, и доплеровской частотой Г_а дрожания.

Следует отметить, что фиг. 27 иллюстрирует соотношение между частотой появления ошибок и доплеровской частотой Г_а, когда способом модуляции является 16ЦАМ, а скорость кодирования (г) равна (3/4) и, кроме того, способом замены является первый способ замены. При этом фиг. 28 иллюстрирует соотношение между частотой появления ошибок и доплеровской частотой Г_а, когда способом модуляции является 64ЦАМ, а скорость кодирования (г) равна (5/6) и, кроме того, способом замены является первый способ замены.

Далее, на фиг. 27 и 28 кривая, нарисованная жирной линией, обозначает соотношение между частотой появления ошибок и доплеровской частотой Га, когда осуществлялись все из перемежения чётности, перемежения прокрутки столбцов и процесса замены, а кривая, нарисованная тонкой линией, обозначает соотношение между частотой появления ошибок и доплеровской частотой Г_а, когда осуществлялся только процесс замены из числа перемежения чётности, перемежения прокрутки столбцов и процесса замены.

На обеих фиг. 27 и 28 можно увидеть, что частота появления ошибок улучшается (уменьшается), когда осуществляются все из перемежения чётности, перемежения прокрутки столбцов и процесса замены, а не когда осуществляется только процесс замены.

Теперь секция 21 кодирования БЭРС по фиг. 8 описывается далее.

Как описано со ссылкой на фиг. 11, в стандарте ΌΥΒ-δ.2 предписано кодирование БЭРС двух различных длин N кода из 64.800 битов и 16.200 битов.

Предписаны также, для кода БОРС. длина N которого равна 64.800 битов, 11 скоростей кодирования: 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, а для кода БОРС, длина N кода которого равна 16.200, предписаны 10 скоростей кодирования: 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 и 8/9 (часть В на фиг. 11).

Секция 21 кодирования БОРС осуществляет кодирование (кодирование с исправлением ошибок) в коды БОРС с различными скоростями кодирования, длина N кода которых составляет 64.800 битов или 16.200 битов, в соответствии с матрицей Н проверки на чётность, подготовленной для каждой длины N кода и для каждой скорости кодирования.

Фиг. 29 показывает пример конфигурации секции 21 кодирования БОРС по фиг. 8.

Секция 21 кодирования БОРС включает в себя блок 601 проведения кодирования и блок 602 хранения.

Блок 601 проведения кодирования включает в себя узел 611 установки скорости кодирования, узел 612 считывания таблицы начальных значений, узел 613 получения матрицы проверки на чётность, узел 614 считывания информационных разрядов, узел 615 математической операции кодирования чётности и узел 616 управления и осуществляет кодирование БОРС объектных данных, поданных в секцию 21 кодирования БОРС, и подаёт код БОРС, полученный в результате кодирования БОРС, в битовый перемежитель 22 (фиг. 8).

В частности, узел 611 установки скорости кодирования устанавливает длину N кода и скорость кодирования для кодов БОРС, например, в ответ на действие оператора.

Узел 612 считывания таблицы начальных значений считывает описанную далее таблицу начальных значений матрицы проверки на чётность, которая соответствует длине N кода и скорости кодирования, установленным узлом 611 установки скорости кодирования, из блока 602 хранения.

Узел 613 получения матрицы проверки на чётность на основе таблицы начальных значений матрицы проверки на чётность, считанной узлом 612 считывания таблицы начальных значений, помещает элементы со значением 1 информационной матрицы Н_А, соответствующей информационной длине К (=длина N кода - длина М чётности), соответствующей длине N кода и скорости кодирования, установленным узлом 611 установки скорости кодирования, в период из 360 столбцов (блочное число Р столбцов циклической структуры) в направлении столбца для получения матрицы Н проверки на чётность, и сохраняет эту матрицу Н проверки на чётность в блок 602 хранения.

- 39 021966

Узел 614 считывания информационных разрядов считывает (извлекает) информационные разряды для информационной длины К из объектных данных, поданных в секцию 21 кодирования ЬОРС.

Узел 615 математической операции кодирования чётности считывает матрицу Н проверки на чётность, полученную узлом 613 получения матрицы проверки на чётность из блока 602 хранения, и вычисляет биты чётности, соответствующие информационным разрядам, считанным узлом 614 считывания информационных разрядов, в соответствии с заранее заданным выражением для получения кодового слова (кода ЬОРС).

Узел 616 управления управляет блоками, которые составляют блок 601 проведения кодирования.

В блоке 602 хранения хранятся множество таблиц начальных значений матриц проверки на чётность и т.д., по отдельности соответствующих множеству скоростей кодирования, показанных на фиг. 11 в отношении одних из двух длин N кода двух кодов длиной N в 64.800 битов и 16.200 битов. Далее, блок 602 хранения временно сохраняет данные, необходимые для обработки в блоке 601 проведения кодирования.

Фиг. 30 представляет собой блок-схему алгоритма, иллюстрирующую процесс приёма, осуществляемый приёмным устройством 12 по фиг. 29.

На этапе δ201 узел 611 установки скорости кодирования находит (устанавливает) длину N кода и скорость г кодирования для осуществления кодирования ЬОРС.

На этапе δ202 узел 612 считывания таблицы начальных значений считывает из блока 602 хранения заранее заданную таблицу начальных значений матрицы проверки на чётность, соответствующую длине N кода и скорости г кодирования, найденным узлом 611 установки скорости кодирования.

На этапе δ203 узел 613 получения матрицы проверки на чётность находит (получает) матрицу Н проверки на чётность для кода ЬОРС, имеющего длину N кода и скорость г кодирования, найденные узлом 611 установки скорости кодирования, с помощью таблицы начальных значений матрицы проверки на чётность, считанной из блока 602 хранения узлом 612 считывания начальных значений, и подаёт матрицу Н проверки на чётность в блок 602 хранения для сохранения.

На этапе δ204 узел 614 считывания информационных разрядов считывает информационные разряды информационной длины К (=^г), соответствующей длине К кода и скорости г кодирования, найденным узлом 611 установки скорости кодирования из числа объектных данных, поданных в секцию 21 кодирования ЬОРС, и считывает матрицу Н проверки на чётность, найденную узлом 613 получения матрицы проверки на чётность из блока 602 хранения, и подаёт информационные разряды и матрицу Н проверки на чётность в узел 615 математической операции кодирования чётности.

На этапе δ205 узел 615 математической операции кодирования чётности последовательно выполняет математическую операцию с битом чётности из кодового слова с, которое удовлетворяет выражению (8).

Нс^т = 0 (8)

В выражении (8) с обозначает вектор строки в качестве кодового слова (кода ЬОРС), а с^т обозначает инверсию сектора с строки.

Здесь, как описано выше, когда в векторе с строки в качестве кода ЬОРС (одно кодовое слово) часть, соответствующая информационным разрядам, представлена вектором А строки, а часть, соответствующая битам чётности, представлена вектором Т строки, вектор с строки можно представить выражением с=[А|Т] из вектора А строки в качестве информационных разрядов и вектора Т строки в качестве битов чётности.

Необходимо, чтобы матрица Н проверки на чётность и вектор с=[А|Т] строки в качестве кода ЬОРС удовлетворяли выражению Нс^т=0, и, когда матрица Н_т чётности из матрицы Н=[Н_А|Н_Т] проверки на чётность имеет лестничную структуру, показанную на фиг. 10, вектор Т строки в качестве битов чётности, который составляет вектор с=[А|Т] строки, который удовлетворяет выражению Нс^т=0, можно найти последовательно установкой элементов каждой строки на нуль в порядке, начиная с элементов в первой строке вектора Нс^т столбца в выражении Нс^т=0.

Если узел 615 математической операции кодирования чётности находит бит Т чётности для информационного разряда А, тогда он выводит кодовое слово с=[А|Т], представленное информационным разрядом А и битом Т чётности, в качестве результата кодирования ЬОРС информационного разряда А.

Следует отметить, что кодовое слово с имеет 64.800 битов или 16.200 битов.

После этого, на этапе δ206, узел 616 управления принимает решение, следует ли закончить кодирование ЬОРС. Если он решает на этапе δ206, что кодирование ЬОРС не следует заканчивать, т.е., например, если остаются объектные данные, подлежащие кодированию ЬОРС, то обработка возвращается к этапу δ201, и после этого процессы этапов δ201-δ206 повторяются.

С другой стороны, если он решает на этапе δ206, что кодирование ЬОРС следует закончить, т.е., например, если не остаётся объектных данных, подлежащих кодированию ЬОРС, секция 21 кодирования Р1)РС заканчивает обработку.

Как описано выше, подготавливаются таблицы начальных значений матрицы проверки на чётность, соответствующие длинам N кода и скоростям г кодирования, и секция 21 кодирования ЬОРС осуществ- 40 021966 ляет кодирование ЬОРС для заранее заданной длины N кода и заранее заданной скорости г кодирования с помощью матрицы Н проверки на чётность, полученной из таблицы начальных значений матрицы проверки на чётность, соответствующей заранее заданной длине N кода и заранее заданной скорости г кодирования.

Каждая таблица начальных значений матрицы проверки на чётность является таблицей, которая представляет позицию элементов со значением 1 информационной матрицы Н_А, соответствующей информационной длине К, соответствующей длине N кода и скорости г кодирования кода ЬОРС матрицы Н проверки на чётность (кода ЬОРС, определённого матрицей Н проверки на чётность) для каждых 360 строк (блочное число Р столбцов периодической структуры), и получается заранее для матрицы Н проверки на чётность для каждой длины N кода и каждой скорости г кодирования.

Фиг. 31-58 иллюстрируют некоторые из таблиц начальных значений матрицы проверки на чётность, предписанных в стандарте ΌνΒ-8.2.

В частности, фиг. 31 показывает таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 16.200 битов и скорость г кодирования 2/3.

Фиг. 32-34 показывают таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 64.800 битов и скорость г кодирования 2/3.

Следует отметить, что фиг. 33 представляет собой вид, продолжающийся с фиг. 32, а фиг. 34 представляет собой вид, продолжающийся с фиг. 32.

Фиг. 35 показывает таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 16.200 битов и скорость г кодирования 3/4.

Фиг. 36-39 показывают таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 64.800 битов и скорость г кодирования 3/4.

Следует отметить, что фиг. 37 представляет собой вид, продолжающийся с фиг. 36, а фиг. 38 представляет собой вид, продолжающийся с фиг. 37. Далее, фиг. 39 представляет собой вид, продолжающийся с фиг. 38.

Фиг. 40 показывает таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 16.200 битов и скорость г кодирования 4/5.

Фиг. 41-44 показывают таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 64.800 битов и скорость г кодирования 4/5.

Следует отметить, что фиг. 42 представляет собой вид, продолжающийся с фиг. 41, а фиг. 43 представляет собой вид, продолжающийся с фиг. 42. Далее, фиг. 44 представляет собой вид, продолжающийся с фиг. 43.

Фиг. 45 показывает таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 16.200 битов и скорость г кодирования 5/6.

Фиг. 46-49 показывают таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 64.800 битов и скорость г кодирования 5/6.

Следует отметить, что фиг. 47 представляет собой вид, продолжающийся с фиг. 46, а фиг. 48 представляет собой вид, продолжающийся с фиг. 47. Далее, фиг. 49 представляет собой вид, продолжающийся с фиг. 48.

Фиг. 50 показывает таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 16.200 битов и скорость г кодирования 8/9.

Фиг. 51-54 показывают таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 64.800 битов и скорость г кодирования 8/9.

Следует отметить, что фиг. 52 представляет собой вид, продолжающийся с фиг. 51, а фиг. 53 представляет собой вид, продолжающийся с фиг. 52. Далее, фиг. 54 представляет собой вид, продолжающийся с фиг. 53.

Фиг. 55-58 показывают таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-8.2 и имеющей длину N кода 64.800 битов и скорость г кодирования 9/10.

Следует отметить, что фиг. 56 представляет собой вид, продолжающийся с фиг. 55, а фиг. 57 представляет собой вид, продолжающийся с фиг. 56. Далее, фиг. 58 представляет собой вид, продолжающийся с фиг. 57.

- 41 021966

Узел 613 получения матрицы проверки на чётность (фиг. 29) находит матрицу Н проверки на чётность следующим образом с помощью таблиц начальных значений матрицы проверки на чётность.

В частности, фиг. 59 иллюстрирует способ нахождения матрицы Н проверки на чётность из таблицы начальных значений матрицы проверки на чётность.

Следует отметить, что таблица начальных значений матрицы проверки на чётность по фиг. 59 указывает таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ϋνΒ-δ.2 и имеющей длину N кода 16.200 битов и скорость г кодирования 2/3, показанной на фиг. 31.

Как описано выше, таблица начальных значений матрицы проверки на чётность является таблицей, представляющей позицию элементов со значением 1 информационной матрицы Н_А (фиг. 9), соответствующей информационной длине К, соответствующей длине N кода и скорости г кодирования кода ЬЭРС для каждых 360 столбцов (для каждого блочного числа Р столбцов циклической структуры), и в первой строке таблицы начальных значений матрицы проверки на чётность число номеров строк элементов со значением 1 в [1+360х(1-1)]-м столбце матрицы Н проверки на чётность (номера строк, где число строк первой строки матрицы Н проверки на чётность равно 0) равно числу весов столбцов, которое имеет [1+360х(1-1)]-й столбец.

Здесь, поскольку матрица Н_Т чётности (фиг. 9) матрицы Н проверки на чётность, которая соответствует длине М чётности, находится, как показано на фиг. 18, согласно таблице начальных значений матрицы проверки на чётность, определяется информационная матрица Н_А (фиг. 9) матрицы Н проверки на чётность, соответствующая информационной длине К.

Число к+1 строк таблицы начальных значений матрицы проверки на чётность различается в зависимости от информационной длины К.

Длина К информации и число к+1 строк таблицы начальных значений матрицы проверки на чётность удовлетворяют соотношению, заданному выражением (9).

К = (к+1)х 360. (9)

Здесь 360 в выражении (9) есть блочное число Р столбцов циклической структуры, описанной со ссылкой на фиг. 20.

В таблице начальных значений матрицы проверки на чётность по фиг. 59 перечислены 13 численных значений в первой-третьей строках и три численных значения перечислены в строках с четвёртой по (к+1)-ю (тридцатую на фиг. 59).

Соответственно, число весов столбцов в матрице Н проверки на чётность, найденной из таблицы начальных значений матрицы проверки на чётность по фиг. 59, составляет 13 в строках с первой по [1+360х(3-1)]-ю, но равно 3 в строках с [1+360х(3-1)]-й по К-ю.

Первая строка таблицы начальных значений матрицы проверки на чётность по фиг. 59 включает в себя 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620 и 2622, и это означает, что в первом столбце матрицы Н проверки на чётность элементы в строках с номерами строк 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620 и 2622 имеют значение 1 (и помимо этого остальные элементы имеют значение 0).

При этом вторая строка таблицы начальных значений матрицы проверки на чётность по фиг. 59 включает в себя 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358 и 3108, и это означает, что в 361-м (=[1+360х(2-1)]-й) столбце матрицы Н проверки на чётность элементы в строках с номерами 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358 и 3108 имеют значение 1.

Как показано выше, таблица начальных значений матрицы проверки на чётность представляет позицию элементов со значением 1 информационной матрицы НА матрицы Н проверки на чётность для каждых 360 столбцов.

Каждый из столбцов матрицы Н проверки на чётность иной, нежели [1+360х(1-1)]-й столбец, т.е. каждый из столбцов с [2+360 х(1-1)]-го по (360х1)-й столбцы включает в себя элементы со значением 1, полученные циклическим сдвигом элементов со значением 1 из [1+360х(1-1)]-го столбца, которые зависят от таблицы начальных значений матрицы проверки на чётность периодически с нисходящем направлении (в направлении вниз по столбцу) в соответствии с длиной М чётности.

В частности, например, [2+360х(1-1)]-й столбец является столбцом, полученным путём циклического сдвига [1+360х(1-1)]-го столбца в направлении вниз на М/360 (=ς), а следующий [3+360х(1-1)]-й столбец является столбцом, полученным путём циклического сдвига [1+360х(1-1)]-го столбца в направлении вниз на 2хМ/360 (=2хц), а затем циклического сдвига [2+360х(1-1)]-го столбца в направлении вниз на М/360 (=ф.

Теперь, если предполагается, что численное значение в _)-м столбце (]-м слева) в ί-й строке (ί-й сверху) таблицы начальных значений матрицы проверки на чётность представлено через Ьу, а номер строки _)го элемента со значением 1 в ^-м столбце матрицы Н проверки на чётность представлен через Н_те_р то номер Н_и- строки элемента со значением 1 в ^-м столбце, который является столбцом, отличным от [1+360х(1-1)]-го столбца матрицы Н проверки на чётность, можно найти в соответствии с выражением (10).

- 42 021966 = той {1¾ + ιηοά ((ν/-1), Ρ) χ ς,Μ}. (10)

Здесь, той(х,у) означает остаток, когда х делится на у.

При этом Р есть блочное число столбцов циклической структуры, описанное выше, и равно, например, в стандарте ΌνΒ-8.2, как описано выше, 360. Далее, ς есть значение М/360, полученное делением длины М чётности на блоковое число Р столбцов (=360) циклической структуры.

Узел 613 получения матрицы проверки на чётность (фиг. 29) конкретизирует номер строки элементов со значением 1 в [1+360х(1-1)]-м столбце матрицы Н проверки на чётность из таблицы начальных значений матрицы проверки на чётность.

Далее, узел 613 начальных значений матрицы проверки на чётность (фиг. 29) находит номер Н_шстроки для элемента со значением 1 в ш-м столбце, который является столбцом, отличным от [1+360χ(ί1)]-го столбца матрицы Н проверки на чётность, в соответствии с выражением (10) и получает матрицу Н проверки на чётность, в которой элементы с номерами строк, полученными вышеописанным образом, имеют значение 1.

В этой связи, известно, что кода ЬЭРС со скоростью кодирования 2/3, предписанный в стандарте ΌνΒ-8.2, имеет более низкое качество (более высокий потолок ошибок) по сравнению с кодами ЬЭРС с иными скоростями кодирования.

Здесь, явление (явление потолка ошибок), состоящее в том, что по мере повышения соотношения сигнал-шум (Ε₈/Ν₀) падение частоты появления ошибок (ВЕК) становится всё более вялым, и частота появления ошибок, когда это падение останавливается, является потолком ошибок.

Если потолок ошибок становится более высоким, то, в общем, устойчивость к ошибкам в тракте 13 связи (фиг. 7) падает, а потому желательно принять меры для улучшения устойчивости к ошибкам.

В качестве ответной меры для улучшения устойчивости к ошибкам доступен, например, процесс замены, который осуществляется демультиплексором 25 (фиг. 8).

В этом процессе замены в качестве способа замены для замены кодовых разрядов кода ЬЭРС, например, доступны описанные выше первый-четвёртый способы замены. Однако требуется предложить способ, который имеет ещё более улучшенную устойчивость к ошибкам по сравнению с уже предложенными способами, в том числе первым-четвёртым способами замены.

Таким образом, демультиплексор 25 (фиг. 8) выполнен так, что он может осуществлять процесс замены в соответствии с правилом назначения, как описано выше со ссылкой на фиг. 25.

В нижеследующем, перед тем, как будет описан способ замены в соответствии с правилом назначения, описывается процесс замены посредством уже описанных способов замены (именуемых далее существующими способами).

Процесс замены, когда предполагается, что этот процесс замены осуществляется в соответствии с существующими способами посредством демультиплексора 25, описывается со ссылкой на фиг. 60 и 61.

Фиг. 60 показывает пример процесса замены по существующему способу, когда код ЬЭРС представляет собой код ЬЭРС с длиной N кода, равной 64.800 битов, и скоростью кодирования 3/5.

В частности, часть А по фиг. 60 иллюстрирует пример способа замены по существующему способу, когда код ЬЭРС представляет собой код ЬЭРС с длиной кода 64.800 битов и скоростью кодирования 3/5, а кроме того, способом модуляции является 16РАМ и множитель Ь равен 2.

Когда способом модуляции является 160АМ, 4 (=т) бита из числа кодовых разрядов отображаются как один символ в какую-нибудь из 16 сигнальных точек, предписанных для 16РАМ.

Далее, когда длина N кода равна 64.800 битов и множитель Ь равен 2, память 31 (фиг. 16 и 17) демультиплексора 25 имеет восемь столбцов для хранения 4x2 (=тЬ) битов в направлении строки и хранит 64.800/(4x2) битов в направлении столбца.

В демультиплексоре 25, когда кодовые разряды кода ЬЭРС записаны в направлении столбца в памяти 31 и запись 64.800 кодовых разрядов (одного кодового слова) заканчивается, кодовые разряды, записанные в памяти 31, считываются в блоке из 4x2 (=тЬ) битов в направлении строки и подаются в секцию 32 замены (фиг. 16 и 17).

Секция 32 замены заменяет, например, 4x2 (=тЬ) кодовых разрядов Ь₀, Ь₁, Ь₂, Ь₃, Ь₄, Ь₅, Ь₆ и Ь₇, считанные из памяти 31, так, что, как видно в части А по фиг. 60, эти 4x2 (=тЬ) биты Ь₀-Ь₇ назначаются 4x2 (=тЬ) символьным разрядам у₀, у₁, у₂, у₃, у₄, у₅, у₆ и у₇ следующих друг за другом двух (=Ь) символов.

В частности, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду у₇, кодового разряда Ь] символьному разряду у ι, кодового разряда Ъ₂ символьному разряду у₄,

- 43 021966 кодового разряда Ьз символьному разряду у₂, кодового разряда Ь₄ символьному разряду уэ, кодового разряда 65 символьному разряду у₃, кодового разряда Ьб символьному разряду уб, и кодового разряда Ъ₇ символьному разряду уо.

В частности, часть В по фиг. 60 иллюстрирует пример способа замены по существующему способу, когда код ЬЭРС с длиной N кода 64.800 битов и скоростью кодирования 3/5, а кроме того, способом модуляции является 64рЛМ и множитель Ь равен 2.

Когда способом модуляции является 64РАМ, 6 (=т) бита из числа кодовых разрядов отображаются как один символ в какую-нибудь из 64 сигнальных точек, предписанных для 64РАМ.

Далее, когда длина N кода равна 64.800 битов и множитель Ь равен 2, память 31 (фиг. 16 и 17) демультиплексора 25 имеет двенадцать столбцов для хранения 6х2 (=тЬ) битов в направлении строки и хранит 64.800/(6x2) битов в направлении столбца.

В демультиплексоре 25, когда кодовые разряды кода ЬЭРС записаны в направлении столбца в памяти 31 и запись 64.800 кодовых разрядов (одного кодового слова) заканчивается, кодовые разряды, записанные в памяти 31, считываются в блоке из 6x2 (=тЬ) битов в направлении строки и подаются в секцию 32 замены (фиг. 16 и 17).

Секция 32 замены заменяет, например, 6x2 (=тЬ) кодовых разрядов Ь₀, Ь₁, Ь₂, Ь₃, Ь₄, Ь₅, Ь₆, Ь₇, Ь₈, Ь₉, Ь₁₀ и Ь₁₁, считанные из памяти 31, так, что, как видно в части В по фиг. 60, эти 6x2 (=тЬ) биты Ь₀-Ь₁₁ назначаются 6x2 (=тЬ) символьным разрядам у₀, у₁, у₂, у₃, у₄, у₅, у₆, у₇, у₈, у₉, у₁₀ и у₁₁ следующих друг за другом двух (=Ь) символов.

В частности, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду уп, кодового разряда Ъ] символьному разряду у η, кодового разряда Ь₂ символьному разряду у₃, кодового разряда Ь₃ символьному разряду ую, кодового разряда Ь₄ символьному разряду уб, кодового разряда Ъз символьному разряду у₂, кодового разряда Ьб символьному разряду у% кодового разряда Ъ₇ символьному разряду у5, кодового разряда Ь₈ символьному разряду уц кодового разряда Ь9 символьному разряду у₈, кодового разряда Ъщ символьному разряду у4 и кодового разряда Ьн символьному разряду у₀.

В частности, часть С по фиг. 60 иллюстрирует пример способа замены по существующему способу, когда код ЬЭРС с длиной N кода 64.800 битов и скоростью кодирования 3/5, а кроме того, способом модуляции является 256РАМ и множитель Ь равен 2.

Когда способом модуляции является 256РАМ, 8 (=т) бита из числа кодовых разрядов отображаются как один символ в какую-нибудь из 256 сигнальных точек, предписанных для 256РАМ.

Далее, когда длина N кода равна 64.800 битов и множитель Ь равен 2, память 31 (фиг. 16 и 17) демультиплексора 25 имеет шестнадцать столбцов для хранения 8x2 (=тЬ) битов в направлении строки и хранит 64.800/(8x2) битов в направлении столбца.

В демультиплексоре 25, когда кодовые разряды кода ЬЭРС записаны в направлении столбца в памяти 31 и запись 64.800 кодовых разрядов (одного кодового слова) заканчивается, кодовые разряды, записанные в памяти 31, считываются в блоке из 8x2 (=тЬ) битов в направлении строки и подаются в секцию 32 замены (фиг. 16 и 17).

Секция 32 замены заменяет, например, 8x2 (=тЬ) кодовых разрядов Ь₀, Ь₁, Ь₂, Ь₃, Ь₄, Ь₅, Ь₆, Ь₇, Ь₈, Ь₉, Ь₁₀, Ь₁₁, Ь₁₂, Ь₁₃, Ь₁₄ и Ь₁₅, считанные из памяти 31, так, что, как видно в части С по фиг. 60, эти 8x2 (=тЬ) биты Ь₀-Ь₁₅ назначаются 8x2 (=тЬ) символьным разрядам у₀, у₁, у₂, у₃, у₄, у₅, у₆, у₇, у₈, у₉, у₁₀, у₁₁, у₁₂, у₁₃, у₁₄ и у₁₅ следующих друг за другом двух (=Ь) символов.

В частности, секция 32 замены осуществляет замену для назначения

- 44 021966 кодового разряда Ъо символьному разряду у и, кодового разряда Ιη символьному разряду у_ькодового разряда Ьг символьному разряду у и, кодового разряда Ь₃ символьному разряду у₃, кодового разряда Ь₄ символьному разряду у₈, кодового разряда 65 символьному разряду уп, кодового разряда Ьб символьному разряду уд, кодового разряда Ь₇ символьному разряду у₅, кодового разряда Ь₈ символьному разряду ую, кодового разряда Ъ₉ символьному разряду уб, кодового разряда Ью символьному разряду у₄, кодового разряда Ьн символьному разряду у₇, кодового разряда Ь,2 символьному разряду у)₂, кодового разряда Ь|₃ символьному разряду у₂, кодового разряда Ьи символьному разряду у₁₄ и кодового разряда Ьи символьному разряду у_Оч

Фиг. 61 показывает пример процесса замены по существующему способу, когда код БЭРС представляет собой код ЬЭРС с длиной N кода 16.200 битов и скоростью кодирования 3/5.

В частности, часть А по фиг. 61 иллюстрирует пример способа замены по существующему способу, когда код ЬЭРС представляет собой код ЬЭРС с длиной кода 16.200 битов и скоростью кодирования 3/5, а кроме того, способом модуляции является 16РАМ и множитель Ь равен 2.

Когда способом модуляции является 16РАМ, 4 (=т) бита из числа кодовых разрядов отображаются как один символ в какую-нибудь из 16 сигнальных точек, предписанных для 16РАМ.

Далее, когда длина N кода равна 16.200 битов и множитель Ь равен 2, память 31 (фиг. 16 и 17) демультиплексора 25 имеет восемь столбцов для хранения 4x2 (=тЬ) битов в направлении строки и хранит 16.200/(4x2) битов в направлении столбца.

В демультиплексоре 25, когда кодовые разряды кода ЬЭРС записаны в направлении столбца в памяти 31 и запись 16.200 кодовых разрядов (одного кодового слова) заканчивается, кодовые разряды, записанные в памяти 31, считываются в блоке из 4x2 (=тЬ) битов в направлении строки и подаются в секцию 32 замены (фиг. 16 и 17).

Секция 32 замены заменяет, например, 4x2 (=тЬ) кодовых разрядов Ь₀, Ь₁, Ь₂, Ь₃, Ь₄, Ь₅, Ь₆ и Ь₇, считанные из памяти 31, так, что, как видно в части А по фиг. 61, эти 4x2 (=тЬ) биты Ь₀-Ь₇ назначаются 4x2 (=тЬ) символьным разрядам у₀, у₁, у₂, у₃, у₄, у₅, у₆ и у₇ следующих друг за другом двух (=Ь) символов.

В частности, секция 32 замены осуществляет замену для назначения кодовых разрядов Ь₀-Ь₇ символьным разрядам у₀-у₇, как в случае части А по фиг. 60, описанном выше.

В частности, часть В по фиг. 61 иллюстрирует пример способа замены по существующему способу, когда код ЬЭРС представляет собой код ЬЭРС с длиной кода 16.200 битов и скоростью кодирования 3/5, а кроме того, способом модуляции является 64РАМ и множитель Ь равен 2.

Далее, когда длина N кода равна 16.200 битов и множитель Ь равен 2, память 31 (фиг. 16 и 17) демультиплексора 25 имеет двенадцать столбцов для хранения 6x2 (=тЬ) битов в направлении строки и хранит 16.200/(6x2) битов в направлении столбца.

В демультиплексоре 25, когда кодовые разряды кода ЬЭРС записаны в направлении столбца в памяти 31 и запись 16.200 кодовых разрядов (одного кодового слова) заканчивается, кодовые разряды, записанные в памяти 31, считываются в блоке из 6x2 (=тЬ) битов в направлении строки и подаются в секцию 32 замены (фиг. 16 и 17).

Секция 32 замены заменяет, например, 6x2 (=тЬ) кодовых разрядов Ь₀, Ь₁, Ь₂, Ь₃, Ь₄, Ь₅, Ь₇, Ь₈, Ь₉, Ь₁₀и Ь₁₁, считанные из памяти 31, так, что, как видно в части В по фиг. 61, эти 6x2 (=тЬ) биты Ь₀-Ь₁₁ назначаются 6x2 (=тЬ) символьным разрядам у₀, у₁, у₂, у₃, у₄, у₅, у₆, у₇, у₈, у₉, у₁₀ и у₁₁ следующих друг за другом двух (=Ь) символов.

В частности, секция 32 замены осуществляет замену для назначения кодовых разрядов Ь₀-Ь₁₁ символьным разрядам у₀-у₁₁, как в случае части В по фиг. 60, описанном выше.

- 45 021966

В частности, часть С по фиг. 61 иллюстрирует пример способа замены по существующему способу, когда код ЬОРС представляет собой код ЬОРС с длиной кода 16.200 битов и скоростью кодирования 3/5, а кроме того, способом модуляции является 256РАМ и множитель Ь равен 1.

Когда способом модуляции является 256РАМ, 8 (=т) бита из числа кодовых разрядов отображаются как один символ в какую-нибудь из 256 сигнальных точек, предписанных для 256(ЗЛ\1.

Далее, когда длина N кода равна 16.200 битов и множитель Ь равен 1, память 31 (фиг. 16 и 17) демультиплексора 25 имеет восемь столбцов для хранения 8x1 (=тЬ) битов в направлении строки и хранит 16.200/(8x1) битов в направлении столбца.

В демультиплексоре 25, когда кодовые разряды кода ЬОРС записаны в направлении столбца в памяти 31 и запись 16.200 кодовых разрядов (одного кодового слова) заканчивается, кодовые разряды, записанные в памяти 31, считываются в блоке из 8x1 (=тЬ) битов в направлении строки и подаются в секцию 32 замены (фиг. 16 и 17).

Секция 32 замены заменяет, например, 8x1 (=тЬ) кодовых разрядов Ь₀, Ь₁, Ь₂, Ь₃, Ь₄, Ь₅, Ь₆ и Ь₇, считанные из памяти 31, так, что, как видно в части С по фиг. 61, эти 8x1 (=тЬ) биты Ь₀-Ь₇ назначаются 8x1 (=тЬ) символьным разрядам у₀, у₁, у₂, у₃, у₄, у₅, у₆ и у₇ следующих друг за другом двух (=Ь) символов.

В частности, секция 32 замены осуществляет замену для назначения кодового разряда Ьо символьному разряду у₇, кодового разряда Ъ| символьному разряду у₃, кодового разряда Ь₂ символьному разряду у_ькодового разряда Ь₃ символьному разряду у₅, кодового разряда Ь₄ символьному разряду у₂, кодового разряда Ь5 символьному разряду уб, кодового разряда Ьб символьному разряду у₄ и кодового разряда Ь₇ символьному разряду у<>.

Теперь описывается процесс замены в соответствии с правилом назначения (именуемый далее также как процесс замены в соответствии с новым способом замены).

Фиг. 62-64 представляют собой виды, иллюстрирующие новый способ замены.

В новом способе замены секция 32 замены демультиплексора 25 осуществляет замену тЬ кодовых разрядов в соответствии с правилом назначения, определённым заранее.

Правило назначения является правилом для назначения кодовых разрядов кода ЬОРС символьным разрядам. В правиле назначения предписывается групповой набор, который является комбинацией кодовой разрядной группы из кодовых разрядов и символьной разрядной группы из символьных разрядов, которым назначаются кодовые разряды из кодовой разрядной группы, и число разрядов (именуемое далее также как число групповых разрядов) кодовых разрядов и символьных разрядов из кодовой разрядной группы и символьной разрядной группы группового набора.

Здесь, кодовые разряды различны по вероятности ошибок среди них, и символьные разряды также различны по вероятности появления ошибок среди них, как описано выше. Кодовая разрядная группа представляет собой группу, в которую кодовые разряды сгруппированы в соответствии с вероятностью ошибок, а символьная разрядная группа представляет собой группу, в которую символьные сгруппированы в соответствии с вероятностью ошибок.

Фиг. 62 иллюстрирует кодовые разрядные группы и символьные разрядные группы, когда код ЬОРС является кодом ЬОРС с длиной N кода 64.800 битов и скоростью кодирования 2/3, а кроме того, способом модуляции является 256РАМ и множитель Ь равен 2.

В этом случае 8x2 (=тЬ) кодовых разрядов Ь₀-Ь₁₅, считанных из памяти 31, могут группироваться в пять кодовых разрядных групп ОЬ₁, ОЬ₂, ОЬ₃, ОЬ₄ и ОЬ₅, как видно в части А по фиг. 62, в соответствии с различием в вероятности ошибок.

Здесь, кодовая разрядная группа ОЬ; представляет собой группу, в которой кодовые разряды, принадлежащие к кодовой разрядной группе ОЬ;, имеют лучшую (более низкую) вероятность ошибок, когда её индекс ί имеет более низкое значение.

В части А по фиг. 62 к кодовой разрядной группе ОЬ₁ принадлежит кодовый разряд Ь₀; к кодовой разрядной группе ОЬ₂ принадлежит кодовый разряд Ь₁; к кодовой разрядной группе ОЬ₃ принадлежат кодовые разряды Ь₂-Ь₉; к кодовой разрядной группе ОЬ₄ принадлежит кодовый разряд Ь₁₀; и к кодовой разрядной группе ОЬ₅ принадлежат кодовые разряды Ь₁₁-Ь₁₅.

Когда способом модуляции является 256РАМ и множитель Ь равен 2,8x2 (=тЬ) символьных разрядов у₀-у₁₅ могут группироваться в четыре символьных разрядных группы Оу₁, Оу₂, Оу₃ и Оу₄, как видно в части В по фиг. 62, в соответствии с различием в вероятности ошибок.

Здесь, символьная разрядная группа Оу представляет собой группу, в которой символьные разряды, принадлежащие к символьной разрядной группе Оу, имеют лучшую (более низкую) вероятность

- 46 021966 ошибок, когда её индекс _) имеет более низкое значение, аналогично кодовой разрядной группе.

В части В по фиг. 62 к символьной разрядной группе Ογι принадлежат символьные разряды у₀, у_ьу₈ и у₉; к символьной разрядной группе Оу₂ принадлежат символьные разряды у₂, у₃, у₁₀ и у₁₁; к символьной разрядной группе Оу₃ принадлежат символьные разряды у₄, у₅, у₁₂ и у₁₃; и к символьной разрядной группе Оу₄ принадлежат символьные разряды у₆, у₇, у₁₄ и у₁₅.

Фиг. 63 иллюстрирует правило назначения, когда код ШРС является кодом ЬОРС с длиной N кода 64.800 битов и скоростью кодирования 2/3, а кроме того, способом модуляции является 256ОАМ и множитель Ь равен 2.

В правиле назначения по фиг. 63 комбинация из кодовой разрядной группы ОС и символьной кодовой группы Оу₄ в первой слева по фиг. 63 как один групповой набор. Далее, число групповых разрядов группового набора предписано как 1 бит.

В нижеследующем описании групповой набор и число групповых разрядов группового набора именуются вместе как информация группового набора. Например, групповой набор из кодовой разрядной группы ОЬ1 и символьной разрядной группы Оу4 и 1 бит, который является числом групповых разрядов этого группового набора, описываются как информация (ОЬ₃, Оу₄, 1) группового набора.

В правиле назначения по фиг. 63 информация (ОЬ₃, Оу₄, 1), (ОЬ₃, Оу₁, 3), (ОЬ₃, Оу₂, 1), (ОЬ₃, Оу₃, 2), (ОЬ₃, Оу₄, 2), (ОЬ₄, Оу₃, 1), (ОЬ₅, Оу₁, 1), (ОЬ₅, Оу₂, 3) и (ОЬ₅, Оу₃, 1) группового набора предписывается в дополнение к информации (ОЬ₃, Оу₄, 1) группового набора.

Например, информация (ОЬ₃, Оу₄, 1) группового набора означает, что один кодовый разряд, принадлежащий кодовой разрядной группе ОЬ_ь назначается одному символьному разряду, принадлежащему символьной разрядной группе Оу4.

Соответственно, согласно правилу назначения по фиг. 63, предписывается, что в зависимости от информации (ОЬ₃, Оу₄, 1) группового набора один кодовый разряд из кодовой разрядной группы ОЬ1, которая является наилучшей по вероятности ошибок, назначается одному символьному разряду из символьной разрядной группы Оу4, которая является четвёртой лучшей по вероятности ошибок;

в зависимости от информации (ОЬ2, Оу4, 1) группового набора один кодовый разряд из кодовой разрядной группы ОЬ₂, которая является второй лучшей по вероятности ошибок, назначается одному символьному разряду из символьной разрядной группы Оу₄, которая является четвёртой лучшей по вероятности ошибок;

в зависимости от информации (ОЬ₃, Оу_ь 3) группового набора три кодовых разряда из кодовой разрядной группы ОЬ3, которая является третьей лучшей по вероятности ошибок, назначаются трём символьным разрядам из символьной разрядной группы Оу1, которая является наилучшей по вероятности ошибок;

в зависимости от информации (ОЬ3, Оу2, 1) группового набора один кодовый разряд из кодовой разрядной группы ОЬ2, которая является третьей лучшей по вероятности ошибок, назначается одному символьному разряду из символьной разрядной группы Оу2, которая является второй лучшей по вероятности ошибок;

в зависимости от информации (ОЬ3, Оу3, 2) группового набора два кодовых разряда из кодовой разрядной группы ОЬ₃, которая является третьей лучшей по вероятности ошибок, назначаются двум символьным разрядам из символьной разрядной группы Оу₃, которая является третьей лучшей по вероятности ошибок;

в зависимости от информации (ОЬ3, Оу4, 2) группового набора два кодовых разряда из кодовой разрядной группы ОЬ3, которая является третьей лучшей по вероятности ошибок, назначаются двум символьным разрядам из символьной разрядной группы Оу4, которая является четвёртой лучшей по вероятности ошибок;

в зависимости от информации (ОЬ4, Оу3, 1) группового набора один кодовый разряд из кодовой разрядной группы ОЬ4, которая является четвёртой лучшей по вероятности ошибок, назначается одному символьному разряду из символьной разрядной группы Оу₃, которая является третьей лучшей по вероятности ошибок;

в зависимости от информации (ОЬ₅, Оу_ь 1) группового набора один кодовый разряд из кодовой разрядной группы ОЬ₅, которая является пятой лучшей по вероятности ошибок, назначается одному символьному разряду из символьной разрядной группы Оу_ь которая является наилучшей по вероятности ошибок;

в зависимости от информации (ОЬ₅, Оу₂, 3) группового набора три кодовых разряда из кодовой разрядной группы ОЬ5, которая является пятой лучшей по вероятности ошибок, назначаются трём символьным разрядам из символьной разрядной группы Оу2, которая является второй лучшей по вероятности ошибок;

в зависимости от информации (ОЬ5, Оу3, 1) группового набора один кодовый разряд из кодовой разрядной группы ОЬ5, которая является пятой лучшей по вероятности ошибок, назначается одному символьному разряду из символьной разрядной группы Оу₃, которая является третьей лучшей по вероятности ошибок.

- 47 021966

Как описано выше, кодовая разрядная группа представляет собой группу, в которую кодовые разряды сгруппированы в соответствии с вероятностью ошибок, а символьная разрядная группа представляет собой группу, в которую символьные разряды сгруппированы в соответствии с вероятностью ошибок. Соответственно, можно также считать, что правило назначения предписывает комбинацию из вероятности ошибок кодовых разрядов и вероятности ошибок символьных разрядов, которым назначены кодовые разряды.

Таким образом, правило назначения, которое предписывает комбинацию из вероятности ошибок кодовых разрядов и вероятности ошибок символьных разрядов, которым назначены кодовые разряды, определяется так, что устойчивость к ошибкам (устойчивость к шуму) делается лучше, например, посредством моделирования, в котором измеряется ВЕК, или т.п.

Следует отметить, что даже если цель назначения кодового разряда некоторой кодовой разрядной группы изменяется среди разрядов той же самой символьной разрядной группы, это не влияет (мало влияет) на устойчивость к ошибкам.

Соответственно, чтобы улучшить устойчивость к ошибкам, в качестве правила назначения должна быть определена информация группового набора, которая делает частоту появления ошибочных битов (ВЕК), в том числе потолок ошибок, низкой, в частности, комбинации (групповые наборы) кодовых разрядных групп из кодовых разрядов и символьных разрядных групп из символьных разрядов, которым должны быть назначены кодовые разряды из кодовых разрядных групп, и число разрядов (групповое число разрядов) кодовых разрядов из кодовых разрядных групп и символьных разрядных групп из групповых наборов и из символьных разрядов, и замена кодовых разрядов должна осуществляться так, чтобы кодовые разряды назначались символьным разрядам в соответствии с этим правилом назначения.

Однако, конкретный способ назначения в отношении того, какому символу должен назначаться каждый кодовый разряд в соответствии с правилом назначения, необходимо заранее определить между передающим устройством 11 и приёмным устройством (фиг. 7).

Фиг. 64 иллюстрирует пример замены кодовых разрядов в соответствии с правилом назначения по фиг. 63.

В частности, часть А по фиг. 64 иллюстрирует первый пример замены кодовых разрядов в соответствии с правилом назначения по фиг. 63, когда код БЭРС является кодом БЭРС с длиной N кода 64.8000 битов и скоростью кодирования 2/3, а кроме того, способом модуляции является 256ОЛМ и множитель Ь равен 2.

Когда код БЭРС является кодом БЭРС с длиной N кода 64.8000 битов и скоростью кодирования 2/3, а кроме того, способом модуляции является 256ОЛМ и множитель Ь равен 2, в демультиплексоре 25 кодовые разряды, записанные в память 31 для (64.800^8x2)^(8x2) разрядов в направлении столбца ж направлении строки считываются в блоке из 8x2 (=тЬ) битов в направлении строки и подаются в секцию 32 замены (фиг. 16 и 17).

Секция 32 замены заменяет 8x2 (=тЬ) кодовых разрядов Ь₀-Ь1₅, считанных из памяти 31, в соответствии с правилом назначения по фиг. 63 так, чтобы 8x2 (=тЬ) кодовых разрядов Ь₀-Ь1₅ назначались 8x2 (=тЬ) символьным разрядам у₀-у₁₅ двух следующих друг за другом (=Ь) символов, как видно в части А по фиг. 64.

- 48 021966

В частности, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду у 15, кодового разряда Ъ₃ символьному разряду у₇, кодового разряда Ъг символьному разряду уц кодового разряда Ъ₃ символьному разряду у₅, кодового разряда Ъ₄ символьному разряду у6, кодового разряда Ъ₅ символьному разряду у_]3, кодового разряда Ьб символьному разряду уп, кодового разряда Ъ₇ символьному разряду у₉, кодового разряда Ья символьному разряду у§, кодового разряда Ъ₉ символьному разряду у,₄, кодового разряда Ью символьному разряду у 12, кодового разряда Ъ] ι символьному разряду у₃, кодового разряда Ь12 символьному разряду уо, кодового разряда Ъ|₃ символьному разряду ую, кодового разряда Ън символьному разряду у₄ и кодового разряда Ь₃5 символьному разряду у 2.

Часть В по фиг. 64 иллюстрирует второй пример замены кодовых разрядов в соответствии с правилом назначения по фиг. 63, когда код ЬЭРС является кодом ЬЭРС с длиной N кода 64.8000 битов и скоростью кодирования 2/3, а кроме того, способом модуляции является 256^ΑМ и множитель Ь равен 2.

Согласно части В по фиг. 64 секция 32 замены осуществляет замену для назначения 8x2 (=тЬ) кодовых разрядов Ь₀-Ь₁₅, считанных из памяти 31, в соответствии с правилом назначения по фиг. 63 таким образом, чтобы назначить кодовый разряд Ъо символьному разряду у 15, кодовый разряд Βι символьному разряду у и, кодовый разряд Ъг символьному разряду у§, кодовый разряд Ъ₃ символьному разряду у₅, кодовый разряд Ъ₄ символьному разряду у6, кодовый разряд Ъ5 символьному разряду у₄, кодовый разряд Ъб символьному разряду уг, кодовый разряд Ъ₇ символьному разряду у _ькодовый разряд Ъ» символьному разряду у₉, кодовый разряд Ъ₉ символьному разряду у₇, кодовый разряд Ъщ символьному разряду уι₂, кодовый разряд Ън символьному разряду у₃, кодовый разряд Ън символьному разряду уп, кодовый разряд Ъв символьному разряду ую, кодовый разряд Ън символьному разряду уо и кодовый разряд Ъв символьному разряду ун.

Здесь способы назначения кодовых разрядов Ь; символьным разрядам у,, проиллюстрированные в части А фиг. 64 и части В фиг. 64, соблюдают правило назначения по фиг. 63 (следуют правилу назначения).

Фиг. 65 иллюстрирует результат моделирования частоты появления ошибочных битов (ВЕК) в случае, когда осуществляется процесс замены в части А по фиг. 64 из процессов замены новой системы замены, описанной выше со ссылкой на фиг. 62-64, и в другом случае, когда осуществляется процесс замены, описанный выше со ссылкой на фиг. 60 из числа существующих способов.

В частности, фиг. 65 иллюстрирует ВЕК, когда в качестве объекта определяется код БЭРС, который

- 49 021966 предписан в стандарте ОУВ-5>,2 и имеет длину N кода 64.800 и скорость кодирования 2/3, а кроме того, в качестве способа модуляции принят 256ЦЛМ, а в качестве множителя Ь принято 2.

Следует отметить, что на фиг. 65 ось абсцисс указывает Ε₈/Ν₀, а ось ординат указывает ВЕК. Далее, круглая метка представляет ВЕК, когда осуществляется процесс замены из нового способа замены, а звёздочка (звездообразная метка) представляет ВЕК, когда осуществляется процесс замены существующего способа.

Из фиг. 65 можно видеть, что согласно процессу замены нового способа замены потолок ошибок падает значительно по сравнению с процессом замены существующего способа, и устойчивость к ошибкам улучшается.

Следует отметить, что, хотя в данном варианте осуществления секция 32 замены в демультиплексоре 25 осуществляет процесс замены для кодовых разрядов, считанных из памяти 31, для удобства описания, процесс замены может выполняться путём управления записью или считыванием кодовых разрядов в память 31 или из неё.

В частности, процесс замены может осуществляться, например, путём управления адресом (адресом считывания) для считывания кодового разряда так, чтобы считывание кодовых разрядов из памяти 31 осуществлялось в порядке кодовых разрядов после замены.

Теперь, в качестве меры противодействия для улучшения устойчивости к ошибкам доступен способ использования кода БЭРС, который понижает потолок ошибок, в дополнение к способу, который использует процесс замены по способу замены, который понижает потолок ошибок.

Таким образом, секция 21 кодирования БЭРС (фиг. 8) может осуществлять кодирование кода БЭРС с длиной N кода 64.800 битов и скоростью г кодирования 2/3 в высокоэффективный код путём применения таблицы начальных значений матрицы проверки на чётность, которая отлична от таблицы начальных значений матрицы проверки на чётность, предписанной в стандарте ОУВ-§.2, и из которой находится подходящая матрица Н проверки на чётность, и с помощью матрицы проверки на чётность, найденной из таблицы начальных значений матрицы проверки на чётность.

Здесь, подходящей матрицей Н проверки на чётность является матрица проверки на чётность, которая удовлетворяет заранее заданному условию для получения частоты появления ошибочных битов (ВЕК) ниже, чем когда модулированный сигнал кода БЭРС, полученного из матрицы проверки на чётность, передаётся при низком соотношении мощности сигнала к мощности шума на один символ (Ед/Νο) или соотношении мощности сигнала к мощности шума на один бит (Е_Ь/Ц)). Далее, высококачественный код БЭРС представляет собой код ЬОРС, полученный из подходящей матрицы проверки на чётность.

Подходящая матрица Н проверки на чётность может быть найдена, например, путём осуществления моделирования ВЕК, когда модулированный сигнал кода БЭРС, полученного из различных матриц проверки на чётность, которые удовлетворяют заранее заданному условию, передаётся при низком Е_:,/Н_ь

Заранее заданное условие, которому должна удовлетворять матрица Н проверки на чётность, является, например, таким, что результат анализа, полученного способом анализа пропускной способности кода, называемого развёртыванием плотности, является хорошим, что матрица Н проверки на чётность не включает в себя петли элементов со значением 1, называемой циклом 4, что матрица Н проверки на чётность не включает в себя цикла 6, и т.д.

Здесь, развёртывание плотности и её объединение раскрываются, например, в работе δ.Υ. СЬиид, Ο.Ό. Рогиеу, Т.1. КюЬагбзои аиб К. ИгЬаике, Оп 1ке Όβδί^η оГ Бо^-ОеикИу РагИу-СЬеск Собез \νί11ιίη 0.0045 бВ оГ 1ке Зкаппоп ЫтИ (О проектировании кодов низкой плотности с проверкой на чётность в пределах 0,0045 дБ от предела Шеннона), 1ЕЕЕ СоттишсаИоиз Ьеддегк, Уо1. 5, ΝΟ. 2, РеЬ. 2001.

Например, если значение дисперсии шума постепенно увеличивается от нуля в канале ΛΑΟΝ, то, хотя ожидаемая величина вероятности ошибки кода БЭРС сначала равна нулю, она становится отличной от нуля, если значение дисперсии шума становится выше, чем некоторое пороговое значение (порог).

Согласно развёртыванию плотности ожидаемое значение вероятности ошибки для того же случая становится отличной от нуля. Путём сравнения пороговой величины со значением дисперсии (именуемым здесь пороговым значением пропускной способности) шума можно определить, является ли пропускная способность кода БЭРС (пригодность матрицы проверки на чётность) хорошей. Здесь, в качестве порогового значения пропускной способности используется Ед/Νο, когда ВЕК начинает падать (уменьшаться).

Если пороговое значение пропускной способности, полученное путём анализа развёртывания плотности в отношении кода БОРС, который определён в стандарте ЭУВ-8.2 и имеет длину Ν кода 64.800 битов и скорость г кодирования 2/3 (такой код БПРС именуется далее также как стандартный код), представлено через У, то при моделировании код БПРС (матрица проверки на чётность), который имеет длину Ν кода 64.800 и скорость г кодирования 2/3 и проявляет пороговое значение пропускной способности ниже, чем У+Δ, полученное добавлением заранее заданного допуска Δ к У, был выбран в качестве кода БЭРС с хорошей пропускной способностью.

Фиг. 66-68 иллюстрируют таблицу начальных значений матрицы проверки на чётность для одного из кодов БОРС, у которого Е^/М, в качестве порогового значения пропускной способности ниже, чем

- 50 021966 ν+Δ (код БЭРС с длиной N кода 64.800 и скоростью г кодирования 2/З).

Следует отметить, что фиг. 67 является видом, продолжающим фиг. 66, а фиг. 68 является видом, продолжающим фиг. 67.

В матрице Н проверки на чётность, найденной из таблицы начальных значений матрицы проверки на чётность по фиг. 66-68, не существует ни цикла 4, ни цикла 6.

Фиг. 69 иллюстрирует результат моделирования ВЕК в отношении кода ЬИРС матрицы Н проверки на чётность, найденной из таблицы начальных значений матрицы проверки на чётность по фиг. 66-68 (такой код БЭРС именуется далее также как предложенный код).

В частности, фиг. 69 иллюстрирует, когда способом модуляции является 256ЦЛМ, величину ВЕК в отношении Е/Νο стандартного кода (на чертеже эта ВЕК указана круглой меткой) и величину ВЕК для Е/Νι предложенного кода (на чертеже эта ВЕК указана квадратной меткой). Следует отметить, что на фиг. 69 процесс замены существующего способа из части С по фиг. 60 принят в качестве процесса замены.

Из фиг. 69 можно видеть, что предложенный код лучше по пропускной способности, нежели стандартный код, и что, в частности, порог ошибок значительно улучшен.

Следует отметить, что заранее заданное условие, которому должна удовлетворять подходящая матрица Н проверки на чётность, можно надлежаще найти с такой точки зрения, как улучшение качества декодирования кода ЬИРС, облегчение (упрощение) процесса декодирования кода ЬИРС и т.д.

Фиг. 70 является блок-схемой, показывающей пример конфигурации приёмного устройства 12 по фиг. 7.

На фиг. 70 приёмное устройство 12 представляет собой устройство обработки данных для приёма модулированного сигнала от передающего устройства 11 (фиг. 7) и включает в себя секцию 51 ортогональной демодуляции, секцию 52 обратного отображения; деперемежитель 5З и секцию декодирования 56 ЬИРС.

Секция 51 ортогональной демодуляции принимает модулированный сигнал от передающего устройства 11 и осуществляет ортогональную демодуляцию, а затем подаёт символы, полученные в результате ортогональной демодуляции (значения на осях I и О) в секцию 52 обратного отображения.

Секция 52 обратного отображения осуществляет обратное отображение по преобразованию сигнальных точек из секции 51 ортогональной демодуляции в кодовые разряды кода ЬИРС, отображённого символами, и подаёт эти кодовые разряды в деперемежитель 5З.

Деперемежитель 5З включает в себя мультиплексор (МИХ) 54 и деперемежитель 55 прокрутки столбцов и осуществляет деперемежение символов из символьных разрядов из секции 52 обратного отображения.

В частности, мультиплексор 54 осуществляет процесс обратной замены (обратный процесс процессу замены), соответствующий процессу замены, осуществляемому демультиплексором 25 по фиг. 8, для символов из символьных разрядов из секции 52 обратного отображения, т.е. процесс обратной замены по возвращению позиций кодовых разрядов (символьных разрядов) кодов ЬИРС, заменённых процессом замены, на исходные позиции. Затем мультиплексор 54 подаёт код ЬИРС, полученный в результате процесса обратной замены, в деперемежитель 55 прокрутки столбцов.

Деперемежитель 55 прокрутки столбцов осуществляет деперемежение прокрутки столбцов (процесс, обратный перемежению прокрутки столбцов), соответствующее перемежению прокрутки столбцов в качестве процесса перестановки, осуществлённого перемежителем 24 прокрутки столбцов по фиг. 8, т.е., например, деперемежение прокрутки столбцов в качестве процесса обратной перестановки по возвращению размещения кодовых разрядов кода ЬИРС, имеющего размещение, изменённое перемежением прокрутки столбцов в качестве процесса перестановки в исходное размещение, для кода ЬИРС из мультиплексора 54.

В частности, деперемежитель 55 прокрутки столбцов осуществляет деперемежение прокрутки столбцов путём записи кодовых разрядов кода ЬИРС в память и считывание записанных кодовых разрядов из памяти для деперемежения, при этом память выполнена аналогично памяти З1, показанной на фиг. 22, и т.д.

Следует отметить, что в деперемежителе 55 прокрутки столбцов запись кодовых разрядов осуществляется в направлении строки памяти для деперемежения с помощью адресов считывания при считывании кодов из памяти З1 в качестве адресов записи. При этом считывание кодовых разрядов осуществляется в направлении столбца памяти для деперемежения с помощью адресов записи при записи кодовых разрядов в память З1 в качестве адресов считывания.

Коды ЬИРС, полученные в результате деперемежения прокрутки столбцов, подаются из деперемежителя 55 прокрутки столбцов в секцию 56 декодирования ЬИРС.

Здесь, хотя код ЬИРС, поданный из секции 52 обратного отображения в деперемежитель 5З, получен перемежением чётности, перемежением прокрутки столбцов и процессом замены, осуществлёнными в таком их порядке, деперемежитель 5З осуществляет только процесс обратной замены, соответствующий процессу замены, и деперемежение прокрутки столбцов, соответствующее перемежению прокрутки столбцов. Соответственно, деперемежение чётности, соответствующее перемежению чётности (процесс,

- 51 021966 обратный перемежению чётности), т.е. деперемежение чётности, возвращающее размещение кодовых разрядов кодов ЬОРС, размещение которых изменено перемежением чётности, в исходное размещение, не осуществляется.

Соответственно, код ЬОРС, для которого процесс обратной замены и деперемежение прокрутки столбцов осуществлены, но деперемежение чётности не осуществлено, подаётся из (деперемежителя 55 прокрутки столбцов) деперемежителя 53 в секцию 56 декодирования ЬОРС.

Секция 56 декодирования ЬОРС осуществляет декодирование ЬОРС кода ЬОРС из деперемежителя 53 с помощью преобразованной матрицы проверки на чётность, полученной за счёт осуществления, по меньшей мере, замены столбцов, соответствующей перемежению чётности для матрицы Н проверки на чётность, использованной для кодирования ЬОРС секцией 21 кодирования ЬОРС по фиг. 8, и выводит данные, полученные в результате декодирования ЬОРС в качестве результата декодирования объектных данных.

Фиг. 71 представляет собой блок-схему алгоритма, иллюстрирующую процесс приёма, осуществляемый приёмным устройством 12 по фиг. 70.

Секция 51 ортогональной демодуляции принимает модулированный сигнал от передающего устройства 11 на этапе 8111. Затем, обработка переходит к этапу 8112, на котором секция 51 ортогональной модуляции осуществляет ортогональную демодуляцию модулированного сигнала. Секция 51 ортогональной демодуляции подаёт сигнальные точки, полученные в результате ортогональной демодуляции, в секцию 52 обратного отображения, после чего обработка переходит от этапа 8112 к этапу 8113.

На этапе 8113 секция 52 обратного отображения осуществляет обратное отображение по преобразованию сигнальных точек из секции 51 ортогональной демодуляции в символы и подаёт кодовые разряды в деперемежитель 53, после чего обработка переходит к этапу 8114.

На этапе 8114 деперемежитель 53 осуществляет деперемежение символов из символьных битов из секции 52 обратного отображения, после чего обработка переходит к этапу 8115.

В частности, на этапе 8114 мультиплексор 54 в деперемежителе 53 осуществляет процесс обратной замены символов из символьных битов из секции 52 обратного отображения и подаёт код ЬОРС, полученный в результате процесса обратной замены в деперемежитель 55 прокрутки столбцов.

Деперемежитель 55 прокрутки столбцов осуществляет деперемежение прокрутки столбцов для кода ЬОРС из мультиплексора 54 и подаёт код ЬОРС, полученный в результате деперемежения прокрутки столбцов, в секцию 56 декодирования ЬОРС.

На этапе 8115 секция 56 декодирования ЬОРС осуществляет декодирование ЬОРС кода ЬОРС из деперемежителя 55 прокрутки столбцов с помощью преобразованной матрицы проверки на чётность, полученной путём осуществления, по меньшей мере, замены столбцов, соответствующей перемежению чётности для матрицы Н проверки на чётность, использованной для кодирования ЬОРС секцией 21 кодирования ЬОРС по фиг. 8, и выводит данные, полученные декодированием ЬОРС, как результат декодирования объектных данных. После этого обработка заканчивается.

Следует отметить, что процесс приёма по фиг. 71 осуществляется многократно.

Кроме того, на фиг. 70 мультиплексор 54 для осуществления процесса обратной замены и деперемежитель 55 прокрутки столбцов для осуществления деперемежения прокрутки столбцов выполнены отдельно друг от друга для удобства описания, аналогично случаю по фиг. 8. Однако мультиплексор 54 и деперемежитель 55 прокрутки столбцов могут быть выполнены совместно друг с другом.

Далее, когда передающее устройство 11 по фиг. 8 не осуществляет перемежение прокрутки столбцов, нет необходимости предусматривать деперемежитель 55 прокрутки столбцов в приёмном устройстве 12 по фиг. 70.

Теперь декодирование ЬОРС, осуществляемое секцией 56 декодирования ЬОРС по фиг. 70, описывается далее.

Секция 56 декодирования ЬОРС по фиг. 70 осуществляет декодирование ЬОРС кода ЬОРС, для которого осуществлены процесс обратной замены и деперемежение прокрутки столбцов, но не осуществлено деперемежение чётности, из деперемежителя 55 прокрутки столбцов, как описано выше, с помощью преобразованной матрицы проверки на чётность, полученной осуществлением, по меньшей мере, замены столбцов, соответствующей перемежению чётности для матрицы Н проверки на чётность, использованной для кодирования ЬОРС секцией 21 кодирования ЬОРС по фиг. 8.

Здесь, декодирование ЬОРС, которое может подавлять рабочую частоту в достаточно осуществимом диапазоне при сокращении размеров схем за счёт осуществления декодирования ЬОРС с помощью преобразованной матрицы проверки на чётность, предложено раньше (см., например, выложенную заявку на патент Японии № 2004-343170).

Таким образом, ранее предложенное декодирование ЬОРС, которое использует преобразованную матрицу проверки на чётность, описывается сначала со ссылками на фиг. 72-75.

Фиг. 72 показывает пример матрицы Н проверки на чётность кода ЬОРС, длина N кода которого равна 90, а скорость кодирования равна 2/3.

Следует отметить, что на фиг. 72 ноль представлен точкой (.) (это аналогично применимо к фиг. 73 и 74, описанным далее).

- 52 021966

В матрице Н проверки на чётность по фиг. 72 матрица чётности имеет лестничную структуру.

Фиг. 73 иллюстрирует матрицу Н' проверки на чётность, полученную применение замены строк по выражению (11) и замены столбцов по выражению (12) к матрице Н проверки на чётность по фиг. 72.

Замена строк: (6з +1 + 1)-я строка —» (51 + з + 1)-я строка (11)

Замена столбцов: (6х + у + 61)-й столбец —> (5у + х + 61)-й столбец (12)

Однако в выражениях (11) и (12) з, ί, х и у являются целыми числами в пределах 0<з<5, 0<ί<6, 0<х<5 и 0<у<6 соответственно.

Согласно замене строк по выражению (11), замена осуществляется таким образом, что 1-я, 7-я, 13-я, 19-я и 25-я строки, каждый из номеров которых указывает остаток от деления 1 на 6, заменяются на 1 -ю, 2-ю, 3-ю, 4-ю и 5-ю строки, а 2-я, 8-я, 14-я, 20-я и 26-я строки, каждый из номеров которых указывает остаток от деления 2 на 6, заменяются на 6-ю, 7-ю, 8-ю, 9-ю и 10-ю строки.

С другой стороны, согласно замене столбцов по выражению (12), замена осуществляется для 61-го и последующих столбцов (матрицы чётности), так что 61-й, 67-й, 73-й, 79-й и 85-й столбцы, каждый из номеров которых указывает остаток от деления 1 на 6, заменяются на 61-й, 62-й, 63-й, 64-й и 65-й столбцы, а 62-й, 68-й, 74-й, 80-й и 86-й столбцы, каждый из номеров которых указывает остаток от деления 2 на 6, заменяются на 66-й, 67-й, 68-й, 69-й и 70-й столбцы.

Матрица, полученная путём осуществления замены строк и столбцов для матрицы Н проверки на чётность по фиг. 72, есть матрица Н' проверки на чётность по фиг. 73.

Здесь, даже если осуществляется замена строк матрицы Н проверки на чётность, это не влияет на размещение кодовых разрядов кода ЬОРС.

При этом, замена столбцов по выражению (12) соответствует перемежению чётности, когда длина К информации, блоковое число Р столбцов циклической структуры и делитель с] (=М/Р) длины М чётности (здесь, 30) в перемежении чётности при перемежении (К+цх+у+1)-го кодового разряда в позицию (К+Ру+х)-го кодового разряда устанавливаются соответственно на 60, 5 и 6.

Если матрица Н' проверки на чётность (здесь и далее именуемая соответственно как замещённая матрица проверки на чётность) по фиг. 73 перемножается на результат её же замены по выражению (12) для кода ЬОРС матрицы Н проверки на чётность (здесь и далее именуемая соответственно как исходная матрица проверки на чётность) по фиг. 72, то выводится нулевой вектор. В частности, когда вектор строки, полученный применением замены столбцов по выражению (12) для вектора с строки в качестве кода ЬОРС (кодового слова) исходной матрицы Н проверки на чётность, представлен через с', поскольку Нс^Тстановится нулевым вектором на основе характеристики матрицы проверки на чётность, естественно, и Н'с'^Т становится нулевым вектором.

Из вышесказанного следует, что преобразованная матрица Н' проверки на чётность по фиг. 73 становится матрицей проверки на чётность кода с' ЬИРС, полученного путём осуществления замены столбцов по выражению (12) для кода с ЬИРС исходной матрицы Н проверки на чётность.

Соответственно, путём осуществления замены столбцов по выражению (12) для кода с 1,1)РС исходной матрицы Н проверки на чётность, декодирования (декодирования ЬИРС) кода с' ЬИРС после замены столбцов с помощью матрицы Н' проверки на чётность по фиг. 73, а затем осуществления обратной замены для замены столбцов по выражению (12) для результата декодирования, можно получить результат декодирования, аналогичный тому, который получен, когда код ЬИРС исходной матрицы Н проверки на чётность декодируется с помощью матрицы Н проверки на чётность.

Фиг. 74 показывает преобразованную матрицу Н' проверки на чётность по фиг. 73, в которой предусмотрено пространство между блоками из матриц 5x5.

На фиг. 74 преобразованная матрица Н' проверки на чётность представлена комбинацией блоковых матриц из 5x5 элементов, другой матрицы (именуемой здесь и далее как квазиблоковая матрица), которая соответствует блоковой матрице, у которой элемент или элементы со значением 1 заменены на элемент или элементы со значением 0, ещё одной матрицы (именуемой здесь и далее соответственно как сдвинутая матрица), которая соответствует блоковой матрице или квазиблоковой матрице после того, как она циклически сдвинута (циклический сдвиг), ещё одной матрицы (именуемой здесь и далее соответственно как суммарная матрица) из двух или более блоковых матриц, квазиблоковых матриц и сдвинутой матрицы, и нулевой матрицы из 5x5 элементов.

Можно считать, что преобразованная матрица Н' проверки на чётность по фиг. 74 составлена из блоковой матрицы, квазиблоковой матрицы, сдвинутой матрицы, суммарной матрицы и нулевой матрицы из 5x5 элементов. Для этого матрицы из 5x5 элементов, которые составляют преобразованную матрицу Н' проверки на чётность, именуются здесь и далее как компонентные матрицы.

Для декодирования кода ЬИРС, представленного матрицей проверки на чётность, представленной матрицей из РxР компонентов, можно использовать архитектуру, которая осуществляет математическую операцию узла проверки и математическую операцию узла переменной одновременно для Р узлов проверки и Р узлов переменной.

Фиг. 75 является блок-схемой, показывающей пример конфигурации декодирующего устройства, которое осуществляет такое декодирование, как только что описано.

- 53 021966

В частности, фиг. 75 показывает пример конфигурации кодирующего устройства, которое осуществляет декодирование кодов БЭРС исходной матрицы Н проверки на чётность по фиг. 72 с помощью преобразованной матрицы Н' проверки на чётность по фиг. 74, полученной путём осуществления, по меньшей мере, замены столбцов по выражению (12).

Декодирующее устройство по фиг. 75 включает в себя запоминающее устройство 300 данных рёбер, содержащее шесть регистров 300₁-300₆ ПРО, селектор 301 для выбора регистров 300₁-300₆ ПРО, секцию 302 вычисления узла проверки, две цепи 303 и 308 циклического сдвига, запоминающее устройство 304 данных рёбер, содержащее восемнадцать регистров 304_г304₁₈ Р1РО, селектор 305 для выбора регистров 304ι-304ι₈ Р1РО, память 306 принятых данных, секцию 307 вычисления узла переменной, цепь 308 циклического сдвига, секцию 309 вычисления декодированного слова, секцию 310 перестановки принятых данных и секцию 311 реорганизации декодированных данных.

Сначала, описывается способ сохранения данных в запоминающие устройства 300 и 304 данных рёбер.

Запоминающее устройство 300 данных рёбер содержит шесть регистров 300ι-300₆ Р1РО, число которых равно частному от деления числа 30 строк преобразованной матрицы Н' проверки на чётность по фиг. 74 на число 5 строк компонентной матрицы. Каждый из регистров 300_у Р1РО (у=1, 2, ..., 6) имеет множество ступеней областей хранения, так что сообщения, соответствующие пяти рёбрам, число которых равно числу строк и числу столбцов компонентных матриц, могут считываться из этих областей хранения каждой ступени или записываться в них в одно и то же время. Далее, число ступеней областей хранения каждого регистра 300_у Р1РО равно девяти, что является максимальным числом единиц (вес Хэмминга) в направлении строки преобразованной матрицы проверки на чётность по фиг. 74.

В регистре 300ц Р1РО данные (сообщения V! из узлов переменной), соответствующие позициям со значением 1 в первой-пятой строках преобразованной матрицы Н' проверки на чётность по фиг. 74, сохраняются в закрытом виде в горизонтальном направлении в отдельных строках (в форме, где 0 игнорируется). В частности, если элемент в _)-й строке ί-го столбца представлен как (], ί), то в областях хранения в первой ступени регистра 300! Р1РО сохраняются данные, соответствующие позициям со значением 1 блоковой матрицы из 5x5 элементов от (1, 1) до (5, 5) преобразованной матрицы Н' проверки на чётность. В областях хранения второй ступени сохраняются данные, соответствующие позициям со значением 1 сдвинутой матрицы от (1, 21) до (5, 25) преобразованной матрицы Н' проверки на чётность (сдвинутая матрица получена циклическим сдвигом блоковой матрицы из 5x5 элементов на три вправо). Кроме того, в областях хранения с третьей по восьмую ступени данные сохраняются связанном соотношении с преобразованной матрицей Н' проверки на чётность. Далее, в областях хранения в девятой ступени сохраняются данные, соответствующие позициям значений сдвинутой матрицы с (1, 86) до (5, 90) преобразованной матрицы Н' проверки на чётность (сдвинутой матрицы, полученной заменой значения 1 в первой строке блоковой матрицы из 5x5 элементов значением 0 и затем циклическим сдвигом этой блоковой матрицы после замены на один влево).

В регистре 300₂ Р1РО сохраняются данные, соответствующие позициям значения 1 из шестойдесятой строк преобразованной матрицы Н' проверки на чётность по фиг. 74. В частности, в области хранения в первой ступени регистра 300₂ Р1РО сохраняются данные, соответствующие позициям значения 1 первой сдвинутой матрицы, которая образует суммарную матрицу от (6, 1) до (10, 5) преобразованной матрицы Н' проверки на чётность (суммарную матрицу, которая является суммой первой сдвинутой матрицы, полученной циклическим сдвигом блоковой матрицы из 5x5 элементов на один вправо, и второй сдвинутой матрицы, полученной циклическим сдвигом блоковой матрицы из 5x5 элементов на два вправо). Далее, в области хранения во второй ступени сохраняются данные, соответствующие позициям значения 1 второй сдвинутой матрицы, которая образует суммарную матрицу от (6, 1) до (10, 5) преобразованной матрицы Н' проверки на чётность.

В частности, в отношении компонентной матрицы, вес которой составляет 2 или больше, когда эта компонентная матрица представлена в виде суммы множества из числа блоковой матрицы из РxР элементов с весом 1, квазиблоковой матрицы, которая соответствует блоковой матрице, один или несколько элементов которой со значением 1 замены на 0, и сдвинутой матрицы, полученной циклическим сдвигом блоковой матрицы или квазиблоковой матрицы, данные, соответствующие позициям значения 1 блоковой матрицы, квазиблоковой матрицы или сдвинутой матрицы, вес которой равен 1 (сообщения, соответствующие рёбрам, принадлежащим блоковой матрице, квазиблоковой матрице или сдвинутой матрице), сохраняются в тот же самый адрес (тот же самый регистр Р1РО из числа регистров 300ι-300₆ Р1РО).

Кроме того, в областях хранения в третьей-девятой ступенях данные сохраняются в связанном соотношении с преобразованной матрицы Н' проверки на чётность.

Кроме того, регистры 300ι-300₆ Р1РО хранят данные в связанном соотношении с преобразованной матрицы Н' проверки на чётность.

Запоминающее устройство 304 данных рёбер содержит восемнадцать регистров 304^304^ Р1РО, число которых равно частному от деления числа 90 столбцов преобразованной матрицы Н' проверки на чётность по фиг. 74 на число 5 столбцов компонентной матрицы. Каждый из запоминающих устройств

- 54 021966

304_х (х=1, 2, ..., 18) включает в себя множество ступеней областей хранения, и сообщения, соответствующие пяти рёбрам, число которых равно числу строк и числу столбцов преобразованной матрицы Н' проверки на чётность, могут считываться из этих областей хранения каждой ступени или записываться в них в одно и то же время.

В регистре 304₁ ПРО данные, соответствующие позициям со значением 1 в первом-пятом столбцах преобразованной матрицы Н' проверки на чётность по фиг. 74, (сообщения и из узлов проверки) сохраняются в закрытом виде в вертикальном направлении в отдельных столбцах (в форме, где 0 игнорируется). В частности, в областях хранения в первой ступени регистра 304₁ Р1РО сохраняются данные, соответствующие позициям со значением 1 блоковой матрицы из 5x5 элементов от (1, 1) до (5, 5) преобразованной матрицы Н' проверки на чётность. В областях хранения второй ступени сохраняются данные, соответствующие позициям значения первой сдвинутой матрицы, которые образуют суммарную матрицу от (6, 1) до (10, 5) вертикальной матрицы Н' проверки на чётность (суммарную матрицу, которая является суммой первой сдвинутой матрицы, полученной циклическим сдвигом блоковой матрицы из 5x5 элементов на один вправо, и второй сдвинутой матрицы, полученной циклическим сдвигом блоковой матрицы из 5x5 элементов на два вправо). Далее, в областях хранения в третьей ступени сохраняются данные, соответствующие позициям со значениями 1 второй сдвинутой матрицы, которая образует суммарную матрицу от (6, 1) до (10, 5) вертикальной матрицы Н' проверки на чётность.

В частности, в отношении компонентной матрицы, вес которой составляет 2 или больше, когда эта компонентная матрица представлена в виде суммы множества из числа блоковой матрицы из РxР элементов с весом 1, квазиблоковой матрицы, которая соответствует блоковой матрице, один или несколько элементов которой со значением 1 замены на 0, и сдвинутой матрицы, полученной циклическим сдвигом блоковой матрицы или квазиблоковой матрицы, данные, соответствующие позициям значения 1 блоковой матрицы, квазиблоковой матрицы или сдвинутой матрицы, вес которой равен 1 (сообщения, соответствующие рёбрам, принадлежащим блоковой матрице, квазиблоковой матрице или сдвинутой матрице), сохраняются в тот же самый адрес (тот же самый регистр Р1РО из числа регистров 304₁-304₁₈ Р1РО).

Кроме того, в отношении областей хранения в четвёртой и пятой ступенях, данные сохраняются в связанном соотношении с преобразованной матрицы Н' проверки на чётность. Число ступеней областей хранения регистра 304₁ Р1РО равно 5, что является максимальным числом для числа единиц (вес Хэмминга) в направлении строки в первом-пятом столбцах преобразованной матрицы Н' проверки на чётность.

Кроме того, регистры 304₂ и 304₃ Р1РО хранят данные в связанном соотношении с преобразованной матрицы Н' проверки на чётность аналогично, и каждая длина (число ступеней) регистров 304₂ и 304₃равно 5. Кроме того, регистры 304₄-304₁₂ Р1РО хранят данные в связанном соотношении с преобразованной матрицей Н' проверки на чётность аналогично, и каждая длина регистров 304₄-304₁₂ Р1РО равна 3. Кроме того, регистры 304₁₃-304₁₈ Р1РО хранят данные в связанном соотношении с преобразованной матрицей Н' проверки на чётность аналогично, и каждая длина регистров 304₄-304₁₂ Р1РО равна 2.

Теперь описывается работа декодирующего устройства по фиг. 75.

Запоминающее устройство 300 данных рёбер включает в себя шесть регистров 300₁-300₆ Р1РО, и регистры Р1РО, в которые должны сохраняться данные, выбираются из числа регистров 300₁-300₆ Р1РО в соответствии с информацией (матричные данные) Ό312, представляющей, какой строке преобразованной матрицы Н' проверки на чётность принадлежат пять сообщений Ό311, поданных из цепи 308 циклического сдвига на предыдущей ступени. Затем эти пять сообщений Ό311 сохраняются совместно и по порядку в выбранные регистры Р1РО. Далее, когда данные подлежат считыванию, запоминающее устройство 300 данных рёбер считывает пять сообщений Ό300₁ по порядку из регистра 300₁ Р1РО и подаёт эти пять сообщений Ό300₁ в селектор 301 на следующей ступени. После считывания сообщений из регистра 300₁ Р1РО запоминающее устройство 300₁ считывает сообщения по порядку также из регистров 300₂-300₆Р1РО и подаёт считанные сообщения в селектор 301.

Селектор 301 выбирает пять сообщений из того регистра Р1РО из числа регистров 300₁-300₆, из которого в настоящий момент считываются данные в соответствии сигналом Ό301 и подаёт пять сообщений в качестве сообщений Ό302 в секцию 302 вычислений узла проверки.

Секция 302 вычислений узла проверки включает в себя пять вычислителей 302₁-3 02₅ узла проверки и осуществляет математическую операцию узла проверки в соответствии с выражением (7), используя сообщения Ό 302 (Ό302₁-302₅) (сообщения н, по выражению (7)), полученные в результате математической операции, в цепь 303 циклического сдвига.

Цепь 303 циклического сдвига циклически сдвигает пять сообщений 0303^0303^ найденных секцией 302 вычисления узла проверки на основе информации (матричных данных) Ό305 в отношении того, на какое число исходных блоковых матриц циклически сдвигаются соответствующие рёбра в преобразованной матрице Н' проверки на чётность, и подаёт результат этого циклического сдвига в качестве сообщения Ό304 в запоминающее устройство 304 данных рёбер.

Запоминающее устройство 304 данных рёбер включает в себя 18 регистров 304₁-304₁₈ Р1РО. Запоминающее устройство 304 выбирает регистр Р1РО, в который следует сохранять данные, из числа реги- 55 021966 стров 304₁-304₁₈ в соответствии с информацией Ό305, касающейся того, какой строке преобразованной матрицы Н' проверки на чётность принадлежат пять сообщений Ό304, поданных из цепи 303 циклического сдвига на предыдущей ступени, и совместно сохраняет эти пять сообщений Ό304 по порядку в выбранном регистре ΡΙΡΟ. С другой стороны, когда данные должны быть считаны, запоминающее устройство 304 данных рёбер считывает пять сообщений Ό306₁ по порядку из регистра 304₁ ΡΙΡΘ и подаёт сообщения Ό306₁ в селектор 305 на следующей ступени. По окончании считывания данных из регистра 304₁ ΡΙΡΘ запоминающее устройство 304 считывает сообщения по порядку также из регистров 304₂-304₁₈и подаёт эти сообщения в селектор 305.

Селектор 305 выбирает пять сообщений из регистра ΡΙΡΟ, из которого в настоящий момент считываются данные, из числа регистров 304₁-304₁₈ ΡΙΡΟ в соответствии с выбранным сигналом Ό307 и подаёт выбранные сообщения в качестве сообщений Ό308 в секцию 307 вычисления узла переменной и секцию 309 вычисления декодированного слова.

С другой стороны, секция 310 перестановки принятых данных осуществляет замену столбцов по выражению (12) для перестановки кода Ό313 ЬЦРС, принятого через тракт связи, и подаёт переставленный код Ό313 ЬЦРС в качестве принятых данных Ό314 в память 306 принятых данных. Память 306 принятых данных вычисляет и сохраняет логарифмическое отношение вероятностей (ЬЬК) приёма из принятых данных Ό314, поданных в неё из секции 310 перестановки принятых данных и собирает и подаёт каждые пять из ЬЬК приёма в качестве значений Ό 309 приёма в секцию 307 вычисления узла переменной и секцию 309 вычисления декодированного слова.

Секция 307 вычисления узла переменной включает в себя вычислители 307₁-307₅ узла переменной и осуществляет математическую операцию узла переменной в соответствии с выражением (1) с помощью сообщений Ό308 (308₁-308₅) (сообщений и по выражению (1)), поданных на неё через селектор 305, и пять значений Ό309 приёма (значений ц^ приёма по выражению (1)), поданных на неё из памяти 306 принятых данных. Затем, секция 307 вычисления узла переменной подаёт сообщения Ό310 (Ό310₁Ό310₅) (сообщения V! по выражению (1)), полученные в результате математической операции, в цепь 308 циклического сдвига.

Цепь 308 циклического сдвига циклически сдвигает сообщения Ό310₁-Ό310₅, вычисленные секцией 307 вычисления узла переменной на основе информации относительно того, на какое число исходных блоковых матриц соответствующее ребро циклически сдвинуто в преобразованной матрице Н' проверки на чётность, и подаёт результат циклического сдвига в качестве сообщения Ό311 в запоминающее устройство 300 данных рёбер.

За счёт осуществления описанной выше последовательности операций можно осуществлять декодирование в одном цикле кода ЬЦРС. В декодирующем устройстве по фиг. 75 после того, как код ЬЦРС декодирован заранее заданное число раз, конечный результат декодирования определяется секцией 309 вычисления декодированного слова и секцией 311 перестановки декодированных данных, а затем выводится.

В частности, секция 309 вычисления декодированного слова включает в себя пять калькуляторов 3091-3095 и действует в качестве конечной ступени во множестве циклов декодирования для вычисления результата декодирования (декодированного слова) в соответствии с выражением (5) с использованием пяти сообщений Ό308 (Ό308₁-Ό308₅) (сообщений н, по выражению (5)), выведенных из селектора 305, и пять значений Ό309 приёма (значений и₀₁ приёма по выражению (5)), выведенных из памяти 305 принятых данных. Затем, секция 309 вычисления декодированного слова подаёт декодированные данные Ό315, полученные в результате вычисления секцией 311 перестановки декодированных данных.

Секция 311 перестановки декодированных данных осуществляет обратную замену к замене столбцов по выражению (12) для декодированных данных Ό315 поданных в неё из секции 309 вычисления декодированного слова, для перестановки порядка декодированных данных Ό315 в качестве результата Ό316 декодирования.

Как описано выше, путём применения одной или двух из замены строк и замены столбцов к матрице проверки на чётность (исходной матрице проверки на чётность) для преобразования этой матрицы проверки на чётность в матрицу проверки на чётность (преобразованную матрицу проверки на чётность), которую можно представить комбинацией блоковой матрицы из РxР элементов, квазиблоковой матрицы, которая соответствует блоковой матрице, элементы которой со значением 1 заменены на элемент или элементы со значением 0, сдвинутой матрицы, которая соответствует блоковой матрице или квазиблоковой матрице после того, как она циклически сдвинута, суммарной матрицы из двух или более из блоковой матрицы, квазиблоковой матрицы и сдвинутой матрицы, и нулевой матрице из РxР элементов, как описано выше, становится возможным приспособить для декодирования кода ЬЦРС архитектуру, которая осуществляет математическую операцию узла проверки и математическую операцию узла переменной одновременно для Р узлов проверки и Р узлов переменной. Следовательно, за счёт осуществления математической операции узла одновременно для Р узлов возможно подавить рабочую частоту в осуществимом диапазоне для осуществления декодирования кода ЬЦРС.

Секция 56 декодирования ЬЦРС, которая состоит из приёмного устройства 12 по фиг. 70, осущест- 56 021966 вляет математическую операцию узла проверки и математическую операцию узла переменной одновременно для Р узлов проверки и Р узлов переменной для осуществления декодирования Ь-ЭРС аналогично декодирующему устройству по фиг. 75.

В частности, предположим теперь для упрощения описания, что матрица проверки на чётность кода ЬИРС, выводимого из секции 21 кодирования ЬИРС, которая состоит из передающего устройства 11 по фиг. 8, представляет собой, например, матрицу Н проверки на чётность, в которой матрица чётности имеет лестничную структуру, показанную на фиг. 72. В этом случае перемежитель 23 чётности передающего устройства осуществляет перемежение чётности для перемежения (К+с|\+у+1)-го кодового разряда в позицию (К+Ру+х+1)-го кодового разряда с информационной длиной, установленной на 60, с блоковым числом Р столбцов циклической структуры, установленным на 5, и с делителем с| (=М/Р) длины М чётности, равным 6.

Поскольку это перемежение чётности соответствует замене столбцов по выражению (12), секция 56 декодирования ЬИРС не осуществляет замену столбцов по выражению (12).

Поэтому в приёмном устройстве 12 по фиг. 70 код ЬИРС, для которого деперемежением чётности не осуществлено, т.е. код ЬИРС в состоянии, в котором осуществляется замена столбцов по выражению (12), подаётся из деперемежителя 55 прокрутки столбцов в секцию 56 декодирования ЬИРС, как описано выше. Секция 56 декодирования ЬИРС осуществляет обработку, аналогичную обработке декодирующего устройства по фиг. 75, за исключением того, что замена столбцов по выражению (12) не осуществляется.

В частности, фиг. 76 показывает пример конфигурации секции 56 декодирования ЬИРС по фиг. 70.

На фиг. 76 секция 56 декодирования ЬИРС выполнена аналогично тому, как в декодирующем устройстве по фиг. 75, за исключением того, что секция 310 перестановки принятых данных по фиг. 75 не предусмотрена, и осуществляет обработку, аналогичную той, как в декодирующем устройстве по фиг. 75, за исключением того, что не осуществляется замена столбцов по выражению (12). Поэтому описание секции 56 декодирования ЬИРС здесь опущено.

Поскольку секцию 56 декодирования ЬИРС можно выполнять без включения в неё секции 310 перестановки принятых данных, как описано выше, она может быть сокращена по своим масштабам по сравнению с декодирующим устройством по фиг. 75.

Следует отметить, что, хотя на фиг. 72-76 предполагается, что длина N кода в коде Ь-ЭРС равна 90, длина К информации равна 60, блоковое число Р столбцов (число строк и число столбцов компонентной матрицы) циклической структуры равно 5, и делитель с| (=М/Р) длины М чётности равен 6 - для упрощённого описания, длина N кода, длина К информации, блоковое число Р столбцов циклической структуры и делитель с| (=М/Р) не ограничены индивидуально конкретными значениями, заданными выше.

В частности, хотя секция 21 кодирования ЬИРС в передающем устройстве 11 по фиг. 8 выводит код ЬИРС, в котором, например, длина N кода составляет 64.800 или 16.200, длина К информации равна N Рс| (=N - М), блоковое число Р циклической структуры равно 360, а делитель с| равен М/Р, секция 56 декодирования ЬИРС по фиг. 76 может быть применена и тогда, когда декодирование Ь-ЭРС осуществляется путём осуществления математической операции узла проверки и математической операции узла переменной одновременно для Р узлов проверки и Р узлов переменной в отношении такого кода ЬИРС, как только что описанный.

Хотя описанную выше последовательность процедур можно исполнять аппаратно, она в ином случае может выполняться программно. Когда ряд процессов исполняется программно, на компьютер универсального использования или тому подобное устанавливается программа, которая создаёт программное обеспечение.

Фиг. 77 показывает пример выполнения варианта осуществления компьютера, в который установлена программа для исполнения последовательности описанных выше процедур.

Эту программу можно записать заранее на жёсткий диск 705 или в ПЗУ 703 в качестве носителя данных, встроенного в компьютер.

Либо эту программу можно сохранять (записывать) временно или постоянно на или в съёмный носитель 711 записи, такой как гибкий диск, постоянно запоминающее устройство на компакт-диске (СОКОМ), магнитооптический (МО) диск, универсальный цифровой диск (ΌνΟ), магнитный диск или полупроводниковую память. Такой съёмный носитель 711 записи может быть предусмотрен в качестве так называемого пакета программного обеспечения.

Следует отметить, что программа может быть не только установлена в компьютер с такого съёмного носителя 711 записи, как описано выше, но также может быть установлена в жёсткий диск 705, встроенный в компьютер, когда она переносится на него и принимается секцией 708 связи. В этом случае программа может быть перенесена в компьютер посредством беспроводной связи с загрузочного сайта через искусственный спутник для цифрового спутникового вещания или перенесена в компьютер посредством проводной связи через сеть, такую как местная сеть (ЬАЛ) или Интернет.

Компьютер имеет встроенный в него центральный процессор (ЦП) (СРИ) 702. Интерфейс 710 ввода-вывода соединён с ЦП 702 шиной 701, и если команда вводится в ЦП 702 через интерфейс 710 вводавывода, когда секцией 707 ввода, выполненной из клавиатуры, мыши, микрофона и так далее, управляет оператор, или в подобном случае, ЦП 702 исполняет программу, хранящуюся в постоянно запоминаю- 57 021966 щем устройстве (ПЗУ) (КОМ) 703. Или же, ЦП 702 загружает программу, хранящуюся на жёстком диске 703, программу, переданную от спутника или из сети, принятую секцией 708 связи и установленную на жёстком диске 705, или программу, считанную со съёмного носителя 711 записи, загруженного в привод 709, и установленную на жёсткий диск 705, в оперативное запоминающее устройство (ОЗУ) (КАМ) 704, и исполняет эту программу. Следовательно, ЦП 702 осуществляет обработку в соответствии с блоксхемой алгоритма, описанной выше, или обработку, осуществляемую конфигурацией блок-схемы, описанной выше. Затем, ЦП 702 выводит результат обработки из секции 706 вывода, выполненной из жидкокристаллического дисплея (ЖКД) (БСЭ), громкоговорителя и так далее, и передаёт результат обработки из секции 708 связи через интерфейс 710 ввода-вывода или записывает результат обработки на жёсткий диск 705, как требуется.

Здесь, в настоящем описании этапы обработки, которые описывают программу, заставляющую компьютер выполнять различные процессы, не обязательно должны происходить во временной последовательности в соответствии с порядком, описанным как блок-схема алгоритма, но включают в себя те процессы, которые подлежат исполнению параллельно или по отдельности (например, параллельные процессы или процессы посредством объекта).

Далее, программа может обрабатываться единственным компьютером или может обрабатываться за счёт распределённой обработки множеством компьютеров. Далее, программу можно передавать в компьютер и исполнять в компьютере в удалённом местоположении.

Теперь описывается процесс для кодирования БЭРС секцией 21 кодирования БЭРС передающего устройства 11.

Например, в стандарте ΌνΒ-δ.2 предписано кодирование БЭРС с двумя разными длинами N кода, равными 64.800 и 16.200.

Для кода БОРС, у которого длина N кода составляет 64.800, предписаны 11 скоростей кодирования, равные 1/4, 1/3, 2/5, 1,2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 и 9/10, а для кода БЭРС, у которого длина N кода составляет 16.200, предписаны 10 скоростей кодирования, равные 1/4, 1/3, 2/5, 1,2, 3/5, 2/3, 3/4, 4/5, 5/6 и 8/9.

Секция 21 кодирования БЭРС осуществляет кодирование (кодирование с исправлением ошибок) в коды БЭРС с различными скоростями кодирования, длина N кода которых составляет 64.800 битов или 16.200 битов, в соответствии с матрицей Н проверки на чётность, подготовленной для длины N кода и для каждой скорости кодирования.

В частности, секция 56 кодирования БЭРС сохраняет описанную выше таблицу начальных значений матрицы проверки на чётность для получения матрицы Н проверки на чётность для каждой длины N кода и для каждой скорости кодирования.

Здесь, в стандарте ΌΥΒ-δ.2, коды БЭРС двух различных длин N кода, равных 64.800 и 16.200, предписаны, как описано выше, и 11 различных скоростей кодирования предписаны для кода БЭРС, длина N кода которого составляет 64.800 битов, и 10 различных скоростей кодирования предписаны для кода БОРС, длина N кода которого составляет 16.200 битов.

Соответственно, когда передающее устройство 11 представляет собой устройство, которое осуществляет обработку в соответствии со стандартом ΌΥΒ-δ.2, в секции 21 кодирования БЭРС хранятся таблицы начальных значений матриц проверки на чётность, отдельно соответствующие 11 различным скоростям кодирования для кода БОРС, длина N кода которого составляет 64.800 битов, и таблицы начальных значений матрицы проверки на чётность, отдельно соответствующие различным скоростям кодирования для кода БЭРС, длина N кода которого составляет 16.200 битов.

Секция 21 кодирования БЭРС устанавливает длину N кода и скорость г кодирования для кодов БОРС, например, в ответ на работу оператора.

Длина N кода и скорость г кодирования, установленные секцией 21 кодирования БОРС, именуются дальше, соответственно, как установленная длина N кода и установленная скорость г кодирования соответственно.

Секция 21 кодирования БЭРС, на основе таблиц начальных значений матрицы проверки на чётность, соответствующие установленной длине N кода и установленной скорости г кодирования, помещает элементы со значением 1 информационной матрицы Н_А, соответствующей длине К (=№=длина N кода - длина М чётности) информации, соответствующей установленной длине N кода и установленной скорости г кодирования в периоде из 360 столбцов (блоковое число Р столбцов циклической структуры) в направлении столбца для получения матрицы Н проверки на чётность.

Затем секция 21 кодирования БЭРС выделяет информационные разряды для длины К информации из объектных данных, которые являются объектом передачи, такие как данные изображения или звуковые данные, поданные из передающего устройства 11. Далее, секция 21 кодирования БЭРС вычисляет биты чётности, соответствующие информационным разрядам, на основе матрицы Н проверки на чётность, для получения кодового слова (кода БЭРС) для одной длины кода.

Иными словами, секция 21 кодирования БЭРС последовательно осуществляет математическую операцию бита чётности кодового слова с, которая удовлетворяет нижеследующему выражению: Нс^т=0.

Здесь, в приведённом выше выражении, с обозначает вектор строки в качестве кодового слова (код

- 58 021966

ШРС), а с^Т обозначает инверсию от вектора с строки.

Когда часть из вектора с строки в качестве кода ШРС (кодового слова), соответствующая информационным разрядам, представлена вектором А строки, а часть, соответствующая битам чётности, представлена вектором Т строки, вектор с строки можно представить выражением с=[А|Т] из вектора А строки в качестве информационных разрядов и вектора Т строки в качестве битов чётности.

При этом, матрицу Н проверки на чётность, исходя из информационной матрицы Н_А тех кодовых разрядов кода ШРС, которые соответствуют информационным разрядам, и матрицы Н_Т тех кодовых разрядов кода ШРС, которые соответствуют битам чётности, можно представить выражением Н=[Н_А|Н_Т] (матрицей, в которой элементы информационной матрицы Н_А являются элементами слева, а элементы матрицы НТ чётности являются элементами справа).

Далее, например, в стандарте ΌνΒ-δ.2 матрица Н_Т чётности в матрице Н=[Н_А|Н_Т] проверки на чётность имеет лестничную структуру.

Для матрицы Н проверки на чётность и вектора с=[А|Т] строки в качестве кода ШРС необходимо удовлетворять выражению Нс^Т=0, и когда матрица Н_Т в матрице Н=[Н_А|Н_Т] проверки на чётность имеет лестничную структуру, вектор Т строки в качестве битов чётности, который конфигурирует вектор с=[А|Т] строки, который удовлетворяет выражению Нс^Т=0, можно найти последовательно установкой элементов каждой строки на нуль по порядку, начиная с элементов в первой строке вектора Нс^Т столбца в выражении Нс^Т=0.

Если секция 21 кодирования ШРС находит бит Т чётности для информационного разряда А, она выводит кодовое слово с=[А|Т], представленное информационным битом А и битом Т чётности в качестве результата кодирования ШРС для информационного разряда А.

Как описано выше, секция 21 кодирования ШРС заранее сохраняет в себе таблицы начальных значений матрицы проверки на чётность, соответствующие длинам N кода и скоростям г кодирования и осуществляет кодирование ШРС установленной длины N кода и установленной скорости г кодирования с помощью матрицы Н проверки на чётность, полученной из таблиц начальных значений матрицы проверки на чётность, соответствующих установленной длине N кода и установленной скорости г кодирования.

Каждая таблица начальных значений матрицы проверки на чётность является таблицей, которая представляет позицию элементов со значением 1 информационной матрицы Н_А, соответствующей длине К информации, соответствующей длине N кода и скорости г кодирования кода ШРС матрицы Н проверки на чётность (кода ШРС, определённого матрицей Н проверки на чётность) для каждых 360 строк (блоковое число Р столбцов периодической структуры), и получается заранее для матрицы Н проверки на чётность и для каждой длины N кода и каждой скорости г кодирования.

Фиг. 78-123 иллюстрируют таблицы начальных значений матрицы проверки на чётность, в том числе таблицы начальных значений матрицы проверки на чётность, предписанные в стандарте ΌνΒ-δ.2.

В частности, фиг. 78 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 2/3.

Фиг. 79-81 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 2/3.

Следует отметить, что фиг. 80 представляет собой вид, продолжающийся с фиг. 79, а фиг. 81 представляет собой вид, продолжающийся с фиг. 80.

Фиг. 82 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 3/4.

Фиг. 83-86 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 3/4.

Следует отметить, что фиг. 84 представляет собой вид, продолжающийся с фиг. 83, а фиг. 85 представляет собой вид, продолжающийся с фиг. 84. Далее, фиг. 86 представляет собой вид, продолжающийся с фиг. 85.

Фиг. 87 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 4/5.

Фиг. 88-91 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 4/5.

Следует отметить, что фиг. 89 представляет собой вид, продолжающийся с фиг. 88, а фиг. 90 представляет собой вид, продолжающийся с фиг. 89. Далее, фиг. 91 представляет собой вид, продолжающийся с фиг. 90.

Фиг. 92 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 5/6.

Фиг. 93-96 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 5/6.

Следует отметить, что фиг. 94 представляет собой вид, продолжающийся с фиг. 93, а фиг. 95 представляет собой вид, продолжающийся с фиг. 94. Далее, фиг. 96 представляет собой вид, продолжающийся с фиг. 95.

- 59 021966

Фиг. 97 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 8/9.

Фиг. 98-101 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 8/9.

Следует отметить, что фиг. 99 представляет собой вид, продолжающийся с фиг. 98, а фиг. 100 представляет собой вид, продолжающийся с фиг. 99. Далее, фиг. 101 представляет собой вид, продолжающийся с фиг. 100.

Фиг. 102-105 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 9/10.

Следует отметить, что фиг. 103 представляет собой вид, продолжающийся с фиг. 102, а фиг. 104 представляет собой вид, продолжающийся с фиг. 103. Далее, фиг. 105 представляет собой вид, продолжающийся с фиг. 104.

Фиг. 106 и 107 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 1/4.

Следует отметить, что фиг. 107 представляет собой вид, продолжающийся с фиг. 106.

Фиг. 108 и 109 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 1/3.

Следует отметить, что фиг. 109 представляет собой вид, продолжающийся с фиг. 108.

Фиг. 110 и 111 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 2/5.

Следует отметить, что фиг. 111 представляет собой вид, продолжающийся с фиг. 110.

Фиг. 112-114 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 1/2.

Следует отметить, что фиг. 113 представляет собой вид, продолжающийся с фиг. 112, а фиг. 114 представляет собой вид, продолжающийся с фиг. 113.

Фиг. 115-117 показывают таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 64.800 и скорость г кодирования 3/5.

Следует отметить, что фиг. 116 представляет собой вид, продолжающийся с фиг. 115, а фиг. 117 представляет собой вид, продолжающийся с фиг. 116.

Фиг. 118 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 1/4.

Фиг. 119 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 1/3.

Фиг. 120 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 2/5.

Фиг. 121 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 1/2.

Фиг. 122 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 3/5.

Фиг. 123 показывает таблицу начальных значений матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющую длину N кода 16.200 и скорость г кодирования 3/5, которую можно использовать вместо таблицы начальных значений матрицы проверки на чётность по фиг. 122.

Секция 21 кодирования ЬОРС определяет матрице Н проверки на чётность следующим образом с помощью таблиц начальных значений матрицы проверки на чётность.

В частности, фиг. 124 иллюстрирует способ определения матрицы Н проверки на чётность из таблицы начальных значений матрицы проверки на чётность.

Следует отметить, что таблица начальных значений матрицы проверки на чётность по фиг. 124 указывает таблицу начальных значений матрицы проверки на чётность для матрицы Н проверки на чётность, предписанной в стандарте ΌνΒ-δ.2 и имеющей длину N кода 16.200 и скорость г кодирования 2/3, показанной на фиг. 78.

Как описано выше, таблица начальных значений матрицы проверки на чётность является таблицей, которая представляет позицию элементов со значением 1 информационной матрицы Н_А, соответствующей длине К информации, соответствующей длине N кода и скорости г кодирования кода ЬОРС для каждых 360 столбцов (для каждого блокового числа Р столбцов в циклической структуре), и в первой строке этой таблицы начальных значений матрицы проверки на чётность число номеров строк элементов со значением 1 в [1+360к (1-1)]-м столбце матрицы Н проверки на чётность (номера строк, где номер строки первой строки матрицы Н проверки на чётность равен 0) равно числу весов столбцов, которые имеет [(1+360ж (ΐ- 1)]-й столбец.

Здесь, предполагается, что матрица Н_т чётности в матрице Н проверки на чётность, соответствующей длине М чётности, имеет лестничную структуру и определяется заранее. Согласно таблице начальных значений матрицы проверки на чётность определяется информационная матрица НА, соответствую- 60 021966 щая длине К информации из матрицы Н проверки на чётность.

Номер к+1 строки таблицы начальных значений матрицы проверки на чётность отличается в зависимости от длины К информации.

Длина К информации и номер к+1 строки таблицы начальных значений матрицы проверки на чётность удовлетворяют соотношению, заданному следующим выражением: К=(к+1Ц360.

Здесь, 360 в вышеприведённом выражении есть блоковый номер Р столбцов циклической структуры.

В таблице начальных значений матрицы проверки на чётность по фиг. 124 перечислены 13 числовых значений в первой-третьей строках и три числовых значения перечислены в четвёртой-(к+1)-й (на фиг. 124 - тридцатой) строках.

Соответственно, число весов столбцов в матрице Н проверки на чётность, найденное из таблицы начальных значений матрицы проверки на чётность по фиг. 124, равно 13 в первой-[1+360x(3-1)]-й строках, но равно 3 в [1+360x(3-1)]-й - К-й строках.

Первая строка таблицы начальных значений матрицы проверки на чётность по фиг. 124 включает в себя 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620 и 2622, и это означает, что в первом столбце матрицы Н проверки на чётность элементы в строках с номерами строк 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620 и 2622 имеют значение 1 (а помимо этого остальные элементы имеют значение 0).

При этом, вторая строка таблицы начальных значений матрицы проверки на чётность по фиг. 124 указывает 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358 и 3108, и это означает, что в 361-м (=[1+360x(2-1)-м]) столбце матрицы Н проверки на чётность элементы в строках с номерами строк 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358 и 3108 имеют значение 1.

Как дано выше, таблица начальных значений матрицы проверки на чётность представляет позицию элементов со значением 1 информационной матрицы Н_А в матрице Н проверки на чётность для каждых 360 столбцов.

Каждый из столбцов матрицы Н проверки на чётность иной, нежели [1+360x0-1)]^ столбец, т.е. каждый из столбцов с [2+360x(^-1)]-го по (360x1)^ столбцы включает в себя элементы со значением 1, полученные циклическим сдвигом элементов со значением 1 из [1+360x(^-1)]-го столбца, который зависит от таблицы начальных значений матрицы проверки на чётность периодически в направлении вниз (в направлении вниз столбца) в соответствии с длиной М чётности.

В частности, например, [2+360x0-1)]^ столбец является столбцом, полученным циклическим сдвигом [1+360x(^-1)]-го столбца в направлении вниз на М/360 (=ц), а следующий [3+360x0-1)]^ столбец является столбцом, полученным циклическим сдвигом [1+360x(^-1)]-го столбца в направлении вниз на 2xМ/360 (=2x^), а затем циклическим сдвигом циклически сдвинутого [2+360x(^-1)]-го столбца в направлении вниз на М/360 (=с]).

Теперь, если предполагается, что числовое значение в _)-м столбце (]-м слева) в ί-й строк (ί-й сверху) таблицы начальных значений матрицы проверки на чётность представлено величиной Ь;, _ί и номер строки _)-го элемента со значением 1 в №-м столбце матрицы Н проверки на чётность представлен величиной Н_те_р то номер Н_те- строки элемента со значением 1 в №-м столбце ином, нежели [1+360x0-1)]^ столбец матрицы Н проверки на чётность находится в соответствии с нижеследующим выражением:

Н^ртобРу+тобШу-О.Ррц.М;.

Здесь, тоб{у,х} означает остаток от деления х на у.

При этом Р есть блоковый номер столбцов циклической структуры, описанной выше, и равен, например, 360 в стандарте ΌνΒ-δ. 2. Далее, с| есть значение М/360, полученное делением длины М чётности на блоковое число Р (=360) столбцов циклической структуры.

Секция 21 кодирования ШРС конкретизирует номер строки элементов со значением 1 в [1+360x01)]-М столбце матрицы Н проверки на чётность из таблицы начальных значений матрицы проверки на чётность.

Далее, секция 21 кодирования БЭРС находит номер Н_те- строки элемента со значением 1 в №-м столбце, который является столбцом иным, нежели [1+360x0-1)]^ столбец матрицы Н проверки на чётность, и получает матрицу Н проверки на чётность, в которой элементы с номерами строк, полученными вышеуказанным образом, имеют значение 1.

Теперь описываются варианты способа замены кодовых разрядов кода БЭРС в процессе замены секцией 32 замены демультиплексора 25 в передающем устройстве 11, т.е. комбинация назначения (именуемая далее комбинацией назначения разрядов) кодовых разрядов кода БЭРС и символьных разрядов, представляющих символ.

В демультиплексоре 26 кодовые разряды кода БЭРС записываются в направлении столбца в памяти 31, которая сохраняет (М(тЬ))к(тЬ) битов в направлении столбца ж направлении строки. После этого кодовые разряды считываются в блоке из тЬ битов в направлении строки. Далее, в демультиплексоре 25 секция 32 замены заменяет тЬ кодовых разрядов, считанных в направлении строки памяти 31 и определяет кодовые разряды после этой замены как тЬ символьных разрядов (следующих друг за другом) т

- 61 021966 символов.

В частности, секция 32 замены находит (1+1)-й бит от самого значимого разряда в тЬ кодовых разрядах, считанных в направлении строки памяти 31, в качестве кодового разряда Ь₁ и находит (1+1)-й бит от самого значимого разряда в тЬ символьных разрядах из Ь (следующих друг за другом) символов как символьный разряд у;, а затем заменяет тЬ кодовых разрядов Ь₀ - Ь_тЬ-1 в соответствии с заранее заданной комбинацией назначения.

Фиг. 125 показывает пример комбинации назначения разрядов, которую можно принять, когда код ЬЭРС является кодом БЭРС, длина N кода которого равна 64.800 и скорость кодирования которого составляет 5/6 или 9/10, а кроме того, способом модуляции является 40960АМ и множитель Ь равен 1.

Когда код ЬЭРС является кодом БЭРС, длина N кода которого равна 64.800 и скорость кодирования которого составляет 5/6 или 9/10, а кроме того, способом модуляции является 40960АМ и множитель Ь равен 1, в демультиплексоре 25 кодовые разряды, записанные в памяти 31 для хранения (64.800/(12x 1))x(12x 1) битов в направлении столбца x направлении строки, считываются в блоке из (12x1) (=тЬ) битов в направлении строки и подаются в секцию 32 замены.

Секция 32 замены заменяет 12x1 (=тЬ) кодовых разрядов Ь₀ - Ь₁₁ так, что 12x1 (=тЬ) кодовых разрядов Ь₀ - Ьц, подлежащих считыванию из памяти 31, могут быть назначены 12x1 (=тЬ) символьным разрядам у₀ - у₁₁ одного (=Ь) символа, как видно на фиг. 125.

В частности, согласно фиг. 125, секция 32 замены осуществляет в отношении как кода ЬЭРС со скоростью кодирования 5/6, так и кода ЬЭРС со скоростью кодирования 9/10 из числа кодов ЬЭРС с длиной N кода, равной 64.800 битов, замену для назначения:

кодового разряда Ьо символьному разряду у», кодового разряда Ь, символьному разряду у о, кодового разряда Ьг символьному разряду уб, кодового разряда Ьз символьному разряду уь кодового разряда Ь4 символьному разряду у 4, кодового разряда Ь5 символьному разряду у5, кодового разряда Ьб символьному разряду уг, кодового разряда символьному разряду уз, кодового разряда Ьв символьному разряду у7, кодового разряда 69 символьному разряду ую, кодового разряда Ьщ символьному разряду уц и кодового разряда Ьц символьному разряду у?.

Фиг. 126 показывает пример комбинации назначения разрядов, которую можно принять, когда код ЬЭРС является кодом БЭРС, длина N кода которого равна 64.800 и скорость кодирования которого составляет 5/6 или 9/10, а кроме того, способом модуляции является 4096РАМ и множитель Ь равен 2.

Когда код ЬЭРС является кодом ЬЭРС, длина N кода которого равна 64.800 и скорость кодирования которого составляет 5/6 или 9/10, а кроме того, способом модуляции является 4096РАМ и множитель Ь равен 2, в демультиплексоре 25 кодовые разряды, записанные в памяти 31 для хранения (64.800/(12x2))x(12x2) битов в направлении столбца x направлении строки, считываются в блоке из (12x2) (=тЬ) битов в направлении строки и подаются в секцию 32 замены.

Секция 32 замены заменяет 12x2 (=тЬ) кодовых разрядов Ьо - Ь₂₃ так, что 12x2 (=тЬ) кодовых разрядов Ьо - Ь₂₃, подлежащих считыванию из памяти 31, могут быть назначены 12x2 (=тЬ) символьным разрядам у₀ - у₂₃ двух (=Ь) следующих друг за другом символов, как видно на фиг. 126.

В частности, согласно фиг. 126, секция 32 замены осуществляет в отношении как кода ЬЭРС со скоростью кодирования 5/6, так и кода ЬЭРС со скоростью кодирования 9/10 из числа кодов ЬЭРС с длиной N кода, равной 64.800 битов, замену для назначения:

- 62 021966 кодового разряда Ъо символьному разряду у§, кодового разряда Ъ₂ символьному разряду у о, кодового разряда Ъ₄ символьному разряду уб, кодового разряда Ъб символьному разряду уь кодового разряда Ъз символьному разряду у₄, кодового разряда Ъю символьному разряду у₅, кодового разряда Ъ1₂ символьному разряду у₂, кодового разряда Ън символьному разряду у₃, кодового разряда Ъю символьному разряду у₇, кодового разряда Е 8 символьному разряду ую, кодового разряда Ъ₂о символьному разряду уп, кодового разряда Ъ₂₂ символьному разряду у₉. кодового разряда Е символьному разряду у₂о, кодового разряда Ъз символьному разряду у 12» кодового разряда Ъб символьному разряду у ιβ, кодового разряда Ъ₇ символьному разряду ув, кодового разряда Ъ₉ символьному разряду ую, кодового разряда Ън символьному разряду уп, кодового разряда Ъ|₃ символьному разряду уи, кодового разряда Ъв символьному разряду ую, кодового разряда Ъ]₇ символьному разряду у₎₉, кодового разряда Ъю символьному разряду у₂₂, кодового разряда Ъ₂] символьному разряду у₂₃ и кодового разряда Ъ₂₃ символьному разряду у₂ь

Здесь, комбинация назначения разрядов по фиг. 126 использует комбинацию назначения разрядов по фиг. 125, в которой множитель Ь равен 1 без видоизменения. В частности, на фиг. 126 назначение кодовых разрядов Ь₀, Ь₂, ..., Ь₂₂ символьным разрядам у; и назначение кодовых разрядов Ь₁, Ь₃, ..., Ь₂₃ символьным разрядам у; аналогично назначению кодовых разрядов Ь₀ - Ь₁₁ символьным разрядам у; по фиг. 125.

Фиг. 127 показывает пример комбинации назначения разрядов, которую можно принять, когда способом модуляции является 1024РАМ, а код ЬЭРС является кодом ЬЭРС, длина N кода которого равна

16.200 и скорость кодирования которого составляет 3/4, 5/6 или 8/9, а кроме того, множитель Ь равен 2, а также когда способом модуляции является 1024РАМ, а код ЬЭРС является кодом ЬЭРС, длина N кода которого равна 64.800 и скорость кодирования которого составляет 3/4, 5/6 или 9/10, а кроме того, множитель Ь равен 2.

Когда код ЬЭРС является кодом ЬЭРС, длина N кода которого равна 16.200 и скорость кодирования которого составляет 3/4, 5/6 или 8/9, а кроме того, способом модуляции является 1024РАМ и множитель Ь равен 2, в демультиплексоре 25 кодовые разряды, записанные в памяти 31 для хранения (16.200/(10/2))/(10/2) битов в направлении столбца x направлении строки, считываются в блоке из (10x2) (=тЬ) битов в направлении строки и подаются в секцию 32 замены.

С другой стороны, когда код ЬЭРС является кодом ЬЭРС, длина N кода которого равна 64.800 и скорость кодирования которого составляет 3/4, 5/6 или 9/10, а кроме того, способом модуляции является 1024РАМ и множитель Ь равен 2, в демультиплексоре 25 кодовые разряды, записанные в памяти 31 для хранения (64.800/(10x2))x(10x2) битов в направлении столбца ж направлении строки, считываются в блоке из (10x2) (=тЬ) битов в направлении строки и подаются в секцию 32 замены.

Секция 32 замены заменяет 10x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₉ так, что 10x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₉, подлежащих считыванию из памяти 31, могут быть назначены 10x2 (=тЬ) символьным разрядам у₀ - у₁₉ двух (=Ь) следующих друг за другом символов, как видно на фиг. 127.

В частности, согласно фиг. 127, секция 32 замены осуществляет в отношении всех из кодов ЬЭРС со скоростью кодирования 3/4, кодов ЬЭРС со скоростью кодирования 5/6 и кодов ЬЭРС со скоростью кодирования 8/9 из числа кодов ЬЭРС с длиной N кода, равной 16.200 битов, а также кодов ЬЭРС со

- 63 021966 скоростью кодирования 3/4, кодов ЬЭРС со скоростью кодирования 5/6 и кодов ЬЭРС со скоростью кодирования 9/10 из числа кодов ЬЭРС с длиной N кода, равной 64.800 битов из числа кодов ЬЭРС с длиной N кода, равной 64.800 битов, замену для назначения:

кодового разряда Ъо символьному разряду у§, кодового разряда 1ц символьному разряду у₃, кодового разряда Ь₂ символьному разряду у₇, кодового разряда Ьз символьному разряду ую, кодового разряда Ъ₄ символьному разряду у,9, кодового разряда Ъ₅ символьному разряду у₄, кодового разряда Ьб символьному разряду уд, кодового разряда Ь₇ символьному разряду у5, кодового разряда Ь» символьному разряду у ι₇, кодового разряда 69 символьному разряду уб, кодового разряда Ъщ символьному разряду у и, кодового разряда Ьп символьному разряду ун, кодового разряда Ь]₂ символьному разряду у₂, кодового разряда Ъв символьному разряду у в, кодового разряда Ьн символьному разряду у в, кодового разряда Ъв символьному разряду ув, кодового разряда Ьв символьному разряду уо, кодового разряда Ь]₇ символьному разряду у_ькодового разряда Ьв символьному разряду у в и кодового разряда Ъв символьному разряду у_]2.

Фиг. 128 показывает пример комбинации назначения разрядов, которую можно принять, когда способом модуляции является 4096фАМ, а код ЬЭРС является кодом ЬЭРС, длина N кода которого равна

16.200 и скорость кодирования которого составляет 5/6 или 8/9, а кроме того, множитель Ь равен 2, а также когда способом модуляции является 4096фАМ, а код ЬЭРС является кодом ЬЭРС, длина N кода которого равна 64.800 и скорость кодирования которого составляет 5/6 или 9/10, а кроме того, множитель Ь равен 2.

Когда код ЬЭРС является кодом ЬЭРС, длина N кода которого равна 16.200 и скорость кодирования которого составляет 5/6 или 8/9, а кроме того, способом модуляции является 4096фАМ и множитель Ь равен 2, в демультиплексоре 25 кодовые разряды, записанные в памяти 31 для хранения (16.200/(12х2))х(12х2) битов в направлении столбца х направлении строки, считываются в блоке из (12х2) (=тЬ) битов в направлении строки и подаются в секцию 32 замены.

С другой стороны, когда код ЬЭРС является кодом ЬЭРС, длина N кода которого равна 64.800 и скорость кодирования которого составляет 5/6 или 9/10, а кроме того, способом модуляции является 4096фАМ и множитель Ь равен 2, в демультиплексоре 25 кодовые разряды, записанные в памяти 31 для хранения (64.800/(12х2))х(12х2) битов в направлении столбца х направлении строки, считываются в блоке из (12х2) (=тЬ) битов в направлении строки и подаются в секцию 32 замены.

Секция 32 замены заменяет 12х2 (=тЬ) кодовых разрядов Ь₀ - Ь₂₃ так, что 12х2 (=тЬ) кодовых разрядов Ь₀ - Ь₂₃, подлежащих считыванию из памяти 31, могут быть назначены 12х2 (=тЬ) символьным разрядам у₀ - у₂₃ двух (=Ь) следующих друг за другом символов, как видно на фиг. 128.

В частности, согласно фиг. 128, секция 32 замены осуществляет в отношении всех из кодов ЬЭРС со скоростью кодирования 5/6 и кодов ЬЭРС со скоростью кодирования 8/9 из числа кодов ЬЭРС с длиной N кода, равной 16.200 битов, а также кодов ЬЭРС со скоростью кодирования 5/6 и кодов ЬЭРС со скоростью кодирования 9/10 из числа кодов ЬЭРС с длиной N кода, равной 64.800 битов из числа кодов ЬЭРС с длиной N кода, равной 64.800 битов, замену для назначения:

- 64 021966 кодового разряда Ьо символьному разряду ую, кодового разряда Ъ] символьному разряду у 15» кодового разряда Ь₂ символьному разряду у4, кодового разряда Ь₃ символьному разряду ущ, кодового разряда 64 символьному разряду у₂1, кодового разряда 65 символьному разряду у щ, кодового разряда Ьб символьному разряду у₂₃, кодового разряда δγ символьному разряду уιβ, кодового разряда Ь₈ символьному разряду уц, кодового разряда δρ символьному разряду ум, кодового разряда Ью символьному разряду у 22, кодового разряда Ьп символьному разряду у5, кодового разряда Ь,₂ символьному разряду уб, кодового разряда Ь;₃ символьному разряду ум, кодового разряда Ьм символьному разряду ум, кодового разряда Ьм символьному разряду уго, кодового разряда Ьщ символьному разряду уь кодового разряда Ьм символьному разряду у₃, кодового разряда Ьм символьному разряду уд, кодового разряда Ьм символьному разряду у₂, кодового разряда Ь₂о символьному разряду у7, кодового разряда Ь_2] символьному разряду у₈, кодового разряда Ь₂₂ символьному разряду ум и кодового разряда Ь₂₃ символьному разряду у₀.

Согласно комбинациям назначения разрядов, показанным на фиг. 125-128, одна и та же комбинация назначения разрядов может быть принята для множества видов кодов БЭРС, а кроме того, устойчивость к ошибкам может быть установлена на желаемую характеристику в отношении всех многочисленных видов кодов ЬЭРС.

В частности, фиг. 129-1З2 иллюстрируют результаты моделирования частоты появления ошибочных битов (ВЕК), когда процесс замены осуществляется в соответствии с комбинациями назначения разрядов по фиг. 125-128.

Следует отметить, что на фиг. 129-1З2 ось абсцисс представляет Е₈Ж₀ (отношение мощности сигнала к мощности шума на один символ), а ось ординат представляет ВЕК.

Далее, жирная кривая линия представляет ВЕК, когда процесс замены осуществляется, а штрихпунктирная линия представляет ВЕК, когда процесс замены не осуществляется.

Фиг. 129 иллюстрирует ВЕК, когда процесс замены в соответствии с комбинацией назначения разрядов по фиг. 125 осуществляется для кодов БОРС, длина N кода которых составляет 64.800, а скорость кодирования которых равна 5/6 и 9/10, принимая в качестве способа модуляции 4096РЛМ и устанавливая множитель Ь на 1.

Фиг. 1З0 иллюстрирует ВЕК, когда процесс замены в соответствии с комбинацией назначения разрядов по фиг. 126 осуществляется для кодов БОРС, длина N кода которых составляет 64.800, а скорость кодирования которых равна 5/6 и 9/10, принимая в качестве способа модуляции 4096РЛМ и устанавливая множитель Ь на 2.

Следует отметить, что на фиг. 129 и 1З0 график с нанесёнными на него треугольными метками представляет ВЕК в отношении кода ЬОРС со скоростью кодирования 5/6, а график с нанесёнными на него звездообразными метками представляет ВЕК в отношении кода ЬОРС со скоростью кодирования 9/10.

Фиг. 1З1 иллюстрирует ВЕК, когда процесс замены в соответствии с комбинацией назначения разрядов по фиг. 127 осуществляется для кодов БОРС, длина N кода которых составляет 16.200, а скорость кодирования которых равна З/4, 5/6 и 8/9, и кодов БОРС, длина N кода которых составляет 64.800, а скорость кодирования которых равна З/4, 5/6 и 9/10, принимая в качестве способа модуляции 1024РЛМ и

- 65 021966 устанавливая множитель Ь на 2.

Следует отметить, что на фиг. 131 график с нанесёнными на него звездообразными метками представляет ВЕК в отношении кода БЭРС с длиной N кода 64.800 и скоростью кодирования 9/10, а график с нанесёнными на него направленными вверх треугольными метками представляет ВЕК в отношении кода ШРС с длиной N кода 64.800 и скоростью кодирования 5/6. Далее, график с нанесёнными на него квадратными метками представляет ВЕК в отношении кода БЭРС с длиной N кода 64.800 и скоростью кодирования 3/4.

Далее, на фиг. 131 график с нанесёнными на него круглыми метками представляет ВЕК в отношении кода БЭРС с длиной N кода 16.200 и скоростью кодирования 8/9, а график с нанесёнными на него направленными вниз треугольными метками представляет ВЕК в отношении кода ШРС с длиной N кода

16.200 и скоростью кодирования 5/6. Далее, график с нанесёнными на него крестообразными метками представляет ВЕК в отношении кода БЭРС с длиной N кода 16.200 и скоростью кодирования 3/4.

Фиг. 132 иллюстрирует ВЕК, когда процесс замены в соответствии с комбинацией назначения разрядов по фиг. 128 осуществляется для кодов ЬОРС, длина N кода которых составляет 16.200, а скорость кодирования которых равна 5/6 и 8/9, и кодов ЬОРС, длина N кода которых составляет 64.800, а скорость кодирования которых равна 5/6 и 9/10, принимая в качестве способа модуляции 4096ОАМ и устанавливая множитель Ь на 2.

Следует отметить, что на фиг. 132 график с нанесёнными на него звездообразными метками представляет ВЕК в отношении кода БЭРС с длиной N кода 64.800 и скоростью кодирования 9/10, а график с нанесёнными на него направленными вверх треугольными метками представляет ВЕК в отношении кода ЬОРС с длиной N кода 64.800 и скоростью кодирования 5/6.

Далее, на фиг. 132 график с нанесёнными на него круглыми метками представляет ВЕК в отношении кода БЭРС с длиной N кода 16.200 и скоростью кодирования 8/9, а график с нанесёнными на него направленными вниз треугольными метками представляет ВЕК в отношении кода ШРС с длиной N кода

16.200 и скоростью кодирования 5/6.

Согласно фиг. 129-132 одна и та же комбинация назначения разрядов может быть принята для множества видов кодов ШРС. Кроме того, устойчивость к ошибкам может быть установлена на желаемую характеристику в отношении всех многочисленных видов кодов БЭРС.

В частности, когда комбинация назначения разрядов для исключительного использования принята для каждого из множества видов кодов ЬОРС, которые имеют различные длины кода и различные скорости кодирования, устойчивость к ошибкам может быть поднята до очень высокого значения, однако необходимо изменять комбинацию назначения разрядов для каждого из множества видов кодов БЭРС.

С другой стороны, согласно комбинациям назначения разрядов по фиг. 125-128, одна и та же комбинация назначения разрядов может быть принята для множества видов кодов ШРС, которые имеют различные длины кода и различные скорости кодирования, и исключается необходимость изменять комбинацию назначения разрядов для каждого из множества видов кодов ШРС, как в случае, в котором комбинация назначения разрядов для исключительного использования принята для каждого из множества видов кодов БЭРС.

Далее, согласно комбинациям назначения разрядов по фиг. 125-128 устойчивость к ошибкам может быть поднята до очень высокого значения, хотя она несколько ниже, чем когда комбинация назначения разрядов для исключительного использования принята для каждого из множества видов кодов БЭРС.

В частности, например, когда способом модуляции является 4096ОАМ, одна и та же комбинация назначения разрядов по фиг. 125 или 126 может использоваться для всех кодов ШРС, которые имеют длину N кода 64.800 и скорость кодирования 5/6 или 9/10. Даже когда комбинация назначения разрядов для исключительного использования для каждого из множества видов кодов ЬОРС принята в таком виде, устойчивость к ошибкам может быть поднята до высокого значения.

Далее, например, когда способом модуляции является 1024ОАМ, одна и та же комбинация назначения разрядов по фиг. 127 может быть принята для всех кодов ЬОРС, которые имеют длину N кода 16.200 и скорость кодирования 3/4, 5/6 и 8/9, и кодов ЬОРС, которые имеют длину N кода 64.800 и скорость кодирования 3/4, 5/6 и 9/10. Тогда, даже если комбинация назначения разрядов для исключительного использования для каждого из множества видов кодов ЬОРС принята в таком виде, устойчивость к ошибкам может быть поднята до высокого значения.

При этом, например, когда способом модуляции является 4096ОАМ, одна и та же комбинация назначения разрядов по фиг. 128 может быть принята для всех кодов ЬОРС, которые имеют длину N кода

16.200 и скорость кодирования 5/6 и 8/9, и кодов ЬОРС, которые имеют длину N кода 64.800 и скорость кодирования 5/6 и 9/10. Тогда, даже если комбинация назначения разрядов для исключительного использования для каждого из множества видов кодов ЬОРС принята в таком виде, устойчивость к ошибкам может быть поднята до высокого значения.

Далее описываются варианты комбинации назначения разрядов.

Фиг. 133 иллюстрирует пример комбинации назначения разрядов, которую можно принять, когда код БЭРС является любым кодом ЬОРС, который имеет длину N кода 16.200 или 64.800 битов и одну из скоростей кодирования для кода ЬОРС, определённого матрицей Н проверки на чётность, полученной,

- 66 021966 например, из любой из таблиц начальных значений матрицы проверки на чётность, показанных на фиг. 78-123, отличную от скорости кодирования 3/5, а кроме того, способом модуляции является РР8К и множитель Ь равен 1.

Когда код 1,1)РС является кодом ЬОРС, который имеет длину Ν кода 16.200 или 64.800 битов и имеет скорость кодирования иную, нежели 3/5, а кроме того, способом модуляции является РР8К и множитель Ь равен 1, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (N/(2x1))x(2x1) битов в направлении столбца ж направлении строки в блоке из 2x1 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 2x1 (=тЬ) кодовых разрядов Ь₀ и Ьх, считанных из памяти 31, таким образом, что 2x1 (=тЬ) кодовых разрядов Ь₀ и Ь1 назначаются 2x1 (=тЬ) символьным разрядам у₀ и у₁ одного (=Ь) символа, как видно из фиг. 133.

В частности, согласно фиг. 133, секция 32 замены осуществляет замену для назначения кодового разряда Ьо символьному разряду у о и кодового разряда Ъ] символьному разряду у1.

Следует отметить, что в этом случае можно также считать, что замена не осуществляется, а кодовые разряды Ь₀ и Ь1 находят, как будто они являются символьными разрядами у₀ и ух соответственно.

Фиг. 134 показывает пример комбинации назначения разрядов, которую принимают, когда код 1,1 )РС является кодом ЬОРС, который имеет длину Ν кода 16.200 или 64.800 битов и имеет скорость кодирования иную, нежели 3/5, а кроме того, способом модуляции является 16РЛМ и множитель Ь равен 2.

Когда код 1,1)РС является кодом ЬОРС, который имеет длину Ν кода 16.200 или 64.800 битов и имеет скорость кодирования иную, нежели 3/5, а кроме того, способом модуляции является 16(4Л\1 и множитель Ь равен 2, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения ^/^2)^^2) битов в направлении столбца κ направлении строки в блоке из 4x2 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 4x2 (=тЬ) кодовых разрядов Ь₀ - Ь₇, считанных из памяти 31, таким образом, что 4x2 (=тЬ) кодовых разрядов назначаются 4x2 (=тЬ) символьным разрядам у₀ - у₇ двух (=Ь) следующих друг за другом символов, как видно из фиг. 134.

В частности, согласно фиг. 134, секция 32 замены осуществляет замену для назначения кодового разряда Ьо символьному разряду у7, кодового разряда Ь] символьному разряду уь кодового разряда Ъ₂ символьному разряду у₄, кодового разряда Ьз символьному разряду у₂, кодового разряда Ъ₄ символьному разряду у₅, кодового разряда 65 символьному разряду уз, кодового разряда Ьб символьному разряду уб и кодового разряда Βγ символьному разряду у<>.

Фиг. 135 показывает пример комбинации назначения разрядов, которую принимают, когда способом модуляции является 64РЛМ и код ЬОРС является кодом ЬОРС, который имеет длину Ν кода 16.200 или 64.800 битов и имеет скорость кодирования иную, нежели 3/5, а кроме того, множитель Ь равен 2.

Когда код 1,1)РС является кодом ЬОРС, который имеет длину Ν кода 16.200 или 64.800 битов и имеет скорость кодирования иную, нежели 3/5, а кроме того, способом модуляции является 64РЛМ и множитель Ь равен 2, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (N/(6x2))x(6x2) битов в направлении столбца к направлении строки в блоке из 6x2 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 6x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₁, считанных из памяти 31, таким образом, что 6x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₁ назначаются 6x2 (=тЬ) символьным разрядам у₀ - у₁₁ двух (=Ь) следующих друг за другом символов, как видно из фиг. 135.

В частности, согласно фиг. 135, секция 32 замены осуществляет замену для назначения

- 67 021966 кодового разряда Ьо символьному разряду уц, кодового разряда Ь, символьному разряду у7, кодового разряда Ь₂ символьному разряду уз, кодового разряда Ьз символьному разряду ую, кодового разряда Ь₄ символьному разряду ув, кодового разряда 65 символьному разряду у₂, кодового разряда Ьб символьному разряду уд, кодового разряда 67 символьному разряду у5, кодового разряда Ьз символьному разряду у_ькодового разряда 69 символьному разряду у 8, кодового разряда Ъщ символьному разряду у₄ и кодового разряда Ьп символьному разряду уо.

Фиг. 136 показывает пример комбинации назначения разрядов, которую принимают, когда способом модуляции является 256РЛМ и код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 64.800 битов и у которого скорость кодирования иная, нежели 3/5, а кроме того, множитель Ь равен 2.

Когда код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 64.800 битов и у которого скорость кодирования иная, нежели 3/5, а кроме того, способом модуляции является 256РЛМ и множитель Ь равен 2, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (64.800/(8x2))x(8x2) битов в направлении столбца ж направлении строки в блоке из 8x2 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 8x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₅, считанных из памяти 31, таким образом, что 8x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₅ назначаются 8x2 (=тЬ) символьным разрядам у₀ - у₁₅ двух (=Ь) следующих друг за другом символов, как видно из фиг. 136.

В частности, согласно фиг. 136, секция 32 замены осуществляет замену для назначения кодового разряда Ьо символьному разряду у_]5, кодового разряда Ь] символьному разряду у ι, кодового разряда Ь₂ символьному разряду у,з, кодового разряда Ьз символьному разряду уз, кодового разряда Ь₄ символьному разряду у§, кодового разряда Ь5 символьному разряду уц, кодового разряда Ьб символьному разряду уд, кодового разряда Ь7 символьному разряду у₅, кодового разряда Ь8 символьному разряду ую, кодового разряда Ь9 символьному разряду у₆, кодового разряда Ью символьному разряду у₄, кодового разряда Ьн символьному разряду уо, кодового разряда Ь)₂ символьному разряду у ι₂, кодового разряда Ьв символьному разряду у₂, кодового разряда Ьи символьному разряду ун и кодового разряда Ьв символьному разряду уо.

Фиг. 137 показывает пример комбинации назначения разрядов, которую принимают, когда способом модуляции является 256РЛМ и код ЬЭРС является кодом ЬЭРС, который имеет длину N кода

16.200 битов и у которого скорость кодирования иная, нежели 3/5, а кроме того, множитель Ь равен 1.

Когда код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 16.200 битов и у которого скорость кодирования иная, нежели 3/5, а кроме того, способом модуляции является 256РЛМ и множитель Ь равен 1, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (16.200/(8x 1))x(8x 1) битов в направлении столбца ж направлении строки в блоке из 8x1 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 8x1 (=тЬ) кодовых разрядов Ь₀ - Ь₇, считанных из памяти 31, таким об- 68 021966 разом, что 8x1 (=тЬ) кодовых разрядов Ь₀ - Ь₇ назначаются 8x1 (=тЬ) символьным разрядам у₀ - у₇ одного (=Ь) символа, как видно из фиг. 137.

В частности, согласно фиг. 137, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду у₇, кодового разряда Ъ] символьному разряду уз, кодового разряда Ъ₂ символьному разряду у_ькодового разряда Ьз символьному разряду у5, кодового разряда Ь₄ символьному разряду у₂, кодового разряда 65 символьному разряду уб, кодового разряда Ъб символьному разряду у₄, и кодового разряда Ь₇ символьному разряду у₀.

Фиг. 138 показывает пример комбинации назначения разрядов, которую принимают, когда код ЬОРС является кодом ЬОРС, который имеет длину N кода 16.200 или 64.800 битов и имеет скорость кодирования иную, нежели 3/5, а кроме того, способом модуляции является РР8К и множитель Ь равен 1.

Когда код ЬОРС является кодом ЬОРС, который имеет длину N кода 16.200 или 64.800 битов и имеет скорость кодирования иную, нежели 3/5, а кроме того, способом модуляции является РР8К и множитель Ь равен 1, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (N/(2x1))x(2x1) битов в направлении столбца ж направлении строки в блоке из 2x1 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 2x1 (=тЬ) кодовых разрядов Ь₀ и Ь₁, считанных из памяти 31, таким образом, что 2x1 (=тЬ) кодовых разрядов Ь₀ и Ь₁ назначаются 2x1 (=тЬ) символьным разрядам у₀ и у₁ одного (=Ь) символа, как видно из фиг. 138.

В частности, согласно фиг. 138, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду уо, кодового разряда Ъ] символьному разряду у1.

Следует отметить, что в данном случае можно также считать, что замена не осуществляется, а кодовые разряды Ь₀ и Ь₁ находят, как будто они являются символьными разрядами у₀ и у₁ соответственно.

Фиг. 139 показывает пример комбинации назначения разрядов, которую принимают, когда код ЬОРС является кодом ЬОРС, который имеет длину N кода 64.800 битов и у которого скорость кодирования равна 3/5, а кроме того, способом модуляции является 16ΡΑΜ и множитель Ь равен 2.

Когда код ЬОРС является кодом ЬОРС, который имеет длину N кода 64.800 битов и у которого скорость кодирования равна 3/5, а кроме того, способом модуляции является 16ΡΑΜ и множитель Ь равен 2, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (64.800/(4x2^(4x2) битов в направлении столбца ж направлении строки в блоке из 4x2 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 4x2 (=тЬ) кодовых разрядов Ь₀ - Ь₇, считанных из памяти 31, таким образом, что 4x2 (=тЬ) кодовых разрядов Ь₀ - Ь₇ назначаются 4x2 (=тЬ) символьным разрядам у₀ - у₇ двух (=Ь) следующих друг за другом символов, как видно из фиг. 139.

В частности, согласно фиг. 139, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду уо, кодового разряда Ъ] символьному разряду у₅, кодового разряда Ъ₂ символьному разряду уь кодового разряда Ъз символьному разряду у₂, кодового разряда Ъ₄ символьному разряду у₄, кодового разряда Ъ5 символьному разряду у₇, кодового разряда Ъб символьному разряду уз, и кодового разряда Ъ₇ символьному разряду уб.

Фиг. 140 показывает пример комбинации назначения разрядов, которую принимают, когда код ЬОРС является кодом ЬОРС, который имеет длину N кода 16.200 битов и у которого скорость кодирования равна 3/5, а кроме того, способом модуляции является 16ΡΑΜ и множитель Ь равен 2.

Когда код ЬОРС является кодом ЬОРС, который имеет длину N кода 16.200 битов и у которого скорость кодирования равна 3/5, а кроме того, способом модуляции является 16ΡΑΜ и множитель Ь равен 2, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (16.200/(4x2))x(4x2) битов в направлении столбца ж направлении строки в блоке из 4x2 (=тЬ) битов в

- 69 021966 направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 4x2 (=тЪ) кодовых разрядов Ъ₀ - Ъ₇, считанных из памяти 31, таким образом, что 4x2 (=тЪ) кодовых разрядов Ъ₀ - Ъ₇ назначаются 4x2 (=тЪ) символьным разрядам у₀ - у₇ двух (=Ъ) следующих друг за другом символов, как видно из фиг. 140.

В частности, согласно фиг. 140, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду у₇, кодового разряда Ъ; символьному разряду у\, кодового разряда Ьг символьному разряду у₄, кодового разряда Ъ₃ символьному разряду уг, кодового разряда Ь₄ символьному разряду у₅, кодового разряда Ъэ символьному разряду у₃, кодового разряда Ьб символьному разряду у₆, и кодового разряда Ъ₇ символьному разряду у₀.

Фиг. 141 показывает пример комбинации назначения разрядов, которую принимают, когда способом модуляции является 64САМ и код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 64.800 битов и у которого скорость кодирования равна 3/5, а кроме того, множитель Ъ равен 2.

Когда код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 64.800 битов и у которого скорость кодирования равна 3/5, а кроме того, способом модуляции является 64РАМ и множитель Ъ равен 2, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (64.800/(6х2))х(6х2) битов в направлении столбца х направлении строки в блоке из 6x2 (=тЪ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 6x2 (=тЪ) кодовых разрядов Ъ₀ - Ъц, считанных из памяти 31, таким образом, что 6x2 (=тЪ) кодовых разрядов Ъ₀ - Ъц назначаются 6x2 (=тЪ) символьным разрядам у₀ - у_п двух (=Ъ) следующих друг за другом символов, как видно из фиг. 141.

В частности, согласно фиг. 141, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду уг, кодового разряда Ъ| символьному разряду у₇, кодового разряда Ъг символьному разряду у6, кодового разряда Ъ₃ символьному разряду у?, кодового разряда Ъ₄ символьному разряду уо, кодового разряда Ъ5 символьному разряду у₃, кодового разряда Ъб символьному разряду уь кодового разряда Ъ₇ символьному разряду у 8, кодового разряда Ъ8 символьному разряду у₄, кодового разряда Ъэ символьному разряду уи, кодового разряда Ъщ символьному разряду у5, и кодового разряда Ъц символьному разряду ущ.

Фиг. 142 показывает пример комбинации назначения разрядов, которую принимают, когда способом модуляции является 64САМ и код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 16.200 битов и у которого скорость кодирования равна 3/5, а кроме того, множитель Ъ равен 2.

Когда код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 16.200 битов и у которого скорость кодирования равна 3/5, а кроме того, способом модуляции является 64РАМ и множитель Ъ равен 2, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (16.200/(6x2))x(6x2) битов в направлении столбца X направлении строки в блоке из 6x2 (=тЪ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 6x2 (=тЪ) кодовых разрядов Ъ₀ - Ъц, считанных из памяти 31, таким образом, что 6x2 (=тЪ) кодовых разрядов Ъ₀ - Ъц назначаются 6x2 (=тЪ) символьным разрядам у₀ - у_п двух (=Ъ) следующих друг за другом символов, как видно из фиг. 142.

- 70 021966

В частности, согласно фиг. 142, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду уц, кодового разряда Е символьному разряду у₇, кодового разряда Ъ₂ символьному разряду уз, кодового разряда Ъ₃ символьному разряду ую, кодового разряда Ъ₄ символьному разряду уб, кодового разряда Ъб символьному разряду у₂, кодового разряда Ъб символьному разряду у₉, кодового разряда Ъ₇ символьному разряду у5, кодового разряда Ъв символьному разряду уь кодового разряда Ъ₉ символьному разряду у§, кодового разряда Ъю символьному разряду у₄ и кодового разряда Ъп символьному разряду уо.

Фиг. 143 показывает пример комбинации назначения разрядов, которую принимают, когда способом модуляции является 256^АМ и код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 64.800 битов и у которого скорость кодирования равна 3/5, а кроме того, множитель Ь равен 2.

Когда код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 64.800 битов и у которого скорость кодирования равна 3/5, а кроме того, способом модуляции является 256^АМ и множитель Ь равен 2, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (64.800/(8x2))x(8x2) битов в направлении столбца x направлении строки в блоке из 8x2 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

Секция 32 замены заменяет 8x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₅, считанных из памяти 31, таким образом, что 8x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₅ назначаются 8x2 (=тЬ) символьным разрядам у₀ - у₁₅ двух (=Ь) следующих друг за другом символов, как видно из фиг. 143.

В частности, согласно фиг. 143, секция 32 замены осуществляет замену для назначения кодового разряда Ъо символьному разряду у₂, кодового разряда Ъ1 символьному разряду уп, кодового разряда Ъ₂ символьному разряду у₃, кодового разряда Ъ₃ символьному разряду у₄, кодового разряда Ъ₄ символьному разряду уо, кодового разряда Ъб символьному разряду у₉, кодового разряда Ъб символьному разряду уь кодового разряда Ъ₇ символьному разряду уз, кодового разряда Ъв символьному разряду ую, кодового разряда Ъ₉ символьному разряду ую, кодового разряда Ъю символьному разряду у₇, кодового разряда Ън символьному разряду у_!4, кодового разряда Ъ|₂ символьному разряду уб, кодового разряда Ъю символьному разряду ую, кодового разряда Ъю символьному разряду уб и кодового разряда Ъю символьному разряду у]₂.

Фиг. 144 показывает пример комбинации назначения разрядов, которую принимают, когда способом модуляции является 256^АМ и код ЬЭРС является кодом ЬЭРС, который имеет длину N кода

16.200 битов и у которого скорость кодирования равна 3/5, а кроме того, множитель Ь равен 1.

Когда код ЬЭРС является кодом ЬЭРС, который имеет длину N кода 16.200 битов и у которого скорость кодирования равна 3/5, а кроме того, способом модуляции является 256^АМ и множитель Ь равен 1, демультиплексор 25 считывает кодовые разряды, записанные в память 31 для хранения (16.200/(8x 1))x(8x 1) битов в направлении столбца x направлении строки в блоке из 8x1 (=тЬ) битов в направлении строки и подаёт считанные кодовые разряды в секцию 32 замены.

- 71 021966

Секция 32 замены заменяет 8x1 (=тЬ) кодовых разрядов Ь₀ - Ь₇, считанных из памяти 31, таким образом, что 8x1 (=тЬ) кодовых разрядов Ь₀ - Ь₇ назначаются 8x1 (=тЬ) символьным разрядам у₀ - у₇ одного (=Ь) символа, как видно из фиг. 144.

В частности, согласно фиг. 144, секция 32 замены осуществляет замену для назначения кодового разряда Ьо символьному разряду у₇, кодового разряда Ь] символьному разряду уз, кодового разряда Ь₂ символьному разряду уц кодового разряда Ьз символьному разряду уэ, кодового разряда Ьд символьному разряду у₂, кодового разряда Е символьному разряду уб, кодового разряда Ьб символьному разряду уд, и кодового разряда Ь₇ символьному разряду уо.

Теперь описывается деперемежитель 53, который составляет приёмное устройство 12.

Фиг. 145 представляет собой вид, иллюстрирующий обработку мультиплексора 54, который составляет деперемежитель 53.

В частности, часть А по фиг. 145 показывает пример функциональной конфигурации мультиплексора 54.

Мультиплексор 54 состоит из секции 1001 обратной замены и памяти 1002.

Мультиплексор 54 находит символьные разряды, поданные из секции 52 обратного отображения на предшествующей ступени в качестве объекта своей обработки, и осуществляет процесс обратной замены, соответствующий процессу замены, осуществлённому демультиплексором 25 передающего устройства 11 (процесс, обратный процессу замены), т.е. процесс обратной замены по возвращению позиций кодовых разрядов (символьных разрядов) кода ЬОРС, заменённых в процессе замены. Затем, мультиплексор 54 подаёт код ЬОРС, полученный в результате процесса обратной замены, в деперемежитель 55 прокрутки столбцов на следующую ступень.

В частности, в мультиплексоре 54 тЬ символьных разрядов у₀, у₁, у_тЬ-1 из Ь символов подаются в блоке из Ь (следующих друг за другом) символов в секцию 1001 обратной замены.

Секция 1001 обратной замены осуществляет обратную замену по возвращению размещения тЬ символьных разрядов у₀, у₁, у_тЬ-1 к исходному размещению тЬ кодовых разрядов Ь₀, Ь₁, Ь_тЬ-1 (размещению кодовых разрядов Ь₀, Ь₁, Ь_тЬ-1 перед заменой в секции 32 замены, которая составляет демультиплексор 25 на стороне передающего устройства 11). Секция 1001 обратной замены выводит кодовые разряды Ь₀, Ь₁, Ь_тЬ-1, полученные в результате обратной замены.

Память 1002 имеет ёмкость хранения для хранения тЬ битов в (горизонтальном) направлении строки и хранения Ы/(тЬ) битов в (вертикальном) направлении столбца аналогично памяти 31, которая составляет демультиплексор 25 на стороне передающего устройства 11. Иными словами, секция 1001 обратной замены выполнена из тЬ столбцов, каждый из которых сохраняет Ы/(тЬ) битов.

Однако в памяти 1002 запись кодовых разрядов, выведенных из секции 1001 обратной замены, осуществляется в направлении, в котором осуществляется считывание кодовых разрядов из памяти 31 демультиплексора 25 передающего устройства 11, а считывание кодовых разрядов, записанных в памяти 1002, осуществляется в направлении, в котором осуществляется запись кодовых разрядов в память 31.

В частности, мультиплексор 54 приёмного устройства 12 последовательно осуществляет запись кодовых разрядов кода ЬОРС, выведенного из секции 1001 обратной замены в блоке из тЬ битов в направлении строки, начиная с первой строки памяти 1002 к нижней строке, как видно в части А по фиг. 145.

Затем, когда запись кодовых разрядов для одной длины кода заканчивается, мультиплексор 54 считывает кодовые разряды в направлении столбца из памяти 1002 и подаёт кодовые разряды в деперемежитель 55 прокрутки столбцов на следующей ступени.

Здесь, часть В по фиг. 145 представляет собой вид, иллюстрирующий считывание кодовых разрядов из памяти 1002.

Мультиплексор 54 осуществляет считывание кодовых разрядов в направлении вниз (направлении столбца) сверху столбца, который составляет память 1002, начиная с самого левого столбца к столбцу на правой стороне.

Теперь со ссылкой на фиг. 146 описывается обработка деперемежителя 55 прокрутки столбцов, который составляет деперемежитель 53 приёмного устройства 12.

Фиг. 146 показывает пример конфигурации памяти 1002 мультиплексора 54.

Память 1002 имеет ёмкость хранения для хранения тЬ битов в (вертикальном) направлении столбца и хранит Ы/(тЬ) битов в (горизонтальном) направлении строки и состоит из тЬ столбцов.

Деперемежитель 55 прокрутки столбцов записывает кодовые разряды кода ЬОРС в направлении строки в память 1002 и управляет позицией, в которой начинается считывание, когда кодовые разряды

- 72 021966 считываются в направлении столбца, чтобы осуществлять деперемежение прокрутки столбцов.

В частности, деперемежитель 53 прокрутки столбцов осуществляет процесс обратной перестановки соответственного изменения начальной позиции считывания, в которой должно начинаться считывание кодовых разрядов по отношению к каждому из множества столбцов для возвращения размещения кодовых разрядов, переставленных перемежением прокрутки столбцов, к исходному размещению.

Здесь, фиг. 146 показывает пример конфигурации памяти 1002, когда способом модуляции является 16ЦАМ, а множитель Ь равен 1. Соответственно, число т битов одного символа равно 4, а память 1002 включает в себя четыре (тЬ) столбца.

Деперемежитель 55 прокрутки столбцов осуществляет (вместо мультиплексора 54) запись кодовых разрядов кода БЭРС, выведенных из секции 1001 обратной замены, в направлении строки последовательно в память 1002, начиная с первой строки к самой нижней строке.

Затем, если запись кодовых разрядов для одной длины кода заканчивается, деперемежитель 55 прокрутки столбцов осуществляет считывание кодовых разрядов в направлении вниз (направлении столбца) сверху памяти 1002, начиная с самого левого столбца к столбцу на правой стороне.

Однако деперемежитель 55 прокрутки столбцов осуществляет считывание кодовых разрядов из памяти 1002, находя начальную позицию записи при записи кодовых разрядов перемежителем 24 прокрутки столбцов на стороне передающего устройства 11, для считывания начальной позиции кодовых разрядов.

В частности, если адрес позиции верха каждого столбца определён как 0, а адрес каждой позиции в направлении столбца представлен целым числом, заданным в нарастающем порядке, то, когда способом модуляции является 16ЦАМ и множитель Ь равен 1, деперемежитель 55 прокрутки столбцов устанавливает начальную позицию считывания для самого левого столбца в позицию, адрес которой равен 0, устанавливает начальную позицию считывания для второго столбца (слева) в позицию, адрес которой равен 2, устанавливает начальную позицию считывания третьего столбца в позицию, адрес которой равен 4, и устанавливает начальную позицию считывания для четвёртого столбца в позицию, адрес которой равен 7.

Следует отметить, что по отношению к каждому из тех столбцов, начальная позиция считывания которых имеет адрес иной, нежели 0, считывание кодовых разрядов осуществляется так, что после того, как считывание осуществлено вниз до самой нижней позиции, считывание позиции возвращается на верх (к позиции, адрес которой равен 0) столбца и считывание осуществляется вниз до позиции, непосредственно предшествующей начальной позиции считывания. Затем, после этого считывание осуществляется из следующего (правого) столбца.

За счёт осуществления такого перемежения прокрутки столбцов, как описано выше, размещение кодовых разрядов, переставленных перемежением прокрутки столбцов, возвращается к исходному размещению.

Фиг. 147 является блок-схемой, показывающей другой пример конфигурации приёмного устройства

12.

На фиг. 147 приёмное устройство 12 является устройством обработки данных, которое принимает модулированный сигнал от передающего устройства 11 и включает в себя секцию 51 ортогональной демодуляции, секцию 52 обратного отображения, деперемежитель 53 и секцию 1021 декодирования БЭРС.

Секция 51 ортогональной демодуляции принимает модулированный сигнал от передающего устройства 11, осуществляет ортогональную демодуляцию и подаёт символы (значения в направлении осей I и О), полученные в результате ортогональной демодуляции, в секцию 52 обратного отображения.

Секция 52 обратного отображения осуществляет обратное отображение по преобразованию символов из секции 51 ортогональной демодуляции в кодовые разряды кода БЭРС и подаёт кодовые разряды в деперемежитель 53.

Деперемежитель 53 включает в себя мультиплексор (МиХ) 54, деперемежитель 55 прокрутки столбцов и деперемежитель 1011 чётности и осуществляет деперемежение кодовых разрядов кода БЭРС из секции 52 обратного отображения.

В частности, мультиплексор 54 определяет код БЭРС из секции 52 обратного отображения в качестве объекта своей обработки и осуществляет процесс обратной замены, соответствующий процессу замены, осуществлённому демультиплексором 25 передающего устройства 11 (процесс, обратный процессу замены), т.е. процесс обратной замены по возвращению позиций кодовых разрядов, заменённых процессом замены, в исходные позиции. Затем мультиплексор 54 подаёт код БОРС, полученный в результате процесса обратной замены, в деперемежитель 55 прокрутки столбцов.

Деперемежитель 55 прокрутки столбцов определяет код БЭРС из мультиплексора 54 в качестве объекта своей обработки и осуществляет деперемежение прокрутки столбцов, соответствующее перемежению прокрутки столбцов в качестве процесса перестановки, осуществлённого перемежителем 24 прокрутки столбцов передающего устройства 11.

Код БОРС, полученный в результате деперемежения прокрутки столбцов, подаётся из деперемежителя 55 прокрутки столбцов в деперемежитель 1011 чётности.

Деперемежитель 1011 чётности определяет кодовые разряды после деперемежения прокрутки

- 73 021966 столбцов деперемежителем 55 прокрутки столбцов в качестве объекта своей обработки и осуществляет деперемежение чётности, соответствующее перемежению чётности, осуществлённому перемежителем 23 чётности передающего устройства 11 (процесс, обратный перемежению чётности), т.е. деперемежение чётности по возвращению размещения кодовых разрядов кода ШРС, размещение которых было изменено перемежением чётности, к исходному размещению.

Код ШРС, полученный в результате деперемежения чётности, подаётся из деперемежителя 1011 чётности в секцию 1021 декодирования ШРС.

Соответственно, в приёмном устройстве 12 по фиг. 147 код ШРС, для которого осуществлены процесс обратной замены, деперемежение прокрутки столбцов и деперемежение чётности, т.е. код ШРС, полученный кодирование ШРС в соответствии с матрицей Н проверки на чётность, подаётся в секцию 1021 декодирования ШРС.

Секция 1021 декодирования ШРС осуществляет декодирование ШРС кода ШРС из деперемежителя 53 с помощью самой матрицы Н проверки на чётность, использованной для кодирования ШРС секцией 21 кодирования ШРС передающего устройства 11, или преобразованной матрицы проверки на чётность, полученной путём осуществления, по меньшей мере, преобразования столбцов, соответствующего перемежению чётности, для матрицы Н проверки на чётность. Затем, секция 1021 декодирования ШРС выводит данные, полученные декодированием ШРС, в качестве результата декодирования объектных данных.

Здесь, в приёмном устройстве 12 по фиг. 147, поскольку код ШРС, полученный кодированием ШРС в соответствии с матрицей Н проверки на чётность, подаётся из (деперемежителя 1011 чётности из) деперемежителя 53 в секцию 1021 декодирования ШРС, когда декодирование ШРС кода ШРС осуществляется с помощью самой матрицы Н проверки на чётность, использованной для кодирования ШРС секций 21 кодирования ШРС передающего устройства 11, секцию 1021 декодирования ШРС можно выполнить, например, из декодирующего устройства, которое осуществляет декодирование ШРС в соответствии со способом полного последовательного декодирования, в котором математическая операция сообщений (сообщений узла проверки и сообщений узла переменной) осуществляется для одного узла за другим, или другого декодирующего устройства, в котором декодирование ШРС осуществляется в соответствии со способом полного параллельного декодирования, в котором математическая операция сообщений осуществляется одновременно (параллельно) для всех узлов.

Далее, когда декодирование ШРС кода ШРС осуществляется с помощью преобразованной матрицы проверки на чётность, полученной путём осуществления, по меньшей мере, замены столбцов, соответствующей перемежению чётности для перемежения чётности для матрицы Н проверки на чётность, используемой при кодировании ШРС секцией 21 кодирования ШРС передающего устройства 11, секцию 1021 декодирования ШРС можно выполнить из декодирующего устройства с архитектурой, которая осуществляет математическую операцию узла проверки и математическую операцию узла переменной одновременно для Р (или делителя Р, отличного от 1) узлов проверки и Р узлов переменной и которая имеет секцию 310 перестановки принятых данных для осуществления замены столбцов, аналогичной замене столбцов для получения преобразованной матрицы проверки на чётность для кода ШРС для перестановки кодовых разрядов кодов ШРС.

Следует отметить, что хотя на фиг. 147 мультиплексор 54 для осуществления процесса обратной замены, деперемежитель 55 прокрутки столбцов для осуществления деперемежения прокрутки столбцов и деперемежитель 1011 чётности для осуществления деперемежения чётности выполнены по отдельности друг от друга для удобства описания, два или более из мультиплексора 54, деперемежителя 55 прокрутки столбцов и деперемежителя 1011 чётности могут быть выполнены совместно аналогично перемежителю 23 чётности, перемежителю 24 прокрутки столбцов и демультиплексору 25 передающего устройства 11.

Фиг. 148 является блок-схемой, показывающей первый пример выполнения приёмной системы, которую можно применить в приёмном устройстве 12.

На фиг. 148 приёмная система включает в себя секцию 1101 получения, секцию 1102 обработки декодирования линии передачи и секцию 1103 обработки декодирования информационного источника.

Секция 1101 получения получает сигнал, включающий в себя код ШРС, полученный, по меньшей мере, кодированием ШРС объектных данных, таких как данные изображения и музыкальные данные программы, через линию передачи, такую как, например, наземное цифровое вещание, спутниковое цифровое вещание, сеть кабельного телевидения (САТУ), Интернет или некая иная сеть. Затем, секция 1101 получения подаёт полученный сигнал в секцию 1102 обработки декодирования линии передачи.

Здесь, когда сигнал, полученный секцией 1101 получения, является широковещательным, например, от вещательной станции посредством поверхностных волн, спутниковых волн, кабельного телевидения (САТУ) или тому подобного, секция 1101 получения выполнена из тюнера, телевизионной приставки (8ТБ) или тому подобного. С другой стороны, когда сигнал, полученный секцией 1101 получения, передан в многоадресном состоянии, как в Интернет-телевидении (1РТУ), например, от веб-сервера, секция 1101 получения выполнена из сетевого интерфейса, такого как, например, сетевая интерфейсная карта (№С).

- 74 021966

Секция 1102 обработки декодирования линии передачи осуществляет процесс декодирования линии передачи, включающий в себя, по меньшей мере, процесс исправления ошибок, произошедших в линии передачи для сигнала, полученного через линию передачи секцией 1101 получения, и подаёт сигнал, полученный в результате процесса декодирования линии передачи, в секцию 1103 обработки декодирования информационного источника.

В частности, сигнал, полученный через линию передачи секцией 1101 получения, представляет собой сигнал, полученный путём осуществления, по меньшей мере, кодирования с исправлением ошибок для исправления ошибок, произошедших в линии передачи, и для такого сигнала, как только что описанный, секция 1102 обработки декодирования линии передачи осуществляет процесс декодирования линии передачи, такой, например, как процесс исправления ошибок.

Здесь, в качестве кодирования с исправлением ошибок доступны, например, кодирование ЬЦРС, кодирование Рида-Соломона и т.д. Здесь, в качестве кодирования с исправлением ошибок осуществляется, по меньшей мере, кодирование ЬЦРС.

Далее, процесс декодирования линии передачи иногда включает в себя демодуляцию модулированного сигнала и т.д.

Секция 1103 обработки декодирования информационного источника осуществляет процесс декодирования информационного источника, включающий в себя, по меньшей мере, процесс развёртывания сжатой информации в исходную информацию для сигнала, для которого осуществляется процесс декодирования линии передачи.

В частности, сигнал, полученный через линию передачи секцией 1101 получения иногда обработан путём кодирования со сжатием для сжатой информации, чтобы снизить объём данных, таких как изображения, звук и так далее, в качестве информации. В этом случае, секция 1103 обработки декодирования информационного источника осуществляет процесс декодирования информационного источника, такой как процесс (процесс развёртывания) для развёртывания сжатой информации в исходную информацию для сигнала, для которого осуществлён процесс декодирования линии передачи.

Следует отметить, что когда над сигналом, полученным через линию передачи секцией 1101 получения, не осуществлялось кодирование со сжатием, секция 1103 обработки декодирования информационного источника не осуществляет процесс развёртывания сжатой информации в исходную информацию.

Здесь, в качестве процесса развёртывания доступно, например, декодирование МРЕО и т.д. Далее, процесс декодирования линии передачи иногда включает в себя дескремблирование в дополнение к процессу развёртывания.

В приёмной системе, выполненной так, как описано выше, секция 1101 получения принимает сигнал, полученный путём осуществления кодирования со сжатием, такого как кодирование МРЕО, для данных в виде, например, изображений, звука и так далее, и далее осуществляет кодирование с исправлением ошибок, такое как кодирование ЬЦРС, для закодированных со сжатием данных через линию передачи. Этот сигнал подаётся в секцию 1102 обработки декодирования линии передачи.

В секции 1102 обработки декодирования линии передачи процессы, аналогичные осуществляемым, например, секцией 51 ортогональной демодуляции, секции 52 обратного отображения, деперемежителем 53 и секцией 56 декодирования ЬЦРС (или секцией 1021 декодирования ЬОРС), осуществляются в качестве процесса декодирования линии передачи для сигнала из секции 1101 получения. Затем, сигнал, полученный в результате процесса декодирования линии передачи, подаётся в секцию 1103 обработки декодирования информационного источника.

В секции 1103 обработки декодирования информационного источника осуществляется процесс декодирования информационного источника, такой как декодирование МРЕО, для сигнала из секции 1102 обработки декодирования линии передачи, и выводятся изображение или звук, полученные в результате процесса декодирования информации.

Такая приёмная система по фиг. 148, как описано выше, может применяться, например, в телевизионном тюнере для приёма телевизионного вещания в качестве цифрового вещания, и т.д.

Следует отметить, что возможно выполнить секцию 1101 получения, секцию 1102 обработки декодирования линии передачи и секцию 1103 обработки декодирования информационного источника каждую как независимое устройство (аппаратно (в виде интегральной схемы - ИС) или тому подобного) или в виде программного модуля.

Далее, что касается секции 1101 получения, секции 1102 обработки декодирования линии передачи и секции 1103 обработки декодирования информационного источника, то набор из секции 1101 получения и секции 1102 обработки декодирования линии передачи, другой набор из секции 1102 обработки декодирования линии передачи и секции 1103 обработки декодирования информационного источника, или ещё один набор из секции 1101 получения, секции 1102 обработки декодирования линии передачи и секции 1103 обработки декодирования информационного источника могут быть выполнены в виде единого независимого устройства.

Фиг. 149 является блок-схемой, показывающей второй пример выполнения приёмной системы, которую можно применять в приёмном устройстве 12.

- 75 021966

Следует отметить, что на фиг. 149 элементы, соответствующие элементам на фиг. 148, обозначены такими же ссылочными позициями, и их описание ниже в соответствующих случаях опущено.

Приёмная система по фиг. 149 имеет то общее с системой на фиг. 148, что она включает в себя секцию 1101 получения, секцию 1102 обработки декодирования линии передачи и секцию 1103 обработки декодирования информационного источника, но отлична от системы по фиг. 148 в том, что она заново включает в себя секцию 1111 выведения.

Секция 1111 выведения представляет собой, например, дисплейное устройство для отображения изображения или громкоговоритель для выведения звука и выводит изображение, звук или тому подобное в качестве сигнала, выводимого из секции 1103 обработки декодирования информационного источника. Иными словами, секция 1111 выведения отображает изображение или выводит звук.

Такая приёмная система по фиг. 149, как описано выше, может применяться, например, к телевизионному приёмнику (Τν) для приёма телевизионного вещания в качестве цифрового вещания, к радиоприёмнику для приёма радиовещания и т.д.

Следует отметить, что, когда сигнал, полученный секцией 1101 получения, не находится в виде, в котором кодирование со сжатием не применяется, сигнал, выводимый из секции 1102 обработки декодирования линии передачи, подаётся в секцию 1111 выведения.

Фиг. 150 является блок-схемой, показывающей третий пример выполнения приёмной системы, которую можно применять в приёмном устройстве 12.

Следует отметить, что на фиг. 150 элементы, соответствующие элементам на фиг. 148, обозначены такими же ссылочными позициями, и их описание ниже в соответствующих случаях опущено.

Приёмная система по фиг. 150 имеет то общее с системой на фиг. 148, что она включает в себя секцию 1101 получения и секцию 1102 обработки декодирования линии передачи.

Однако приёмная система по фиг. 150 отлична от системы по фиг. 148 в том, что она не включает в себя секцию 1103 обработки декодирования информационного источника, но заново включает в себя секцию 1121 записи.

Секция 1121 записи записывает (сохраняет) сигнал (например, пакет транспортного потока (ТП) или ТП МРЕО), выводимый из секции 1102 обработки декодирования линии передачи на или в носитель записи (хранения), такой как оптический диск, жёсткий диск (магнитный диск) или флэш-память.

Такая приёмная система по фиг. 150, как описанная выше, может применяться к магнитофону для записи телевизионного вещания или тому подобного.

Следует отметить, что на фиг. 150 приёмная система может включать в себя секцию 1103 обработки декодирования информационного источника, такую, что сигнал после того осуществлён как процесс обработки декодирования информационного источника секцией 1103 обработки декодирования информационного источника, т.е. изображение или звук, полученные декодированием, записывается секцией 1121 записи.

В данном случае, согласно процессу замены по новому способу замены, в котором кодовые разряды заменяются так, как иллюстрируется на фиг. 64 в соответствии с правилом назначения по фиг. 63, устойчивость к ошибкам может быть улучшена по сравнению с процессом замены по существующему способу, в котором кодовые разряды заменяются так, как иллюстрируется в части С на фиг. 60 (фиг. 65).

Далее, с кодом ЬИРС (предложенным кодом) матрицы Н проверки на чётность, найденной из таблицы начальных значений матрицы проверки на чётность по фиг. 66-68, устойчивость к ошибкам может быть улучшена по сравнению со стандартным кодом.

Хотя устойчивость к ошибкам можно улучшить путём принятия нового способа замены или предложенного кода, как описано выше, устойчивость к ошибкам можно ещё улучшить путём принятия процесса замены по способу (именуемому здесь также как подходящий способ), в котором принимается предложенный код и для предложенного кода осуществляется замена кодовых разрядов в соответствии с подходящим правилом назначения.

Фиг. 151-155 представляют собой виды, иллюстрирующие подходящий способ.

В частности, фиг. 151 иллюстрирует группы кодовых разрядов и группы символьных разрядов, где код ЬИРС является кодом (предложенным кодом) матрицы Н проверки на чётность с длиной кода 64.800 и скоростью кодирования 2/3 и определяется из таблицы начальных значений матрицы проверки на чётность по фиг. 66-68, а кроме того, способом модуляции является 256ОАМ и множитель Ь равен 2.

В этом случае, считывание осуществляется в блоке из 8x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₅ из памяти 31, и 8x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₅ могут быть сгруппированы в пять групп СЬ], ОЬ₂, СЬ₃, ОЬ₄ и ОЬ₅ кодовых разрядов, как видно в части А по фиг. 151, в соответствии с разницей в вероятности ошибок.

В части А по фиг. 151 к группе СЬ1 кодовых разрядов принадлежит кодовый разряд Ь₀; к группе ОЬ₂кодовых разрядов принадлежит кодовый разряд Ь< к группе СЬ₃ кодовых разрядов принадлежат кодовые разряды Ь₂ - Ь₉; к группе ОЬ₄ кодовых разрядов принадлежит кодовый разряд Ьш; а к группе СЬ₅ кодовых разрядов принадлежат кодовые разряды Ь₁₂ - Ь₁₅.

Когда способом модуляции является 256ОАМ и множитель Ь равен 2, 8x2 (=тЬ) символьных раз- 76 021966 рядов у₀ - у₁₅ могут быть сгруппированы в четыре группы Сув Оу₂, Су₃ и Оу₄ символьных разрядов, как видно из фиг. 151, в соответствии с разницей в вероятности ошибок.

В части В по фиг. 151 к группе Суу символьных разрядов принадлежат символьные разряды у₀, у_ьу₈ и у₉; к группе Су₂ символьных разрядов принадлежат символьные разряды у₂, у₃, у₁₀ и у₁₁; к группе Су₃ символьных разрядов принадлежат символьные разряды у₄, у₅, у₁₂ и у₁₃; а к группе Су₂ символьных разрядов принадлежат символьные разряды у₆, у₇, у₁₄ и у₁₅.

Фиг. 152 иллюстрирует правило назначения подходящего способа, когда код ЬИРС представляет собой предложенный код, а кроме того, способом модуляции является 256ЦАМ и множитель Ь равен 2.

Согласно правилу назначения по фиг. 152 предписывается информация групповых наборов: (СЬ₁, Су4, 1), (СЬ₂, Су2, 1), (СЬ₃, Су1, 2), (СЬ₃, Су2, 2), (СЬ₃, Су₃, 2), (СЬ₃, Су4, 2), (СЪ₄, Су4, 1), (СЬ₃, Су_ь 2), (СЬ5, Су2, 1) и (СЬ5, Су₃, 2).

Поэтому согласно правилу назначения по фиг. 152 предписано:

назначать на основе информации (СЬ₃, Су₄, 1) группового набора один из кодовых разрядов в группе СЬ1 кодовых разрядов, которая имеет наилучшую вероятность ошибок, одному из символьных разрядов группы Су₄ символьных разрядов, которая имеет четвёртую лучшую вероятность ошибок;

назначать на основе информации (СЬ₂, Су₂, 1) группового набора один из кодовых разрядов в группе СЬ₂ кодовых разрядов, которая имеет вторую лучшую вероятность ошибок, одному из символьных разрядов группы Су₂ символьных разрядов, которая имеет вторую лучшую вероятность ошибок;

назначать на основе информации (СЬ₃, Су_ь 2) группового набора два из кодовых разрядов в группе СЬ₃ кодовых разрядов, которая имеет третью лучшую вероятность ошибок, двум из символьных разрядов группы Су1 символьных разрядов, которая имеет наилучшую вероятность ошибок;

назначать на основе информации (СЬ₃, Су₂, 2) группового набора два из кодовых разрядов в группе СЬ3 кодовых разрядов, которая имеет третью лучшую вероятность ошибок, двум из символьных разрядов группы Су₂ символьных разрядов, которая имеет вторую лучшую вероятность ошибок;

назначать на основе информации (СЬ₃, Су₃, 2) группового набора два из кодовых разрядов в группе СЬ₃ кодовых разрядов, которая имеет третью лучшую вероятность ошибок, двум из символьных разрядов группы Су₃ символьных разрядов, которая имеет третью лучшую вероятность ошибок;

назначать на основе информации (СЬ₃, Су₄, 2) группового набора два из кодовых разрядов в группе СЬ₃ кодовых разрядов, которая имеет третью лучшую вероятность ошибок, двум из символьных разрядов группы Су₄ символьных разрядов, которая имеет четвёртую лучшую вероятность ошибок;

назначать на основе информации (СЬ₄, Су₄, 1) группового набора один из кодовых разрядов в группе СЬ4 кодовых разрядов, которая имеет четвёртую лучшую вероятность ошибок, одному из символьных разрядов группы Су₄ символьных разрядов, которая имеет четвёртую лучшую вероятность ошибок;

назначать на основе информации (СЬ₅, Су_ь 2) группового набора два из кодовых разрядов в группе СЬ5 кодовых разрядов, которая имеет пятую лучшую вероятность ошибок, двум из символьных разрядов группы Су1 символьных разрядов, которая имеет наилучшую вероятность ошибок;

назначать на основе информации (СЬ₅, Су₂, 1) группового набора один из кодовых разрядов в группе СЬ₅ кодовых разрядов, которая имеет пятую лучшую вероятность ошибок, одному из символьных разрядов группы Су₂ символьных разрядов, которая имеет вторую лучшую вероятность ошибок; и назначать на основе информации (СЬ₅, Су₃, 2) группового набора два из кодовых разрядов в группе СЬ₅ кодовых разрядов, которая имеет пятую лучшую вероятность ошибок, двум из символьных разрядов группы Су₃ символьных разрядов, которая имеет третью лучшую вероятность ошибок.

Фиг. 153 иллюстрирует пример замены кодовых разрядов в соответствии с правилом назначения по фиг. 152.

В частности, часть А по фиг. 153 иллюстрирует первый пример замены кодовых разрядов в соответствии с правилом назначения по фиг. 152, когда код ЬИРС является кодом ЬИРС с длиной N кода 64.800 и скоростью кодирования 2/3, а кроме того, способом модуляции является 256ЦАМ и множитель Ь равен 2.

Когда код ЬИРС является кодом ЬИРС с длиной N кода 64.800 и скоростью кодирования 2/3, а кроме того, способом модуляции является 256ЦАМ и множитель Ь равен 2, в демультиплексоре 25 кодовые разряды, записанные в памяти 31 из 64.800/(8x2^(8x2) битов в направлении столбца ж направлении строки считываются в блоке из 8x2 (=тЬ) битов в направлении строки и подаются в секцию 32 замены (фиг. 16 и 17).

Секция 32 замены заменяет 8x2 (=тЬ) кодовых разрядов Ь₀ - Ь₁₅ в соответствии с правилом замены по фиг. 152 так, что 8x2 кодовых разрядов Ь₀ - считанных из памяти 31, назначаются 8x2 символьным разрядам у₀ - у₁₅ двух (=Ь) следующих друг за другом символов, например, как видно в части А по фиг. 153.

В частности, секция 32 замены осуществляет замену для назначения:

- 77 021966 кодового разряда Ъо символьному разряду у₇, кодового разряда Ъ] символьному разряду у₂, кодового разряда Ъ₂ символьному разряду уд, кодового разряда Ъ₃ символьному разряду уо, кодового разряда Ъ₄ символьному разряду у₄, кодового разряда Ъ5 символьному разряду уб, кодового разряда Ъб символьному разряду у в, кодового разряда Ъ₇ символьному разряду у₃, кодового разряда Ъв символьному разряду уи, кодового разряда Ъд символьному разряду ую, кодового разряда Ъю символьному разряду у в, кодового разряда Ън символьному разряду у₅, кодового разряда Ъв символьному разряду у», кодового разряда Ъв символьному разряду ув, кодового разряда Ъв символьному разряду у11 и кодового разряда Ъв символьному разряду уь

Часть В по фиг. 153 иллюстрирует второй пример замены кодовых разрядов в соответствии с правилом назначения по фиг. 152, когда код ЬОРС является кодом ЬОРС с длиной N кода 64.800 и скоростью кодирования 2/3, а кроме того, способом модуляции является 256РАМ и множитель Ь равен 2.

Согласно части В по фиг. 153, секция 32 замены осуществляет для 8х2 (=тЬ) кодовых разрядов Ь₀ Ь₁₅, считанных из памяти 31 в соответствии с правилом замены по фиг. 152, замену для назначения:

кодового разряда Ъо символьному разряду у₇, кодового разряда Ъ] символьному разряду у₂, кодового разряда Ъ₂ символьному разряду у_ькодового разряда Ъ₃ символьному разряду у₀, кодового разряда Ъ₄ символьному разряду у в, кодового разряда Ъ5 символьному разряду ув, кодового разряда Ъб символьному разряду уб, кодового разряда Ъ₇ символьному разряду у₃, кодового разряда Ъв символьному разряду у в, кодового разряда Ъд символьному разряду уи, кодового разряда Ъю символьному разряду у и, кодового разряда Ъп символьному разряду у5, кодового разряда Ъв символьному разряду у§, кодового разряда Ъв символьному разряду у₄, кодового разряда Ъи символьному разряду ую и кодового разряда Ъв символьному разряду уд.

Здесь, оба режима замены кодовых разрядов Ь, на символьные разряды у_ь проиллюстрированных в части А по фиг. 153 и в части В по фиг. 153, соблюдают правило назначения по фиг. 152 (соответствуют правилу назначения).

Фиг. 154 и 155 иллюстрируют результаты моделирования ΒΕΚ, когда осуществлялся процесс замены по подходящему способу, описанный здесь выше со ссылкой на фиг. 151-153.

Следует отметить, что на фиг. 154 и 155 ось абсцисс указывает 1\/\₀, а ось ординат указывает ΒΕΚ. Далее, на фиг. 154 и 155 способом модуляции является 256РАМ и множитель Ь равен 2.

Фиг. 154 иллюстрирует ΒΕΚ (представлено круглой меткой на чертеже), когда способ замены части А по фиг. 153 из подходящего способа описывался здесь выше со ссылкой на фиг. 151-153 для предложенного кода, и ΒΕΚ (представлено звёздочкой на чертеже), когда способ замены описывался со ссылкой на часть С по фиг. 60 (процесс замены по существующему способу) для кода 1.1)РС (стандартного кода), который имеет длину N кода 64.800 и скорость кодирования 2/3 и предписан в стандарте ΏνΒ-8.2.

- 78 021966

Из фиг. 154 можно видеть, что при осуществлении процесса замены подходящего способа для предложенного кода потолок ошибок можно значительно понизить, а устойчивость к ошибкам можно улучшить по сравнению с альтернативным случаем, в котором процесс замены по существующему способу осуществляется для стандартного кода.

Фиг. 155 иллюстрирует ВЕК (указано круглой меткой на чертеже), когда осуществлялся процесс замены по подходящему способу для предложенного кода, и ВЕК (указано звёздочкой на чертеже), когда осуществлялся процесс замены, описанный выше со ссылкой на фиг. 60 (процесс замены по существующему способу) для предложенного кода.

Из фиг. 155 можно видеть, что путём принятия процесса замены по подходящему способу ВЕК можно сократить, а устойчивость к ошибкам можно улучшить по сравнению с альтернативным случаем, когда принят процесс замены по существующему случаю.

Специалистам следует понимать, что различные модификации, комбинации, подкомбинации и изменения могут происходить в зависимости от проектных требований и иных факторов, пока они находятся в объёме приложенной формулы изобретения или её эквивалентов.

Claims

1. Устройство обработки данных, содержащее запоминающее устройство, имеющее емкость накопителя для сохранения тЬ битов в направлении строки и сохранения М(тЬ) битов в направлении столбцов и выполненное с возможностью записи кодовых битов кода 1,1)РС (низкой плотности с контролем чётности), имеющего длину кода в N битов, подаваемых в него, в направлении столбца для хранения кодовых битов в направлении строки и в направлении столбца, и считывания т битов из кодовых битов кода РОРС в направлении строки, при этом т битов кодовых битов для кода 1,1)РС установлены как один символ и Ь представляет собой заданное положительное целое число; и средство замены, соединенное с запоминающим устройством и выполненное с возможностью замены тЬ кодовых битов, чтобы эти кодовые биты после замены образовали биты символов, представляющие символы, когда тЬ кодовых разрядов, считанных в направлении строки запоминающего устройства, устанавливаются в качестве Ь символов;

в котором код ЬОРС является кодом ЬОРС, который имеет длину кода N равную 64.800, и имеет скорость кодирования 2/З;

т битов равны 8 битам, тогда как целое число Ь равно 2;

8 кодовых битов отображаются в качестве одного символа в одну из 256 сигнальных точек, предписанных в 256ΟΛΜ (квадратурная амплитудная модуляция);

упомянутое запоминающее устройство имеет 16 столбцов для хранения 8x2 битов в направлении строки и хранения 64.800/(8x2) битов в направлении столбца; и упомянутое средство замены выполнено с возможностью замены для назначения бита Ьо биту у7, бита Ь) биту у₂, бита Ь₂ биту у9, бита Ьз биту уо, бита 64 биту У4, бита 65 биту уб, бита Ьб биту γη, бита δγ биту уз, бита Ь₈ биту у 14, бита 69 биту ую, бита Ьщ биту у!5, бита Ьп биту у5, бита Ь]₂ биту у₈, бита Ьв биту у в, битаЬм биту уц и бита Ьв биту уп когда (1+1)-й бит из старшего значащего бита из 8x2 кодовых битов, считанных в направлении строки запоминающего устройства, представляется как бит Ь,, а (1+1)-й бит из старшего значащего бита из 8x2 битов символов двух следующих друг за другом символов представляется как бит ур и в котором матрица проверки на чётность этого кода ЬОРС выполнена так, что элементы со значе- 79 021966 нием 1 информационной матрицы, которая соответствует длине кода матрицы проверки на чётность и информационной длине, соответствующей скорости кодирования, разрешаемой по таблице начальных значений матрицы проверки на чётность, представляющей положения элементов со значением 1 информационной матрицы, размещены с периодом каждых 360 столбцов в вертикальном направлении запоминающего устройства, таблица начальных значений матрицы проверки на чётность образована из 317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002 2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393 1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325 706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335 4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748 412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860 777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938 2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025 1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920 856 1690 12787

6532 7357 9151 4210 16615 18152 11494 14036 17470 2474 10291 10323 1778 6973 10739

- 80 021966

4347 9570 18748 2189 11942 20666 3868 7526 17706 8780 14796 18268 160 16232 17399 1285 2003 18922 4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 991020194 3640 3701 10046 5862 10134 11498

- 81 021966

5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363

1430 4250 21332

- 82 021966

6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13138 18919 13115 17259 17332.

2. Способ обработки данных, выполняемый устройством обработки данных по п.1, содержащий этапы, на которых записывают кодовые биты кода ЬБРС (низкой плотности с контролем чётности), имеющего длину кода в N битов в направлении столбца для хранения кодовых разрядов в направлении строки и в направлении столбца запоминающего устройства, имеющего емкость накопителя, требуемую для сохранения тЪ битов в направлении строки и сохранения N (тЪ) битов в направлении столбцов;

считывают т битов из кодовых разрядов кода ЬБРС в направлении строки, при этом т битов кодовых битов для кода ЬБРС установлены как один символ и Ъ представляет собой заданное положительное целое число; и осуществляют замену тЪ кодовых битов, чтобы эти кодовые биты после замены образовали биты символов, представляющие символы, когда тЪ кодовых разрядов, считанных в направлении строки запоминающего средства, устанавливаются в качестве Ъ символов;

в котором код ЬБРС является кодом ЬБРС, который имеет длину кода N равную 64.800, и имеет скорость кодирования 2/3;

т битов равны 8 битам, тогда как целое число Ъ равно 2;

8 кодовых битов отображаются в качестве одного символа в одну из 256 сигнальных точек, предписанных в 256С)АМ;

запоминающее устройство имеет 16 столбцов для хранения 8x2 битов в направлении строки и хранения 64.800/(8x2) битов в направлении столбца;

на этапе замены осуществляет замену для назначения

- 83 021966 бита Ьо биту у7, бита Ь] биту у₂, бита Ь₂ биту у9, бита Ьз биту уо, бита Ь₄ биту у₄, бита Ь₅ биту уб, бита Ьб биту у в, бита Ь7 биту уз, бита Ьз биту ум, бита Ь9 биту ую, бита Ью биту У15, бита Ьп биту у5, бита Ь)₂ биту ув, бита Ью биту у 12, битаЬм биту уц и бита Ью биту уц когда (1+1)-й бит из старшего значащего бита из 8x2 кодовых битов, считанных в направлении строки запоминающего устройства, представляется как бит Ь;, а (1+1)-й бит из старшего значащего бита из 8x2 битов символов двух следующих друг за другом символов представляется как бит у_;;

и в котором матрица проверки на чётность этого кода ЬОРС выполнена так, что элементы со значением 1 информационной матрицы, которая соответствует длине кода матрицы проверки на чётность и информационной длине, соответствующей скорости кодирования, разрешаемой по таблице начальных значений матрицы проверки на чётность, представляющей положения элементов со значением 1 информационной матрицы, размещены с периодом каждых 360 столбцов в направлении столбцов, таблица начальных значений матрицы проверки на чётность образована из

- 84 021966

6532 7357 9151

4210 16615 18152

11494 14036 17470

2474 10291 10323

1778 6973 10739

4347 9570 18748

2189 11942 20666

3868 7526 17706

8780 14796 18268

160 16232 17399

1285 2003 18922

- 85 021966

4658 17331 20361 2765 4862 5875 4565 5521 8759 3484 7305 15829 5024 17730 17879 7031 12346 15024 179 6365 11352 2490 3143 5098 2643 3101 21259 4315 4724 13130 594 17365 18322 5983 8597 9627 10837 15102 20876 10448 20418 21478 3848 12029 15228 708 5652 13146 5998 7534 16117 2098 13201 18317 9186 14548 17776 5246 10398 18597 3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 12411 14432 1064 13555 17033 679 9878 13547 3422 991020194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 12924 15151 9764 12230 17375 772 7711 12723

- 86 021966

555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363

1430 4250 21332 6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087

- 87 021966

4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475 2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13138 18919 13115 17259 17332.

- 88 021966

Фиг. 2

Узел переменной

Фиг. 4

- 89 021966

Фиг. 5

Фиг. 7

Фиг. 8

- 90 021966

Фиг. 9

Информационная матрица На Матрица Нт чётности <-х-> А Матрица проверки на чётность ί X Вес столбца 3 Вес столбца 2 1 м * КХ^>1= КЗ м-1 В Число столбцов веса столбцов N=64800 N=16200 Номинальная скорость кодирования X КХ КЗ М X КХ КЗ М 1/4 12 5400 10800 48600 12 1440 1800 12960 1/3 12 7200 14400 43200 12 1800 3600 10800 2/5 12 8640 17280 38880 12 2160 4320 9720 1/2 8 12960 19440 32400 8 1800 5400 9000 3/5 12 12960 25920 25920 12 3240 6480 6480 2/3 13 4320 38880 21600 13 1080 9720 5400 3/4 12 5400 43200 16200 12 360 11520 4320 4/5 11 6480 45360 12960 - 0 12600 3600 5/6 13 5400 48600 10800 13 360 12960 2880 8/9 4 7200 50400 7200 4 1800 12600 1800 9/10 4 6480 51840 6480 — — — —

Фиг. 11

- 91 021966

О о о' о _о У0У1У2УЗ 1000 1010 0010 0000 О о о о 1001 1011 0011 0001 г О о о о 1101 1111 0111 0101 О о о Символ 1Ю0 1110 0110 0100

Сильный бит = менее способен стать ошибочным Слабый бит = более способен стать ошибочным

Фиг. 12

- 92 021966

Фиг. 14

- 93 021966

Запись

-^-битов|

Фиг. 15

6 битов

Считывание

Направление ктолбца^- ~ Столбец

Сильный бит Слабый бит

Направление строки

Пример 64ЦАМ

Ьо Ь) Ь₂ Ьз Ьд Ьз к

/

Секция замены

I

Уо У1 У 2 Уз Уд Уб

Ьо Ь, Ь₂ Ьз Ьд Ьб Ьо Ь] Ь₂ Ьз Ьд Ьб Ьо Ь1 Ь₂ Ьз Ьд Ьб ж< | | Уо У1 У2 Уз Уд Уб Уо У) У2 Уз Уд Уб Уо У1 У2 Уз Уд Уб В Первый способ замены Ьо Ь ξ Ь₂ Ьз Ь₄ Ьб Ьо Ь] Ь₂ Ьз Ьд Ьб I х ЖЖ 1 Уо У1 Уг Уз Уд Уб Уо У] Уг Уз Уд Уб С Второй способ замены Ьо Ь] Ь₂ Ьз Ьд Ьб Ьо Ь; Ь₂ Ьз Ьд Ьб Ьо Ь| Ь₂ Ьз Ьд Ьб ХЖ. 1 X X Уо У1 У2 Уз Уд У5 Уо У1 У2 Уз Уд Уб УО У1 У2 УЗ Уд Уб Ьл Ь] Ь₂ Ь₃ Ь₄ Ь₅ Ь_о Ь] Ь₂ Ьз Ь₄ Ь₆ Ьо Ь1 Ь₂ Ьд Ьд ь₅ Ж ж X X I хх 1 Уо У) У2 Уз Уд У6 Уо У, У2 Уз Уд Уб Уо У1 Уг Уз Уд Уб Э Третий способ замены

Фиг. 16

- 94 021966

Фиг. 18

- 95 021966

360 360 360 360 1 1 1 1 1 1 1 ₁ > 360 Биты, расположенные рядом друг с другом, разнесены друг от друга на расстояние 360 столбцов 1 1 1 1 1 1 -> 1 1 1 >360 1 ¹,. 1 1 1 >360 Μ=ηχ360 строк 1 1 1 1 1 |збО • · Хотя в данном примере в качестве «перемежения» осуществляется также замена / Матрица чётности ' Только этот бит чётности увеличивает устойчивость к пакетным ошибкам строк, значима только замена столбцов

Фиг. 20

Фиг. 21

16ΘΑΜ 4 бита

Ниже на Ниже на Ниже на

Для предохранения кодовых разрядов, принадлежащих одному и тому же узлу проверки, от включения в один и тот же символ <ЗАМ во всех одиннадцати кодах из 64к.

Фиг. 22

- 96 021966

Начальная позиция записи в тЬ столбцах Требуемое число тЬ столбцов памяти Ь=1 / Способы \ ί замены с | 1 первого по \ третий / Ь=2 / Четвёр-\ тай 1 1 способ ί \ замены / 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 2 0Р5К 0 2 4 160ΑΙΙ 0Р5К 0 2 4 7 6 640АМ 0 2 5 9 10 13 8 2560АН 160АМ 0 0 2 4 4 5 7 7 10 10240АМ 0 3 6 8 11 13 15 17 18 20 12 40960АМ 640ΆΜ 0 0 2 2 3 4 4 5 5 7 8 9 16 2560АМ 0 2 2 2 2 3 7 15 16 20 22 22 27 27 28 32 20 10240АМ 0 1 3 4 5 6 6 9 13 14 14 16 21 21 23 25 25 26 28 30 24 40960АМ 0 5 8 8 8 8 10 10 10 12 13 16 17 19 21 22 23 26 3? 39 40 41 41 41

Фиг. 23

Начальная позиция записи в тЬ столбцах

Требуемое число тЬ столбцов памяти Ь=1 / Способы \ замены с | I первого по \ третий / Ь=2 / Четвёр- \ ™^й , 1 способ Ί V замены г 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 2 0Р8К 0 0 4 160АМ 0Р8К 0 2 3 3 6 640АМ 0 0 2 3 7 7 8 2560АМ 160АМ 0 0 0 1 7 20 20 21 10 10240АМ 0 1 2 2 3 3 4 4 5 7 12 40960АМ 640АМ 0 0 0 2 2 2 3 3 3 6 7 7 20 10240АМ 0 0 0 2 2 2 2 2 5 5 5 5 5 7 7 7 7 8 8 10 24 40960АМ 0 0 0 0 0 0 0 1 1 1 2 2 2 3 7 9 9 9 10 10 10 10 10 11

Фиг. 24

Способ передачи | Кодирование ЮРС~~| 5101

Перемежение битов (перемежение чётности, перемежение прокрутки столбцов, процесс замены)

| Отображение 5103 I Модуляция Ί5104 | Передача |5105 ζ Конец Фиг. 25

- 97 021966

Эквивалентный режим снижения дрожания

1/с*²=0/11 : Доплеровская частота ί: Время

Символ ΟΡΌΜ был послан в этом канале, и моделирование осуществлялось с моделью, из которой 1 несущая была выделена после БПФ на приёмной стороне

Υ= 1 + а-ехр ]2π’ηΊ·ΐ<ΓΤδ+]2π· (Ии—1) -Та-Ти) δϊηο(π-Та-Ти) Ί Ии ) з ΐ пс (тг-ΐπ-Ти/Ми) □

Χ+Ν δίηο(π •Та-Ти) δίηο(π - Та-Ти/Νιι) т: Число символов Τδ ' Длина символа (сек)

-τ-Λίν—-—- Ты ' Эффективная длина символа (сек)

Помехи между несущими (1(3) по мощности: _Ми; число несущих огом аппроксимация посредством ΑΜ6Ν

Е Ν² =а²· 1Фиг. 26

158Гц 178Гц

1 стирание/5. 5несущих1 стирание/5. Онесущих

Тз=1134 [мкс] Ти=1008 [мкс] 1Ми=5617

Фиг. 27

-98021966

Фиг. 28

Фиг. 29

- 99 021966

Фиг. 30

- 100 021966

Таблица начальных значений матрицы проверки на чётность, где г= N = 64800 _гг2/3 64К-50 10491 16043 506 12826 8065 8226 2767 240 18673 9279 10579 20928

1 17819 8313 6433 6224 5120 5824 12812 17187 9940 13447 13825 18483

2 17957 6024 8681 18628 12794 5915 14576 10970 12064 20437 4455 7151

3 19777 6183 9972 14536 8182 17749 11341 5556 4379 17434 15477 18532

4 4651 19689 1608 659 16707 14335 6143 3058 14618 17894 20684 5306

5 9778 2552 12096 12369 15198 16890 4851 3109 1700 18725 1997 15882

6 486 6111 13743 11537 5591 7433 15227 14145 1483 3887 17431 12430

7 20647 14311 11734 4180 8110 5525 12141 15761 18661 18441 10569 8192

8 3791 14759 15264 19918 10132 9062 10010 12786 10675 9682 19246 5454

9 19525 9485 7777 19999 8378 9209 3163 20232 6690 16518 716 7353

10 4588 6709 20202 10905 915 4317 11073 13576 16433 368 3508 21171

11 14072 4033 19959 12608 631 19494 14160 8249 10223 21504 12395 4322

12 13800 14161

13 2948 9647

14 14693 16027

15 20506 11082

16 1143 9020

17 13501 4014

18 1548 2190

19 12216 21556

20 2095 19897

21 4189 7958

22 15940 10048

23 515 12614

24 8501 8450

25 17595 16784

26 5913 8495

27 16394 10423

28 7409 6981

29 6678 15939

30 20344 12987

31 2510 14588

32 17918 6655

33 6703 19451

34 496 4217

35 7290 5766

36 10521 8925

37 20379 11905

38 4090 5838

39 19082 17040

Фиг. 32

- 101 021966

40 20233 12352

41 19365 19546

42 6249 19030

43 11037 19193

44 19760 11772

45 19644 7428

46 16076 3521

47 11779 21062

48 13062 9682

49 8934 5217

50 11087 3319

51 18892 4356

52 7894 3898

53 5963 4360

54 7346 11726

55 5182 5609

56 2412 17295

57 9845 20494

58 6687 1864

59 20564 5216 О 18226 17207

1 9380 8266

2 7073 3065

3 18252 13437

4 9161 15642

5 10714 10153

6 11585 9078

7 5359 9418

8 9024 9515

9 1206 16354

10 14994 1102

11 9375 20796

12 15964 6027

13 14789 6452

14 8002 18591

15 14742 14089

16 253 3045

17 1274 19286

18 14777 2044

19 13920 9900

20 452 7374

Фиг. 33

- 102 021966

21 18206 9921

22 6131 5414

23 10077 9726

24 12045 5479

25 4322 7990

26 15616 5550

27 15561 10661

28 20718 7387

29 2518 18804

30 8984 2600

31 6516 17909

32 11148 98

33 20559 3704

34 7510 1569

35 16000 11692

36 9147 10303

37 16650 191

38 15577 18685

39 17167 20917

40 4256 3391

41 20092 17219

42 9218 5056

43 18429 8472

44 12093 20753

45 16345 12748

46 16023 11095

47 5048 17595

48 18995 4817

49 16483 3536

50 1439 16148

51 3661 3039

52 19010 18121

53 8968 11793

54 13427 18003

55 5303 3083

56 531 16668

57 4771 6722

58 5695 7960

59 3589 14630

Фиг. 34

- 103 021966

- 104 021966

Таблица начальных значений матрицы проверки на чётность, где г= -у, N = 64800 Г- г 3/4 64К-*О 6385 7901 14611 13389 11200 3252 5243 2504 2722 821 7374

1 11359 2698 357 13824 12772 7244 6752 15310 852 2001 11417

2 7862 7977 6321 13612 12197 14449 15137 13860 1708 6399 13444

3 1560 11804 6975 13292 3646 3812 8772 7306 5795 14327 7866

4 7626 11407 14599 9689 1628 2113 10809 9283 1230 15241 4870

5 1610 5699 15876 9446 12515 1400 6303 5411 14181 13925 7358

6 4059 8836 3405 7853 7992 15336 5970 10368 10278 9675 4651

7 4441 3963 9153 2109 12683 7459 12030 12221 629 15212 406

8 6007 8411 5771 3497 543 14202 875 9186 6235 13908 3563

9 3232 6625 4795 546 9781 2071 7312 3399 7250 4932 12652

10 8820 10088 11090 7069 6585 13134 10158 7183 488 7455 9238

11 1903 10818 119 215 7558 11046 10615 11545 14784 7961 15619

12 3655 8736 4917 15874 5129 2134 15944 14768 7150 2692 1469

13 8316 3820 505 8923 6757 806 7957 4216 15589 13244 2622

14 14463 4852 15733 3041 11193 12860 13673 8152 6551 15108 8758

15 3149 11981

16 13416 6906

17 13098 13352

18 2009 14460

19 7207 4314

20 3312 3945

21 4418 6248

22 2669 13975

23 7571 9023

24 14172 2967

25 7271 7138

26 6135 13670

27 7490 14559

28 8657 2466

29 8599 12834

30 3470 3152

31 13917 4365

32 6024 13730

33 10973 14182

34 2464 13167

35 5281 15049

36 1103 1849

37 2058 1069

38 9654 6095

39 14311 7667

Фиг. 36

- 105 021966

40 15617 8146

41 4588 11218

42 13660 6243

43 8578 7874

44 11741 2686

0 1022 1264 1 12604 9965 2 8217 : 2707 3 3156 11793 4 354 1! 514 5 6978 · 14058 6 7922 16079 7 15087 12138 8 5053 1 5470 9 12687 14932 10 15458 1763 11 8121 1721 12 1243 I 549 13 4129 7091 14 1426 8415 15 9783 7604 16 6295 11329 17 1409 12061 18 8065 9087 19 2918 8438 20 1293 14115 21 3922 13851 22 3851 4000 23 5865 1768 24 2655 14957 25 5565 6332 26 4303 12631

27 11653 12236

28 16025 7632

29 4655 14128

30 9584 13123

31 13987 9597

32 15409 12110

33 8754 15490

34 7416 15325

35 2909 15549

Фиг. З7

- 106 021966

36 2995 8257 37 9406 4791 38 11111 4854 39 2812 8521 40 8476 14717 41 7820 15360 42 1179 7939 43 2357 8678 44 7703 6216

0 3477 7067

1 3931 13845

2 7675 12899

3 1754 8187

4 7785 1400

5 9213 5891

6 2494 7703

7 2576 7902

8 4821 15682

9 10426 11935

10 1810 904

11 11332 9264

12 11312 3570

13 14916 2650

14 7679 7842

15 6089 13084

16 3938 2751

17 8509 4648

18 12204 8917

19 5749 12443

20 12613 4431

21 1344 4014

22 8488 13850

23 1730 14896

24 14942 7126

25 14983 8863

26 6578 8564

27 4947 396

28 297 12805

29 13878 6692

30 11857 11186

31 14395 11493

32 16145 12251

33 13462 7428

34 14526 13119

35 2535 11243

36 6465 12690

37 6872 9334

38 15371 14023

39 8101 10187

40 11963 4848

41 15125 6119

42 8051 14465

43 11139 5167

44 2883 14521

Фиг. 38

Фиг. 39

- 107 021966

- 108 021966

Таблица начальных значении матрицы проверки на чётность, где г= у·, N = 64800 г г 4/5 64К-*----О 149 11212 5575 6360 12559 8108 8505 408 10026 12828

1 5237 490 10677 4998 3869 3734 3092 3509 7703 10305

2 8742 5553 2820 7085 12116 10485 564 7795 2972 2157

3 2699 4304 8350 712 2841 3250 4731 10105 517 7516

4 12067 1351 11992 12191 11267 5161 537 6166 4246 2363

5 6828 7107 2127 3724 5743 11040 10756 4073 1011 3422

6 11259 1216 9526 1466 10816 940 3744 2815 11506 11573

7 4549 11507 1118 1274 11751 5207 7854 12803 4047 6484

8 8430 4115 9440 413 4455 2262 7915 12402 8579 7052

9 3885 9126 5665 4505 2343 253 4707 3742 4166 1556

10 1704 8936 6775 8639 8179 7954 8234 7850 8883 8713

11 11716 4344 9087 11264 2274 8832 9147 11930 6054 5455

12 7323 3970 10329 2170 8262 3854 2087 12899 9497 11700

13 4418 1467 2490 5841 817 11453 533 11217 11962 5251

14 1541 4525 7976 3457 9536 7725 3788 2982 6307 5997

15 11484 2739 4023 12107 6516 551 2572 6628 8150 9852

16 6070 1761 4627 6534 7913 3730 11866 1813 12306 8249

17 12441 5489 8748 7837 7660 2102 11341 2936 6712 11977

18 10155 4210

19 1010 10483

20 8900 10250

21 10243 12278

22 7070 4397

23 12271 3887

24 11980 6836

25 9514 4356

26 7137 10281

27 11881 2526

28 1969 11477

29 3044 10921

30 2236 8724

31 9104 6340

32 7342 8582

33 11675 10405

34 6467 12775

35 3186 12198 0 9621 11445

1 7486 5611

2 4319 4879

3 2196 344

Фиг. 41

- 109 021966

4 7527 6650

5 10693 2440

6 6755 2706

7 5144 5998

8 11043 8033

9 4846 4435

10 4157 9228

11 12270 6562

12 11954 7592

13 7420 2592

14 8810 9636

15 689 5430

16 920 1304

17 1253 11934

18 9559 6016

19 312 7589

20 4439 4197

21 4002 9555

22 12232 7779

23 1494 8782

24 10749 3969

25 4368 3479

26 6316 5342

27 2455 3493

28 12157 7405

29 6598 11495

30 11805 4455

31 9625 2090

32 4731 2321

33 3578 2608

34 8504 1849

35 4027 1151 0 5647 4935

1 4219 1870

2 10968 8054

3 6970 5447

4 3217 5638

5 8972 669

6 5618 12472

7 1457 1280

8 8868 3883

Фиг. 42

- 110 021966

9 8866 1224

10 8371 5972

11 266 4405

12 3706 3244

13 6039 5844

14 7200 3283

15 1502 11282

16 12318 2202

17 4523 965

18 9587 7011

19 2552 2051

20 12045 10306

21 11070 5104

22 6627 6906

23 9889 2121

24 829 9701

25 2201 1819

26 6689 12925

27 2139 8757

28 12004 5948

29 8704 3191

30 8171 10933

31 6297 7116

32 616 7146

33 5142 9761

34 10377 8138

35 7616 5811

0 7285 9863

1 7764 10867

2 12343 9019

3 4414 8331

4 3464 642

5 6960 2039

6 786 3021

7 710 2086

8 7423 5601

9 8120 4885

10 12385 11990

11 9739 10034

12 424 10162

13 1347 7597

Фиг. 43

- 111 021966

14 1 450 112

15 7965 8478

16 8945 7397

17 6590 8316

18 6838 9011

19 6174 9410

20 255 113

21 6197 5835

22 12902 3844

23 4377 3505

24 5478 8672

25 4453 2132

26 9724 1380

27 12131 11526

28 12323 9511

29 8231 1752

30 497 9022

31 9288 3080 32 2481 7515 33 2696 268 34 4023 12341 35 7108 5553

Фиг. 44

Фиг. 45

- 112 021966

Таблица начальных значений матрицы проверки на чётность, где г= N = 64800 г5/6 64К-*----0 4362 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723

1 2479 1786 8978 3011 4339 9313 6397 2957 7288 5484 6031 10217

2 10175 9009 9889 3091 4985 7267 4092 8874 5671 2777 2189 8716

3 9052 4795 3924 3370 10058 1128 9996 10165 9360 4297 434 5138

4 2379 7834 4835 2327 9843 804 329 8353 7167 3070 1528 7311

5 3435 7871 348 3693 1876 6585 10340 7144 5870 2084 4052 2780

6 3917 3111 3476 1304 10331 5939 5199 1611 1991 699 8316 9960

7 6883 3237 1717 10752 7891 9764 4745 3888 10009 4176 4614 1567

8 10587 2195 1689 2968 5420 2580 2883 6496 111 6023 1024 4449

9 3786 8593 2074 3321 5057 1450 3840 5444 6572 3094 9892 1512

10 8548 1848 10372 4585 7313 6536 6379 1766 9462 2456 5606 9975

11 8204 10593 7935 3636 3882 394 5968 8561 2395 7289 9267 9978

12 7795 74 1633 9542 6867 7352 6417 7568 10623 725 2531 9115

13 7151 2482 4260 5003 10105 7419 9203 6691 8798 2092 8263 3755

14 3600 570 4527 200 9718 6771 1995 8902 5446 768 1103 6520

15 6304 7621

16 6498 9209

17 7293 6786

18 5950 1708

19 8521 1793

20 6174 7854

21 9773 1190

22 9517 10268

23 2181 9349

24 1949 5560

25 1556 555

26 8600 3827

27 5072 1057

28 7928 3542

29 3226 3762

0 7045 2420 1 9645 2641 2 2774 2452 3 5331 2031 4 9400 7503 5 1850 2338 6 10456 9774 7 1692 9276 8 10037 4038 9 3964 338

Фиг. 46

- 113 021966

10 2640 5087

11 858 3473

12 5582 5683

13 9523 916

14 4107 1559

15 4506 3491

16 8191 4182

17 10192 6157

18 5668 3305

19 3449 1540

20 4766 2697

21 4069 6675

22 1117 1016

23 5619 3085

24 8483 8400

25 8255 394

26 6338 5042

27 6174 5119

28 7203 1989

29 1781 5174

0 1464 3559 1 3376 4214 2 7238 67 3 10595 8831 4 1221 6513 5 5300 4652 6 1429 9749 7 7878 5131 8 4435 10284 9 6331 5507 10 6662 4941

11 9614 10238

12 8400 8025

13 9156 5630

14 7067 8878

15 9027 3415

16 1690 3866

17 2854 8469

18 6206 630

19 363 5453

20 4125 7008

Фиг. 47

- 114 021966

21 1612 6702 22 9069 9226 23 5767 4060 24 3743 9237 25 7018 5572 26 8892 4536 27 853 6064 28 8069 5893 29 2051 2885 0 1 10691 3153

1 3602 4055

2 328 1717

3 2219 9299

4 1939 7898

5 617 206

6 8544 1374

7 ' 10676 3240 8 I 5672 ! 9489 9 : 3170 ' 7457 10 7868 5731 11 6121 10732 12 4843 9132 13 580 ! 9591 14 6267 9290 15 3009 2268 16 195 ; 2419 17 8016 1557 18 1516 9195 19 8062 9064 20 2095 8968 21 753 7326 22 6291 3833 23 2614 7844 24 2303 646 25 2075 611 26 4687 362 27 8684 9940 28 4830 2065 29 7038 1363

О 1769 7837

1 3801 1689

Фиг. 48

- 115 021966

Фиг. 49

- 116 021966

Таблица начальных знамений матрицы проверки на чётность, где г= N = 16200 _г 8/9 16К-*О 1558 712 805

1 1450 873 1337

2 1741 1129 1184

3 294 806 1566

4 482 605 923 О 926 1578

1 777 1374

2 608 151

3 1195 210

4 1484 692 О 427 488

1 828 1124

2 874 1366

3 1500 835

4 1496 502 О 1006 1701

1 1155 97

2 657 1403

3 1453 624

4 429 1495 О 809 385

1 367 151

2 1323 202

3 960 318

4 1451 1039 О 1098 1722

1 1015 1428

2 1261 1564

3 544 1190

4 1472 1246 О 508 630

1 421 1704

2 284 898

3 392 577

4 1155 556 О 631 1000

1 732 1368

2 1328 329

3 1515 506

4 1104 1172

Фиг. 50

- 117 021966

Таблица начальных значений матрицы проверки на чётность, где г= N = 64800 _гг8/9 64К-*О 6235 2848 3222

1 5800 3492 5348

2 2757 927 90

3 6961 4516 4739

4 1172 3237 6264

5 1927 2425 3683

6 3714 6309 2495

7 3070 6342 7154

8 2428 613 3761

9 2906 264 5927

10 1716 1950 4273 11 4613 6179 3491 12 4865 3286 6005 13 1343 5923 3529 14 4589 4035 2132 15 1579 3920 6737 16 1644 1191 5998 17 1482 2381 4620 18 6791 6014 6596 19 2738 5918 3786 0 ! 5156 6166 1 1504 4356 2 130 1 904 3 1 5027 3187 4 1 5718 759 5 1 5240 2870 6 ; 2343 1311 7 1039 5465 8 1 5617 2513 9 ' Ι588 5222 10 6561 535 11 4765 2054 12 5966 6892 13 1969 3869 14 3571 2420 15 4632 981 16 3215 4163 17 973 3117 18 3802 6198 19 3794 3948

Фиг. 51

- 118 021966

0 3196 6126

1 573 1909

2 850 4034

3 5622 1601

4 6005 524

5 5251 5783

6 172 2032

7 1875 2475

8 497 1291

9 2566 3430

10 1249 740

11 2944 1948

12 6528 2899

13 2243 3616

14 867 3733

15 1374 4702

16 4698 2285

17 4760 3917

18 1859 4058

19 6141 3527

0 2148 5066 1 1306 145 2 2319 871 3 3463 1061 4 5554 6647 5 5837 339 6 5821 4932 7 6356 4756 8 3930 418 9 211 3094

10 1007 4928

11 3584 1235

12 6982 2869

13 1612 1013

14 953 4964

15 4555 4410

16 4925 4842

17 5778 600

18 6509 2417

19 1260 4903

О 3369 3031

Фиг. 52

- 119 021966

1 3557 3224

2 3028 583

3 3258 440

4 6226 6655

5 4895 1094

6 1481 6847

7 4433 1932

8 2107 1649

9 2119 2065

10 4003 6388 11 6720 3622 12 3694 4521 13 1164 7050 14 1965 3613 15 4331 66 16 2970 1796 17 4652 3218 18 1762 4777 19 5736 1399

0 970 2572

1 2062 6599

2 4597 4870

3 1228 6913

4 4159 1037

5 2916 2362

6 395 1226

7 6911 4548

8 4618 2241

9 4120 4280

10 5825 474 11 2154 5558 12 3793 5471 13 5707 1595 14 1403 325 15 6601 5183 16 6369 4569 17 4846 896 18 7092 6184 19 6764 7127

О 6358 1951

1 3117 6960

Фиг. 53

- 120 021966

Фиг. 54

- 121 021966

Таблица начальных значений матрицы проверки на чётность, где г= N = 64800 г- _г 9/10 64К-О 5611 2563 2900

1 5220 3143 4813

2 2481 834 81

3 6265 4064 4265

4 1055 2914 5638

5 1734 2182 3315

6 3342 5678 2246

7 2185 552 3385

8 2615 236 5334

9 1546 1755 3846

10 4154 5561 3142 11 4382 2957 5400 12 1209 5329 3179 13 1421 3528 6063 14 1480 1072 5398 15 3843 1777 4369 16 1334 2145 4163 17 2368 5055 260

О 6118 5405

1 2994 4370

2 3405 1669

3 4640 5550

4 1354 3921 5 117 ' 1713 6 5425 2866 7 6047 683 8 5616 2582 9 2108 1179 10 933 4921

11 5953 2261 12 1430 4699 13 5905 480 14 4289 1846 15 5374 6208 16 1775 3476 17 3216 2178 0 4165 884

1 2896 3744

2 874 2801

3 3423 5579

Фиг. 55

- 122 021966

4 3404 3552

5 2876 5515

6 516 1719

7 765 3631

8 5059 1441

9 5629 598

10 5405 473

11 4724 5210

12 155 1832

13 1689 2229

14 449 1164

15 2308 3088

16 1122 669

17 2268 5758 0 5878 2609

1 782 3359

2 1231 4231 3 4225 2052 4 4286 3517 5 5531 3184 6 1935 4560 7 1174 131 8 3115 956 9 3129 1088

10 5238 4440

11 5722 4280

12 3540 375

13 191 2782

14 906 4432

15 3225 1111

16 6296 2583

17 1457 903

О 855 4475

1 4097 3970

2 4433 4361

3 5198 541

4 1146 4426

5 3202 2902

6 2724 525

7 1083 4124

8 2326 6003

Фиг. 56

- 123 021966

9 5605 5990

10 4376 1579 11 4407 984 12 1332 6163 13 5359 3975 14 1907 1854 15 3601 5748 16 6056 3266 17 3322 4085

О 1768 3244

1 2149 144

2 1589 4291

3 5154 1252

4 1855 5939

5 4820 2706

6 1475 3360

7 4266 693

8 4156 2018

9 2103 752

10 3710 3853 11 5123 931 12 6146 3323 13 1939 5002 14 5140 1437 15 1263 293

16 5949 4665

17 4548 6380

0 3171 4690 1 5204 2114 2 6384 5565 3 5722 1757 4 2805 6264 5 1202 2616 6 1018 3244 7 4018 5289 8 2257 3067 9 2483 3073

10 1196 5329

11 649 3918

12 3791 4581

13 5028 3803

Фиг. 57

- 124 021966

- 125 021966

Указано число строк матрицы проверки на чётность (информационной матрицы На) каждых 360 столбцов, начиная с первого столбца

Число строк матрицы проверки на чётность

Первый столбец На-=> 36-й столбец На-> 0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622 1 122 1516 3448 2880 1407 1847 3799 3529 373 971 4358 3108 72-й столбец На-> 2 259 3399 929 126501864 3996 3833 107 5287 164 3125 2350 108-й столбец На-> 3 342 3529 1 , 4 4198 2147 ^ЧПЗ, 5 5 1880 4836 6 3864 4910 7 243 1542 8 3011 1436 9 2167 2512 10 4606 1003 11 2835 705 12 3426 2365 13 3848 2474 14 1360 1743 0 163 2536 1 2583 1180 2 1542 509 3 4418 1005 4 5212 5117 5 2155 2922 6 347 2696 7 226 4296 8 1560 487 9 3926 1640 10 149 2928 11 2364 563 12 635 688 13 231 1684 Таблица начальных значений 14 1129 3894

матрицы проверки на чётность

Фиг. 59

Фиг. 60

- 126 021966

Фиг. 61

Фиг. 62

- 127 021966

2566АМ г2/3 64К

05ι СЬг ОЬз бЬз бЬз бЬз бЬз бЬз бЬз бЬз 6Ь₄ 6Ьб 6Ьб СЬб 6Ьб ОЬб бут 6У! 6у₂ бу₂ Суз бУз 6у₄ бу₄ бу, бу; 6у₂ 6у₂ бу₃ 6у₃ бу₄ бу₄ бЬт 6Ь₂ бЬз бЬз бЬз бЬз бЬз бЬз бЬз бЬз 6Ь₄ бЬц СЬб 6Ьб 665 6Ьб бУ1 бУ) бу₂ бу₂ бу₃ бУз бу₄ бу₄ бу; СУз бу₂ бу₂ бУз бу₃ бу₄ бу₄

Фиг. 64

Фиг. 65

- 128 021966 _ _{г2/3 64К}--317 2255 2324 2723 3538 3576 6194 6700 9101 10057 12739 17407 21039 1958 2007 3294 4394 12762 14505 14593 14692 16522 17737 19245 21272 21379 127 860 5001 5633 8644 9282 12690 14644 17553 19511 19681 20954 21002

2514 2822 5781 6297 8063 9469 9551 11407 11837 12985 15710 20236 20393 1565 3106 4659 4926 6495 6872 7343 8720 15785 16434 16727 19884 21325

706 3220 8568 10896 12486 13663 16398 16599 19475 19781 20625 20961 21335

4257 10449 12406 14561 16049 16522 17214 18029 18033 18802 19062 19526 20748

412 433 558 2614 2978 4157 6584 9320 11683 11819 13024 14486 16860

777 5906 7403 8550 8717 8770 11436 12846 13629 14755 15688 16392 16419 4093 5045 6037 7248 8633 9771 10260 10809 11326 12072 17516 19344 19938

2120 2648 3155 3852 6888 12258 14821 15359 16378 16437 17791 20614 21025

1085 2434 5816 7151 8050 9422 10884 12728 15353 17733 18140 18729 20920

856 1690 12787

6532 7357 9151

4210 16615 18152

11494 14036 17470

2474 10291 10323

1778 6973 10739

4347 9570 18748

2189 11942 20666

3868 7526 17706

8780 14796 18268

160 16232 17399

1285 2003 18922

4658 17331 20361

2765 4862 5875

4565 5521 8759

3484 7305 15829

5024 17730 17879

7031 12346 15024

179 6365 11352

2490 3143 5098

2643 3101 21259

4315 4724 13130

594 17365 18322

5983 8597 9627

10837 15102 20876

10448 20418 21478

3848 12029 15228

708 5652 13146

5998 7534 16117

2098 13201 18317

9186 14548 17776

5246 10398 18597

Фиг. 66

- 129 021966

3083 4944 21021 13726 18495 19921 6736 10811 17545 10084 1241 1 14432 1064 13555 17033 679 9878 Ι3547 3422 9910 20194 3640 3701 10046 5862 10134 11498 5923 9580 15060 1073 3012 16427 5527 20113 20883 7058 ,2924 15151 9764 12230 17375 772 7711 ’ Ι2723 555 13816 15376 10574 11268 17932 15442 17266 20482 390 3371 8781 10512 12216 17180 4309 14068 15783 3971 11673 20009 9259 14270 17199 2947 5852 20101 3965 9722 15363 1429 5689 1677, 6101 6849 12781 3676 9347 18761 350 11659 18342 5961 14803 16123 2113 9163 13443 2155 9808 12885 2861 7988 11031 7309 9220 20745 6834 8742 11977 2,33 12908 14704 10170 13809 18153 13464 14787 14975 799 1107 3789 357, 8,76 10165 5433 13446 15481 3351 6767 12840 8950 8974 11650 1430 4250 21332

Фиг. 67

- 130 021966

6283 10628 15050 8632 14404 16916 6509 10702 16278 15900 16395 17995 8031 18420 19733 3747 4634 17087 4453 6297 16262 2792 3513 17031 14846 20893 21563 17220 20436 21337 275 4107 10497 3536 7520 10027 14089 14943 19455 1965 3931 21104 2439 11565 17932 154 15279 21414 10017 11269 16546 7169 10161 16928 10284 16791 20655 36 3175 8475

2605 16269 19290 8947 9178 15420 5687 9156 12408 8096 9738 14711 4935 8093 19266 2667 10062 15972 6389 11318 14417 8800 18137 18434 5824 5927 15314 6056 13168 15179 3284 13138 18919 13115 17259 ι 17332

Фиг. 68

Фиг. 69

- 131 021966

Фиг. 70

Процесс приёма

Приём

15111 | Демодуляция

15112

Обратное |5113

Перемежение битов (Процесс замены, деперемежение прокрутки столбцов)

5114 ζ Конец Фиг. 71

- 1З2 021966

- 133 021966

Фиг. 75

Фиг. 76

Фиг. 77

- 134 021966

Фиг. 78

- 135 021966

Таблица начальных значений матрицы проверки на чётность, где г= -у, N = 64800 _Г2/3 64К-*----О 10491 16043 506 12826 8065 8226 2767 240 18673 9279 10579 20928

1 17819 8313 6433 6224 5120 5824 12812 17187 9940 13447 13825 18483

2 17957 6024 8681 18628 12794 5915 14576 10970 12064 20437 4455 7151

3 19777 6183 9972 14536 8182 17749 11341 5556 4379 17434 15477 18532

4 4651 19689 1608 659 16707 14335 6143 3058 14618 17894 20684 5306

5 9778 2552 12096 12369 15198 16890 4851 3109 1700 18725 1997 15882

6 486 6111 13743 11537 5591 7433 15227 14145 1483 3887 17431 12430

7 20647 14311 11734 4180 8110 5525 12141 15761 18661 18441 10569 8192

8 3791 14759 15264 19918 10132 9062 10010 12786 10675 9682 19246 5454

9 19525 9485 7777 19999 8378 9209 3163 20232 6690 16518 716 7353

10 4588 6709 20202 10905 915 4317 11073 13576 16433 368 3508 21171

11 14072 4033 19959 12608 631 19494 14160 8249 10223 21504 12395 4322

12 13800 14161

13 2948 9647

14 14693 16027

15 20506 11082

16 1143 9020

17 13501 4014

18 1548 2190

19 12216 21556

20 2095 19897

21 4189 7958

22 15940 10048

23 515 12614

24 8501 8450

25 17595 16784

26 5913 8495

27 16394 10423

28 7409 6981

29 6678 15939

30 20344 12987

31 2510 14588

32 17918 6655

33 6703 19451

34 496 4217

35 7290 5766

36 10521 8925

37 20379 11905

38 4090 5838

39 19082 17040

Фиг. 79

- 136 021966

40 20233 12352

41 19365 19546

42 6249 19030

43 11037 19193

44 19760 11772

45 19644 7428

46 16076 3521

47 11779 21062

48 13062 9682

49 8934 5217

50 11087 3319

51 18892 4356

52 7894 3898

53 5963 4360

54 7346 11726

55 5182 5609

56 2412 17295

57 9845 20494

58 6687 1864

59 20564 5216

0 18226 17207

1 9380 8266

2 7073 3065

3 18252 13437

4 9161 15642

5 10714 10153

6 11585 9078

7 5359 9418

8 9024 9515

9 1206 16354

10 14994 1102

11 9375 20796

12 15964 6027

13 14789 6452

14 8002 18591

15 14742 14089

16 253 3045

17 1274 19286

18 14777 2044

19 13920 9900

20 452 7374

Фиг. 80

- 137 021966

21 18206 9921

22 6131 5414

23 10077 9726

24 12045 5479

25 4322 7990

26 15616 5550

27 15561 10661

28 20718 7387

29 2518 18804

30 8984 2600

31 6516 17909

32 11148 98

33 20559 3704

34 7510 1569

35 16000 11692

36 9147 10303

37 16650 191

38 15577 18685

39 17167 20917

40 4256 3391

41 20092 17219

42 9218 5056

43 18429 8472

44 12093 20753

45 16345 12748

46 16023 11095

47 5048 17595

48 18995 4817

49 16483 3536

50 1439 16148

51 3661 3039

52 19010 18121

53 8968 11793

54 13427 18003

55 5303 3083

56 531 16668

57 4771 6722

58 5695 7960

59 3589 14630

Фиг. 81

- 138 021966

Фиг. 82

- 139 021966

Таблица начальных значений матрицы проверки на чётность, где г= -4-, N = 64800

А |— гЗ/4 64КО 6385 7901 14611 13389 11200 3252 5243 2504 2722 821 7374

1 11359 2698 357 13824 12772 7244 6752 15310 852 2001 11417

2 7862 7977 6321 13612 12197 14449 15137 13860 1708 6399 13444

3 1560 11804 6975 13292 3646 3812 8772 7306 5795 14327 7866

4 7626 11407 14599 9689 1628 2113 10809 9283 1230 15241 4870

5 1610 5699 15876 9446 12515 1400 6303 5411 14181 13925 7358

6 4059 8836 3405 7853 7992 15336 5970 10368 10278 9675 4651

7 4441 3963 9153 2109 12683 7459 12030 12221 629 15212 406

8 6007 8411 5771 3497 543 14202 875 9186 6235 13908 3563

9 3232 6625 4795 546 9781 2071 7312 3399 7250 4932 12652

10 8820 10088 11090 7069 6585 13134 10158 7183 488 7455 9238

11 1903 10818 119 215 7558 11046 10615 11545 14784 7961 15619

12 3655 8736 4917 15874 5129 2134 15944 14768 7150 2692 1469

13 8316 3820 505 8923 6757 806 7957 4216 15589 13244 2622

14 14463 4852 15733 3041 11193 12860 13673 8152 6551 15108 8758

15 3149 11981

16 13416 6906

17 13098 13352

18 2009 14460

19 7207 4314

20 3312 3945

21 4418 6248

22 2669 13975

23 7571 9023

24 14172 2967

25 7271 7138

26 6135 13670

27 7490 14559

28 8657 2466

29 8599 12834

30 3470 3152

31 13917 4365

32 6024 13730

33 10973 14182

34 2464 13167

35 5281 15049

36 1103 1849

37 2058 1069

38 9654 6095

39 14311 7667

Фиг. 83

- 140 021966

40 15617 8146

41 4588 11218

42 13660 6243

43 8578 7874

44 11741 2686

0 1022 1264 1 12604 9965 2 8217 2707 3 3156 11793 4 354 1 514 5 6978 14058 6 7922 16079 7 15087 12138 8 5053 6470 9 12687 14932 10 > 1545! 8 1763 11 8121 1721 12 1243 1 549 13 4129 7091 14 1426 8415 15 9783 7604 16 6295 11329 17 1409 12061 18 8065 9087 19 2918 8438 20 1293 14115 21 3922 13851 22 3851 4000 23 5865 1768 24 2655 14957 25 5565 6332 26 4303 12631

27 11653 12236

28 16025 7632

29 4655 14128

30 9584 13123

31 13987 9597

32 15409 12110

33 8754 15490

34 7416 15325

35 2909 15549

Фиг. 84

- 141 021966

36 2995 8257

37 9406 4791

38 11111 4854

39 2812 8521

40 8476 14717

41 7820 15360

42 1179 7939

43 2357 8678

44 7703 6216

0 3477 7067

1 3931 13845

2 7675 12899

3 1754 8187

4 7785 1400

5 9213 5891

6 2494 7703

7 2576 7902

8 4821 15682

9 10426 11935

10 1810 904

11 11332 9264

12 11312 3570

13 14916 2650

14 7679 7842

15 6089 13084

16 3938 2751

17 8509 4648

18 12204 8917

19 5749 12443

20 12613 4431

21 1344 4014

22 8488 13850

23 1730 14896

24 14942 7126

25 14983 8863

26 6578 8564

27 4947 396

28 297 12805

29 13878 6692

30 11857 11186

31 14395 11493

Фиг. 85

32 16145 12251

33 13462 7428

34 14526 13119

35 2535 11243

36 6465 12690

37 6872 9334

38 15371 14023

39 8101 10187

40 11963 4848

41 15125 6119

42 8051 14465

43 11139 5167

44 2883 14521

Фиг. 86

- 142 021966

- 143 021966

Таблица начальных значений матрицы проверки на чётность, где г= -у, N = 64800 г г 4/5 64К-*--О 149 11212 5575 6360 12559 8108 8505 408 10026 12828

1 5237 490 10677 4998 3869 3734 3092 3509 7703 10305

2 8742 5553 2820 7085 12116 10485 564 7795 2972 2157

3 2699 4304 8350 712 2841 3250 4731 10105 517 7516

4 12067 1351 11992 12191 11267 5161 537 6166 4246 2363

5 6828 7107 2127 3724 5743 11040 10756 4073 1011 3422

6 11259 1216 9526 1466 10816 940 3744 2815 11506 11573

7 4549 11507 1118 1274 11751 5207 7854 12803 4047 6484

8 8430 4115 9440 413 4455 2262 7915 12402 8579 7052

9 3885 9126 5665 4505 2343 253 4707 3742 4166 1556

10 1704 8936 6775 8639 8179 7954 8234 7850 8883 8713

11 11716 4344 9087 11264 2274 8832 9147 11930 6054 5455

12 7323 3970 10329 2170 8262 3854 2087 12899 9497 11700

13 4418 1467 2490 5841 817 11453 533 11217 11962 5251

14 1541 4525 7976 3457 9536 7725 3788 2982 6307 5997

15 11484 2739 4023 12107 6516 551 2572 6628 8150 9852

16 6070 1761 4627 6534 7913 3730 11866 1813 12306 8249

17 12441 5489 8748 7837 7660 2102 11341 2936 6712 11977

18 10155 4210

19 1010 10483

20 8900 10250

21 10243 12278

22 7070 4397

23 12271 3887

24 11980 6836

25 9514 4356

26 7137 10281

27 11881 2526

28 1969 11477

29 3044 10921

30 2236 8724

31 9104 6340

32 7342 8582

33 11675 10405

34 6467 12775

35 3186 12198 0 9621 11445

1 7486 5611

2 4319 4879

3 2196 344

Фиг. 88

- 144 021966

4 7527 6650

5 10693 2440

6 6755 2706

7 5144 5998

8 11043 8033

9 4846 4435

10 4157 9228

11 12270 6562

12 11954 7592

13 7420 2592

14 8810 9636

15 689 5430

16 920 1304

17 1253 11934

18 9559 6016

19 312 7589

20 4439 4197

21 4002 9555

22 12232 7779

23 1494 8782

24 10749 3969

25 4368 3479

26 6316 5342

27 2455 3493

28 12157 7405

29 6598 11495

30 11805 4455

31 9625 2090

32 4731 2321

33 3578 2608

34 8504 1849

35 4027 1151

0 5647 4935

1 4219 1870

2 10968 8054

3 6970 5447

4 3217 5638

5 8972 669

6 5618 12472

7 1457 1280

8 8868 3883

Фиг. 89

- 145 021966

9 8866 1224

10 8371 5972

11 266 4405

12 3706 3244

13 6039 5844

14 7200 3283

15 1502 11282

16 12318 2202

17 4523 965

18 9587 7011

19 2552 2051

20 12045 10306

21 11070 5104

22 6627 6906

23 9889 2121

24 829 9701

25 2201 1819

26 6689 12925

27 2139 8757

28 12004 5948

29 8704 3191

30 8171 10933

31 6297 7116

32 616 7146

33 5142 9761

34 10377 8138

35 7616 5811

0 7285 9863

1 7764 10867

2 12343 9019

3 4414 8331

4 3464 642

5 6960 2039

6 786 3021

7 710 2086

8 7423 5601

9 8120 4885

10 12385 11990

11 9739 10034

12 424 10162

13 1347 7597

Фиг. 90

14 1450 112

15 7965 8478

16 8945 7397

17 6590 8316

18 6838 9011

19 6174 9410

20 255 113

21 6197 5835

22 12902 3844

23 4377 3505

24 5478 8672

25 4453 2132

26 9724 1380

27 12131 11526

28 12323 9511

29 8231 1752

30 497 9022

31 9288 3080

32 2481 7515

33 2696 268

34 4023 12341

35 7108 5553

Фиг. 91

- 146 021966

Фиг. 92

- 147 021966

Таблица начальных значений матрицы проверки на чётность, гдег= _гг5/6 64К-*N=64800

0 4362 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723

1 2479 1786 8978 3011 4339 9313 6397 2957 7288 5484 6031 10217

2 10175 9009 9889 3091 4985 7267 4092 8874 5671 2777 2189 8716

3 9052 4795 3924 3370 10058 1128 9996 10165 9360 4297 434 5138

4 2379 7834 4835 2327 9843 804 329 8353 7167 3070 1528 7311

5 3435 7871 348 3693 1876 6585 10340 7144 5870 2084 4052 2780

6 3917 3111 3476 1304 10331 5939 5199 1611 1991 699 8316 9960

7 6883 3237 1717 10752 7891 9764 4745 3888 10009 4176 4614 1567

8 10587 2195 1689 2968 5420 2580 2883 6496 111 6023 1024 4449

9 3786 8593 2074 3321 5057 1450 3840 5444 6572 3094 9892 1512

10 8548 1848 10372 4585 7313 6536 6379 1766 9462 2456 5606 9975

11 8204 10593 7935 3636 3882 394 5968 8561 2395 7289 9267 9978

12 7795 74 1633 9542 6867 7352 6417 7568 10623 725 2531 9115

13 7151 2482 4260 5003 10105 7419 9203 6691 8798 2092 8263 3755

14 3600 570 4527 200 9718 6771 1995 8902 5446 768 1103 6520

15 6304 7621

16 6498 9209

17 7293 6786

18 5950 1708

19 8521 1793

20 6174 7854

21 9773 1190

22 9517 10268

23 2181 9349

24 1949 5560

25 1556 555

26 8600 3827

27 5072 1057

28 7928 3542

29 3226 3762

0 7045 2420

9645 2641 2774 2452 5331 2031 9400 7503 1850 2338 10456 9774 1692 9276

8 10037 4038

9 3964 338

Фиг. 9З

- 148 021966

10 2640 5087 11 858 ; 3473 12 5582 5683 13 9523 916 14 4107 1559 15 4506 3491 16 8191 4182 17 1019: 2 6157 18 5668 3305 19 3449 1540 20 4766 2697 21 4069 6675 22 1117 1016 23 5619 3085 24 8483 8400 25 8255 394 26 6338 5042 27 6174 5119 28 7203 1989 29 1781 5174

11 9614 10238

12 8400 8025

13 9156 5630

14 7067 8878

15 9027 3415

16 1690 3866

17 2854 8469

18 6206 630

19 363 5453

20 4125 7008

Фиг. 94

- 149 021966

21 1612 6702

22 9069 9226

23 5767 4060

24 3743 9237

25 7018 5572

26 8892 4536

27 853 6064

28 8069 5893

29 2051 2885 0 10691 3153

1 3602 4055

2 328 1717

3 2219 9299

4 1939 7898

5 617 206

6 8544 1374

7 10676 3240

8 6672 9489

9 3170 7457

10 7868 5731

11 6121 10732

12 4843 9132

13 580 9591

14 6267 9290

15 3009 2268

16 195 2419

17 8016 1557

18 1516 9195

19 8062 9064

20 2095 8968

21 753 ' 7326 22 6291 3833 23 2614 7844 24 2303 646 25 2075 611 26 4687 362 27 8684 9940 28 4830 2065 29 7038 1363 0 1 Ι769 7837 1 3801 1 Ι689

Фиг. 95

- 150 021966

- 151 021966

Таблица начальных значений матрицы проверки на чётность, где г= -д·, N = 16200 гг8/9 16К-*0 1558 712 805

1 1450 873 1337

2 1741 1129 1184

3 294 806 1566

4 482 605 923 О 926 1578

1 777 1374

2 608 151

3 1195 210

4 1484 692 О 427 488

1 828 1124

2 874 1366

3 1500 835

4 1496 502 О 1006 1701

1 1155 97

2 657 1403

3 1453 624

4 429 1495 О 809 385

1 367 151

2 1323 202

3 960 318

4 1451 1039 О 1098 1722

1 1015 1428

2 1261 1564

3 544 1190

4 1472 1246 О 508 630

1 421 1704

2 284 898

3 392 577

4 1155 556 О 631 1000

1 732 1368

2 1328 329

3 1515 506

4 1104 1172

Фиг. 97

- 152 021966

Таблица начальных значений матрицы проверки на чётность, где г= -|·, N = 64800 гг8/9 64К-*--О 6235 2848 3222

1 5800 3492 5348

2 2757 927 90

3 6961 4516 4739

4 1172 3237 6264

5 1927 2425 3683

6 3714 6309 2495

7 3070 6342 7154

8 2428 613 3761

9 2906 264 5927

10 1716 1950 4273 11 4613 6179 3491 12 4865 3286 6005 13 1343 5923 3529 14 4589 4035 2132 15 1579 3920 6737 16 1644 1191 5998 17 1482 2381 4620 18 6791 6014 6596 19 2738 5918 3786 0 5156 6166 1 504 4356 2 30 1 904 3 5027 3187 4 3718 759 5 5240 2870 6 2343 1311 7 039 5465 8 5617 2513 9 588 5222 10 6561 535 11 4765 2054 12 5966 6892 13 1969 3869 14 3571 2420 15 4632 981 16 3215 4163 17 973 3117 18 3802 6198 19 3794 3948

Фиг. 98

- 153 021966

0 3196 6126

1 573 1909

2 850 4034

3 5622 1601

4 6005 524

5 5251 5783

6 172 2032

7 1875 2475

8 497 1291

9 2566 3430

10 1249 740

11 2944 1948

12 6528 2899

13 2243 3616

14 867 3733

15 1374 4702

16 4698 2285

17 4760 3917

18 1859 4058

19 6141 3527

10 1007 4928

11 3584 1235

12 6982 2869

13 1612 1013

14 953 4964

15 4555 4410

16 4925 4842

17 5778 600

18 6509 2417

19 1260 4903

О 3369 3031

Фиг. 99

- 154 021966

1 3557 3224 2 3028 583 3 3258 440 4 6226 6655 5 4895 1094 6 1481 6847 7 4433 1932 8 2107 1649 9 2119 2065 10 4003 6388 11 I 6720 3622 12 3694 4521 13 1164 7050 14 1965 3613 15 4331 66 16 2970 1796 17 4652 3218 18 1762 4777 19 5736 1399

0 970 2572 1 2062 6599 2 4597 4870 3 1228 6913 4 4159 1037 5 2916 2362 6 395 ‘ Ι226 7 6911 4548 8 4618 2241 9 4120 4280

О 6358 1951

1 3117 6960

Фиг. 100

- 155 021966

Фиг. 101

- 156 021966

Таблица начальных значений матрицы проверки на чётность, гдег= N = 64800 _г г 9/10 64К-*----О 5611 2563 2900

1 5220 3143 4813

2 2481 834 81

3 6265 4064 4265

4 1055 2914 5638

5 1734 2182 3315

6 3342 5678 2246

7 2185 552 3385

8 2615 236 5334

9 1546 1755 3846

10 4154 5561 3142 11 4382 2957 5400 12 1209 5329 3179 13 1421 3528 6063 14 1480 1072 5398 15 3843 1777 4369 16 1334 2145 4163 17 2368 5055 260 0 6118 5405 1 2994 4370 2 3405 1669 3 4640 5550 4 354 3921

5 117 1713

6 5425 2866

7 6047 683

8 5616 2582

9 2108 1179

10 933 4921

11 5953 2261

12 1430 4699

13 5905 480

14 4289 1846

15 5374 6208

16 1775 3476

17 3216 2178

О 4165 884

1 2896 3744

2 874 2801

3 3423 5579

Фиг. 102

- 157 021966

4 3404 3552

5 2876 5515

6 516 1719

7 765 3631

8 5059 1441

9 5629 598

10 5405 473

11 4724 5210

12 155 1832

13 1689 2229

14 449 1164

15 2308 3088

16 1122 669

17 2268 5758 0 5878 2609

1 782 3359 2 1231 4231 3 4225 2052 4 4286 3517 5 5531 3184 6 1935 4560 7 1174 131 8 3115 956 9 3129 1088

10 5238 4440

11 5722 4280

12 3540 375

13 191 2782

14 906 4432

15 3225 1111

16 6296 2583

17 1457 903 О 855 4475

1 4097 3970 2 4433 4361 3 5198 541 4 1146 4426 5 3202 2902 6 2724 525 7 1083 4124 8 2326 6003

Фиг. 103

- 158 021966

9 5605 ! 5990 10 4376 1579 11 4407 984 12 1332 6163 13 5359 3975 14 1907 1854 15 3601 5748 16 6056 3266 17 3322 4085

1768 3244 2149 144 1589 4291 5154 1252 1855 5939 4820 2706 1475 3360 4266 693 4156 2018 2103 752

10 3710 3853

11 5123 931 12 6146 3323 13 1939 5002 14 5140 1437 15 1263 293 16 5949 4665 17 4548 6380

0 3171 4690

1 5204 2114

2 6384 5565

3 5722 1757

4 2805 6264

5 1202 2616

6 1018 3244

7 4018 5289

8 2257 3067

9 2483 3073

10 1196 5329

11 649 3918

12 3791 4581

13 5028 3803

Фиг. 104

- 159 021966

Фиг. 105

- 160 021966 г 1/4 64К23606 36098 1140 28859 18148 18510 6226 540 42014 20879 23802 47088 16419 24928 16609 17248 7693 24997 42587 16858 34921 21042 37024 20692 1874 40094 18704 14474 14004 11519 13106 28826 38669 22363 30255 31105 22254 40564 22645 22532 6134 9176 39998 23892 8937 15608 16854 31009 8037 40401 13550 19526 41902 28782 13304 32796 24679 27140 45980 10021 40540 44498 13911 22435 32701 18405 39929 25521 12497 9851 39223 34823 15233 45333 5041 44979 45710 42150 19416 1892 23121 15860 8832 10308 10468 44296 3611 1480 37581 32254 13817 6883 32892 40258 46538 11940 6705 21634 28150 43757 895 6547 20970 28914 30117 25736 41734 11392 22002 5739 27210 27828 34192 37992 10915 6998 3824 42130 4494 35739 8515 1191 13642 30950 25943 12673 16726 34261 31828 3340 8747 39225 18979 17058 43130 4246 4793 44030 19454 29511 47929 15174 24333 19354 16694 8381 29642 46516 32224 26344 9405 18292 12437 27316 35466 41992 15642 5871 46489 26723 23396 7257 8974 3156 37420 44823 35423 13541 42858 32008 41282 38773 26570 2702 27260 46974 1469 20887 27426 38553 22152 24261 8297

19347 9978 27802

34991 6354 33561

29782 30875 29523

9278 48512 14349

38061 4165 43878

8548 33172 34410

22535 28811 23950

20439 4027 24186

38618 8187 30947

35538 43880 21459

7091 45616 15063

5505 9315 21908

36046 32914 11836

7304 39782 33721

16905 29962 12980

11171 23709 22460

34541 9937 44500

14035 47316 8815

15057 45482 24461

30518 36877 879

7583 13364 24332

448 27056 4682

12083 31378 21670

1159 18031 2221

17028 38715 9350

17343 24530 29574

Фиг. 106

46128 31039 32818 20373 36967 18345 46685 20622 32806

Фиг. 107

- 161 021966 г1/3 64К34903 20927 32093 1052 25611 16093 16454 5520 506 37399 18518 21120 11636 14594 22158 14763 15333 6838 22222 37856 14985 31041 18704 32910 17449 1665 35639 16624 12867 12449 10241 11650 25622 34372 19878 26894 29235 19780 36056 20129 20029 5457 8157 35554 21237 7943 13873 14980 9912 7143 35911 12043 17360 37253 25588 11827 29152 21936 24125 40870 40701 36035 39556 12366 19946 29072 16365 35495 22686 11106 8756 34863 19165 15702 13536 40238 4465 40034 40590 37540 17162 1712 20577 14138 31338 19342 9301 39375 3211 1316 33409 28670 12282 6118 29236 35787 11504 30506 19558 5100 24188 24738 30397 33775 9699 6215 3397 37451 34689 23126 7571 1058 12127 27518 23064 11265 14867 30451 28289 2966 11660 15334 16867 15160 38343 3778 4265 39139 17293 26229 42604 13486 31497 1365 14828 7453 26350 41346 28643 23421 8354 16255 11055 24279 15687 12467 13906 5215 41328 23755 20800 6447 7970 2803 33262 39843 5363 22469 38091 28457 36696 34471 23619 2404 24229 41754 1297 18563

3673 39070 14480 30279 37483 7580 29519 30519 39831 20252 18132 20010

34386 7252 27526 12950 6875 43020 31566 39069 18985 15541 40020 16715

1721 37332 39953 17430 32134 29162 10490 12971 28581 29331 6489 35383

736 7022 42349 8783 6767 11871 21675 10325 11548 25978 431 24085 1925 10602 28585 12170 15156 34404 8351 13273 20208 5800 15367 21764 16279 37832 34792 21250 34192 7406 41488 18346 29227 26127 25493 7048 39948 28229 24899

17408 14274 38993

38774 15968 28459

41404 27249 27425

41229 6082 43114

13957 4979 40654

3093 3438 34992

34082 6172 28760

42210 34141 41021

14705 17783 10134

41755 39884 22773

14615 15593 1642

29111 37061 39860

9579 33552 633

12951 21137 39608

38244 27361 29417

2939 10172 36479

29094 5357 19224

9562 24436 28637

Фиг. 108

40177 2326 13504 6834 21583 42516 40651 42810 25709 31557 32138 38142 18624 41867 39296 37560 14295 16245 6821 21679 31570 25339 25083 22081 8047 697 35268 9884 17073 19995 26848 35245 8390 18658 16134 14807 12201 32944 5035 25236 1216 38986 42994 24782 8681 28321 4932 34249 4107 29382 32124 22157 2624 14468 38788 27081 7936 4368 26148 10578 25353 4122 39751

Фиг. 109

- 162 021966 г2/5 64К31413 18834 28884 947 23050 14484 14809 4968 455 33659 16666 19008 13172 19939 13354 13719 6132 20086 34040 13442 27958 16813 29619 16553 1499 32075 14962 11578 11204 9217 10485 23062 30936 17892 24204 24885 32490 18086 18007 4957 7285 32073 19038 7152 12486 13483 24808 21759 32321 10839 15620 33521 23030 10646 26236 19744 21713 36784 8016 12869 35597 11129 17948 26160 14729 31943 20416 10000 7882 31380 27858 33356 14125 12131 36199 4058 35992 36594 33698 15475 1566 18498 12725 7067 17406 8372 35437 2888 1184 30068 25802 11056 5507 26313 32205 37232 15254 5365 17308 22519 35009 718 5240 16778 23131 24092 20587 33385 27455 17602 4590 21767 22266 27357 30400 8732 5596 3060 33703 3596 6882 873 10997 24738 20770 10067 13379 27409 25463 2673 6998 31378 15181 13645 34501 3393 3840 35227 15562 23615 38342 12139 19471 15483 13350 6707 23709 37204 25778 21082 7511 14588 10010 21854 28375 33591 12514 4695 37190 21379 18723 5802 7182 2529 29936 35860 28338 10835 34283 25610 33026 31017 21259 2165 21807 37578 1175 16710 21939 30841 27292 33730 6836 26476 27539 35784 18245 16394 17939 23094 19216 17432

11655 6183 38708 28408 35157 17089 13998 36029 15052 16617 5638 36464

15693 28923 26245 9432 11675 25720 26405 5838 31851 26898 8090 37037

24418 27583 7959 35562 37771 17784 11382 11156 37855 7073 21685 34515

10977 13633 30969 7516 11943 18199 5231 13825 19589 23661 11150 35602

19124 30774 6670 37344 16510 26317 23518 22957 6348 34069 8845 20175

34985 14441 25668 4116 3019 21049 37308 24551 24727 20104 24850 12114

38187 28527 13108 13985 1425 21477 30807 8613 26241 33368 35913 32477

5903 34390 24641 26556 23007 27305 38247 2621 9122 32806 21554 18685 17287 27292 19033

25796 31795 12152

12184 35088 31226

38263 33386 24892

23114 37995 29796

34336 10551 36245

35407 175 7203

14654 38201 22605

28404 6595 1018

19932 3524 29305

31749 20247 8128

18026 36357 26735

7543 29767 13588

13333 25965 8463

14504 36796 19710

4528 25299 7318

35091 25550 14798

Фиг. 110

- 163 021966

7824 215 1248 30848 5362 17291 28932 30249 27073 13062 2103 16206 7129 32062 19612 9512 21936 38833 35849 33754 23450 18705 28656 18111 22749 27456 32187 28229 31684 30160 15293 8483 28002 14880 13334 12584 28646 2558 19687 6259 4499 26336 11952 28386 8405 10609 961 7582 10423 13191 26818 15922 36654 21450 10492 1532 1205 30551 36482 22153 5156 11330 34243 28616 35369 13322 8962 1485 21186 23541 17445 35561 33133 11593 19895 33917 7863 33651 20063 28331 10702 13195 21107 21859 4364 31137 4804 5585 2037 4830 30672 16927 14800

Фиг. 111

- 164 021966 г 1/2 64Κ54 9318 14392 27561 26909 10219 2534 8597

55 7263 4635 2530 28130 3033 23830 3651

56 24731 23583 26036 17299 5750 792 9169

57 5811 26154 18653 11551 15447 13685 16264

58 12610 11347 28768 2792 3174 29371 12997

59 16789 16018 21449 6165 21202 15850 3186

60 31016 21449 17618 6213 12166 8334 18212

61 22836 14213 11327 5896 718 11727 9308

62 2091 24941 29966 23634 9013 15587 5444

63 22207 3983 16904 28534 21415 27524 25912

64 25687 4501 22193 14665 14798 16158 5491

65 4520 17094 23397 4264 22370 16941 21526

66 10490 6182 32370 9597 30841 25954 2762

67 22120 22865 29870 15147 13668 14955 19235

68 6689 18408 18346 9918 25746 5443 20645

69 29982 12529 13858 4746 30370 10023 24828

70 1262 28032 29888 13063 24033 21951 7863

71 6594 29642 31451 14831 9509 9335 31552

72 1358 6454 16633 20354 24598 624 5265

73 19529 295 18011 3080 13364 8032 15323

74 11981 1510 7960 21462 9129 11370 25741

75 9276 29656 4543 30699 20646 21921 28050

76 15975 25634 5520 31119 13715 21949 19605

77 18688 4608 31755 30165 13103 10706 29224

78 21514 23117 12245 26035 31656 25631 30699

79 9674 24966 31285 29908 17042 24588 31857

80 21856 27777 29919 27000 14897 11409 7122

81 29773 23310 263 4877 28622 20545 22092

82 15605 5651 21864 3967 14419 22757 15896

83 30145 1759 10139 29223 26086 10556 5098

84 18815 16575 2936 24457 26738 6030 505

85 30326 22298 27562 20131 26390 6247 24791

86 928 29246 21246 12400 15311 32309 18608

87 20314 6025 26689 16302 2296 3244 19613

88 6237 11943 22851 15642 23857 15112 20947

89 26403 25168 19038 18384 8882 12719 7093 0 14567 24965

1 3908 100

2 10279 240

Фиг. 112

- 165 021966

3 24102 764

4 12383 4173

5 13861 15918

6 21327 1046

7 5288 14579

8 28158 8069

9 16583 11098

10 16681 28363

11 13980 24725

12 32169 17989

13 10907 2767

14 21557 3818

15 26676 12422

16 7676 8754

17 14905 20232

18 15719 24646

19 31942 8589

20 19978 27197

21 27060 15071

22 6071 26649

23 10393 11176

24 9597 13370

25 7081 17677

26 1433 19513

27 26925 9014

28 19202 8900

29 18152 30647

30 20803 1737

31 11804 25221

32 31683 17783

33 29694 9345

34 12280 26611

35 6526 26122

36 26165 11241

37 7666 26962

38 16290 8480

39 11774 10120

40 30051 30426

41 1335 15424

42 6865 17742

43 31779 12489

44 32120 21001

45 14508 6996

Фиг. 11З

46 979 25024

47 4554 21896

48 7989 21777

49 4972 20661

50 6612 2730

51 12742 4418

52 29194 595

53 19267 20113

Фиг. 114

- 166 021966 гЗ/5 64К22422 10282 11626 19997 11161 2922 3122 99 5625 17064 8270 179 25087 16218 17015 828 20041 25656 4186 11629 22599 17305 22515 6463 11049 22853 25706 14388 5500 19245 8732 2177 13555 11346 17265 3069 16581 22225 12563 19717 23577 11555 25496 6853 25403 5218 15925 21766 16529 14487 7643 10715 17442 11119 5679 14155 24213 21000 1116 15620 5340 8636 16693 1434 5635 6516 9482 20189 1066 15013 25361 14243 18506 22236 20912 8952 5421 15691 6126 21595 500 6904 13059 6802 8433 4694 5524 14216 3685 19721 25420 9937 23813 9047 25651 16826 21500 24814 6344 17382 7064 13929 4004 16552 12818 8720 5286 2206 22517 2429 19065 2921 21611 1873 7507 5661 23006 23128 20543 19777 1770 4636 20900 14931 9247 12340 11008 12966 4471 2731 16445 791 6635 14556 18865 22421 22124 12697 9803 25485 7744 18254 11313 9004 19982 23963 18912 7206 12500 4382 20067 6177 21007 1195 23547 24837 756 11158 14646 20534 3647 17728 11676 11843 12937 4402 8261 22944 9306 24009 10012 11081 3746 24325 8060 19826 842 8836 2898 5019 7575 7455 25244 4736 14400 22981 5543 8006 24203 13053 1120 5128 3482 9270 13059 15825 7453 23747 3656 24585 16542 17507 22462 14670 15627 15290 4198 22748 5842 13395 23918 16985 14929 3726 25350 24157 24896 16365 16423 13461 16615 8107 24741 3604 25904 8716 9604 20365 3729 17245 18448 9862 20831 25326 20517 24618 13282 5099 14183 8804 16455 17646 15376 18194 25528 1777 6066 21855 14372 12517 4488 17490 1400 8135 23375 20879 8476 4084 12936 25536 22309 16582 6402 24360 25119 23586 128 4761 10443 22536 8607 9752 25446 15053 1856 4040 377 21160 13474 5451 17170 5938 10256 11972 24210 17833 22047 16108 13075 9648 24546 13150 23867 7309 19798 2988 16858 4825 23950 15125 20526 3553 11525 23366 2452 17626 19265 20172 18060 24593 13255 1552 18839 21132 20119 15214 14705 7096 10174 5663 18651 19700 12524 14033 4127 2971 17499 16287 22368 21463 7943 18880 5567 8047 23363 6797 10651 24471 14325 4081 7258 4949 7044 1078 797 22910 20474 4318 21374 13231 22985 5056 3821 23718 14178 9978 19030 23594 8895 25358 6199 22056 7749 13310 3999 23697 16445 22636 5225 22437 24153 9442 7978 12177 2893 20778 3175 8645 11863 24623 10311 25767 17057 3691 20473 11294 9914 22815 2574 8439 3699 5431 24840 21908 16088 18244 8208 5755 19059 8541 24924 6454 11234 10492 16406 10831 11436 9649 16264 11275 24953 2347 12667 19190 7257 7174 24819 2938 2522 11749 3627 5969 13862 1538 23176 6353 2855 17720 2472 7428 573 15036 О 18539 18661

1 10502 3002

2 9368 10761

Фиг. 115

- 167 021966

3 12299 7828

4 15048 13362

5 18444 24640

6 20775 19175

7 18970 10971

8 5329 19982

9 11296 18655

10 15046 20659

11 7300 22140

12 22029 14477

13 11129 742

14 13254 13813

15 19234 13273

16 6079 21122

17 22782 5828

18 19775 4247

19 1660 19413

20 4403 3649

21 13371 25851

22 22770 21784

23 10757 14131

24 16071 21617

25 6393 3725

26 597 19968

27 5743 8084

28 6770 9548

29 4285 17542

30 13568 22599

31 1786 4517

32 23238 11648

33 19627 2030

34 13601 13458

35 13740 17328

36 25012 13944

37 22513 6687

38 4934 12587

39 21197 5133

40 22705 6938

41 7534 24633

42 24400 12797

43 21911 25712

44 12039 1140

45 24306 1021

Фиг. 116

- 168 021966

46 14012 20747

47 11265 15219

48 4670 15531

49 9417 14359

50 2415 6504

51 24964 24690

52 14443 8816

53 6926 1291

54 6209 20806

55 13915 4079

56 24410 13196

57 13505 6117

58 9869 8220

59 1570 6044

60 25780 17387

61 20671 24913

62 24558 20591

63 12402 3702

64 8314 1357

65 20071 14616

66 17014 3688

67 19837 946

68 15195 12136

69 7758 22808

70 3564 2925

71 3434 7769

Фиг. 117 г1/4 16К6295 9626 304 7695 4839 4936 1660 144 11203 5567 6347 12557 10691 4988 3859 3734 3071 3494 7687 10313 5964 8069 8296 11090 10774 3613 5208 11177 7676 3549 8746 6583 7239 12265 2674 4292 11869 3708 5981 8718 4908 10650 6805 3334 2627 10461 9285 11120 7844 3079 10773

3385 10854 5747

1360 12010 12202

6189 4241 2343

9840 12726 4977

Фиг. 118

Фиг. 119

- 169 021966 г г 2/5 16К--5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658 5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016 3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931 4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254 4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963 9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134 1652 8171 1435

3366 6543 3745 9286 8509 4645 7397 5790 8972 6597 4422 1799 9276 4041 3847 8683 7378 4946 5348 1993 9186 6724 9015 5646 4502 4439 8474 5107 7342 9442 1387 8910 2660

Фиг. 120

Фиг. 121

- 170 021966 _ггЗ/5 16К71 1478 1901 2240 2649 2725 3592 3708 3965 4080 5733 6198 393 1384 1435 1878 2773 3182 3586 5465 6091 6110 6114 6327

160 1149 1281 1526 1566 2129 2929 3095 3223 4250 4276 4612

289 1446 1602 2421 3559 3796 5590 5750 5763 6168 6271 6340

947 1227 2008 2020 2266 3365 3588 3867 4172 4250 4865 6290

3324 3704 4447

1206 2565 3089 529 4027 5891 141 1187 3206 1990 2972 5120 752 796 5976 1129 2377 4030 6077 6108 6231 61 1053 1781 2820 4109 5307 2088 5834 5988 3725 3945 4010 1081 2780 3389 659 2221 4822 3033 6060 6160 756 1489 2350 3350 3624 5470 357 1825 5242 585 3372 6062 561 1417 2348 971 3719 5567 1005 1675 2062

Фиг. 123

- 171 021966

Указано число строк матрицы проверки на чётность (информационной матрицы На) каждых 360 столбцов, начиная с первого столбца Число строк матрицы проверки на чётность

Первый столбец На-* 0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622 36-й столбец На-> 1 122 1516 3448 2880 1407 1847 3799 3529 373 971 4358 3108 72-и столбец На-* 2 259 3399 929 [2650^864 3996 3833 107 5287 164 3125 2350 108-й столбец На-> 3 342 3529 X , 4 4198 2147 ^3,5 5 1880 4836 6 3864 4910 7 243 1542 8 ЗОН 1436 9 2167 2512 10 4606 1003 11 2835 705 12 3426 2365 13 3848 2474 14 1360 1743 0 163 2536 1 2583 1180 2 1542 509 3 4418 1005 4 5212 5117 5 2155 2922 6 347 2696 7 226 4296 8 1560 487 9 3926 1640 10 149 2928 11 2364 563 12 635 688 13 231 1684 Таблица начальных значений 14 1129 3894

матрицы проверки на чётность'

Фиг. 124

Фиг. 125

40960АМ Г5/6.9/10 64К | ь₀ | ь₂ | ь₄ | ь₆ | ь₈ | ь₁₀1 ь₁₂1 ь₁₄1 ь₁₆1 ь₁₈1 ь₂₀| ь₂₂1 | | ь₃1 ь₅ | ь₇1 ь₉1 | ь₁₃1 ь₁₅1 ь₁₇1 ь₁₉ ] ь₂₁1 ь₂₃1 | ^уо | ^у1 ^2^^ф^у5^^у^^::^у8':|<^у9::^^^| | ^уц | ^у1з У2о:|:^уп:^^^ 0^у1 0^у1 0^у2 0^у2 0^уЗ ®^у4 ®^у4 ®^у5 ^^У5 ^^у6 6^у6 ®^У1 ^^У1 ®^у2 ®^у2 ®^У3 ®^у3 ^^у4 ^^у4 0^у5 ^^у5 ®^у6 ^^У6

Фиг. 126

- 172 021966

Фиг. 127

Фиг. 128

Фиг. 129

- 173 021966

Фиг. 131

- 174 021966

Фиг. 133

Фиг. 134

- 175 021966

- 176 021966

16С2АМ гЗ/5 16К Ь=2

Ь_о Ь, Ьг Ьз ь₄ Ь₅ ь§ ь? Ж Уо Ут Уг Уз У₄ У5 У6 у?

Фиг. 140

64С2АМ гЗ/5 64К Ь=2 Ьо Ь1 Ьг Ьз Ь₄ ь₅ ь_б Ь₇ Ьэ Ьэ Ью Ьп Уо У1 У2 Уз У₄ У₅ Уб у? Уз Уэ Ую Уп

Фиг. 141

- 177 021966

- 178 021966

16 О А Μ _4 битов_

Ниже на Ниже на Ниже на

Направление строки

Фиг. 146

Фиг. 147

Фиг. 148

- 179 021966

Фиг. 149

Фиг. 150

Фиг. 151

- 180 021966

Фиг. 152

Фиг. 153

- 181 021966