KR20090057404A

KR20090057404A - 계열 할당 방법 및 계열 할당 장치

Info

Publication number: KR20090057404A
Application number: KR1020097006329A
Authority: KR
Inventors: 다이치 이마무라; 다카시 이와이; 가즈노리 이노가이; 사다키 후타기; 아츠시 마츠모토
Original assignee: 파나소닉 주식회사
Priority date: 2006-09-29
Filing date: 2007-09-28
Publication date: 2009-06-05
Also published as: JP5940690B2; US11742974B2; RU2630372C1; JP2011120286A; CN101517945B; US20130003686A1; JP6837533B2; RU2012125072A; CN102932088A; KR101473159B1; US11039483B2; JP2015119496A; US10342049B2; RU2464712C1; JP2013051709A; RU2582859C2; CN102984824B; US9246539B2; CN101517945A; BRPI0717659A8

Abstract

1개의 셀에 복수의 다른 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 할당하는 시스템에 있어서의 수신측에서의 상관 회로의 연산량 및 회로 규모를 삭감하는 계열 할당 방법 및 계열 할당 장치를 개시한다. 이 방법 및 장치에 의하면, ST201에서는, 카운터 a 및 현재의 계열 할당수 p를 초기화하고, ST202에서는, 현재의 계열 할당수 p가 1 셀에 대한 할당수 K와 일치하는지 아닌지를 판정한다. ST203에서는, 1 셀에 대한 할당수 K가 홀수인지 짝수인지를 판정하여, K가 짝수일 경우에는, ST204~ST206에 있어서, 할당되지 않은 계열 번호 r=a 및 r=N－a를 조합하여 할당한다. K가 홀수일 경우에는, 페어를 짤 수 없는 계열에 대해서, ST207~ST212에 있어서, 할당되지 않은 계열 번호 r=a 또는 r=N-a의 어느것인가를 할당한다.

Description

계열 할당 방법 및 계열 할당 장치{SEQUENCE ALLOCATING METHOD AND SEQUENCE ALLOCATING APPARATUS}

본 발명은 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 셀에 할당하는 계열 할당 방법 및 계열 할당 장치에 관한 것이다.

셀룰러 통신 시스템으로 대표되는 이동체 통신 시스템, 또는, 무선 LAN(Local Area Network) 시스템에 있어서는, 송신 영역에 랜덤 액세스 영역이 설치된다. 이 랜덤 액세스 영역은, 단말국(이하, 「UE」라고 함)이 기지국(이하, 「BS」라고 함)에 최초로 접속 요구를 행할 경우, 혹은, BS 등이 UE의 송신 시간이나 송신 대역을 할당하는 집중 관리 시스템에 대해 새로운 대역 할당 요구를 행할 경우, 상향 회선의 송신 영역에 설치된다. 또한, 기지국은 액세스 포인트 또는 Node B(노드 B)라고 불리는 일이 있다.

또, 현재 규격화가 행해지고 있는 3GPP RAN LTE 등의 TDMA(Time Division Multiple Access)를 이용한 시스템에서는, 최초로 접속 요구를 행할 경우(UE의 전원 온(ON)시만이 아니라, 핸드오버시, 일정 기간 통신을 행하고 있지 않은 경우, 채널 상황에 따른 동기 이탈 등, 상향 회선의 송신 타이밍 동기가 확립되어 있지 않은 경우)에, 상향 송신 타이밍 동기 취득, BS에의 접속 요구(Association Request), 또는 대역 할당 요구(Resource Request)를 행하는 최초의 프로세스에 랜덤 액세스가 이용된다.

랜덤 액세스 영역(이하, 「RA 슬롯」이라고 함)으로 송신되는 랜덤 액세스 버스트(이하, 「RA 버스트」라고 함)는, 스케줄되는 다른 채널과는 달리, 시그니쳐(Signature) 계열의 충돌(복수의 UE가 같은 RA 슬롯을 이용해서 동일 시그니쳐 계열을 송신하는 것) 또는 시그니쳐 계열간의 간섭에 의해 수신 에러 및 재송(再送)이 발생한다. RA 버스트의 충돌, 또는 수신 에러가 발생하면, RA 버스트를 포함한 상향 송신 타이밍 동기 취득 및 BS에의 접속 요구 처리의 처리 지연이 커지게 된다. 이 때문에, 시그니쳐 계열의 충돌율의 저감, 시그니쳐 계열의 검출 특성 향상이 요구되고 있다.

시그니쳐 계열의 검출 특성 향상을 꾀하는 방법으로서 자기 상관 특성이 낮은 계열이면서 또, 계열간의 상호 상관 특성도 낮은 GCL(Generalized chirp like) 계열 또는 자도프-츄(Zadoff-Chu) 계열로 시그니쳐 계열을 생성하는 것이 검토되고 있다. 그리고, 랜덤 액세스 채널을 구성하는 송수신간에서, 기지(旣知)의 신호 계열을 프리앰블이라고 하며, 프리앰블은 일반적으로, 자기 상관 특성 및 상호 상관 특성이 양호한 신호 계열로 구성된다. 또, 시그니쳐는 프리앰블 패턴의 하나 하나이며, 여기서는, 시그니쳐 계열과 프리앰블 패턴은 동일한 뜻인 것으로 한다.

비특허 문헌 1~3에서는, RA 버스트의 프리앰블로서, 계열 길이 N이 소수(素數)인 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열이 이용되고 있다. 여기서, 계열 길이 N을 소수(素數)로 함으로써, 자기 상관 특성 및 상호 상관 특성이 최적(最適)인 계열을 N－1 계열 이용할 수가 있어, 이용 가능한 계열 가운데, 임의의 2 계열간의 상호 상관 특성이 최적(상관 진폭값 √N이 일정)이 된다. 따라서, 시스템은, 프리앰블로서 이용할 수 있는 자도프-츄 계열 가운데, 임의의 계열을 각 셀에 대해서 할당할 수 있다.

[비특허 문헌 1] R1-062174, Panasonic, NTT DoCoMo "Random access sequence comparison for E-UTRA"

[비특허 문헌 2] R1-061816, Huawei, "Expanded sets of ZCZ-GCL random access preamble"

[비특허 문헌 3] R1-062066, Motorola, "Preamble Sequence Design for Non-Synchronized Random Access"

발명의 개시

발명이 해결하려고 하는 과제

그렇지만, 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열은, 계열을 구성하는 각 요소가 복소수(複素數)인 복소 부호 계열이기 때문에, 수신측의 부호 검출에 필요한 상관 회로(매치드 필터(matched filter))에서는, 계열의 요소마다 복소 곱셈이 필요해져, 연산량이 많고, 회로 규모도 증대한다. 또, 1개의 셀에서 이용하는 다른 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열의 수가 증가하면, 프리앰블 검출을 위해 계열수만큼 상관 연산을 행할 필요가 있기 때문에, 할당 계열수에 비례한 연산량 및 회로 규모가 된다.

본 발명의 목적은, 1개의 셀에 복수의 다른 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 할당하는 시스템에 있어서의 수신측에서의 상관 회로의 연산량 및 회로 규모를 삭감하는 계열 할당 방법 및 계열 할당 장치를 제공하는 것이다.

과제를 해결하기 위한 수단

본 발명의 계열 할당 방법은, 1 셀에 할당하는 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열에 대해, 계열의 각 요소의 실부(實部)와 허부(虛部)의 계수의 진폭의 절대값이 동일한 관계에 있는 계열 번호의 조합을 할당하는 할당 공정을 구비하도록 했다.

본 발명의 계열 할당 장치는, 1 셀에 할당하는 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열에 대해, 계열의 각 요소의 실부와 허부의 계수의 진폭의 절대값이 동일한 관계에 있는 계열 번호의 조합을 할당하는 계열 할당 수단과, 계열 번호의 조합과, 상기 조합의 인덱스의 대응 관계를 가지고, 할당된 상기 계열 번호의 조합에 대응하는 인덱스를 통지하는 통지 수단을 구비하는 구성을 취한다.

(발명의 효과)

본 발명에 의하면, 1개의 셀에 복수의 다른 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 할당하는 시스템에 있어서의 수신측에서의 상관 회로의 연산량 및 회로 규모를 삭감할 수 있다.

도 1은 본 발명의 실시형태 1에 따른 무선 통신 시스템의 구성을 나타낸 블록도,

도 2는 도 1에 나타낸 BS의 구성을 나타낸 블록도,

도 3은 본 발명의 실시형태 1에 따른 UE의 구성을 나타낸 블록도,

도 4는 도 1에 나타낸 계열 할당부의 동작을 나타낸 흐름도,

도 5는 각 셀에 계열 번호를 할당하는 양상을 나타내는 도면,

도 6은 계열 번호와 인덱스의 대응 관계를 나타낸 도면,

도 7은 도 2에 나타낸 프리앰블 계열 검출부의 내부 구성을 나타낸 도면,

도 8은 계열 번호와 인덱스의 기타 대응 관계를 나타낸 도면,

도 9는 분산 관리형 시스템 구성을 나타내는 블록도,

도 10은 본 발명의 실시형태 2에 따른 RA 버스트 생성부의 구성을 나타내는 블록도,

도 11은 도 10에 나타낸 ZC 계열 생성부의 주파수 영역에 있어서의 ZC 계열의 생성과 IDFT부의 서브캐리어에 대한 할당 예의 설명에 제공하는 도면,

도 12는 본 발명의 실시형태 2에 따른 프리앰블 계열 검출부의 내부 구성을 나타낸 블록도,

도 13은 도 12에 나타낸 복소 곱셈부의 내부 구성을 나타낸 블록도,

도 14는 본 발명의 실시형태 3에 따른 RA 버스트 생성부의 구성을 나타낸 블록도,

도 15는 본 발명의 실시형태 3에 따른 m과 q의 대응 관계를 나타낸 도면,

도 16은 계열 번호와 인덱스의 대응 관계를 나타낸 도면이다.

발명을 실시하기 위한 최선의 형태

이하, 본 발명의 실시형태에 대해서, 도면을 참조해 상세히 설명한다.

(실시형태 1)

우선, 자도프-츄(Zadoff-Chu) 계열에 대해서 수학식을 이용하여 나타낸다. 계열 길이 N인 자도프-츄(Zadoff-Chu) 계열은, N이 짝수일 경우, 수학식 1에 의해 표시되고, N이 홀수일 경우, 수학식 2에 의해 표시된다.

단, k=0, 1, 2, …, N-1, q는 임의의 정수, r은 계열 번호(Sequence index)이다. 또한, r은 N과는 '서로 소'의 관계를 가지는 한편, N보다 작은 양(＋)의 정 수이다.

다음에, GCL 계열에 대해 식을 이용해 나타낸다. 계열 길이 N인 GCL 계열은, N이 짝수일 경우, 수학식 3에 의해 표시되고, N이 홀수일 경우, 수학식 4에 의해 표시된다.

단, k=0, 1, 2, …, N－1, q는 임의의 정수, r은 N과는 '서로 소'의 관계를 가지는 한편, N보다 작은 정수이며, b_i(k mod m)는 임의의 복소수이며, i=0, 1, …, m-1이다. 또, GCL 계열간의 상호 상관을 최소로 할 경우, b_i(k mod m)는 진폭 1인 임의의 복소수를 이용한다.

GCL 계열은, 자도프-츄(Zadoff-Chu) 계열에 b_i(k mod m)를 곱셈한 계열로서, 수신측의 상관 연산은 자도프-츄(Zadoff-Chu) 계열과 동일하기 때문에, 이하, 자도프-츄(Zadoff-Chu) 계열을 예로 설명한다. 또, 이하에 있어서는, RA 버스트의 프리앰블 계열로서, 계열 길이 N이 홀수이면서 소수(素數)인 자도프-츄(Zadoff-Chu) 계열을 이용하는 경우에 대해 설명한다.

도 1은 본 발명의 실시형태 1에 따른 무선 통신 시스템의 구성을 나타내는 블록도이다. 이 도면에 있어서, 무선 리소스 관리부(51)는, 복수의 BS(＃1~＃M)(100-1~100-M)에 할당하는 무선 리소스(resource)를 관리하며, 계열 할당부(52) 및 통지부(53)를 구비한다.

계열 할당부(52)는, 배하(配下)의 BS가 관리하는 셀에 자도프-츄(Zadoff-Chu) 계열의 계열 번호(r)를 할당하고, 할당한 계열 번호(r)를 통지부(53)에 출력한다. 통지부(53)는 계열 할당부(52)로부터 출력된 계열 번호(r)를 나타내는 인덱스를 BS(100－1~100－M)에 통지한다. 또한, 계열 할당부(52) 및 통지부(53)의 상세한 것에 대해서는 후술한다.

BS(100－1~100－M)는, 계열 할당부(52)로부터 통지된 인덱스를 자셀 내의 UE에 통지하고, UE로부터 송신된 프리앰블 계열을 검출한다. BS(100－1~100－M)는 전부 동일한 기능을 가지기 때문에, 이하의 설명에서는, BS(100)로서 일괄하여 취급하기로 한다.

도 2는 도 1에 나타낸 BS(100)의 구성을 나타내는 블록도이다. 이 도면에 있어서, 통지 채널 처리부(101)는 통지 채널 생성부(102), 부호화부(103), 변조부(104)를 구비하고 있다. 통지 채널 생성부(102)는, 도 1에 나타낸 통지부(53)로부터 통지된 인덱스를 포함시켜, 하향 제어 채널인 통지 채널(Broadcast channel)을 생성한다. 생성된 통지 채널은 부호화부(103)에 출력된다.

부호화부(103)는 통지 채널 생성부(102)로부터 출력된 통지 채널을 부호화하고, 변조부(104)는 부호화된 통지 채널을 BPSK, QPSK 등의 변조 방식에 의해 변조한다. 변조된 통지 채널은 다중부(108)에 출력된다.

DL 데이터 송신 처리부(105)는, 부호화부(106) 및 변조부(107)를 구비하고, DL 송신 데이터의 송신 처리를 행한다. 부호화부(106)는 DL 송신 데이터를 부호화하고, 변조부(107)는, 부호화된 DL 송신 데이터를 BPSK, QPSK 등의 변조 방식에 의해 변조하고, 변조한 DL 송신 데이터를 다중부(108)에 출력한다.

다중부(108)는, 변조부(104)로부터 출력된 통지 채널과 변조부(107)로부터 출력된 DL 송신 데이터를 시간 다중, 주파수 다중, 공간 다중, 또는, 부호 다중을 행하고, 다중 신호를 송신 RF부(109)에 출력한다.

송신 RF부(109)는, 다중부(108)로부터 출력된 다중 신호에 D/A 변환, 필터링, 업 컨버트 등의 소정의 무선 송신 처리를 실시하고, 무선 송신 처리를 실시한 신호를 안테나(110)로부터 송신한다.

수신 RF부(111)는, 안테나(110)를 경유하여 수신한 신호에 다운 컨버트, A/D변환 등의 소정의 무선 수신 처리를 실시하고, 무선 수신 처리를 실시한 신호를 분리부(112)에 출력한다.

분리부(112)는, 수신 RF부(111)로부터 출력된 신호를 RA 슬롯과 UL 데이터 슬롯으로 분리하고, 분리한 RA 슬롯을 프리앰블 계열 검출부(114)에, UL 데이터 슬롯을 UL 데이터 수신 처리부(115)의 복조부(116)에 각각 출력한다.

프리앰블 계열 테이블 기억부(113)는, 도 1에 나타낸 계열 할당부(52)가 할당할 수 있는 프리앰블 계열, 이 계열의 번호 및 이들의 조합을 나타내는 인덱스를 대응화한 프리앰블 계열 테이블을 기억하고, 도 1에 나타낸 통지부(53)로부터 통지된 인덱스에 대응하는 프리앰블 계열을 테이블에서 판독하여, 해당하는 프리앰블 계열을 프리앰블 계열 검출부(114)에 출력한다.

프리앰블 계열 검출부(114)는, 분리부(112)로부터 출력된 RA 슬롯에 대해서, 프리앰블 계열 테이블 기억부(113)에 기억된 시그니쳐를 이용하여 상관 처리 등의 프리앰블 파형 검출 처리를 행하고, 프리앰블 계열이 UE로부터 송신되었는지 아닌지를 검출한다. 검출 결과(RA 버스트 검출 정보)는 도시하지 않은 상위층에 출력된다.

UL 데이터 수신 처리부(115)는, 복조부(116) 및 복호화부(117)를 구비하여, UL 데이터의 수신 처리를 행한다. 복조부(116)는, 분리부(112)로부터 출력된 UL 데이터의 전송로 응답 왜곡 보정을 행하고, 변조 방식에 대응한 경판정 또는 연판정에 의한 신호점 판정을 행하고, 복호화부(117)는, 복조부(116)에 의한 신호점 판정의 결과에 대해 오류 정정 처리를 행하여, UL 수신 데이터를 출력한다.

도 3은 본 발명의 실시형태 1에 따른 UE(150)의 구성을 나타내는 블록도이다. 이 도면에 있어서, 수신 RF부(152)는, 도 1에 나타낸 BS로부터 송신된 신호를 안테나(151)를 경유하여 수신하고, 수신한 신호에 다운 컨버트, A/D 변환 등의 소정의 무선 수신 처리를 실시하고, 무선 수신 처리를 실시한 신호를 분리부(153)에 출력한다.

분리부(153)는, 수신 RF부(152)로부터 출력된 신호에 포함되는 통지 채널과 DL 데이터를 각각 분리하고, 분리한 DL 데이터를 DL 데이터 수신 처리부(154)의 복조부(155)에, 통지 채널을 통지 채널 수신 처리부(157)의 복조부(158)에 출력한다.

DL 데이터 수신 처리부(154)는, 복조부(155) 및 복호화부(156)를 구비하여, DL 데이터의 수신 처리를 행한다. 복조부(155)는, 분리부(153)로부터 출력된 DL 데이터의 전송로 응답 왜곡 보정을 행하고, 변조 방식에 대응한 경판정 또는 연판정에 의한 신호점 판정을 행하고, 복호화부(156)는, 복조부(155)에 의한 신호점 판정 결과에 대해 오류 정정 처리를 행하여, DL 수신 데이터를 출력한다.

통지 채널 수신 처리부(157)는, 복조부(158), 복호화부(159) 및 통지 채널 처리부(160)를 구비하여, 통지 채널의 수신 처리를 행한다. 복조부(158)는, 분리부(153)로부터 출력된 통지 채널의 전송로 응답 왜곡 보정을 행하고, 변조 방식에 대응한 경판정 또는 연판정에 의한 신호점 판정을 행하고, 복호화부(159)는, 복조부(158)에 의한 통지 채널의 신호점 판정 결과에 대해 오류 정정 처리를 행한다. 오류 정정 처리된 통지 채널은 통지 채널 처리부(160)에 출력된다. 통지 채널 처리부(160)는, 복호화부(159)로부터 출력된 통지 채널에 포함된 인덱스를 프리앰블 계열 테이블 기억부(161)에, 기타 통지 채널은 도시하지 않은 상위층에 출력한다.

프리앰블 계열 기억부(161)는 도 2에 나타낸 BS(100)의 프리앰블 계열 테이블 기억부(113)가 가지는 프리앰블 계열 테이블을 기억한다. 즉, 도 1에 나타낸 계열 할당부(52)가 할당할 수 있는 프리앰블 계열, 이 계열의 번호 및 이들의 조합을 나타내는 인덱스를 대응화한 프리앰블 계열 테이블을 기억한다. 그리고, 통지 채널 처리부(160)로부터 출력된 인덱스에 대응하는 프리앰블 계열을 RA 버스트 생성부(162)에 출력한다.

RA 버스트 생성부(162)는, 도시하지 않은 상위층으로부터 RA 버스트 송신 지시를 취득하면, 프리앰블 계열 테이블 기억부(161)로부터 이용가능한 프리앰블 계 열 1개를 선택하고, 선택한 프리앰블 계열을 포함시켜 RA 버스트를 생성하고, 생성한 RA 버스트를 다중부(166)에 출력한다.

UL 데이터 송신 처리부(163)는, 부호화부(164) 및 변조부(165)를 구비하여, UL 송신 데이터의 송신 처리를 행한다. 부호화부(164)는, UL 송신 데이터를 부호화하고, 변조부(165)는, 부호화된 UL 송신 데이터를 BPSK, QPSK 등의 변조 방식에 의해 변조하고, 변조한 UL 송신 데이터를 다중부(166)에 출력한다.

다중부(166)는, RA 버스트 생성부(162)로부터 출력된 RA 버스트와, 변조부(165)로부터 출력된 UL 송신 데이터를 다중하고, 다중 신호를 송신 RF부(167)에 출력한다.

송신 RF부(167)는, 다중부(166)로부터 출력된 다중 신호에 D/A 변환, 필터링, 업 컨버트 등의 소정의 무선 송신 처리를 실시하고, 무선 송신 처리를 실시한 신호를 안테나(151)로부터 송신한다.

다음에, 도 1에 나타낸 계열 할당부(52)의 동작에 대해서 도 4를 이용하여 설명한다. 도 4에 있어서, 스텝(이하, 「ST」라고 약칭함)201에서는, 카운터(a) 및 현재의 계열 할당수(p)를 초기화(a=1, p=0)한다. 또, 1 셀에 대한 할당수를 K라고 한다.

ST202에서는, 현재의 계열 할당수(p)가 1 셀에 대한 할당수(K)와 일치하는지 아닌지를 판정한다. 일치할 경우에는, 현재의 계열 할당수(p)가 1 셀에 대한 할당수(K)에 도달했기 때문에 계열 할당 처리를 종료하고, 일치하지 않을 경우에는, 아직 계열 할당을 행할 필요가 있기 때문에 ST203로 이행한다.

ST203에서는, 1 셀에 대한 할당수(K)로부터 현재의 계열 할당수(p)를 뺀 값이 1과 일치하는지 아닌지를 판정한다. 일치할 경우에는, ST207로 이행하고, 일치하지 않을 경우에는, ST204로 이행한다.

ST204에서는, 계열 번호 r=a 및 r=N-a가 할당이 끝난 상태인지 아닌지를 판정하고, 어느쪽이든 한쪽이라도 할당이 끝난 상태일 경우에는, ST205로 이행하고, 할당이 끝난 상태가 아닐 경우에는, ST206으로 이행한다.

ST205에서는, ST204에 있어서 r=a, r=N－a의 어느쪽이든 한쪽 또는 양쪽이 이미 할당되어 있다고 판정되었으므로, 카운터(a)를 인크리먼트(increment)(a=a＋1로 갱신)하고, ST204로 되돌아 온다.

ST206에서는, ST204에 있어서, 어느 셀에 대해서도 할당되지 않았다고 판정된 계열 번호 r=a 및 r=N－a를 할당하고, 현재의 계열 할당수(p)를 p=p＋2로 갱신하고, 카운터(a)를 인크리먼트(a=a＋1로 갱신)하고 ST202로 되돌아 온다.

ST207에서는, ST203에 있어서, 카운터(a)를 a=1로 초기화하고, ST208에서는, 계열 번호 r=a가 할당이 끝난 상태인지 아닌지를 판정한다. 할당이 끝난 상태일 경우에는, ST210으로 이행하고, 할당이 끝난 상태가 아닐 경우에는, ST209로 이행한다.

ST209에서는, ST208에 있어서 할당되지 않았다고 판정된 계열 번호 r=a를 할당하고, 계열 할당 처리를 종료한다.

ST210에서는, ST208에 있어서 할당되어 있다고 판정되었으므로, 계열 번호 r=N-a가 할당이 끝난 상태인지 아닌지를 판정한다. 할당이 끝난 상태일 경우에는, ST211로 이행하고, 할당이 끝난 상태가 아닐 경우에는, ST212로 이행한다.

ST211에서는, ST210에 있어서 할당되어 있다고 판정되었으므로, 카운터(a)를 인크리먼트(a=a＋1로 갱신)하고, ST208로 되돌아온다.

ST212에서는, ST210에 있어서 할당되어 있지 않았다고 판정된 계열 번호 r=N-a를 할당하고, 계열 할당 처리를 종료한다.

또한, ST208~ST211에서는, 할당 계열수가 홀수일 경우에, 페어를 짤 수 없는 계열에 대해 할당하는 계열을 계열 번호가 작은 순으로 검색하는 절차를 나타내고 있지만, 할당되지 않은 계열을 랜덤하게 선택하여 할당하도록 해도 좋다.

이러한 계열 할당 처리를 행함으로써, 도 5에 나타낸 바와 같은 계열 할당을 행할 수 있다. 도 5(a)는, 각 셀(여기에서는, BS＃1 및 BS＃2)에 각각 4 계열(짝수)을 할당한 경우를 나타내고 있다. 즉, BS＃1에는, 계열 번호 r=1, 2, N－1, N－2를 할당하고, BS＃2에는, 계열 번호 r=3, 4, N－3, N－4를 할당하고 있다. 또한, 할당수가 2 이상일 경우, 할당하는 각 조 (a₁, N－a₁), (a₂, N－a₂) …의 a₁, a₂, …는 이용가능한 계열로부터 임의로 선택해도 좋다.

또, 도 5(b)는 각 셀에 각각 3 계열(홀수)을 할당한 경우를 나타내고 있다. 즉, BS＃1에는, 계열 번호 r=1, 2, N－1을 할당하고, BS＃2에는, 계열 번호 r=3, N－3, N－2를 할당하고 있다. 할당수가 홀수일 경우에도, r=a, r=N－a를 조합해서 할당하고, 페어를 짤 수 없는 계열에 대해서는 소정의 선택 규칙을 기초로 선택해서 할당한다.

계속해서, 통지부(53)의 인덱스 통지 방법에 대해 설명한다. 계열 할당부(52)가 각 셀에 할당한 계열 번호는, 도 6에 나타낸 바와 같은 테이블에 따라, 인덱스가 결정된다. 도 6에서는, 인덱스 1에 계열 번호 r=1, N－1의 조합이 대응화되어 있고, 인덱스 2에 계열 번호 r=2, N－2의 조합이 대응화되어 있다. 인덱스 3 이후도 동일하게 대응화되어 있다. 또한, 도면 중의, floor(N/2)는 N/2를 초과하지 않은 정수를 나타낸다.

이와 같이 결정된 인덱스는 BS로부터 통지 채널에 의해 UE에 통지된다. UE측에서도, 도 6에 나타내는 테이블과 동일한 테이블을 구비하여, 통지된 인덱스를 사용해서, 이용가능한 계열 번호의 페어를 특정할 수 있다.

이와 같이, 계열 번호 r=a, r=N－a의 조합에 대해서 1개의 인덱스를 할당함으로써, 통지에 필요한 시그널링 비트 수를 저감할 수 있다.

그리고, 계열 번호 하나하나에 대해서 인덱스를 부여하여 통지하는 등, 다른 통지 방법이어도 괜찮다.

또, 1개의 인덱스에 대해서 할당하는 계열 번호를 4, 8, …로 증가시킴으로써, 통지에 필요한 시그널링 비트 수를 한층 더 저감할 수 있다.

다음에, 도 2에 나타낸 프리앰블 계열 검출부(114)에 대해 설명한다. 도 7은 도 2에 나타낸 프리앰블 계열 검출부(114)의 내부 구성을 나타내는 도면이다. 여기에서는, 계열 길이 N=11의 경우를 예시한다.

도 7에 있어서, 지연기(D)로부터의 입력 신호를 r(k)=a_k＋jb_k, 계열 번호 r=a인 자도프-츄(Zadoff-Chu) 계열의 각 계수를 a_r=a ^*(k)=c_k＋jd_k로 하면, 복소 곱셈부 x는 계열 r=a측의 상관에 대한 연산 결과를 a_kc_k－b_kd_k＋j(b_kc_k＋a_kd_k)로 한다. 한편, 계열 번호 r=N－a인 자도프-츄(Zadoff-Chu) 계열의 각 계수는 a_r＝N－a ^*(k)＝(a_r＝a ^*(k))^*＝c_k－jd_k이고, 계열 r=N－a측의 상관에 대한 연산 결과는, a_kc_k＋b_kd_k＋j(b_kc_k－a_kd_k)가 된다.

따라서, 계열 r=a측의 상관값을 얻기 위해 행한 곱셈 연산 결과 중, a_kc_k、 b_kd_k、b_kc_k、a_kd_k는, 계열 r=N－a측의 상관값 산출에 이용할 수 있기 때문에, 곱셈 연산량을 저감할 수 있고, 회로 규모(곱셈기 수)를 삭감할 수 있다.

또한, 도 7로부터도 알 수 있듯이, 1개의 자도프-츄(Zadoff-Chu) 계열은, 짝함수(偶函數) 대상 계열(계열의 각 요소가 a_r(k)＝a_r(N－1－k))의 관계에 있기 때문에, 상관기에서는, 곱셈 연산 전에 k와 N－1－k의 요소를 가산한 곱셈 처리를 행함으로써, 곱셈 회수(곱셈기 수)를 더욱 반으로 삭감할 수 있다.

이와 같이 본 실시형태에 의하면, 1개의 셀에 복수의 다른 자도프-츄(Zadoff-Chu) 계열을 할당하는 경우, 계열의 각 요소가 복소 공역(複素共役)의 관계에 있는 계열 번호를 조합시켜 할당함으로써, 계열의 검출 특성을 열화 시키는 일 없이, 수신측에서의 상관 회로의 연산량 및 회로 규모를 삭감할 수 있다.

또한, 본 실시형태에서는, 계열 길이 N이 소수(홀수)일 경우에 대해 설명했지만, 계열 길이 N이 비소수(非素數)(홀수, 짝수 상관없음)이어도 괜찮다. 계열 길이 N이 소수가 아닐 경우는, 시스템 전체에서 이용할 수 있는 최적의 자기 상관 특성을 가지는 계열 번호(r)는, 계열 길이 N에 대해서 '서로 소' 일 것을 만족시킬 필요가 있다.

계열 길이 N이 짝수일 경우, 프리앰블 계열의 할당 규칙을 r=a→r=N－a→r=N/2－a→r=N/2＋a(단,1≤a≤N/2－1이라고 한다. 또, 할당 순서는 임의여도 좋다)로 함으로써, 1 계열 분의 곱셈 연산량(곱셈기 수)으로 다른 4 계열의 상관 연산을 행할 수 있다. 이것은, 계열 r=a와 r=N－a는 서로 복소 공역의 관계이고, r=a와 r=N/2－a는, 실부와 허부의 값을 교체하여, 부호가 다른 관계에 있기 때문에, 곱셈 연산 결과를 그대로 이용할 수 있게 된다. 따라서, 1 계열의 곱셈 연산량 및 곱셈기 수는 대략 1/4로 할 수 있다. 또, 계열 길이 N이 짝수일 경우, 계열 할당 통지 방법으로서 도 8에 나타내는 것처럼, r=(a, N－a, N/2－a, N/2＋a)의 4 계열의 조에 대해서, 1개의 인덱스를 할당함으로써, 계열 할당 통지에 요하는 비트수를 한층 더 삭감할 수 있다.

또, 본 실시형태에서는, 랜덤 액세스에서 이용하는 프리앰블 계열을 예로 설명했지만, 본 발명은 이것에 한정되지 않고, 기지(旣知) 신호로서 1개의 BS에서 복수의 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 이용할 경우에도 적용할 수 있다. 이러한 기지 신호로서는, 예를 들면, 채널 추정용 참조 신호, 하향 동기용 파일럿 신호(Synchronization channel) 등을 들 수 있다.

또, 본 실시형태에서는, 도 1에 나타내는 바와 같이, 복수의 BS에 대해서 1개의 계열 할당부(52)가 존재하는 집중관리형의 시스템 구성에 대해 설명했지만, 도9에 나타내는 바와 같이, BS 마다 계열 할당부를 구비하고, 복수의 BS간에서 서로 다른 계열 번호(r)의 자도프-츄(Zadoff-Chu) 계열을 할당하도록 정보 교환하는 분산 관리형 시스템 구성이어도 괜찮다.

또, 본 실시형태에서는, 복소 공역이라고 기재하고 있지만, 본 발명은 이것에 한정되지 않으며, 실부와 허부의 계수의 진폭의 절대값이 동일한 관계이면 된다.

(실시형태 2)

실시형태 1에서는, 프리앰블 계열의 생성 및 검출을 시간 영역에 있어서 행하는 경우에 대해 설명했지만, 본 발명의 실시형태 2에서는, 프리앰블 계열의 생성 및 검출을 주파수 영역에 있어서 행하는 경우에 대해서 설명한다.

본 발명의 실시형태 2에 따른 UE의 구성은, 실시형태 1에 있어서의 도 3에 나타낸 구성과 동일하기 때문에, 도 3을 원용해서 설명한다.

도 10은 본 발명의 실시형태 2에 따른 RA 버스트 생성부(162)의 구성을 나타내는 블록도이다. 이 도면에 있어서, RA 버스트 생성부(162)는 ZC 계열 생성부(171), IDFT부(172) 및 CP 부가부(173)를 구비하고 있다.

ZC 계열 생성부(171)는, 자도프-츄(Zadoff-Chu) 계열을 주파수 영역에 있어서 생성하고, 생성한 자도프-츄(Zadoff-Chu) 계열의 각 계수(심볼)를 IDFT부(172) 의 소정의 서브캐리어에 출력한다.

IDFT부(172)는, ZC 계열 생성부(171)로부터 소정의 서브캐리어에 출력된 자도프-츄(Zadoff-Chu) 계열 및 나머지 서브캐리어에 NULL(값:제로)을 포함시킨 입력 신호열에 대해서 역이산 푸리에 변환(IDFT:Inverse Discrete Fourier Transform)을 실시하고, 시간 영역 신호를 CP 부가부(173)에 출력한다.

CP 부가부(173)는 IDFT부(172)로부터 출력된 시간 영역 신호에 대해서 사이클릭 프리픽스(CP:Cyclic Prefix)를 부가한 시간 영역 신호를 다중부(166)에 출력한다. 여기서, CP는 IDFT부(172)로부터 출력된 시간 영역 신호의 말미(末尾)로부터 소정 길이의 신호열을 복제한 계열을 시간 영역 신호의 선두에 부가한 부분을 말한다. 또한, CP 부가부(173)는 생략해도 좋다.

다음에, 도 10에 나타낸 ZC 계열 생성부(171)의 주파수 영역에 있어서의 자도프-츄(Zadoff-Chu) 계열의 생성과 IDFT부(172)의 서브캐리어에 대한 할당예에 대해서 도 11을 이용하여 설명한다.

우선, ZC 계열 생성부(171)에 있어서 주파수 영역에서 생성되는 자도프-츄(Zadoff-Chu) 계열에 대해서 수학식을 이용해서 나타낸다. 계열 길이 N인 자도프-츄(Zadoff-Chu) 계열은, N이 짝수일 경우, 수학식 5에 의해 표시되고, N이 홀수일 경우, 수학식 6에 의해 표시된다.

여기에서는, 실시형태 1의 자도프-츄(Zadoff-Chu) 계열과 동일한 식이지만, 자도프-츄(Zadoff-Chu) 계열을 주파수 영역에서 정의하기 때문에, 실시형태 1의 시간 영역에 있어서의 정의와 구별하기 위해, 기호를 바꾸어 재 정의한다.

단, n=0, 1, 2, …, N－1, q는 임의의 정수, u는 계열 번호(Sequence index)이고, N과는 서로 소의 관계를 가지면서 또, N보다 작은 정수이다. 또한, 수학식 5, 수학식 6에서 표시되는 주파수 영역에서 생성된 자도프-츄(Zadoff-Chu) 계열은, 푸리에 변환을 행함으로써, 시간 영역에서 생성된 자도프-츄 계열로 변환할 수 있다. 즉, 주파수 영역에서 생성된 자도프-츄 계열은 시간 영역에 있어서도 자도프-츄 계열이 된다.

ZC 계열 생성부(171)에 있어서, 수학식 5 또는 수학식 6을 기초로 생성된 자도프-츄(Zadoff-Chu) 계열의 각 계수 C_u(n)는, 도 11에 나타내는 것처럼, IFFT부(172)의 서브캐리어에 대해서, C_u(0), C_u(1), C_u(2), …, C_u(N－1)의 순으로 배치된다. IFFT부(172)의 나머지 서브캐리어에는, 통상, NULL(입력 신호 없음, 혹은, 값 0)이 설정된다.

본 실시형태에 따른 계열 할당부(52)(도 1 참조)의 동작은, 계열 번호를 나타내는 기호가 r에서 u로 바뀌는 것을 제외하고, 실시형태 1의 도 4와 동일하다. 또, 통지부(53)의 인덱스 통지 방법에 대해서도, 실시형태 1과 동일하며, 항상 짝 수개의 계열을 1개의 셀에 할당하는 경우는, 계열 u=a와 u=N－a의 조에 대해서 1개의 인덱스를 부여함으로써, 계열 할당 통지시의 소요 비트수를 삭감할 수 있다.

또한, 1개의 인덱스에 대해서, 할당하는 계열 번호의 조를 4, 8, …로 함으로써, 계열 할당 통지시의 소요 비트수를 더욱 삭감하는 구성도 가능하다.

본 발명의 실시형태 2에 따른 BS의 구성은, 실시형태 1에 있어서의 도 2에 나타낸 구성과 동일하기 때문에, 도 2를 원용해서 설명한다.

도 12는 본 발명의 실시형태 2에 따른 프리앰블 계열 검출부(114)의 내부 구성을 나타내는 블록도이다. 이 도면에 있어서, 프리앰블 계열 검출부(114)는 DFT부(181), 복소 곱셈부(182-1~182-N-1), IDFT부(183-1, 183-2)를 구비하고 있다. 여기에서는, 계열 길이 N=11의 경우를 예시한다.

DFT부(181)는, 분리부(112)로부터 출력된 수신 신호에 대해서 이산 푸리에 변환(DFT:Discrete Fourier Transform)을 실시하여, 주파수 영역 신호를 복소 곱셈부(182－1~182－N－1) 및 IDFT부(183－1, 183－2)에 출력한다.

또한, DFT 처리 및 IDFT 처리를 각각 FFT(Fast Fourier Transform) 처리, IFFT(Inverse Fast Fourier Transform) 처리로 대체해도 좋다.

여기서, DFT부(181)로부터 출력되는 주파수 영역 신호를 X(n)=Re{X(n)}＋jIm{X(n)}로 하면, 계열 번호 u=a의 자도프-츄(Zadoff-Chu) 계열의 각 계수를 C_u＝a ^＊(n)＝Re{C_u＝a ^＊(n)}＋jIm{C_u＝a ^＊(n)}로 하면, 복소 곱셈부(182-1~182-N-1)는, 계열 u=a측의 상관에 대한 연산 결과 Y_u＝a(n)은 다음 수학식 7과 같이 된다.

한편, 계열 번호 u=N－a의 자도프-츄(Zadoff-Chu) 계열의 각 계수는, C_u＝N－a ^＊(n)＝(C_u＝a ^＊(n))^＊＝Re{C_u＝a ^＊(n)}－jIm{C_u＝a ^＊(n)}이며, 계열 u=N－a측의 상관에 대한 연산 결과 Y_u＝N－a(n)는 다음 수학식 8과 같이 된다.

도 13은 도 12에 나타낸 복소곱셈부(182)－n(1≤n≤N－1)의 내부 구성을 나타내는 블록도이다. 이 도면에 있어서, 곱셈부(191－1)는, Re{X(n)}와 Re{C_u＝a ^＊(n)}를 곱셈하고, 곱셈 결과를 가산부(192－1, 192－3)에 출력한다.

또, 곱셈부(191－2)는 Im{X(n)}와 Im{C_u＝a ^＊(n)}를 곱셈하고, 곱셈 결과를 가산부(192－1, 192－3)에 출력한다.

또, 곱셈부(191－3)는, Im{X(n)}와 Re{C_u＝a ^＊(n)}를 곱셈하고, 곱셈 결과를 가산부(192－2, 192－4)에 출력한다.

또, 곱셈부(191－4)는, Re{X(n)}와 Im{C_u＝a ^＊(n)}를 곱셈하고, 곱셈 결과를 가산부(192－2, 192－4)에 출력한다.

가산부(192－1)는, 곱셈부(191-1, 191-2)로부터 출력된 곱셈 결과를 가산하고, 가산 결과 Re{Y_u＝a(n)}를 출력한다. 또, 가산부(192-3)는, 곱셈부(191-1, 192-2)로부터 출력된 곱셈 결과를 가산하고, 가산 결과 Re{Y_u＝N－a(n)}를 출력한다.

또, 가산부(192－2)는, 곱셈부(191－3, 191－4)로부터 출력된 곱셈 결과를 가산하고, 가산 결과 Im{Y_u＝a(n)}를 출력한다. 또, 가산부(192－4)는, 곱셈부(191－3, 192－4)로부터 출력된 곱셈 결과를 가산하고, 가산 결과 Im{Y_u＝N－a(n)}를 출력한다.

또한, 도 13에 나타낸 복소곱셈부(182-n)의 내부 구성은 실시형태 1에 있어서의 도 7에 나타낸 복소곱셈부와 동일한 구성이다.

따라서, 계열 r=a측의 상관값를 얻기 위해 행한 곱셈 연산 결과는, Re{X(n)}·Re{C_u＝a ^＊(n)}, Im{X(n)}·Im{C_u＝a ^＊(n)}, Im{X(n)}·Re{C_u＝a ^＊(n)}, Re{X(n)}·Im{C_u＝a ^＊(n)}은, 계열 r＝N－a측의 상관값 산출에 이용할 수 있기 때문에, 곱셈 연산량을 저감할 수 있으며, 회로 규모(곱셈기 수)를 삭감할 수 있다.

또한, N이 홀수 및 q=0일 경우는, 1개의 자도프-츄(Zadoff-Chu) 계열은, 짝함수 대상 계열(계열의 각 요소가 C_u(n)＝C_u(N－1－k))의 관계에 있기 때문에, 상관기에서는, 곱셈 연산 전에 k와 N-1-k의 요소의 가산 처리를 행함으로써, 곱셈 회 수(곱셈기 수)를 더욱 반으로 삭감하는 것도 가능하다.

이와 같이 실시형태 2에 의하면, 1개의 셀에 복수의 다른 자도프-츄(Zadoff-Chu) 계열을 할당하는 경우, 계열의 각 요소가 C_u(n)의 실부와 허부의 계수 진폭의 절대값이 동일한 관계(또는 복소 공역의 관계)에 있는 계열 번호를 조합시켜 할당함으로써, 계열의 검출 특성을 열화시키는 일 없이, 수신측에서의 주파수 영역에 있어서의 상관 회로의 연산량 및 회로 규모를 삭감할 수 있다.

또한, 본 실시형태에서는, 계열 길이 N이 소수(홀수)일 경우에 대해 설명했지만, 계열 길이 N이 비소수(홀수, 짝수 상관없음)이어도 괜찮다. 다만, 계열 길이 N이 짝수일 경우, 프리앰블 계열의 할당 규칙을 u=a→u=N－a→u=N/2－a→u=N/2＋a(단, 1≤a≤N/2－1라고 한다. 또, 할당 순서는 임의여도 좋다)로 함으로써, 1 계열 분의 곱셈 연산량(곱셈기 수)으로 다른 4 계열의 상관 연산을 행할 수 있다. 따라서, 1 계열의 곱셈 연산량 및 곱셈기 수는 대략 1/4로 할 수 있다. 또, 계열 길이 N이 짝수일 경우, 계열 할당 통지 방법으로서 도8과 마찬가지로, u=(a, N－a, N/2－a, N/2＋a)의 4 계열의 조에 대해서, 1개의 인덱스를 할당함으로써, 계열 할당 통지에 필요로 하는 비트수를 더욱 삭감할 수 있다.

(실시형태 3)

본 발명의 실시형태 3에서는, 프리앰블 계열을 시간 영역에 있어서 생성하고, 프리앰블 계열의 검출을 주파수 영역에 있어서 행하는 경우에 대해 설명한다.

본 발명의 실시형태 3에 따른 UE의 구성은, 실시형태 1에 있어서의 도 3에 나타낸 구성과 동일하기 때문에, 도 3을 원용해 설명한다.

도 14는 본 발명의 실시형태 3에 따른 RA 버스트 생성부(162)의 구성을 나타내는 블록도이다. 도 14가 도 10과 다른 점은, N－point DFT부(202)를 추가한 점과, ZC 계열 생성부(171)를 ZC 계열 생성부(201)로 변경한 점이다.

ZC 계열 생성부(201)는, 자도프-츄(Zadoff-Chu) 계열을 시간 영역에 있어서 생성하고, 생성한 자도프-츄 계열의 각 계수(심볼)를 N－point DFT부(202)에 출력한다.

N－point DFT부(202)는, 자도프-츄(Zadoff-Chu) 계열의 계열 길이 N와 동일 포인트수를 가지고, ZC 계열 생성부(201)로부터 출력된 N점의 자도프-츄 계열을 주파수 성분으로 변환하여, IDFT부(172)의 소정의 서브캐리어에 출력한다.

또한, 도 14는 DFT-S-OFDM(Discrete Fourier Transform- spread-Orthogonal Frequency Division Multiplexing) 구성의 예를 나타내고 있으며, N－point DFT부(202), IDFT부(172)를 이용하지 않고, ZC 계열 생성부(201)로부터 CP 부가부(173)에 출력하는 자도프-츄(Zadoff-Chu) 계열의 시간 영역 신호를 직접 생성해도 괜찮다.

또한, 본 실시형태에 따른 계열 할당부(52)(도 1 참조)의 동작은, 조(組)로 할당하는 계열 번호 r=a, r=N－a는 실시형태 1과 동일하지만, ZC 계열 생성부(201)에 있어서 생성되는 자도프-츄 계열의 수학식이 다르다.

구체적으로는, ZC 계열 생성부(201)에 있어서 시간 영역에서 생성되는 자도 프-츄 계열은, 「r=a 계열과 r=N－a를 m만큼 순회 시프트시킨 계열」 또는 「r=a를 m만큼 순회 시프트시킨 계열과 r=N－a의 계열」을 조(組)가 되도록 할당된다.

여기서, m은 수학식 1~4의 q의 값에 따라 다르다. 계열 길이 N이 홀수일 경우의 m과 q의 관계를 도 15에 나타낸다. 예를 들면, q=0일 경우는 m=N－1(=－1), q=1일 경우는 m=N－3(=－3)이 된다.

계열 길이 N이 소수 및 q=0일 경우, ZC 계열 생성부(201)에 있어서 시간 영역에서 생성되는 자도프-츄(Zadoff-Chu) 계열의 정의는, r=a의 계열과 r=N－a를 m만큼 순회 시프트시킨 계열을 조합시킬 경우, 수학식 2로부터 다음 수학식 9가 된다.

단, modN은 생략 가능하기 때문에, 수학식 9는 다음 수학식 10으로 나타낼 수 있다.

마찬가지로 r=a를 m만큼 순회 시프트시킨 계열과 r=N－a의 계열을 조합할 경우, 다음 수학식 11이 된다.

단, k=0, 1, 2, …, N－1, r은 계열 번호(Sequence index)이다. 또, r은 N과는 '서로 소'의 관계를 가지며, 또, N보다 작은 정수이다.

이어서, 본 발명의 실시형태 3에 따른 통지부(53)의 인덱스 통지 방법에 대해 설명한다. 계열 할당부(52)가 각 셀에 할당한 계열 번호는, 도 16에 나타내는 바와 같은 테이블에 따라, 인덱스가 결정된다. 도 16에서는, 인덱스 1에 계열 번호 r=1, N－1 및 초기 시프트량 m이 대응화되고, 인덱스 2에 계열 번호 r=2, N－2 및 초기 시프트량 m이 대응화되어 있다. 인덱스 3 이후도 마찬가지로 대응화되어 있다. 또한, 도면 내, floor(N/2)는, N/2를 초과하지 않은 정수(整數)를 나타낸다.

이와 같이 결정된 인덱스는, BS로부터 통지 채널에 의해 UE에 통지된다. UE측에서도, 도 16에 나타내는 테이블과 동일 테이블을 구비하여, 통지된 인덱스를 이용해, 이용 가능한 계열 번호의 페어를 특정할 수 있다.

이와 같이 실시형태 3에 의하면, 1개의 셀에 복수의 다른 자도프-츄(Zadoff-Chu) 계열을 할당할 경우, 시간 영역에서 정의하는 자도프-츄 계열의 각 요소가 Cr(k)의 실부와 허부의 계수 진폭의 절대값이 동일한 관계 또는 복소 공역의 관계에 있는 계열 번호를 조합시켜 할당하고, 또, 조(組)로 할당하는 계열의 어느쪽이든 한쪽 또는 양쪽을 소정의 초기 순회 시프트량을 부여함으로써, 계열의 검출 특 성을 열화시키는 일 없이, 수신측에서의 주파수 영역에 있어서의 상관 회로의 연산량 및 회로 규모를 삭감할 수 있다.

또한, 본 실시형태에서는, 자도프-츄(Zadoff-Chu) 계열을 시간 영역에 있어 정의하고, 프리앰블 검출을 주파수 영역에서 행하는(주파수 영역에서의 상관 연산) 경우를 예로 설명했지만, 자도프-츄 계열을 주파수 영역에 있어 정의하고, 프리앰블 검출을 시간 영역에서 행하는(시간 영역에서의 상관 연산) 경우도 실시형태 3과 마찬가지로, 「u=a의 계열과 u=N－a를 ＋a만큼 순회 시프트시킨 계열」 또는 「u=a를 -a만큼 순회 시프트시킨 계열과 u=N－a 계열」이 조가 되도록 할당함으로써, 시간 영역에 있어서의 2개의 자도프-츄 계열의 각 계수에 대해서, 실부와 허부의 계수의 진폭의 절대값을 동일한 관계로 할 수 있다. 이에 의해, 수신측에서의 시간 영역에 있어서의 상관 회로의 연산량 및 회로 규모를 삭감할 수 있다.

또, 상기 각 실시형태에서는, 자도프-츄(Zadoff-Chu) 계열을 이용해 설명했지만, 본 발명은 이것에 한정되지 않고, GCL 계열을 이용해도 괜찮다.

또한, 상기 각 실시형태에서는, 계열 할당부(52) 및 통지부(53)가 무선 리소스 관리부(51) 혹은 BS에 포함되는 구성을 예로 설명했지만, 본 발명은 이것에 한정되지 않고, 계열 할당부(52) 및 통지부(53)를 포함하여 계열 번호(r)를 나타내는 인덱스를 통지할 수 있는 구성이면, 중계국(Relay Station)이나 UE 등의 다른 장치여도 괜찮다.

또, 상기 각 실시형태에서는, 기지국(BS) 및 단말국(UE)을 예로 설명했지만, 기지국은 액세스 포인트(AP:Access Point), 중계국(Relay station), 중계 단 말(Relay terminal), NodeB, eNodeB 등으로 불리는 일도 있다. 또, 단말국은 이동국(MS:Mobile station), 스테이션(Station), UE(User Equipment), 종단국(TE:Termial end), 중계국, 중계 단말 등으로 불리는 일도 있다.

상기 각 실시형태에서는 본 발명을 하드웨어로 구성하는 경우를 예로 들어 설명했지만, 본 발명은 소프트웨어로 실현하는 것도 가능하다.

또, 상기 각 실시형태의 설명에 이용한 각 기능 블록은, 전형적으로는 집적 회로인 LSI로서 실현된다. 이것들은 개별적으로 1칩화되어도 좋고, 일부 또는 모두를 포함하도록 1칩화되어도 좋다. 여기에서는, LSI라고 했지만, 집적도의 차이에 따라, IC, 시스템 LSI, 슈퍼 LSI, 울트라 LSI라고 호칭되는 일도 있다.

또, 집적 회로화의 수법은 LSI에 한정되는 것은 아니며, 전용 회로 또는 범용 프로세서로 실현해도 좋다. LSI 제조 후에, 프로그램하는 것이 가능한 FPGA(Field Programmable Gate Array)나, LSI 내부의 회로 셀의 접속이나 설정을 재구성 가능한 리컨피규러블 프로세서를 이용해도 좋다.

또, 반도체 기술의 진보 또는 파생하는 별개의 기술에 의해 LSI에 대체되는 집적 회로화의 기술이 등장하면, 당연히 그 기술을 이용하여 기능 블록의 집적화를 실시해도 좋다. 바이오 기술의 적용 등이 가능성으로서 있을 수 있다.

2006년 9월 29일에 출원한 일본 특허 출원 제2006-269327호 및 2006년 12월 27일에 출원한 일본 특허 출원 제2006-352897호의 일본 출원에 포함되는 명세서, 도면 및 요약서의 개시 내용은 모두 본원에 원용된다.

　본 발명에 따른 계열 할당 방법 및 계열 할당 장치는, 1개의 셀에 복수의 다른 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 할당하는 시스템에 있어서의 수신측에서의 상관 회로의 연산량 및 회로 규모를 삭감할 수 있어, 예를 들면, 이동 통신 시스템 등에 적용할 수 있다.

Claims

1 셀에 할당하는 부호 계열에 대해서, 계열의 각 요소의 실부(實部)와 허부(虛部)의 계수의 진폭의 절대값이 동일한 관계에 있는 계열 번호의 조합을 할당하는 할당 공정을 구비하는 계열 할당 방법.

제 1 항에 있어서,

상기 부호 계열은 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열인 계열 할당 방법.

제 1 항에 있어서,

상기 계열의 각 요소의 실부와 허부의 계수의 진폭의 절대값이 동일한 관계에 있는 계열 번호의 조합은, 계열의 각 요소가 복소 공역의 관계에 있는 계열 번호의 조합인 계열 할당 방법.

제 1 항에 있어서,

계열의 각 요소가 복소 공역의 관계 또는 계열의 각 요소의 실부와 허부의 계수의 진폭의 절대값이 동일한 관계에 있는 계열 번호의 조합에 인덱스를 대응화해 두고, 할당한 계열 번호의 조합에 대응하는 인덱스를 통지하는 통지 공정을 구비하는 계열 할당 방법.

제 2 항에 있어서,

상기 할당 공정에서는, 상기 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열의 계열 길이가 N일 경우, 계열 번호 r=a, N－a의 조합을 할당하는 계열 할당 방법.

제 2 항에 있어서,

상기 할당 공정에서는, 상기 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열의 계열 길이 N이 짝수일 경우, 계열 번호 r=a, N－a, N/2－a, N/2＋a(1≤a≤N/2－1) 의 조합을 할당하는 계열 할당 방법.

제 2 항에 있어서,

상기 할당 공정에서는, 시간 영역에서 생성된 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 할당하는 계열 할당 방법.

제 2 항에 있어서,

상기 할당 공정에서는, 주파수 영역에서 생성된 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 할당하는 계열 할당 방법.

1 셀에 할당하는 부호 계열에 대해서, 계열의 각 요소의 실부와 허부의 계수의 진폭의 절대값이 동일한 관계에 있는 계열 번호의 조합을 할당하는 계열 할당 수단과,

할당된 상기 계열 번호의 조합을 통지하는 통지 수단

을 구비하는 계열 할당 장치.

제 9 항에 있어서,

상기 부호 계열은 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열인 계열 할당 장치.

제 9 항에 있어서,

상기 계열 할당 수단은, 상기 계열의 각 요소의 실부와 허부의 계수의 진폭 의 절대값이 동일한 관계에 있는 계열 번호의 조합으로서, 계열의 각 요소가 복소 공역의 관계에 있는 계열 번호의 조합을 할당하는 계열 할당 장치.

제 9 항에 있어서,

상기 통지 수단은, 계열의 각 요소가 복소 공역의 관계 또는 계열의 각 요소의 실부와 허부의 계수의 진폭의 절대값이 동일한 관계에 있는 계열 번호의 조합에 인덱스를 대응화해 두고, 할당한 계열 번호의 조합에 대응하는 인덱스를 통지하는 계열 할당 장치.

제 10 항에 있어서,

상기 할당 수단은, 상기 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열의 계열 길이가 N일 경우, 계열 번호 r=a, N－a의 조합을 할당하는 계열 할당 장치.

제 10 항에 있어서,

상기 계열 할당 수단은 시간 영역에서 생성된 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 할당하는 계열 할당 장치.

제 10 항에 있어서,

상기 계열 할당 수단은 주파수 영역에서 생성된 자도프-츄(Zadoff-Chu) 계열 또는 GCL 계열을 할당하는 계열 할당 장치.