[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20090052288A - Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스 - Google Patents

Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스 Download PDF

Info

Publication number
KR20090052288A
KR20090052288A KR1020080115148A KR20080115148A KR20090052288A KR 20090052288 A KR20090052288 A KR 20090052288A KR 1020080115148 A KR1020080115148 A KR 1020080115148A KR 20080115148 A KR20080115148 A KR 20080115148A KR 20090052288 A KR20090052288 A KR 20090052288A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
semiconductor crystal
less
Prior art date
Application number
KR1020080115148A
Other languages
English (en)
Other versions
KR101444954B1 (ko
Inventor
다쿠지 오카히사
도모히로 가와세
도모키 우에무라
무네유키 니시오카
사토시 아라카와
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20090052288A publication Critical patent/KR20090052288A/ko
Application granted granted Critical
Publication of KR101444954B1 publication Critical patent/KR101444954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따른 III족 질화물 반도체 결정 기판은 25 ㎜ 이상 160 ㎜ 이하의 직경을 갖는 III족 질화물 반도체 결정 기판(20a)이다. III족 질화물 반도체 결정 기판(20a)의 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이다. III족 질화물 반도체 결정 기판(20a)의 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이다. III족 질화물 반도체 결정 기판(20a)의 두께 방향의 저항률의 분포가 -16% 이상 16% 이하이다.

Description

ⅠⅠⅠ족 질화물 반도체 결정 기판 및 반도체 디바이스{GROUP III NITRIDE SEMICONDUCTOR CRYSTAL SUBSTRATE AND SEMICONDUCTOR DEVICE}
본 발명은 III족 질화물 반도체 결정 기판 및 반도체 디바이스에 관한 것이다.
질화갈륨(GaN)계 반도체 재료는 실리콘(Si)의 약 3배가 큰 밴드갭, 실리콘의 약 10배가 높은 절연 파괴 전계, 또한, 큰 포화 전자 속도 등이 우수한 특성을 갖기 때문에, 무선통신 분야에서의 고주파·고출력 디바이스용 재료로서 활발하게 연구개발이 진행되고 있고, 이미 휴대전화 기지국용 디바이스로서는 실용화의 단계에 들어가 있다. 또한, 최근에는 종래의 Si 파워 디바이스에서는 곤란한 고내압화와 저손실화, 즉 저온 저항화와의 양립을 기대할 수 있기 때문에, 전력용 파워 디바이스로의 응용에 대해서도 주목받고 있다. 온저항의 이론치는 절연 파괴 전계의 3승에 반비례하기 때문에, 질화갈륨을 이용한 파워 디바이스에서는 실리콘을 이용한 디바이스의 약 1/1000의 초저온 저항화의 가능성이 있다. 이 때문에, 질화갈륨 결정 등의 III족 질화물 반도체 결정은 LED(Light Emitting Diode: 발광 다이오드) 등의 광 디바이스나 트랜지스터 등의 전자 디바이스의 재료로서 주목받고 있다.
이러한 III족 질화물 반도체 결정으로서, 예컨대, 일본 특허 공개 제2006-193348호 공보(특허 문헌 1)에는 비저항이 1×104 Ω·cm 이상인 III족 질화물 반도체 기판이 개시되어 있다. 이 III족 질화물 반도체 기판의 제조 방법에서, HVPE(Hydride Vapor Phase Epitaxy: 하이드라이드 기상 성장)법, MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 화학 기상 퇴적)법, MBE(Molecular Beam Epitaxy: 분자선 에피택시)법 등의 기상 성장법에 의해 불순물 원소로서 실리콘(Si)의 도핑 원료로서, 디클로로실란(SiH2Cl2), 테트라클로로실란(SiCl4: 사염화규소)을 이용하여 III족 질화물 반도체를 에피택셜 성장시키는 것이 기재되어 있다.
또한, 일본 특허 공표 제2007-519591호 공보(특허 문헌 2)에는 1×106 cm-2 미만의 평균 밀도와, 25% 미만의 전위 밀도 표준 편차 비율을 갖는 단결정 질화갈륨이 개시되어 있다. 이 단결정 질화갈륨의 제조 방법에서, 실리콘의 도핑 원료로서 실란(SiH4) 등이 이용되고 있는 것이 기재되어 있다.
또한, 일본 특허 공개 제2005-101475호 공보(특허 문헌 3)에는 적어도 기판의 최외측 표면에서는 캐리어 농도 분포가 실질적으로 균일한 것을 특징으로 한 III-V족 질화물계 반도체 기판이 개시되어 있다. 이 III-V족 질화물계 반도체 기판의 제조 방법에서, HVPE법에 의해 도핑 원료로서 디클로로실란이 이용되고 있는 것이 기재되어 있다.
III족 질화물 반도체 결정을 HVPE법, MOCVD법, MBE법 등의 기상 성장법으로 성장시킬 때에, III족 질화물 반도체 결정의 n형 도전성을 제어하기 위해서는 III족 질화물 반도체 결정 중의 n형 불순물(도펀트)의 농도를 제어해야 한다. n형 불순물로서의 실리콘을 도핑하기 위해서 상기 특허 문헌 1∼3에서 도핑 가스로서 이용되고 있는 실란, 디클로로실란은 III족 질화물 반도체 결정의 성장 온도에서는, 하지(下地) 기판에 도달하기 전에 분해되어 반응관에 흡착되는 경우가 있다.
또한, 상기 특허 문헌 1∼3에서 이용되고 있는 도핑 가스는 질소 가스나 암모니아 가스와 반응하여 SixNy(질화실리콘)계 화합물(x 및 y는 임의의 정수)을 생성하게 되는 경우가 있다.
실리콘을 공급하기 위한 도핑 가스가 하지 기판에 도달하기 전에 상기한 바와 같이 분해 또는 반응하면, 도핑 가스 중의 실리콘 농도를 제어하는 것이 곤란하게 된다. 그 결과, III족 질화물 반도체 결정에 혼입되는 실리콘의 농도가 변동하게 되어 III족 질화물 반도체 결정에 혼입되는 실리콘의 농도를 조정할 수 없게 된다. 따라서, 실리콘을 도펀트로 한 III족 질화물 반도체 결정의 저항률을 제어하는 것이 곤란하다고 하는 문제가 있었다. 특히, HVPE법의 경우에는, 반응관 전체가 가열되기 때문에, 도핑 가스의 분해나 다른 가스와의 반응이 현저히 일어나기 때문에, 이러한 문제는 더욱 현저하였다.
또한, 도핑 가스의 열분해나 원료 가스 등과의 반응을 방지하기 위해서, 도핑 가스를 고속으로 공급하는 것을 생각할 수 있다. 그러나, 고속으로 도핑 가스를 공급하면, 하지 기판에 공급되는 도핑 가스의 농도 분포가 나빠지고, 성장시키는 III족 질화물 반도체 결정의 저항률의 면내 분포가 현저히 나빠진다고 하는 문제가 있었다.
이와 같이, 저항률이 제어되지 않고, 저항률이 높은 III족 질화물 반도체 결정 기판을 이용하여 반도체 디바이스를 제조하면, 온저항 등의 특성이 나빠진다고 하는 문제가 있었다.
또한, 저항률의 면내 분포가 나쁜 III족 질화물 반도체 결정 기판을 이용하여 반도체 디바이스를 제조하면, 이 반도체 디바이스의 온저항 등의 특성이 변동되기 때문에, 수율이 나쁘다고 하는 문제가 있었다.
발명의 개요
따라서, 본 발명의 하나의 목적은 저항률을 낮게 할 수 있고, 또한 저항률의 면내 분포의 악화를 방지할 수 있는 III족 질화물 반도체 결정 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 특성의 악화를 방지할 수 있고, 또한 수율을 향상시킬 수 있는 반도체 디바이스를 제공하는 것이다.
본 발명자는 실리콘의 도핑 조건을 열심히 연구한 결과, 도핑 가스로서 사(4)불화규소 가스를 이용하는 것, 또는, 도핑 가스로서 사염화규소 가스를 이용 하여 III족 질화물 반도체 결정 기판의 성장 속도를 200 ㎛/h 이상 2000 ㎛/h 이하로 하는 것 등에 의해 실리콘을 도핑할 때에, 도핑 가스가 분해되는 것을 방지하고, 또한, 도핑 가스가 다른 가스와의 반응 자체를 억제하거나 또는 반응의 영향을 작게 할 수 있는 것을 발견하였다. 이 때문에, 하기와 같이, 저항률의 제어를 용이하게 함으로써 저항률을 낮게 할 수 있고, 또한 저항률의 면내 분포의 악화를 방지할 수 있는 III족 질화물 반도체 결정 기판을 얻었다.
즉, 본 발명의 III족 질화물 반도체 결정 기판은 25 ㎜ 이상 160 ㎜ 이하의 직경을 갖는 III족 질화물 반도체 결정 기판이다. III족 질화물 반도체 결정 기판의 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이다. III족 질화물 반도체 결정 기판의 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이다. III족 질화물 반도체 결정 기판의 두께 방향의 저항률의 분포가 -16% 이상 16% 이하이다.
본 발명의 III족 질화물 반도체 결정 기판에 따르면, 저항률이 0.1 Ω cm 이하이기 때문에, 낮은 온 저항, 고내압 등의 특성을 향상시킨 전자 디바이스, 발광 디바이스 등의 반도체 디바이스에 이용되는 n형 기판으로서 적합하게 이용된다. 한편, 저항률이 1×10-4 Ω cm 이상이기 때문에, 고농도의 실리콘이 도핑될 필요가 없기 때문에, III족 질화물 반도체 결정의 성장시에서의 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제되고 있다. 또한, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이고, 또한 III족 질화물 반도체 결정 기판의 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 경우, 이 III족 질화물 반도체 결정 기판을 이 용하여 반도체 디바이스를 제작할 때의 특성의 변동을 억제할 수 있기 때문에, 수율을 향상시킬 수 있다.
또한, 직경이 25 ㎜ 이상인 경우, 성장된 면에서 다른 면방위의 발생이 방지되기 때문에, III족 질화물 반도체 결정 기판의 결정성이 양호하다. 또한, 160 ㎜ 이하의 직경을 갖는 하지 기판의 입수가 용이하기 때문에, 160 ㎜ 이하의 직경을 갖는 질화물 반도체 결정 기판을 용이하게 얻을 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 직경 방향의 저항률의 분포가 -20% 이상 20% 이하이며, 두께 방향의 저항률의 분포가 -10% 이상 10% 이하이다.
이에 따라, III족 질화물 반도체 결정 기판을 이용하여 반도체 디바이스를 제작했을 때의 특성의 변동을 보다 억제할 수 있기 때문에, 수율을 보다 향상시킬 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 2 ㎜ 이상 160 ㎜ 이하의 두께를 갖는다.
두께가 2 ㎜ 이상인 경우, 이 III족 질화물 반도체 결정 기판을 필요한 두께로 슬라이스함으로써, 원하는 두께를 갖는 복수의 III족 질화물 반도체 결정 기판을 얻을 수 있다. 두께가 160 ㎜ 이하인 경우, 설비상의 이유로부터 III족 질화물 반도체 결정 기판이 용이하게 제조되기 때문에, 비용을 저감할 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 100 ㎛ 이상 1000 ㎛ 이하의 두께를 갖는다.
두께가 100 ㎛ 이상인 경우, 핸들링할 때에 균열이 발생하는 것이 방지된 III족 질화물 반도체 결정 기판을 얻을 수 있다. 두께가 1000 ㎛ 이하인 경우, 반도체 디바이스에 적합하게 이용할 수 있고, III족 질화물 반도체 결정 기판 1장당의 제조 비용을 저감할 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 저항률이 1×10-3 Ω cm 이상 8×10-3 Ω cm 이하이다.
저항률이 1×10-3 Ω cm 이상인 경우, 실리콘이 고농도로 도핑될 필요가 없기 때문에, III족 질화물 반도체 결정의 성장시에서의 피트나 결함의 발생이 보다 억제되고, 또한 균열의 발생이 보다 억제되고 있다. 저항률이 8×10-3 Ω cm 이하인 경우, 전자 디바이스, 발광 디바이스 등의 반도체 디바이스에 이용되는 n형 기판으로서 보다 적합하게 이용된다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 실리콘의 농도가 5×1016 cm-3 이상 5×1020 cm-3 이하이며, 보다 바람직하게는 3×1018 cm-3 이상 5×1019 cm-3 이하이다.
실리콘의 농도가 5×1016 cm-3 이상인 경우, 혼입되는 실리콘의 농도가 제어되기 쉽다. 실리콘의 농도가 3×1018 cm-3 이상인 경우, 혼입되는 실리콘의 농도를 보 다 용이하게 제어할 수 있다. 한편, 실리콘의 농도가 5×1020 cm-3 이하인 경우, III족 질화물 반도체 결정의 성장시에 있어서의 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제될 수 있다. 실리콘의 농도가 5×1019 cm-3 이하인 경우, 결정성이 보다 양호한 III족 질화물 반도체 결정 기판을 얻을 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 전위 밀도가 1×107 cm-2 이하이다.
이에 따라, III족 질화물 반도체 결정 기판을 전자 디바이스, 발광 디바이스 등의 반도체 디바이스에 이용하면, 전기 특성 및 광 특성 등의 특성을 안정시킬 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, 주면이 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖는다.
이에 따라, 이 주면 상에 결정성이 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있다. 그 때문에, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, X선 회절에 있어서의 로킹 커브의 반치폭(FWHM: Full Width at Half Maximum)이 10 arcsec 이상500 arcsec 이하이다.
이에 따라, III족 질화물 반도체 결정 기판 상에 결정성이 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있다. 그 때문에, 보다 양호한 특성의 반도체디바이스를 얻을 수 있다.
상기 III족 질화물 반도체 결정 기판에서 바람직하게는, III족 질화물 반도체 결정 기판은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1) 결정으로 이루어진다. 또한, 상기 III족 질화물 반도체 결정 기판에 있어서 바람직하게는, III족 질화물 반도체 결정 기판은 질화갈륨 결정으로 이루어진다.
이에 따라, 매우 유용한 III족 질화물 반도체 결정을 성장시킬 수 있다.
본 발명의 반도체 디바이스는 상기 어느 하나의 III족 질화물 반도체 결정 기판과, 이 III족 질화물 반도체 결정 기판 상에 형성된 에피택셜층을 구비하고 있다.
본 발명의 반도체 디바이스에 따르면, 저항률의 면내 분포가 억제된 III족 질화물 반도체 결정 기판을 이용하고 있기 때문에, 특성의 편차를 억제할 수 있어서, 수율을 향상시킬 수 있다. 또한, 낮은 저항률을 갖는 III족 질화물 반도체 결정 기판을 이용하고 있기 때문에, 낮은 온 저항, 고내압 등의 특성의 악화를 방지할 수 있다.
또한, 본 명세서에 있어서, 「III족」이란, 구 IUPAC(The International Union of Pure and Applied Chemistry) 방식의 IIIB족을 의미한다. 즉, III족 질화물 반도체 결정이란, B(붕소), Al(알루미늄), Ga(갈륨), In(인듐) 및 TI(탈륨) 중 적어도 하나의 원소와, 질소를 함유하는 반도체 결정을 의미한다. 또한, 「도핑 가스」란, 불순물(도펀트)을 도핑하기 위한 가스를 의미한다.
본 발명의 III족 질화물 반도체 결정 기판에 따르면, 저항률을 낮게 할 수 있고, 또한 저항률의 면내 분포의 악화를 방지할 수 있다.
또한, 본 발명의 반도체 디바이스에 따르면, 특성의 악화를 방지할 수 있고, 또한 수율을 향상시킬 수 있다.
이하, 도면에 기초하여 본 발명의 실시 형태를 설명한다. 또한, 이하의 도면에 있어서 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙이고, 그 설명은 반복하지 않는다.
(제1 실시 형태)
도 1 및 도 2를 참조하여, 본 발명의 일 실시 형태에서의 III족 질화물 반도체 결정 기판을 설명한다. 도 1 및 도 2에 도시된 바와 같이, III족 질화물 반도체 결정 기판(10)은 실리콘이 불순물로서 도핑된 III족 질화물 반도체 결정(12)(도 4 참조)으로 이루어지며, 주면(10a)을 갖고 있다.
도 1 및 도 2에 도시된 바와 같이, 본 실시 형태에서의 III족 질화물 반도체 결정 기판(10)은 25 ㎜ 이상 160 ㎜ 이하, 바람직하게는 45 ㎜ 이상 130 ㎜ 이하의 직경(R)을 갖고 있다. 직경(R)이 25 ㎜ 이상인 경우, 주면(10a)에서 다른 면방위의 발생이 방지되고 있기 때문에, III족 질화물 반도체 결정 기판(10)의 결정성이 양 호해진다. 직경(R)이 45 ㎜ 이상인 경우, III족 질화물 반도체 결정 기판(10)의 결정성이 보다 양호해진다. 한편, 직경(R)이 160 ㎜인 경우, 하지 기판의 입수가 용이하기 때문에, 비용을 저감할 수 있다. 직경(R)이 130 ㎜ 이하인 경우, 비용을 보다 저감할 수 있다.
III족 질화물 반도체 결정 기판(10)은 2 ㎜ 이상 160 ㎜ 이하, 바람직하게는 6 ㎜ 이상 50 ㎜ 이하의 두께(D10)를 갖고 있다. 두께(D10)가 2 ㎜ 이상인 경우, III족 질화물 반도체 결정 기판(10)을 원하는 두께로 슬라이스 가공함으로써, 원하는 두께를 갖는 복수의 III족 질화물 반도체 결정 기판을 얻을 수 있다. 두께(D10)가 6 ㎜ 이상인 경우, 1장의 III족 질화물 반도체 결정 기판(10)으로부터 원하는 두께를 갖는 보다 많은 장수의 III족 질화물 반도체 결정 기판을 얻을 수 있기 때문에, 비용을 저감할 수 있다. 한편, 두께(D10)가 160 ㎜ 이하인 경우, 설비상의 이유로 III족 질화물 반도체 결정이 용이하게 성장되기 때문에, 비용을 저감할 수 있다. 두께(D10)가 50 ㎜ 이상인 경우, 비용을 보다 저감할 수 있다.
III족 질화물 반도체 결정 기판(10)의 저항률은, 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 바람직하게는 1×10-3 Ω cm 이상 1×10-2 Ω cm 이하이며, 보다 바람직하게는 1×10-3 Ω cm 이상 8×10-3 Ω cm 이하이다. 저항률이 1×10-4 Ω cm 이상인 경우, 실리콘이 고농도로 도핑될 필요가 없기 때문에, III족 질화물 반도체 결정이 성장될 때에 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제되고 있다. 1×10-3 Ω cm 이상인 경우, 피트, 결함 및 균열의 발생이 보다 억제되고 있다. 한편, 저항률이 0.1 Ω cm 이하인 경우, 발광 디바이스, 전자 디바이스에 적합하게 이용된다. 1×10-2 Ω cm 이하인 경우, 발광 디바이스나 발광 디바이스, 특히, 파워 디바이스에 이용되는 n형 기판으로서 보다 적합하게 이용된다. 8×10-3 Ω cm 이하인 경우, 발광 디바이스나 전자 디바이스, 특히, 파워 디바이스에 이용되는 n형 기판으로서 보다 더 적합하게 이용된다.
상기 「저항률」이란, 예컨대, 이하의 방법에 의해 측정된 값이다. 우선, III족 질화물 반도체 결정 기판(10)의 주면(10a)을 연마 및 드라이 에칭한다. 그리고, 도 2에 도시된 9점의 도트와 같이, 임의의 직경(R1)에서 중앙 근방(1점), 양단 근방(2점) 및 중앙과 양단 사이(2점)의 5점과, 이 직경(R1)에 직교하는 직경(R2)에 있어서 양단 근방(2점) 및 양단과 중앙과의 중앙 근방(2점)의 4점과의 합계 9점에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정한다. 이 9점의 저항률의 평균치를 산출한다. 주면(10a)에 대해서 저항률을 측정하는 방법을 설명하였지만, 다른 면에 대해서 저항률을 측정하여도 좋다. 예컨대 주면(10a) 및 주면(10a)과 반대측 면(10b)의 대략 중앙을 두께 방향으로 슬라이스 가공함으로써, 주면(10a)에 평행한 하나의 면을 형성한다. 이 하나의 면내에 있어서, 마찬가지로 9점의 저항률을 측정함으로써, 저항률의 평균치를 산출하여도 좋다. 또한, 주면(10a)과 교차하는 방향으로 면에 있어서, 마찬가지로 9점의 저항률을 측정함으로써, 그 평균치를 산출하여도 좋다.
III족 질화물 반도체 결정 기판(10)에서의 직경 방향의 저항률의 분포는 -30% 이상 30% 이하이며, 바람직하게는 -20% 이상 20% 이하이다. 보다 바람직하게는 -17% 이상 17% 이하이다. -30% 이상 30% 이하인 경우, 이 III족 질화물 반도체 결정 기판(10)을 이용하여 반도체 디바이스를 제작하면, 직경 방향의 성능의 편차가 억제되고, 수율을 향상시킬 수 있다. -20% 이상 20% 이하인 경우, 반도체 디바이스를 제작했을 때의 성능의 편차가 억제되고, 수율을 향상시킬 수 있다. -17% 이상 17% 이하인 경우, 반도체 디바이스를 제작했을 때의 성능의 편차가 보다 억제되고, 수율을 보다 향상시킬 수 있다.
상기 「직경 방향의 저항률의 분포」란, 예컨대, 이하의 방법에 의해 측정된 값이다. 우선, III족 질화물 반도체 결정 기판(10)의 주면(10a)을 연마 및 드라이 에칭한다. 그리고, 도 2에 도시된 9점의 도트와 같이, 임의의 직경(R1)에서 중앙 근방(1점), 양단 근방(2점) 및 중앙과 양단 사이(2점)의 5점과, 이 직경(R1)에 직교하는 직경(R2)에서 양단 근방(2점) 및 양단과 중앙과의 중앙 근방(2점)의 4점과의 합계 9점에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정한다. 이 9점의 저항률의 평균치를 산출한다. 9점의 각각의 저항률 중, (최대치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 하한치로 한다. 또한, 본 실시 형태에서는 주면(10a)에 대해서 직경 방향의 저항률의 분포를 측정하는 방법을 설명하였지만, 다른 면에 대해서 직경 방향의 저항률의 분포를 측정하여도 좋다.
III족 질화물 반도체 결정 기판(10)에서의 두께 방향의 저항률의 분포는 -16% 이상 16% 이하이고, 바람직하게는 -10% 이상 10% 이하이며, 보다 바람직하게는 -9% 이상 9% 이하이다. -16% 이상 16% 이하인 경우, 이 III족 질화물 반도체 결정 기판을 이용하여 반도체 디바이스를 제작하면, 두께 방향의 성능의 편차를 억제할 수 있고, 수율을 향상시킬 수 있다. -10% 이상 10% 이하인 경우, 반도체 디바이스를 제작했을 때의 성능의 편차가 억제되고, 수율을 향상시킬 수 있다. -9% 이상 9% 이하인 경우, 반도체 디바이스를 제작했을 때의 성능의 편차가 억제되고, 수율을 향상시킬 수 있다.
상기 「두께 방향의 저항률의 분포」란, 예컨대, 이하의 방법에 의해 측정된 값이다. 우선, III족 질화물 반도체 결정 기판(10)의 주면(10a)을 연마 및 드라이 에칭한다. 그리고, 도 1에 도시된 5점의 도트와 같이, 임의의 두께에서 주면(10a) 근방(1점) 및 주면(10a)과 반대측 면(10b) 근방(1점), 주면(10a)과 반대측 면(10b) 사이의 3점과의 합계 5점에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정한다. 이 5점의 저항률의 평균치를 산출한다. 5점의 각각의 저항률 중, (최대치-평균치)/평균치로 구할 수 있는 값을 두께 방향의 저항률의 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 두께 방향의 저항률의 분포의 하한치로 한다.
III족 질화물 반도체 결정(12) 중의 실리콘의 농도는 바람직하게는 5×1016 cm-3 이상 5×1020 cm-3 이하이며, 보다 바람직하게는 3×1018 cm-3 이상 5×1019 cm-3 이 하이다. 실리콘의 농도가 5×1016 cm-3 이상인 경우, 실효적으로 실리콘이 혼입되기 때문에, 혼입되는 실리콘의 농도가 제어되기 쉬워 높은 농도의 실리콘을 함유하는 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다. 실리콘의 농도가 3×1018 cm-3 이상인 경우, 혼입되는 실리콘의 농도가 보다 용이하게 제어된다. 한편, 실리콘의 농도가 5×1020 cm-3 이하인 경우, III족 질화물 반도체 결정의 성장시에서의 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제될 수 있다. 5×1019 cm-3 이하인 경우, 결정성이 보다 양호하다.
상기 「실리콘의 농도」란, 예컨대, 이하의 방법에 의해 측정된 값이다. 우선, III족 질화물 반도체 결정 기판(10)의 주면(10a)을 연마 및 드라이 에칭한다. 그리고, 도 2에 도시하는 9점의 도트와 같이, 임의의 직경(R1)에서 중앙 근방(1점), 양단 근방(2점) 및 중앙과 양단 사이(2점)의 5점과, 이 직경(R1)에 직교하는 직경(R2)에 있어서 양단 근방(2점) 및 양단과 중앙과의 중앙 근방(2점)의 4점과의 합계 9점에 있어서, 실온에서 SIMS(Secondary Ion-microprobe Mass Spectrometer: 2차 이온 질량 분석법)에 의해 각각 실리콘의 농도를 측정한다. 이 9점의 실리콘 농도의 평균치를 산출한다. 또한, 주면(10a)에 대해서 실리콘의 농도를 측정하는 방법을 설명하였지만, 다른 면의 9점에 대해서 측정하여도 좋고, 또한 2이상의 면을 조합한 임의의 9점에 대해서 실리콘 농도를 측정하여도 좋다.
III족 질화물 반도체 결정 기판(10)의 전위 밀도는, 바람직하게는 1×107 cm-2 이하이며, 보다 바람직하게는 1×106 cm-2 이하이다. 전위 밀도가 1×107 cm-2 이하인 경우, III족 질화물 반도체 결정 기판(10)을 전자 디바이스에 이용하면 전기 특성을 향상시킬 수 있고, 발광 디바이스에 이용하면 광 특성을 향상시킬 수 있는 등, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다. 1×106 cm-2 이하인 경우, 반도체 디바이스에 이용할 때에 성능을 보다 향상시킬 수 있다. 전위 밀도는 낮을수록 바람직하지만, 하한치는 예컨대 1×103 cm-2 이상이다. 1×103 cm-2 이상인 경우, 저비용으로 III족 질화물 반도체 결정 기판(10)을 제작할 수 있다.
상기 「전위 밀도」란, 섭씨 350도의 KOH-NaOH(수산화칼륨-수산화나트륨) 혼합 융액 중에 질화물 반도체 결정을 침지하고, 에칭된 표면에 대해서 노말스키 현미경(nomarski microscope) 또는 주사 전자 현미경(SEM)을 이용하여 카운트된 에치 피트수로부터 구할 수 있는 에치 피트 밀도(Etch Pit Density)이다.
III족 질화물 반도체 결정 기판(10) 중의 산소의 농도는 5×1016 cm-3 이하, 바람직하게는 2×1016 cm-3 이하이다. 본 실시 형태에서는 산소를 함유하는 가스가 도핑 가스로서 이용되고 있지 않지만, 이 경우에 있어서도, 반응관 내에 함유되는 산소에 의해 성장된 III족 질화물 반도체 결정에 도펀트로서 산소가 혼입된다. 산소는 실리콘과 동일한 n형 도펀트이지만, c면으로 혼입되는 효율이 나쁘고, 특히, 면방위에 따라 혼입되는 효율이 상이한 등, n형의 도펀트로서의 제어성이 나쁘다. 그 때문에, 5×1016 cm-3 이하의 농도까지 산소가 혼입되는 것을 방지할 수 있으면, n형 캐리어 농도로서 실리콘이 지배적이게 된다. 그 결과, 실리콘의 농도가 제어됨으로써 III족 질화물 반도체 결정(12)의 캐리어 농도를 제어할 수 있다. 산소의 농도는 보다 바람직하게는 2×1016 cm-3 이하로 함으로써 더욱 결정성을 양호하게 할 수 있다. 또한, 산소 농도는 낮을수록 바람직하지만, 하한치는 예컨대 SIMS 분석의 검출 하한에 의해 측정 가능한 5×1015 cm-3 이상이다.
III족 질화물 반도체 결정 기판(10)의 주면(10a)은 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖는 것이 바람직하다. 이러한 주면(10a) 상에는 결정성이 양호한 III족 질화물 반도체 결정을 더 형성할 수 있다. 그 때문에, 전자 디바이스에 이용하면 전기 특성을 향상시킬 수 있고, 발광 디바이스에 이용하면 광 특성을 향상시킬 수 있는 등, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다.
또한, 개별면을 괄호로 나타내고 있다. 또한, 음의 지수에 대해서는, 결정학 상, "-"(바)를 숫자 위에 붙이도록 되어 있지만, 본 명세서 안에서는 숫자 앞에 음의 부호를 붙이고 있다.
III족 질화물 반도체 결정 기판(10)의 X선 회절에서의 로킹 커브의 반치폭은 바람직하게는 10 arcsec 이상 500 arcsec 이하이며, 보다 바람직하게는 20 arcsec 이상 100 arcsec 이하이다. 500 arcsec 이하인 경우, III족 질화물 반도체 결정 기판(10)의 주면(10a) 상에 결정성이 양호한 III족 질화물 반도체 결정을 더 성장시 킬 수 있기 때문에, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다. 100 arcsec 이하인 경우, 주면(10a) 상에 결정성이 보다 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있다. 10 arcsec 이상인 경우, III족 질화물 반도체 결정 기판(10)을 구성하는 III족 질화물 반도체 결정이 용이하게 성장되기 때문에, 비용을 저감할 수 있다. 20 arcsec 이상의 경우, 비용을 보다 저감할 수 있다.
상기 「로킹 커브의 반치폭」이란, XRD(X-ray diffraction: X선 회절법)에 의해 (0004)면의 로킹 커브 반치폭을 측정한 값을 의미하고, 면내 배향성을 나타내는 지표가 된다. 로킹 커브의 반치폭이 작을수록 결정성이 양호하다는 것을 나타낸다.
III족 질화물 반도체 결정 기판(10)을 구성하는 III족 질화물 반도체 결정은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1) 결정인 것이 바람직하고, 질화갈륨 결정인 것이 보다 바람직하다.
계속해서, 도 3 및 도 4를 참조하여 본 실시 형태에 있어서의 III족 질화물 반도체 결정 기판의 제조 방법을 설명한다. 우선, III족 질화물 반도체 결정 기판을 구성하는 III족 질화물 반도체 결정의 성장 방법에 대해서 설명한다.
처음에, 도 3 및 도 4에 도시된 바와 같이, 하지 기판(11)을 준비한다(단계 S1). 하지 기판(11)은 그 위에 III족 질화물 반도체 결정(12)을 성장시키기 위한 기판이다.
준비하는 공정(단계 S1)에서는, 실리콘, 사파이어(Al2O3), 갈륨비소(GaAs), 탄화실리콘(SiC), 질화갈륨 및 질화알루미늄(AlN)으로 이루어진 군으로부터 선택된 1종 이상을 갖는 재질로 이루어진 하지 기판(11)을 준비하는 것이 바람직하다. 또는, 하지 기판(11)으로서 Mg2Al2O4 등의 스피넬형(spinel type) 결정 기판을 준비하는 것이 바람직하다. 격자 정수의 차를 작게 하기 위해서, 하지 기판(11)은 성장시키는 III족 질화물 반도체 결정(12)과 동일한 조성인 것이 보다 바람직하다. 또한, 질화갈륨 기판으로서는, 예컨대 특허 공개 제2001-102307호 공보 등에 기재된 단결정 질화갈륨 기판을 이용할 수 있다.
준비하는 하지 기판(11)은 25 ㎜ 이상 160 ㎜ 이하, 바람직하게는 45 ㎜ 이상 130 ㎜ 이하의 직경을 갖고 있다. 하지 기판(11)의 직경이 25 ㎜ 이상인 경우, III족 질화물 반도체 결정 기판(10)을 구성하는 III족 질화물 반도체 결정(12)을 다른 면방위의 면상에 성장시키는 것을 방지할 수 있기 때문에, 양호한 결정성의 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 하지 기판(11)의 직경이 45 ㎜ 이상인 경우, 보다 양호한 결정성의 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 한편, 하지 기판(11)의 직경이 160 ㎜ 이하인 경우, 입수가 용이하기 때문에 비용을 저감할 수 있다. 하지 기판(11)의 직경이 130 ㎜ 이하인 경우, 비용을 보다 저감할 수 있다.
다음에, 기상 성장법에 의해 하지 기판(11) 상에 실리콘을 도핑한 III족 질화물 반도체 결정(12)을 성장시킨다(단계 S2). 도핑 가스로서, 예컨대 사불화규소 가스를 이용할 수 있고, 본 실시 형태에서는, 사불화규소 가스만을 이용하고 있다.
성장시키는 방법은 기상 성장법이라면 특별히 한정되지 않고, 예컨대 HVPE법, MOCVD법 또는 MBE법 등에 의해 III족 질화물 반도체 결정(12)을 성장시킨다. 본 실시 형태에서는, HVPE법에 의해 III족 질화물 반도체 결정(12)을 성장시키고 있다. HVPE법은 결정 성장 속도가 빠르기 때문에, 성장 시간을 제어함으로써, 큰 두께(D12)를 갖는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
여기서, 도 5를 참조하여 본 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법에 이용하는 HVPE 장치(100a)에 대해서 설명한다. 도 5에 도시된 바와 같이, HVPE 장치(100a)는 제1 원료 가스 봄베(101)와, 도핑 가스 봄베(102)와, 제2 원료 가스 봄베(103)와, 제1 가스 도입관(104)과, 도핑 가스 도입관(105)과, 제2 가스 도입관(106)과, 소스 보트(107)와, 서셉터(108)와, 히터(109)와, 반응관(110)과, 배기관(111)과, 배출 가스 처치 장치를 구비하고 있다. HVPE 장치(100a)는, 예컨대 횡형 반응관으로 하고 있다. 또한, HVPE 장치(100a)는 종형 반응관이어도 좋다.
반응관(110)은 내부에 하지 기판(11)을 유지하고, 그 하지 기판(11) 상에 III족 질화물 반도체 결정을 성장시키기 위한 용기이다. 반응관(110)은 예컨대 석영 반응관 등을 이용할 수 있다. 제1 원료 가스 봄베(101), 제2 원료 가스 봄베(103) 및 소스 보트(107)에는 성장시키는 III족 질화물 반도체 결정을 구성하는 원소를 함유하는 원료가 각각 공급된다. 도핑 가스 봄베(102)에는 도펀트인 실리콘을 함유하는 가스가 충전되어 있다. 본 실시 형태에서는, 도핑 가스 봄베(102)에는 도핑 가스로서 사불화규소 가스가 충전되어 있다. 제1 가스 도입관(104), 도핑 가 스 도입관(105) 및 제2 가스 도입관(106)은 제1 원료 가스(G1), 도핑 가스(G2) 및 제2 원료 가스(G3)의 각각을 반응관(110)의 외부로부터 내부로 도입하기 위해서 반응관(110)에 설치되어 있다. 소스 보트(107)는 III족 질화물 반도체 결정의 금속 원료를 수용 유지하고, 제2 가스 도입관(106) 내에 배치되어 있다.
서셉터(108)는 하지 기판(11)을 유지하고 있다. 반응관(110) 내에서 서셉터(108)에 의해 하지 기판(11)이 유지되어 있는 면이 제1 가스 도입관(104), 도핑 가스 도입관(105) 및 제2 가스 도입관(106)의 아래쪽에 위치하도록 서셉터(108)가 배치되어 있다. 서셉터(108)는 반응관(110)의 내부에서 가로로 배치되어 있다. 또한, 서셉터(108)는 하지 기판(11)을 세로 방향으로 배치하도록 구성되어 있어도 좋다. 또한, HVPE 장치(100a)는 하지 기판(11)의 저항 가열 히터 등 가열용 국소 가열 기구를 더 구비하고 있어도 좋다.
히터(109)는 반응관(110)의 외부에 배치되며, 반응관(110)의 내부를 전체적으로 예컨대 700℃ 이상 1500℃ 이하로 가열하는 능력을 갖고 있다. 배기관(111)은 반응 후의 가스를 반응관(110)의 외부로 배출하기 위해서 반응관(110)에 설치되어 있다. 배출 가스 처치 장치는 환경에 대한 부하를 줄이도록 배기관(111)으로부터 배출되는 반응 후의 가스를 제해(除害)하도록 구성되어 있다.
성장시키는 공정(단계 S2)에서는, 구체적으로는, 도 5에 도시한 바와 같이, 우선, 준비한 하지 기판(11)을 서셉터(108)에 유지시킨다. 이 때 복수 장의 하지 기판(11)을 서셉터(108)에 유지시켜도 좋다.
다음에, 제1 원료 가스(G1) 및 제2 원료 가스(G3)를 각각 충전한 제1 원료 가스 봄베(101) 및 제2 원료 가스 봄베(103)를 준비한다. 또한, 소스 보트(107)에 금속 원료를 공급한다. 제1 원료 가스(G1), 제2 원료 가스(G3) 및 금속 원료는 성장시키는 III족 질화물 반도체 결정(12)의 원료이다. 성장시키는 III족 질화물 반도체 결정(12)이 질화갈륨인 경우에는, 제1 원료 가스로서 예컨대 암모니아(NH3) 가스, 제2 원료 가스로서 예컨대 염화수소(HCl) 가스, 소스 보트(107)에 공급되는 금속 원료로서 예컨대 갈륨(Ga)을 이용할 수 있다. 또한, 사불화규소 가스를 내부에 충전한 도핑 가스 봄베(102)를 준비한다.
그 후, 소스 보트(107)를 가열한다. 그리고, 제2 가스 도입관(106)으로부터 공급되는 제2 원료 가스(G3)와, 소스 보트(107)의 원료를 반응시켜 반응 가스(G7)를 생성한다. 제1 가스 도입관(104)으로부터 공급되는 제1 원료 가스(G1)와, 도핑 가스(G2)와, 반응 가스(G7)를 하지 기판(11)의 표면에 닿도록 흐르게 하여(공급하여) 반응시킨다. 이 때, 이들 가스를 하지 기판(11)에 운반하기 위한 캐리어 가스를 이용하여도 좋다. 캐리어 가스는 예컨대 질소(N2) 가스, 수소(H2) 가스 및 아르곤(Ar) 가스 등의 불활성 가스를 이용할 수 있다.
HVPE법에서는, 히터(109)를 이용하여 반응관(110)의 내부를 III족 질화물 반도체 결정(12)이 적절한 속도로 성장시키는 온도까지 가열한다. III족 질화물 반도체 결정(12)을 성장시키는 온도는 바람직하게는 900℃ 이상 1300℃ 이하이며, 보다 바람직하게는 1050℃ 이상 1200℃ 이하이다. 900℃ 이상에서 III족 질화물 반도체 결정(12)을 성장시키는 경우, III족 질화물 반도체 결정(12)의 결함의 발생을 방지 할 수 있고, 또한 성장시키는 면방위와 다른 면방위(예컨대 c면의 경우에는 피트 등)가 발생하는 것을 억제할 수 있다. 즉, 성장시키는 면방위에 대하여, 안정되게 양호한 결정성의 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 1050℃ 이상에서 III족 질화물 반도체 결정(12)을 성장시키는 경우, 결정성을 보다 양호하게 할 수 있다. 한편, 1300℃ 이하에서 III족 질화물 반도체 결정(12)을 성장시키는 경우, 성장시키는 III족 질화물 반도체 결정(12)이 분해되는 것을 억제할 수 있기 때문에, 그 결정성의 악화를 억제할 수 있다. 1200℃ 이하에서 III족 질화물 반도체 결정(12)을 성장시키는 경우에는, 결정성의 악화를 보다 억제할 수 있다.
III족 질화물 반도체 결정(12)의 성장시에서의 사불화규소 가스의 분압은 2.0×10-7 atm 이상 1.0×10-5 atm 이하인 것이 바람직하다. 사불화규소 가스의 분압이 2.0×10-7 atm 이상인 경우, n형 도펀트로서의 실리콘이 충분히 III족 질화물 반도체 결정(12)에 혼입된다. 한편, 사불화규소 가스의 분압이 1.0×10-5 atm 이하인 경우, SixNy(질화실리콘)계 화합물의 생성을 보다 억제할 수 있기 때문에, 실리콘을 도핑하는 제어성을 보다 양호하게 할 수 있다. 또한, III족 질화물 반도체 결정(12)에 도핑되는 실리콘의 농도를 고려하면, 사불화규소 가스의 분압은 1.0×10-5 atm 이하이다. 또한, 원료 가스, 캐리어 가스 및 도핑 가스 등의 반응관(110) 내에 함유되는 가스의 각각의 분압의 합계(전체)가 1 atm이다. 사불화규소 가스의 농도는 분압에 비례한다.
제1 원료 가스(G1)의 유량, 제2 원료 가스(G3)의 유량 또는 소스 보트(107) 내의 원료의 양 등을 조정함으로써, 성장시키는 III족 질화물 반도체 결정의 두께를 적절하게 변경할 수 있다. III족 질화물 반도체 결정(12)의 두께(D12)는 예컨대 100 ㎛ 이상 1100 ㎛ 이하가 되도록 성장시키는 것이 바람직하다. HVPE법은 결정 성장 속도가 크기 때문에, 성장시키는 시간을 제어함으로써, 큰 두께를 갖는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 두께(D12)를 100 ㎛ 이상으로 하면, 각종 반도체 디바이스의 기판으로서 단독으로 이용할 수 있는 III족 질화물 반도체 결정 기판(10)을 제조하기 위한 III족 질화물 반도체 결정(12)을 용이하게 성장시킬 수 있다. 또한, 두께(D12)를 1100 ㎛ 이하로 하면, 후술하는 적어도 하지 기판(11)을 제거함으로써(단계 S3), 전술한 두께(D10)를 갖는 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다.
성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12) 중의 실리콘의 농도가 바람직하게는 5×1016 cm-3 이상 5×1020 cm-3 이하, 보다 바람직하게는 3×1018cm-3 이상 5×1019 cm-3 이하가 되도록 도핑 가스를 하지 기판(11)에 공급한다. 실리콘의 농도가 5×1016 cm-3 이상인 경우, 도핑 가스(G2)의 농도를 제어함으로써 III족 질화물 반도체 결정(12)에 혼입되는 실리콘의 농도를 제어하기 쉽다. 실리콘의 농도가 3×1018 cm-3 이상인 경우, III족 질화물 반도체 결정(12)에 혼입되는 실리콘의 농도를 보다 용이하게 제어할 수 있다. 한편, 실리콘의 농도가 5×1020 cm-3 이하인 경우, 성장시의 III족 질화물 반도체 결정(12)에서 피트나 결함의 발생을 억제할 수 있고, 또한 균열의 발생을 억제할 수 있다. 실리콘의 농도가 5×1019 cm-3 이하인 경우, III족 질화물 반도체 결정(12)의 피트나 결함의 발생을 억제할 수 있고, 또한 균열의 발생을 억제할 수 있다.
성장시키는 공정(단계 S2)에서는, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하, 바람직하게는 1×10-3 Ω cm 이상 1×10-2 Ω cm 이하, 보다 바람직하게는 1×10-3 Ω cm 이상 8×10-3 Ω cm 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. 저항률이 1×10-4 Ω cm 이상인 경우, 고농도의 실리콘을 도핑할 필요가 없기 때문에, 불순물이 혼입됨으로써 III족 질화물 반도체 결정(12)이 약해지는 것을 억제할 수 있다. 그 결과, 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제된 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 1×10-3 Ω cm 이상인 경우, 피트, 결함 및 균열의 발생이 보다 억제된 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 한편, 저항률이 0.1 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스에 적합하게 이용되는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 1×10-2 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스, 특히, 파워 디바이스에 보다 적합하게 이용되는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 8×10- 3 Ω cm 이하인 경우, 전자 디바이스나 발광 디바이스, 특히, 파워 디바이스에 보다 더 적합하게 이용되는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
또한, 직경 방향의 저항률의 분포는 -30% 이상 30% 이하이고, 바람직하게는 -20% 이상 20% 이하이며, 보다 바람직하게는 -17% 이상 17% 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. -30% 이상 30% 이하인 경우, 반도체 디바이스를 제작할 때에, 직경 방향의 성능의 편차를 억제할 수 있고, 수율을 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. -20% 이상 20% 이하인 경우, 반도체 디바이스를 제작했을 때의 성능의 편차가 보다 억제되고, 수율을 보다 향상시킬 수 있다. -17% 이상 17% 이하인 경우, 반도체 디바이스를 제작했을 때의 성능의 편차가 보다 더 억제되고, 수율을 보다 더 향상시킬 수 있다.
또한, 두께 방향의 저항률의 분포는 -16% 이상 16% 이하이고, 바람직하게는 -10% 이상 10% 이하이며, 보다 바람직하게는 -9% 이상 9% 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. -16% 이상 16% 이하인 경우, 반도체 디바이스를 제작할 때에 이용하면, 두께 방향의 성능 편차를 억제할 수 있고, 수율을 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. -10% 이상 10% 이하인 경우, 반도체 디바이스를 제작할 때에 이용하면, 두께 방향의 성능의 편차를 보다 억제할 수 있고, 수율을 보다 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. -9% 이상 9% 이하인 경우, 반도체 디바이스를 제작했을 때의 성능의 편차가 보다 더 억제되고, 수율을 보다 더 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
또한, 성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12)이 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1) 결정인 것이 바람직하고, 질화갈륨 결정인 것이 보다 바람직하다. 이에 따라 매우 유용한 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
또한, 성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12) 중의 산소의 농도가 5×1016 cm-3 이하가 되도록 도핑 가스를 하지 기판(11)에 공급하는 것이 바람직하다. 본 실시 형태에서는 산소를 함유하는 가스를 도핑 가스로서 이용하고 있지 않다. 그러나, 이 경우에도, 반응관(110) 내에 함유되는 산소에 의해 성장시키는 III족 질화물 반도체 결정(12)에 산소가 혼입된다. 산소는 실리콘과 동일한 n형 도펀트이지만, c면으로의 혼입 효율이 나쁘고, 특히, 면방위에 따라 혼입 효율이 상이한 등, n형의 도펀트로서의 제어성이 나쁘다. 그 때문에, 산소의 농도가 바람직하게는 5×1016 cm-3 이하, 보다 바람직하게는 2×1016 cm-3 이하로까지 산소의 혼입을 방지할 수 있으면, 성장시키는 III족 질화물 반도체 결정(12)의 저항률의 제어를 안정되게 행할 수 있다. 또한, 산소의 농도는 낮을수록 바람직하지만, 하한치는 예컨대 SIMS 분석의 검출 하한에 의해 측정 가능한 5×1015 cm-3 이상이다.
또한, 성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12) 중의 전위 밀도가 바람직하게는 1×107 cm-2 이하이며, 보다 바람직하게는 1×106 cm-2 이 하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. 전위 밀도가 1×107 cm-2 이하인 경우, 전자 디바이스에 이용하면 전기 특성을 향상시킬 수 있고, 발광 디바이스에 이용하면 광 특성을 향상시킬 수 있는 등, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 1×106 cm-2 이하인 경우, 반도체 디바이스에 이용할 때에 성능을 보다 향상시킬 수 있는 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 또한, 전위 밀도는 낮을수록 바람직하지만, 하한치는 예컨대 1×103 cm-2 이상이다. 1×103 cm-2 이상인 경우, 저비용으로 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
또한, 성장시키는 공정(단계 S2)에서는, III족 질화물 반도체 결정(12)의 주면이 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖도록 III족 질화물 반도체 결정(12)을 성장시키는 것이 바람직하다. 이러한 주면 상에는 결정성이 양호한 III족 질화물 반도체 결정을 더 형성할 수 있다. 그 때문에, 전자 디바이스에 이용하면 전기 특성을 향상시킬 수 있고, 발광 디바이스에 이용하면 광 특성을 향상시킬 수 있는 등, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다.
또한, 성장시키는 공정(단계 S2)에서는, X선 회절에서의 로킹 커브의 반치폭이 바람직하게는 10 arcsec 이상 500 arcsec 이하, 보다 바람직하게는 20 arcsec 이상 100 arcsec 이하가 되도록 III족 질화물 반도체 결정(12)을 성장시킨다. 500 arcsec 이하인 경우, III족 질화물 반도체 결정(12) 상에 결정성이 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있기 때문에, 보다 양호한 특성의 반도체 디바이스를 얻을 수 있다. 100 arcsec 이하인 경우, 이 위에 결정성이 보다 양호한 III족 질화물 반도체 결정을 더 성장시킬 수 있다. 10 arcsec 이상인 경우, III족 질화물 반도체 결정(12)이 용이하게 성장되기 때문에, 비용을 저감할 수 있다. 20 arcsec 이상인 경우, 비용을 보다 저감할 수 있다.
다음에, 히터(109)에 의한 가열을 중지하고, 소스 보트(107), III족 질화물 반도체 결정(12) 및 하지 기판(11)의 온도를 실온 정도까지 강하시킨다. 그 후, 하지 기판(11) 및 III족 질화물 반도체 결정(12)을 반응관(110)으로부터 빼낸다.
이상으로부터, 도 4에 도시된 하지 기판(11) 상에 III족 질화물 반도체 결정(12)을 성장시킬 수 있다.
다음에, 도 6에 도시된 바와 같이, 적어도 하지 기판(11)을 제거하고, 두께(D10)가 100 ㎛ 이상의 III족 질화물 반도체 결정(12)으로 이루어진 III족 질화물 반도체 결정 기판(10)을 형성한다(단계 S3).
III족 질화물 반도체 결정(12)과 하지 기판(11)의 계면 부근은 결정성이 양호하지 않은 경우가 많다. 그 때문에, III족 질화물 반도체 결정(12)에서 결정성이 양호하지 않은 부분을 더 제거함으로써, III족 질화물 반도체 결정 기판(10)을 제조하는 것이 바람직하다. 이에 따라, 도 6에 도시된 바와 같이, 주면(10a) 및 주면(10a)과 반대측 면(10b)을 갖는 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다.
제거하는 방법으로서는, 예컨대 절단 또는 연삭 등의 방법을 이용할 수 있다. 또한, 절단이란, 전착 다이아몬드 휠의 외주날을 갖는 슬라이서나 와이어톱 등으로 III족 질화물 반도체 결정(12)으로부터 적어도 하지 기판(11)을 기계적으로 분할(슬라이스)하는 것을 말한다. 연삭이란, 다이아몬드 지석을 갖는 연삭 설비 등으로 적어도 하지 기판(11)을 기계적으로 깎아내는 것을 말한다.
III족 질화물 반도체 결정(12)으로부터 제거되는 면은 하지 기판(11)의 표면에 평행한 면에 한정되지 않고, 예컨대 그 표면에 대하여 임의의 기울기를 갖는 면이 슬라이스되어도 좋다. 단, 주면(10a)은 전술한 바와 같이 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖는 것이 바람직하다.
또한, III족 질화물 반도체 결정 기판(10)의 주면(10a) 및 주면(10a)과 반대측 면(10b)에 대해서 연마나 표면 처리 등을 더 실시하여도 좋다. 연마하는 방법 및 표면 처리 방법에 대해서는 특별히 한정되지 않고, 임의의 방법을 채용할 수 있다.
이상의 공정(단계 S1∼S3)을 실시함으로써, 도 1 및 도 2에 도시된 III족 질화물 반도체 결정 기판(10)을 제조할 수 있다. 즉, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다.
(제1 변형예)
다음에, 도 7 및 도 8을 참조하여 본 실시 형태의 제1 변형예에서의 III족 질화물 반도체 결정 기판의 제조 방법을 설명한다.
도 7에 도시된 바와 같이, 본 변형예에서의 III족 질화물 반도체 결정의 성장 방법은 기본적으로는 제1 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법과 동일하지만, 성장시키는 공정(단계 S2)에서 2층의 III족 질화물 반도체 결정을 성장시키는 점에서만 상이하다.
구체적으로는, 도 7에 도시된 바와 같이, 전술한 제1 실시 형태에 따라, 기상 성장법에 의해 하지 기판(11) 상에 사불화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 III족 질화물 반도체 결정(12)을 제1 III족 질화물 반도체 결정(12a)으로 한다. 그 후, 마찬가지로, 제1 III족 질화물 반도체 결정(12a) 상에 사불화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 제2 III족 질화물 반도체 결정(12b)을 성장시킨다. 이에 따라, 도 7에 도시된 하지 기판(11)과, 하지 기판(11) 상에 형성된 제1 III족 질화물 반도체 결정(12a)과, 제1 III족 질화물 반도체 결정(12a) 상에 형성된 제2 III족 질화물 반도체 결정(12b)을 얻을 수 있다.
다음에, 도 8에 도시된 바와 같이, 적어도 하지 기판(11)을 제거하고, 두께(D10)가 100 ㎛ 이상인 제1 및 제2 III족 질화물 반도체 결정(12a, 12b) 중 적어도 어느 한쪽으로 이루어진 III족 질화물 반도체 결정 기판을 제조한다. 본 변형예에서는, 제1 III족 질화물 반도체 결정(12a) 및 제2 III족 질화물 반도체 결정(12b)의 일부를 제거함으로써, 제2 III족 질화물 반도체 결정(12b)으로 이루어진 III족 질화물 반도체 결정 기판을 제조하고 있다. 이 경우, 제1 III족 질화물 반도체 결정(12a)을 하지 기판(11)과 격자 정수를 합하는 버퍼층으로 하고, 그 위에 보다 결정성을 양호하게 한 제2 III족 질화물 반도체 결정(12b)을 성장시킴으로써, 보다 결정성이 양호한 III족 질화물 반도체 결정 기판(10)을 얻을 수 있다.
(제2 변형예)
도 9를 참조하여 본 실시 형태의 제2 변형예에 있어서의 III족 질화물 반도체 결정 기판의 제조 방법을 설명한다.
도 9에 도시된 바와 같이, 본 변형예에 있어서의 III족 질화물 반도체 결정 기판의 제조 방법은 기본적으로는 제1 변형예에 있어서의 III족 질화물 반도체 결정의 제조 방법과 동일하지만, 적어도 하지 기판을 제거하는 공정(단계 S3)에서 제1 III족 질화물 반도체 결정(12a)의 일부를 제거함으로써, 제1 및 제2 III족 질화물 반도체 결정(12a, 12b)을 함유하는 III족 질화물 반도체 결정 기판(10)을 제조하고 있는 점에서만 상이하다.
본 변형예의 III족 질화물 반도체 결정 기판(10)에서, 2층의 III족 질화물 반도체 결정(12a, 12b)은 동일한 조성이어도 좋고, 상이한 조성이어도 좋다. 또한, 본 발명의 III족 질화물 반도체 결정의 성장 방법은 1층 또는 2층의 III족 질화물 반도체 결정을 성장시키는 방법에 특별히 한정되지 않고, 3층 이상의 III족 질화물 반도체 결정을 성장시켜도 좋다.
이상 설명한 바와 같이, 본 실시 형태 및 변형예에서의 III족 질화물 반도체 결정 기판(10)은 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하이다.
본 실시 형태 및 그 변형예에서는, 실리콘을 도핑할 때에, 도핑 가스가 분해되는 것을 방지하고, 또한, 도핑 가스가 다른 가스와의 반응 자체를 억제하는 조건으로서, 실리콘을 도핑한 III족 질화물 반도체 결정(12)을 성장시킬 때에, 사불화규소 가스가 도핑 가스로서 이용되고 있다. 사불화규소 가스는 실리콘을 도핑하기 위한 다른 도핑 가스와 비교하여, 그 가스 자체가 분해되기 어렵고, 또한 III족 질화물 반도체 결정의 원료 가스 및 캐리어 가스 등의 다른 가스와 반응하기 어려운 성질을 갖고 있다. 특히, 실란, 디실란, 클로로실란, 디클로로실란, 모노클로로실란 및 테트라클로로실란은 N(질소)의 원료인 암모니아 가스와 실온 근방의 온도에서 반응하는 데 비하여, 사불화규소 가스는 1200℃까지 승온시켜도 암모니아 가스와 반응하지 않는다. 이에 따라, 사불화규소 가스가 하지 기판(11)에 도달하기 전에 분해되어 실리콘이 하지 기판(11) 이외의 지점에 흡착되는 것이나, 사불화규소 가스 중의 실리콘이 반응에 의해 SixNy(질화실리콘)계 화합물(x 및 y는 임의의 정수)을 생성하는 것을 억제할 수 있다. 그 때문에, 도핑 가스로서의 사불화규소 가스의 농도를 제어함으로써, 도펀트로서 작용하는 실리콘의 농도를 용이하게 제어할 수 있다. 그 결과, III족 질화물 반도체 결정(12) 중에 혼입되는 실리콘의 양을 일정하게 제어하기 쉽다. 따라서, III족 질화물 반도체 결정(12)의 저항률의 제어가 용이하다.
또한, 사불화규소 가스 중의 실리콘의 양의 제어가 용이하기 때문에, 사불화규소 가스를 하지 기판(11)에 고속으로 공급할 필요가 없다. 그 때문에, 성장시키기 위해서 적절한 유속으로 도핑 가스를 공급함으로써 제1 III족 질화물 반도체 결정(12)을 성장시킬 수 있기 때문에, 도핑 가스를 하지 기판(11)에 균일하게 공급할 수 있다. 그 때문에, 성장시키는 III족 질화물 반도체 결정(12)의 저항률의 면내 분포가 악화되는 것을 방지할 수 있다.
따라서, 본 실시 형태 및 그 변형예에 있어서의 III족 질화물 반도체 결정 기판(10)에 따르면, 저항률의 제어를 용이하게 함으로써 저항률이 낮아지고, 또한 저항률의 면내 분포의 악화가 방지된 III족 질화물 반도체 결정(12)을 이용하고 있다. 이 때문에, III족 질화물 반도체 결정 기판(10)의 저항률은 0.1 Ω cm 이하이기 때문에, 낮은 온저항, 고내압 등의 특성을 향상시킨 전자 디바이스나 발광 디바이스에 이용되는 n형 기판으로서 적합하게 이용된다. 한편, 저항률이 1×10-4 Ω cm 이상이기 때문에, 고농도의 실리콘이 도핑될 필요가 없기 때문에, III족 질화물 반도체 결정의 성장시에 있어서의 피트나 결함의 발생이 억제되고, 또한 균열의 발생이 억제되고 있다. 또한, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이고, 또한 III족 질화물 반도체 결정 기판의 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 경우, 이 III족 질화물 반도체 결정 기판을 이용하여 반도체 디바이스를 제작할 때의 특성의 변동을 억제할 수 있기 때문에, 수율을 향상시킬 수 있다.
(제2 실시 형태)
본 발명의 제2 실시 형태에서의 III족 질화물 반도체 결정 기판은 도 1 및 도 2에 도시된 제1 실시 형태의 III족 질화물 반도체 결정 기판(10)과 동일하다. 본 실시 형태에서의 III족 질화물 반도체 결정 기판의 제조 방법에서, 제1 실시 형태에서의 III족 질화물 반도체 결정 기판의 제조 방법과 상이하다.
구체적으로는, III족 질화물 반도체 결정 기판의 제조 방법에서, 도핑 가스로서 사염화규소 가스를 이용하여 III족 질화물 반도체 결정을 성장시키는 점에서 제1 실시 형태와 상이하다.
상세하게는, 기상 성장법에 의해 하지 기판(11) 상에 사염화규소 가스를 도핑 가스로서 이용함으로써 실리콘을 도핑한 III족 질화물 반도체 결정(12)을 성장시킨다(단계 S2). 본 실시 형태에서는, 도핑 가스는 사염화규소 가스만을 이용하고 있다. 이하, 제1 실시 형태와 상이한 점을 상세히 설명한다.
도핑 가스가 사염화규소 가스인 경우, III족 질화물 반도체 결정(12)의 성장 속도는 200 ㎛/h 이상 2000 ㎛/h 이하이며, 바람직하게는 300 ㎛/h 이상 600 ㎛/h 이하이다. III족 질화물 반도체 결정(12)의 성장 속도가 200 ㎛/h 이상인 경우, III족 질화물 반도체 결정(12)의 성장 표면에 미세한 SixNy층이 형성되어도 SixNy층의 성장 속도보다도 III족 질화물 반도체 결정(12)의 성장 속도가 충분히 크기 때문에 III족 질화물 반도체 결정(12)이 그 SixNy층을 메우도록 형성된다. 이 때문에, SixNy층이 형성되는 영향을 억제할 수 있기 때문에, 사염화규소 가스의 농도를 제어 함으로써, 도펀트인 실리콘의 농도의 제어가 용이해진다. 그 결과, 혼입되는 실리콘의 농도를 일정하게 제어하기 쉽다. 따라서, III족 질화물 반도체 결정(12)의 저항률의 제어가 용이하다. III족 질화물 반도체 결정(12)의 성장 속도가 300 ㎛/h 이상인 경우, III족 질화물 반도체 결정(12)의 저항률의 제어가 보다 용이하다. 한편, III족 질화물 반도체 결정(12)의 성장 속도가 2000 ㎛/h 이하인 경우, 성장시키는 III족 질화물 반도체 결정(12)의 결정성의 악화가 억제된다. III족 질화물 반도체 결정(12)의 성장 속도가 600 ㎛/h 이하인 경우, 성장시키는 III족 질화물 반도체 결정(12)의 결정성의 열화가 보다 억제된다.
III족 질화물 반도체 결정(12)의 성장시에서의 사염화규소 가스의 분압은 1×10-6 atm 이상 2×10-4 atm 이하인 것이 바람직하다. 사염화규소 가스의 분압이 1×10-6 atm 이상인 경우, n형 도펀트로서의 실리콘이 충분히 III족 질화물 반도체 결정(12)에 혼입된다. 한편, 사염화규소 가스의 분압이 2×10-4 atm 이하인 경우, SixNy층(질화실리콘)계 화합물의 생성을 보다 억제할 수 있기 때문에, 실리콘을 도핑하는 제어성을 보다 양호하게 할 수 있다. 또한, III족 질화물 반도체 결정(12)에 도핑되는 실리콘의 농도를 고려하면, 사염화규소 가스의 분압은 1.0×10-5 atm 이하이다. 또한, 원료 가스, 캐리어 가스 및 도핑 가스 등의 반응관(110) 내에 함유되는 가스의 각각의 분압의 합계(전체)가 1 atm이다. 사염화규소 가스의 농도는 분압에 비례한다.
도핑 가스(G2)의 공급 속도는 100 cm/분 이상 1000 cm/분 이하가 바람직하고, 250 cm/분 이상 500 cm/분 이하인 것이 보다 바람직하다. 이 범위 내로 하면, 공급하는 도핑 가스(G2)의 농도 분포의 편차를 억제할 수 있다.
이상으로부터, 도 4에 도시된 하지 기판(11) 상에 III족 질화물 반도체 결정(12)을 성장시킬 수 있다. 이 III족 질화물 반도체 결정(12)을 이용하여 제1 실시 형태와 마찬가지로 III족 질화물 반도체 결정 기판을 제조한다. 이에 따라, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 III족 질화물 반도체 결정 기판을 얻을 수 있다.
또한, 이외의 III족 질화물 반도체 결정(12)의 성장 방법 및 III족 질화물 반도체 결정 기판의 제조 방법은 제1 실시 형태에서의 III족 질화물 반도체 결정(12)의 성장 방법 및 III족 질화물 반도체 결정 기판(10)의 제조 방법의 구성과 동일하기 때문에, 동일한 부재에는 동일한 부호를 붙이고, 그 설명은 반복하지 않는다.
또한, 본 실시 형태의 제조 방법은 제1 실시 형태뿐만 아니라 그 변형예에도 적용할 수 있다.
또한, 도 6 및 도 7에 도시된 제1 실시 형태의 제1 변형예에서의 III족 질화물 반도체 결정(12)의 성장 방법에 있어서, 제1 III족 질화물 반도체 결정(12a)은 1×1017 cm-3 이하의 상대적으로 낮은 실리콘 농도를 가지며, 제2 III족 질화물 반도 체 결정(12b)은 1×1017 cm-3을 초과하는 상대적으로 높은 실리콘 농도를 갖고 있는 것이 바람직하다. 이 경우, SixNy막이 형성됨으로써 성장이 저해되는 것이 방지된 제2 III족 질화물 반도체 결정(12b)을 얻을 수 있다.
(변형예)
도 10에 도시된 바와 같이, HVPE 장치(100b)는 전술한 HVPE 장치(100a)와 기본적으로는 동일한 구성을 구비하고 있지만, 도핑 가스 도입관(105)의 직경이 작은 점 및 도핑 가스 도입관(105)과 제2 가스 도입관(106)을 출구측에서 연결시키고 있는 점에서만 다르다.
이 HVPE 장치(100b)에서는, 도핑 가스 도입관(105)의 직경이 작기 때문에, 도핑 가스(G2)의 유속이 빨라진다. 양호한 저항률의 면내 분포를 유지할 수 있는 정도의 도핑 가스(G2)의 유속을 실현하도록 도핑 가스 도입관(105)의 직경이 설정되어 있다.
또한, 도핑 가스 도입관(105)과 제2 가스 도입관(106)을 연결시킴으로써, 도핑 가스(G2)를 제1 원료 가스(G1)에 접촉시키는 타이밍이 지연된다. 이 HVPE 장치(100b)에서는, 영역(A)에서 도핑 가스(G2)를 제1 원료 가스(G1)에 노출시키는 시간을 단축하고 있다. 제2 원료 가스(G3)가 도핑 가스와의 반응성이 낮고, 또한 제1 원료 가스(G1)가 도핑 가스(G2)와의 반응성이 높은 가스인 경우에는, 도핑 가스(G2)가 제1 원료 가스(G1)와 반응하는 것을 억제할 수 있다. 그 때문에, 공급하는 실리콘 농도의 제어성을 높일 수 있다. 이 때문에, 도 10에 도시된 HVPE 장 치(100b)를 이용하여 III족 질화물 반도체 결정(12)을 성장시키는 것이 바람직하다. 특히, 도핑 가스에 사염화규소를 이용하는 경우에는, 도 10에 도시된 HVPE 장치(100b)가 적합하게 이용된다.
또한, 이 HVPE 장치(100b) 내에서 III족 질화물 반도체 결정(12)을 성장시키는 경우에는, 도핑 가스(G2)의 공급 속도를 250 cm/분 이상으로 하는 것이 매우 바람직하다. 이 경우, HVPE 장치(100b)에서 영역(A)을 800℃ 이상의 고온 영역으로 했을 때에, 영역(A)에서의 도핑 가스(G2)의 열분해를 억제할 수 있다.
또한, 본 변형예의 제조 방법은 제2 실시 형태뿐만 아니라 제1 실시 형태 및 그 변형예에도 적용할 수 있다.
이상 설명한 바와 같이, 본 실시 형태 및 그 변형예에서는, 실리콘을 도핑할 때에, 도핑 가스가 분해되는 것을 방지하고, 또한, 도핑 가스가 다른 가스와의 반응의 영향을 작게 하는 조건으로서, 실리콘을 도핑한 III족 질화물 반도체 결정(12)을 성장시킬 때에, 사염화규소 가스가 도핑 가스로서 이용되며, 또한 III족 질화물 반도체 결정 기판(10)을 구성하는 III족 질화물 반도체 결정(12)의 성장 속도를 200 ㎛/h 이상 2000 ㎛/h 이하로 하고 있다. 사염화규소 가스는 실리콘을 도핑하기 위한 실란, 디실란, 트리클로로실란, 디클로로실란, 모노클로로실란 등의 다른 가스와 비교하여 그 가스 자체가 분해되기 어렵다. 그 때문에, 사염화규소 가스가 하지 기판(11)에 도달하기 전에 분해되어 실리콘이 하지 기판(11) 이외의 지점에 흡착되는 것을 방지할 수 있다.
또한, 사염화규소 가스가 III족 질화물 반도체 결정(12)의 제1 원료 가 스(G1) 및 캐리어 가스 등의 다른 가스와 반응하여 SixNy층이 생성된 경우라도, III족 질화물 반도체 결정(12)의 성장 속도를 예컨대 200 ㎛/h 이상으로 한다. 이에 따라, III족 질화물 반도체 결정(12)의 성장 표면에 미세한 SixNy층이 형성되더라도, SixNy층의 성장 속도보다도 III족 질화물 반도체 결정(12)의 성장 속도가 충분히 크기 때문에, III족 질화물 반도체 결정이 SixNy층을 메우도록 가로 방향으로도 성장한다. 이 때문에, SixNy층이 형성되는 영향을 억제할 수 있기 때문에, 사염화규소 가스의 농도를 제어함으로써, 도펀트인 실리콘의 농도의 제어가 용이해진다. 그 결과, 혼입되는 실리콘의 농도를 일정하게 제어하기 쉽다. 따라서, III족 질화물 반도체 결정의 저항률의 제어가 용이하기 때문에, 저항률을 저감할 수 있다.
이와 같이, 사염화규소 가스 중의 실리콘 농도의 제어가 용이하기 때문에, 사염화규소 가스를 하지 기판(11)에 고속으로 공급할 필요가 없다. 그 때문에, 적절한 유속으로 사염화규소 가스를 공급함으로써 제1 III족 질화물 반도체 결정을 성장시킬 수 있기 때문에, 도핑 가스로서의 염화규소 가스를 하지 기판에 균일하게 공급할 수 있다. 따라서, 성장시키는 III족 질화물 반도체 결정(12)의 저항률의 면내 분포가 악화되는 것을 방지할 수 있다.
이 때문에, 본 실시 형태에서의 III족 질화물 반도체 결정 기판은 저항률의 제어를 용이하게 함으로써 저항률이 낮아지고, 또한 저항률의 면내 분포의 악화가 방지된 III족 질화물 반도체 결정을 이용하고 있기 때문에, 저항률이 1×10-4 Ω cm 이상 0.1Ω cm 이하이며, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이고, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하를 얻을 수 있다.
(제3 실시 형태)
도 11을 참조하여 본 실시 형태에 있어서의 III족 질화물 반도체 결정 기판을 설명한다.
도 11에 도시된 바와 같이, 본 실시 형태에 있어서의 III족 질화물 반도체 결정 기판(20a)은 기본적으로는 도 1에 도시된 제1 실시 형태에서의 III족 질화물 반도체 결정 기판(10)과 동일하지만, 100 ㎛ 이상 1000 ㎛ 이하의 두께(D20a)를 갖고 있는 점에서만 상이하다.
III족 질화물 반도체 결정 기판(20a)의 두께(D20a)는 100 ㎛ 이상 1000 ㎛ 이하이며, 바람직하게는 60 ㎛ 이상 300 ㎛ 이하의 두께(D20a)를 갖고 있다. 두께(D20a)가 100 ㎛ 이상인 경우, 핸들링할 때에 균열이 발생하는 것이 방지된 III족 질화물 반도체 결정 기판(20a)을 얻을 수 있다. 두께(D20a)가 60 ㎛ 이상인 경우, 균열의 발생이 보다 방지된 III족 질화물 반도체 결정 기판(20a)을 얻을 수 있다. 한편, 두께(D20a)가 1000 ㎛ 이하인 경우, 디바이스에 적합하게 이용할 수 있고, III족 질화물 반도체 결정 기판(20a)의 1장당의 제조 비용을 저감할 수 있다. 두께(D20a)가 300 ㎛ 이하인 경우, III족 질화물 반도체 결정 기판(20a)의 1장당의 제조 비용을 보다 저감할 수 있다.
또한, 본 실시 형태의 「두께 방향의 저항률의 분포」는 이하의 방법에 의해 측정된 값이다. 구체적으로는, 임의의 두께에 있어서 주면(10a) 근방(1점) 및 주 면(10a)과 반대측 면(10b) 근방(1점)과의 합계 2점에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정한다. 이 2점의 저항률의 평균치를 산출한다. 2점의 각각의 저항률 중, (최대치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 하한치로 한다.
계속해서, 도 12를 참조하여 본 실시 형태에서의 III족 질화물 반도체 결정의 제조 방법에 대해서 설명한다.
도 12에 도시된 바와 같이, 우선, 전술한 제1 실시 형태에서의 III족 질화물 반도체 결정(12)의 성장 방법(단계 S1, S2)에 따라 III족 질화물 반도체 결정(12)을 성장시킨다. 다음에, 제1 실시 형태와 마찬가지로, 적어도 하지 기판(11)을 제거한다(단계 S3). 이에 따라, 제1 실시 형태에서의 III족 질화물 반도체 결정 기판(10)을 제조한다.
다음에, III족 질화물 반도체 결정(12)을 두께 방향으로 슬라이스 가공함으로써, 두께가 100 ㎛ 이상 1000 ㎛ 이하인 복수 장의 III족 질화물 반도체 결정(12)으로 이루어진 III족 질화물 반도체 결정 기판(20a∼20m)을 형성한다(단계 S4).
도 13에 도시된 바와 같이, III족 질화물 반도체 결정 기판(10)을 원하는 두께의 원하는 복수 장의 III족 질화물 반도체 결정 기판(20a∼20m)으로 가공한다. 슬라이스 가공하는 방법은 특별히 한정되지 않고, 예컨대 전착 다이아몬드 휠의 외주날을 갖는 슬라이서나 와이어톱 등을 이용하여 행한다.
(변형예)
도 14에 도시된 바와 같이, 본 변형예에서의 III족 질화물 반도체 결정 기판의 제조 방법은, 기본적으로는 제3 실시 형태에서의 III족 질화물 반도체 결정 기판의 제조 방법과 동일하지만, 공정의 순서가 다른 점에서만 상이하다.
구체적으로는, 제1 실시 형태와 마찬가지로 III족 질화물 반도체 결정 기판의 성장 방법을 실시함으로써, 하지 기판(11) 상에 III족 질화물 반도체 결정(12)을 성장시킨다. 다음에, III족 질화물 반도체 결정(12)을 두께 방향으로 슬라이스 가공함으로써, 두께가 100 ㎛ 이상 1000 ㎛ 이하인 복수 장의 III족 질화물 반도체 결정(12)으로 이루어진 III족 질화물 반도체 결정 기판(20a∼20m)을 형성한다(단계 S4). 이 결과, III족 질화물 반도체 결정(12)으로부터 적어도 하지 기판(11)이 제거된다(단계 S3). 즉, 하지 기판(11)을 제거하기 전에 III족 질화물 반도체 결정 기판(20a∼20m)을 슬라이스 가공하고 있다.
또한, 이 이외의 III족 질화물 반도체 결정 기판(20a)의 구성 및 제조 방법은 제1 실시 형태에서의 III족 질화물 반도체 결정 기판(10)의 구성 및 III족 질화물 반도체 결정 기판(10)의 제조 방법의 구성과 동일하기 때문에, 동일한 부재에는 동일한 부호를 붙이고, 그 설명은 반복하지 않는다.
또한, 본 실시 형태 및 변형예는 제1 실시 형태뿐만 아니라 제1 실시 형태의 변형예, 제2 실시 형태 및 그 변형예에도 적용할 수 있다.
이상 설명한 바와 같이, 본 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정 기판(20a)은 상기 III족 질화물 반도체 결정 기판(20a)의 제조 방법에 의해 얻어지기 때문에, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하이다.
이와 같이, 본 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정 기판(20a)에 따르면, 불순물로서 실리콘을 포함하는 III족 질화물 반도체 결정 기판(20a)에서, 실리콘을 도핑할 때에, 도핑 가스가 분해되는 것을 방지하고, 또한, 도핑 가스가 다른 가스와의 반응 자체를 억제하거나 또는 반응의 영향을 작게 하는 조건으로 제조되어 있다. 이 때문에, 저항률의 제어를 쉽게 하여 저항률을 낮게 할 수 있고, 저항률의 면내 분포의 악화를 억제한 III족 질화물 반도체 결정 기판(20a∼20m)을 얻을 수 있다.
또한, 제1 실시 형태, 그 제1 변형예 및 제2 변형예, 제2 실시 형태 및 그 변형예에서는, III족 질화물 반도체 결정 기판(10, 20a)의 두께(D10, D20a) 및 직경(R)을 상기 범위로 하였지만, 본 발명의 III족 질화물 반도체 결정 기판(10)은 두께에 대해서는 특별히 한정되지 않는다. 또한, 제1 실시 형태, 그 제1 변형예 및 제2 변형예, 제2 실시 형태 및 그 변형예에서 설명한 III족 질화물 반도체 결정 기판(10)의 제조 방법에 특별히 한정되지 않는다.
또한, 두께 방향의 저항률의 분포의 측정하는 시료의 수는 III족 질화물 반도체 결정(12) 또는 III족 질화물 반도체 결정 기판(10)의 두께가 2 ㎜ 이상인 경우는 5점이고, III족 질화물 반도체 결정(12)의 두께가 2 ㎜ 미만인 경우는 2점이 다.
(제4 실시 형태)
도 15에 도시된 바와 같이, 본 실시 형태에서의 반도체 디바이스로서의 쇼트키 배리어 다이오드(Schottky Barrier Diode: SBD)는 제3 실시 형태에서의 III족 질화물 반도체 결정 기판(20a)과, 에피택셜층으로서의 드리프트층(31)과, 쇼트키 전극(32)과, 오믹 전극(33)을 구비하고 있다.
드리프트층(31)은 III족 질화물 반도체 결정 기판(20a) 상에 형성되어 있다. 쇼트키 전극(32)은 드리프트층(31) 상에 형성되어 있다. 오믹 전극(33)은 III족 질화물 반도체 결정 기판(20a)에 있어서 드리프트층(31)이 형성된 면과 반대측 면에 형성되어 있다.
또한, 본 실시 형태에서는, 제3 실시 형태의 III족 질화물 반도체 결정 기판(20a)을 구비한 쇼트키 배리어 다이오드를 설명하였지만, 제1 실시 형태 및 제2 실시 형태의 III족 질화물 반도체 결정 기판(10)을 구비하고 있어도 좋다.
또한, 본 실시 형태에서는, 반도체 디바이스의 일례로서 쇼트키 배리어 다이오드를 예를 들어 설명하였지만, 특별히 이것에 한정되지 않는다. 반도체 디바이스로서는, 예컨대 발광 다이오드, 레이저 다이오드 등의 광 디바이스, 쇼트키 배리어 다이오드, 정류기, 바이폴라 트랜지스터, 전계 효과 트랜지스터, HEMT(High Electron Mobility Transistor: 고전자 이동도 트랜지스터) 등의 전자 디바이스, 온도 센서, 압력 서, 방사선 센서, 가시-자외광 검출기 등의 반도체 센서, SAW(Surface Acoustic Wave Device: 표면 탄성파 소자), 진동자, 공진자, 발진기, MEMS 부품, 압전 엑추에이터 등을 들 수 있다.
이상 설명한 바와 같이, 본 실시 형태에서의 반도체 디바이스의 일례 인 쇼트키 배리어 다이오드(30)는 제3 실시 형태에서의 III족 질화물 반도체 결정 기판(20a)을 구비하고 있다. 전술한 제1 실시 형태 내지 제3 실시 형태 및 그 변형예에서의 III족 질화물 반도체 결정 기판(10, 20a∼20m)은 저항률을 낮게 할 수 있고, 저항률의 면내 분포의 악화를 방지할 수 있다. 저항률의 면내 분포가 억제된 III족 질화물 반도체 결정 기판(10, 20a∼20m)을 이용하고 있으므로, 특성의 편차를 억제할 수 있기 때문에, 수율을 향상시킬 수 있다. 또한, 낮은 저항률을 갖는 III족 질화물 반도체 결정 기판(10, 20a∼20m)을 이용하고 있기 때문에, 낮은 온저항, 고내압 등의 특성을 향상시킬 수 있다.
[제1 실시예]
본 실시예에서는, 본 발명의 III족 질화물 반도체 결정 기판을 제조하기 위한 조건에 대해서 조사하였다. 구체적으로는, 제3 실시 형태에 따라 시료 1∼18의 III족 질화물 반도체 결정 기판을 제조하여 그 저항률, 직경 방향 및 두께 방향의 저항률의 분포, 실리콘의 농도를 측정하고, 표면 상태를 관찰하였다.
(시료 1∼18)
우선, 105 ㎜의 직경 및 400 ㎛의 두께를 갖는 질화갈륨으로 이루어진 하지 기판(11)을 준비하였다(단계 S1). 하지 기판(11)의 주면은 (0001)면으로 하였다.
다음에, 기상 성장법으로서 HVPE법에 의해 하지 기판(11) 상에 하기 표 1에 기재한 도핑 가스를 이용하여 실리콘을 도핑한 III족 질화물 반도체 결정으로서 질 화갈륨 결정을 성장시켰다(단계 S2).
단계 S2에서는, 도 5에 도시된 HVPE 장치(100a)를 이용하여 질화갈륨 결정을 성장시켰다. 제1 원료 가스(G1)로서 암모니아 가스를 준비하고, 제2 원료 가스(G3)로서 염화수소 가스를 준비하며, 도핑 가스(G2)로서 사불화규소 가스를 준비하고, 캐리어 가스로서 순도가 99.999% 이상인 수소를 준비하였다. 제1 가스 도입관(104), 제2 가스 도입관(106) 및 도핑 가스 도입관(105)의 각각으로부터, 캐리어 가스를 반응관(110)의 내부로 도입하고, 히터(109)의 온도를 1100℃로 상승시켰다. 그 후, 소스 보트(107)에 갈륨을 공급하고, 소스 보트(107)를 가열하였다.
제2 가스 도입관(106)으로부터 공급되는 염화수소 가스와 소스 보트(107)의 갈륨을 Ga+HCl→GaCl+1/2H2와 같이 반응시킴으로써, 반응 가스(G7)로서 GaCl(염화갈륨) 가스를 생성하였다.
계속해서, 제1 가스 도입관(104)으로부터 공급되는 제1 원료 가스(G1)로서 암모니아 가스와, 염화갈륨 가스를 하지 기판(11)의 질화갈륨 결정을 성장시키는 표면에 닿도록 캐리어 가스와 함께 흐르게 하여 그 표면 상에서 GaCl+NH3→GaN+HCl+H2와 같이 반응시켰다.
질화갈륨 결정을 성장시키는 조건으로서, 질화갈륨 결정의 성장 속도, 도핑 가스의 공급 분압 및 도핑 가스의 유속은 하기의 표 1에 기재한 바와 같이 하였다. 이에 따라, 105 ㎜의 직경 및 10 ㎜의 두께를 갖는 질화갈륨 결정으로 이루어진 III족 질화물 반도체 결정(12)을 성장시켰다.
다음에, 이 III족 질화물 반도체 결정(12)으로서의 질화갈륨 결정으로부터 하지 기판을 제거하고(단계 S3), 두께 방향으로 더 슬라이스 가공하였다(단계 S4). 그 후, 연삭, 연마 및 드라이 에칭 등의 가공 공정을 실시하여 변질층을 제거하였다. 이에 따라, 100 ㎜의 직경 및 400 ㎛의 두께를 갖는 질화갈륨 결정으로 이루어진 13장의 III족 질화물 반도체 결정 기판을 얻을 수 있었다. 이 13장의 III족 질화물 반도체 결정 기판 중, 두께 방향에 있어서 중앙에 위치하는 III족 질화물 반도체 결정 기판[도 13에 있어서 III족 질화물 반도체 결정 기판(20g)]을 시료 1∼18의 III족 질화물 반도체 결정 기판으로 하였다.
(측정 방법)
시료 1∼18의 질화갈륨 결정 기판에 대해서 저항률, 직경 방향의 저항률의 분포, 두께 방향의 저항률의 분포 및 실리콘 농도를 각각 이하의 방법에 의해 측정하였다. 그 결과를 표 1에 나타낸다.
시료 1∼18의 III족 질화물 반도체 결정 기판의 주면에 대해서, 표면을 경면 연마한 후에, 드라이 에칭 처리에 의해 연마에 따른 손상층을 제거하였다. 그리고, 어떤 직경에 있어서의 중앙 근방(1점), 양단 근방(2점) 및 중앙과 양단 사이의 중앙 근방(2점)과, 이 직경에 직교하는 직경에 있어서 양단 근방(2점) 및 양단과 중앙과의 사이의 중앙 근방(2점)과의 합계 9점을, 실온에서 각각 4탐침법에 의해 저항률을 측정하였다. 9점의 평균치를 저항률로 하였다. 또한, (최대치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 직경 방향의 저항률의 분포의 하한치로 하였다. 표 1에 있어서, 예컨대 「<±22」란 -22% 이상 22% 이하의 범위를 나타낸다.
또한, 두께 방향의 저항률의 분포는 이하의 방법에 의해 측정된 값이다. 전술한 방법과 마찬가지로, III족 질화물 반도체 결정 기판의 표면 및 이면에 대해서 표면 연마 및 드라이 에칭을 행하였다. 그리고, 주면 근방(1점) 및 주면과 반대측 면 근방(1점)의 합계 2점(즉, 표면 및 이면의 2점)에 있어서, 실온에서 4탐침법에 의해 각각 저항률을 측정하였다. 그리고, 이 2점의 저항률의 평균치를 산출하였다. 또한, 2점의 각각의 저항률 중, (최대치-평균치)/평균치로 구할 수 있는 값을 두께 방향의 저항률 분포의 상한치로 하고, (최소치-평균치)/평균치로 구할 수 있는 값을 두께 방향의 저항률 분포의 하한치로 하였다. 표 1에 있어서, 예컨대 「<±13」이란 -13% 이상 13% 이하의 범위를 나타낸다.
또한, 실리콘의 농도는 저항률의 측정에 이용한 9점의 측정용 시료에 대해서, 사방 5 ㎜로 절단하고, 이 절단한 측정용 시료를 SIMS에 의해 실리콘의 농도를 측정하며, 그 평균치를 실리콘 농도의 평균치로 하였다.
또한, 시료 1∼18에서의 질화갈륨 결정 기판 주면의 표면 상태를 노말스키 현미경에 의해 관찰하였다.
Figure 112008079750459-PAT00001
(측정 결과)
표 1에 나타낸 바와 같이, 사불화규소 가스를 도핑 가스로서 이용하여 질화갈륨 결정을 성장시킨 시료 1∼5의 질화갈륨 결정 기판은 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하로 낮고, 직경 방향의 저항률의 분포가 -17% 이상 17% 이하로 편차가 낮으며, 두께 방향의 저항률의 분포가 -9% 이상 9% 이하로 편차가 낮고, 실리콘의 농도는 5×1016 cm-3 이상 5×1020 cm-3 이하로 높은 값이었다.
또한, 사염화규소 가스를 도핑 가스로서 이용하고, 또한 성장 속도를 200(㎛/h) 이상 2000(㎛/h) 이하로 질화갈륨 결정을 성장시킨 시료 6∼12의 질화갈륨 결정 기판은 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하로 낮고, 직경 방향의 저항률의 분포가 -27% 이상 27% 이하로 편차가 낮으며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하로 편차가 낮고, 실리콘의 농도는 5×1016 cm-3 이상 5×1020 cm-3 이하로 높은 값이었다.
또한, 시료 1∼12의 질화갈륨 결정 기판을 제조하기 위한 질화갈륨 결정은 성장 표면에 큰 요철이 거의 형성되지 않고 평탄하며, 피트의 발생도 없고, 또한 단결정이었다.
한편, 디클로로실란을 도핑 가스로서 이용한 시료 13∼16은 저항률이 0.1 Ω cm를 초과하는 높은 값이 되었다.
시료 13의 질화갈륨의 성장 속도와 시료 2의 질화갈륨 결정의 성장 속도는 동일하며, 또한 시료 13의 도핑 가스의 분압 및 유속과 시료 2의 도핑 가스의 분압 및 유속은 동일하였기 때문에, 성장시키는 질화갈륨 결정 중인 저항률 및 실리콘 농도는 이론적으로는 동일하다. 그러나, 디클로로실란을 도핑 가스로서 이용한 시료 13의 질화갈륨 결정 기판의 저항률은 시료 2보다도 높고, 또한 실리콘 농도는 시료 2보다도 낮았다. 이 결과로부터, 디클로로실란을 도핑 가스로서 이용하면, 디클로로실란이 분해되는 것이나 다른 가스와 반응함으로써, 성장시키는 질화갈륨 결정에 도펀트로서의 실리콘이 충분히 혼입되지 않은 것을 알 수 있었다.
마찬가지로, 시료 14의 질화갈륨의 성장 속도와 시료 10의 질화갈륨 결정의 성장 속도는 동일하며, 또한 시료 14의 도핑 가스의 분압 및 유속과 시료 10의 도핑 가스의 분압 및 유속은 동일하였기 때문에, 성장시키는 질화갈륨 결정 중의 저항률 및 실리콘 농도는 이론적으로는 동일하다. 그러나, 디클로로실란을 도핑 가스로서 이용한 시료 14의 질화갈륨 결정 기판의 저항률은 시료 10보다도 3자릿수 이상 높고, 또한 실리콘 농도는 시료 10보다도 낮았다.
또한, 디클로로실란을 도핑 가스로서 이용하고, 저항률을 저감시키기 위해서 도핑 가스의 유속을 1500 cm/분으로 증가한 시료 16은 저항률은 0.013 Ω·cm로 저감되었지만, 공급된 도핑 가스의 농도 분포가 악화하였기 때문에, 직경 방향 및 두께 방향의 저항률의 분포가 크고, 면내의 저항률의 편차가 컸다.
또한, 사염화규소를 도핑 가스로서 이용하고, 성장 속도를 100 ㎛/h로 한 시료 17은 SixNy의 성장 속도가 질화갈륨의 성장보다도 지배적이게 되었기 때문에, SixNy가 성장하게 되어 성장 표면에 요철이 발생하고, 피트도 생기며, 다결정이 되어 이상 성장하였다. 그 때문에, 저항률, 실리콘 농도 및 저항률의 분포의 측정은 불가능하였다.
또한, 사염화규소를 도핑 가스로서 이용하고, 성장 속도를 3000 ㎛/h로 한 시료 18은 질화갈륨의 성장 속도가 지나치게 빠르기 때문에, 표면에 요철이 발생하고, 피트도 생기며, 다결정도 나타나 이상(異常) 성장하였다. 그 때문에, 저항률, 실리콘 농도 및 저항률의 분포의 측정은 불가능하였다.
이상으로부터, 본 실시예에 따르면, 사불화규소 가스를 도핑으로서 이용하는 경우 또는 사염화규소 가스를 도핑 가스로서 이용하고, 또한 성장 속도를 200(㎛/h) 이상 2000(㎛/h) 이하로 하는 경우에는, 저항률을 용이하게 제어할 수 있고, 저항률의 면내 분포의 악화를 방지할 수 있기 때문에, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이며, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이고, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 III족 질화물 반도체 결정 기판을 얻을 수 있는 것을 확인할 수 있었다.
여기서, 본 실시예에서는, III족 질화물 반도체 결정으로서 질화갈륨 결정을 성장시켰지만, 이 이외의 III족 질화물 반도체 결정[B(붕소), Al(알루미늄), Ga(갈륨), In(인듐) 및 TI(탈륨)의 III족 원소 중 적어도 1종의 원소를 함유하는 III족 질화물 반도체 결정]을 성장시킨 경우에도, 동일한 결과를 갖는 것을 확인하였다.
[제2 실시예]
본 실시예에서는, 본 발명의 III족 질화물 반도체 결정 기판을 이용하여 제조된 반도체 디바이스의 특성 및 수율을 향상시키는 효과에 대해서 조사하였다. 구체적으로는, 시료 1∼5, 13∼16의 III족 질화물 반도체 결정 기판을 이용하여 제4 실시 형태에서 설명한 도 15에 도시된 시료 19∼27의 쇼트키 배리어 다이오드를 제조하여, 그 기판 면저항, 특성 온저항 및 수율을 측정하였다.
(시료 19∼27)
우선, 시료 1∼5 및 시료 13∼16의 III족 질화물 반도체 결정 기판(20a)을 준비하였다. 다음에, 각각의 III족 질화물 반도체 결정 기판(20a) 상에 MOCVD법에 의해 III족 원료로서 트리메틸갈륨(TMGa), V족 원료로서 암모니아(NH3), 도핑 가스로서 실란(SiH4)을 이용하고, 드리프트층(31)으로서 5 ㎛의 두께를 갖는 n형 GaN층을 형성하였다. 드리프트층(31)의 캐리어 농도는 5×1015 cm-3이었다.
다음에, III족 질화물 반도체 결정 기판(20a)과, 이 위에 형성된 드리프트층(31)을 구비한 에피택셜 웨이퍼를, 염산과 순수를 1:1로 혼합한 염산 수용액을 이용하여 실온에서 1분간 세정하였다.
다음에, III족 질화물 반도체 결정 기판(20a)의 이면측에 오믹 전극(33)을 형성하였다. 구체적으로는, 우선, 에피택셜 웨이퍼를, III족 질화물 반도체 결정 기판(20a)에서 드리프트층(31)이 형성된 면과 반대측 이면을 유기 용매로 세정하였다. 그 후, 20 ㎚의 Ti(티탄), 100 ㎚의 Al, 20 ㎚의 Ti 및 300 ㎚의 Au(금)가 이 순서로 이면측에 적층되도록 EB 증착법(전자선 증착법)에 의해 형성하였다. 이 적층한 금속막을 형성한 후에, 600℃에서 1분간 합금화를 행하였다. 이에 따라, 평면 형상에 있어서 700 ㎛의 직경을 갖는 원형의 오믹 전극(33)이 형성되었다.
다음에, 드리프트층(31) 상에 쇼트키 전극(32)을 형성하였다. 쇼트키 전극(32)은 500 ㎚의 Au로 이루어진 막을 저항 가열 증착법에 의해 형성하였다.
이상의 공정을 실시함으로써, 시료 1∼5, 13∼16의 1장의 III족 질화물 반도체 결정 기판으로부터, 각각, 시료 19∼27의 36장의 쇼트키 배리어 다이오드를 제작하였다. 1장의 쇼트키 배리어 다이오드는 사방 1 ㎜의 평면 형상과, 400 ㎛의 두께를 갖고 있었다. 또한, 이 반도체 디바이스는 특성 온저항과 내압과의 트레이드오프가 최량이 되도록 쇼트키 배리어 다이오드의 파라미터를 제어하였다.
(측정 방법)
시료 19∼27의 쇼트기 배리어 다이오드에 대해서, 기판 면저항, 특성 온저항, 특성 온저항 내의 기판 면저항의 비율, 특성 온저항의 면내 분포, 기판간의 특성 온저항 분포 및 수율을 측정하였다. 이들의 결과를 하기의 표 2에 기재한다.
구체적으로는, III족 질화물 반도체 결정 기판의 저항률을 4탐침법에 의해 측정하고, 이하의 식에 의해 기판 면저항을 구하였다.
기판 면저항(mΩ·cm2)=저항률×두께
또한, 이하의 식으로부터 특성 온저항이 표시된다.
특성 온저항(mΩ·cm2)=기판 면저항＋드리프트 면저항＋전극 면저항 드리프트 면저항
여기서, 특성 온저항은 쇼트키 배리어 다이오드의 I-V(전류-전압) 특성으로부터 측정하고, 기판 면저항은 미리 4탐침 측정에 의해 측정하며, 전극 면저항은 TLM(Transmission Line Model)법에 의해 측정하였다. 이것으로부터, 드리프트 면저항도 구할 수 있다. 또한, 여기서는 드리프트 면저항을 0.2(mΩ·cm2), 전극 면저항을 0.05(mΩ·cm2)로 하였다.
또한, 특성 온저항 내의 기판 면저항의 비율은 기판 면저항을 특성 온저항으로 제산한 값(%)으로 하였다.
또한, 특성 온저항의 면내 분포는 면내에 제작한 쇼트키 배리어 다이오드의 각 I-V 특성으로부터 측정하였다.
또한, 기판간의 특성 온저항 분포는 각 기판의 면내 분포의 평균치로부터, 기판간의 특성 온저항 분포를 측정하였다.
또한, 수율은 36장의 쇼트키 배리어 다이오드의 제조에 있어서, 특성 온저항의 목표치로부터 10% 이내의 특성을 갖는 비율(%)을 구하였다.
Figure 112008079750459-PAT00002
(측정 결과)
표 2에 나타낸 바와 같이, 본 발명의 III족 질화물 반도체 결정 기판을 이용하여 제조된 시료 19∼23의 쇼트키 배리어 다이오드는 비교예의 III족 질화물 반도체 결정 기판을 이용하여 제조된 쇼트키 배리어 다이오드보다 특성 온저항이 4.25 Ω·cm2 이하로 낮았다.
또한, 이용한 III족 질화물 반도체 결정 기판의 저항률이 낮을수록 특성 온저항이 저감하고, 또한 특성 온저항 내의 기판 면저항의 비율도 저감하였다. 이것으로부터, III족 질화물 반도체 결정 기판의 저항률을 저감시킴으로써, 특성 온저항을 저감할 수 있고, 또한 저항률 분포가 반도체 디바이스 특성에 부여하는 영향도 작아지는 것을 알 수 있었다.
또한, 특성 온저항의 면내 분포 및 기판간의 특성 온저항 분포에 대해서도 시료 19∼23의 쇼트키 배리어 다이오드는 시료 24∼27보다도 낮기 때문에, 수율이 92% 이상으로 높았다.
특히, 저항률이 1×10-3 Ω cm이고, 직경 방향의 저항률의 분포가 -17% 이상 17% 이하이며, 두께 방향의 저항률의 분포가 -8% 이상 8% 이하인 시료 4의 III족 질화물 반도체 결정 기판을 이용한 시료 22 및 저항률이 1×10-4 Ω cm이고, 직경 방향의 저항률의 분포가 -17% 이상 17% 이하이며, 두께 방향의 저항률의 분포가 -9% 이상 9% 이하인 시료 5의 III족 질화물 반도체 결정 기판을 이용한 시료 23은 특성 온저항을 O.29 Ω·cm2 이하로 크게 저감할 수 있고, 또한 수율을 100%로까지 향상시킬 수 있었다.
한편, 저항률이 0.1 Ω cm를 초과하고 있던 시료 13∼15의 III족 질화물 반도체 결정 기판을 이용하여 제조된 시료 24∼26의 쇼트키 배리어 다이오드는 특성 온저항이 매우 높았다.
또한, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하의 범위 밖이고, 또한 두께 방향의 저항률의 분포가 -16% 이상 16% 이하의 범위 밖인 시료 16을 이용하여 제조된 시료 27의 쇼트키 배리어 다이오드는 수율이 매우 나빴다.
이상으로부터, 본 실시예에 따르면, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 III족 질화물 반도체 결정 기판을 이용하여 제조된 반도체 디바이스는 변동이 억제된 낮은 특성 온저항을 얻을 수 있고, 수율을 향상시킬 수 있는 것을 확인할 수 있었다.
[제3 실시예]
본 실시예에서는, 본 발명의 III족 질화물 반도체 결정 기판을 이용하여 제조된 반도체 디바이스의 특성을 향상시키는 효과에 대해서 조사하였다. 구체적으로는, 제2 실시예에서 제조한 시료 20∼23의 쇼트키 배리어 다이오드의 온저항 및 내압을 측정하였다.
또한, 시료 20∼23에 대해서, 내압에 관해서 측정하였다. 구체적으로는, 역방향으로 전압을 인가하여 전류와 전압과의 특성을 측정하고, 역방향 전압의 증가에 따라 누설 전류가 증대하는 값을 역방향 전압으로 하였다. 이 결과를 도 16에 나타낸다.
도 16 중, 종축은 특성 온저항(단위: Ω·cm2)을 나타내고, 횡축은 내압(단위: V)을 나타낸다. 또한, 도 16에서, GaN-limit, SiC-limit 및 Si-limit란, 각각의 재료에 있어서 현재 표준으로 되어 있는 이론 한계치를 나타낸다. 구체적으로는, 도 17에 도시된 바와 같이, 드리프트층의 드리프트 저항에 대하여, 기판 저항, 전극 저항 등 다른 저항 성분이 무시할 수 있을 정도로 작은 경우에는, 온저항이 이론 한계치가 되기 때문에, 이 때의 온저항을 각각의 이론 한계치로 하고 있다(예컨대, (11) M, Razeghi and M. Henini, Optoelectronic Device: III Nitrides(Elsevir, Oxford, 2004), Chapter12).
(측정 결과)
도 16에 도시된 바와 같이, 본 발명예의 시료 2∼5의 III족 질화물 반도체 결정 기판을 이용하여 제조한 쇼트키 배리어 다이오드는 특성 온저항이 낮고, 또한 600 V의 높은 내압을 유지하고 있었다.
이상으로부터, 본 실시예에 따르면, 저항률이 1×10-4 Ω cm 이상 0.1 Ω cm 이하이고, 직경 방향의 저항률의 분포가 -30% 이상 30% 이하이며, 두께 방향의 저항률의 분포가 -16% 이상 16% 이하인 III족 질화물 반도체 결정 기판을 이용하여 제조된 쇼트키 배리어 다이오드는, 낮은 특성 온저항 및 높은 내압을 유지할 수 있는 등 특성을 향상시킬 수 있는 것을 확인할 수 있었다.
이번에 개시된 실시 형태 및 실시예는 모든 점에서 예시로서 제한적인 것이 아니다고 생각되어야 한다. 본 발명의 범위는 상기한 실시 형태가 아니라 특허청구범위에 의해 나타낼 수 있으며, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
도 1은 본 발명의 제1 실시 형태에서의 질화갈륨 결정 기판을 도시한 개략 사시도이다.
도 2는 본 발명의 제1 실시 형태에서의 질화갈륨 결정 기판을 도시한 개략 평면도이다.
도 3은 본 발명의 제1 실시 형태에서의 III족 질화물 반도체 결정의 제조 방법을 도시한 흐름도이다.
도 4는 본 발명의 제1 실시 형태에서의 III족 질화물 반도체 결정을 성장시킨 상태를 도시한 모식도이다.
도 5는 본 발명의 제1 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법에 이용하는 HVPE 장치를 도시한 개략도이다.
도 6은 본 발명의 제1 실시 형태에서의 적어도 하지 기판을 제거한 상태를 도시한 모식도이다.
도 7은 본 발명의 제1 실시 형태의 제1 변형예에서의 III족 질화물 반도체 결정을 성장시킨 상태를 도시한 모식도이다.
도 8은 본 발명의 제1 실시 형태의 제1 변형예에서의 적어도 하지 기판을 제거한 상태를 도시한 모식도이다.
도 9는 본 발명의 제1 실시 형태의 제2 변형예에서의 적어도 하지 기판을 제거한 상태를 도시한 모식도이다.
도 10은 본 발명의 제2 실시 형태에서의 III족 질화물 반도체 결정의 성장 방법에 이용하는 다른 HVPE 장치를 도시한 개략도이다.
도 11은 본 발명의 제3 실시 형태에서의 III족 질화물 반도체 결정 기판을 도시한 개략 사시도이다.
도 12는 본 발명의 제3 실시 형태에서의 III족 질화물 반도체 결정 기판의 제조 방법을 도시한 흐름도이다.
도 13은 본 발명의 제3 실시 형태에서의 슬라이스 가공하는 상태를 도시한 모식도이다.
도 14는 본 발명의 제3 실시 형태의 변형예에서의 III족 질화물 반도체 결정 기판의 제조 방법을 도시한 모식도이다.
도 15는 본 발명의 제4 실시 형태에서의 반도체 디바이스를 도시한 개략 단면도이다.
도 16은 제3 실시예에서의 시료 20∼23의 쇼트키 배리어 다이오드의 특성 온저항과 역방향 내압과의 관계를 도시한 도면이다.
도 17은 제3 실시예에서 이론 한계치를 설명하기 위한 도면이다.

Claims (13)

  1. 25 ㎜ 이상 160 ㎜ 이하의 직경을 갖는 III족 질화물 반도체 결정 기판(10, 20a∼20m)으로서,
    저항률은 1×10-4 cm 이상 0.1 Ω cm 이하이고,
    직경 방향의 저항률의 분포는 -30% 이상 30% 이하이며,
    두께 방향의 저항률의 분포는 -l6% 이상 16% 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  2. 제1항에 있어서, 직경 방향의 저항률의 분포는 -20% 이상 20% 이하이고,
    두께 방향의 저항률의 분포는 -10% 이상 10% 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  3. 제1항에 있어서, 2 ㎜ 이상 160 ㎜ 이하의 두께를 갖는 III족 질화물 반도체 결정 기판(10).
  4. 제1항에 있어서, 100 ㎛ 이상 1000 ㎛ 이하의 두께를 갖는 III족 질화물 반도체 결정 기판(20a∼20m).
  5. 제1항에 있어서, 저항률은 1×10-3 Ω cm 이상 8×10-3 Ω cm 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  6. 제1항에 있어서, 실리콘의 농도는 5×1016 cm-3 이상 5×1020 cm-3 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  7. 제1항에 있어서, 실리콘의 농도는 3×1018 cm-3 이상 5×1019 cm-3 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  8. 제1항에 있어서, 전위 밀도는 1×107 cm-2 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  9. 제1항에 있어서, 주면(10a)은 (0001)면, (1-100)면, (11-20)면 및 (11-22)면 중 어느 하나의 면에 대하여 -5도 이상 5도 이하의 각도를 갖는 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  10. 제1항에 있어서, X선 회절에서의 로킹 커브의 반치폭은 10 arcsec 이상 500 arcsec 이하인 것인 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  11. 제1항에 있어서, AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, x+y≤1) 결정으로 이루어진 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  12. 제1항에 있어서, 질화갈륨 결정으로 이루어진 III족 질화물 반도체 결정 기판(10, 20a∼20m).
  13. 제1항에 기재한 III족 질화물 반도체 결정 기판(10, 20a∼20m)과, 상기 III족 질화물 반도체 결정 기판(10, 20a∼20m) 상에 형성된 에피택셜층(31)을 구비한 반도체 디바이스.
KR1020080115148A 2007-11-20 2008-11-19 Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스 KR101444954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007300460A JP5018423B2 (ja) 2007-11-20 2007-11-20 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JPJP-P-2007-300460 2007-11-20

Publications (2)

Publication Number Publication Date
KR20090052288A true KR20090052288A (ko) 2009-05-25
KR101444954B1 KR101444954B1 (ko) 2014-09-26

Family

ID=40456253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115148A KR101444954B1 (ko) 2007-11-20 2008-11-19 Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스

Country Status (7)

Country Link
US (2) US8698282B2 (ko)
EP (1) EP2065491B1 (ko)
JP (1) JP5018423B2 (ko)
KR (1) KR101444954B1 (ko)
CN (1) CN101442030B (ko)
RU (1) RU2008145802A (ko)
TW (1) TWI429797B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
JP5045955B2 (ja) * 2009-04-13 2012-10-10 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板
JP5251893B2 (ja) * 2010-01-21 2013-07-31 日立電線株式会社 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法
JP2011199187A (ja) * 2010-03-23 2011-10-06 Hitachi Cable Ltd 窒化ガリウム系半導体ダイオード
JP2011213557A (ja) * 2010-04-01 2011-10-27 Hitachi Cable Ltd 導電性ｉｉｉ族窒化物単結晶基板の製造方法
JP2012012292A (ja) * 2010-05-31 2012-01-19 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法、および該製造方法により得られるｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板
JP5921089B2 (ja) * 2011-06-01 2016-05-24 三菱電機株式会社 エピタキシャルウエハの製造方法及び半導体装置の製造方法
CN103361735B (zh) * 2012-03-26 2017-07-28 北京通美晶体技术有限公司 一种iiia‑va族半导体单晶衬底及其制备方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
EP2908330B1 (en) 2012-10-12 2021-05-19 Sumitomo Electric Industries, Ltd. Group iii nitride composite substrate, manufacturing method therefor, and group iii nitride semiconductor device manufacturing method
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
WO2014153734A1 (en) * 2013-03-27 2014-10-02 Beijing Tongmei Xtal Technology Co., Ltd. Controllable oxygen concentration in semiconductor substrate
JP5818853B2 (ja) 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP6176069B2 (ja) 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6688109B2 (ja) * 2016-02-25 2020-04-28 日本碍子株式会社 面発光素子、外部共振器型垂直面発光レーザー、および面発光素子の製造方法
DE102016111234B4 (de) * 2016-06-20 2018-01-25 Heraeus Noblelight Gmbh Vorrichtung für die thermische Behandlung eines Substrats sowie Trägerhorde und Substrat-Trägerelement dafür
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
WO2019058484A1 (ja) * 2017-09-21 2019-03-28 住友電気工業株式会社 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
WO2019140445A2 (en) * 2018-01-15 2019-07-18 Alliance For Sustainable Energy, Llc Hydride enhanced growth rates in hydride vapor phase epitaxy
JP7141849B2 (ja) 2018-05-16 2022-09-26 株式会社サイオクス 窒化物結晶基板および窒化物結晶基板の製造方法
WO2020036047A1 (ja) * 2018-08-17 2020-02-20 三菱ケミカル株式会社 ｎ型ＧａＮ結晶、ＧａＮウエハ、ならびに、ＧａＮ結晶、ＧａＮウエハおよび窒化物半導体デバイスの製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379770A (ja) 1989-08-19 1991-04-04 Semiconductor Energy Lab Co Ltd 窒化ホウ素の作製方法
JPH0379769A (ja) 1989-08-19 1991-04-04 Semiconductor Energy Lab Co Ltd 窒化ホウ素の作製方法
JP2623466B2 (ja) 1990-02-28 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
US6617235B2 (en) 1995-03-30 2003-09-09 Sumitomo Chemical Company, Limited Method of manufacturing Group III-V compound semiconductor
US7578582B2 (en) * 1997-07-15 2009-08-25 Silverbrook Research Pty Ltd Inkjet nozzle chamber holding two fluids
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3279528B2 (ja) 1998-09-07 2002-04-30 日本電気株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP2000138168A (ja) * 1998-10-29 2000-05-16 Shin Etsu Handotai Co Ltd 半導体ウェーハ及び気相成長装置
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3659101B2 (ja) 1999-12-13 2005-06-15 富士ゼロックス株式会社 窒化物半導体素子及びその製造方法
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
US7355114B2 (en) * 2001-03-19 2008-04-08 Shin-Etsu Handotai Co., Ltd. Solar cell and its manufacturing method
JP4734786B2 (ja) 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
US6835947B2 (en) * 2002-01-31 2004-12-28 Hewlett-Packard Development Company, L.P. Emitter and method of making
US7494904B2 (en) 2002-05-08 2009-02-24 Btu International, Inc. Plasma-assisted doping
US7786503B2 (en) 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
TWI240969B (en) * 2003-06-06 2005-10-01 Sanken Electric Co Ltd Nitride semiconductor device and method for manufacturing same
JP4423011B2 (ja) 2003-06-23 2010-03-03 日本碍子株式会社 高比抵抗ＧａＮ層を含む窒化物膜の製造方法
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP2005223243A (ja) 2004-02-09 2005-08-18 Hitachi Cable Ltd Ｉｉｉ族窒化物系半導体結晶の製造方法及びハイドライド気相成長装置
KR100541102B1 (ko) 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
JP4301564B2 (ja) * 2004-04-27 2009-07-22 株式会社山寿セラミックス 圧電性酸化物単結晶の帯電抑制処理方法、および帯電抑制処理装置
JP2005333090A (ja) * 2004-05-21 2005-12-02 Sumco Corp Ｐ型シリコンウェーハおよびその熱処理方法
JP4936653B2 (ja) * 2004-08-30 2012-05-23 京セラ株式会社 サファイア基板とそれを用いた発光装置
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4849296B2 (ja) 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
US7405430B2 (en) * 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
JP4529846B2 (ja) 2005-09-06 2010-08-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4720441B2 (ja) 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
JP4187175B2 (ja) 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
US7518216B2 (en) * 2006-03-20 2009-04-14 Sumitomo Electric Industries, Ltd. Gallium nitride baseplate, epitaxial substrate, and method of forming gallium nitride
JP5656401B2 (ja) 2006-05-08 2015-01-21 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎバルク結晶及び自立型ｉｉｉ−ｎ基板の製造方法、並びにｉｉｉ−ｎバルク結晶及び自立型ｉｉｉ−ｎ基板
US8853065B2 (en) 2006-05-16 2014-10-07 Cree, Inc. Methods for fabricating semiconductor devices having reduced implant contamination
US7772097B2 (en) * 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
JP2009126723A (ja) 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板
JP5045388B2 (ja) 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法

Also Published As

Publication number Publication date
US20090127662A1 (en) 2009-05-21
CN101442030A (zh) 2009-05-27
TW200946724A (en) 2009-11-16
CN101442030B (zh) 2012-08-08
EP2065491A2 (en) 2009-06-03
US20100164070A1 (en) 2010-07-01
JP5018423B2 (ja) 2012-09-05
EP2065491B1 (en) 2019-06-19
US8698282B2 (en) 2014-04-15
KR101444954B1 (ko) 2014-09-26
EP2065491A3 (en) 2009-06-10
JP2009126722A (ja) 2009-06-11
RU2008145802A (ru) 2010-05-27
TWI429797B (zh) 2014-03-11

Similar Documents

Publication Publication Date Title
KR101444954B1 (ko) Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
EP2063458A2 (en) Group III nitride semiconductor crystal growing method, group III nitride semiconductor crystal substrate fabrication method, and group III nitride semiconductor crystal substrate
CN1148810C (zh) 氮化镓单晶衬底及其制造方法
TW593800B (en) Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
KR101247476B1 (ko) 탄화규소 단결정 잉곳, 이것으로부터 얻어지는 기판 및 에피택셜 웨이퍼
KR101467579B1 (ko) Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
JP4714192B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
JP2008133151A (ja) 結晶成長方法、結晶基板、および半導体デバイス
US20210384336A1 (en) Gan crystal and substrate
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP2019048766A (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
TWI849096B (zh) GaN基板晶圓及GaN基板晶圓的製造方法
US11990335B2 (en) N-CO-doped semiconductor substrate
JP5440546B2 (ja) 結晶成長方法
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP5110117B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
TW202434766A (zh) 氮化鎵(GaN)基板
WO2010082358A1 (ja) 窒化ガリウム基板、窒化ガリウム基板の製造方法、及び半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee