[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20030009581A - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR20030009581A
KR20030009581A KR1020010041671A KR20010041671A KR20030009581A KR 20030009581 A KR20030009581 A KR 20030009581A KR 1020010041671 A KR1020010041671 A KR 1020010041671A KR 20010041671 A KR20010041671 A KR 20010041671A KR 20030009581 A KR20030009581 A KR 20030009581A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
display device
electrode
capacitor
Prior art date
Application number
KR1020010041671A
Other languages
English (en)
Other versions
KR100469342B1 (ko
Inventor
이준호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0041671A priority Critical patent/KR100469342B1/ko
Priority to DE10228519A priority patent/DE10228519B4/de
Priority to JP2002187639A priority patent/JP2003075871A/ja
Priority to TW091114415A priority patent/TW594304B/zh
Priority to CNB021403481A priority patent/CN1275083C/zh
Priority to US10/189,769 priority patent/US7511777B2/en
Publication of KR20030009581A publication Critical patent/KR20030009581A/ko
Application granted granted Critical
Publication of KR100469342B1 publication Critical patent/KR100469342B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 기생용량의 변화분을 보상할 수 있도록 스토리지 커패시터를 설계함으로써 화소내의 △Vp를 균일하게 하여 화상품질을 향상시키고자 하는 액정표시소자에 관한 것으로서, 특히 제 1 기판 상에 일렬로 형성되어 적어도 하나 이상의 제 1 보상패턴을 가지는 복수개의 게이트 배선과, 상기 게이트 배선에 교차배치되는 데이터 배선과, 상기 게이트 배선 상부의 소정부위에 형성되어 적어도 하나 이상의 제 2 보상패턴을 가지는 커패시터 전극과, 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와, 상기 박막트랜지스터와 연결되는 화소전극과, 상기 제 1 기판에 대향하는 제 2 기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.

Description

액정표시소자{Liquid Crystal Display Device}
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 패널 특성의 균일도를 향상시켜주기 위한 액정표시소자에 관한 것이다.
최근들어, 평판 디스플레이에 대한 연구가 활발한데, 그 중에서 액정표시소자는 콘트라스트(contrast) 비가 크고 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 장점 때문에, CRT(cathode ray tube)의 단점을 극복할 수 있는 대체수단으로써 점차 그 사용 영역이 확대되고 있다.
이와같은 액정표시소자는 화소전극에 전압을 걸어주고 차단하는 스위칭 소자와, 빛을 투과시키는 영역으로 액정층에 신호전압을 걸어주는 화소전극과, 레밸-쉬프트(Level-shift) 전압을 작게 하고 비선택 기간 동안에 화소정보를 유지해 주는 스토리지 커패시터가 있는 어레이 기판과, 상기 화소전극과의 전압 차이에 의해 액정층에 전압을 걸어주는 공통전극과, 색채를 표현하고 빛을 선택적으로 투과시키는 컬러필터층과, 액정 배열을 제어할 수 없는 부분의 빛을 차단하는 블랙 매트릭스가 있는 컬러필터 기판과, 상기 어레이 기판과 컬러필터 기판 사이에 형성된 액정층으로 구성된다.
구체적으로, 상기 스토리지 커패시터(storage capacitor)는 기생용량에 의한 화질저하를 방지하기 위해 대응하는 박막트랜지스터의 턴오프 구간에서 액정 커패시터에 충전된 전압을 유지시켜 주는 역할을 하는데, 커패시터 전극을 형성하는 방법에 따라 축적용량방식(storage on common)과 부가용량방식(storage on gate)이 있다. 전자의 방식은 스토리지 커패시터용 전극을 별도로 배선하여 공통전극과 연결하여 사용하는 방식이고, 후자의 방식은 (n-1)번째의 게이트 배선의 일부영역을 n번째 화소의 스토리지 커패시터용 전극으로 사용하는 방식이다.
이 중, 부가용량방식은 별도의 커패시터용 배선이 없기 때문에 개구율이 크고, 데이터 배선과 커패시터용 배선의 겹치는 부분이 없으므로 데이터 배선의 단선이 줄어 수율이 높다. 하지만, 화소의 전하를 기준으로 볼 때 완전한 도트-인버젼(dot-inversion), 컬럼-인버젼(column-inversion) 등이 구현되지 아니므로 상대적으로 화질이 떨어진다.
반대로, 축적용량방식은 별도의 커패시터용 배선을 형성하기 때문에 개구율은 낮아지지만, 화질이 선명해진다는 장점이 있다. 따라서, 저 개구율의 문제만 극복한다면 축적용량방식이 영상표시소자에는 더욱 적합하다.
이하, 첨부된 도면을 참조하여 종래 기술의 액정표시소자를 설명하면 다음과 같다.
도 1은 종래 기술에 의한 액정표시소자의 평면도이고, 도 2는 화소에 대한 등가회로도이다.
일반적인 스토리지 커패시터를 포함하는 액정표시소자는 제 1 기판 상에 일렬로 형성된 복수개의 게이트 배선(11)과, 상기 게이트 배선(11)을 포함한 전면에 형성된 게이트 절연막(미도시)과, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선(14)과, 상기 데이터 배선(14)과 동시에 형성되어 상기 게이트 배선(11) 상부의 소정 부위에 위치하는 커패시터 상부전극(14c)과, 상기 두 배선의 교차 지점에 배치된 스위칭 소자와, 상기 스위칭 소자를 포함한 전면에 소정 두께로 형성된 보호막(미도시)과, 상기 보호막을 제거한 제 1 ,제 2 콘택홀(17,18)을 통하여 상기 스위칭 소자 및 이웃하는 커패시터 전극과 연결되는 ITO재질의 화소전극(19)을 포함하는 어레이 기판을 구성요소로 한다.
이 때, 상기 게이트 배선의 소정 영역은 커패시터 하부전극 역할을 수행한다.
따라서, 커패시터 상부전극(14c)과 상기 커패시터 상부전극에 대향하는 게이트 배선(11)과, 상기 커패시터 상부전극과 게이트 배선 사이에 형성된 게이트 절연막은 스토리지 커패시터를 구성하여 액정에 충전된 전하를 유지시켜준다.
즉, 도 2에서와 같이 게이트 전극(G)과 소스/드레인 전극(S/D)이 겹치는 부분에서 기생 용량(capacitance)인 Cgs가 발생하는데, 이 기생 용량은 액정에 인가되는 교류전압에 대하여 직류 전압 오프셋(voltvage offset), 즉 △Vp를 유발시킨다. 이러한 직류 전압 오프셋은 액정표시소자에 있어서, 화면의 깜빡임(flicker), 이미지 고착(image sticking), 화면 밝기의 뷸균일성 등의 좋지 않은 효과를 일으키므로, 스토리지 커패시터를 설계하여 축적용량인 Cst를 도입함으로써 △Vp의 변화를 줄여 화질을 개선한다.
다만, 커패시터 전극의 면적을 크게 하면 축적용량이 증가하지만, 개구율이 떨어지므로 적정 수준의 면적을 유지하여야 한다.
그리고, 포토식각공정의 공정 오차에 의해 스위칭소자의 게이트 전극과 소스/드레인 전극이 겹치는 면적이 설계치보다 커질 수 있는데, 이로 인해 Cgs가 커져 균일한 △Vp를 얻을 수 없게 된다.
참고로, 도 2에서 설명하지 않은 D.L은 양극성을 띄는 신호전압이 인가되는 데이터 배선이고, G.L은 주사신호가 인가되는 게이트 배선이며, Clc는 화소전극과 공통전극(Vcom) 사이에 축적되는 전하용량이고, Cst는 커패시터 상부전극과 하부전극(Vst) 사이에 축적되는 전하용량이다.
한편, 상기 스위칭 소자는 상기 게이트 배선(11)에서 분기된 게이트 전극(11a)과, 상기 게이트 배선(11)을 포함한 전면에 형성된 게이트 절연막(미도시)과, 상기 게이트 전극(11a) 상부의 게이트 절연막 상에 형성된 독립된 섬모양의 반도체층(13)과, 상기 반도체층(13)의 양측 끝단에 형성된 소스/드레인 전극(14a/14b)으로 이루어지며, 특히, 상기 반도체층(13)으로서 비정질실리콘을 재료로 하는 비정질 박막트랜지스터(a-Si;TFT)가 주류를 이룬다.
이상의 패턴들이 형성된 어레이 기판에는 도시하지는 않았지만, 블랙 매트릭스와 R,G,B(red, green, blue)의 칼라필터층과 ITO 재질의 공통전극이 형성된 컬러필터기판을 대향 합착하고, 합착된 기판 사이의 수 μm의 공간에 액정을 주입함으로써 액정표시소자를 완성한다.
그러나, 상기와 같은 종래의 액정표시소자는 다음과 같은 문제점이 있다.
첫째, 기생용량을 제어하여 △Vp의 변화를 줄이고자 하는 노력이 계속되고 있지만, 완성 CD(critical dimension) 및 포토식각공정에서의 공정오차로 인한 상,하부층 패턴들간의 오정렬(mis-align)에 의해 기생용량의 내부편차가 존재하게 되고, 그로 인해 패널의 △Vp가 불균일해진다.
이러한 문제점은 대화면, 대면적 소자에서 더욱 두드러지게 나타나는데, 특히 화면의 밝기가 불균일해지거나 화상이 껌뻑거리는 현상이 발생하여 화상 품질이 최대 관건인 표시소자의 신뢰성을 크게 저하시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 자기-보상(self-compensation) 구조를 가지는 스토리지 커패시터를 설계함으로써 기생용량의 편차를 스스로 보상하여 화상품질을 향상시키고자 하는 액정표시소자를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 의한 액정표시소자의 평면도.
도 2는 화소에 대한 등가회로도.
도 3은 본 발명의 제 1 실시예에 의한 액정표시소자의 평면도.
도 4는 본 발명의 제 2 실시예에 의한 액정표시소자의 평면도.
도 5는 본 발명의 제 3 실시예에 의한 액정표시소자의 평면도.
도 6은 본 발명의 제 4 실시예에 의한 액정표시소자의 평면도.
도 7은 본 발명의 제 5 실시예에 의한 액정표시소자의 평면도.
도 8은 본 발명의 제 6 실시예에 의한 액정표시소자의 평면도.
*도면의 주요 부분에 대한 부호설명
21 : 게이트 배선 21a : 게이트 전극
23 : 반도체층 24 : 데이터 배선
24a : 소스영역 24b : 드레인 영역
24c : 커패시터 상부전극 27,28 : 제 1 ,제 2 콘택홀
29 : 화소전극 55,75 : 보상패턴
상기와 같은 목적을 달성하기 위한 액정표시소자는 제 1 기판 상에 일렬로 형성되어 적어도 하나 이상의 제 1 보상패턴을 가지는 복수개의 게이트 배선과, 상기 게이트 배선에 교차배치되는 데이터 배선과, 상기 게이트 배선 상부의 소정부위에 형성되어 적어도 하나 이상의 제 2 보상패턴을 가지는 커패시터 전극과, 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와, 상기 박막트랜지스터와 연결되는 화소전극과, 상기 제 1 기판에 대향하는 제 2 기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.
즉, 본발명은 포토공정의 오차에 의해 발생하는 기생용량(capacitance)의 변화분에 대해서 축적용량(storrage capacitance)이 자동으로 보상되는 구조를 적용하여 기생용량의 변동에 의한 패널 특성 및 화질 저하 현상을 향상시키고자 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자를 상세히 설명하면 다음과 같다.
도 3, 도 4, 도 5, 도 6,도 7 및 도 8은 각각 본 발명의 제 1 ,제 2 ,제 3 ,제 4 ,제 5 및 제 6 실시예에 의한 액정표시소자의 평면도이다.
본 발명의 제 1 실시예에 의한 액정표시소자는 서로 대향하는 어레이 기판 및 컬러필터 기판과, 상기 두 기판 사이에 형성된 액정층으로 구성되는데, 상기 컬러필터 기판 상에는 빛샘 방지를 위한 블랙매트릭스와, 블랙매트릭스 사이에 색상 구현을 위한 R,G,B(red, green, blue)의 컬러필터층과, 상기 컬러필터층 상의 ITO 재질의 공통전극이 형성되어 있고, 어레이 기판 상에는 일 방향으로 형성되어 제 1 보상패턴을 가지는 복수개의 게이트 배선(21)과, 상기 게이트 배선(21)을 포함한 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 형성된 게이트 절연막(미도시)과, 상기 게이트 배선(21)과 교차하여 화소영역을 정의하는 데이터 배선(24)과, 제 2 보상패턴을 가지면서 상기 게이트 배선(21) 상부의 소정 부위에 위치하는 커패시터 상부전극(24c)과, 상기 두 배선의 교차 지점에 배치된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 전면에 BCB, 아크릴 수지 등의 유기절연막 또는 실리콘산화물, 실리콘질화물 등의 무기절연막을 소정 두께로 증착하여 형성된 보호막(미도시)과, 상기 보호막을 제거하여 형성된 제 1 ,제 2 콘택홀(27,28)을 통하여 상기 박막트랜지스터 및 이웃하는 커패시터 상부전극(24c)과 연결되는 ITO(Indium Tin Oxide) 재질의 화소전극(29)이 형성되어 있다.
상기 게이트 배선(21) 및 데이터 배선(24)은 알루미늄(Al), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), Al 합금 등의 저저항의 금속을 스퍼터링(sputtering) 방법으로 증착하고 사진식각(photolithography) 방법으로 패터닝하여 형성되며, 상기 커패시터 상부전극(24c)은 상기 데이터 배선(24)과 동시에 형성된다.
여기서, 상기 박막트랜지스터는 일반적인 "I"자 형태로 게이트 배선(21)에서 분기된 게이트 전극(21a)과, 상기 게이트 배선(21)을 포함한 전면에 형성된 게이트 절연막(미도시)과, 상기 게이트 전극(21a) 상부의 게이트 절연막 상에 형성된 독립된 섬모양의 반도체층(23)과, 상기 반도체층(23)의 양측 끝단에서 상기 게이트 전극(21a)과 일부 오버랩되어 형성된 소스/드레인 전극(24a/24b)으로 이루어지는데, 이에 전압을 인가하면 상기 게이트 전극(21a)과 소스/드레인 전극(24a/24b)이 겹치는 부분에서 기생용량이 발생하여 액정에 충전된 전압을 강하시켜 화질을 떨어뜨린다.
이를 막기 위해서, 상기 게이트 배선(21)과 커패시터 상부전극(24c)과 그 사이의 절연막 즉, 게이트 절연막으로 이루어진 스토리지 커패시터를 더 설계하여 액정에 충전된 전하를 유지시켜준다.
다만, 포토식각공정에서 게이트 전극(21a)과 소스/드레인 전극(24a/24b)이 오정렬되어 기생용량이 증가 또는 감소할 수 있는데, 이와같이 증가 또는 감소한 기생용량을 보상하여 △Vp를 균일하게 하기 위해 커패시터 전극에 보상패턴을 형성한다.
상기 보상패턴은 게이트 배선에 구비된 제 1 보상패턴과 커패시터 상부전극에 구비된 제 2 보상패턴이 있으며, 상기 제 1 ,제 2 보상패턴은 그 일부가 오버랩된다. 그리고, 상기 제 1 보상패턴은 요철을 가지는 형태이고, 제 2 보상패턴은 상기 제 1 보상패턴보다 그 폭이 보다 큰 요철을 가지는 형태이며, 상기 제 1 ,제 2 보상패턴은 적어도 하나 이상의 요철 형태를 가지는 것으로 한다.
상기 스토리지 커패시터는 게이트 배선(21)의 소정 부위와 커패시터의 상부전극(24c)과 그 사이의 게이트 절연막(22)으로 이루어지며, 상기 게이트 배선(21)을 통해 인가된 전압과 데이터 배선(24)으로부터 커패시터 상부전극(24c)으로 인가된 전압에 의해 전하가 축적된다. 축적된 축적용량은 기생용량을 보상하여 화질을 향상시킨다.
즉, 기생용량(Cgs)은 하기의 수학식1에서처럼 액정의 전압강하(△Vp)에 가장 크게 영향을 미치는 항목으로서, 패널 특성 및 화질 특성과 아주 밀접한 관련을 가진다.
따라서, 각 화소내의 기생용량의 변화분이 불균일해지면 각 화소내에서의 △Vp가 달라져 플리커, 잔상 등의 화상불량이 발생할 수 있는데, 각 화소 내의 기생용량의 변화분을 보상하여 전 패널에서의 △Vp를 균일하게 해주기 위해 커패시터 전극에 보상패턴을 마련한다.
상기 보상패턴은 기생용량이 증가하면 스토리지 커패시터의 용량을 증가시키고 기생용량이 감소하면 스토리지 커패시터의 용량을 감소시키는 역할을 하므로 수학식 2에서와 같은 식이 유도된다.
참고로, 이와같이 게이트 배선의 일부영역을 스토리지 커패시터용 전극으로 사용하는 방식을 부가용량방식(storage on gate)이라 하며, 별도의 스토리지 전극을 형성하지 않아도 되므로 공정이 보다 간소해진다.
상기 보상패턴의 구조는 "I"자형 박막트랜지스터에서의 게이트 전극과 소스/드레인 전극의 오버랩 면적이, 층간 패턴들간의 죄우방향 쉬프트(shift)에 의한 오정렬에는 상당히 민감하지만 수직방향 쉬프트에 의한 오정렬에는 큰 변화가 없는 것을 감안하여 설계된 것이다.
한편, 본 발명에 의한 기술적 특징은 커패시터 상부전극(24c)을 데이터 배선(24)과 동시에 형성하여 화소전극(29)에 연결시킨 상기의 구조 이외에도, 도 4에서와 같이 커패시터 상부전극(39a)을 ITO재질의 화소전극(39)과 일체형으로 설계한 구조에도 적용 가능하다.
즉, 제 2 실시예에 의한 스토리지 커패시터는 제 1 보상패턴을 가지면서 커패시터 하부전극의 역할을 수행하는 게이트 배선(31)과, 상기 제 1 보상패턴에 그 일부가 오버랩된 제 2 보상패턴을 가지는 커패시터 상부전극(39a)과, 상기 게이트 배선(31)과 커패시터 상부전극(39a) 사이에 개재된 절연막(게이트 절연막 및 보호막의 적층막)으로 이루어져 기생용량의 변화분만큼 보상하여 △Vp의 변화분을 일정하게 유지시켜 준다.
이 때, 상기 제 1 보상패턴은 요철을 가지는 형태이고, 제 2 보상패턴은 상기 제 1 보상패턴보다 그 폭이 보다 큰 요철을 가지는 형태로 한다.
통상, 보상패턴의 개수는 도 3 및 도 4에서와 같이 하나로 하지만, 배선 선폭의 감소에 따른 저항 증가부분을 고려해서 도 5의 제 3 실시예에서와 같이, 여러개의 보상패턴(55)을 구성하여도 무방하다.
한편, 본 발명의 기술적 특징은 전술한 일반적인 "I"자형 TFT 이외에도 "L"자형, "U"자형 TFT에 적용 가능한데, 상기 "L"자형, "U"자형 TFT는 포토식각공정에서 발생하는 Cgs 오버랩 면적 변화율을 줄여 플리커나 잔상 현상을 억제하는 등 패널 특성에 있어서 많은 개선을 한 구조이다. 특히, "U"자형 TFT는 포토공정의 오차에 의한 상,하층간의 패턴 오정렬에 기인한 △Vp 변화를 상당부분 개선한 구조이다.
그러나, 이런 구조에 있어서도 근본적인 변화량에 대한 대책은 미흡한 실정으로, 본 발명을 적용하여 패턴 오정렬에 의한 각 화소내의 기생용량의 변화분을 충분히 보상하여 모든 화소내의 △Vp 변화를 일정하게 유지시켜준다.
다만, 보상패턴은 TFT내의 기생용량을 보상해 주기 위한 것으로 TFT의 채널(channel) 구조에 따라 그 패턴을 달리한다.
즉, "L"자형 TFT는 도 6에서와 같이, 게이트 배선(41)에 구비된 제 1 보상패턴을 요철 형태로 하고, 커패시터 상부전극(44c)에 구비된 제 2 보상패턴을 제 1 보상패턴보다 그 폭이 보다 작은 요철 형태로 하며, 상기 제 1 보상패턴과 제 2 보상패턴이 일부 오버랩되도록 한다.
이로써, 포토식각공정에서 소스/드레인 전극(44a/44b)이 좌측으로 쉬프트하여 Cgs가 증가하는 경우 커패시터 전극의 대향면적 역시 증가하여 Cst가 증가하도록 한다.
그리고, "U"자형 TFT는 게이트 배선에 구비된 제 1 보상패턴을 U자 형태로 하고, 커패시터 상부전극에 구비된 제 2 보상패턴을 상기 제 1 보상패턴과 일부 오버랩되는 U자 형태로 한다.
특히, 도 7에서와 같이, 45。의 채널을 가지는 "U"자형 TFT는 소스/드레인 전극(74a/74b)의 좌우 쉬프트에 대해서는 Cgs변화량이 미비하나 45。방향에 대해서는 그 변화량이 크므로 45。방향에 대해서 보상이 되도록 보상패턴(75)을 설계한다.
본 발명의 기술적 특징은 45。의 채널을 가지는 "U"자형 TFT 외에도 0。, 90。의 채널을 가지는 "U"자형 TFT에도 적용 가능하다.
이상으로 전술된 스토리지 커패시터 구조는 게이트 배선을 커패시터 하부전극으로 활용한 부가용량방식으로, 본 발명의 기술적 특징은 커패시터 하부전극을 별도로 형성하는 축적용량방식에도 적용 가능하다.
도 8을 참고로 살펴보면, 기판 상에 일렬로 형성된 게이트 배선(81)과, 상기 게이트 배선(81)에 평행하는 라인 형태로 형성되어 적어도 하나 이상의 제 1 보상패턴을 가지는 커패시터 하부전극(81c)과, 상기 게이트 배선(81)에 교차 배치되어 화소영역을 정의하는 데이터 배선(84)과, 상기 커패시터 하부전극(81c) 상부에 형성되어 적어도 하나 이상의 제 2 보상패턴을 가지는 커패시터 상부전극(84c)과, 상기 게이트 배선(81) 및 데이터 배선(84)의 교차 지점에 형성된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 전면에 형성된 보호막(미도시)과, 상기 보호막을 선택적으로 제거하여 형성된 제 1 ,제 2 콘택홀(87,88)을 통해 상기 박막트랜지스터 및 커패시터 상부전극(84c) 각각에 동시에 연결된 화소전극(89)으로 구성된다.
상기 커패시터 하부전극(81c)은 상기 게이트 배선(81)과 동시에 형성되고, 커패시터 상부전극(84c)은 상기 데이터 배선(84)과 동시에 형성되며, 알루미늄(Al), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), Al 합금 등의 저저항의 금속을 스퍼터링(sputtering) 방법으로 증착하고 사진식각(photolithography) 방법으로 패터닝하여 형성한다.
여기서, 상기 커패시터 하부전극(81c) 및 커패시터 상부전극(84c)은 그 사이에 절연막 즉, 게이트 절연막이 개재되어 액정에 충전된 전하를 유지시켜 주는 스토리지 커패시터가 되며, 커패시터 상,하부 전극(81c,84c)에 구비된 제 1 ,제 2 보상패턴은 화소내의 기생용량의 내부편차를 보상하여 각 화소의 △Vp를 일정하게 유지시켜준다. 따라서, 화면 상의 플리커, 잔상 등의 불량요소를 억제할 수 있다.
그리고, 상기 박막트랜지스터는 게이트 전극(81a), 게이트 절연막(미도시), 반도체층(83), 소스/드레인 전극(84a/84b)의 적층막으로 이루어지며, 게이트 전극(81a) 및 소스/드레인 전극(84a/84b)의 패턴을 변형하여 채널 구조를 달리함에 따라 "I"자형 TFT, "L"자형 TFT, "U"자형 TFT 등으로 구분할 수 있다. 이 때, 상기 보상패턴은 상기 TFT의 채널의 패턴과 동일한 형태로 설계된다.
상기와 같은 본 발명의 액정표시소자는 다음과 같은 효과가 있다.
첫째, 커패시터 전극에 보상패턴을 마련함으로써, 기생용량의 내부편차를 자동 보상하여 패널에서의 △Vp를 균일하게 유지시켜준다.
따라서, 플리커, 잔상, 화면 밝기의 불균일 등의 문제점을 해소하여 표시소자의 화상품질이 향상된다.
둘째, 패널에서의 화상 특성 및 패널 특성을 개선시킴으로써 대화면, 대면적의 액정표시소자의 화질 신뢰도가 높아진다.
셋째, 화상 품질을 위해 개선된 L자형 TFT, U자형 TFT에서도 완전히 해결하지 못했던 기생용량의 변화분을 보상함으로써 화질 저하현상을 근본적으로 해결한다.

Claims (18)

  1. 제 1 기판 상에 일렬로 형성되어 적어도 하나 이상의 제 1 보상패턴을 가지는 복수개의 게이트 배선;
    상기 게이트 배선에 교차배치되는 데이터 배선;
    상기 게이트 배선 상부의 소정부위에 형성되어 적어도 하나 이상의 제 2 보상패턴을 가지는 커패시터 전극;
    상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터;
    상기 박막트랜지스터와 연결되는 화소전극;
    상기 제 1 기판에 대향하는 제 2 기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서, 상기 게이트 배선과 커패시터 전극은 서로 절연된 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서, 상기 커패시터 전극은 상기 데이터 배선과 동시에 형성되는 것을 특징으로 하는 액정표시소자.
  4. 제 3 항에 있어서, 상기 커패시터 전극은 상기 화소전극과 연결된 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서, 상기 커패시터 전극은 상기 화소전극과 일체형인 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서, 상기 제 1 보상패턴 및 제 2 보상패턴은 일부영역이 서로 오버랩되는 것을 특징으로 하는 액정표시소자.
  7. 제 1 항에 있어서, 상기 박막트랜지스터는 "I"자형, "L"자형 또는 "U"자형인 것을 특징으로 하는 액정표시소자.
  8. 제 1 항에 있어서, 상기 박막트랜지스터가 "I"자형인 경우, 상기 제 1 보상패턴은 요철 형태를 가지며, 상기 제 2 보상패턴은 상기 제 1 보상패턴보다 더 큰 폭의 요철 형태를 가지는 것을 특징으로 하는 액정표시소자.
  9. 제 1 항에 있어서, 상기 박막트랜지스터가 "L"자형인 경우, 상기 제 1 보상패턴은 요철형태를 가지며, 상기 제 2 보상패턴은 제 1 보상패턴보다 더 작은 폭의 요철 형태를 가지는 것을 특징으로 하는 액정표시소자.
  10. 제 1 항에 있어서, 상기 박막트랜지스터가 "U"자형인 경우, 제 1 ,제 2 보상패턴은 "U"자형인 것을 특징으로 하는 액정표시소자.
  11. 제 1 기판 상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 배선 및 데이터 배선;
    상기 화소영역의 소정 부위에 형성되어 적어도 하나 이상의 제 1 보상패턴을 가지는 커패시터 하부전극;
    상기 커패시터 하부전극 상부에 형성되어 적어도 하나 이상의 제 2 보상패턴을 가지는 커패시터 상부전극;
    상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터;
    상기 박막트랜지스터 및 상기 커패시터 상부전극과 연결되어 화소영역에 형성된 화소전극;
    상기 제 1 기판에 대향하는 제 2 기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 하는 액정표시소자.
  12. 제 11 항에 있어서, 상기 커패시터 하부전극과 커패시터 상부전극은 서로 절연된 것을 특징으로 하는 액정표시소자.
  13. 제 11 항에 있어서, 상기 커패시터 하부전극은 상기 게이터 배선에 평행하도록 게이트 배선과 동시에 형성된 것을 특징으로 하는 액정표시소자.
  14. 제 11 항에 있어서, 상기 커패시터 상부전극은 상기 데이터 배선과 동시에형성된 것을 특징으로 하는 액정표시소자.
  15. 제 11 항에 있어서, 상기 박막트랜지스터는 "I"자형, "L"자형 또는 "U"자형인 것을 특징으로 하는 액정표시소자.
  16. 제 11 항에 있어서, 상기 제 1 ,제 2 보상패턴은 요철형태를 가지는 것을 특징으로 하는 액정표시소자.
  17. 제 11 항에 있어서, 상기 제 1 ,제 2 보상패턴은 "U"자형인 것을 특징으로 하는 액정표시소자.
  18. 제 11 항에 있어서, 상기 제 1 보상패턴 및 제 2 보상패턴은 그 일부 영역이 서로 오버랩되는 것을 특징으로 하는 액정표시소자.
KR10-2001-0041671A 2001-07-11 2001-07-11 액정표시소자 KR100469342B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2001-0041671A KR100469342B1 (ko) 2001-07-11 2001-07-11 액정표시소자
DE10228519A DE10228519B4 (de) 2001-07-11 2002-06-26 Flüssigkristalldisplay-Vorrichtung
JP2002187639A JP2003075871A (ja) 2001-07-11 2002-06-27 液晶表示素子
TW091114415A TW594304B (en) 2001-07-11 2002-06-28 Liquid crystal display device
CNB021403481A CN1275083C (zh) 2001-07-11 2002-06-28 液晶显示器设备
US10/189,769 US7511777B2 (en) 2001-07-11 2002-07-08 Liquid crystal display device with compensating patterns on capacitor electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0041671A KR100469342B1 (ko) 2001-07-11 2001-07-11 액정표시소자

Publications (2)

Publication Number Publication Date
KR20030009581A true KR20030009581A (ko) 2003-02-05
KR100469342B1 KR100469342B1 (ko) 2005-02-02

Family

ID=19712065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0041671A KR100469342B1 (ko) 2001-07-11 2001-07-11 액정표시소자

Country Status (6)

Country Link
US (1) US7511777B2 (ko)
JP (1) JP2003075871A (ko)
KR (1) KR100469342B1 (ko)
CN (1) CN1275083C (ko)
DE (1) DE10228519B4 (ko)
TW (1) TW594304B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039738A (ko) * 2002-11-04 2004-05-12 비오이 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
US7408200B2 (en) 2003-10-13 2008-08-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR200452385Y1 (ko) * 2008-09-25 2011-02-25 최윤진 취침용 보온접철식덮개.

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755652B2 (en) * 2002-01-07 2010-07-13 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels
US7417648B2 (en) 2002-01-07 2008-08-26 Samsung Electronics Co. Ltd., Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with split blue sub-pixels
US7791679B2 (en) 2003-06-06 2010-09-07 Samsung Electronics Co., Ltd. Alternative thin film transistors for liquid crystal displays
US20040246280A1 (en) * 2003-06-06 2004-12-09 Credelle Thomas Lloyd Image degradation correction in novel liquid crystal displays
US7209105B2 (en) * 2003-06-06 2007-04-24 Clairvoyante, Inc System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error
US7397455B2 (en) * 2003-06-06 2008-07-08 Samsung Electronics Co., Ltd. Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
TWI226962B (en) 2004-01-05 2005-01-21 Au Optronics Corp Liquid crystal display device with a capacitance-compensated structure
KR101018755B1 (ko) * 2004-03-31 2011-03-04 삼성전자주식회사 액정 표시 장치
US7142261B2 (en) * 2004-06-29 2006-11-28 Au Optronics Corporation Liquid crystal display having compensation capacitor
TWI287684B (en) 2005-05-11 2007-10-01 Chunghwa Picture Tubes Ltd Thin film transistor array
KR101142785B1 (ko) * 2005-06-28 2012-05-08 엘지디스플레이 주식회사 박막트랜지스터를 포함하는 액정표시장치
KR101096689B1 (ko) * 2005-06-30 2011-12-22 엘지디스플레이 주식회사 멀티 도메인 액정 표시 장치
KR101148563B1 (ko) * 2005-06-30 2012-05-23 엘지디스플레이 주식회사 액정표시장치
TWI284242B (en) * 2005-12-30 2007-07-21 Au Optronics Corp Pixel unit and display device utilizing the same
US7484555B2 (en) * 2006-07-25 2009-02-03 Delphi Technologies, Inc. Heat exchanger assembly
US20080023185A1 (en) * 2006-07-25 2008-01-31 Henry Earl Beamer Heat exchanger assembly
CN101226945B (zh) * 2008-02-18 2010-07-07 友达光电股份有限公司 薄膜晶体管阵列基板
RU2434308C1 (ru) 2008-04-11 2011-11-20 Шарп Кабусики Кайся Подложка активной матрицы и жидкокристаллическое устройство отображения
JP5156506B2 (ja) * 2008-07-01 2013-03-06 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI393977B (zh) * 2009-06-24 2013-04-21 Chunghwa Picture Tubes Ltd 畫素組
CN101614923B (zh) * 2009-08-04 2011-02-16 华映光电股份有限公司 画素组
CN102368499B (zh) * 2011-10-27 2014-04-16 深圳市华星光电技术有限公司 Tft阵列基板及液晶面板
JP2014191027A (ja) * 2013-03-26 2014-10-06 Sony Corp 表示装置及び電子機器
CN105182643B (zh) * 2015-09-24 2019-04-09 深超光电（深圳）有限公司 主动式阵列基板及显示面板
CN109946896A (zh) * 2019-04-09 2019-06-28 惠科股份有限公司 阵列基板、主动开关阵列基板和液晶显示装置
CN115035868B (zh) * 2022-05-26 2023-05-30 Tcl华星光电技术有限公司 显示面板的控制方法及显示模组

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
JPH0259729A (ja) 1988-08-25 1990-02-28 Toshiba Corp アクティブマトリクス型表示素子
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
JP2650780B2 (ja) * 1990-11-30 1997-09-03 シャープ株式会社 アクティブマトリクス基板
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JPH06208134A (ja) * 1993-01-12 1994-07-26 Toshiba Corp 液晶表示装置
JPH06235938A (ja) 1993-02-10 1994-08-23 Toshiba Corp 液晶表示装置
MY114271A (en) 1994-05-12 2002-09-30 Casio Computer Co Ltd Reflection type color liquid crystal display device
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
JP2000002889A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
KR100328846B1 (ko) * 1998-06-26 2002-08-08 주식회사 현대 디스플레이 테크놀로지 액정표시소자의보조용량캐패시터및그의형성방법
KR100474529B1 (ko) * 1998-11-27 2005-07-12 엘지.필립스 엘시디 주식회사 반사형액정표시장치및그제조방법
AU6365900A (en) * 1999-07-21 2001-02-13 E-Ink Corporation Use of a storage capacitor to enhance the performance of an active matrix drivenelectronic display
KR100351439B1 (ko) * 1999-10-04 2002-09-09 엘지.필립스 엘시디 주식회사 액정표시장치
JP3778411B2 (ja) * 1999-10-06 2006-05-24 シャープ株式会社 アクティブマトリックス型液晶表示装置およびその画素欠陥修正方法
KR100361467B1 (ko) * 2000-02-24 2002-11-21 엘지.필립스 엘시디 주식회사 액정표시장치의 박막트랜지스터 기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039738A (ko) * 2002-11-04 2004-05-12 비오이 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
US7408200B2 (en) 2003-10-13 2008-08-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7550329B2 (en) 2003-10-13 2009-06-23 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR200452385Y1 (ko) * 2008-09-25 2011-02-25 최윤진 취침용 보온접철식덮개.

Also Published As

Publication number Publication date
DE10228519B4 (de) 2007-08-30
US20030016310A1 (en) 2003-01-23
JP2003075871A (ja) 2003-03-12
US7511777B2 (en) 2009-03-31
CN1396486A (zh) 2003-02-12
TW594304B (en) 2004-06-21
DE10228519A1 (de) 2003-01-30
CN1275083C (zh) 2006-09-13
KR100469342B1 (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
KR100469342B1 (ko) 액정표시소자
US10217434B2 (en) Display device and driving method thereof
US10223958B2 (en) Display device and driving method thereof
US6894735B2 (en) Array substrate of liquid crystal display device
US6580473B2 (en) Active matrix display devices with ladder-shaped electrodes or pixel electrode contacting side of drain electrode
US7352426B2 (en) Electrode-wiring substrate and display device
US20080111934A1 (en) Tft-lcd array substrate and manufacturing method thereof
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US8378354B2 (en) Liquid crystal display panel for common voltage compensation and manufacturing method of the same
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
US7417691B2 (en) Display device having a transistor electrode overlapping and disposed within the boundaries of a capacitor electrode
KR100606970B1 (ko) 액정표시소자 및 그 제조방법
US6900871B1 (en) Thin film transistor substrate of liquid crystal display and method of manufacture
KR100606963B1 (ko) 액정 디스플레이 패널 및 그의 제조방법
KR20080019800A (ko) 액정표시장치의 어레이 기판
KR20040079475A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070121266A (ko) 액정표시장치 및 그 제조방법
KR20060028539A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
JPH05188392A (ja) アクティブマトリクス液晶表示装置
JPH07146488A (ja) 液晶表示装置
KR20020051707A (ko) 액정표시장치 및 그 제조방법
JPH0553140A (ja) アクテイブマトリクス基板
KR20060080038A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 15