KR20020085868A - 과깨짐 형성 단계를 포함하는 박막의 전달 방법 - Google Patents
과깨짐 형성 단계를 포함하는 박막의 전달 방법 Download PDFInfo
- Publication number
- KR20020085868A KR20020085868A KR1020027001366A KR20027001366A KR20020085868A KR 20020085868 A KR20020085868 A KR 20020085868A KR 1020027001366 A KR1020027001366 A KR 1020027001366A KR 20027001366 A KR20027001366 A KR 20027001366A KR 20020085868 A KR20020085868 A KR 20020085868A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- source substrate
- film
- forming
- thickness
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000010409 thin film Substances 0.000 claims abstract description 84
- 238000003776 cleavage reaction Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 34
- 230000007017 scission Effects 0.000 claims abstract description 34
- 238000010438 heat treatment Methods 0.000 claims abstract description 33
- 239000010408 film Substances 0.000 claims description 48
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000000926 separation method Methods 0.000 claims description 20
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000002716 delivery method Methods 0.000 claims description 2
- 238000004377 microelectronic Methods 0.000 claims description 2
- 238000005755 formation reaction Methods 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000002513 implantation Methods 0.000 description 6
- 238000005336 cracking Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000010070 molecular adhesion Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Thermal Transfer Or Thermal Recording In General (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 박막(18)을 소스 기판(10)으로부터 타깃 서포트(30)에 전달하는 방법에 관한 것으로서 다음의 단계들을 포함하여 구성된다: a)소스 기판에 이온 또는 가스 물질을 주입하여, 소스 기판에 박막(18)을 한정하는, 분열 영역(cleavage zone)이라고 불리는 영역을 소스 기판에 형성하는 단계; b)소스 기판을 타깃 서포트 상에 전달하여 박막을 타깃 서포트에 결합시키는 단계; c)분열 영역을 따라 소스 기판(10)으로부터 박막(18)을 분리하는 단계. 본 발명은 b)단계 이전에 다음의 방법을 포함하는 것을 특징으로 한다: 소스 기판에 대하여 열처리 및/ 또는 기계적인 응력(stress)을 가함으로써 생성되는 상기 분열 영역(16)에 과깨짐(excess fragilization)을 형성하기 위한 공정.
Description
후술하는 내용은 특정한 수의 자료들에 관한 서술인데 그 자료들에 대한 전체 내용은 발명의 상세한 설명 뒤에 기재되어 있는 자료를 참조하면 알 수 있다.
박막의 형성을 위하여 일반적으로 사용되는 방법들, 특히 분열(splitting)방법들, 중에서 소위 "스마트-컷(smart-cut)"이라는 방법이 잘 알려져 있으며 이것의 내용은 자료(1)에 서술되어 있다.
"스마트-컷" 방법은 기판에 잘 깨어지는 분열 영역을 형성하기 위하여 기판에 중성이나 이온 형태의 수소나 다른 기체를 주입하는 방법에 본질적으로 기초하고 있다.
평면 기판의 경우에, 분열 영역은 거의 기판과 평행하게 확장하며 기판내에서 주입 에너지에 의해서 결정되는 깊이에 위치한다. 따라서 분열 영역은 기판 내에서 분열 영역에서부터 기판 표면에 이르는 두께로 확장되는 얇은 외막을 한정한다.
두 번째 단계는 소스 기판이 타깃 서포트에 접착되어 박막이 타깃 서포트와 합쳐지는 단계를 포함한다. 박막은 접착제 또는/ 및 접착막(bonding layer)을 사용하여 타깃 서포트에 부착할 수 있다. 또한 기판의 표면 분자와 타깃 서포트 표면 분자간의 직접적인 응집(adhesion)을 통해서도 부착이 가능하다.
그러나, 후자의 경우에 있어서는 부착하고자 하는 표면이 좋은 평탄성 및 표면의 거침이 작은 것과 같은 특정한 물성을 가지고 있는 것이 필요하다.
본 방법의 마지막 단계는 기판을 분열 영역을 따라 파쇄(fracture)하여 박막을 기판으로부터 분리하는 것으로 구성된다. 그러면 박막은 타깃 서포트와 함께 남게된다.
자료(1)에 서술되어 있는 방법의 경우에는, 기판의 파쇄(또는 분열)는 열처리 방식으로 공급된 에너지에 기인한다.
주입 조건은 분열 영역을 한정하며 기판으로부터 박막이 분리되는 것을 좌우한다.
현재, 주입 단계 후에 분열 영역이 기판으로부터 너무 잘 부러지는 경우에는, 비록 이것이 분리를 위해서는 바람직할 지라도, 박막의 표면에 변형(deformation)이 생긴다는 것이 관찰되고 있다. 변형은 블리스터(blister)의 형태로 나타나며, 그리고 박막을 타깃 서포트에 부착시키는데 장애가 된다.
이러한 과깨짐(embrittlement)은 어닐링(annealing)과 결합하여 고농도(high-dose)의 이온 주입 또는 저농도(low dose)의 이온 주입과 연결될 수 있다. 그러므로 과깨짐은 분열 영역이 표면 부근이기 때문에 표면에 훨씬 더 쉽게 블리스터가 생기는 것을 초래할 수 있다.
어떤 응용 분야에서는 셀프-서포트되는(self-supported) 박막을 만드는 것이 바람직한데, 다시 말하면, 박막이 서포트에 부착되기 이전에 소스 기판으로부터 분리될 수 있다.
특히, 이렇게 분리된 박막은 그 다음에 ,다른 타깃 서포트, 예를 들면, 열팽창 계수가 서로 유사하기 때문에 박막이 분리가 되기 이전에 소스 기판에 부착되지 않아도 되는 타깃 서포트에 전달될 수 있다.
이러한 주제에 관해서는 자료(1)의 방법에서부터 유추한 방법을 제시하고 있는 자료(2)를 참조할 수 있다.
자료(2)는 셀프-서포트되는 박막으로부터 그것의 모기판의 분리를 가 가능하게 하는 방법을 제시한다. 이를 위해서, 주입된 가스종들(gas species)이 충분한깊이에서 발견될 필요가 있으며 그리고/ 또는, 주입 단계 이후에, 주입 영역의 높이에서 블리스터가 없이 분리가 될 수 있도록 박막의 구조를 단단하게 하는 물질의 층(layer)이 증착된다.
기판을 분열시킴으로써 박막을 형성하는 기술에 대한 설명은 자료(3)에 상세하게 기재되어 있는데 여기에는 기계적인 구부림(bending), 장력 또는 전단력(shear force)을 가함으로써 기판에 대한 파쇄(분열) 열처리를 완료하는 것이 제시되어 있다.
자료(1)에 의하여 확립된 원리에 기초한 방법을 기술하고 있는 자료(4)에는 소스 기판의 파쇄를 야기하기 위하여 사용되는 써멀 버짓(thermal budget)은 주입부터 파쇄까지 소스 기판에 가해지는 모든 열처리의 써멀 버짓에 의존한다는 것이 제시되어 있다.
써멀 버짓은 열처리의 지속 시간/ 열처리가 되는 온도의 조합으로 알려져 있다.
어떤 응용 분야들에서는, 소스 기판의 박막을 소스 기판과는 열팽창 계수가 다른 타깃 서포트와 결합시킬 필요가 있다.
이들 응용 분야에서는, 일반적으로 소스 기판과 타깃 서포트를 결합하여 얻어진 구조물은 소스 기판으로부터 박막이 분리되는 것을 보장할 수 있을 정도로 충분한 써멀 버짓만 받도록 하는 것이 바람직하다.
이 문제에 대한 하나의 해결책은 과도한 양의 주입 물질을 주입함으로써 주입 조건을 수정하는 것으로 구성된다. 사실, 이러한 과도한 주입은 분리 파쇄(분열) 형성을 위한 써멀 버짓을 감소시키는 것을 가능하게 한다.
예를 들면, 소스 기판이 실리콘웨이퍼이며 주입된 수소 이온의 양이대신에이면 여러 시간 동안 진행되는 열처리 온도는 400℃로부터 200℃로 낮출 수 있다.
그러나 과도한 양을 주입하는 해결책은 항상 만족스러운 것은 아닌데 이는 기판과 서포트 사이에 존재할 수 있는 열팽창 계수의 차이 때문이다. 사실, 분리를 위해 필요한 써멀 버짓은 상당히 많아서 이것은 기판과 서포트와의 분리 및/ 또는 기판 및/ 또는 서포트 벌크(bulk)에 균열(break)을 야기한다.
차별적인 열팽창의 효과가 존재하는 조건에서 박막과 타깃 서포트가 분리되는 것을 피하기 위한 다른 해결책은 파쇄(분열) 단계 이전에 소스 기판을 얇게 하는 것으로 구성된다.
그러나 이 해결책은, 자료(5)에 제시된 바와 같이, 얇게 하는 공정이 추가되며 값비싼 재료가 소모되는 단점을 가지고 있다.
자료(3)을 참조하여 상기한 바와 같이, 박막에서부터 소스 기판을 분리하기 위하여 기계적인 힘을 사용하는 것 역시 파쇄 써멀 버짓이 감소되는 것을 가능하게 하는데, 특히 서로 접촉하고 있는 물질이 열팽창 계수가 다른 경우에 파쇄 써멀 버짓의 감소를 가능하게 한다. 그러나 소스 기판 및/ 또는 타깃 서포트에 기계적인 힘을 가하는 것이 항상 가능한 것은 아닌데, 특히 사용된 재료가 잘 깨지는 물질이거나 또는 분열 영역이 이온 주입에 의하여 충분하게 깨지지 않은 경우가 그러하다.
결론적으로, 상기한 바와 같이, 박막 분리 및 전달 기술은 일정한 제한과 타협을 내포하고 있다. 특히 소스 기판, 박막 및 타깃 서포트를 만들기 위하여 사용되는 재료의 유형에 따라서 이러한 제한이 부과된다.
본 발명은 소스(source)기판이라고 불리는 기판의 박막을 타깃 기판으로 불리는 서포트(support)상에 전달하는 방법에 관한 것이다.
본 발명은 특히 미소 전자학(microelectrics), 미소 기계학(micromechanics), 광집적 회로(integrated optics) 그리고 집적 전자학(integrated electronics)에 응용된다.
예컨대, 본 발명은 박막이, 이 박막의 재료는 재료의 특정한 물성(properties)을 고려하여 선택되는데, 서포트에 전달되어 여러 개의 적층(stack)을 형성하고 있는 구조물의 생산을 가능하게 한다. 그리하여, 상기 박막 및 서포터 재료의 장점들이 결합되어 질 수 있다. 특히 막의 전달은 예컨대 열팽창 계수의 현저한 차이와 같은 부조화(incompatibilities)를 보여주는 종래 기술과 동일한 구조물에 부품들이 결합되게 할 수 있다.
도 1은 소스 기판에 대한 도식적인 단면도이며 이온을 주입하는 과정을 도시한다.
도 2는 도 1의 소스 기판에 대한 도식적인 단면도이며 두께 막의 형성에 대하여 도시한다.
도 3은 도 2의 소스 기판에 대한 도식적인 단면도이며 과깨짐 형성 단계를 도시한다.
도 4는 도 3의 소스 기판이, 타깃 서포트에 전달된 구조물에 대한 도식적인 단면도이다.
도 5는 소스 기판이 분리 파쇄되고 난 후의 도 4의 구조물에 대한 도식적인 단면도이다.
본 발명의 목적은 상기한 공정들(procedures)에서의 어떠한 어려움이나 제한도 나타내지 않는 박막의 전달 방법을 제시하는 것이다.
본 발명의 특별한 하나의 목적은 써멀 버짓을 감소하여, 심지어는 열 노출이 없이, 박막에 분리 파쇄(separation fracture)를 형성하는 공정을 제시하는 것이다.
본 발명의 다른 목적은 타깃 서포트에 박막을 전달하는 수정된 방법을 제시하는 것으로서, 이 경우는 박막 및 타깃 서포트의 재료가 다른 열팽창 계수를 보여주는 경우이다.
본 발명의 또 다른 목적은 접착 보조물(접착제)이 있든 없든, 타깃 서포트와 접착이 잘 되고, 그리고 아주 잘 깨지는 분열 영역이 형성되는 것을 가능하게 함으로써 소스 기판의 우수한 표면 상태(블리스터가 없음)가 유지되는 전달 방법을 제시하는 것이다.
마지막으로, 본 발명의 또 다른 목적은, 표면의 거침(roughness)이 작은 자유 표면(free surface)을 가진, 박막이 막이 전달된 후에도 타깃 서포트에 형성될 수 있는 전달 방법을 제시하는 것이다.
상기한 목적을 달성하기 위하여, 본 발명은 타깃 서포트에 소스 기판의 박막을 전달하는 방법, 보다 정확하게는 후술하는 단계를 차례대로 포함하고 있는 방법을 제시하는 것이 목적이다.
a) 소스 기판에 이온 또는 가스를 주입하여 소스 기판에 상기한 박막을 한정하는, 분열 영역이라고 불리는, 영역을 형성시키는 단계,
b) 소스 기판을 타깃 서포트에 부착하여 박막을 타깃 서포트에 접착(interlocking)하는 단계,
c) 박막을 분열 영역을 따라 소스 기판으로부터 분리하는 단계,
본 발명에 의하면, 상기한 b)단계 전에 다음의 단계를 포함한다:
- 재료를 가지고 분열 영역과 기판 사이에 필름을 형성하는데 필름은 그 두께가 필름이 셀프-서포트 되기 위한 제한 두께보다는 두껍거나, 같거나 유사하도록 형성하는 단계, 및
- 소스 기판에 열처리 및/ 또는 기계적인 힘을 가함으로써 분열 영역에 과깨짐을 형성하는 단계.
본 발명의 제1 실시예에 의하면, 두께가 있는 필름을 형성하는 단계는 a)의 주입 단계를 상기한 두께에서 분열 영역이 형성될 수 있도록 실행하는 것으로 구성되어 있는데, 그러면 박막에 의하여 필름이 형성된다.
본 발명의 제2 실시예에 의하면, 두께가 있는 필름을 형성하는 단계는 박막 상에 두께 형성물(thickener)이라는 막을 형성하는 단계를 실행하는 것으로 구성되어 있는데, 그러면 박막 및 두께막(thickness layer)에 의하여 필름이 형성된다.
필름의 한계 두께는 표면 블리스터의 존재 없이 분열 영역에서 필름의 분리가 가능하도록 단단하게 구조물이 만들어지는 것을 가능하게 하는 두께이다. 이것은 필름이 셀프-서포트가 가능하게 하는 한계 두께이다. 이러한 두께는 특히 재료들의 기계적인 특성뿐만 아니라, c)단계의 분리 조건, 예를 들면 열처리 과정에서의 온도의 증가와 같은 조건에 달려있다.
본 발명의 하나의 이점이 달성되는 방법에 의하면, 본 발명은 b)단계 전에, 미소 전자 요소 및/ 또는 미소 기계적 요소 및 또는 광전 요소들의 전부 또는 일부분을 생산하는 것을 또한 포함한다.
c)단계에서 소스 기판으로부터 박막을 분리하는 것은, 열처리, 기계적인 힘 또는 이들의 결합이라는 조건에서 일어날 수 있다.
이제, 과깨짐 단계의 결과로서, 분리 파쇄를 위해 c)단계에서 사용되는 써멀 버짓 및/ 또는 기계적인 힘은 특별히 감소될 수 있다. 이것은, 서로 접촉하고 있는 물질들 사이에 열팽창 계수가 다른 경우일 지라도, 박막과 타깃 서포트간의 접착이 깨지지 않게 하는 목적을 가지고 있다.
본 발명의 다른 이점은 접촉하고 있는 부분에 가해지는 기계적인 힘을 차단(suppress) 또는 감소시켜서 접촉 부위가 열화되는 것을 피할 수 있다. 그러면 분리는 더 쉽게 된다.
과깨짐 형성 단계가 소스 기판이 타깃 기판에 전달되는 단계(b)단계) 이전에 실행되는 한 과깨짐 형성 단계는 서로 차이나는 열팽창이라는 구속이 주는 효과에 한정되지 않음에 주의하는 것이 바람직하다.
본 발명의 또 다른 이익이 되는 측면에 의하면, 과깨짐 단계는 분리를 가능하게 하는 전체적인 써멀 버짓의 50% 보다 많거나 같게, 그리고 바람직하게는 60% 보다 많은 써멀 버짓을 사용하는 열처리 단계를 포함한다.
여기서 고려하는 전체적인 써멀 버짓은 본 발명에 의한 방법의 엄격한 체제 내에서 수행되는 열처리뿐만 아니라 구성 요소들의 형성을 위해 사용될 수 있는 열처리, 예를 들면, a)단계와 b)단계 사이에서 박막에 재료들을 증착하기 위한 열처리도 고려한다.
상기한 바와 같이, c)단계 및 과깨짐 단계는 기계적인 힘을 가하는 것을 포함할 수 있다.
이러한 기계적인 힘은, 예를 들면, 기계적인 압력의 형태로 가해지는 힘 및/ 또는 기계적인 응력 및/ 또는 가스 압력의 형태로 가해지는 힘들을 포함한다.
분리를 위한 열처리는 소스 기판과 타깃 서포트 사이에 c)단계가 진행되는 동안에 약간의 간격(simple distance)을 둠으로써 박막이 분리되게 하거나 또는 단지 열처리만에 의하여 완전한 분리가 되기에 충분하게 선택될 수 있다.
a)의 주입 단계에서 소스 기판내 분열 영역의 자리에 공동(cavity)들이 형성되게 할 수 있다.
공동(또는 극소 공동 또는 작은 판(platelet) 또는 극소 거품(microbubble))은 다른 형태로 존재할 수 있다. 공동은 구형(spherical)일 수 있으며 그리고/ 또는 단지 원자간 간격의 수배의 두께로 평평할 수도 있다. 게다가, 공동은, 이들 가스 및/ 또는 원자들이 재료의 원자에 붙어서 공동(cavity)의 벽을 형성하고 있는, 자유 가스 상(free gas phase) 및/ 또는 주입 이온에서 파생된 가스의 원자를 포함할 수 있으며, 또는 가스가 거의 포함되지 않거나 심지어는 가스를 전혀 포함하지 않을 수 있다.
소스 기판이 받는 열처리, 그리고 특히 과깨짐이 형성되는 열처리는, 공동들의 전부 또는 일부의 유착(coalescence)을 일으킬 수 있다. 그래서 이러한 유착은 분열 영역에서 과깨짐을 생기게 한다.
게다가, 이러한 현상은 전달 및 분리 파쇄 이후에 박막의 표면 거침이 작은 자유 표면의 형성을 가능하게 한다.
예를 들어 실리콘(Si), 산화 실리콘(SiO_2 ), 질화 실리콘(Si_3 N_4 ) 또는 실리콘 카바이드(SiC)로 만들어진, 두께 형성물의 막은 박막의 전부 또는 일부를 덮는다. 필름을 형성하기 위한 두께 형성물 막의 두께는 예를 들면 산화 실리콘(SiO_2 )의 경우 3 내지 10㎛의 범위에서 선택된다.
두께 형성물 막으로 사용되는 막은 박막의 표면상에 전자적 요소, 광전자적 요소 또는 기계적 요소를 형성하기 위한 전부 또는 일부분으로 역시 사용될 수 있다는 것을 지적하는 것이 바람직하다.
본 발명은 또한 소스 기판의 박막을 전달하는 다음의 단계를 포함하는 방법과도 관련된다:
a) 소스 기판에 이온 또는 가스 종들을 주입하여 기판에 상기 박막을 한정하는, 분열 영역이라고 불리는, 영역을 형성하는 단계,
b) 분열 영역을 따라 소스 기판으로부터 박막을 분리하는 단계,
본 발명에 의하면, 상기한 방법은 b)단계 전에 다음의 단계를 포함한다.
- 재료를 가지고 분열 영역과 기판의 표면 사이에 두께를 갖는 필름을 형성하는데 이 두께는 필름이 셀프-서포트 될 수 있는 한계 두께보다 두껍거나, 또는 한계 두께와 같거나 유사하게 필름을 형성하는 단계, 또는
- 기판에 대하여 열처리 및/ 또는 기계적인 힘을 가함으로써 분열 영역에 과깨짐을 형성하는 단계.
본 발명은 두께 형성물이 존재함으로 인해서 보다 더 완전한 분리의 80 내지 90%까지 올라갈 수 있는 아주 중요한 과깨짐이 형성될 수 있게 한다. 이 두께 형성물은 상기한 과깨짐을 증가시킬 목적으로 표면에 증착된다.
본 발명의 다른 특징 내지 이점은 후술되어 있는, 첨부된 도면을 참조함으로써 더 명확해질 것이다. 이러한 설명은 순전히 예시의 목적으로 주어지는 것이지 본 발명을 한정하기 위한 것은 아니다.
후술되는 설명은 실리콘 박막이 (석영(quarts)으로 부적절하게 칭해지고 있는) 용융 실리카(fused silica) 타깃 서포트에 전달되는 것에 관한 것이다.
그러나, 본 발명은, 그것이 결정체이든 아니든 상관없이, 다른 고체 재료에도 사용될 수 있다. 이러한 재료들은 유전성 물질이거나, 도전성 물질이거나, 반-절연성 물질이거나 또는 반도체일 수 있다.
마찬가지로, 타깃 서포트는, 예를 들면 핸들(a handle), 커다란 기판 또는 다층 기판과 같은, 최종적인 또는 중간 단계의 서포트일 수 있다.
특히, 본 방법은 비반도체 물질, 강유전체 물질, 예를 들면 리툼나이오베이트(LiNbO_3 )와 같은 압전 물질, 또는 갈륨 비소(AsGa), 인듐 포스파이드(InP)와 같은 III-V족 반도체 물질의 막을 실리콘 또는 실리콘 카바이드에 전달하는 데에도 이용될 수 있다.
도 1은 초기의 실리콘 기판(10)을 도시한다. 실리콘 기판(10)에는 화살표(12)에 표시된 방향으로 수소 이온의 주입이 행해지다. 이러한 주입은 본 방법의 a1)단계에 해당한다.
예를 들어의 도스(dose)와 70 kev의 에너지로 수행되는, 상기한 주입은 기판(10)에 7000Å 정도의 깊이에 미세 공동(14)의 형성을 가능하게 한다.
이 깊이는 또한 박막(18)의 두께에 상응한다. 박막(18)은, 미세 공동(14)을포함하는, 분열 영역이라고 불리는, 영역(16)에 의하여 기판의 표면에 한정된다.
상기한 주입 단계 이전에, 또는 바람직하게는 이후에, 외부(superficial)의 박막(18)은 이 박막에 전자적, 광학적 또는 기계적 요소를 형성하기 위하여, 그것 자체로 공지된, 다른 처리를 받을 수도 있다. 이러한 요소들은 명확함을 위하여 도면에는 도시하지 않았다. 이 경우에, 이러한 단계들은 과깨짐의 형성을 위하여 고려된다.
마찬가지로, 도면에 대한 명확한 해석을 위하여, 개시된 여러 가지 층이나 특징들은 일정한 축척으로 도시되지 않았다. 특히, 아주 얇은 박막이 과장된 두께로 도시되어 있다.
진행 과정중의 두께 막을 사용하는 단계에 해당하는, 도 2는 5㎛와 유사한 또는 그보다 큰 두께로 박막(18)에 산화 실리콘 막(20)을 증착하는 것을 도시한다. 산화 실리콘 막은 예를 들면 300℃에서 플라즈마 보강 화학 기상증착(plasma-assisted chemical gas-phase deposition)에 의하여 증착된다. 써멀 버짓은 두께 막을 형성하는 단계에서 블리스터가 생기는 것을 방지할 수 있게 선택된다.
산화 실리콘 막(20)은 박막(18)의 두께 막을 형성하는 물질로서 작용한다. 다시 말하면, 그것은 차후의 열처리 영향 하에서 박막이 변형되는 것을 막는 목적을 가지고 있다.
도 3은 본 발명의 과깨짐 형성 단계에 해당한다. 이 단계동안, 기판은 분열 영역(16)이 훨씬 더 잘 깨지게 할 목적으로 처리된다.
설명된 예에서, 450℃ 정도의 온도에서 12분 정도의 시간 동안 열처리가 진행된다.
이러한 써멀 버짓은 단지 어닐링(annealing)함으로써 분리가 되는데 필요한 써멀 버짓의 60%보다 많은 것이 바람직하다. 이러한 과깨짐의 형성은 충분한 두께를 갖는 필름으로서 가능하다.
상기 열처리 과정동안에 미세 공동(14)과 분열 영역(16)간의 유착을 야기하는 것이 관찰되었다.
이러한 공정 중에, 박막(18)을 덮고 있는, 두께막(20)은 박막의 변형, 특히, 블리스터의 형성을 막는다.
이러한 막이 없는 경우에는, 450℃ 정도의 온도에서 2분 정도의 시간이 경과하면 블리스터가 형성될 것이며, 이것은 분리를 위하여 필요한 열처리의 단지 10% 정도에 해당한다.
상기한 열처리 단계 이후에는 분자 접착(molecular gluing)이 준비될 수 있도록 두께 형성막(20)의 자유 표면의 거침(roughness)을 개선하기 위하여 표면을 연마하는 단계가 뒤따른다.
도 4는 소스 기판(10)이, 공교롭게도, 석영 웨이퍼인 타깃 서포트(30)에 전달되는 것을 도시한다.
타깃 서포트의 평평한 표면이 두께 형성막(20)의 평평한 자유 표면과 접촉하도록 위치시킴으로써 상기한 전달이 수행된다.
접촉되게 놓여진 표면들의 높이에 가해지는 분자 접착력은 소스 기판과 타깃 서포트가 결합(부착)되는 것을 보장한다.
재료 자체의 물성 또는 표면의 질로 인해서 이러한 분자 접착이 불가능하면, 접합제(binder) 또는 접착제(glue)를 사용하여 상기한 전달이 일어날 수 있다.
상기한 분자간의 접착력은 예를 들면 열처리 및/ 또는 표면에 대한 준비에 의하여 강화될 수 있다. 설명된 예에서, 그리고 실리콘과 수정간의 열팽창 계수가 상당히 차이가 나기 때문에, 상기한 열처리는, 200℃ 정도의, 상대적으로 낮은 온도에서 20시간 정도 수행된다.
이러한 열처리는 구속(constraint)을 유발하는데 도움이 될 수 있는데 예를 들면, 기판의 파쇄가 이러한 영역을 따라 형성될 수 있다.
도 5는 소스 기판의 파쇄에 해당하는 본 발명의 c)단계를 도시한다. 상기한 파쇄는 분열 영역을 따라 일어나며 그리고 박막(18)을 기판(10)의 나머지 부분으로부터 분리시킨다. 이 나머지 부분은 예를 들어 새로운 박막의 전달을 위하여 다시 사용될 수 있다.
박막(18)은 두께 형성층(20)을 사이에 두고 서포트(30)와 합쳐진다.
다른 예에서, 도시되지는 않았지만, 박막의 두께가 변형이 생기지 않을 정도로 충분한 경우에는, 두께 형성층은 생략될 수 있다. 그러면 박막은 직접 타깃 서포트와 접촉한다.
실시예에 의하면, 실리콘 카바이드를 기판으로 사용하는 것이 언급될 수 있는데, 이 기판에는 두께 형성층이 없이 약 1.5㎛의 막을 형성하기 위하여 약 200KeV의 에너지로 주입 공정이 진행된다. 이 예에서, 두께 형성층이 없이 과깨짐이 만들어 질 수 있다.
기판의 파쇄는 기계적인 힘을 가하거나 그리고/ 또는 열처리를 함으로써 일으킬 수 있다.
설명된 예에서, 면도날(razor blade 도시되지 않음)은 분열 영역의 높이에 손으로 삽입시킬 수 있다.
<인용 자료>
(1) FR-A-2 681 472 (US-A-5 374 564)
(2) FR-A-2 738 671 (US-A-5 714 395)
(3) FR-A-2 748 851
(4) FR-A-2 767 416
(5) FR-A-2 755 537
본 발명은 구성 성분들(components)을 포함할 수도 있는 반도체 막을 가진 투명한 서포트를 만드는 것이 주요한 관심사인 용융 실리카 상에 실리콘 박막을 형성하는 것에 특히 잘 적용될 수 있다.
본 발명은 써멀 버짓을 감소하여, 심지어는 열 노출이 없이, 박막에 분리 파쇄(separation fracture)를 형성하는 공정에 적용할 수 있다.
본 발명은 타깃 서포트에 박막을 전달하는 수정된 방법으로서, 이 경우는 박막 및 타깃 서포트의 재료가 다른 열팽창 계수를 보여주는 경우에도 적용할 수 있다.
본 발명은 접착 보조물(접착제)이 있든 없든, 타깃 서포트와 접착이 잘 되고, 그리고 아주 잘 깨지는 분열 영역이 형성되는 것을 가능하게 함으로써 소스 기판의 우수한 표면 상태(블리스터가 없음)가 유지되는 전달 방법에 적용할 수 있다.
Claims (9)
- 타깃 서포트(30)에 소스 기판(10)의 박막(18)을 전달하는 방법에 있어서,a) 상기 소스 기판에 이온 또는 가스 종들을 주입하여 상기 소스 기판에 상기 박막(18)을 한정하는, 분열 영역이라고 불리는, 영역(16)을 상기 소스 기판내에 형성하는 단계와,b) 상기 소스 기판을 상기 타깃 서포트에 전달하고 상기 박막을 상기 타깃 서포트와 접합(interlocking)시키는 단계와,c) 상기 분열 영역을 따라 상기 소스 기판(10)으로부터 상기 박막(18)을 분리하는 단계를 포함하는 박막의 전달방법으로서,상기 b)단계 이전에:재료를 가지고 상기 분열 영역과 상기 기판 사이에 필름을 형성하는데 상기 필름은 그 두께가 상기 필름이 셀프-서포트 되기 위한 제한 두께보다는 두껍거나, 같거나 유사하도록 형성하는 단계, 및상기 소스 기판에 열 처리 및/ 또는 기계적인 힘을 가함으로써 상기 분열 영역에 과깨짐을 형성하는 단계를 포함하는 것을 특징으로 하는 박막의 전달 방법.
- 제1항에 있어서, 상기 소스 기판(10)으로부터 상기 박막(18)을 분리하는 단계는 열 처리 및/ 또는 기계적인 힘을 가하는 것에 의하여 이루어지는 것을 특징으로 하는 박막의 전달 방법.
- 제1항 또는 제2항에 있어서, 상기 과깨짐을 형성하는 단계는 상기 분리가 가능하게 하는 써멀 버짓(thermal budget)을 사용하여 열 처리를 하는 것을 포함하는 것을 특징으로 하는 박막의 전달 방법.
- 제2항에 있어서, 분리를 위한 상기 열처리는, 상기 c)단계가 진행되는 동안에, 상기 소스 기판과 상기 타깃 서포트 사이에 약간의 간격(simple distance)을 둠으로써 상기 박막(18)을 분리하거나 또는 단지 이러한 열처리만으로 완전한 분리가 되기에 충분하게 선택되는 것을 특징으로 하는 박막의 전달 방법.
- 제1항에 있어서, 상기 c)단계 및 상기 과깨짐 형성 단계는 기계적인 압력 및/ 또는 기계적인 응력(stress) 및/ 또는 가스 압력의 형태로 힘을 가하는 것을 포함하는 것을 특징으로 하는 박막의 전달 방법.
- 소스 기판(10)의 박막(18)을 전달하는 방법에 있어서,a) 상기 소스 기판에 이온 또는 가스 종들을 주입하여 상기 소스 기판에 상기 박막(18)을 한정하는, 분열 영역이라고 불리는, 영역(16)을 상기 소스 기판에 형성시키는 단계와,b) 상기 분열 영역을 따라 상기 소스 기판(10)으로부터 상기 박막(18)을 분리하는 단계를 포함하는 박막의 전달방법으로서,상기 b)단계 이전에:재료를 가지고 상기 분열 영역과 상기 기판 사이에 필름을 형성하는데 상기 필름은 그 두께가 상기 필름이 셀프-서포트 되기 위한 제한 두께보다는 두껍거나, 같거나 유사하도록 형성하는 단계, 및상기 소스 기판에 열 처리 및/ 또는 기계적인 힘을 가함으로써 상기 분열 영역에 과깨짐을 형성하는 단계를 포함하는 것을 특징으로 하는 박막의 전달 방법.
- 제1항에 있어서, 두께를 가진 상기 필름을 형성하는 단계는 상기 a)단계의 주입으로 상기 두께로 상기 분열 영역을 형성하고, 그 다음 상기 박막에 의하여 상기 필름이 형성되는 것으로 구성되는 것을 특징으로 하는 박막의 전달 방법.
- 제1항에 있어서, 두께를 가진 필름을 형성하는 상기 단계는 상기 박막(20)상에 두께 형성물(20)이라고 불리는 막을 형성하여, 상기 박막 및 상기 두께 형성물이 상기 필름을 형성하는 것을 포함하는 것을 특징으로 하는 박막의 전달 방법.
- 제1항에 있어서, 상기 b)단계 이전에 미소 전자 요소들 및/ 또는 미소 기계 요소들 및/ 또는 광전 요소들의 전부 또는 일부를 생산하는 것을 더 포함하는 것을 특징으로 하는 박막의 전달 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9910121A FR2797347B1 (fr) | 1999-08-04 | 1999-08-04 | Procede de transfert d'une couche mince comportant une etape de surfragililisation |
| FR99/10121 | 1999-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020085868A true KR20020085868A (ko) | 2002-11-16 |
| KR100742240B1 KR100742240B1 (ko) | 2007-07-24 |
Family
ID=9548879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020027001366A KR100742240B1 (ko) | 1999-08-04 | 2000-08-03 | 과깨짐 형성 단계를 포함하는 박막의 전달 방법 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1203403A1 (ko) |
| JP (1) | JP2003506892A (ko) |
| KR (1) | KR100742240B1 (ko) |
| FR (1) | FR2797347B1 (ko) |
| MY (1) | MY137329A (ko) |
| TW (1) | TW457565B (ko) |
| WO (1) | WO2001011667A1 (ko) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| FR2830983B1 (fr) | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| JP4277481B2 (ja) | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | 半導体基板の製造方法、半導体装置の製造方法 |
| FR2845517B1 (fr) * | 2002-10-07 | 2005-05-06 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
| FR2845518B1 (fr) * | 2002-10-07 | 2005-10-14 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
| FR2846788B1 (fr) * | 2002-10-30 | 2005-06-17 | Procede de fabrication de substrats demontables | |
| FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2857953B1 (fr) * | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| JP4879737B2 (ja) * | 2004-01-29 | 2012-02-22 | ソワテク | 半導体層の分離方法 |
| EP1605504B1 (en) * | 2004-06-10 | 2011-05-25 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method for manufacturing a SOI wafer |
| FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| FR2899378B1 (fr) | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
| JP5284576B2 (ja) * | 2006-11-10 | 2013-09-11 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| CN101663733B (zh) | 2007-04-20 | 2013-02-27 | 株式会社半导体能源研究所 | 制造绝缘体上硅衬底和半导体器件的方法 |
| KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작방법 |
| JP5367330B2 (ja) | 2007-09-14 | 2013-12-11 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| JP5464843B2 (ja) | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| JP5339785B2 (ja) * | 2008-06-03 | 2013-11-13 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| US8524572B2 (en) * | 2011-10-06 | 2013-09-03 | Micron Technology, Inc. | Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions |
| US9281233B2 (en) * | 2012-12-28 | 2016-03-08 | Sunedison Semiconductor Limited | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
| FR3055063B1 (fr) * | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
| FR3108787B1 (fr) * | 2020-03-31 | 2022-04-01 | Commissariat Energie Atomique | Procédé basse température de transfert et de guérison d’une couche semi-conductrice |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| EP0995227A4 (en) * | 1997-05-12 | 2000-07-05 | Silicon Genesis Corp | CONTROLLED CLEAVAGE PROCESS |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| US5909627A (en) * | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
-
1999
- 1999-08-04 FR FR9910121A patent/FR2797347B1/fr not_active Expired - Fee Related
-
2000
- 2000-08-03 EP EP00956612A patent/EP1203403A1/fr not_active Withdrawn
- 2000-08-03 WO PCT/FR2000/002239 patent/WO2001011667A1/fr active Search and Examination
- 2000-08-03 KR KR1020027001366A patent/KR100742240B1/ko not_active IP Right Cessation
- 2000-08-03 JP JP2001516228A patent/JP2003506892A/ja active Pending
- 2000-08-04 MY MYPI20003580A patent/MY137329A/en unknown
- 2000-09-05 TW TW089115613A patent/TW457565B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001011667A1 (fr) | 2001-02-15 |
| MY137329A (en) | 2009-01-30 |
| TW457565B (en) | 2001-10-01 |
| FR2797347B1 (fr) | 2001-11-23 |
| JP2003506892A (ja) | 2003-02-18 |
| EP1203403A1 (fr) | 2002-05-08 |
| FR2797347A1 (fr) | 2001-02-09 |
| KR100742240B1 (ko) | 2007-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100742240B1 (ko) | 과깨짐 형성 단계를 포함하는 박막의 전달 방법 | |
| US7498245B2 (en) | Embrittled substrate and method for making same | |
| KR100854799B1 (ko) | 소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법 | |
| US6858517B2 (en) | Methods of producing a heterogeneous semiconductor structure | |
| KR100745700B1 (ko) | 가압을 이용한 박막 제조방법 | |
| US7498234B2 (en) | Method of producing a thin layer of semiconductor material | |
| EP1929511B1 (en) | Semiconductor on glass insulator with deposited barrier layer | |
| US7456080B2 (en) | Semiconductor on glass insulator made using improved ion implantation process | |
| US7115481B2 (en) | Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate | |
| US7960248B2 (en) | Method for transfer of a thin layer | |
| US7279779B2 (en) | Substrate assembly for stressed systems | |
| JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
| US20080064182A1 (en) | Process for high temperature layer transfer | |
| JP5588448B2 (ja) | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 | |
| JP2006505928A (ja) | 共注入後に中温で薄膜を分離する方法 | |
| US20070020895A1 (en) | Method for production of a very thin layer with thinning by means of induced self-support | |
| JP2015092632A (ja) | 強誘電体基板を使用した転写方法 | |
| KR20070107111A (ko) | 적어도 하나의 두꺼운 반도체 물질층을 포함하는헤테로-구조 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120716 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |