KR20000043182A - 고전압 발생기 - Google Patents

Abstract

본 발명은 반도체 메모리소자에서 전원전압보다 높은 고전압을 발생시키는데 사용되는 고전압 발생기에 관한 것으로, 특히 링 오실레이터로부터 일정주기를 갖고 발생되는 펄스 제어신호의 전위상태에 따라 제1 및 제2 프리차지노드 중 하나를 선택적으로 외부 전원전압 수준(Vext)으로 프리차지하는 프리차지수단과; 상기 제1 및 제2 프리차지 노드의 전위상태와 상기 펄스 제어신호의 전위상태에 따라 제1 및 제2 부스팅노드 중 하나의 전위를 선택적으로 2Vext수준으로 레벨-업시키는 레벨-업수단과; 상기 펄스 제어신의 전위상태에 따라 상기 선택적으로 레벨-업된 부스팅노드의 전위를 Vext만큼 펌핑시키는 펌핑수단과; 상기 펄스 제어신호의 전위상태에 따라 스위칭여부가 제어되어 선택적으로 펌핑된 부스팅노드의 전위를 고전압으로 출력시키는 고전압 출력수단을 구비하므로써, 저전력용 디램에서의 펌핑효율을 향상시켜 외부 전원전압의 약 3배의 고전위 발생을 가능케 한 고전압 발생기에 관한 것이다.

Description

고전압 발생기

본 발명은 반도체 메모리소자에서 전원전압보다 높은 고전압을 발생시키는데 사용되는 고전압 발생기에 관한 것으로, 보다 상세하게는 펌핑효율을 향상시켜 외부 전원전압의 2배이상수준(약 3배)의 고전위 발생을 가능케 하므로써 차세대 저전력용 디램에서 채택가능한 고전압 발생기에 관한 것이다.

일반적으로, 고전압 발생기에 의해 발생되는 고전압(Vpp) 펄스는 트랜지스터의 문턱전압(threshold voltage: Vt)손실을 보상하도록 Vcc + Vt이상의 전위레벨을 유지하게 되는데, 이러한 특성으로 인해 디램(DRAM) 등의 메모리회로 분야 - 특히, 워드라인 드라이버와 비트라인 분리회로 및 데이타 출력버퍼-에서 많이 사용되어 진다.

도 1 은 종래에 사용된 고전압 발생기의 회로 구성도를 나타낸 것으로, 링 오실레이터(도시되지 않음)로부터 일정주기를 갖고 발생되는 펄스 제어신호(osc, /osc)의 전위상태에 따라 제1 및 제2 프리차지노드(A1, B1)중 하나를 선택적으로 외부 전원전압수준(Vext)으로 프리차지하는 프리차지수단(10)과; 상기 제1 및 제2 프리차지 노드(A1, B1)의 전위상태에 따라 선택적으로 턴-온되어 제1 및 제2 부스팅노드(A, B)에 외부 전원전압(Vext)을 공급하는 전원 공급수단(20)과; 상기 펄스 제어신호(osc, /osc)의 전위상태에 따라 상기 제1 및 제2 부스팅노드(A, B)의 전위를 일정 전위수준(2Vext)으로 펌핑시키는 펌핑수단(30)과; 상기 펄스 제어신호(osc, /osc)의 전위상태에 따라 스위칭여부가 제어되어 선택적으로 펌핑된 부스팅노드의 전위를 고전압으로 출력시키는 고전압 출력수단(40)을 구비한다.

동 도면의 경우, 상기 프리차지수단(10)은 상기 펄스 제어신호(osc, /osc)의 상보 전위값을 입력받아 각각 반전시키는 인버터(I1, I2)와; 상기 인버터(I1, I2) 각각의 출력단값에 따른 충·방전동작에 의해 상기 제1 및 제2 프리차지노드(A1, B1)의 전위를 가변시키는 캐패시터(C1, C2)와; 외부 전원전압(Vext) 인가단과 상기 제1 및 제2 프리차지노드(A1, B1) 사이에 각각 다이오드형으로 접속된 NMOS 트랜지스터(MN1, MN2)와; 상기 NMOS 트랜지스터(MN1, MN2)각각과 상호병렬로 연결되며, 각각의 게이트단이 상기 제1 및 제2 프리차지노드(A1, B1)와 크로스 커플구조로 연결된 NMOS 트랜지스터(MN3, MN4)를 구비하여 구성된다.

그리고, 상기 전원 공급수단(20)은 각각 외부 전원전압(Vext) 인가단과 상기 제1 및 제2 부스팅노드(A, B) 사이에 연결되며, 각각의 게이트단이 상기 제1 및 제2 프리차지노드(A1, B1)에 연결된 NMOS 트랜지스터(MN5, MN6)을 구비하여 구성된다.

또한, 상기 펌핑수단(30)은 상기 펄스 제어신호의 상보 전위값(osc. /osc)을 각각 입력받아 소정의 시간 지연시키는 직렬연결된 다수개의 인버터(I3와 I4, I5와 I6)와; 상기 인버터(I4, I6)의 출력단에 연결된 캐패시터(C3, C4)를 구비하여 구성된다.

그리고, 상기 고전압 출력수단(40)은 외부 전원전압(Vext) 인가단과 상기 제1 및 제2 부스팅노드(A, B) 사이에 각각 다이오드형 접속된 NMOS 트랜지스터(MN7, MN8)와; 상기 제1 및 제2 부스팅노드(A, B)와 고전압 출력단(N1) 사이에 각각 연결되며, 각각의 게이트단이 상기 제1 및 제2 부스팅노드(A, B)에 크로스 커플구조로 연결된 PMOS 트랜지스터(MP1, MP2)를 구비하여 구성된다.

상기 구성을 갖는 종래기술에 따른 고전압 발생기는 우선, 반대위상을 갖고 입력되는 링 오실레이터( 도시되지 않음)의 출력신호(osc, /osc)에 따라 캐패시터(C1, C2)의 선택적인 충·방전동작에 의해 제1 및 제2 프리차지노드(A1, A2)의 전위레벨이 상보 로직레벨을 유지하게 된다.

일단, 링 오실레이터 출력신호(osc)의 전위레벨을 '로직하이'라 가정할 때, 상기 프리차지수단(10)내 캐패시터(C2)가 충전되면서 제2 프리차지노드(B1)를 '로직하이'레벨로 만든다.

상기 '로직하이'레벨을 갖는 제2 프리차지노드(B1)는 NMOS 트랜지스터(MN3)의 게이트단에 크로스 커플구조로 연결되기 때문에, 상기 NMOS 트랜지스터(MN3)는 턴-온되어 결과적으로 제1 프리차지노드(A1)를 외부 전원전압(Vext) 수준으로 프리차지시키게 된다.

그런 다음, 상기 외부 전원전압(Vext) 수준으로 프리차지된 제1 프리차지노드(A1)에 의해 전원 공급수단(20)내 NMOS 트랜지스터(MN5)가 선택적으로 턴-온되면서, 제1 부스팅노드(A)를 외부 전원전압(Vext) 수준으로 일차적으로 펌핑시킨다.

그 후, 펌핑수단(30)에서는 '로직하이'레벨의 링오실레이터 출력신호(osc)를 입력받아 상기 외부 전원전압(Vext) 수준의 제1 부스팅노드(A)의 전위를 2Vext 수준까지 펌핑시키게 된다.

한편, '로직로우'레벨의 /osc신호를 입력받는 펌핑수단(31)은 캐패시터(C4)가 방전되어 제2 부스팅노드(B)를 '로우레벨'로 만들기 때문에, 스위칭소자로서의 PMOS 트랜지스터(MP1)가 턴-온되면서, 상기 제1 부스팅노드(A)의 2Vext 전압이 고전압으로 출력되어진다.

그리고, 링오실레이터로부터 일정주기를 갖고 발생되는 펄스 제어신호(osc)가

'로직로우'레벨일 경우에도, 마찬가지 동작에 의해 전류경로만을 달리하여 최종 고전압(Vpp) 출력단(N1)으로 2Vext수준의 전압이 출력된다.

상기 동작에 의해 외부 전원전압(Vext)보다 일정전위 이상 높은 고전압을 출력하는 종래의 기술에서는 셀의 문턱전위(threshold voltage:Vt) 손실을 감안할 경우 상기 고전압(Vext)의 최대값이 외부 전원전압(Vext)의 2배보다도 작은데, 이러한 특성은 3.3V 전압을 사용하는 현재의 DRAM동작에서는 별도의 문제가 없지만, 향후 전력소모 감소를 위해 보다 낮은 외부전압을 사용하는 DRAM설계시 셀 트랜지스터의 문턱전위가 구동전압(Vcc)에 비해 상대적으로 커지게 되기 때문에, 보다높은 수준의 고전압생성이 요구되고 있는 실정이다.

특히, 메모리 셀내의 NMOS 트랜지스터는 가장 작은 치수를 갖고 백 바이어스가 인가되어 사용되기 때문에, 본체효과(body-effect)가 없는 주변회로의 NMOS 트랜지스터에 비해 훨씬 큰 문턱전위 손실을 갖으며, 또한 앞으로 집적도가 증가함에따라 소자간 거리폭이 더욱 감소되어 상기한 문턱전위 손실은 더욱 증가될 것이다.

상기한 바와 같이, 집적도 증가에 따른 셀 트랜지스터의 문턱전위 손실 증가에 대비해, 저전원동작의 경우 전원전압을 2Vext보다 높은 고전위수준으로 펌핑해 줄 수 있는 고전압 발생기를 요구하고 있다.

따라서, 본 발명은 상기 문제점의 해결 및 요구에 부응하기 위하여 이루어진 것으로, 본 발명의 목적은 고저압 펑핑수준을 외부 전원전압의 3배수준으로까지 중가시키므로써, 저전압에서도 효과적 동작수행을 가능케 한 고전압 발생기를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 고전압 발생기는 링 오실레이터로부터 일정주기를 갖고 발생되는 펄스 제어신호의 전위상태에 따라 제1 및 제2 프리차지노드 중 하나를 선택적으로 외부 전원전압 수준(Vext)으로 프리차지하는 프리차지수단과;

상기 제1 및 제2 프리차지 노드의 전위상태와 상기 펄스 제어신호의 전위상태에 따라 제1 및 제2 부스팅노드 중 하나의 전위를 선택적으로 2Vext수준으로 레벨-업시키는 레벨-업수단과;

상기 펄스 제어신의 전위상태에 따라 상기 선택적으로 레벨-업된 부스팅노드의 전위를 Vext만큼 펌핑시키는 펌핑수단과;

상기 펄스 제어신호의 전위상태에 따라 스위칭여부가 제어되어 선택적으로 펌핑된 부스팅노드의 전위를 고전압으로 출력시키는 고전압 출력수단을 구비하는 것을 특징으로 한다.

도 1 은 종래에 사용된 고전압 발생기의 회로 구성도

도 2 는 본 발명에 따른 고전압 발생기의 회로 구성도

도 3 은 도 1 과 도 2 에 도시된 고전압 발생기에 대해 외부 전원전압을 각각 1.5V와 2.0V로 인가해주면서 시뮬레이션한 결과 비교도

<도면의 주요부분에 대한 부호의 설명>

10: 프리차지수단 20: 전원 공급수단

30, 31: 펌핑수단 40: 고전압 출력수단

50: 레벨-업수단

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 2 는 본 발명에 따른 고전압 발생기의 회로 구성도를 나타낸 것으로, 링 오실레이터(도시되지 않음)로부터 일정주기를 갖고 발생되는 펄스 제어신호(osc, /osc)의 전위상태에 따라 제1 및 제2 프리차지노드(A1, B1)중 하나를 선택적으로 외부 전원전압수준(Vext)으로 프리차지하는 프리차지수단(10)과; 상기 제1 및 제2 프리차지 노드(A1, B1)의 전위상태와 상기 펄스 제어신호(osc, /osc)의 전위상태에 따라 제1 및 제2 부스팅노드(A2, B2) 중 하나의 전위를 선택적으로 2Vext수준으로 레벨-업시키는 레벨-업수단(50)과; 상기 펄스 제어신호(osc, /osc)의 전위상태에 따라 상기 선택적으로 레벨-업된 부스팅노드의 전위를 일정 전위수준(3Vext)으로 펌핑시키는 펌핑수단(30)과; 상기 펄스 제어신호(osc, /osc)의 전위상태에 따라 스위칭여부가 제어되어 선택적으로 펌핑된 부스팅노드의 전위를 고전압(Vpp)으로 출력시키는 고전압 출력수단(40)을 구비한다.

상기 프리차지수단(10)과 펌핑수단(30) 및 고전압 출력수단(40)의 세부구성은 도 1 에 도시된 바와 동일하므로, 이들의 자세한 설명은 생략하기로 하며, 상기 레벨-업수단(50)에 대해서만 자세히 설명하기로 한다.

동 도면의 경우, 상기 레벨-업수단(50)은 상기 펄스 제어신호의 상보 전위값(osc, /osc)을 각각 입력받아 반전시키는 각각의 인버터(I3, I4)와; 상기 인버터(I3, I4) 각각의 출력값에 따른 충·방전동작에 의해 제3 및 제4 부스팅노드(A2, B2)의 전위를 가변시키는 각각의 캐패시터(C3, C4)와; 외부 전원전압(Vext) 인가단과 상기 제3 및 제4 부스팅노드(A2, B2) 각각의 사이에 다이오드형 접속된 각각의 NMOS 트랜지스터(MN5, MN6)와; 상기 다이오드형 접속된 NMOS 트랜지스터(MN5, MN6) 각각에 병렬로 접속되며, 상기 제2 및 제1 프리차지노드(B1, A1)가 각각의 게이트단으로 인가되는 각각의 NMOS 트랜지스터(MN7, MN8)와; 상기 제3 및 제4 부스팅노드(A2, B2) 각각과 상기 펌핑수단(30, 31)각각의 출력단에 연결된 제1 및 제2 부스팅노드(A, B) 각각의 사이에 다이오드형 접속되며, 벌크단으로 외부 전원전압(Vext)이 인가되는 각각의 NMOS 트랜지스터(MN9, MN10)를 구비한다.

이하, 상기 구성을 갖는 본 발명에 따른 고전압 발생기의 동작을 자세히 살펴보기로 한다.

이 경우에도, 링 오실레이터로부터 일정주기를 갖고 발생되는 펄스 제어신호(osc)를 '로직하이' 레벨로 가정하고 이하의 설명을 진행하기로 한다.

또한, 반대의 경우 즉, 상기 펄스 제어신호(osc)가 '로직로우'레벨일 경우에도 전달경로만을 달리할 뿐, 동일동작에 의해 출력단으로 같은 전위수준(약 3Vext)의 고전압(Vpp)이 발생됨을 미리 알려두는 바이다.

우선, '로직하이'레벨의 펄스 제어신호(osc)에 의해 상기 프리차지수단(10)내 캐패시터(C1)는 방전하고, 동시에 캐패시터(C2)는 충전하여 제1 및 제2 프리차지 노드(A1, B1)의 전위를 각각 '로우'와 '하이'로 천이시킨다. 이에따라, NMOS 트랜지스터(MN3)가 턴-온되어 제1 프리차지노드(A1)를 외부 전원전압(Vext) 수준으로 프리차지하게 된다.

이때, 상기 레벨-업수단(50)내 다이오드형으로전속되어 있는 NMOS 트랜지스터(MN9)의 백 바이어스전압을 외부 전원전압(Vext)으로 인가해주므로써 문턱전압(Vt)의 증가를 막을 수 있으며, 파워-업(power-up)시에는 본체와 드레인, 소오스간 pn접합을 통하여 상기 제1 및 제3 부스팅노드(A, A2)의 초기전압을 Vext-Vt수준으로 상승시키게 되면서 상기 NMOS 트랜지스터(MN9)를 매개로 양측에 연결된 두 다이오드형 NMOS 트랜지스터(MN5 와 MN11)은 다음과 같은 역할을 하게 된다.

설계시에 상기 고전압 출력수단(40)내 PMOS 트랜지스터(MP1, MP2)를 위한 N-Well에 상기 레벨-업수단(50)내 NMOS 트랜지스터(MN9)를 위한 P-Well을 형성하므로써, 상기 N-Well에는 고전압(Vpp)가 상기 P-Well에는 외부 전원전압(Vext)의 바이어스를 걸어주는 결과가 되어, 고전압(Vpp)이 상기 외부 전원전압(Vext) 수준까지 올라가지 못한 초기에는 상기 P-Well과 N-Well 사이의 접합에 순바이어스가 가해짐으로써 고전압(Vpp)의 초기전압을 외부 전원전압(Vext)보다 접합의 빌트-인 전위만큼 작은 전위수준으로까지 상승시켜주는 역할을 하며, 또한 고전압(Vpp)이 외부 전원전압(Vext)이상으로 증가하면 역바이어스가 되어 단순 캐패시터의 역할을 하게 된다.

이에따라, 제3 부스팅노드(A2)가 Vext -Vt수준으로 초기화되어 있는 상태에서, 상기한 외부 전원전압(Vext) 수준의 제1 프리차지노드(A1)가 게이트단으로 인가되는 레벨-업수단(50)내 NMOS 트랜지스터(MN7)가 턴-온되면서, 제3 부스팅노드(A2)로 외부 전원전압(Vext)이 공급되어, 결과적으로 제3 부스팅노드(A2)의 전위는 2Vext-Vt수준을 유지하게 된다.

그런 다음, 상기 펌핑수단(30)에서는 '로직하이'레벨의 링오실레이터 출력신호(osc)를 입력받아 상기한 2Vext-Vt 수준의 제1 부스팅노드(A)의 전위를 펌핑 캐패시터(C5)의 전하펌핑에 의해 3Vext-Vt 수준까지 끌어 올리게 되는 것이다.

한편, '로직로우'레벨의 /osc신호를 입력받는 펌핑수단(31)은 캐패시터(C6)가 방전되어 제2 부스팅노드(B)를 '로우레벨'로 만들기 때문에, 고전압 출력수단(40)내 스위칭소자로서의 PMOS 트랜지스터(MP1)가 턴-온되면서, 상기 제1 부스팅노드(A)의 3Vext-Vt 전압이 고전압 출력단(N1)을 거쳐 출력되어진다.

도 3 은 도 1 과 도 2 에 도시된 고전압 발생기에 대해 외부 전원전압을 각각 1.5V와 2.0V로 인가해주면서 시뮬레이션한 결과 비교도를 도시한 것으로, (a)와 (c)는 본 발명에 따른 고전압 발생기의 출력파형을 나타내며, (b)와 (d)는 종래에 사용된 고전압 발생기의 출력파형을 나타낸다.

동 도면을 통해 알 수 있듯이, 같은 시간동안 기존에 사용된 고전압 발생기의 경우 1.5V의 전원전압의 인가시 펌핑효과가 (d)에 도시된 바와 같이 거의 없는 데 반해, 본 발명에 따른 고전압 발생기에서는 낮은 전원전압에서 조차도 확실한 펌핑효과가 나타나고 있음을 (c)의 파형을 통해 알 수 있다.

이상에서 설명한 바와같이 본 발명에 따른 고전압 발생기에 의하면, 외부 전원전압의 펌핑효율을 높여 3Vext-Vt 수준까지 펑핑된 고전압을 발생시키므로써, 저전력용 메모리장치에서도 효과적으로 동작할 수 있는 매우 뛰어난 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

1. 링 오실레이터로부터 일정주기를 갖고 발생되는 펄스 제어신호의 전위상태에 따라 제1 및 제2 프리차지노드 중 하나를 선택적으로 외부 전원전압 수준(Vext)으로 프리차지하는 프리차지수단과;

   상기 제1 및 제2 프리차지 노드의 전위상태와 상기 펄스 제어신호의 전위상태에 따라 제1 및 제2 부스팅노드 중 하나의 전위를 선택적으로 2Vext수준으로 레벨-업시키는 레벨-업수단과;

   상기 펄스 제어신의 전위상태에 따라 상기 선택적으로 레벨-업된 부스팅노드의 전위를 Vext만큼 펌핑시키는 펌핑수단과;

   상기 펄스 제어신호의 전위상태에 따라 스위칭여부가 제어되어 선택적으로 펌핑된 부스팅노드의 전위를 고전압으로 출력시키는 고전압 출력수단을 구비하는 것을 특징으로 하는 고전압 발생기.
2. 제 1 항에 있어서,

   상기 프리차지수단은 상기 펄스 제어신호의 상보 전위값을 각각 입력받아 반전시키는 제1 및 제2 인버터와;

   상기 제1 및 제2 인버터의 출력값에 따른 충·방전동작에 의해 상기 제1 및 제2 프리차지노드의 전위를 가변시키는 제1 및 제2 캐패시터와;

   외부 전원전압 인가단과 상기 제1 및 제2 프리차지노드 사이에 각각 다이오드형 접속된 제1 및 제2 NMOS 트랜지스터와;

   상기 제1 및 제2 NMOS 트랜지스터와 각각 병렬로 연결되며, 각각의 게이트단이 상기 제1 및 제2 프리차지노드와 크로스 커플구조로 연결된 제3 및 제4 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생기.
3. 제 1 항에 있어서,

   상기 레벨-업수단은 상기 펄스 제어신호의 상보 전위값을 각각 입력받아 반전시키는 제1 및 제2 인버터와;

   상기 제1 및 제2 인버터의 출력값에 따른 충·방전동작에 의해 제3 및 제4 부스팅노드의 전위를 가변시키는 제1 및 제2 캐패시터와;

   외부 전원전압 인가단과 상기 제3 및 제4 부스팅 노드 각각의 사이에 다이오드형 접속된 제1 및 제2 NMOS 트랜지스터와;

   상기 제1 및 제2 NMOS 트랜지스터 각각에 병렬로 접속되며, 상기 제2 및 제1 프리차지노드가 각각의 게이트단으로 인가되는 제3 및 제4 NMOS 트랜지스터와;

   상기 제3 및 제4 부스팅노드 각각과 상기 제1 및 제2 부스팅노드 각각의 사이에 다이오드형 접속되며, 벌크단으로 외부 전원전압이 인가되는 제5 및 제6 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생기.
4. 제 1 항에 있어서,

   상기 펌핑수단은 상기 펄스 제어신호의 상보 전위값을 각각 입력받아 소정의 시간 지연시키는 직렬연결된 다수개의 인버터와;

   상기 인버터의 출력단에 연결된 캐패시터를 구비하는 것을 특징으로 하는 고전압 발생기.
5. 제 1 항에 있어서,

   상기 고전압 출력수단은 외부 전원전압 인가단과 상기 제1 및 제2 부스팅노드 사이에 각각 다이오드형 접속된 제1 및 제2 NMOS 트랜지스터와;

   상기 제1 및 제2 부스팅노드와 고전압 출력단 사이에 각각 연결되며, 각각의 게이트단이 상기 제1 및 제2 부스팅노드에 크로스 커플구조로 연결된 제1 및 제2 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생기.