[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102296945B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102296945B1
KR102296945B1 KR1020140083926A KR20140083926A KR102296945B1 KR 102296945 B1 KR102296945 B1 KR 102296945B1 KR 1020140083926 A KR1020140083926 A KR 1020140083926A KR 20140083926 A KR20140083926 A KR 20140083926A KR 102296945 B1 KR102296945 B1 KR 102296945B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
source
drain
storage
Prior art date
Application number
KR1020140083926A
Other languages
English (en)
Other versions
KR20160004843A (ko
Inventor
오금미
손경모
김성훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140083926A priority Critical patent/KR102296945B1/ko
Priority to CN201510478366.4A priority patent/CN105280137B/zh
Priority to US14/792,117 priority patent/US9520455B2/en
Publication of KR20160004843A publication Critical patent/KR20160004843A/ko
Priority to KR1020210113020A priority patent/KR102350398B1/ko
Application granted granted Critical
Publication of KR102296945B1 publication Critical patent/KR102296945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 고해상도 및 고신뢰성을 얻을 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치는 기판 상에 형성되는 스토리지 전극과; 상기 스토리지 전극을 덮도록 형성되는 스토리지 절연막과; 상기 스토리지 절연막 상에 형성되며, 채널 영역을 가지는 폴리실리콘의 액티브층, 상기 액티브층의 하부에 위치하는 게이트 전극, 상기 액티브층과 각각 접속되는 소스 및 드레인 전극을 각각 포함하는 스위칭 트랜지스터 및 구동 트랜지스터와; 상기 구동 트랜지스터와 접속된 유기 발광 다이오드를 구비하며, 상기 스토리지 전극은 상기 구동 트랜지스터의 드레인 전극과 접속되며, 상기 스토리지 절연막을 사이에 두고 상기 구동 트랜지스터의 게이트 전극과 중첩되어 스토리지 커패시터를 형성하는 것을 특징으로 한다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD OF FABRICATING THE SAME}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 고해상도 및 고신뢰성을 얻을 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다.
평판형 표시 장치는 기판 상에 형성되어 스위칭 소자 및 구동 소자로 이용되는 박막트랜지스터를 구비한다. 박막트랜지스터는 채널 영역을 형성하는 액티브층과, 채널영역과 중첩되게 형성되는 게이트 전극과, 채널 영역을 사이에 두고 서로 마주보는 소스 및 드레인 전극을 구비한다.
이러한 액티브층은 기판 상에 비정질 실리콘 박막을 증착한 뒤 열처리하여 다결정 실리콘으로 결정화된다. 구체적으로, 비정질 실리콘층에 레이저를 주사하는 경우에, 순간적인 용해 과정과 응고 과정을 거쳐 냉각이 진행됨에 따라 고체 상태의 다결정 실리콘핵이 생성된다. 그리고, 온도구배를 따라 다결정 실리콘핵의 상방향과 주변 횡방향으로 고체 및 액체 계면이 전진하게 되는 성장과정을 거치게 된다. 이와 같은 응고 과정의 단계에서 3방향 이상에서 성장한 고체 상태의 그레인(grain)이 한 선상에서 만나게 되고 이와 같은 계면이 그레인 바운더리(grain boundary)를 형성하게 된다. 그러나, 레이저에 의해서 용해되는 비정질 실리콘층은 응고 속도가 매우 빠르며, 비정질 실리콘층의 고체 및 액체 상태의 변화에 따른 부피 팽창을 수용할 공간이 부족하기 때문에 3방향 이상의 핵성장에 의해서 형성된 그레인 바운더리가 만나는 지점의 다결정 실리콘층인 액티브층(16)은 도 1에 도시된 바와 같이 상부로 높이 솟아올라 돌출부(protrusion)를 형성하게 된다. 이에 따라, 액티브층(16)의 돌출부에 전계가 집중되어 게이트 절연막(14)의 절연 파괴현상이 발생되므로, 게이트 전극(18)과 액티브층(16)이 쇼트되는 문제점이 있다. 또한, 종래에는 액티브층(16)의 스토리지 영역과 스토리지 전극이 게이트 절연막(14)을 사이에 두고 중첩되어 스토리지 커패시터를 형성한다. 이 때, 액티브층의 스토리지 영역은 액티브층(16)의 채널영역과 별도의 도핑 공정을 통해 버퍼층(12) 상에 형성되지만, 채널 영역과 다른 영역에 위치하므로 고해상도에 불리한 문제점이 있다. 뿐만 아니라, 종래에는 패널의 박형화를 위해 플렉서블 기판을 이용하는 경우, 플렉서블 기판으로부터 유입되는 이동 전하(mobile charge)와 같은 불순물에 의해 트랜지스터의 전류가 저하되는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 고해상도 및 고신뢰성을 얻을 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치는 기판 상에 형성되는 스토리지 전극과; 상기 스토리지 전극을 덮도록 형성되는 스토리지 절연막과; 상기 스토리지 절연막 상에 형성되며, 채널 영역을 가지는 폴리실리콘의 액티브층, 상기 액티브층의 하부에 위치하는 게이트 전극, 상기 액티브층과 각각 접속되는 소스 및 드레인 전극을 각각 포함하는 스위칭 트랜지스터 및 구동 트랜지스터와; 상기 구동 트랜지스터와 접속된 유기 발광 다이오드를 구비하며, 상기 스토리지 전극은 상기 구동 트랜지스터의 드레인 전극과 접속되며, 상기 스토리지 절연막을 사이에 두고 상기 구동 트랜지스터의 게이트 전극과 중첩되어 스토리지 커패시터를 형성하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치의 제조 방법은 기판 상에 스토리지 전극을 형성하는 단계와; 상기 스토리지 전극을 덮도록 스토리지 절연막을 형성하는 단계와; 상기 스토리지 절연막 상에 채널 영역을 가지는 폴리실리콘의 액티브층, 상기 액티브층의 하부에 위치하는 게이트 전극, 상기 액티브층과 각각 접속되는 소스 및 드레인 전극을 각각 포함하는 스위칭 트랜지스터 및 구동 트랜지스터를 형성하는 단계와; 상기 스위칭 트랜지스터 및 구동 트랜지스터를 덮도록 보호막을 형성하는 단계와; 상기 보호막 상에 상기 구동 트랜지스터와 접속된 유기 발광 다이오드를 형성하는 단계를 포함하며, 상기 스토리지 전극은 상기 구동 트랜지스터의 드레인 전극과 접속되며, 상기 스토리지 절연막을 사이에 두고 상기 구동 트랜지스터의 게이트 전극과 중첩되어 스토리지 커패시터를 형성하는 것을 특징으로 한다.
상기 스위칭 트랜지스터는 상기 스토리지 절연막 상에 형성되는 제1 게이트 전극과; 상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막 상에 형성되며 제1 채널 영역, 제1 소스 영역 및 제1 드레인 영역을 가지는 제1 액티브층과; 상기 제1 액티브층을 덮도록 형성된 층간 절연막 상에 형성되며 상기 제1 액티브층의 제1 소스 영역의 측면 및 제1 드레인 영역의 측면 각각과 접속되는 제1 소스 전극 및 제1 드레인 전극을 구비하며, 상기 구동 트랜지스터는 상기 스토리지 절연막 상에 형성되는 제2 게이트 전극과; 상기 게이트 절연막 상에 형성되며 제2 채널 영역, 제2 소스 영역 및 제2 드레인 영역을 가지는 제2 액티브층과; 상기 층간 절연막 상에 형성되며 상기 제2 액티브층의 제2 소스 영역의 측면 및 제2 드레인 영역의 측면 각각과 접속되는 제2 소스 전극 및 제2 드레인 전극을 구비하는 것을 특징으로 한다.
상기 유기 발광 표시 장치는 상기 스토리지 전극과 동일 평면 상에 동일 재질로 형성된 제1 라인부와, 상기 제1 및 제2 게이트 전극과 동일 평면 상에 동일 재질로 형성되는 제2 라인부를 포함하는 스캔 라인과; 상기 스캔 라인과 교차하는 데이터 라인과 동일 평면 상에 동일 재질로 형성되는 연결 전극과; 상기 제1 및 제2 라인부 각각과 상기 연결 전극을 전기적으로 접속시키는 스캔 컨택홀을 더 구비하는 것을 특징으로 한다.
상기 연결 전극은 상기 화소 영역이 형성된 액티브 영역의 바깥쪽에 위치하는 비액티브 영역에 형성되며, 상기 스캔 컨택홀은 상기 스토리지 절연막, 상기 제2 라인부, 상기 게이트 절연막 및 상기 층간 절연막을 관통하여 상기 제1 라인부의 상부면 및 상기 제2 라인부의 측면을 노출시키며, 상기 연결 전극은 상기 스캔 컨택홀을 통해 상기 비액티브 영역에 위치하는 상기 제1 및 제2 라인부와 접속되며, 상기 제1 액티브층의 채널 영역은 상기 스위칭 트랜지스터의 제1 게이트 전극과 중첩되는 것을 특징으로 한다.
상기 연결 전극 및 스캔 컨택홀은 상기 화소 영역이 형성된 액티브 영역 내에 각 화소 영역마다 형성되거나 i(여기서, i는 자연수)번째 화소 영역마다 형성되며, 상기 스캔 컨택홀은 상기 스토리지 절연막, 상기 제2 라인부로부터 신장된 제2 게이트부, 상기 게이트 절연막 및 상기 층간 절연막을 관통하여 상기 제1 라인부로부터 신장된 제1 게이트부와, 상기 제2 게이트부로 이루어진 제1 게이트 전극을 노출시키며, 상기 연결 전극은 상기 스캔 컨택홀을 통해 제1 게이트부의 상부면 및 상기 제2 게이트부의 측면과 접속되며, 상기 연결 전극 및 스캔 컨택홀이 형성된 화소 영역에 위치하는 상기 제1 액티브층의 채널 영역은 상기 데이터 라인과 중첩되며, 상기 연결 전극 및 스캔 컨택홀이 없는 화소 영역에 위치하는 상기 제1 액티브층의 채널 영역은 상기 스위칭 트랜지스터의 게이트 전극과 중첩되는 것을 특징으로 한다.
본 발명은 추가 도핑공정없이 저저항금속으로 형성된 스토리지 전극 및 게이트 전극이 액티브층 하부에서 액티브층과 중첩되도록 형성된다. 이에 따라, 본 발명은 스토리지 커패시터의 면적을 극대화할 수 있으며 단일 게이트 구조로 고해상도 구현이 가능하다. 또한, 본 발명에서는 게이트 전극이 액티브층 하부에 위치하므로, 액티브층의 결정화 공정시 생성된 액티브층의 돌출부와 게이트 전극이 쇼트되는 현상을 방지할 수 있어 신뢰성이 향상된다. 또한, 본 발명에서는 폴리이미드와 같은 플렉서블 재질로 형성된 기판으로부터 유입되는 이동 전하와 같은 불순물이 스토리지 전극에 의해 차단되므로 구동 트랜지스터의 전류가 저하되는 것을 방지할 수 있어 신뢰성이 향상된다. 또한, 본 발명에서는 스위칭 트랜지스터, 구동 트랜지스터 및 스토리지 커패시터를 고가의 하프톤 마스크없이 6개의 포토마스크로 형성할 수 있어 비용을 절감할 수 있으며 공정 신뢰성이 향상된다. 뿐만 아니라, 본 발명에서는 게이트 전극과 접속된 스캔 라인을 2중 구조로 형성함으로써 게이트 전극의 두께를 증가시키지 않고서 게이트 전극 상부에 위치하는 액티브층을 결정화할 수 있어 액티브층의 결정성이 저하되는 것을 방지할 수 있다.
도 1은 종래 유기 발광 표시 장치에 적용된 트랜지스터를 나타내는 단면도이다.
도 2는 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치의 각 서브 화소를 나타내는 회로도이다.
도 3은 도 2에 도시된 유기 발광 표시 장치를 설명하기 위한 평면도이다.
도 4는 도 3에서 선"Ⅰ-Ⅰ'"를 따라 절단한 유기 발광 표시 장치를 나타내는 단면도이다.
도 5는 도 4에 도시된 스토리지 커패시터를 상세히 설명하기 위한 단면도이다.
도 6a 및 도 6b는 도 3 및 도 4에 도시된 스토리지 전극의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b는 도 3 및 도 4에 도시된 게이트 전극의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b는 도 3 및 도 4에 도시된 액티브층의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 9a 및 도 9b는 도 3 및 도 4에 도시된 액티브층의 소스 영역 및 드레인 영역의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 10a 및 도 10b는 도 3 및 도 4에 도시된 소스 컨택홀 및 드레인 컨택홀의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 11a 및 도 11b는 도 3 및 도 4에 도시된 소스 및 드레인 전극의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 12a 및 도 12b는 도 3 및 도 4에 도시된 화소 컨택홀의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 13a 및 도 13b는 도 3 및 도 4에 도시된 애노드 전극의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 14a 및 도 14b는 도 3 및 도 4에 도시된 뱅크 절연막, 스페이서, 유기 공통층, 및 캐소드 전극의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 15는 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 평면도이다.
도 16은 도 15에서 선"Ⅱ-Ⅱ'"를 따라 절단한 유기 발광 표시 장치를 나타내는 단면도이다.
도 17a 내지 도 17c는 도 15 및 도 16에 도시된 연결 전극 및 스캔 컨택홀의 다른 형태를 나타내는 평면도 및 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.
도 2는 본 발명에 따른 유기 발광 표시 장치의 각 서브 화소를 나타내는 회로도이다.
도 2에 도시된 유기 발광 표시 장치의 각 서브 화소는 유기 발광 다이오드(OLED)와, 제1 및 제2 스위칭 트랜지스터(ST1,ST2)와, 구동 트랜지스터(DT) 및 스토리지 커패시터(Cst)를 포함한다.
제1 스위칭 트랜지스터(ST)는 제2n(여기서, n은 자연수)-1번째 스캔 라인(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 전압을 제1 노드(n1), 즉 스토리지 커패시터(Cst) 및 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 이를 위해, 제1 스위칭 트랜지스터(ST1)는 도 2 및 도 3에 도시된 바와 같이 제2n-1번째 스캔 라인(SL1)과 접속된 제1 게이트 전극(156)과, 데이터 라인(DL)에 포함된 제1 소스 전극(104)과, 제1 소스 전극(104)과 마주하며 구동 박막 트랜지스터(DT)의 제2 게이트 전극(106) 및 스토리지 커패시터(Cst)와 접속된 제1 드레인 전극(108)과, 제1 소스 전극(104) 및 제1 드레인 전극(108) 사이에 채널부를 형성하는 제1 액티브층(154)을 구비한다.
여기서, 제1 액티브층(154)은 제1 게이트 전극(156)보다 위에 배치되도록 게이트 절연막(112) 상에 형성된다. 이러한 제1 액티브층(154)은 제1 채널 영역(154C)과, 그 제1 채널 영역(154C)을 사이에 두고 마주보는 제1 소스 영역(154S) 및 제1 드레인 영역(154D)을 구비한다. 제1 채널 영역(154C)은 게이트 절연막(112)을 사이에 두고 제1 게이트 전극(156)과 중첩된다. 제1 소스 영역(154S)은 n형 또는 p형 불순물이 주입되며, 제1 소스 컨택홀(124S)을 통해 측면이 노출되어 제1 소스 전극(104)과 접속된다. 여기서, 제1 소스 컨택홀(124S)은 스토리지 절연막(126), 게이트 절연막(112), 제1 소스 영역(154S), 제1 및 제2 층간 절연막(128,116)을 관통하도록 형성되어 제1 소스 영역(154S)의 측면 및 기판(101)의 상부면을 노출시킨다. 제1 드레인 영역(154D)은 n형 또는 p형 불순물이 주입되며, 제1 드레인 컨택홀(124D)을 통해 측면이 노출되어 제1 드레인 전극(108)과 접속된다. 여기서, 제1 드레인 컨택홀(124D)은 제2 게이트 전극(106)의 일부, 게이트 절연막(112), 제1 드레인 영역(154D), 제1 및 제2 층간 절연막(128,116)을 관통하도록 형성되어 제1 드레인 영역(154D)의 측면 및 제2 게이트 전극(106)을 노출시킨다.
구동 트랜지스터(DT)는 스토리지 커패시터(Cst)에 저장된 데이터 전압에 응답하여 전원 라인(PL)으로부터 발광 소자(OLED)로 공급되는 전류를 제어함으로써 발광 소자(OLED)의 발광량을 조절하게 된다. 이를 위해, 구동 박막 트랜지스터(DT)는 도 2 및 도 3에 도시된 바와 같이 스위칭 트랜지스터(ST1)의 제1 드레인 전극(108)과 접속된 제2 게이트 전극(106), 전원 라인(PL)에 포함된 제2 소스 전극, 제2 소스 전극과 마주하며 애노드 전극(132)과 접속된 제2 드레인 전극(110), 제2 소스 및 제2 드레인 전극(110) 사이에 채널부를 형성하는 제2 액티브층(114)을 구비한다.
제2 게이트 전극(106)은 제1 드레인 컨택홀(124D)을 통해 노출되어 스위칭 트랜지스터(ST1)의 제1 드레인 전극(108)과 접속된다. 또한, 제2 게이트 전극(106)은 스토리지 절연막(126) 상에 스토리지 전극(140)과 중첩되도록 형성되어 스토리지 커패시터(Cst)를 형성하다.
제2 소스 전극은 전원 라인(PL)에 포함되며 제2 액티브층(114)의 제2 소스 영역(114S)의 측면을 노출시키는 제2 소스 컨택홀(164S)을 통해 제2 소스 영역(114S)의 측면과 접속된다. 여기서, 제2 소스 컨택홀(164S)은 제1 소스 컨택홀(124S)과 마찬가지로 스토리지 절연막(126), 게이트 절연막(112), 제2 소스 영역(114S), 제1 및 제2 층간 절연막(128,116)을 관통하여 제2 소스 영역(114S)의 측면을 노출시킨다.
제2 드레인 전극(110)은 보호막(118)을 관통하는 화소 컨택홀(120)을 통해 노출되어 애노드 전극(132)과 접속된다. 또한, 제2 드레인 전극(110)은 제2 드레인 영역(114D)의 측면을 노출시키는 제2 드레인 컨택홀(164D)을 통해 제2 액티브층의 제2 드레인 영역(114D)의 측면과 접속된다. 여기서, 제2 드레인 컨택홀(164D)은 스토리지 절연막(126), 게이트 절연막(112), 제2 드레인 영역(114D), 제1 및 제2 층간 절연막(128,116)을 관통하여 제2 드레인 영역(114D)의 측면을 노출시킨다.
제2 액티브층(114)은 제2 게이트 전극(106)보다 위에 배치되도록 게이트 절연막(112) 상에 형성된다. 이러한 제2 액티브층(114)은 제2 채널 영역(114C)과, 그 제2 채널 영역(114C)을 사이에 두고 마주보는 제2 소스 영역(114S) 및 제2 드레인 영역(114D)을 구비한다. 제2 채널 영역(114C)은 게이트 절연막(112) 상에 형성되며 게이트 절연막(112)을 사이에 두고 제2 게이트 전극(106)과 중첩된다. 제2 소스 영역(114S)은 n형 또는 p형 불순물이 주입되며, 제2 소스 컨택홀(142S)을 통해 노출되어 전원 라인(PL)과 접속된다. 제2 드레인 영역(114D)은 n형 또는 p형 불순물이 주입되며, 제2 드레인 컨택홀(164D)을 통해 노출되어 제2 드레인 전극(110)과 접속된다.
제2 스위칭 트랜지스터(ST2)는 도 3 및 도 4에 도시된 바와 같이 제2n(여기서, n은 자연수) 번째 스캔 라인(SL)에 스캔 펄스가 공급되면 턴-온되어 기준 전압 라인(RL)을 통해 공급된 기준 전압(Vref)으로 제2 노드(n2)를 초기화한다.
이를 위해, 제2 스위칭 트랜지스터(ST2)는 제2n(여기서, n은 자연수) 번째 스캔 라인(SL)에 접속된 제3 게이트 전극(172), 기준 전압 라인(RL)에 포함된 제3 소스 전극, 제3 소스 전극과 마주하는 제2 드레인 전극(110), 제3 소스 전극 및 제2 드레인 전극(172,110) 사이에 채널부를 형성하는 제3 액티브층(176)을 구비한다.
제3 소스 전극은 기준 전압 라인(RL)에 포함되며 제3 액티브층(176)의 제3 소스 영역(176S)의 측면을 노출시키는 제3 소스 컨택홀(174S)을 통해 제3 소스 영역(176S)의 측면과 접속된다. 여기서, 제3 소스 컨택홀(174S)은 제1 소스 컨택홀(124S)과 마찬가지로 스토리지 절연막(126), 게이트 절연막(112), 제3 소스 영역(176S), 제1 및 제2 층간 절연막(128,116)을 관통하여 제3 소스 영역(174S)의 측면을 노출시킨다.
제3 액티브층(176)은 제2 액티브층(114)에서 연장되어 형성되며, 제3 게이트 전극(172)보다 위에 배치되도록 게이트 절연막(112) 상에 형성된다. 이러한 제3 액티브층(176)은 제2 드레인 영역(114D)과 접속된 제3 채널 영역(176C)과, 그 제3 채널 영역(176C)을 사이에 두고 제2 드레인 영역(114D)과 마주보는 제3 소스 영역(176S)을 구비한다.
제3 채널 영역(176C)은 게이트 절연막(112)을 사이에 두고 제3 게이트 전극(172)과 중첩된다. 제3 소스 영역(176S)은 n형 또는 p형 불순물이 주입되며 제3 소스 컨택홀(152S)을 통해 노출되어 기준 전압 라인(RL)과 접속된다.
유기 발광 다이오드(OLED)는 애노드 전극(132)과 캐소드 전극(136) 사이에 전압을 인가하면, 제1 전극(132)으로부터 정공이 제2 전극(136)으로부터 전자가 주입되어 발광층에서 재결합하여 이로 인한 엑시톤(exciton)이 생성되며, 이 엑시톤이 기저상태로 떨어지면서 빛이 방출된다. 이를 위해, 유기 발광 다이오드(OLED)는 구동 트랜지스터(DT)의 제2 드레인 전극(110)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 유기 공통층(134)과, 유기 공통층(134) 위에 형성된 캐소드 전극(136)을 구비한다.
애노드 전극(132)은 투명 전극으로 형성되며, 캐소드 전극(136)은 반사 전극으로 형성된다. 이 경우, 도 3 및 도 4에 도시된 유기 발광 표시 장치는 기판(101) 쪽으로 빛이 방출되는 배면 발광을 하게 된다. 이외에도 애노드 전극(132) 및 캐소드 전극(136)의 재질에 따라 도 3 및 도 4에 도시된 유기 발광 표시 장치는 캐소드 전극(136) 쪽으로 빛이 방출되는 전면 발광 또는 전면 및 배면으로 발광하는 양면 발광할 수도 있다. 따라서, 애노드 전극(132) 및 캐소드 전극(136)의 재질을 상기와 같이 한정하지 않는다.
유기 공통층(134)은 뱅크 절연막)130)에 의해 마련된 뱅크홀에 의해 노출된 애노드 전극(132) 상에 적층된 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 구성된다. 여기서, 뱅크 절연막(130)은 셀갭을 유지시키기 위한 스페이서(138)와 일체화되게 형성되어 동일 공정에서 동시에 형성된다. 이에 따라, 하나의 마스크로 스페이서(138)와 뱅크 절연막(130)을 동시에 형성하므로 그에 따른 마스크 수를 줄일 수 있으며, 공정시간 및 비용을 줄일 수 있다.
스토리지 커패시터(Cst)는 도 2에 도시된 바와 같이 제1 노드(n1)에 접속된 제1 전극과, 제2 노드(N2)에 접속된 제2 전극을 구비하여 제1 및 제2 노드(n1,n2) 간의 차전압을 저장한다. 이러한 스토리지 커패시터(Cst)에 충전된 전압에 의해 스위칭 트랜지스터(ST1)가 턴-오프되더라도 구동 트랜지스터(DT)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(OLED)의 발광을 유지하게 한다.
이를 위해, 스토리지 커패시터(Cst)는 도 4 및 도 5에 도시된 바와 같이 기판(101) 상에 형성된 제2 전극인 스토리지 전극(140)과, 제1 전극인 구동 트랜지스터의 제2 게이트 전극(106)이 스토리지 절연막(126)을 사이에 두고 중첩됨으로써 형성된다. 스토리지 전극(140)은 제2 드레인 컨택홀(164D)을 통해 노출되어 구동 트랜지스터의 제2 드레인 전극(110)과 접속된다. 이 스토리지 전극(140)은 저저항 금속물질, 예를 들면, 알루미늄(Al), 알루미늄-네오듐과 같은 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 형성한다. 구동 트랜지스터(DT)의 제2 게이트 전극(106)은 제1 드레인 컨택홀(124D)을 통해 노출되어 제1 스위칭 트랜지스터(ST1)의 제1 드레인 전극(108)과 접속된다.
이와 같이, 본 발명에서는 추가 도핑공정없이 저저항금속으로 형성된 스토리지 전극(140) 및 제2 게이트 전극(106)이 제2 액티브층(114) 하부에서 제2 액티브층(114)과 중첩되도록 형성됨으로써 스토리지 커패시터의 면적을 극대화할 수 있어 고해상도 구현이 가능하다.
또한, 본 발명에서는 도 5에 도시된 바와 같이 제2 게이트 전극(106)이 제2 액티브층(114) 하부에 위치하므로 제2 액티브층(114)의 결정화공정시 생성된 제2 액티브층(114)의 돌출부와 제2 게이트 전극(106)이 쇼트되는 현상을 방지할 수 있어 신뢰성이 향상된다. 뿐만 아니라, 제1 및 제3 게이트 전극(156,172)이 제1 및 제3 액티브층(154,176) 하부에 위치하므로 제1 및 제3 액티브층(154,176) 각각의 돌출부와 제1 및 제3 게이트 전극(156,172)이 쇼트되는 현상을 방지할 수 있어 신뢰성이 향상된다.
또한, 본 발명에서는 폴리이미드와 같은 플렉서블 재질로 형성된 기판(101)으로부터 유입되는 이동 전하(mobile charge)와 같은 불순물이 스토리지 전극(140)에 의해 차단되므로 구동 트랜지스터(DT)의 전류가 저하되는 것을 방지할 수 있어 신뢰성이 향상된다.
도 6a 및 도 14b는 도 3 및 도 4에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 6a 및 도 6b를 참조하면, 기판(101) 상에 제1 마스크 공정으로 스토리지 전극(140)이 형성된다.
구체적으로, 기판(101) 상에 저저항 금속층이 전면 적층된 후, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 저저항 금속층이 패터닝됨으로써 스토리지 전극(140)이 형성된다.
도 7a 및 도 7b를 참조하면, 스토리지 전극(140)이 형성된 기판(101) 상에 스토리지 절연막(126)과; 스캔 라인(SL), 제1 내지 제3 게이트 전극(156,106,172)을 포함하는 게이트 패턴이 순차적으로 형성된다.
구체적으로, 스토리지 전극(140)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 스토리지 절연막(126)이 형성된다. 그런 다음, 스토리지 절연막(126) 상에 게이트 금속층이 적층된 후, 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 스캔 라인(SL), 제1 내지 제3 게이트 전극(156,106,172)을 포함하는 게이트 패턴이 순차적으로 형성된다.
도 8a 및 도 8b를 참조하면, 게이트 패턴이 형성된 기판(101) 상에 게이트 절연막(112)과; 제1 내지 제3 액티브층(154,114,176)이 순차적으로 형성된다.
구체적으로, 게이트 패턴이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 게이트 절연막(112)이 형성된다. 그런 다음, 게이트 절연막(112) 상에 아몰퍼스 실리콘 박막이 전면 증착된다. 그 아몰퍼스 실리콘 박막이 증착된 기판(101)에 열을 가하는 탈수소화 공정을 통해 아몰퍼스 실리콘 박막에 포함된 수소를 제거한다. 이 탈수소화 공정은 아몰퍼스 실리콘 박막에 포함된 수소가 레이저를 이용한 결정화 공정시 챔버 내부에 존재하는 산호와 반응을 일으켜 아몰퍼스 실리콘 박막의 표면 특성이 저하되는 것을 방지할 수 있다. 탈수소화 공정 후, 열처리를 통해 아몰퍼스 실리콘을 결정화함으로써 폴리 실리콘 박막이 형성된다. 이 폴리실리콘 박막이 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 제1 내지 제3 액티브층(154,114,176)이 형성된다.
도 9a 및 도 9b를 참조하면, 제1 내지 제3 액티브층(154,114,176)이 형성된 기판(101) 상에 제1 층간 절연막(128)이 형성되고, 제1 내지 제3 액티브층 각각의 소스 영역(154S,114S,176S) 및 드레인 영역(154D,114D)이 형성된다.
구체적으로, 제1 및 제2 액티브층(154,114)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 제1 층간 절연막(128)이 형성된다.
그런 다음, 제1 층간 절연막(128) 상에 포토레지스트를 전면 도포한 후, 그 포토레지스트를 제4 마스크를 이용한 포토리소그래피 공정으로 패터닝함으로써 제1 층간 절연막(128) 상에 포토레지스트 패턴이 형성된다. 그 포토레지스트 패턴을 마스크로 이용하여 제1 내지 제3 액티브층(154,114,176)에 n형 또는 p형 불순물을 주입함으로써 제1 내지 제3 액티브층 각각의 소스 영역(154S,114S,176S) 및 드레인 영역(154D,114D)이 형성된다.
도 10a 및 도 10b를 참조하면, 제1 층간 절연막(128)이 형성된 기판(101) 상에 소스 컨택홀(124S, 164S,174S)과 드레인 컨택홀(124D),164D)을 가지는 제2 층간 절연막(116)이 형성된다.
구체적으로, 제1 층간 절연막(128)이 형성된 기판(101) 상에 SiOx 또는 SiNx와 같은 무기 절연 물질이 전면 증착됨으로써 제2 층간 절연막(116)이 형성된다. 그런 다음, 제1 내지 제3 액티브층(154,114,176)에 레이저를 조사하거나 열처리하여 제1 내지 제3 액티브층(154,114,176) 내에 주입된 불순물을 활성화시키고, 탈수소화 공정에 의해 제거된 수소를 다시 제1 내지 제3 액티브층(154,114,176)에 주입하여 제1 내지 제3 액티브층(154,114,176)을 수소화한다. 여기서, 제1 내지 제3 액티브층(154,114,176)에 주입된 수소는 제1 내지 제3 액티브층(154,114,176)을 안정하시키고 계면 특성을 향상시킬 수 있으며, 전하의 이동이 트랩되는 것을 방지할 수 있다.
수소화 공정 이후, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 스토리지 절연막(126), 게이트 절연막(112), 제1 내지 제3 액티브층(154,114,176), 제1 및 제2 층간 절연막(128,116)을 선택적으로 관통하여 제1 내지 제3 액티브층(154,114,176) 각각의 소스 영역(154S,114S,176S)을 노출시키는 제1 내지 제3 소스 컨택홀(124S,164S,174S)과, 제1 및 제2 액티브층 각각의 드레인 영역(154D,114D)을 노출시키는 제1 및 제2 드레인 컨택홀(124D,164D)이 형성된다. 제1 소스 컨택홀(124S)은 스토리지 절연막(126), 게이트 절연막(112), 제1 액티브층의 제1 소스 영역(154S), 제1 및 제2 층간 절연막(128,116)을 관통하여 제1 소스 영역(154S)의 측면을 노출시킨다. 제1 드레인 컨택홀(124S)은 게이트 절연막(112), 제1 액티브층의 제1 드레인 영역(154D), 제1 및 제2 층간 절연막(128,116)을 관통하여 제1 드레인 영역(154D)의 측면을 노출시킨다. 제2 소스 컨택홀(164S)은 스토리지 절연막(126), 게이트 절연막(112), 전원 라인(PL)과 중첩되는 제2 소스 영역(114S), 제1 및 제2 층간 절연막(128,116)을 관통하여 제2 소스 영역(114S)의 측면을 노출시킨다. 제2 드레인 컨택홀(164D)은 스토리지 절연막(126), 게이트 절연막(112), 제2 액티브층의 제2 드레인 영역(114D), 제1 및 제2 층간 절연막(128,116)을 관통하여 제2 드레인 영역(114D)의 측면을 노출시킨다. 제3 소스 컨택홀(174S)은 스토리지 절연막(126), 게이트 절연막(112), 제3 액티브층의 제3 소스 영역(176S), 제1 및 제2 층간 절연막(128,116)을 관통하여 제3 소스 영역(176S)의 측면을 노출시킨다.
도 11a 및 도 11b를 참조하면, 제2 층간 절연막(116) 상에 데이터 라인(DL), 전원 라인(PL), 소스 전극(104) 및 드레인 전극(108,110)이 형성된다.
구체적으로, 제2 층간 절연막(116) 상에 소스/드레인 금속층을 형성한 후, 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 소스/드레인 금속층을 패터닝함으로써 데이터 라인(DL), 전원 라인(PL), 소스 전극(104) 및 드레인 전극(108,110)이 형성된다.
도 12a 및 도 12b를 참조하면, 데이터 라인(DL), 전원 라인(PL), 소스 전극(104) 및 드레인 전극(108,110)이 형성된 기판(101) 상에 화소 컨택홀(120)을 가지는 보호막(118)이 형성된다.
구체적으로, 데이터 라인(DL), 전원 라인(PL), 소스 전극(104) 및 드레인 전극(108,110)이 형성된 기판(101) 상에 포토 아크릴계 수지와 같은 유기 절연막이 순차적으로 형성되므로 보호막(118)이 형성된다. 이어서, 제7 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 보호막(118)을 패터닝함으로써 화소 컨택홀(120)이 형성된다. 이 화소 컨택홀(120)은 해당 서브 화소 영역의 구동 트랜지스터의 제2 드레인 전극(110)을 노출시킨다.
도 13a 및 도 13b를 참조하면, 화소 컨택홀(120)을 가지는 보호막(118)이 형성된 기판(101) 상에 애노드 전극(132)이 형성된다.
구체적으로, 화소 컨택홀(120)을 가지는 보호막(118)이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO) 등의 투명 도전 물질이 형성된다. 이어서, 투명 도전 물질이 제8 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 패터닝됨으로써 애노드 전극(132)이 형성된다.
도 14a 및 도 14b를 참조하면, 애노드 전극(132)이 형성된 기판 상에 일체형 뱅크 절연막(130) 및 스페이서(138)와, 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다.
구체적으로, 애노드 전극(132)이 형성된 기판(101) 상에 유기 절연 물질이 전면 도포된다. 그런 다음, 제9 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 유기 절연 물질이 패터닝됨으로써 애노드 전극(132)을 노출시키는 뱅크홀을 포함하는 뱅크 절연막(130)과, 그 뱅크 절연막(130)과 일체화된 스페이서(136)가 형성된다. 이후, 애노드 전극(132)을 노출시키는 뱅크홀 내에 정공 주입층과 정공 수송층, 발광층, 전자 수송층을 포함하는 유기 공통층(134)이 형성된다. 그런 다음, 유기공통층(134)이 형성된 기판(101) 전면에 캐소드 전극(136)이 형성된다.
도 15는 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 평면도이며, 도 16은 도 15에서 선"Ⅱ-Ⅱ'"를 따라 절취한 유기 발광 표시 장치를 나타내는 단면도이다.
도 15 및 도 16에 도시된 유기 발광 표시 장치는 스캔 라인이 2중 구조로 형성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
스캔 라인(SL)은 제1 라인부(102a)와, 제1 라인부(102a)를 따라 형성되는 제2 라인부(102b)를 구비한다.
제1 라인부(102a)는 기판(101) 상에 스토리지 전극(140)과 동일 재질로 동시에 형성된다.
제2 라인부(102b)는 스토리지 절연막(126) 상에 제1 내지 제3 게이트 전극(156,106,172)과 동일 재질로 동시에 형성되며, 제1 라인부(102a)와 연결 전극(144)을 통해 전기적으로 접속된다.
연결 전극(144)은 제2 층간 절연막(116) 상에 데이터 라인(DL)과 동일 재질로 동시에 형성된다. 이 연결 전극(144)은 스캔 컨택홀(142)을 통해 노출된 제1 라인부(102a)의 상부면 및 제2 라인부(102b)의 측면과 접속되어 제1 및 제2 라인부(102a,102b)를 전기적으로 연결시킨다. 여기서, 스캔 컨택홀(142)은 스토리지 절연막(126), 제2 라인부(102b), 게이트 절연막(112), 제1 및 제2 층간 절연막(128,116)을 관통하여 제1 라인부(102a)의 상부면 및 제2 라인부(102b)의 측면을 노출시킨다. 이러한 스캔 컨택홀(142)은 제2 드레인 컨택홀(164D)과 동일 공정으로 동시에 형성된다.
이와 같이, 본 발명은 스캔 라인(SL)이 연결 전극(144)을 통해 서로 접속되는 제1 및 제2 라인부(102a,102b)로 이루어져 2중 구조를 형성하므로, 스캔 라인(SL)의 전체 저항값을 줄일 수 있다. 특히, 액티브층(154,114,176)의 열처리 결정화공정시 액티브층(154,114,176) 하부에 위치하는 게이트 전극(156,106,172)의 높은 열전도율에 의해 기판(101) 쪽으로 열이 발산되어 액티브층(154,114,176)의 결정성이 저하된다. 이를 방지하기 위해 게이트 전극(156,106,172)의 두께를 줄이는 경우, 게이트 전극(156,106,172)과 동시에 형성되는 스캔 라인(SL)의 제2 라인부(102b)의 두께도 줄어들어 스캔 라인의 신호 지연이 발생될 수 있다. 이 경우, 연결 전극(144)을 통해 제2 라인부(102b)와 접속되는 제1 라인부(102a)에 의해 스캔 라인(SL)의 전체 저항값을 줄일 수 있어 스캔 라인(SL)의 신호 변동을 방지할 수 있다.
한편, 연결 전극(144) 및 스캔 컨택홀(142)은 도 15에 도시된 바와 같이 각 서브 화소가 위치하는 액티브(AA) 영역의 바깥쪽에 위치하는 비액티브 영역의 양측에 위치한다.
이외에도 연결 전극(144) 및 스캔 컨택홀(142)은 도 17a 및 도 17b에 도시된 바와 같이 각 서브 화소가 위치하는 액티브 영역(AA) 내에 위치하거나, 액티브 영역 및 비액티브 영역에 모두 형성될 수도 있다.
도 17a에 도시된 바와 같이 연결 전극(144) 및 스캔 컨택홀(142)은 각 서브 화소 영역마다 형성되어 컨택특성이 향상된다. 이 연결 전극(144)은 도 17c에 도시된 바와 같이 스캔 컨택홀(142)을 통해 제1 라인부(102a)으로부터 신장된 돌출 전극(156P) 및 제2 라인부(102b)으로부터 신장된 제1 게이트 전극(156)과 전기적으로 접속된다. 스캔 컨택홀(142)은 스토리지 절연막(126), 제2 게이트부(156b), 게이트 절연막(112), 제1 및 제2 층간 절연막(128,116)을 관통하여 돌출 전극(156P)의 상부면 및 제1 게이트 전극(156)의 측면을 노출시킨다.
이 때, 제1 액티브층(154)의 채널 영역은 데이터 라인(DL)과 중첩되도록 형성되어 연결 전극(144)과 제1 액티브층(154)이 스캔 컨택홀(142)을 통해 전기적으로 접속되는 것을 방지한다.
도 17b에 도시된 바와 같이 연결 전극(144) 및 스캔 컨택홀(142)은 i(여기서, i는 자연수)번째 서브 화소마다 형성된다. 이 연결 전극(144)은 도 17c에 도시된 바와 같이 제1 라인부(102a)으로부터 신장된 돌출 전극(156P) 및 제2 라인부(102b)으로부터 신장된 제1 게이트 전극(156)과 전기적으로 접속된다. 이 때, 연결 전극(144) 및 스캔 컨택홀(142)이 형성된 서브 화소의 제1 액티브층(154)의 채널 영역은 데이터 라인(DL)과 중첩되도록 형성되어 연결 전극(144)과 제1 액티브층(154)이 스캔 컨택홀(142)을 통해 전기적으로 접속되는 것을 방지한다. 그리고, 연결 전극(144) 및 스캔 컨택홀(142)이 형성되지 않은 서브 화소의 제1 액티브층(154)의 채널 영역은 제1 게이트 전극(156)과 중첩되도록 형성되어 스토리지 전극(140) 및 애노드 전극(132)의 면적 감소를 최소화한다.
한편, 본 발명에 따른 유기 발광 표시 장치는 각 서브 화소를 3개의 트랜지스터(T)와 1개의 스토리지 커패시터(C)를 구비하는 구조를 예로 들어 설명하였지만, 이를 한정하는 것이 아니며, 이외에도 다양한 구조에서 적용가능하다.
또한, 본 발명의 스토리지 커패시터는 유기 발광 표시 장치 뿐만 아니라, 박막트랜지스터를 구비하는 모든 평판 표시 패널에도 적용가능하다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
114,154,174 : 액티브층 132 : 애노드 전극
134: 유기 공통층 136 : 캐소드 전극
140 : 스토리지 전극 144 : 연결 전극

Claims (12)

  1. 기판 상에 배치되는 스토리지 전극과;
    상기 스토리지 전극을 덮도록 배치되는 스토리지 절연막과;
    상기 스토리지 절연막 상에 배치되며, 폴리실리콘의 제1 액티브층, 상기 제1 액티브층의 하부에 위치하는 제1 게이트 전극, 제1 소스 및 제1 드레인 전극을 각각 포함하는 스위칭 트랜지스터와;
    상기 스토리지 절연막 상에 배치되며, 폴리실리콘의 제2 액티브층, 상기 제2 액티브층의 하부에 위치하는 제2 게이트 전극, 제2 소스 및 제2 드레인 전극을 각각 포함하는 구동 트랜지스터와;
    상기 구동 트랜지스터와 접속된 유기 발광 다이오드를 구비하며,
    상기 스토리지 전극은 상기 제2 드레인 전극과 접속되며, 상기 스토리지 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되어 스토리지 커패시터를 형성하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 스위칭 트랜지스터는
    상기 스토리지 절연막 상에 배치되는 상기 제1 게이트 전극과;
    상기 제1 게이트 전극을 덮도록 배치된 게이트 절연막 상에 배치되며 제1 채널 영역, 제1 소스 영역 및 제1 드레인 영역을 가지는 상기 제1 액티브층과;
    상기 제1 액티브층을 덮도록 배치된 층간 절연막 상에 배치되며 상기 제1 소스 영역의 측면 및 상기 제1 드레인 영역의 측면 각각과 접속되는 상기 제1 소스 전극 및 상기 제1 드레인 전극을 구비하며,
    상기 구동 트랜지스터는
    상기 스토리지 절연막 상에 배치되는 상기 제2 게이트 전극과;
    상기 게이트 절연막 상에 배치되며 제2 채널 영역, 제2 소스 영역 및 제2 드레인 영역을 가지는 상기 제2 액티브층과;
    상기 층간 절연막 상에 배치되며 상기 제2 소스 영역의 측면 및 상기 제2 드레인 영역의 측면 각각과 접속되는 상기 제2 소스 전극 및 상기 제2 드레인 전극을 구비하는 유기 발광 표시 장치.
  3. 기판 상에 배치되는 스토리지 전극과;
    상기 스토리지 전극을 덮도록 배치되는 스토리지 절연막과;
    상기 스토리지 절연막 상에 배치되며, 폴리실리콘의 제1 액티브층, 상기 제1 액티브층의 하부에 위치하는 제1 게이트 전극, 제1 소스 및 제1 드레인 전극을 각각 포함하는 스위칭 트랜지스터와;
    상기 스토리지 절연막 상에 배치되며, 폴리실리콘의 제2 액티브층, 상기 제2 액티브층의 하부에 위치하는 제2 게이트 전극, 제2 소스 및 제2 드레인 전극을 각각 포함하는 구동 트랜지스터와;
    상기 구동 트랜지스터와 접속된 유기 발광 다이오드와;
    상기 스위칭 트랜지스터와 접속된 스캔 라인을 구비하며,
    상기 스토리지 전극은 상기 제2 드레인 전극과 접속되며, 상기 스토리지 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되어 스토리지 커패시터를 형성하며,
    상기 스캔 라인은
    상기 스토리지 전극과 동일 평면 상에 동일 재질로 형성되는 제1 라인부와, 상기 제1 게이트 전극과 동일 평면 상에 동일 재질로 형성되는 제2 라인부를 포함하는 유기 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 스위칭 트랜지스터는
    상기 스토리지 절연막 상에 배치되는 상기 제1 게이트 전극과;
    상기 제1 게이트 전극을 덮도록 배치된 게이트 절연막 상에 배치되며 제1 채널 영역, 제1 소스 영역 및 제1 드레인 영역을 가지는 상기 제1 액티브층과;
    상기 제1 액티브층을 덮도록 배치된 층간 절연막 상에 배치되며 상기 제1 소스 영역의 측면 및 제1 드레인 영역의 측면 각각과 접속되는 상기 제1 소스 전극 및 상기 제1 드레인 전극을 구비하며,
    상기 구동 트랜지스터는
    상기 스토리지 절연막 상에 배치되는 상기 제2 게이트 전극과;
    상기 게이트 절연막 상에 배치되며 제2 채널 영역, 제2 소스 영역 및 제2 드레인 영역을 가지는 상기 제2 액티브층과;
    상기 층간 절연막 상에 배치되며 상기 제2 소스 영역의 측면 및 상기 제2 드레인 영역의 측면 각각과 접속되는 상기 제2 소스 전극 및 상기 제2 드레인 전극을 구비하며,
    상기 유기 발광 표시 장치는
    상기 스캔 라인과 교차하는 데이터 라인과 동일 재질로 동일 평면 상에 배치되는 연결 전극과;
    상기 제1 및 제2 라인부 각각과 상기 연결 전극을 전기적으로 접속시키는 스캔 컨택홀을 더 구비하는 유기 발광 표시 장치.
  5. 제 4 항에 있어서,
    상기 연결 전극은 화소 영역이 형성된 액티브 영역의 바깥쪽에 위치하는 비액티브 영역에 배치되며,
    상기 스캔 컨택홀은 상기 스토리지 절연막, 상기 제2 라인부, 상기 게이트 절연막 및 상기 층간 절연막을 관통하여 상기 제1 라인부의 상부면 및 상기 제2 라인부의 측면을 노출시키며,
    상기 연결 전극은 상기 스캔 컨택홀을 통해 상기 비액티브 영역에 위치하는상기 제1 및 제2 라인부와 접속되며,
    상기 제1 액티브층의 제1 채널 영역은 상기 제1 게이트 전극과 중첩되는 유기 발광 표시 장치.
  6. 제 4 항에 있어서,
    각 화소 영역은 상기 제1 라인부로부터 신장된 제1 돌출부와 상기 제2 라인부로부터 신장된 제2 돌출부로 이루어지는 돌출 전극을 더 구비하며,
    상기 연결 전극 및 스캔 컨택홀은 각 화소 영역마다 형성되거나 i(여기서, i는 자연수)번째 화소 영역마다 형성되며,
    상기 스캔 컨택홀은 상기 스토리지 절연막, 상기 제2 돌출부, 상기 게이트 절연막 및 상기 층간 절연막을 관통하여, 상기 제1 돌출부의 상부면과 상기 제2 돌출부의 측면을 노출시키며,
    상기 연결 전극은 상기 스캔 컨택홀을 통해 상기 제1 돌출부의 상부면과 상기 제2 돌출부의 측면과 접속되며,
    상기 연결 전극 및 스캔 컨택홀이 형성된 화소 영역은 상기 제2 라인부로부터 신장되어 상기 데이터 라인과 중첩하는 제3 돌출부를 더 포함하되 상기 제1 게이트 전극은 상기 제3 돌출부이고,
    상기 연결 전극 및 스캔 컨택홀이 없는 화소 영역에서의 상기 제1 게이트 전극은 상기 돌출 전극인 것을 특징으로 하는 유기 발광 표시 장치.
  7. 기판 상에 스토리지 전극을 형성하는 단계와;
    상기 스토리지 전극을 덮도록 스토리지 절연막을 형성하는 단계와;
    상기 스토리지 절연막 상에 제1 채널 영역을 가지는 폴리실리콘의 제1 액티브층, 상기 제1 액티브층의 하부에 위치하는 제1 게이트 전극, 상기 제1 액티브층과 각각 접속되는 제1 소스 및 제1 드레인 전극을 각각 포함하는 스위칭 트랜지스터를 형성함과 아울러, 상기 스토리지 절연막 상에 제2 채널 영역을 가지는 폴리실리콘의 제2 액티브층, 상기 제2 액티브층의 하부에 위치하는 제2 게이트 전극, 상기 제2 액티브층과 각각 접속되는 제2 소스 및 제2 드레인 전극을 각각 포함하는 구동 트랜지스터를 형성하는 단계와;
    상기 스위칭 트랜지스터 및 구동 트랜지스터를 덮도록 보호막을 형성하는 단계와;
    상기 보호막 상에 상기 구동 트랜지스터와 접속된 유기 발광 다이오드를 형성하는 단계를 포함하며,
    상기 스토리지 전극은 상기 제2 드레인 전극과 접속되며, 상기 스토리지 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되어 스토리지 커패시터를 형성하는 유기 발광 표시 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 스위칭 트랜지스터 및 상기 구동 트랜지스터를 형성하는 단계는
    상기 스토리지 절연막 상에 상기 제1 및 제2 게이트 전극을 형성하는 단계와;
    상기 제1 및 제2 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 제1 및 제2 액티브층을 형성하는 단계와;
    상기 제1 및 제2 액티브층을 덮도록 제1 층간 절연막을 형성하는 단계와;
    상기 제1 및 제2 액티브층에 불순물을 도핑하여 상기 제1 채널 영역, 제1 소스 영역 및 제1 드레인 영역을 가지는 상기 제1 액티브층과, 상기 제2 채널 영역, 제2 소스 영역 및 제2 드레인 영역을 가지는 상기 제2 액티브층을 형성하는 단계와;
    상기 불순물이 도핑된 상기 제1 및 제2 액티브층을 덮도록 제2 층간 절연막을 형성하는 단계와;
    상기 제1 소스 및 제1 드레인 영역 각각의 측면을 노출시키는 상기 스위칭 트랜지스터의 제1 소스 및 제1 드레인 컨택홀과, 상기 제2 소스 및 제2 드레인 영역 각각의 측면을 노출시키는 상기 구동 트랜지스터의 제2 소스 및 제2 드레인 컨택홀을 형성하는 단계와;
    상기 제1 소스 및 드레인 컨택홀을 통해 상기 제1 소스 및 드레인 영역과 접속되는 상기 제1 소스 및 드레인 전극과, 상기 제2 소스 및 드레인 컨택홀을 통해 제2 소스 및 드레인 영역과 접속되는 상기 제2 소스 및 드레인 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  9. 기판 상에 스토리지 전극과, 스캔 라인의 제1 라인부를 동시에 동일 재질로 형성하는 단계와;
    상기 스토리지 전극 및 상기 스캔 라인의 제1 라인부를 덮도록 스토리지 절연막을 형성하는 단계와;
    상기 스토리지 절연막 상에 스위칭 트랜지스터 및 구동 트랜지스터를 형성함과 동시에 상기 스캔 라인의 제2 라인부를 형성하는 단계와;
    상기 스위칭 트랜지스터 및 구동 트랜지스터와 상기 스캔 라인의 제2 라인부를 덮도록 보호막을 형성하는 단계와;
    상기 보호막 상에 상기 구동 트랜지스터와 접속된 유기 발광 다이오드를 형성하는 단계를 포함하며,
    상기 스위칭 트랜지스터는 스토리지 절연막 상에 제1 채널 영역을 가지는 폴리실리콘의 제1 액티브층, 상기 제1 액티브층의 하부에 위치하는 제1 게이트 전극, 상기 제1 액티브층과 각각 접속되는 제1 소스 및 제1 드레인 전극을 각각 포함하며,
    상기 구동 트랜지스터는 상기 스토리지 절연막 상에 제2 채널 영역을 가지는 폴리실리콘의 제2 액티브층, 상기 제2 액티브층의 하부에 위치하는 제2 게이트 전극, 상기 제2 액티브층과 각각 접속되는 제2 소스 및 제2 드레인 전극을 각각 포함하며,
    상기 스토리지 전극은 상기 제2 드레인 전극과 접속되며, 상기 스토리지 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되어 스토리지 커패시터를 형성하며,
    상기 스캔 라인은 상기 스토리지 전극과 동일 평면 상에 동일 재질로 형성되는 상기 제1 라인부와, 상기 제1 게이트 전극과 동일 평면 상에 동일 재질로 형성되는 상기 제2 라인부를 포함하는 유기 발광 표시 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 스위칭 트랜지스터 및 상기 구동 트랜지스터와 상기 스캔 라인의 제2 라인부를 형성하는 단계는
    상기 스토리지 절연막 상에 상기 제1 게이트 전극과, 상기 제2 게이트 전극과, 상기 스캔 라인의 제2 라인부를 형성하는 단계와;
    상기 제1 및 제2 게이트 전극과 제2 라인부를 덮도록 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 제1 및 제2 액티브층을 형성하는 단계와;
    상기 제1 및 제2 액티브층을 덮도록 제1 층간 절연막을 형성하는 단계와;
    상기 제1 및 제2 액티브층에 불순물을 도핑하여 상기 제1 채널 영역, 제1 소스 영역 및 제1 드레인 영역을 가지는 상기 제1 액티브층과, 상기 제2 채널 영역, 제2 소스 영역 및 제2 드레인 영역을 가지는 상기 제2 액티브층을 형성하는 단계와;
    상기 불순물이 도핑된 상기 제1 및 제2 액티브층을 덮도록 제2 층간 절연막을 형성하는 단계와;
    상기 제1 소스 및 제1 드레인 영역 각각의 측면을 노출시키는 스위칭 트랜지스터의 제1 소스 및 제1 드레인 컨택홀과, 상기 제2 소스 및 제2 드레인 영역 각각의 측면을 노출시키는 구동 트랜지스터의 제2 소스 및 제2 드레인 컨택홀을 형성함과 동시에 상기 제1 및 제2 라인부 각각을 노출시키는 스캔 컨택홀을 형성하는 단계와;
    상기 제1 소스 및 드레인 컨택홀을 통해 상기 제1 소스 및 드레인 영역과 접속되는 상기 제1 소스 및 드레인 전극과, 상기 제2 소스 및 드레인 컨택홀을 통해 제2 소스 및 드레인 영역과 접속되는 상기 제2 소스 및 드레인 전극을 형성함과 동시에 상기 스캔 컨택홀을 통해 상기 제1 및 제2 라인부와 접속되는 연결 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 스캔 컨택홀을 형성하는 단계는
    상기 스토리지 절연막, 상기 제2 라인부, 상기 게이트 절연막 및 상기 제1 및 제2 층간 절연막을 관통하여 상기 제1 라인부의 상부면 및 상기 제2 라인부의 측면을 노출시키는 단계이며,
    상기 연결 전극을 형성하는 단계는
    화소 영역이 형성된 액티브 영역의 바깥쪽에 위치하는 비액티브 영역에 위치하는 상기 제1 및 제2 라인부와 상기 스캔 컨택홀을 통해 접속되도록 형성하는 단계인 유기 발광 표시 장치의 제조 방법.
  12. 제 10 항에 있어서,
    각 화소 영역은 상기 제1 라인부로부터 신장된 제1 돌출부와 상기 제2 라인부로부터 신장된 제2 돌출부로 이루어지는 돌출 전극을 더 포함하되,
    상기 스캔 컨택홀을 형성하는 단계는
    각 화소 영역마다 또는 i(여기서, i는 자연수)번째 화소 영역마다 상기 스토리지 절연막, 상기 제2 돌출부, 상기 게이트 절연막 및 상기 제1 및 제2 층간 절연막을 관통하여 상기 제1 돌출부의 상부면과 상기 제2 돌출부의 측면을 노출시키는 단계이고,
    상기 연결 전극을 형성하는 단계는
    상기 스캔 컨택홀을 통해 상기 제1 돌출부의 상부면 및 상기 제2 돌출부의 측면과 접속되도록 상기 연결 전극을 형성하는 단계이며,
    상기 연결 전극 및 스캔 컨택홀이 형성된 화소 영역은 상기 제2 라인부로부터 신장되어 데이터 라인과 중첩하는 제3 돌출부를 더 포함하되 상기 제1 게이트 전극은 상기 제3 돌출부이고,
    상기 연결 전극 및 스캔 컨택홀이 없는 화소 영역에서의 상기 제1 게이트 전극은 상기 돌출 전극인 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
KR1020140083926A 2014-07-04 2014-07-04 유기 발광 표시 장치 및 그 제조 방법 KR102296945B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140083926A KR102296945B1 (ko) 2014-07-04 2014-07-04 유기 발광 표시 장치 및 그 제조 방법
CN201510478366.4A CN105280137B (zh) 2014-07-04 2015-07-04 有机发光显示器及其制造方法
US14/792,117 US9520455B2 (en) 2014-07-04 2015-07-06 Organic light emitting display and method of fabricating the same
KR1020210113020A KR102350398B1 (ko) 2014-07-04 2021-08-26 유기 발광 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140083926A KR102296945B1 (ko) 2014-07-04 2014-07-04 유기 발광 표시 장치 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210113020A Division KR102350398B1 (ko) 2014-07-04 2021-08-26 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160004843A KR20160004843A (ko) 2016-01-13
KR102296945B1 true KR102296945B1 (ko) 2021-09-01

Family

ID=55017579

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140083926A KR102296945B1 (ko) 2014-07-04 2014-07-04 유기 발광 표시 장치 및 그 제조 방법
KR1020210113020A KR102350398B1 (ko) 2014-07-04 2021-08-26 유기 발광 표시 장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210113020A KR102350398B1 (ko) 2014-07-04 2021-08-26 유기 발광 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9520455B2 (ko)
KR (2) KR102296945B1 (ko)
CN (1) CN105280137B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102297208B1 (ko) 2015-04-29 2021-09-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102017764B1 (ko) 2015-04-29 2019-09-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN205318071U (zh) * 2016-01-27 2016-06-15 京东方科技集团股份有限公司 阵列基板及显示装置
JP6758884B2 (ja) * 2016-04-01 2020-09-23 株式会社ジャパンディスプレイ 表示装置
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
CN113948560A (zh) * 2016-04-22 2022-01-18 索尼公司 显示装置与电子设备
KR102675913B1 (ko) * 2016-04-29 2024-06-17 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6698486B2 (ja) 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
JP6756560B2 (ja) * 2016-09-27 2020-09-16 株式会社ジャパンディスプレイ 表示装置
KR102621678B1 (ko) * 2016-09-30 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조방법
KR20180045964A (ko) 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20180047540A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
US10957755B2 (en) 2016-11-15 2021-03-23 Lg Display Co., Ltd. Display panel having a gate driving circuit arranged distributively in a display region of the display panel and organic light-emitting diode display device using the same
KR101992917B1 (ko) * 2016-11-30 2019-06-25 엘지디스플레이 주식회사 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20180079056A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 백플레인 기판, 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
KR102383889B1 (ko) * 2017-05-31 2022-04-08 엘지디스플레이 주식회사 유기발광 표시장치
CN107293256B (zh) * 2017-07-17 2019-08-06 武汉天马微电子有限公司 一种像素电路、电致发光显示面板及显示装置
CN107342375B (zh) * 2017-08-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
KR102454468B1 (ko) * 2017-09-20 2022-10-14 주식회사 디비하이텍 유기 발광 다이오드 표시 장치용 신호 제어 유닛, 이의 제조 방법 및 이를 포함하는 유기 발광 다이오드 소자
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN108231804A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 一种光电探测单元及其制造方法、光电探测设备
KR102652448B1 (ko) * 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
KR102564720B1 (ko) * 2018-04-17 2023-08-08 주식회사 디비하이텍 유기 발광 다이오드 표시 장치용 신호 제어 유닛, 이의 제조 방법 및 이를 포함하는 유기 발광 다이오드 소자
KR102562902B1 (ko) * 2018-09-14 2023-08-04 삼성디스플레이 주식회사 표시장치
KR20210007073A (ko) * 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치
KR20210016111A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
JP7529758B2 (ja) * 2020-03-19 2024-08-06 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
KR20220030368A (ko) * 2020-08-28 2022-03-11 삼성디스플레이 주식회사 절연막의 식각 방법, 이를 이용한 표시 장치의 제조 방법 및 표시 장치
US12089445B2 (en) * 2020-10-27 2024-09-10 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate having via hole connecting conductive portions, fabrication method thereof and display device
US20220352278A1 (en) * 2020-11-18 2022-11-03 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
KR20230140658A (ko) * 2022-03-29 2023-10-10 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008096962A (ja) 2006-09-14 2008-04-24 Epson Imaging Devices Corp 表示装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
WO1994008331A1 (en) * 1992-10-06 1994-04-14 Panocorp Display Systems Drive system and method for panel displays
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
JP4907003B2 (ja) 1999-12-27 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびそれを用いた電気器具
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
KR100446940B1 (ko) * 2001-08-29 2004-09-01 일진다이아몬드(주) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP2008241782A (ja) * 2007-03-26 2008-10-09 Sony Corp 表示装置及びその駆動方法と電子機器
JP5532568B2 (ja) * 2008-09-26 2014-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器
CN101842829B (zh) * 2008-10-07 2013-03-06 松下电器产业株式会社 图像显示装置以及其控制方法
KR101073543B1 (ko) * 2009-09-04 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
CN101976546B (zh) * 2010-10-19 2012-08-22 友达光电股份有限公司 具电源电压降补偿功能的像素电路与发光面板
KR20150054210A (ko) * 2013-11-11 2015-05-20 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008096962A (ja) 2006-09-14 2008-04-24 Epson Imaging Devices Corp 表示装置及びその製造方法

Also Published As

Publication number Publication date
CN105280137A (zh) 2016-01-27
US9520455B2 (en) 2016-12-13
KR20160004843A (ko) 2016-01-13
CN105280137B (zh) 2018-08-07
KR102350398B1 (ko) 2022-01-14
KR20210109504A (ko) 2021-09-06
US20160005804A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
KR102350398B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102226236B1 (ko) 유기 발광 표시 장치
US7701132B2 (en) Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same
US9917117B2 (en) Display device and method of fabricating the same
KR101855406B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9954194B2 (en) Organic light emitting diode display and manufacturing method thereof
KR101084273B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10096624B2 (en) Display substrate comprising interconnected first and second wirings and display device including the same
US10937813B2 (en) Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate
US20090206421A1 (en) Organic light emitting display and manufacturing method thereof
JP2001100654A (ja) Ｅｌ表示装置
KR20150040869A (ko) 표시 장치 및 그 제조 방법, 및 전자 기기의 제조 방법
US12075661B2 (en) Display apparatus
KR102086404B1 (ko) 유기전계발광 소자, 그 제조 방법 및 유기전계발광 표시장치
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
US8040298B2 (en) Organic light emitting diode display and manufacturing method thereof
KR20130008428A (ko) 유기전계 발광소자
US8772779B2 (en) Display substrate for driving an electroluminescent element
KR20040005421A (ko) 유기전계 발광소자와 그 제조방법
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
US20240381705A1 (en) Display Apparatus
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
CN109216411B (zh) 有机发光二极管面板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant