[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230140658A - 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치 - Google Patents

표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치 Download PDF

Info

Publication number
KR20230140658A
KR20230140658A KR1020220039059A KR20220039059A KR20230140658A KR 20230140658 A KR20230140658 A KR 20230140658A KR 1020220039059 A KR1020220039059 A KR 1020220039059A KR 20220039059 A KR20220039059 A KR 20220039059A KR 20230140658 A KR20230140658 A KR 20230140658A
Authority
KR
South Korea
Prior art keywords
layer
display device
disposed
display
laser absorption
Prior art date
Application number
KR1020220039059A
Other languages
English (en)
Inventor
이동성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220039059A priority Critical patent/KR20230140658A/ko
Priority to US18/182,278 priority patent/US11989481B2/en
Priority to CN202310315857.1A priority patent/CN116895675A/zh
Publication of KR20230140658A publication Critical patent/KR20230140658A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 컨택홀을 포함하는 기판, 상기 기판 상에 배치되어 비정질 실리콘을 포함하는 레이저 흡수층, 상기 레이저 흡수층 상에 배치된 제1 배리어 절연막, 상기 제1 배리어 절연막 상의 제1 금속층에 배치되고, 상기 레이저 흡수층 및 상기 제1 배리어 절연막에 마련된 제2 컨택홀에 삽입된 패드부를 포함하는 팬 아웃 라인, 상기 팬 아웃 라인 상에 배치된 표시층, 및 상기 기판의 하부에 배치되고, 상기 제1 컨택홀에 삽입되어 상기 패드부에 전기적으로 연결되는 연성 필름을 포함한다.

Description

표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치{DISPLAY DEVICE, METHOD OF MANUFACTURING THE SAME AND TILED DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치를 대형 크기로 제조하는 경우, 화소 개수의 증가로 인하여 발광 소자의 불량률이 증가할 수 있고, 생산성 또는 신뢰성이 저하될 수 있다. 이를 해결하기 위해, 타일형 표시 장치는 상대적으로 작은 크기를 갖는 복수의 표시 장치를 연결하여 대형 크기의 화면을 구현할 수 있다. 타일형 표시 장치는 서로 인접한 복수의 표시 장치 각각의 비표시 영역 또는 베젤 영역으로 인하여, 복수의 표시 장치 사이의 심(Seam)이라는 경계 부분을 포함할 수 있다. 복수의 표시 장치 사이의 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 발명이 해결하고자 하는 과제는 제1 기판의 식각 공정에서 제2 기판 또는 표시층의 손상을 방지할 수 있는 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 과제는 복수의 표시 장치 사이의 경계 부분 또는 비표시 영역이 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있는 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 제1 컨택홀을 포함하는 기판, 상기 기판 상에 배치되어 비정질 실리콘을 포함하는 레이저 흡수층, 상기 레이저 흡수층 상에 배치된 제1 배리어 절연막, 상기 제1 배리어 절연막 상의 제1 금속층에 배치되고, 상기 레이저 흡수층 및 상기 제1 배리어 절연막에 마련된 제2 컨택홀에 삽입된 패드부를 포함하는 팬 아웃 라인, 상기 팬 아웃 라인 상에 배치된 표시층, 및 상기 기판의 하부에 배치되고, 상기 제1 컨택홀에 삽입되어 상기 패드부에 전기적으로 연결되는 연성 필름을 포함한다.
상기 레이저 흡수층의 두께는 300 내지 1000 옹스트롬(Å)일 수 있다.
상기 레이저 흡수층은 300 내지 400 nm의 파장을 갖는 광의 투과율이 10% 이하일 수 있다.
상기 레이저 흡수층의 두께는 상기 제1 배리어 절연막의 두께보다 작을 수 있다.
상기 레이저 흡수층의 두께는 상기 팬 아웃 라인의 두께보다 작을 수 있다.
상기 표시층은 상기 제1 금속층 상의 제2 금속층에 배치되어 상기 팬 아웃 라인에 접속되는 연결부, 상기 제2 금속층에 배치되어 제1 방향으로 연장되는 데이터 라인, 및 상기 제2 금속층에 배치되어 상기 제1 방향으로 연장되는 고전위 라인을 포함할 수 있다.
상기 패드부는 상기 연결부를 통해 상기 복수의 데이터 라인에 데이터 전압을 공급하고, 상기 패드부는 상기 연결부를 통해 고전위 전압을 상기 복수의 고전위 라인에 공급할 수 있다.
상기 표시층은 상기 제2 금속층 상의 액티브층 및 제3 금속층에 배치된 박막 트랜지스터, 및 상기 제3 금속층 상의 제4 금속층에 배치된 연결 전극을 더 포함하고, 상기 연결 전극의 일단은 상기 고전위 라인에 접속되며, 상기 연결 전극의 타단은 상기 박막 트랜지스터에 접속할 수 있다.
상기 표시층은 상기 제4 금속층 상에 배치된 발광 소자층을 더 포함하고, 상기 발광 소자층은 상기 연결 전극에 접속된 제1 전극, 상기 제1 전극과 동일 층에 배치된 제2 전극, 및 상기 제1 전극 및 제2 전극 사이에 정렬되어 상기 제1 및 제2 전극 사이에 전기적으로 연결된 발광 소자를 포함할 수 있다.
상기 표시 장치는 상기 연성 필름 상에 실장되어 데이터 전압, 전원 전압, 또는 게이트 신호를 공급하는 표시 구동부를 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치의 제조 방법은 제1 기판을 마련하는 단계, 상기 제1 기판 상에 비정질 실리콘을 포함하는 레이저 흡수층을 형성하는 단계, 상기 레이저 흡수층 상에 제1 배리어 절연막을 형성하는 단계, 상기 제1 배리어 절연막 및 상기 레이저 흡수층을 관통하는 제1 컨택홀을 형성하는 단계, 상기 제1 배리어 절연막 상에 배치되고 상기 제1 컨택홀에 삽입되는 패드부를 포함하는 팬 아웃 라인을 형성하는 단계, 상기 팬 아웃 라인 상에 표시층을 형성하는 단계, 상기 제1 기판을 식각하여 제2 컨택홀을 형성함으로써, 상기 레이저 흡수층의 일부 및 상기 패드부를 노출하는 단계, 및 연성 필름을 상기 제2 컨택홀에 삽입하여 상기 패드부와 전기적으로 연결하는 단계를 포함한다.
상기 레이저 흡수층의 일부 및 상기 패드부를 노출하는 단계는 300 내지 400 nm의 파장의 레이저를 상기 제1 기판에 조사하는 단계를 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 팬 아웃 라인 상에 제2 기판을 형성하는 단계를 더 포함할 수 있다.
상기 레이저 흡수층의 일부 및 상기 패드부를 노출하는 단계는 상기 레이저 흡수층 및 상기 패드부가 상기 레이저를 흡수하여 상기 제2 기판 및 상기 표시층의 손상을 방지하는 단계를 더 포함할 수 있다.
상기 제1 컨택홀을 형성하는 단계는 상기 상기 제1 배리어 절연막 및 상기 레이저 흡수층을 식각하여 상기 제1 기판의 일부를 노출시키는 단계를 포함할 수 있다.
상기 레이저 흡수층의 두께는 300 내지 1000 옹스트롬(Å)일 수 있다.
상기 레이저 흡수층은 300 내지 400 nm의 파장을 갖는 광의 투과율이 10% 이하일 수 있다.
상기 레이저 흡수층의 두께는 상기 제1 배리어 절연막의 두께보다 작을 수 있다.
상기 레이저 흡수층의 두께는 상기 팬 아웃 라인의 두께보다 작을 수 있다.
상기 과제를 해결하기 위한 일 실시예의 타일형 표시 장치는 복수의 화소를 구비한 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 복수의 표시 장치, 및 상기 복수의 표시 장치를 결합시키는 결합 부재를 포함하고, 상기 복수의 표시 장치 중 적어도 하나의 표시 장치는 제1 컨택홀을 포함하는 기판, 상기 기판 상에 배치되어 비정질 실리콘을 포함하는 레이저 흡수층, 상기 레이저 흡수층 상에 배치된 제1 배리어 절연막, 상기 제1 배리어 절연막 상의 제1 금속층에 배치되고, 상기 레이저 흡수층 및 상기 제1 배리어 절연막에 마련된 제2 컨택홀에 삽입된 패드부를 포함하는 팬 아웃 라인, 상기 팬 아웃 라인 상에 배치된 표시층, 및 상기 기판의 하부에 배치되고, 상기 제1 컨택홀에 삽입되어 상기 패드부에 전기적으로 연결되는 연성 필름을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치에 의하면, 제1 기판의 식각 공정에서 레이저를 흡수하는 레이저 흡수층을 포함함으로써, 제2 기판 또는 표시층의 손상을 방지할 수 있다.
실시예들에 따른 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치에 의하면, 기판의 하부에 배치된 표시 구동부와 기판 상의 연결부를 전기적으로 연결함으로써, 표시 장치의 비표시 영역의 면적을 최소화할 수 있다. 따라서, 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치는 복수의 표시 장치 사이의 간격을 최소화함으로써, 사용자가 복수의 표시 장치 사이의 비표시 영역 또는 경계 부분을 인지하는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 선 I-I'을 따라 자른 단면도이다.
도 3은 도 2의 A1 영역의 확대도이다.
도 4는 일 실시예에 따른 표시 장치에서, 광의 파장에 따른 레이저 흡수층의 투과율을 나타내는 그래프이다.
도 5는 일 실시예에 따른 표시 장치를 나타내는 저면도이다.
도 6은 일 실시예에 따른 표시 장치의 일부를 나타내는 저면 확대도이다.
도 7은 일 실시예에 따른 표시 장치에서, 패드부, 팬 아웃 라인, 센싱 라인, 및 데이터 라인을 나타내는 도면이다.
도 8은 일 실시예에 따른 표시 장치에서, 패드부, 전원 연결 라인, 고전위 라인, 및 수평 전압 라인을 나타내는 도면이다.
도 9는 일 실시예에 따른 표시 장치에서, 패드부, 전원 연결 라인, 저전위 라인, 및 수직 전압 라인을 나타내는 도면이다.
도 10은 일 실시예에 따른 표시 장치에서, 패드부, 팬 아웃 라인, 및 게이트 라인을 나타내는 도면이다.
도 11은 일 실시예에 따른 표시 장치의 화소들과 라인들을 나타내는 블록도이다.
도 12는 도 11의 화소를 나타내는 회로도이다.
도 13은 도 1의 선 II-II'을 따라 자른 단면도이다.
도 14 내지 도 20은 일 실시예에 따른 표시 장치의 제조 과정을 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10)를 포함할 수 있다. 복수의 표시 장치(10)는 격자형으로 배열될 수 있으나, 이에 한정되지 않는다. 복수의 표시 장치(10)는 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치(10) 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치(10)는 서로 다른 크기를 가질 수 있다.
타일형 표시 장치(TD)는 제1 내지 제4 표시 장치(10-1~10-4)를 포함할 수 있다. 표시 장치(10)의 개수 및 결합 관계는 도 1의 실시예에 한정되지 않는다. 표시 장치(10)의 개수는 표시 장치(10) 및 타일형 표시 장치(TD) 각각의 크기에 따라 결정될 수 있다.
복수의 표시 장치(10) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(10)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 또 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 내부에 배치될 수 있고, 다른 표시 장치들(10)에 의해 둘러싸일 수 있다.
복수의 표시 장치(10) 각각은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소를 포함하여 영상을 표시할 수 있다. 복수의 화소 각각은 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광층을 포함하는 양자점 발광 소자(Quantum Dot LED), 초소형 발광 다이오드(Micro LED), 또는 무기 반도체를 포함하는 무기 발광 다이오드(Inorganic LED)를 포함할 수 있다. 이하에서는, 복수의 화소 각각이 무기 발광 다이오드를 포함하는 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다.
표시 장치(10)는 표시 영역(DA)에서 복수의 행과 열을 따라 배열된 복수의 화소를 포함할 수 있다. 복수의 화소 각각은 화소 정의막 또는 뱅크에 의해 정의되는 발광 영역(LA)을 포함할 수 있고, 발광 영역(LA)을 통해 소정의 피크 파장을 갖는 광을 방출할 수 있다. 예를 들어, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 소정의 피크 파장을 갖는 광을 표시 장치(10)의 외부로 방출할 수 있다. 제1 발광 영역(LA1)은 제1 색의 광을 방출할 수 있고, 제2 발광 영역(LA2)은 제2 색의 광을 방출할 수 있으며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 예를 들어, 제1 색의 광은 약 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 약 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 약 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 표시 영역(DA)의 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다. 예를 들어, 제3 발광 영역(LA3)의 면적은 제1 발광 영역(LA1)의 면적보다 넓을 수 있고, 제1 발광 영역(LA1)의 면적은 제2 발광 영역(LA2)의 면적보다 넓을 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 제1 발광 영역(LA1)의 면적, 제2 발광 영역(LA2)의 면적, 및 제3 발광 영역(LA3)의 면적은 실질적으로 동일할 수 있다.
표시 장치(10)의 표시 영역(DA)은 복수의 발광 영역(LA)을 둘러싸는 차광 영역(BA)을 포함할 수 있다. 차광 영역(BA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)에서 방출되는 광들의 혼색을 방지할 수 있다.
타일형 표시 장치(TD)는 전체적으로 평면적 형상을 가질 수 있으나, 이에 한정되지 않는다. 타일형 표시 장치(TD)는 입체적 형상을 가짐으로써, 사용자에게 입체감을 줄 수 있다. 예를 들어, 타일형 표시 장치(TD)가 입체적 형상을 갖는 경우, 복수의 표시 장치(10) 중 적어도 일부의 표시 장치(10)는 커브드(Curved) 형상을 가질 수 있다. 다른 예를 들어, 복수의 표시 장치(10) 각각은 평면 형상을 갖고 서로 소정의 각도로 연결됨으로써, 타일형 표시 장치(TD)는 입체적 형상을 가질 수 있다.
타일형 표시 장치(TD)는 복수의 표시 영역(DA) 사이에 배치되는 결합 영역(SM)을 포함할 수 있다. 타일형 표시 장치(TD)는 인접한 표시 장치들(10)의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 영역(SM)에 배치되는 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 결합 영역(SM)은 패드부 또는 패드부에 부착되는 연성 필름을 포함하지 않을 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역들(DA) 사이의 거리는 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있다.
도 2는 도 1의 선 I-I'을 따라 자른 단면도이고, 도 3은 도 2의 A1 영역의 확대도이다.
도 2 및 도 3을 참조하면, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자(ED)에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
표시 장치(10)는 제1 기판(SUB1), 레이저 흡수층(LAL), 제1 배리어 절연막(BIL1), 제1 금속층(MTL1), 제2 배리어 절연막(BIL2), 제2 기판(SUB2), 제3 배리어 절연막(BIL3), 표시층(DPL), 봉지층(TFE), 반사 방지막(ARF), 연성 필름(FPCB), 및 표시 구동부(DIC)를 포함할 수 있다.
제1 기판(SUB1)은 표시 장치(10)를 지지할 수 있다. 제1 기판(SUB1)은 베이스 기판 또는 베이스 부재일 수 있다. 제1 기판(SUB1)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 제1 기판(SUB1)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 제1 기판(SUB1)은 글라스 재질을 포함하는 리지드 기판일 수 있다.
제1 기판(SUB1)은 제1 컨택홀(CNT1)을 포함할 수 있다. 제1 컨택홀(CNT1)은 제1 기판(SUB1)의 하면에서부터 식각되어 제1 기판(SUB1)의 상면까지 관통할 수 있다. 예를 들어, 제1 컨택홀(CNT1)의 하부 폭은 제1 컨택홀(CNT1)의 상부 폭보다 클 수 있다. 표시 장치(10)의 제조 과정에서, 제2 컨택홀(CNT2)에 삽입된 패드부(PAD)는 제1 컨택홀(CNT1)에 의해 노출될 수 있고, 패드부(PAD)는 제1 컨택홀(CNT1)에 삽입된 접속 필름(ACF)을 통해 연성 필름(FPCB)의 리드 전극(LDE)에 전기적으로 연결될 수 있다.
레이저 흡수층(LAL)은 제1 기판(SUB1) 상에 배치될 수 있다. 레이저 흡수층(LAL)은 제1 기판(SUB1)의 식각 공정에서 자외선 레이저를 흡수하여 자외선 레이저의 투과를 방지할 수 있다. 여기에서, 자외선 레이저는 약 300 내지 400 nm의 파장, 바람직하게는 약 340 내지 350 nm의 파장을 가질 수 있다. 레이저 흡수층(LAL)은 제1 기판(SUB1)의 식각 공정에서 자외선 레이저를 흡수함으로써, 제2 기판(SUB2) 또는 표시층(DPL)의 손상을 방지할 수 있다. 예를 들어, 레이저 흡수층(LAL)은 비정질 실리콘(a-Si)을 포함할 수 있다. 레이저 흡수층(LAL)의 두께는 약 300 내지 1000 옹스트롬(Å), 바람직하게는 약 500 옹스트롬(Å)일 수 있다. 레이저 흡수층(LAL)의 두께는 제1 또는 제2 배리어 절연막(BIL1, BIL2)의 두께보다 작을 수 있다. 레이저 흡수층(LAL)의 두께는 팬 아웃 라인(FOL)의 두께보다 작을 수 있다.
제1 배리어 절연막(BIL1)은 레이저 흡수층(LAL) 상에 배치될 수 있다. 제1 배리어 절연막(BIL1)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 제1 배리어 절연막(BIL1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 배리어 절연막(BIL1)은 약 50 옹스트롬(Å) 이하의 두께를 갖는 비정질 실리콘(a-Si) 및 약 3000 옹스트롬(Å) 이상의 두께를 갖는 실리콘 옥사이드(SiOx)를 포함할 수 있으나, 이에 한정되지 않는다.
레이저 흡수층(LAL) 및 제1 배리어 절연막(BIL1)은 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 컨택홀(CNT2)은 제1 배리어 절연막(BIL1)의 상면에서부터 식각되어 레이저 흡수층(LAL)의 하면까지 관통할 수 있다. 예를 들어, 제2 컨택홀(CNT2)의 상부 폭은 제2 컨택홀(CNT2)의 하부 폭보다 클 수 있다.
제1 금속층(MTL1)은 제1 배리어 절연막(BIL1) 상에 배치될 수 있다. 제1 금속층(MTL1)은 팬 아웃 라인(FOL)을 포함할 수 있다. 제1 금속층(MTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 팔라듐(Pd), 인듐(In), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 제1 금속층(MTL1)은 약 1500 옹스트롬(Å) 이상의 두께를 가질 수 있으나, 이에 한정되지 않는다.
패드부(PAD)는 팬 아웃 라인(FOL)과 일체로 형성되어 제2 컨택홀(CNT2)에 삽입될 수 있다. 패드부(PAD)는 연성 필름(FPCB) 및 연결부(CWL)를 전기적으로 연결할 수 있다. 패드부(PAD)는 제1 기판(SUB1)의 제1 컨택홀(CNT1)에 의해 노출될 수 있다. 패드부(PAD)는 접속 필름(ACF)을 통해 연성 필름(FPCB)의 리드 전극(LDE)과 전기적으로 연결될 수 있다. 팬 아웃 라인(FOL)은 연결부(CWL)를 통해 데이터 라인, 전원 라인, 또는 게이트 라인에 전기적으로 연결될 수 있다. 데이터 라인 또는 전원 라인은 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속될 수 있다. 게이트 라인은 박막 트랜지스터(TFT)의 게이트 전극(GE)에 접속될 수 있다. 따라서, 팬 아웃 라인(FOL)은 연성 필름(FPCB)의 표시 구동부(DIC)로부터 수신된 데이터 전압, 전원 전압, 또는 게이트 신호를 연결부(CWL)를 통해 화소의 박막 트랜지스터(TFT)에 공급할 수 있다. 표시 장치(10)는 표시 영역(DA)에 배치된 팬 아웃 라인(FOL)을 포함함으로써, 비표시 영역(NDA)의 면적을 최소화할 수 있다.
패드부(PAD)는 레이저 흡수층(LAL)이 배치되지 않은 영역에서 자외선 레이저를 흡수할 수 있고, 제1 기판(SUB1)의 식각 공정에서 제2 기판(SUB2) 또는 표시층(DPL)의 손상을 방지할 수 있다. 따라서, 표시 장치(10)는 레이저 흡수층(LAL) 및 패드부(PAD)를 포함함으로써, 제1 기판(SUB1)의 식각 공정에서 제2 기판(SUB2) 또는 표시층(DPL)의 손상을 방지할 수 있다.
제2 배리어 절연막(BIL2)은 제1 배리어 절연막(BIL1) 및 제1 금속층(MTL1) 상에 배치될 수 있다. 제2 배리어 절연막(BIL2)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 제2 배리어 절연막(BIL2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있다. 예를 들어, 제2 배리어 절연막(BIL2)은 약 500 옹스트롬(Å) 이하의 두께를 갖는 실리콘 나이트라이드(SiNx) 및 및 약 1500 옹스트롬(Å) 이상의 두께를 갖는 실리콘 옥시 나이트라이드(SiON)를 포함할 수 있으나, 이에 한정되지 않는다.
제2 기판(SUB2)은 제2 배리어 절연막(BIL2) 상에 배치될 수 있다. 제2 기판(SUB2)은 베이스 기판 또는 베이스 부재일 수 있다. 제2 기판(SUB2)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 제2 기판(SUB2)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다.
제3 배리어 절연막(BIL3)은 제2 기판(SUB2) 상에 배치될 수 있다. 제3 배리어 절연막(BIL3)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제3 배리어 절연막(BIL3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제3 배리어 절연막(BIL3), 제2 기판(SUB2), 및 제2 배리어 절연막(BIL2)은 제3 컨택홀(CNT3)을 포함할 수 있다. 제3 컨택홀(CNT3)은 제3 배리어 절연막(BIL3)의 상면에서부터 식각되어 제2 배리어 절연막(BIL2)의 하면까지 관통할 수 있다. 예를 들어, 제3 컨택홀(CNT3)의 상부 폭은 제3 컨택홀(CNT3)의 하부 폭보다 클 수 있다. 표시 장치(10)의 제조 과정에서, 팬 아웃 라인(FOL)의 상면은 제3 컨택홀(CNT3)에 의해 노출될 수 있고, 팬 아웃 라인(FOL)은 제3 컨택홀(CNT3)에 삽입된 연결부(CWL)에 컨택될 수 있다.
표시층(DPL)은 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 표시층(DPL)은 박막 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 및 컬러 필터층(CFL)을 포함할 수 있다. 박막 트랜지스터층(TFTL)은 제2 금속층(MTL2), 버퍼층(BF), 액티브층(ACTL), 게이트 절연막(GI), 제3 금속층(MTL3), 층간 절연막(ILD), 제4 금속층(MTL4), 제1 보호층(PV1), 및 제1 평탄화층(OC1)을 포함할 수 있다.
제2 금속층(MTL2)은 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 제2 금속층(MTL2)은 연결부(CWL), 제1 및 제2 전압 라인(VL1, VL2)을 포함할 수 있다. 연결부(CWL), 제1 및 제2 전압 라인(VL1, VL2)은 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 제2 금속층(MTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 팔라듐(Pd), 인듐(In), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다.
연결부(CWL)는 제3 컨택홀(CNT3)에 삽입되어 팬 아웃 라인(FOL)에 접속될 수 있다. 예를 들어, 연결부(CWL)는 데이터 라인에 전기적으로 연결되어 박막 트랜지스터(TFT)에 데이터 전압을 공급할 수 있다. 연결부(CWL)는 전원 라인에 전기적으로 연결되어 박막 트랜지스터(TFT)에 전원 전압을 공급할 수 있다. 연결부(CWL)는 게이트 라인에 전기적으로 연결되어 박막 트랜지스터(TFT)의 게이트 전극(GE)에 게이트 신호를 공급할 수 있다. 따라서, 연결부(CWL)는 팬 아웃 라인(FOL)을 통해 표시 구동부(DIC)로부터 수신된 데이터 전압, 전원 전압, 또는 게이트 신호를 화소의 박막 트랜지스터(TFT)에 공급할 수 있다.
제1 및 제2 전압 라인(VL1, VL2)은 표시 영역(DA)에서 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 및 제2 전압 라인(VL1, VL2) 각각은 팬 아웃 라인(FOL)에 전기적으로 연결될 수 있다. 제1 및 제2 전압 라인(VL1, VL2) 각각은 박막 트랜지스터(TFT) 또는 발광 소자(ED)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 전압 라인(VL1, VL2) 각각은 데이터 라인, 고전위 라인, 저전위 라인, 또는 센싱 라인일 수 있으나, 이에 한정되지 않는다.
버퍼층(BF)은 제2 금속층(MTL2) 및 제3 배리어 절연막(BIL3) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기 물질을 포함할 수 있다. 예를 들어, 버퍼층(BF)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
액티브층(ACTL)은 버퍼층(BF) 상에 배치될 수 있다. 액티브층(ACTL)은 박막 트랜지스터(TFT)의 반도체 영역(ACT), 드레인 전극(DE), 및 소스 전극(SE)을 포함할 수 있다. 반도체 영역(ACT)은 게이트 전극(GE)과 두께 방향(Z축 방향)으로 중첩할 수 있고, 게이트 절연막(GI)에 의해 게이트 전극(GE)과 절연될 수 있다. 드레인 전극(DE) 및 소스 전극(SE)은 반도체 영역(ACT)의 물질을 도체화하여 마련될 수 있다. 박막 트랜지스터(TFT)는 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다.
게이트 절연막(GI)은 액티브층(ACTL) 및 버퍼층(BF) 상에 배치될 수 있다. 게이트 절연막(GI)은 박막 트랜지스터(TFT)의 반도체 영역(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연막(GI)은 제1 및 제2 연결 전극(CNE1, CNE2) 각각이 관통하는 컨택홀을 포함할 수 있다.
제3 금속층(MTL3)은 게이트 절연막(GI) 상에 배치될 수 있다. 제3 금속층(MTL3)은 박막 트랜지스터(TFT)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체 영역(ACT)과 중첩할 수 있다. 게이트 전극(GE)은 게이트 라인으로부터 게이트 신호를 수신할 수 있다. 예를 들어, 제3 금속층(MTL3)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 팔라듐(Pd), 인듐(In), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다.
층간 절연막(ILD)은 제3 금속층(MTL3) 상에 배치될 수 있다. 층간 절연막(ILD)은 제3 및 제4 금속층(MTL3, MTL4)을 절연시킬 수 있다. 층간 절연막(ILD)은 제1 및 제2 연결 전극(CNE1, CNE2) 각각이 관통하는 컨택홀을 포함할 수 있다.
제4 금속층(MTL4)은 층간 절연막(ILD) 상에 배치될 수 있다. 제4 금속층(MTL4)은 제1 및 제2 연결 전극(CNE1, CNE2)을 포함할 수 있다. 제1 및 제2 연결 전극(CNE1, CNE2)은 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 제4 금속층(MTL4)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 팔라듐(Pd), 인듐(In), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(CNE1)은 제1 전압 라인(VL1)과 박막 트랜지스터(TFT)의 드레인 전극(DE)을 전기적으로 연결할 수 있다. 제1 연결 전극(CNE1)의 일단은 제2 금속층(MTL2)의 제1 전압 라인(VL1)에 컨택될 수 있고, 제1 연결 전극(CNE1)의 타단은 액티브층(ACTL)의 드레인 전극(DE)에 컨택될 수 있다.
제2 연결 전극(CNE2)은 박막 트랜지스터(TFT)의 소스 전극(SE)과 제1 전극(RME1)을 전기적으로 연결할 수 있다. 제2 연결 전극(CNE2)의 일단은 액티브층(ACTL)의 소스 전극(SE)에 컨택될 수 있고, 발광 소자층(EML)의 제1 전극(RME1)은 제2 연결 전극(CNE2)의 타단에 컨택될 수 있다.
제1 보호층(PV1)은 제4 금속층(MTL4) 및 층간 절연막(ILD) 상에 배치될 수 있다. 제1 보호층(PV1)은 박막 트랜지스터(TFT)를 보호할 수 있다. 제1 보호층(PV1)은 제1 전극(RME1)이 관통하는 컨택홀을 포함할 수 있다.
제1 평탄화층(OC1)은 제1 보호층(PV1) 상에 마련되어, 박막 트랜지스터층(TFTL)의 상단을 평탄화시킬 수 있다. 예를 들어, 제1 평탄화층(OC1)은 제1 전극(RME1)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 제1 평탄화층(OC1)의 컨택홀은 제1 보호층(PV1)의 컨택홀과 연결될 수 있다. 제1 평탄화층(OC1)은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 돌출 패턴(BP), 제1 전극(RME1), 제2 전극(RME2), 제1 절연막(PAS1), 서브 뱅크(SB), 발광 소자(ED), 제2 절연막(PAS2), 제1 접촉 전극(CTE1), 제2 접촉 전극(CTE2), 및 제3 절연막(PAS3)을 포함할 수 있다.
돌출 패턴(BP)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 돌출 패턴(BP)은 제1 평탄화층(OC1)의 상면으로부터 돌출될 수 있다. 복수의 돌출 패턴(BP)은 복수의 화소 각각의 발광 영역(LA) 또는 개구 영역에 배치될 수 있다. 복수의 발광 소자(ED)는 복수의 돌출 패턴(BP) 사이에 배치될 수 있다. 돌출 패턴(BP)은 경사진 측면을 가질 수 있고, 복수의 발광 소자(ED)에서 방출된 광은 돌출 패턴(BP) 상에 배치된 제1 및 제2 전극(RME1, RME2)에 의해 반사될 수 있다. 예를 들어, 돌출 패턴(BP)은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
제1 전극(RME1)은 제1 평탄화층(OC1) 및 돌출 패턴(BP) 상에 배치될 수 있다. 제1 전극(RME1)은 발광 소자(ED)의 일측에 배치된 돌출 패턴(BP) 상에 배치될 수 있다. 제1 전극(RME1)은 돌출 패턴(BP)의 경사진 측면 상에 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다. 제1 전극(RME1)은 제1 평탄화층(OC1) 및 제1 보호층(PV1)에 마련된 컨택홀에 삽입되어 제2 연결 전극(CNE2)에 접속될 수 있다. 제1 전극(RME1)은 제1 접촉 전극(CTE1)을 통해 발광 소자(ED)의 일단에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(RME1)은 화소의 박막 트랜지스터(TFT)로부터 발광 소자(ED)의 휘도에 비례하는 전압을 수신할 수 있다.
제2 전극(RME2)은 제1 평탄화층(OC1) 및 돌출 패턴(BP) 상에 배치될 수 있다. 제2 전극(RME2)은 발광 소자(ED)의 타측에 배치된 돌출 패턴(BP) 상에 배치될 수 있다. 제2 전극(RME2)은 돌출 패턴(BP)의 경사진 측면 상에 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다. 제2 전극(RME2)은 제2 접촉 전극(CTE2)을 통해 발광 소자(ED)의 타단에 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(RME2)은 저전위 라인으로부터 전체 화소에 공급되는 저전위 전압을 수신할 수 있다.
제1 및 제2 전극(RME1, RME2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(RME1, RME2)은 알루미늄(Al), 은(Ag), 구리(Cu), 니켈(Ni), 란타늄(La) 중 적어도 하나를 포함할 수 있다. 다른 예를 들어, 제1 및 제2 전극(RME1, RME2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 또 다른 예를 들어, 제1 및 제2 전극(RME1, RME2)은 투명 전도성 물질층 및 반사율이 높은 금속층을 갖는 복수의 층을 포함하거나, 투명 전도성 물질 및 반사율이 높은 금속을 포함하는 하나의 층을 포함할 수 있다. 제1 및 제2 전극(RME1, RME2)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연막(PAS1)은 제1 평탄화층(OC1), 제1 및 제2 전극(RME1, RME2) 상에 배치될 수 있다. 제1 절연막(PAS1)은 제1 및 제2 전극(RME1, RME2)을 보호하면서 상호 절연시킬 수 있다. 제1 절연막(PAS1)은 발광 소자(ED)의 정렬 과정에서, 발광 소자(ED)와 제1 및 제2 전극(RME1, RME2)이 직접 접촉하여 손상되는 것을 방지할 수 있다.
서브 뱅크(SB)는 제1 절연막(PAS1) 상에서 차광 영역(BA)에 배치될 수 있다. 서브 뱅크(SB)는 복수의 화소의 경계에 배치되어 복수의 화소 각각의 발광 소자들(ED)을 구분할 수 있다. 서브 뱅크(SB)는 소정의 높이를 가질 수 있고, 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
복수의 발광 소자(ED)는 제1 절연막(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)는 제1 및 제2 전극(RME1, RME2) 사이에서 서로 평행하게 정렬될 수 있다. 발광 소자(ED)의 길이는 제1 및 제2 전극(RME1, RME2) 사이의 거리보다 길 수 있다. 발광 소자(ED)는 복수의 반도체층을 포함하여, 제1 반도체층을 기준으로 일단이 정의되고, 제2 반도체층을 기준으로 일단에 반대되는 타단이 정의될 수 있다. 발광 소자(ED)의 일단은 제1 전극(RME1) 상에 배치되고, 발광 소자(ED)의 타단은 제2 전극(RME2) 상에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 접촉 전극(CTE1)을 통해 제1 전극(RME1)에 전기적으로 연결될 수 있고, 발광 소자(ED)의 타단은 제2 접촉 전극(CTE2)을 통해 제2 전극(RME2)에 전기적으로 연결될 수 있다.
발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가질 수 있고, 무기물을 포함하는 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 제1 및 제2 전극(RME1, RME2) 사이에 특정 방향으로 형성된 전계에 따라 제1 및 제2 전극(RME1, RME2) 사이에서 정렬될 수 있다.
예를 들어, 복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 발광 소자층(EML)의 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에서 방출되는 광은 동일 색을 가질 수 있다. 예를 들어, 복수의 발광 소자(ED)는 약 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있으나, 이에 한정되지 않는다.
제2 절연막(PAS2)은 복수의 발광 소자(ED) 상에 배치될 수 있다. 예를 들어, 제2 절연막(PAS2)은 복수의 발광 소자(ED)를 부분적으로 감쌀 수 있고, 복수의 발광 소자(ED) 각각의 양 단을 덮지 않을 수 있다. 제2 절연막(PAS2)은 복수의 발광 소자(ED)를 보호할 수 있고, 표시 장치(10)의 제조 공정에서 복수의 발광 소자(ED)를 고정시킬 수 있다. 제2 절연막(PAS2)은 발광 소자(ED)와 제1 절연막(PAS1) 사이의 공간을 채울 수 있다.
제1 접촉 전극(CTE1)은 제1 절연막(PAS1) 상에 배치될 수 있고, 제1 절연막(PAS1)에 마련된 컨택홀에 삽입되어 제1 전극(RME1)에 접속될 수 있다. 예를 들어, 제1 절연막(PAS1)의 컨택홀은 돌출 패턴(BP) 상에 마련될 수 있으나, 이에 한정되지 않는다. 제1 접촉 전극(CTE1)의 일단은 돌출 패턴(BP) 상에서 제1 전극(RME1)에 접속될 수 있고, 제1 접촉 전극(CTE1)의 타단은 발광 소자(ED)의 일단에 접속될 수 있다.
제2 접촉 전극(CTE2)은 제1 절연막(PAS1) 상에 배치될 수 있고, 제1 절연막(PAS1)에 마련된 컨택홀에 삽입되어 제2 전극(RME2)에 접속될 수 있다. 예를 들어, 제1 절연막(PAS1)의 컨택홀은 돌출 패턴(BP) 상에 마련될 수 있으나, 이에 한정되지 않는다. 제2 접촉 전극(CTE2)의 일단은 발광 소자(ED)의 타단에 접속될 수 있고, 제2 접촉 전극(CTE2)의 타단은 돌출 패턴(BP) 상에서 제2 전극(RME2)에 접속될 수 있다.
제3 절연막(PAS3)은 제1 및 제2 접촉 전극(CTE1, CTE2), 서브 뱅크(SB), 제1 및 제2 절연막(PAS1, PAS2) 상에 배치될 수 있다. 제3 절연막(PAS3)은 발광 소자층(EML)의 상단에 배치되어 발광 소자층(EML)을 보호할 수 있다.
파장 변환층(WLCL)은 발광 소자층(EML) 상에 배치될 수 있다. 파장 변환층(WLCL)은 제1 차광 부재(BK1), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 광 투과부(LTU), 제2 보호층(PV2), 및 제2 평탄화층(OC2)을 포함할 수 있다.
제1 차광 부재(BK1)는 제3 절연막(PAS3) 상에서 차광 영역(BA)에 배치될 수 있다. 제1 차광 부재(BK1)는 서브 뱅크(SB)와 두께 방향(Z축 방향)으로 중첩할 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 제1 차광 부재(BK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 파장 변환부(WLC1)는 제3 절연막(PAS3) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 파장 변환부(WLC1)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물을 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 표시 장치(10)에서 제공된 청색 광을 약 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 발광 영역(LA1)은 적색 광을 방출할 수 있다.
제2 파장 변환부(WLC2)는 제3 절연막(PAS3) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 파장 변환부(WLC2)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 입사광의 피크 파장을 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 표시 장치(10)에서 제공된 청색 광을 약 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 시프터(WLS2)는 제1 파장 시프터(WLS1)에서 예시된 물질을 포함할 수 있다. 제2 파장 시프터(WLS2)의 파장 변환 범위는 제1 파장 시프터(WLS1)의 파장 변환 범위와 다르도록 양자점, 양자 막대 또는 형광체로 이루어질 수 있다.
광 투과부(LTU)는 제3 절연막(PAS3) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 광 투과부(LTU)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 또는 제2 베이스 수지(BS1, BS2)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 또는 제2 산란체(SCT1, SCT2)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다.
파장 변환층(WLCL)은 발광 소자층(EML)의 제3 절연막(PAS3) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 용이하게 얼라인될 수 있고, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제2 보호층(PV2)은 제1 및 제2 파장 변환부(WLC1, WLC2), 광 투과부(LTU), 및 제1 차광 부재(BK1)를 덮을 수 있다. 예를 들어, 제2 보호층(PV2)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 밀봉하여 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 손상 또는 오염을 방지할 수 있다. 예를 들어, 제2 보호층(PV2)은 무기 물질을 포함할 수 있다.
제2 평탄화층(OC2)은 제2 보호층(PV2) 상에 배치되어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 상단을 평탄화시킬 수 있다. 예를 들어, 제2 평탄화층(OC2)은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
컬러 필터층(CFL)은 파장 변환층(WLCL) 상에 배치될 수 있다. 컬러 필터층(CFL)은 제2 차광 부재(BK2), 제1 내지 제3 컬러 필터(CF1, CF2, CF3), 및 제3 보호층(PV3)을 포함할 수 있다.
제2 차광 부재(BK2)는 파장 변환층(WLCL)의 제2 평탄화층(OC2) 상에서 차광 영역(BA)에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 차광 부재(BK1) 또는 서브 뱅크(SB)와 두께 방향(Z축 방향)으로 중첩할 수 있다. 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다. 제2 차광 부재(BK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다. 제2 차광 부재(BK2)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 컬러 필터(CF1)는 제2 평탄화층(OC2) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 컬러 필터(CF1)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환부(WLC1)와 두께 방향(Z축 방향)으로 중첩할 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 평탄화층(OC2) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환부(WLC2)와 두께 방향(Z축 방향)으로 중첩할 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다.
제3 컬러 필터(CF3)는 제2 평탄화층(OC2) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 제3 컬러 필터(CF3)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 광 투과부(LTU)와 두께 방향(Z축 방향)으로 중첩할 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 파장 변환층(WLCL)의 제2 평탄화층(OC2) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제3 보호층(PV3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3), 및 제2 차광 부재(BK2)를 덮을 수 있다. 제3 보호층(PV3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 보호할 수 있다.
봉지층(TFE)은 컬러 필터층(CFL)의 제3 보호층(PV3) 상에 배치될 수 있다. 봉지층(TFE)은 표시층(DPL)의 상면 및 측면을 덮을 수 있다. 예를 들어, 봉지층(TFE)은 적어도 하나의 무기막을 포함하여 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막을 포함하여 표시 장치(10)를 먼지와 같은 이물질로부터 보호할 수 있다.
반사 방지막(ARF)은 봉지층(TFE) 상에 배치될 수 있다. 반사 방지막(ARF)은 외부 광의 반사를 방지함으로써, 외부 광의 반사로 인한 시인성의 저하를 감소시킬 수 있다. 반사 방지막(ARF)은 표시 장치(10)의 상면을 보호할 수 있다. 반사 방지막(ARF)은 생략될 수 있다. 다른 예를 들어, 반사 방지막(ARF)은 편광 필름으로 대체될 수 있다.
연성 필름(FPCB)은 제1 기판(SUB1)의 하부에 배치될 수 있다. 연성 필름(FPCB)은 표시 장치(10)의 하면 가장자리에 배치될 수 있다. 연성 필름(FPCB)은 접착 부재(ADM)를 이용하여 제1 기판(SUB1)의 하면에 부착될 수 있다. 연성 필름(FPCB)은 일측 상면에 배치된 리드 전극(LDE)을 포함할 수 있다. 리드 전극(LDE)은 제1 컨택홀(CNT1)에 삽입되어, 접속 필름(ACF)을 통해 패드부(PAD)와 전기적으로 연결될 수 있다. 연성 필름(FPCB)은 타측 하면에 배치된 표시 구동부(DIC)를 지지할 수 있다. 리드 전극(LDE)은 연성 필름(FPCB)의 하면에 배치된 리드 라인(미도시)을 통해 표시 구동부(DIC)에 전기적으로 연결될 수 있다. 연성 필름(FPCB)의 타측은 제1 기판(SUB1)의 하부에서 소스 회로 보드(미도시)에 접속될 수 있다. 연성 필름(FPCB)은 표시 구동부(DIC)의 신호 및 전압을 표시 장치(10)에 전송할 수 있다.
접속 필름(ACF)은 연성 필름(FPCB)의 리드 전극(LDE)을 패드부(PAD)에 부착시킬 수 있다. 접속 필름(ACF)의 일면은 패드부(PAD)에 부착되고, 접속 필름(ACF)의 타면은 리드 전극(LDE)에 부착될 수 있다. 예를 들어, 접속 필름(ACF)은 이방성 도전 필름(Anisotropic Conductive Film)을 포함할 수 있다. 접속 필름(ACF)이 이방성 도전 필름을 포함하는 경우, 접속 필름(ACF)은 패드부(PAD)와 리드 전극(LDE)이 접촉되는 영역에서 도전성을 가질 수 있고, 연성 필름(FPCB)을 팬 아웃 라인(FOL)에 전기적으로 연결할 수 있다.
표시 구동부(DIC)는 연성 필름(FPCB) 상에 실장될 수 있다. 표시 구동부(DIC)는 집적 회로(Integrated Circuit, IC)일 수 있다. 표시 구동부(DIC)는 타이밍 제어부(미도시)로부터 수신된 데이터 제어 신호를 기초로 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환할 수 있고, 연성 필름(FPCB)을 통해 표시 영역(DA)의 데이터 라인에 공급할 수 있다. 표시 구동부(DIC)는 전원 공급부(미도시)로부터 수신된 전원 전압을 연성 필름(FPCB)을 통해 표시 영역(DA)의 전원 라인에 공급할 수 있다. 표시 구동부(DIC)는 게이트 제어 신호를 기초로 복수의 게이트 신호를 생성할 수 있고, 복수의 게이트 신호를 설정된 순서에 따라 복수의 게이트 라인에 순차적으로 공급할 수 있다. 표시 장치(10)는 제1 기판(SUB1) 상에 배치된 팬 아웃 라인(FOL)과 제1 기판(SUB1)의 하부에 배치된 표시 구동부(DIC)를 포함함으로써, 비표시 영역(NDA)의 면적을 최소화할 수 있다.
도 4는 일 실시예에 따른 표시 장치에서, 광의 파장에 따른 레이저 흡수층의 투과율을 나타내는 그래프이다.
도 4를 참조하면, 레이저 흡수층(LAL)의 두께가 30nm 또는 300 옹스트롬(Å)인 경우, 약 300nm 이하의 파장을 갖는 광의 투과율이 0에 가까울 수 있다. 레이저 흡수층(LAL)의 두께가 60nm 또는 600 옹스트롬(Å)인 경우, 약 360nm 이하의 파장을 갖는 광의 투과율이 0에 가까울 수 있다. 레이저 흡수층(LAL)의 두께가 150nm 또는 1500 옹스트롬(Å)인 경우, 약 550nm 이하의 파장을 갖는 광의 투과율이 0에 가까울 수 있다. 레이저 흡수층(LAL)의 두께가 200nm 또는 2000 옹스트롬(Å)인 경우, 약 640nm 이하의 파장을 갖는 광의 투과율이 0에 가까울 수 있다. 레이저 흡수층(LAL)의 두께가 400nm 또는 4000 옹스트롬(Å)인 경우, 약 640nm 이하의 파장을 갖는 광의 투과율이 0에 가까울 수 있다.
따라서, 표시 장치(10)는 약 300 내지 1000 옹스트롬(Å), 바람직하게는 약 500 옹스트롬(Å)의 두께를 갖는 레이저 흡수층(LAL)을 포함함으로써, 제1 기판(SUB1)의 식각 공정에서 자외선 레이저를 흡수하여 제2 기판(SUB2) 또는 표시층(DPL)의 손상을 방지할 수 있다.
도 5는 일 실시예에 따른 표시 장치를 나타내는 저면도이고, 도 6은 일 실시예에 따른 표시 장치의 일부를 나타내는 저면 확대도이다.
도 5 및 도 6을 참조하면, 연성 필름(FPCB), 패드부(PAD), 및 팬 아웃 라인(FOL)은 표시 영역(DA)에 배치될 수 있다.
연성 필름(FPCB)은 제1 기판(SUB1)의 하부에 배치될 수 있다. 연성 필름(FPCB)은 표시 장치(10)의 하면 가장자리에 배치될 수 있다. 예를 들어, 연성 필름(FPCB) 중 일부는 표시 장치(10)의 장변의 가장자리에 배치될 수 있고, 연성 필름(FPCB) 중 다른 일부는 표시 장치(10)의 단변 가장자리에 배치될 수 있다. 표시 장치(10)의 장변의 가장자리에 배치된 연성 필름(FPCB)은 데이터 전압 및 전원 전압을 공급하고, 표시 장치(10)의 단변 가장자리에 배치된 연성 필름(FPCB)은 게이트 신호를 공급할 수 있으나, 이에 한정되지 않는다.
연성 필름(FPCB)은 리드 전극(LDE)을 포함할 수 있다. 복수의 패드부(PAD) 각각은 복수의 리드 전극(LDE) 각각에 대응될 수 있다. 리드 전극(LDE)은 접속 필름(ACF)을 통해 패드부(PAD)에 전기적으로 연결될 수 있다.
패드부(PAD)는 레이저 흡수층(LAL) 및 제1 배리어 절연막(BIL1)의 제2 컨택홀(CNT2)에 삽입될 수 있고, 제1 컨택홀(CNT1)을 통해 노출될 수 있다. 표시 장치(10)의 장변의 가장자리에 배치된 패드부들(PAD)은 제1 방향(X축 방향)으로 배열될 수 있다. 표시 장치(10)의 단변 가장자리에 배치된 패드부들(PAD)은 제2 방향(Y축 방향)으로 배열될 수 있다.
팬 아웃 라인(FOL)은 패드부(PAD)와 일체로 형성될 수 있다. 팬 아웃 라인(FOL)은 패드부(PAD)로부터 표시 장치(10)의 가장자리까지 연장될 수 있다. 예를 들어, 표시 장치(10)의 장변의 가장자리에 배치된 팬 아웃 라인(FOL)은 연성 필름(FPCB)의 제2 방향(Y축 방향)의 반대 방향으로 연장될 수 있다. 표시 장치(10)의 단변 가장자리에 배치된 팬 아웃 라인(FOL)은 연성 필름(FPCB)의 제1 방향(X축 방향)의 반대 방향으로 연장될 수 있다. 팬 아웃 라인(FOL)은 연결부(CWL)를 통해 표시 영역(DA)의 데이터 라인 또는 게이트 라인에 전기적으로 연결될 수 있다.
도 7은 일 실시예에 따른 표시 장치에서, 패드부, 팬 아웃 라인, 센싱 라인, 및 데이터 라인을 나타내는 도면이고, 도 8은 일 실시예에 따른 표시 장치에서, 패드부, 전원 연결 라인, 고전위 라인, 및 수평 전압 라인을 나타내는 도면이다. 도 9는 일 실시예에 따른 표시 장치에서, 패드부, 전원 연결 라인, 저전위 라인, 및 수직 전압 라인을 나타내는 도면이고, 도 10은 일 실시예에 따른 표시 장치에서, 패드부, 팬 아웃 라인, 및 게이트 라인을 나타내는 도면이다.
도 7 내지 도 10을 참조하면, 표시 영역(DA)은 센싱 라인(SL), 데이터 라인(DL), 고전위 라인(VDL), 수평 전압 라인(HVDL), 저전위 라인(VSL), 수직 전압 라인(VVSL), 및 게이트 라인(GL)을 포함할 수 있다.
복수의 센싱 라인(SL)은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 도 2를 결부하면, 센싱 라인(SL)은 제2 금속층(MTL2)에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 센싱 라인(SL)은 연결부(CWL)를 통해 제1 금속층(MTL1)의 팬 아웃 라인(FOL)에 전기적으로 연결될 수 있다. 센싱 라인(SL)은 팬 아웃 라인(FOL)과 평면 상에서 교차할 수 있다. 센싱 라인(SL)은 패드부(PAD)를 통해 초기화 전압을 수신할 수 있다. 센싱 라인(SL)은 패드부(PAD)에 센싱 신호를 제공할 수 있다.
데이터 라인(DL)은 제1 내지 제3 데이터 라인(DL1, DL2, DL3)을 포함할 수 있다. 제1 내지 제3 데이터 라인(DL1, DL2, DL3)은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 도 2를 결부하면, 데이터 라인(DL)은 제2 금속층(MTL2)에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 데이터 라인(DL)은 연결부(CWL)를 통해 제1 금속층(MTL1)의 팬 아웃 라인(FOL)에 전기적으로 연결될 수 있다. 데이터 라인(DL)은 팬 아웃 라인(FOL)과 평면 상에서 교차할 수 있다. 데이터 라인(DL)은 패드부(PAD)를 통해 데이터 전압을 수신할 수 있다.
복수의 고전위 라인(VDL)은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 고전위 라인들(VDL)은 교차하는 수평 전압 라인들(HVDL)에 접속될 수 있고, 수평 전압 라인들(HVDL)에 고전위 전압을 공급할 수 있다. 도 2를 결부하면, 고전위 라인(VDL)은 제2 금속층(MTL2)에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 고전위 라인(VDL)은 연결부(CWL)를 통해 제1 금속층(MTL1)의 전원 연결 라인(VCL)에 전기적으로 연결될 수 있다. 고전위 라인(VDL)은 패드부(PAD)를 통해 고전위 전압을 수신할 수 있다.
복수의 수평 전압 라인(HVDL)은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 수평 전압 라인들(HVDL)은 교차하는 고전위 라인들(VDL)에 접속될 수 있고, 고전위 라인들(VDL)로부터 고전위 전압을 수신할 수 있다. 도 2를 결부하면, 수평 전압 라인(HVDL)은 제4 금속층(MTL4)에 배치되어 제1 방향(X축 방향)으로 연장될 수 있다.
복수의 수직 전압 라인(VVSL)은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 수직 전압 라인들(VVSL)은 교차하는 저전위 라인들(VSL)에 접속될 수 있고, 저전위 라인들(VSL)에 저전위 전압을 공급할 수 있다. 도 2를 결부하면, 수직 전압 라인(VVSL)은 제2 금속층(MTL2)에 배치되어 제2 방향(Y축 방향)으로 연장될 수 있다. 수직 전압 라인(VVSL)은 연결부(CWL)를 통해 제1 금속층(MTL1)의 전원 연결 라인(VCL)에 전기적으로 연결될 수 있다. 수직 전압 라인(VVSL)은 패드부(PAD)를 통해 저전위 전압을 수신할 수 있다.
복수의 저전위 라인(VSL)은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 저전위 라인들(VSL)은 교차하는 수직 전압 라인들(VVSL)에 접속될 수 있고, 수직 전압 라인들(VVSL)로부터 저전위 전압을 수신할 수 있다. 도 2를 결부하면, 저전위 라인(VSL)은 제4 금속층(MTL4)에 배치되어 제1 방향(X축 방향)으로 연장될 수 있다.
복수의 게이트 라인(GL)은 제1 방향(X축 방향)으로 연장되고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 도 2를 결부하면, 게이트 라인(GL)은 제3 금속층(MTL3) 또는 제4 금속층(MTL4)에 배치되어 제1 방향(X축 방향)으로 연장될 수 있다. 게이트 라인(GL)은 연결부(CWL)를 통해 제1 금속층(MTL1)의 팬 아웃 라인(FOL)에 전기적으로 연결될 수 있다. 게이트 라인(GL)은 팬 아웃 라인(FOL)과 평면 상에서 교차할 수 있다. 게이트 라인(GL)은 패드부(PAD)를 통해 게이트 신호를 수신할 수 있다.
도 11은 일 실시예에 따른 표시 장치의 화소들과 라인들을 나타내는 블록도이고, 도 12는 도 11의 화소를 나타내는 회로도이다.
도 11 및 도 12를 참조하면, 화소(SP)는 제1 내지 제3 화소(SP1, SP2, SP3)를 포함할 수 있다. 제1 화소(SP1)의 화소 회로, 제3 화소(SP3)의 화소 회로, 및 제2 화소(SP2)의 화소 회로는 제2 방향(Y축 방향)의 반대 방향으로 배열될 수 있으나, 화소 회로의 순서는 이에 한정되지 않는다.
제1 내지 제3 화소(SP1, SP2, SP3) 각각은 고전위 라인(VDL), 센싱 라인(SL), 게이트 라인(GL), 및 데이터 라인(DL)에 접속될 수 있다.
고전위 라인(VDL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 고전위 라인(VDL)은 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로의 좌측에 배치될 수 있다. 고전위 라인(VDL)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 트랜지스터에 고전위 전압을 공급할 수 있다.
수평 전압 라인(HVDL)은 제1 방향(X축 방향)으로 연장될 수 있다. 수평 전압 라인(HVDL)은 제1 화소(SP1)의 화소 회로의 상측에 배치될 수 있다. 수평 전압 라인(HVDL)은 고전위 라인(VDL)에 접속될 수 있다. 수평 전압 라인(HVDL)은 고전위 라인(VDL)으로부터 고전위 전압을 수신할 수 있다.
센싱 라인(SL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 센싱 라인(SL)은 고전위 라인(VDL)의 좌측에 배치될 수 있다. 센싱 라인(SL)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로에 초기화 전압을 공급할 수 있다. 센싱 라인(SL)은 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로로부터 센싱 신호를 수신하여 표시 구동부(DIC)에 공급할 수 있다.
게이트 라인(GL)은 제1 방향(X축 방향)으로 연장될 수 있다. 도 2를 결부하면, 게이트 라인(GL)은 제3 금속층(MTL3) 또는 제4 금속층(MTL4)에 배치될 수 있다. 게이트 라인(GL)은 제2 화소(SP2)의 화소 회로의 하측에 배치될 수 있다. 게이트 라인(GL)은 저전위 라인(VSL)의 상측에 배치될 수 있다. 게이트 라인(GL)은 게이트 신호를 보조 게이트 라인(BGL)에 공급할 수 있다.
보조 게이트 라인(BGL)은 게이트 라인(GL)으로부터 제2 방향(Y축 방향)으로 연장될 수 있다. 도 2를 결부하면, 보조 게이트 라인(BGL)은 제3 금속층(MTL3)에 배치될 수 있다. 보조 게이트 라인(BGL)의 일부는 제2 트랜지스터(ST2)의 게이트 전극(GE)일 수 있고, 보조 게이트 라인(BGL)의 다른 일부는 제3 트랜지스터(ST3)의 게이트 전극(GE)일 수 있다. 보조 게이트 라인(BGL)은 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로의 우측에 배치될 수 있다. 보조 게이트 라인(BGL)은 게이트 라인(GL)으로부터 수신된 게이트 신호를 제1 내지 제3 화소(SP1, SP2, SP3)의 화소 회로에 공급할 수 있다.
데이터 라인(DL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 데이터 라인(DL)은 화소(SP)에 데이터 전압을 공급할 수 있다. 데이터 라인(DL)은 제1 내지 제3 데이터 라인(DL1, DL2, DL3)을 포함할 수 있다.
제1 데이터 라인(DL1)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제1 데이터 라인(DL1)은 보조 게이트 라인(BGL)의 우측에 배치될 수 있다. 제1 데이터 라인(DL1)은 표시 구동부(DIC)로부터 수신된 데이터 전압을 제1 화소(SP1)의 화소 회로에 공급할 수 있다.
제2 데이터 라인(DL2)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)의 우측에 배치될 수 있다. 제2 데이터 라인(DL2)은 표시 구동부(DIC)로부터 수신된 데이터 전압을 제2 화소(SP2)의 화소 회로에 공급할 수 있다.
제3 데이터 라인(DL3)은 제2 방향(Y축 방향)으로 연장될 수 있다. 제3 데이터 라인(DL3)은 제2 데이터 라인(DL2)의 우측에 배치될 수 있다. 제3 데이터 라인(DL3)은 표시 구동부(DIC)로부터 수신된 데이터 전압을 제3 화소(SP3)의 화소 회로에 공급할 수 있다.
수직 전압 라인(VVSL)은 제2 방향(Y축 방향)으로 연장될 수 있다. 수직 전압 라인(VVSL)은 제3 데이터 라인(DL3)의 우측에 배치될 수 있다. 수직 전압 라인(VVSL)은 저전위 라인(VSL)에 접속될 수 있고, 저전위 전압을 저전위 라인(VSL)에 공급할 수 있다.
저전위 라인(VSL)은 제1 방향(X축 방향)으로 연장될 수 있다. 저전위 라인(VSL)은 게이트 라인(GL)의 하측에 배치될 수 있다. 저전위 라인(VSL)은 수직 전압 라인(VVSL)으로부터 수신된 저전위 전압을 제1 내지 제3 화소(SP1, SP2, SP3)의 발광 소자(ED)에 공급할 수 있다.
제1 내지 제3 화소(SP1, SP2, SP3) 각각은 화소 회로 및 발광 소자(ED)를 포함할 수 있다. 제1 내지 제3 화소(SP1, SP2, SP3) 각각의 화소 회로는 제1 내지 제3 트랜지스터(ST1, ST2, ST3) 및 제1 커패시터(C1)를 포함할 수 있다.
제1 트랜지스터(ST1)는 게이트 전극, 드레인 전극, 및 소스 전극을 포함할 수 있다. 제1 트랜지스터(ST1)의 게이트 전극은 제1 노드(N1)에 접속되고, 드레인 전극은 고전위 라인(VDL)에 접속되며, 소스 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(ST1)는 게이트 전극에 인가되는 데이터 전압을 기초로 드레인-소스 간 전류(또는, 구동 전류)를 제어할 수 있다.
발광 소자(ED)는 적어도 하나의 발광 소자(ED)를 포함할 수 있다. 발광 소자(ED)가 복수의 발광 소자(ED)를 포함하는 경우, 복수의 발광 소자(ED)는 직렬 또는 병렬로 연결될 수 있다. 발광 소자(ED)는 제1 트랜지스터(ST1)로부터 구동 전류를 수신하여 발광할 수 있다. 발광 소자(ED)의 발광량 또는 휘도는 구동 전류의 크기에 비례할 수 있다. 발광 소자(ED)는 무기 반도체를 포함하는 무기 발광 소자일 수 있으나, 이에 한정되지 않는다.
발광 소자(ED)의 제1 전극은 제2 노드(N2)에 접속되고 발광 소자(ED)의 제2 전극은 저전위 라인(VSL)에 접속될 수 있다. 발광 소자(ED)의 제1 전극은 제2 노드(N2)를 통해 제1 트랜지스터(ST1)의 소스 전극, 제3 트랜지스터(ST3)의 드레인 전극, 및 제1 커패시터(C1)의 제2 커패시터 전극에 접속될 수 있다.
제2 트랜지스터(ST2)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(ST1)의 게이트 전극인 제1 노드(N1)를 전기적으로 연결할 수 있다. 제2 트랜지스터(ST2)는 게이트 신호를 기초로 턴-온됨으로써, 데이터 전압을 제1 노드(N1)에 공급할 수 있다. 제2 트랜지스터(ST2)의 게이트 전극은 게이트 라인(GL)에 접속되고, 드레인 전극은 데이터 라인(DL)에 접속되며, 소스 전극은 제1 노드(N1)에 접속될 수 있다.
제3 트랜지스터(ST3)는 게이트 라인(GL)의 게이트 신호에 의해 턴-온되어 센싱 라인(SL)과 제1 트랜지스터(ST1)의 소스 전극인 제2 노드(N2)를 전기적으로 연결할 수 있다. 제3 트랜지스터(ST3)는 게이트 신호를 기초로 턴-온됨으로써, 초기화 전압을 제2 노드(N2)에 공급할 수 있고, 센싱 신호를 센싱 라인(SL)에 공급할 수 있다. 제3 트랜지스터(ST3)의 게이트 전극은 게이트 라인(GL)에 접속되고, 드레인 전극은 제2 노드(N2)에 접속되며, 소스 전극은 센싱 라인(SL)에 접속될 수 있다.
도 13은 도 1의 선 II-II'을 따라 자른 단면도이다.
도 13을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 및 결합 부재(20)를 포함할 수 있다. 타일형 표시 장치(TD)는 제1 내지 제4 표시 장치(10-1~10-4)를 포함할 수 있다. 표시 장치(10)의 개수 및 결합 관계는 도 1의 실시예에 한정되지 않는다. 표시 장치(10)의 개수는 표시 장치(10) 및 타일형 표시 장치(TD) 각각의 크기에 따라 결정될 수 있다.
표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소(SP)를 포함하여 영상을 표시할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다.
타일형 표시 장치(TD)는 복수의 표시 영역(DA) 사이에 배치되는 결합 영역(SM)을 포함할 수 있다. 타일형 표시 장치(TD)는 인접한 표시 장치들(10) 각각의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 영역(SM)에 배치되는 결합 부재(20) 또는 접착 부재를 통해 서로 연결될 수 있다. 복수의 표시 장치(10) 각각의 결합 영역(SM)은 패드부 또는 패드부에 연결된 팬 아웃 라인을 포함하지 않을 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역들(DA) 사이의 거리는 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있다.
타일형 표시 장치(TD)는 복수의 표시 장치(10)의 사이마다 배치된 결합 부재(20)를 이용하여 인접한 표시 장치들(10)의 측면을 서로 결합시킬 수 있다. 결합 부재(20)는 격자 형태로 배열된 제1 내지 제4 표시 장치(10-1~10-4)를 측면끼리 연결함으로써, 타일형 표시 장치(TD)를 구현할 수 있다. 결합 부재(20)는 서로 인접한 표시 장치들(10)의 제1 기판(SUB1)의 측면, 레이저 흡수층(LAL)의 측면, 제1 및 제2 배리어 절연막(BIL1, BIL2)의 측면, 제2 기판(SUB2)의 측면, 제3 배리어 절연막(BIL3)의 측면, 표시층(DPL)의 측면, 봉지층(TFE)의 측면, 및 반사 방지막(ARF)의 측면을 결합시킬 수 있다.
예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 접착제 또는 양면 테이프로 이루어짐으로써, 복수의 표시 장치(10) 사이의 간격을 최소화할 수 있다. 다른 예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 결합 프레임으로 이루어짐으로써, 복수의 표시 장치(10) 사이의 간격을 최소화할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지할 수 있다.
도 14 내지 도 20은 일 실시예에 따른 표시 장치의 제조 과정을 나타내는 단면도이다.
도 14에서, 제1 캐리어 기판(CG1)은 표시 장치(10)의 제조 과정에서 표시 장치(10)를 지지할 수 있다. 예를 들어, 제1 캐리어 기판(CG1)은 캐리어 글라스일 수 있으나, 이에 한정되지 않는다.
제1 기판(SUB1)은 제1 캐리어 기판(CG1) 상에 배치될 수 있다. 제1 기판(SUB1)은 베이스 기판 또는 베이스 부재일 수 있다. 예를 들어, 제1 기판(SUB1)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다.
레이저 흡수층(LAL)은 제1 기판(SUB1) 상에 배치될 수 있다. 레이저 흡수층(LAL)은 자외선 레이저를 흡수하여 자외선 레이저의 투과를 방지할 수 있다. 여기에서, 자외선 레이저는 약 300 내지 400 nm의 파장, 바람직하게는 약 340 내지 350 nm의 파장을 가질 수 있다. 예를 들어, 레이저 흡수층(LAL)은 비정질 실리콘(a-Si)을 포함할 수 있다. 레이저 흡수층(LAL)의 두께는 약 300 내지 1000 옹스트롬(Å), 바람직하게는 약 500 옹스트롬(Å)일 수 있다.
제1 배리어 절연막(BIL1)은 레이저 흡수층(LAL) 상에 배치될 수 있다. 제1 배리어 절연막(BIL1)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 제1 배리어 절연막(BIL1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 배리어 절연막(BIL1)은 약 50 옹스트롬(Å) 이하의 두께를 갖는 비정질 실리콘(a-Si) 및 약 3000 옹스트롬(Å) 이상의 두께를 갖는 실리콘 옥사이드(SiOx)를 포함할 수 있으나, 이에 한정되지 않는다.
레이저 흡수층(LAL) 및 제1 배리어 절연막(BIL1)은 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 컨택홀(CNT2)은 제1 배리어 절연막(BIL1)의 상면에서부터 식각되어 레이저 흡수층(LAL)의 하면까지 관통할 수 있다. 제2 컨택홀(CNT2)은 제1 기판(SUB1)의 일부를 노출시킬 수 있다. 예를 들어, 제2 컨택홀(CNT2)의 상부 폭은 제2 컨택홀(CNT2)의 하부 폭보다 클 수 있다.
도 15에서, 제1 금속층(MTL1)은 제1 배리어 절연막(BIL1) 상에 배치될 수 있다. 제1 금속층(MTL1)은 팬 아웃 라인(FOL)을 포함할 수 있다. 패드부(PAD)는 팬 아웃 라인(FOL)과 일체로 형성되어 제2 컨택홀(CNT2)에 삽입될 수 있다. 제1 금속층(MTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 팔라듐(Pd), 인듐(In), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 제1 금속층(MTL1)은 약 1500 옹스트롬(Å) 이상의 두께를 가질 수 있으나, 이에 한정되지 않는다.
제2 배리어 절연막(BIL2)은 제1 배리어 절연막(BIL1) 및 팬 아웃 라인(FOL) 상에 배치될 수 있다. 제2 배리어 절연막(BIL2)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 제2 배리어 절연막(BIL2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있다. 예를 들어, 제2 배리어 절연막(BIL2)은 약 500 옹스트롬(Å) 이하의 두께를 갖는 실리콘 나이트라이드(SiNx) 및 및 약 1500 옹스트롬(Å) 이상의 두께를 갖는 실리콘 옥시 나이트라이드(SiON)를 포함할 수 있으나, 이에 한정되지 않는다.
제2 기판(SUB2) 및 제3 배리어 절연막(BIL3)은 제2 배리어 절연막(BIL2) 상에 순차적으로 적층될 수 있다. 제3 컨택홀(CNT3)은 제3 배리어 절연막(BIL3)의 상면에서부터 식각되어 제2 배리어 절연막(BIL2)의 하면까지 관통할 수 있다. 예를 들어, 제2 및 제3 배리어 절연막(BIL2, BIL3) 및 제2 기판(SUB2)은 건식 식각(Dry Etching) 공정 또는 습식 식각(Wet Etching) 공정을 통해 관통될 수 있으나, 이에 한정되지 않는다. 팬 아웃 라인(FOL)의 상면은 제3 컨택홀(CNT3)에 의해 노출될 수 있다.
도 16에서, 표시층(DPL)은 제3 배리어 절연막(BIL3) 상에 적층될 수 있다. 박막 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 및 컬러 필터층(CFL)은 제3 배리어 절연막(BIL3) 상에 순차적으로 적층될 수 있다. 봉지층(TFE)은 표시층(DPL)의 상면 및 측면을 덮을 수 있다. 반사 방지막(ARF)은 봉지층(TFE) 상에 형성될 수 있다.
도 17 및 도 18에서, 제조 중인 표시 장치(10)는 연성 필름(FPCB)을 부착하기 위하여 상하 반전될 수 있다. 제1 캐리어 기판(CG1)은 제1 기판(SUB1)으로부터 제거될 수 있다. 예를 들어, 제1 캐리어 기판(CG1)은 제1 캐리어 기판(CG1)과 제1 기판(SUB1) 사이에 배치된 희생층(미도시)을 이용하여 제1 기판(SUB1)의 하면으로부터 제거될 수 있으나, 이에 한정되지 않는다.
제2 캐리어 기판(CG2)은 반사 방지막(ARF)의 일면에 배치될 수 있다. 제2 캐리어 기판(CG2)은 상하 반전된 표시 장치(10)를 지지할 수 있다. 예를 들어, 제2 캐리어 기판(CG2)은 캐리어 글라스일 수 있으나, 이에 한정되지 않는다.
제1 기판(SUB1)의 일면은 레이저 식각(Laser Etching) 공정을 수행할 수 있다. 제1 컨택홀(CNT1)은 제1 기판(SUB1)에 마련됨으로써, 레이저 흡수층(LAL)의 일부 및 패드부(PAD)를 노출시킬 수 있다. 레이저 흡수층(LAL)은 제1 기판(SUB1)의 식각 공정에서 자외선 레이저를 흡수하여 자외선 레이저의 투과를 방지할 수 있다. 여기에서, 자외선 레이저는 약 300 내지 400 nm의 파장, 바람직하게는 약 340 내지 350 nm의 파장을 가질 수 있다. 레이저 흡수층(LAL)은 제1 기판(SUB1)의 식각 공정에서 자외선 레이저를 흡수함으로써, 제2 기판(SUB2) 또는 표시층(DPL)의 손상을 방지할 수 있다.
패드부(PAD)는 레이저 흡수층(LAL)이 배치되지 않은 영역에서 자외선 레이저를 흡수할 수 있고, 제1 기판(SUB1)의 식각 공정에서 제2 기판(SUB2) 또는 표시층(DPL)의 손상을 방지할 수 있다. 따라서, 표시 장치(10)는 레이저 흡수층(LAL) 및 패드부(PAD)를 포함함으로써, 제1 기판(SUB1)의 식각 공정에서 제2 기판(SUB2) 또는 표시층(DPL)의 손상을 방지할 수 있다.
도 19 및 도 20에서, 연성 필름(FPCB)은 제1 기판(SUB1)의 일면에 배치될 수 있다. 연성 필름(FPCB) 및 리드 전극(LDE)은 얼라인 공정을 통해 패드부(PAD) 상에 정렬될 수 있다. 예를 들어, 연성 필름(FPCB)의 리드 전극(LDE)은 초음파 본딩 또는 열압착 본딩을 통해 패드부(PAD)에 부착될 수 있으나, 본딩 방법은 이에 한정되지 않는다. 접속 필름(ACF)은 패드부(PAD)와 리드 전극(LDE)이 접촉되는 영역에서 도전성을 가질 수 있고, 연성 필름(FPCB)을 패드부(PAD)에 전기적으로 연결할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
TD: 타일형 표시 장치 10: 표시 장치
20: 결합 부재 SUB1, SUB2: 제1 및 제2 기판
LAL: 레이저 흡수층
BIL1, BIL2, BIL3: 제1 내지 제3 배리어 절연막
FOL: 팬 아웃 라인 PAD: 패드부
CWL: 연결부 DPL: 표시층
TFTL: 박막 트랜지스터층 EML: 발광 소자층
WLCL: 파장 변환층 CFL: 컬러 필터층
TFE: 봉지층 ARF: 반사 방지막
FPCB: 연성 필름 LDE: 리드 전극
DIC: 표시 구동부

Claims (20)

  1. 제1 컨택홀을 포함하는 기판;
    상기 기판 상에 배치되어 비정질 실리콘을 포함하는 레이저 흡수층;
    상기 레이저 흡수층 상에 배치된 제1 배리어 절연막;
    상기 제1 배리어 절연막 상의 제1 금속층에 배치되고, 상기 레이저 흡수층 및 상기 제1 배리어 절연막에 마련된 제2 컨택홀에 삽입된 패드부를 포함하는 팬 아웃 라인;
    상기 팬 아웃 라인 상에 배치된 표시층; 및
    상기 기판의 하부에 배치되고, 상기 제1 컨택홀에 삽입되어 상기 패드부에 전기적으로 연결되는 연성 필름을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 레이저 흡수층의 두께는 300 내지 1000 옹스트롬(Å)인 표시 장치.
  3. 제1 항에 있어서,
    상기 레이저 흡수층은 300 내지 400 nm의 파장을 갖는 광의 투과율이 10% 이하인 표시 장치.
  4. 제1 항에 있어서,
    상기 레이저 흡수층의 두께는 상기 제1 배리어 절연막의 두께보다 작은 표시 장치.
  5. 제1 항에 있어서,
    상기 레이저 흡수층의 두께는 상기 팬 아웃 라인의 두께보다 작은 표시 장치.
  6. 제1 항에 있어서,
    상기 표시층은,
    상기 제1 금속층 상의 제2 금속층에 배치되어 상기 팬 아웃 라인에 접속되는 연결부;
    상기 제2 금속층에 배치되어 제1 방향으로 연장되는 데이터 라인; 및
    상기 제2 금속층에 배치되어 상기 제1 방향으로 연장되는 고전위 라인을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 패드부는 상기 연결부를 통해 상기 복수의 데이터 라인에 데이터 전압을 공급하고, 상기 패드부는 상기 연결부를 통해 고전위 전압을 상기 복수의 고전위 라인에 공급하는 표시 장치.
  8. 제6 항에 있어서,
    상기 표시층은,
    상기 제2 금속층 상의 액티브층 및 제3 금속층에 배치된 박막 트랜지스터; 및
    상기 제3 금속층 상의 제4 금속층에 배치된 연결 전극을 더 포함하고,
    상기 연결 전극의 일단은 상기 고전위 라인에 접속되며, 상기 연결 전극의 타단은 상기 박막 트랜지스터에 접속되는 표시 장치.
  9. 제8 항에 있어서,
    상기 표시층은 상기 제4 금속층 상에 배치된 발광 소자층을 더 포함하고,
    상기 발광 소자층은,
    상기 연결 전극에 접속된 제1 전극;
    상기 제1 전극과 동일 층에 배치된 제2 전극; 및
    상기 제1 전극 및 제2 전극 사이에 정렬되어 상기 제1 및 제2 전극 사이에 전기적으로 연결된 발광 소자를 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 연성 필름 상에 실장되어 데이터 전압, 전원 전압, 또는 게이트 신호를 공급하는 표시 구동부를 더 포함하는 표시 장치.
  11. 제1 기판을 마련하는 단계;
    상기 제1 기판 상에 비정질 실리콘을 포함하는 레이저 흡수층을 형성하는 단계;
    상기 레이저 흡수층 상에 제1 배리어 절연막을 형성하는 단계;
    상기 제1 배리어 절연막 및 상기 레이저 흡수층을 관통하는 제1 컨택홀을 형성하는 단계;
    상기 제1 배리어 절연막 상에 배치되고 상기 제1 컨택홀에 삽입되는 패드부를 포함하는 팬 아웃 라인을 형성하는 단계;
    상기 팬 아웃 라인 상에 표시층을 형성하는 단계;
    상기 제1 기판을 식각하여 제2 컨택홀을 형성함으로써, 상기 레이저 흡수층의 일부 및 상기 패드부를 노출하는 단계; 및
    연성 필름을 상기 제2 컨택홀에 삽입하여 상기 패드부와 전기적으로 연결하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 레이저 흡수층의 일부 및 상기 패드부를 노출하는 단계는 300 내지 400 nm의 파장의 레이저를 상기 제1 기판에 조사하는 단계를 포함하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 팬 아웃 라인 상에 제2 기판을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 레이저 흡수층의 일부 및 상기 패드부를 노출하는 단계는 상기 레이저 흡수층 및 상기 패드부가 상기 레이저를 흡수하여 상기 제2 기판 및 상기 표시층의 손상을 방지하는 단계를 더 포함하는 표시 장치의 제조 방법.
  15. 제11 항에 있어서,
    상기 제1 컨택홀을 형성하는 단계는 상기 상기 제1 배리어 절연막 및 상기 레이저 흡수층을 식각하여 상기 제1 기판의 일부를 노출시키는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제11 항에 있어서,
    상기 레이저 흡수층의 두께는 300 내지 1000 옹스트롬(Å)인 표시 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 레이저 흡수층은 300 내지 400 nm의 파장을 갖는 광의 투과율이 10% 이하인 표시 장치의 제조 방법.
  18. 제11 항에 있어서,
    상기 레이저 흡수층의 두께는 상기 제1 배리어 절연막의 두께보다 작은 표시 장치의 제조 방법.
  19. 제11 항에 있어서,
    상기 레이저 흡수층의 두께는 상기 팬 아웃 라인의 두께보다 작은 표시 장치의 제조 방법.
  20. 복수의 화소를 구비한 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 복수의 표시 장치; 및
    상기 복수의 표시 장치를 결합시키는 결합 부재를 포함하고,
    상기 복수의 표시 장치 중 적어도 하나의 표시 장치는,
    제1 컨택홀을 포함하는 기판;
    상기 기판 상에 배치되어 비정질 실리콘을 포함하는 레이저 흡수층;
    상기 레이저 흡수층 상에 배치된 제1 배리어 절연막;
    상기 제1 배리어 절연막 상의 제1 금속층에 배치되고, 상기 레이저 흡수층 및 상기 제1 배리어 절연막에 마련된 제2 컨택홀에 삽입된 패드부를 포함하는 팬 아웃 라인;
    상기 팬 아웃 라인 상에 배치된 표시층; 및
    상기 기판의 하부에 배치되고, 상기 제1 컨택홀에 삽입되어 상기 패드부에 전기적으로 연결되는 연성 필름을 포함하는 타일형 표시 장치.
KR1020220039059A 2022-03-29 2022-03-29 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치 KR20230140658A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220039059A KR20230140658A (ko) 2022-03-29 2022-03-29 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
US18/182,278 US11989481B2 (en) 2022-03-29 2023-03-10 Display device, method of manufacturing the same and tiled display device including the same
CN202310315857.1A CN116895675A (zh) 2022-03-29 2023-03-28 显示装置、其制造方法以及包括其的拼接显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220039059A KR20230140658A (ko) 2022-03-29 2022-03-29 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20230140658A true KR20230140658A (ko) 2023-10-10

Family

ID=88194364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220039059A KR20230140658A (ko) 2022-03-29 2022-03-29 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Country Status (3)

Country Link
US (1) US11989481B2 (ko)
KR (1) KR20230140658A (ko)
CN (1) CN116895675A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292132B2 (ja) * 2004-09-24 2009-07-08 株式会社 日立ディスプレイズ 液晶表示装置
TWI367565B (en) * 2008-02-05 2012-07-01 Chimei Innolux Corp Double-layered active area structure with a polysilicon layer and a microcrystalline silicon layer, method for manufactruing the same and its application
JP2009260268A (ja) * 2008-03-25 2009-11-05 Advanced Lcd Technologies Development Center Co Ltd 脱水素処理方法および結晶質シリコン膜の形成方法
KR101050467B1 (ko) * 2010-04-14 2011-07-20 삼성모바일디스플레이주식회사 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9818725B2 (en) * 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US10133426B2 (en) * 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
JP2017161887A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 表示装置
KR20170126054A (ko) * 2016-05-04 2017-11-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102599722B1 (ko) * 2018-12-28 2023-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 타일드 표시 장치
CN112071983B (zh) * 2020-09-18 2023-09-01 京东方科技集团股份有限公司 一种阵列基板的柔性衬底、阵列基板和电子设备

Also Published As

Publication number Publication date
US11989481B2 (en) 2024-05-21
CN116895675A (zh) 2023-10-17
US20230315376A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
CN115000132A (zh) 显示设备、制造其的方法和包括其的拼接显示设备
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN118077053A (zh) 显示装置和包括该显示装置的拼接显示装置
KR20230140658A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220165849A (ko) 표시 장치
EP4365671A1 (en) Display device, method of manufacturing the same and tiled display device
KR20240043185A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20240065603A (ko) 표시 장치, 이의 제조 방법 및 타일형 표시 장치
KR20230140659A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230131316A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230167181A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230139898A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20230131332A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20230129095A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230129106A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220129141A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230129075A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230017388A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220095288A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치