[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008096962A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2008096962A
JP2008096962A JP2007179898A JP2007179898A JP2008096962A JP 2008096962 A JP2008096962 A JP 2008096962A JP 2007179898 A JP2007179898 A JP 2007179898A JP 2007179898 A JP2007179898 A JP 2007179898A JP 2008096962 A JP2008096962 A JP 2008096962A
Authority
JP
Japan
Prior art keywords
storage capacitor
film
capacitor electrode
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007179898A
Other languages
English (en)
Other versions
JP4179393B2 (ja
Inventor
Toru Sakurai
徹 櫻井
Yusaku Morimoto
雄策 森本
Taketaka Umetani
雄高 梅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007179898A priority Critical patent/JP4179393B2/ja
Priority to TW096132410A priority patent/TW200813581A/zh
Priority to KR1020070093062A priority patent/KR100918138B1/ko
Priority to US11/855,753 priority patent/US8071985B2/en
Publication of JP2008096962A publication Critical patent/JP2008096962A/ja
Application granted granted Critical
Publication of JP4179393B2 publication Critical patent/JP4179393B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】基板上に薄膜トランジスタと、この薄膜トランジスタを通して画素電極に印加される表示信号を保持する保持容量を備える表示装置において、保持容量を形成する電極間の絶縁耐圧を向上して歩留まりの向上を図る。
【解決手段】保持容量１Ｃにおいて、下層保持容量電極１２、薄い下層保持容量膜１４、ポリシリコン層１５Ｃ、上層保持容量膜１６Ｃ、上層保持容量電極１８が積層される。ポリシリコン層１５Ｃはレーザーアニールによる結晶化により形成される。保持容量１Ｃのポリシリコン層１５Ｃは微結晶となりその表面の平坦性が良好となる。ポリシリコン層１５Ｃ（保持容量電極）のパターンは、開口部ＯＰの底部より大きく形成され、その外周部のエッジが開口部ＯＰの傾斜部Ｋ上又は開口部ＯＰの外のバッファ膜１３上に配置されるようにした。
【選択図】図１

Description

本発明は、基板上に薄膜トランジスタと、この薄膜トランジスタを通して画素電極に印加される表示信号を保持する保持容量を備える表示装置及びその製造方法に関する。
アクティブマトリクス型の液晶表示装置では、ガラス基板上においてマトリクス状に配置された複数の画素に、画素選択用の薄膜トランジスタ（以降、「画素ＴＦＴ」と略称する）が形成されている。また、画素ＴＦＴを通して画素電極に印加される表示信号を保持する保持容量が形成されている。
この液晶表示装置及びその製造方法について図５を参照して説明する。まず、第１の基板１０上において、画素ＴＦＴ部に、モリブデン又はクロム等からなり第１の基板１０に入射する外光を遮る遮光層である遮光金属層１１が形成される。この遮光金属層１１は、画素ＴＦＴ１００Ｔに入射する光を起因とする光リーク電流を抑止するものである。次に、例えばプラズマＣＶＤ（Plasma Chemical Vapor Deposition）によりシリコン酸化膜もしくはシリコン窒化膜等の絶縁膜からなり、遮光金属層１１を覆うバッファ膜５３を形成する。そして、バッファ膜５３上に、アモルファスシリコン層を形成する。その後、アモルファスシリコン層をレーザーアニールにより結晶化して、ポリシリコン層５５を形成する。ポリシリコン層５５はアイランド状のパターンにエッチングされる。ポリシリコン層５５は、画素ＴＦＴ１００Ｔの能動層、保持容量１００Ｃの保持容量電極として機能する。
次に、プラズマＣＶＤにより、シリコン酸化膜等から成りポリシリコン層５５を被覆するゲート絶縁膜５６を形成する。このゲート絶縁膜５６は、保持容量１００Ｃの保持容量膜５６Ｃとなる。
次に、画素ＴＦＴ１００Ｔのゲート絶縁膜５６上にはモリブデン又はクロム等から成るゲート電極５７が形成される。一方、保持容量膜５６Ｃ上には、ゲート電極５７と同じ金属からなる上層容量電極５８が形成される。その後、ゲート電極５７及び上層容量電極５８をマスクとしてポリシリコン層５５に対して不純物をイオン注入し、ソース及びドレインを形成する。この不純物はＮチャネル型の薄膜トランジスタの場合には、リンまたはヒ素である。ソースとドレインの間の領域はチャネルとなる。
次に、ゲート電極５７及び上層容量電極５８を覆う層間絶縁膜１９が形成される。ゲート絶縁膜５６及び層間絶縁膜１９にはコンタクトホールＣＨ１，ＣＨ２が設けられ、そのコンタクトホールＣＨ１，ＣＨ２を通してポリシリコン層５５と接続されたソース電極２０Ｓ及びドレイン電極２０Ｄが形成される。そして、必要に応じて、ソース電極２０Ｓ、ドレイン電極２０Ｄを覆うシリコン窒化膜等からなるパッシベーション膜２１、感光性材料等からなる平坦化膜２２が形成される。パッシベーション膜２１及び平坦化膜２２にはコンタクトホールＣＨ３が設けられ、そのコンタクトホールＣＨ３を通してソース電極２０Ｓと接続されたＩＴＯ（Indium Tin Oxide）等の透明金属からなる画素電極２３が形成される。
さらに、第１の基板１０には、ガラス等の透明材料からなり、液晶層ＬＣを封止する第２の基板３０が貼り合わされる。第２の基板３０には、画素電極２３と対向してＩＴＯ等の透明金属からなる共通電極３１が形成される。また、第１の基板１０及び第２の基板３０には、不図示の偏光板が形成される。
この表示装置の動作は次のとおりである。ゲート電極５７に印加された画素選択信号に応じて画素ＴＦＴ１００Ｔがオン状態となると、ソース電極２０Ｓを通して画素電極２３に印加された表示信号に応じて、液晶層ＬＣの液晶分子の配向が制御される。その際、表示信号は、保持容量１００Ｃに保持されることにより、画素電極２３に一定期間印加される。こうして、バックライトＢＬからの光に対する画素の透過光量が制御され、黒表示又は白表示が行われる。
なお、関連する技術文献としては、例えば以下の特許文献が挙げられる。
特開平１１−１１１９９８号公報
アモルファスシリコン層をレーザーアニールにより結晶化して、結晶粒径が３００〜４００ｎｍのポリシリコン層５５を形成するとき、ポリシリコン層５５の表面には、ポリシリコン粒界部にその膜厚の２倍程度の高さの隆起が発生していた。この隆起により、保持容量電極上に積層される保持容量膜５６Ｃの被覆性が劣化し、ポリシリコン層５５（保持容量電極）と上層保持容量電極５８との間の絶縁耐圧が低下し、歩留まりが低下するおそれがあった。また、表面の平坦性が向上する条件でポリシリコン層５５を形成すると結晶粒径が小さくなり、保持容量電極抵抗が高抵抗化するため、薄膜トランジスタと保持容量の接続抵抗が高くなり歩留まりが低下するおそれがあった。
本発明は、基板上に薄膜トランジスタと、薄膜トランジスタを通して画素電極に印加される表示信号を保持する保持容量を備える表示装置において、薄膜トランジスタは、基板上に形成された遮光層と、遮光層上にバッファ膜を介して形成されたポリシリコン層と、ポリシリコン層を覆うゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極を備え、保持容量は、基板上に形成された下層保持容量電極と、下層保持容量電極上に形成されたバッファ膜の開口部を通して、下層保持容量電極に接触し、バッファ膜より薄い下層保持容量膜と、下層保持容量膜を介して下層保持容量電極上に形成され、バッファ膜上のポリシリコン層よりも結晶粒径の小さな微結晶ポリシリコン部分を有する保持容量電極と、保持容量電極を覆う上層保持容量膜と、上層保持容量膜を介して保持容量電極上に形成された上層保持容量電極と、を備えることを特徴とする。
かかる構成によれば、保持容量電極は微結晶ポリシリコンからなり、その表面の平坦性が良好であるため、上層保持容量電極との間の絶縁耐圧を向上することができる。
また、上記構成に加えて、保持容量電極のパターンは開口部の底部より大きく形成され、保持容量電極の外周部のエッジが開口部の傾斜部のバッファ膜上又は開口部の外側のバッファ膜上に配置され、保持容量電極の外周部の結晶粒径がその内側の結晶粒径より大きいことを特徴とする。
かかる構成によれば、保持容量電極のパターンは開口部の底部より大きく形成され、保持容量電極の外周部のエッジが前記開口部の傾斜部のバッファ膜上又は開口部の外側のバッファ膜上に配置され、前記保持容量電極の外周部の結晶粒径がその内側の結晶粒径より大きいので、前記保持容量電極の外周部のシート抵抗が低くなり、薄膜トランジスタと保持容量の接続抵抗を低くすることができる。また、開口部の段差による保持容量電極の断線を防止することができる。
また、本発明は、基板上に薄膜トランジスタと、この薄膜トランジスタを通して画素電極に印加される表示信号を保持する保持容量を備える表示装置の製造方法において、基板上に遮光層及び下層保持容量電極を形成する工程と、遮光層及び下層保持容量電極を覆って、バッファ膜を形成する工程と、下層保持容量電極上のバッファ膜を選択的にエッチングして開口部を形成する工程と、開口部を通して下層保持容量電極上にバッファ膜より薄い下層保持容量膜を形成する工程と、バッファ膜及び下層保持容量膜上にアモルファスシリコン層を形成し、このアモルファスシリコン層に対してレーザーアニールを行うことによってこれをポリシリコン層とする工程と、ポリシリコン層をパターニングして、保持容量電極を形成する工程と、ポリシリコン層を覆うゲート絶縁膜、保持容量電極を覆う上層保持容量膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成し、上層保持容量膜上に上層保持容量電極を形成する工程と、を含むことを特徴とする。
本発明によれば、基板上に薄膜トランジスタと、この薄膜トランジスタを通して画素電極に印加される表示信号を保持する保持容量を備える表示装置において、保持容量を形成する電極間の絶縁耐圧を向上して、歩留まりの向上を図ることができる。
また、本発明によれば、保持容量を小面積で大容量化できるので、高精細化、高開口率化に対しても有効である。
さらに本発明によれば、薄膜トランジスタと保持容量の接続抵抗を低くすることができる。また、保持容量部に形成される開口部の段差による保持容量電極の断線を防止することができる。
本発明の実施形態に係る表示装置及びその製造方法について、図面を参照して説明する。この表示装置には複数の画素が形成されるが、図１では、１つの画素１を示している。図１に示した第１の基板１０側の断面構成は、図２の平面図のＸ−Ｘ線に沿った断面に相当している。また、図１及び図２では、図５に示したものと同一の構成要素については同一の符号を付して参照する。
ガラス等の透明な絶縁材料からなる第１の基板１０は、画素ＴＦＴ１Ｔが形成される画素ＴＦＴ部と、保持容量１Ｃが形成される容量部とを含む。まず、第１の基板１０上において、画素ＴＦＴ部に、モリブデン又はクロム等からなり第１の基板１０に入射する外光を遮る遮光金属層１１が形成される。一方、第１の基板１０の容量部には、下層保持容量電極１２が形成される。下層保持容量電極１２は、好ましくは遮光金属層１１と同一の材料により形成される。この場合、第１の基板１０上に遮光金属層１１となる金属層が形成され、その金属層がパターニングされることにより、遮光金属層１１及び下層保持容量電極１２が形成される。
遮光金属層１１は、後述するゲート電極１７に接続されるのが好ましい。または、遮光金属層１１の電位をグランド等の所定の固定電位としてもよく、この場合、遮光金属層１１と下層保持容量電極１２とを接続してもよい。
次に、プラズマＣＶＤ（Plasma Chemical Vapor Deposition）等により、シリコン酸化膜もしくはシリコン窒化膜等の絶縁膜からなり遮光金属層１１及び下層保持容量電極１２を覆うバッファ膜１３が形成される。そのバッファ層１３と後に記述される下層保持容量層１４の膜厚の和は、ポリシリコン層１５の結晶粒径を均一にするために３００ｎｍ以上であることが好ましい。下層保持容量電極１２上のバッファ膜１３は選択的にエッチングされ、下層保持容量電極１２を露出する開口部ＯＰが形成される。このとき、バッファ膜１３の開口部ＯＰのエッジには傾斜部Ｋが形成される。
そして、バッファ膜１３上、及び開口部ＯＰ内で露出する下層保持容量電極１２を覆う下層保持容量膜１４を形成する。この下層保持容量膜１４は、開口部ＯＰ内で露出する下層保持容量電極１２と接するように形成される。下層保持容量膜１４の膜厚は、バッファ膜１３の膜厚よりも薄く、好ましくは１００ｎｍ以下である。下層保持容量膜１４は、シリコン酸化膜もしくはシリコン窒化膜等の絶縁膜からなり、プラズマＣＶＤ（Plasma Chemical Vapor Deposition）等により形成される。
次に、下層保持容量膜１４上に、約４５ｎｍの膜厚のアモルファスシリコン層を形成する。その後、アモルファスシリコン層をレーザーアニールにより、好ましくはエキシマレーザーアニールにより結晶化して、結晶粒径約３００〜４００ｎｍのポリシリコン層１５を形成する。その際、容量部の結晶化前のポリシリコン層１５Ｃでは、下層保持容量膜１４が画素ＴＦＴ１Ｔの遮光金属層１１上のバッファ膜１３より薄いことから、レーザーアニールにより生じる熱が、遮光金属層１１上の結晶化前のポリシリコン層１５に比べ下層保持容量膜１４を介して下層保持容量電極１２に伝わって発散されやすい。これにより、下層保持容量膜１４及び下層保持容量電極１２上のポリシリコン層１５Ｃは、結晶化が進行しにくくなり画素ＴＦＴ１Ｔのポリシリコン層１５に比してポリシリコン結晶粒径が小さくなる。その結果、上記画素ＴＦＴ１Ｔのポリシリコン層１５で結晶粒径約３００〜４００ｎｍが得られるレーザーアニール条件において、保持容量１Ｃのポリシリコン層１５Ｃは、結晶粒径約５０ｎｍ以下の微結晶となって平坦性が良好となる。
その後、ポリシリコン層１５Ｃに対して不純物のイオン注入を行う。これにより、容量部のポリシリコン層１５Ｃは保持容量電極として機能する。なお、ポリシリコン層１５，１５Ｃは所定のパターンにパターニングされる。
次に、画素ＴＦＴ部及び容量部のポリシリコン層１５，１５Ｃを覆うゲート絶縁膜１６が形成される。ここで、保持容量１Ｃのポリシリコン層１５Ｃと重畳するゲート絶縁膜１６は、上層保持容量膜１６Ｃとして機能する。
次に、画素ＴＦＴ部のゲート絶縁膜１６上に、モリブデン又はクロム等からなるゲート電極１７が形成される。一方、上層保持容量膜１６Ｃ上には、上層保持容量電極１８が形成される。上層保持容量膜１６Ｃは、下層のポリシリコン層１５Ｃの平坦性が反映されるので、ポリシリコン層１５Ｃ（保持容量電極）と上層保持容電極１８との絶縁耐圧が向上する。
上層保持容量電極１８は、ゲート電極１７と同一の材料により形成される。即ち、ゲート絶縁膜１６及び上層保持容量膜１６Ｃ上にゲート電極１７となる金属層が形成され、その金属層がパターニングされることにより、ゲート電極１７及び上層保持容量電極１８が形成される。
これにより、保持容量１Ｃは、保持容量電極であるポリシリコン層１５Ｃを間に挟んで、その上下に容量が形成される。このため、単位面積当たりの容量値を大きくすることができる。
次に、ゲート電極１７及び上層保持容量電極１８をマスクとして画素ＴＦＴ部のポリシリコン層１５に対して不純物をイオン注入し、ソース及びドレインを形成する。この不純物はＮチャネル型の薄膜トランジスタの場合には、リンまたはヒ素である。ソースとドレインの間の領域はチャネルとなる。なお、必要に応じて、低濃度不純物層及び高濃度不純物層からなるＬＤＤ（Lightly Doped Drain）構造のソース及びドレインを形成してもよ
い。
次に、ゲート電極１７及び上層保持容量電極１８を覆う層間絶縁膜１９が形成される。この層より上層の構成要素、即ち層間絶縁膜１９、ポリシリコン層１５のソース及びドレインとそれぞれ接続するソース電極２０Ｓ及びドレイン電極２０Ｄ、パッシベーション膜２１、平坦化膜２２、及び画素電極２３は、図５に示したものと同様に形成される。
また、第２の基板３０及び共通電極３１についても図５に示したものと同様に、第１の基板１０に貼り合わされ、それらの間に液晶層ＬＣが封止される。なお、第１の基板１０と第２の基板３０には、不図示の偏光板が形成される。この表示装置の表示にかかる動作は、従来例に示したものと同様である。
次に、保持容量１Ｃの他の特徴構成について図３、図４を参照して説明する。図３、図４は保持容量１Ｃの平面図であり、図４のＹ−Ｙ線の断面が図１の保持容量１Ｃの断面に相当している。図３に示すように、ポリシリコン層１５Ｃ（保持容量電極）のパターンがバッファ膜１３の開口部ＯＰの底部より小さい場合、その部分のポリシリコン層１５Ｃは微結晶ポリシリコンからなるため、その抵抗が高くなり、画素ＴＦＴ１Ｔのソースとの接続抵抗が高くなるという問題がある。また、開口部ＯＰのステップカバレッジが悪いとその段差部Ｄで断線するおそれもあった。
そこで、図４に示すように、ポリシリコン層１５Ｃ（保持容量電極）のパターンは、開口部ＯＰの底部より大きく形成され、ポリシリコン層１５Ｃの外周部のエッジが開口部ＯＰの傾斜部Ｋのバッファ膜１３上又は開口部ＯＰの外側のバッファ膜１３上に配置されるようにした。これにより、ポリシリコン層１５Ｃ（保持容量電極）外周部の結晶粒径はその内側の結晶粒径より大きくなる。すなわち、ポリシリコン層１５Ｃ（保持容量電極）のパターンは高抵抗の微結晶ポリシリコン部の周りを低抵抗の外周ポリシリコン部で囲んだ形となる。これにより、画素ＴＦＴ１Ｔのソースとポリシリコン層１５Ｃ（保持容量電極）の接続抵抗を低くすることができる。また、開口部ＯＰの段差全体を保持容量電極１８で覆うことで段差部位での保持容量電極の断線を軽減防止することもできる。さらに、上層保持容量電極１８は、ポリシリコン層１５Ｃ（保持容量電極）外周部の平坦性の良好でない部分との重畳をなくすように配置されてもよい。これにより、上層保持容量電極１８とポリシリコン層１５との間の絶縁耐圧の低下を抑制できる。
なお、本実施の形態では第１の基板１０に画素電極２３が配置され第２の基板３０に共通電極３１が配置されたが、本発明は上記以外の構成を有した液晶表示装置についても適用される。例えば、本発明は、第１の基板１０に画素電極と共通電極の両者が配置され、第１の基板１０に対して略水平方向の電界を用いて液晶層ＬＣの光学的制御を行うＦＦＳ（Fringe-Field Switching）方式、又はＩＰＳ（In-Plain Switching）方式の液晶表示装置についても適用される。ＦＦＳ方式の場合、画素電極と共通電極は絶縁膜を介して対向して配置されるため、それらにより容量が構成される。この容量が加わることにより、保持容量１Ｃ全体の容量値を大きくでき、高精細化、高開口率化に対してさらに有効である。
また、本実施の形態は液晶表示装置を例として説明したが、本発明は液晶表示装置以外の表示装置、例えば有機エレクトロルミネッセンス素子を備えた表示装置についても適用することができる。
本発明の実施形態に係る液晶表示装置の断面図である。 本発明の実施形態に係る液晶表示装置の平面図である。 本発明の実施形態に係る液晶表示装置の保持容量の平面図である。 本発明の実施形態に係る液晶表示装置の保持容量の平面図である。 従来例に係る液晶表示装置を示す断面図である。
符号の説明
１，１００ 画素 １Ｔ，１００Ｔ 画素ＴＦＴ
１Ｃ，１００Ｃ 保持容量
１０ 第１の基板 １１ 遮光金属層 １２ 下層保持容量電極
１３，５３ バッファ膜 １４ 下層保持容量膜
１５，１５Ｃ，５５ ポリシリコン層
１６，５６ ゲート絶縁膜 １６Ｃ 上層保持容量膜
１７ ゲート電極 １８ 上層保持容量電極
１９ 層間絶縁膜 ２０Ｓ ソース電極 ２０Ｄ ドレイン電極
２１ パッシベーション膜 ２２ 平坦化膜 ２３ 画素電極
３０ 第２の基板 ３１ 共通電極 ５６Ｃ 保持容量膜
５７ ゲート電極 ５８ 上層容量電極
ＯＰ 開口部 ＬＣ 液晶層
ＣＨ１，ＣＨ２，ＣＨ３ コンタクトホール

Claims (9)

  1. 基板上に薄膜トランジスタと、前記薄膜トランジスタを通して画素電極に印加される表示信号を保持する保持容量を備える表示装置において、
    前記薄膜トランジスタは、前記基板上に形成された遮光層と、前記遮光層上にバッファ膜を介して形成されたポリシリコン層と、前記ポリシリコン層を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極を備え、
    前記保持容量は、前記基板上に形成された下層保持容量電極と、前記下層保持容量電極上に形成された前記バッファ膜の開口部を通して、前記下層保持容量電極に接触し、前記バッファ膜より薄い下層保持容量膜と、前記下層保持容量膜を介して前記下層保持容量電極上に形成され、前記バッファ膜上のポリシリコン層よりも結晶粒径の小さな微結晶ポリシリコン部分を有する保持容量電極と、前記保持容量電極を覆う上層保持容量膜と、前記上層保持容量膜を介して前記保持容量電極上に形成された上層保持容量電極と、を備えることを特徴とする表示装置。
  2. 前記保持容量電極のパターンは前記開口部の底部より大きく形成され、前記保持容量電極の外周部のエッジが前記開口部の傾斜部の前記バッファ膜上又は前記開口部の外側の前記バッファ膜上に配置され、前記保持容量電極の外周部の結晶粒径がその内側の結晶粒径より大きいことを特徴とする請求項１に記載の表示装置。
  3. 前記バッファ膜と前記下層保持容量膜の膜厚の和が３００ｎｍ以上であることを特徴とする請求項１又は請求項２に記載の表示装置。
  4. 前記下層保持容量膜の膜厚は１００ｎｍ以下であることを特徴とする請求項１又は請求項２に記載の表示装置。
  5. 前記保持容量電極の外周部は、前記上層保持容量電極と重畳しないことを特徴とする請求項２に記載の表示装置。
  6. 基板上に薄膜トランジスタと、この薄膜トランジスタを通して画素電極に印加される表示信号を保持する保持容量を備える表示装置の製造方法において、
    前記基板上に遮光層及び下層保持容量電極を形成する工程と、
    前記遮光層及び下層保持容量電極を覆って、バッファ膜を形成する工程と、
    前記下層保持容量電極上の前記バッファ膜を選択的にエッチングして開口部を形成する工程と、
    前記開口部を通して前記下層保持容量電極上に前記バッファ膜より薄い下層保持容量膜を形成する工程と、
    前記バッファ膜及び前記下層保持容量膜上にアモルファスシリコン層を形成し、このアモルファスシリコン層に対してレーザーアニールを行うことによってこれをポリシリコン層とする工程と、
    前記ポリシリコン層をパターニングして、保持容量電極を形成する工程と、
    前記ポリシリコン層を覆うゲート絶縁膜、前記保持容量電極を覆う上層保持容量膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成し、前記上層保持容量膜上に上層保持容量電極を形成する工程と、を含むことを特徴とする表示装置の製造方法。
  7. 前記保持容量電極を形成する工程は、前記開口部の底部より大きく、前記保持容量電極のエッジが前記開口部の傾斜部の前記バッファ膜上又は前記開口部の外側の前記バッファ膜上に位置するように形成されることを特徴とする請求項６に記載の表示装置の製造方法。
  8. 前記バッファ膜と前記下層保持容量膜の膜厚の和が３００ｎｍ以上であることを特徴とする請求項６又は請求項７に記載の表示装置の製造方法。
  9. 前記下層保持容量膜の膜厚は１００ｎｍ以下であることを特徴とする請求項６又は請求項７に記載の表示装置の製造方法。
JP2007179898A 2006-09-14 2007-07-09 表示装置及びその製造方法 Active JP4179393B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007179898A JP4179393B2 (ja) 2006-09-14 2007-07-09 表示装置及びその製造方法
TW096132410A TW200813581A (en) 2006-09-14 2007-08-31 Display device and method of manufacturing the same
KR1020070093062A KR100918138B1 (ko) 2006-09-14 2007-09-13 표시 장치 및 그 제조 방법
US11/855,753 US8071985B2 (en) 2006-09-14 2007-09-14 Display device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006249671 2006-09-14
JP2006249670 2006-09-14
JP2007179898A JP4179393B2 (ja) 2006-09-14 2007-07-09 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008096962A true JP2008096962A (ja) 2008-04-24
JP4179393B2 JP4179393B2 (ja) 2008-11-12

Family

ID=39187650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007179898A Active JP4179393B2 (ja) 2006-09-14 2007-07-09 表示装置及びその製造方法

Country Status (4)

Country Link
US (1) US8071985B2 (ja)
JP (1) JP4179393B2 (ja)
KR (1) KR100918138B1 (ja)
TW (1) TW200813581A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064604A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
US8399885B2 (en) 2010-08-26 2013-03-19 Samsung Display Co., Ltd. Thin film transistor substrate and flat panel display apparatus
JP2013201435A (ja) * 2009-07-03 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014098900A (ja) * 2012-11-15 2014-05-29 Boe Technology Group Co Ltd 画素ユニット構造、アレー基板及び表示装置
US8917225B2 (en) 2010-01-05 2014-12-23 Samsung Display Co., Ltd. Pixel circuit, and organic light emitting display, and driving method thereof
KR20150079249A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
KR20160004843A (ko) * 2014-07-04 2016-01-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9466756B2 (en) 2009-08-07 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017505457A (ja) * 2014-01-21 2017-02-16 アップル インコーポレイテッド 底部シールドを有する有機発光ダイオードディスプレイ
US9716134B2 (en) 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
JP2020030370A (ja) * 2018-08-24 2020-02-27 株式会社Ｊｏｌｅｄ 半導体基板および発光装置
JP2022088391A (ja) * 2011-12-22 2022-06-14 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008132862A1 (ja) * 2007-04-25 2008-11-06 Sharp Kabushiki Kaisha 半導体装置およびその製造方法
CN102473733B (zh) 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
WO2011033915A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102834921B (zh) 2010-03-26 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
TWI449004B (zh) 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
KR20130110490A (ko) * 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102014167B1 (ko) 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
TWI582968B (zh) * 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
CN104900655A (zh) * 2015-04-14 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
KR20180038600A (ko) * 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치
KR102531126B1 (ko) * 2017-06-14 2023-05-11 삼성디스플레이 주식회사 단위 화소 및 이를 포함하는 유기 발광 표시 장치
KR102431929B1 (ko) * 2017-10-31 2022-08-12 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102583621B1 (ko) * 2017-12-08 2023-09-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN110797353A (zh) * 2019-11-12 2020-02-14 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
EP0635890B1 (en) * 1993-02-10 2002-05-29 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
US5594569A (en) * 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP3761250B2 (ja) 1996-07-11 2006-03-29 シャープ株式会社 液晶表示装置
JPH11111998A (ja) 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
JP3786515B2 (ja) 1998-01-30 2006-06-14 セイコーエプソン株式会社 液晶装置及びその製造方法並びに電子機器
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP3744227B2 (ja) 1998-09-24 2006-02-08 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP3711781B2 (ja) 1999-03-12 2005-11-02 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
JP4484881B2 (ja) * 2004-12-16 2010-06-16 シャープ株式会社 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP4628801B2 (ja) * 2005-01-19 2011-02-09 シャープ株式会社 液晶表示装置
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
KR101204365B1 (ko) * 2006-01-16 2012-11-26 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2009122244A (ja) * 2007-11-13 2009-06-04 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法、及び表示装置
KR101478045B1 (ko) * 2007-11-26 2014-12-31 삼성디스플레이 주식회사 터치 스크린

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837441B2 (en) 2009-07-03 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US10211231B2 (en) 2009-07-03 2019-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US10714503B2 (en) 2009-07-03 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US8735884B2 (en) 2009-07-03 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor
US11978741B2 (en) 2009-07-03 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US11637130B2 (en) 2009-07-03 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US11257847B2 (en) 2009-07-03 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US9130046B2 (en) 2009-07-03 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
JP2013201435A (ja) * 2009-07-03 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置
US9812465B2 (en) 2009-07-03 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US9466756B2 (en) 2009-08-07 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US10243005B2 (en) 2009-08-07 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8917225B2 (en) 2010-01-05 2014-12-23 Samsung Display Co., Ltd. Pixel circuit, and organic light emitting display, and driving method thereof
US8399885B2 (en) 2010-08-26 2013-03-19 Samsung Display Co., Ltd. Thin film transistor substrate and flat panel display apparatus
JP2012064604A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2022088391A (ja) * 2011-12-22 2022-06-14 株式会社半導体エネルギー研究所 半導体装置
JP7291821B2 (ja) 2011-12-22 2023-06-15 株式会社半導体エネルギー研究所 半導体装置
JP2014098900A (ja) * 2012-11-15 2014-05-29 Boe Technology Group Co Ltd 画素ユニット構造、アレー基板及び表示装置
KR20150079249A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
KR102167136B1 (ko) * 2013-12-31 2020-10-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
JP2017505457A (ja) * 2014-01-21 2017-02-16 アップル インコーポレイテッド 底部シールドを有する有機発光ダイオードディスプレイ
US9716134B2 (en) 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
KR20160004843A (ko) * 2014-07-04 2016-01-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102350398B1 (ko) 2014-07-04 2022-01-14 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20210109504A (ko) * 2014-07-04 2021-09-06 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102296945B1 (ko) 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2020030370A (ja) * 2018-08-24 2020-02-27 株式会社Ｊｏｌｅｄ 半導体基板および発光装置

Also Published As

Publication number Publication date
JP4179393B2 (ja) 2008-11-12
KR20080025011A (ko) 2008-03-19
TWI355551B (ja) 2012-01-01
KR100918138B1 (ko) 2009-09-17
US20080067519A1 (en) 2008-03-20
TW200813581A (en) 2008-03-16
US8071985B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
JP4179393B2 (ja) 表示装置及びその製造方法
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
TWI401802B (zh) 薄膜電晶體板及其製造方法
US8018013B2 (en) Pixel structure and method for manufacturing thereof
US8247245B2 (en) Pixel structure and method for fabricating the same
US9583510B2 (en) Semiconductor device, display device, and method for manufacturing semiconductor device
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
CN100526962C (zh) 显示装置及其制造方法
KR101291318B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
JP2007148345A (ja) 液晶表示装置及びその製造方法
KR20100091123A (ko) 표시 장치
TW200424974A (en) Liquid crystal display device
KR101376973B1 (ko) 박막 트랜지스터 기판의 제조 방법
JP2011033703A (ja) 表示装置及びその製造方法
JP2005079283A (ja) 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
US20080297678A1 (en) Display substrate, a method of manufacturing the display substrate and a display apparatus having the display substrate
US20130077012A1 (en) Semiconductor device and method for manufacturing the same, and liquid crystal display device
JP2004325627A (ja) アクティブマトリクス基板および表示装置
US7388625B2 (en) Thin-film transistor array substrate and liquid crystal display device
JP2004271903A (ja) 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP3969439B2 (ja) 電気光学装置
US20230296949A1 (en) Method of manufacturing electro-optical device
JP4940926B2 (ja) 液晶表示装置及びその製造方法
JP2015181194A (ja) トランジスタ回路
JP2005128053A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Ref document number: 4179393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250