[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102242617B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102242617B1
KR102242617B1 KR1020197018008A KR20197018008A KR102242617B1 KR 102242617 B1 KR102242617 B1 KR 102242617B1 KR 1020197018008 A KR1020197018008 A KR 1020197018008A KR 20197018008 A KR20197018008 A KR 20197018008A KR 102242617 B1 KR102242617 B1 KR 102242617B1
Authority
KR
South Korea
Prior art keywords
substrate
fixed
heat sink
matching
matching substrate
Prior art date
Application number
KR1020197018008A
Other languages
English (en)
Other versions
KR20190082956A (ko
Inventor
마사야스 이토
가츠미 미야와키
히로아키 이치노헤
다카시 츠루마키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20190082956A publication Critical patent/KR20190082956A/ko
Application granted granted Critical
Publication of KR102242617B1 publication Critical patent/KR102242617B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

히트 싱크와, 마이크로스트립 라인을 갖는 세라믹 단자와, 정합 회로를 일체화시킨, 해당 히트 싱크에 고정된 일체화 부품과, 해당 세라믹 단자에 고정된 리드와, 해당 히트 싱크에 고정된 정합 기판과, 해당 히트 싱크에 고정된 반도체 칩과, 해당 정합 회로와 해당 정합 기판을 접속하고, 해당 정합 기판과 해당 반도체 칩을 전기적으로 접속하는 복수의 와이어와, 평면에서 바라볼 때 해당 정합 기판과 해당 반도체 칩을 둘러싸는 프레임과, 해당 프레임 위에 마련된 캡을 구비한 것을 특징으로 한다.

Description

반도체 장치
본 발명은 예를 들면, 휴대전화용 기지국의 드라이버 단(段)에 사용하는 고 출력 증폭기에 이용되는 반도체 장치에 관한 것이다.
전력 증폭기로서 기능하는 패키지는 일반적으로는 이하와 같이 제조된다. 먼저, 구리합금의 히트 싱크 상에 전기 신호를 전달하기 위한 세라믹 단자를 은 납재로 고정한다. 그 다음에, 히트 싱크와 세라믹 단자 상에 벽이 되는 세라믹 프레임을 배치하여, 히트 싱크와 세라믹 프레임을 은 납재로 고정한다. 세라믹 단자 상에 동일한 은 납재로 리드를 고정한다.
그 다음에, 세라믹 프레임 내의 히트 싱크 상에 금 주석 공정 땜납(gold tine eutectic solder)으로 반도체 칩을 고정한다. 그 다음에, 반도체 칩과 세라믹 단자 사이의 히트 싱크에, 50Ω 종단시키기 위한 정합 기판을 금 주석 공정 땜납으로 고정한다. 그 다음에, 반도체 칩과 정합 기판, 정합 기판과 세라믹 단자 사이를 금 와이어로 접속한다. 게다가, 외력으로부터 내부의 회로를 지키는 세라믹 캡을 금 주석 공정 땜납으로 세라믹 프레임에 고정한다. 이렇게 해서, 외부로부터의 전기 신호를 입력하고, 외부에 전기 신호를 출력하는 반도체 장치가 완성된다.
이러한 반도체 장치에서는, 전기 신호를 일방의 리드로부터 세라믹 단자, 와이어, 정합 회로 및 와이어를 전송시켜서 반도체 칩에 입력하여 고주파 신호를 증폭한다. 그리고, 증폭된 고주파 신호를 타방의 리드를 향해서 와이어, 정합 회로, 와이어, 세라믹 단자의 순서로 전송시켜서, 해당 타방의 리드로부터 출력한다. 내부의 회로는, 세라믹 프레임과 세라믹 캡과 히트 싱크에 의해 밖으로부터 미치는 외력 및 외계(外界)로부터의 이물에 대해서 보호된다. 이러한 반도체 장치는 예를 들면, 특허문헌 1에 개시되어 있다.
일본 공개 특허 제 2010-135722 호 공보
전력 증폭기로서 기능하는 패키지를 구성하는 반도체 장치에 있어서는, 부품 점수를 삭감하는 것, 조립의 용이성을 높이는 것, 또는 다른 방법에 의해, 코스트를 저하시키거나 성능을 높이거나 하는 것이 요구되고 있다.
본 발명은 상술의 문제를 해결하기 위해 이루어진 것이며, 코스트를 저하시키거나 성능을 높이거나 할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본원의 발명에 따른 반도체 장치는 히트 싱크와, 마이크로스트립 라인(microstrip line)을 갖는 세라믹 단자와, 정합 회로를 일체화시킨, 해당 히트 싱크에 고정된 일체화 부품과, 해당 세라믹 단자에 고정된 리드와, 해당 히트 싱크에 고정된 정합 기판과, 해당 히트 싱크에 고정된 반도체 칩과, 해당 정합 회로와 해당 정합 기판을 접속하고, 해당 정합 기판과 해당 반도체 칩을 전기적으로 접속하는 복수의 와이어와, 평면에서 바라볼 때 해당 정합 기판과 해당 반도체 칩을 둘러싸는 프레임과, 해당 프레임 위에 마련된 캡을 구비한 것을 특징으로 한다.
본원의 발명에 따른 다른 반도체 장치는, 평면에서 바라볼 때 사각형이며, 평면에서 바라볼 때 H형의 제 1 부분과, 해당 제 1 부분보다 얇게 형성된 제 2 부분을 갖는 히트 싱크와, 마이크로스트립 라인을 갖고, 해당 제 2 부분에는 땜납으로 고정된 기판과, 해당 기판에 고정된 리드와, 해당 제 2 부분에 고정된 정합 기판과, 해당 제 1 부분에 고정된 반도체 칩과, 해당 기판과 해당 정합 기판을 접속하고, 해당 정합 기판과 해당 반도체 칩을 전기적으로 접속하는 복수의 와이어와, 저면이 해당 기판과 해당 제 1 부분에 고정되고 해당 반도체 칩을 둘러싸는 프레임을 구비하며, 해당 기판의 상면과 해당 제 1 부분의 상면의 높이가 동일하고, 해당 프레임의 저면은 평탄면인 것을 특징으로 한다.
본원의 발명에 따른 다른 반도체 장치는, 히트 싱크와, 해당 히트 싱크 위에 마련되고 상면이 평탄하며 평면에서 바라볼 때 환상인 외측 프레임 부분과, 해당 히트 싱크 위에 마련되고 해당 외측 프레임 부분의 내벽에 접하며 해당 외측 프레임 부분보다 얇게 형성된 내측 부분을 갖고, 해당 내측 부분에는 관통 구멍이 마련된 외측 정합 기판과, 해당 외측 프레임 부분에 고정된 리드와, 해당 관통 구멍에 의해 노출한 해당 히트 싱크에 고정된 정합 기판과, 해당 관통 구멍에 의해 노출한 해당 히트 싱크에 고정된 반도체 칩과, 해당 내측 부분과 해당 정합 기판을 접속하고, 해당 정합 기판과 해당 반도체 칩을 전기적으로 접속하는 복수의 와이어와, 해당 외측 프레임 부분과 해당 내측 부분을 접속하는 외측 정합 기판 와이어와, 해당 외측 프레임 부분의 상면에 고정된 캡을 구비한 것을 특징으로 한다.
본원의 발명에 따른 다른 반도체 장치는, 히트 싱크와, 해당 히트 싱크에 고정된 리드와, 해당 히트 싱크에 고정된 외측 정합 기판과, 해당 히트 싱크에 고정된 정합 기판과, 해당 히트 싱크에 고정된 반도체 칩과, 해당 리드의 상면에 절연성 접착제로 고정된 환상의 프레임부와, 해당 프레임부의 상면에 고정된 캡부를 갖는 커버와, 해당 외측 정합 기판과 해당 정합 기판을 접속하고, 해당 정합 기판과 해당 반도체 칩을 전기적으로 접속하는 복수의 와이어를 구비하며, 해당 리드와 해당 외측 정합 기판이 전기적으로 접속된 것을 특징으로 한다.
본 발명의 그 외의 특징은 이하에 명확하게 한다.
본 발명에 의하면, 예를 들면, 마이크로스트립 라인을 갖는 세라믹 단자와, 정합 회로를 일체화하는 것에 의해, 코스트를 저하시켜 성능을 높인 반도체 장치를 제공할 수 있다.
도 1은 실시형태 1에 따른 반도체 장치의 단면도,
도 2는 반도체 장치의 평면도,
도 3은 실시형태 2에 따른 반도체 장치의 단면도,
도 4는 히트 싱크의 사시도,
도 5는 반도체 장치의 평면도,
도 6은 변형예에 따른 반도체 장치의 단면도,
도 7은 실시형태 3에 따른 반도체 장치의 단면도,
도 8은 외측 정합 기판의 사시도,
도 9는 반도체 장치의 평면도,
도 10은 변형예에 따른 반도체 장치의 단면도,
도 11은 다른 변형예에 따른 반도체 장치의 단면도,
도 12는 실시형태 4에 따른 반도체 장치의 단면도,
도 13은 반도체 장치의 평면도,
도 14는 변형예에 따른 반도체 장치의 단면도,
도 15는 실시형태 5에 따른 반도체 장치의 단면도,
도 16은 반도체 장치의 평면도,
도 17은 변형예에 따른 반도체 장치의 단면도,
도 18은 실시형태 6에 따른 반도체 장치의 단면도,
도 19는 반도체 장치의 평면도,
도 20은 변형예에 따른 반도체 장치의 단면도.
본 발명의 실시형태에 따른 반도체 장치에 대해서 도면을 참조하여 설명한다. 동일 또는 대응하는 구성요소에는 동일한 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은 본 발명의 실시형태 1에 따른 반도체 장치의 단면도이다. 본 반도체 장치는 히트 싱크(1)를 구비하고 있다. 히트 싱크(1)에는 일체화 부품(2), 정합 기판(5) 및 반도체 칩(7)이 고정되어 있다. 일체화 부품(2)은, 마이크로스트립 라인을 갖는 세라믹 단자(2a)와, 정합 회로(2b)를 일체화시킨 것이다. 정합 회로(2b)는 입출력용의 정합 회로이다. 일체화 부품(2)은 세라믹 기판과, 세라믹 기판의 하면 전면(全面)에 형성된 금속막과, 세라믹 기판의 상면에 형성된 금속 패턴을 구비하고 있다.
정합 기판(5)은 세라믹 기판과, 세라믹 기판의 하면에 형성된 금속막과, 세라믹 기판의 상면에 형성된 금속막을 구비하고 있다. 세라믹 기판의 상면에 금속 패턴으로 회로를 형성해도 좋다. 일체화 부품(2)과 정합 기판(5)은 모두 세라믹 기판을 갖고 있지만, 임피던스 정합을 실현하기 위해 일체화 부품(2)의 세라믹 기판과 정합 기판(5)의 세라믹 기판을 다른 재료로 해도 좋다. 세라믹 기판으로서 예를 들면, 알루미나 또는 알루미늄 나이트라이드(aluminum nitride) 등을 선택할 수 있다.
반도체 칩(7)은 전력을 증폭하는 FET 칩이다. 반도체 칩(7)의 좌우에 2개의 정합 기판(5)이 있다. 반도체 칩(7)과 2개의 정합 기판(5)의 좌우에 2개의 일체화 부품(2)이 있다. 반도체 칩(7), 정합 기판(5) 및 일체화 부품(2)은 예를 들면, 280℃의 융점을 갖는 금 주석 공정 땜납(9)을 이용하여 히트 싱크(1)에 접합되어 있다.
세라믹 단자(2a)에는 예를 들면, 금 주석 공정 땜납으로 리드(4)가 고정되어 있다. 리드(4)는 외부와의 전기 신호의 주고받음(授受)에 이용된다. 일체화 부품(2)과 히트 싱크(1) 위에는, 외부로부터의 이물 혼입을 막는 프레임(3)이 마련되어 있다. 프레임(3)은 평면에서 바라볼 때 정합 기판(5)과 반도체 칩(7)을 둘러싼다. 프레임(3)의 상면에 예를 들면, 금 주석 공정 땜납으로 캡(8)이 고정되어 있다. 이에 의해 프레임(3), 캡(8) 및 히트 싱크(1)에 의해서 둘러싸인 밀폐 공간이 제공된다. 이 밀폐 공간 안에, 정합 회로(2b)와 정합 기판(5)을 접속하는 와이어(6)와, 정합 기판(5)과 반도체 칩(7)을 접속하는 와이어(6)가 마련되어 있다. 이러한 와이어(6)에 고주파 신호가 전송된다.
고주파 신호의 흐름에 대해 간단하게 설명한다. 외부로부터 좌측의 리드(4)에 입력한 고주파 신호는, 와이어(6)를 경유하여 일체화 부품(2)의 금속 패턴과 정합 기판(5)을 전송하여 반도체 칩(7)에 이르고, 반도체 칩(7)에 의해 증폭된다. 증폭된 고주파 신호는 반도체 칩(7)의 우측의 와이어(6)를 경유하여 정합 기판(5)과 일체화 부품(2)을 전송하여 우측의 리드(4)에 이르고, 외부로 출력된다. 입력측의 정합 회로(2b)와 정합 기판(5)에 의해 임피던스 매칭(impedance matching)이 실현되고, 출력측의 정합 회로(2b)와 정합 기판(5)에 의해 임피던스 매칭이 실현되고 있으므로, 출력측의 전력을 최대화할 수 있다.
도 2는 실시형태 1에 따른 반도체 장치의 평면도이다. 도 2에서는 반도체 장치의 내부 구조를 개시하기 위해 캡(8)은 생략하고 있다. 일체화 부품(2)은 반도체 장치의 좌우에 1개씩 마련되어 있다. 반도체 칩(7)은 2개 마련되어 있다. 반도체 칩(7)은 각각이 2개의 정합 기판(5)에 개재되어 있다. 그 때문에, 정합 기판(5)은 4개 마련되어 있다. 2개의 일체화 부품(2)은 4개의 정합 기판(5)과 2개의 반도체 칩(7)의 좌우에 있다.
2개의 일체화 부품(2)은 동일한 구조이다. 좌측의 일체화 부품(2)에 대해서, 파선의 좌측의 부분이 세라믹 단자(2a)이며, 파선의 우측의 부분이 정합 회로(2b)이다. 세라믹 단자(2a)의 상면에는 직선의 금속 패턴이 형성되어 있다. 정합 회로(2b)의 상면에는 임피던스 매칭을 실현하기 위한 금속 패턴이 형성되어 있다. 프레임(3)은 평면에서 바라볼 때 정합 기판(5)과 반도체 칩(7)을 둘러싸기 위해서 평면에서 바라볼 때 사각형으로 되어 있다. 프레임(3)은 일체화 부품(2)의 상면과 히트 싱크(1)의 상면에 접촉하여 있다.
본 발명의 실시형태 1에 따른 반도체 장치는, 상술한 구성을 가짐으로써 전력 증폭기로서 기능하는 패키지이다. 종래의 전력 증폭기로서 기능하는 패키지에서는, 리드를 고정하는 세라믹 단자와 정합 회로가 별개의 부품으로 되어 있었다. 세라믹 단자와 정합 회로를 따로 실장하는 경우, 세라믹 단자와 정합 회로의 거리가 이상적인 거리로부터 ±100um 정도 어긋나는 일이 있다. 이 어긋남을 고려한 임피던스 정합을 실현하기 위해서, 임피던스를 조정하는 와이어가 필요하다. 즉, 정합 기판 또는 세라믹 단자의 위치 어긋남이 원인으로, 50Ω 종단을 달성하기 위해서 실장 기판 상에 와이어로 정합을 취할 필요가 있어서 작업 시간이 길어지는 문제가 있었다.
이에 대해, 본 발명의 실시형태 1에 따른 반도체 장치에서는, 마이크로스트립 라인을 갖는 세라믹 단자(2a)와, 정합 회로(2b)를 일체화시킨 일체화 부품(2)을 마련했으므로, 세라믹 단자(2a)와 정합 회로(2b)의 실장 어긋남은 생기지 않는다. 해당 실장 어긋남을 고려한 임피던스 정합을 실현하기 위한 와이어는 불필요하다. 따라서, 와이어를 삭감할 수 있다. 또한, Au계 와이어 등에 비해 가격이 낮은 금 주석 공정 땜납을 재료로 하는 땜납(9)을 마련했으므로, 코스트 삭감에도 매우 적합하다.
실시형태 1에 따른 반도체 장치는 입력측의 하나의 전송 경로에 1개의 정합 기판(5)을 마련하고, 출력측의 하나의 전송 경로에 1개의 정합 기판(5)을 마련하고 있다. 그렇지만, 입력측의 하나의 전송 경로에 복수의 정합 기판(5)을 마련하고, 출력측의 하나의 전송 경로에 복수의 정합 기판(5)을 마련해도 좋다. 정합 기판(5)의 수는 임피던스 정합을 실현하기 위해서 조정된다. 예를 들어, 도 1에 대해 일체화 부품(2)과 반도체 칩(7) 사이에 2개의 정합 기판(5)을 마련해도 좋다. 그 경우, 정합 기판(5)과 반도체 칩(7)을 전기적으로 접속하는 와이어(6)가 복수 제공된다. 실시형태 1에 있어서 언급한 변형예는 이하의 실시형태에 따른 반도체 장치에도 응용할 수 있다. 또한, 이하의 실시형태에 따른 반도체 장치는 실시형태 1에 따른 반도체 장치와 공통점이 많기 때문에 실시형태 1과의 차이점을 중심으로 설명한다.
실시형태 2.
도 3은 실시형태 2에 따른 반도체 장치의 단면도이다. 히트 싱크(10)는, 제 1 부분(10a)과, 제 1 부분(10a)보다 얇게 형성된 제 2 부분(10b)을 구비하고 있다. 도 3에서는 중앙에 제 1 부분(10a)이 있고, 그 좌우에 제 2 부분(10b)이 있다. 제 1 부분(10a)에는 땜납(9)에 의해 반도체 칩(7)이 고정되어 있다. 제 2 부분(10b)에는, 땜납(9)에 의해 정합 기판(5)이 고정되고, 다른 땜납(9)에 의해 일체화 부품(2)이 고정되어 있다. 일체화 부품(2)에 리드(4)가 고정되어 있다. 복수의 와이어(6)에 의해, 일체화 부품(2)과 정합 기판(5)이 접속되고, 정합 기판(5)과 반도체 칩(7)이 전기적으로 접속되어 있다.
제 2 부분(10b)의 두께는 y1이다. 제 1 부분(10a)의 두께는 y2이다. 제 1 부분(10a)과 제 2 부분(10b)의 두께의 차이는 y3이다. 일체화 부품(2)의 두께는 y3이다. 따라서, 일체화 부품(2)의 상면과 제 1 부분(10a)의 상면의 높이가 동일하게 되어 있다.
프레임(13)은 캐비티가 마련된 커버이다. 예를 들어, 접착제로 프레임(13)의 저면이 일체화 부품(2)과 제 1 부분(10a)에 고정된다. 도 3에서는, 프레임(13)의 저면이 일체화 부품(2)에 고정되는 것은 개시되고 있지만, 프레임(13)의 저면이 제 1 부분(10a)에 고정되는 것은 개시되어 있지 않다.
도 4는 히트 싱크(10)의 사시도이다. 히트 싱크(10)는 평면에서 바라볼 때 사각형이다. 제 1 부분(10a)은 평면에서 바라볼 때 H형으로 되어 있다. 제 2 부분(10b)은 상기 제 1 부분보다 얇은 함몰부(depression)를 형성하고 있다.
도 5는 반도체 장치의 평면도이다. 제 1 부분(10a)의 중앙 부분에 반도체 칩(7)이 실장되어 있다. 프레임(13)은 반도체 칩(7)과 정합 기판(5)을 둘러싼다. 프레임(13)은 일체화 부품(2)과 제 1 부분(10a) 위에 마련되어 있다. 일체화 부품(2)의 상면과 제 1 부분(10a)의 상면의 높이가 동일하므로, 프레임(13)의 저면을 평탄면으로 할 수 있다. 프레임(13)은 반도체 칩을 둘러싸는 형상으로 되어 있다. 프레임(13)에는 뚜껑 부분이 포함되므로, 캡은 불필요하다.
본 발명의 실시형태 2에서는, 두껍게 형성된 제 1 부분(10a)에 반도체 칩(7)을 고정하므로, 제 1 부분(10a)보다 일단 낮은 제 2 부분(10b)에 도포된 땜납은 반도체 칩(7)에 도달하기 어렵다. 즉, 제 2 부분(10b)에 도포된 땜납(9)은 제 1 부분(10a)과 제 2 부분(10b)의 단차를 기어오르지 않으면 반도체 칩(7)에 도달할 수 없으므로, 해당 땜납은 반도체 칩(7)에 도달하기 어렵다. 따라서, 땜납에 의한 반도체 칩(7)의 전기적 쇼트(short)를 억제할 수 있다.
게다가, 일체화 부품(2)의 상면과 제 1 부분(10a)의 상면의 높이를 동일하게 했으므로, 프레임(13)의 저면을 평탄면으로 할 수 있다. 따라서, 복잡한 형상의 저면을 갖는 프레임을 제작하는 경우에 비해, 간단하게 프레임(13)을 제작할 수 있다.
일체화 부품(2)은, 일체화 부품(2)과는 다른 구성을 갖는 기판과 교체할 수 있다. 그러한 기판은, 리드(4)를 접속하기 위한 마이크로스트립 라인을 갖고, 제 2 부분(10b)에 땜납으로 고정되는 것이면 특별히 한정되지 않는다. 그러한 기판으로서, 마이크로스트립 라인을 갖는 세라믹 단자와, 정합 회로가 일체화한 일체화 부품(2)을 채용한 것이 본 실시형태이다.
도 6은 변형예에 따른 반도체 장치의 단면도이다. 반도체 칩(7)은 은 소결재(11)로 제 1 부분(10a)에 고정되어 있다. 은 소결재(11)는 은나노 입자를 소결 시켜서 형성한다. 일체화 부품(2)과 정합 기판(5)은 예를 들면, 금 주석 공정 땜납 등의 땜납(9)으로 제 2 부분(10b)에 고정되어 있다. 이 반도체 장치는, 반도체 칩(7)을 융점 962℃의 은 소결재(11)로 실장한 후에, 일체화 부품(2)과 정합 기판(5)을 예를 들면, 융점 280℃의 땜납(9)으로 실장한다. 이렇게 함으로써, 일체화 부품(2)과 정합 기판(5)을 실장할 때에, 은 소결재(11)가 재용융하는 것을 방지할 수 있다.
실시형태 3.
도 7은 실시형태 3에 따른 반도체 장치의 단면도이다. 히트 싱크(1)에는 예를 들면, 땜납(9)에 의해, 외측 정합 기판(14)과, 정합 기판(5)과, 반도체 칩(7)이 고정되어 있다. 외측 정합 기판(14)은 외측 프레임 부분(14a)과, 외측 프레임 부분(14a)에 연결되는 내측 부분(14b)을 구비하고 있다. 내측 부분(14b)에는 관통 구멍(14c)이 마련되어 있다. 이 관통 구멍(14c)에 의해 노출된 히트 싱크(1)에, 정합 기판(5)과 반도체 칩(7)이 고정되어 있다.
외측 프레임 부분(14a)에는 땜납에 의해 리드(4)가 고정되어 있다. 외측 정합 기판(14)과, 정합 기판(5)과, 반도체 칩(7)을 히트 싱크(1)에 고정한 후에, 리드(4)를 외측 프레임 부분(14a)에 고정한다. 외측 프레임 부분(14a)의 상면에는 절연성 접착제(12)로 캡(15)이 고정되어 있다. 리드(4)를 외측 프레임 부분(14a)에 고정한 후에 캡(15)을 외측 프레임 부분(14a)에 고정한다. 캡(15)은 예를 들면, 평판 형상의 세라믹이다. 복수의 와이어(6)에 의해, 내측 부분(14b)과 정합 기판(5)이 접속되고, 정합 기판(5)과 반도체 칩(7)이 전기적으로 접속되어 있다. 외측 정합 기판 와이어(6a)에 의해 외측 프레임 부분(14a)과 내측 부분(14b)이 접속되어 있다.
도 8은 외측 정합 기판(14)의 사시도이다. 외측 정합 기판(14)은 세라믹으로 형성된 기판과, 해당 기판의 하면에 형성된 금속막과, 해당 기판의 상면에 형성된 금속 패턴(14A, 14B)을 구비하고 있다. 외측 프레임 부분(14a)은 평면에서 바라볼 때 환상으로 되어 있다. 외측 프레임 부분(14a)이 반도체 장치의 측벽이 된다. 외측 프레임 부분(14a)의 상면은 평탄하다.
내측 부분(14b)은 외측 프레임 부분(14a)의 내벽에 접하고, 외측 프레임 부분(14a)보다 얇게 형성되어 있다. 그 때문에 외측 프레임 부분(14a)과 내측 부분(14b) 사이에는 단차가 있다. 외측 프레임 부분(14a)의 상면에는 금속 패턴(14A)이 형성되어 있다. 금속 패턴(14A)은 직선적인 마이크로스트립 라인과 정합 회로용 패턴을 포함한다. 내측 부분(14b)의 상면에는 금속 패턴(14B)이 형성되어 있다. 금속 패턴(14B)은 마이크로스트립 라인이다.
도 9는 도 7의 반도체 장치의 평면도이다. 캡(15)은 생략하고 있다. 외측 정합 기판(14)의 외측 프레임 부분(14a)은 평면에서 바라볼 때 정합 기판(5)과 반도체 칩(7)을 둘러싼다. 외측 프레임 부분(14a)은 실시형태 1의 일체화 부품(2)과 프레임(3)의 기능을 갖는 것이다. 상면이 평탄한 외측 프레임 부분(14a)에 직접 캡(15)을 간극 없이 고정할 수 있다. 외측 프레임 부분(14a)의 상면이 평탄하므로 평판 형상의 캡(15)을 이용할 수 있다. 게다가, 프레임은 불필요하다.
또한, 외측 정합 기판(14)의 관통 구멍(14c)에 노출된 히트 싱크(1)에 정합 기판(5)과 반도체 칩(7)을 고정하므로, 외측 정합 기판(14)에 대한 정합 기판(5)과 반도체 칩(7)의 위치 어긋남을 방지할 수 있다.
도 10은 변형예에 따른 반도체 장치의 단면도이다. 외측 정합 기판 와이어(6b)는 금 리본으로 형성되어 있다. 모든 외측 정합 기판 와이어를 금 리본으로 함으로써 외측 정합 기판 와이어의 높이 격차(variation)를 작게 할 수 있다. 와이어의 높이 격차를 억제하면, 반도체 장치의 고주파 특성을 안정시킬 수 있다.
도 11은 다른 변형예에 따른 반도체 장치의 단면도이다. 반도체 칩(7)은 은 소결재로 히트 싱크(1)에 고정되고, 외측 정합 기판(14)과 정합 기판(5)은 금 주석 공정 땜납을 재료로 하는 땜납(9)으로 히트 싱크(1)에 고정되어 있다. 반도체 칩(7)을 융점 962℃의 은 소결재(11)로 실장한 후에, 외측 정합 기판(14)과 정합 기판(5)을 융점 280℃의 땜납(9)으로 실장함으로써, 외측 정합 기판(14)과 정합 기판(5)의 실장 시에 은 소결재(11)의 재용융을 방지할 수 있다.
반도체 칩(7), 외측 정합 기판(14) 및 정합 기판(5)을 땜납(9)으로 히트 싱크(1)에 실장하거나, 반도체 칩(7), 외측 정합 기판(14) 및 정합 기판(5)을 은 소결재(11)로 히트 싱크(1)에 실장하거나 하는 것에 의해 접합재를 통일해도 좋다. 접합재의 통일에 의해 조립 작업을 용이화할 수 있다.
실시형태 4.
도 12는 실시형태 4에 따른 반도체 장치의 단면도이다. 리드(4)는 절연성 접착제(12)에 의해 히트 싱크(1)에 고정되어 있다. 절연성 접착제(12)를 이용함으로써 리드(4)와 히트 싱크(1)를 전기적으로 절연할 수 있다. 히트 싱크(1)에는 외측 정합 기판(21)과 정합 기판(5)과 반도체 칩(7)이 고정되어 있다. 이러한 고정에는 예를 들면, 금 주석 공정 땜납의 땜납(9)을 이용한다.
리드(4)의 상면에 절연성 접착제(12)에 의해 커버(13A)가 고정되어 있다. 커버(13A)는 기능적으로 말하면, 프레임부(13a)와 캡부(13b)를 일체화시킨 것이다. 프레임부(13a)는 리드(4)의 상면에 절연성 접착제(12)로 고정된 환상의 부분이다. 캡부(13b)는 프레임부(13a)의 상면에 고정된 부분이다. 복수의 와이어(6)에 의해, 리드(4)와 외측 정합 기판(21)을 접속하고, 외측 정합 기판(21)과 정합 기판(5)을 접속하며, 정합 기판(5)과 반도체 칩(7)을 전기적으로 접속한다.
도 13은 실시형태 4에 따른 반도체 장치의 평면도이다. 파선은 커버(13A)의 프레임부(13a)의 윤곽선이다. 프레임부(13a)는 리드(4)의 상면에 접하고, 리드(4)를 접합하는 절연성 접착제(12)에 접하고, 리드(4)도 절연성 접착제(12)도 없는 부분에서는 히트 싱크(1)에 접한다. 프레임부(13a)는 히트 싱크(1)의 외부 가장자리를 따라 형성되어 있다. 바꿔 말하면, 평면에서 바라볼 때 프레임부(13a)의 외부 가장자리와 히트 싱크(1)의 외부 가장자리를 일치시켰다. 이는 프레임부(13a)를 리드(4)에 접합함으로써 가능하게 된다. 따라서, 실시형태 1과 같이 리드(4)보다 내측에 프레임(3)을 마련하는 경우에 비해, 프레임에 의해 둘러싸이는 면적을 크게 할 수 있다. 이에 의해, 히트 싱크(1) 상에서의 고밀도 실장이 가능하게 된다. 예를 들어, 반도체 장치의 사이즈를 유지하면서, 반도체 칩(7)의 사이즈를 크게 하여 이득을 증가시킬 수 있다.
리드(4)를 예를 들면, 세라믹 단자 등의 세라믹제 부품에 실장하면, 그 세라믹제 부품이 리드(4)로부터 데미지를 받아서 파손한다는 것이 생각될 수 있다. 그렇지만, 본 발명의 실시형태 4에서는 리드(4)를 히트 싱크(1)에 고정하면서 리드(4)에 직접 와이어로 연결했으므로, 깨지기 쉬운 세라믹 단자를 생략할 수 있다.
도 14는 변형예에 따른 반도체 장치의 단면도이다. 외측 정합 기판(21), 정합 기판(5) 및 반도체 칩(7)은 은 소결재(11)로 히트 싱크(1)에 고정되어 있다. 은 소결재(11)는 융점이 높으므로, 은 소결재(11)로 외측 정합 기판(21), 정합 기판(5) 및 반도체 칩(7)을 히트 싱크(1)에 접합함으로써, 접합 후의 프로세스에 대해 은 소결재(11)가 재용융하는 것을 방지할 수 있다.
실시형태 5.
도 15는 실시형태 5에 따른 반도체 장치의 단면도이다. 외측 정합 기판(21)은 세라믹이 아닌 유전체와, 해당 유전체의 하면에 형성된 금속막과, 해당 유전체의 상면에 형성된 금속 패턴을 갖고 있다. 리드(4)는 외측 정합 기판(21)을 거쳐서 히트 싱크(1)에 고정되어 있다. 보다 구체적으로는, 리드(4)는 도전성 접착제(19)로 외측 정합 기판(21)에 접속된다. 외측 정합 기판(21), 정합 기판(5) 및 반도체 칩(7)은 금 주석 공정 땜납 등의 땜납(9)으로 히트 싱크(1)에 고정한다.
도 16은 도 15의 반도체 장치의 평면도이다. 커버(13A)의 프레임부(13a)의 윤곽이 파선으로 나타나 있다. 외측 정합 기판(21)의 금속 패턴(21a)과 리드(4)가 와이어(6)로 접속되어 있다. 커버(13A)의 프레임부(13a)는 리드(4)의 상면, 외측 정합 기판(21)의 상면 및 히트 싱크(1)의 상면에 고정되어 있다. 이러한 고정에는 절연성 접착제를 이용할 수 있다. 이 반도체 장치에 의하면, 리드(4)에 직접 와이어(6)로 연결하는 것에 의해 깨지기 쉬운 세라믹 단자를 생략할 수 있다.
도 17은 변형예에 따른 반도체 장치의 단면도이다. 도 17의 반도체 장치는 도 15의 땜납(9)을 은 소결재(11)로 교체한 것이다. 은 소결재(11)는, 융점이 높으므로 반도체 칩(7) 등을 고정한 후에 재용융하는 것을 방지할 수 있다.
실시형태 6.
도 18은 실시형태 6에 따른 반도체 장치의 단면도이다. 이 반도체 장치의 외측 정합 기판(31)은 플렉시블 프린트 배선판으로 형성되어 있다. 즉, 외측 정합 기판(31)은, 탄성 재료인 플렉시블 기판과, 플렉시블 기판의 상면에 형성된 금속 패턴과, 플렉시블 기판의 이면에 형성된 이면 금속을 구비하고 있다. 도 19는 도 18의 반도체 장치의 평면도이다. 도 19에는 외측 정합 기판(31)의 금속 패턴(31a)이 나타나 있다. 금속 패턴(31a) 위에 리드(4)를 도전성 접착제(19)로 상온 접합한다. 커버(13A)의 프레임부(13a)는 리드(4)의 상면 등에 절연성 접착제(12)로 접착한다.
도 18의 설명으로 돌아온다. 외측 정합 기판(21), 정합 기판(5) 및 반도체 칩(7)은 은 소결재(11)로 히트 싱크(1)에 접합되어 있다. 이 접합에 땜납을 이용해도 좋다. 외측 정합 기판(31)과 히트 싱크(1)의 열팽창률 차에 의해, 외측 정합 기판(31)에 응력이 생긴다. 그렇지만, 외측 정합 기판(31)을 탄성 재료인 플렉시블 프린트 배선판으로 함으로써, 해당 응력에 의한 외측 정합 기판(31)의 크랙(crack)을 방지할 수 있다.
외측 정합 기판(31)인 프린트 배선판에 스루홀(through hole)을 형성하여 그라운드 전위의 이면 금속을, 상면측으로 연장시키는 것이 가능하다. 이에 의해 전송 선로의 발진(發振)을 억제할 수 있다.
도 20은 변형예에 따른 반도체 장치의 단면도이다. 외측 정합 기판(41)은 폴리이미드 배선판이다. 폴리이미드 배선판은, 폴리이미드 시트와, 폴리이미드 시트의 양면에 형성된 구리판 회로를 갖는다. 폴리이미드 배선판은 탄성체이므로, 외측 정합 기판을 플렉시블 프린트 배선판으로 형성했을 때와 동일한 효과를 얻을 수 있다.
또한, 상기의 각 실시형태에 따른 반도체 장치의 특징을 조합하여 본 발명의 효과를 높여도 좋다.
1 : 히트 싱크 2 : 일체화 부품
3 : 프레임 4 : 리드
5 : 정합 기판 6 : 와이어
7 : 반도체 칩

Claims (13)

  1. 평면에서 바라볼 때 사각형이며, 평면에서 바라볼 때 H형의 제 1 부분과, 상기 제 1 부분보다 얇게 형성된 제 2 부분을 갖는 히트 싱크와,
    마이크로스트립 라인을 갖고, 상기 제 2 부분에 땜납으로 고정된 기판과,
    상기 기판에 고정된 리드와,
    상기 제 2 부분에 고정된 정합 기판과,
    상기 제 1 부분에 고정된 반도체 칩과,
    상기 기판과 상기 정합 기판을 접속하고, 상기 정합 기판과 상기 반도체 칩을 전기적으로 접속하는 복수의 와이어와,
    저면이 상기 기판과 상기 제 1 부분에 고정되고, 상기 반도체 칩을 둘러싸는 프레임을 구비하고,
    상기 기판의 상면과 상기 제 1 부분의 상면의 높이가 동일하고,
    상기 프레임의 저면은 평탄면인 것을 특징으로 하는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 기판은 마이크로스트립 라인을 갖는 세라믹 단자와, 정합 회로가 일체화한 일체화 부품인 것을 특징으로 하는
    반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 칩은 은 소결재로 상기 제 1 부분에 고정되고,
    상기 기판은 금 주석 공정 땜납으로 상기 제 2 부분에 고정된 것을 특징으로 하는
    반도체 장치.
  4. 히트 싱크와,
    상기 히트 싱크 위에 마련되고 상면이 평탄하고 평면에서 바라볼 때 환상의 외측 프레임 부분과, 상기 히트 싱크 위에 마련되고 상기 외측 프레임 부분의 내벽에 접하고 상기 외측 프레임 부분보다 얇게 형성된 내측 부분을 갖고, 상기 내측 부분에는 관통 구멍이 마련된 외측 정합 기판과,
    상기 외측 프레임 부분에 고정된 리드와,
    상기 관통 구멍에 의해 노출된 상기 히트 싱크에 고정된 정합 기판과,
    상기 관통 구멍에 의해 노출된 상기 히트 싱크에 고정된 반도체 칩과,
    상기 내측 부분과 상기 정합 기판을 접속하고, 상기 정합 기판과 상기 반도체 칩을 전기적으로 접속하는 복수의 와이어와,
    상기 외측 프레임 부분과 상기 내측 부분을 접속하는 외측 정합 기판 와이어와,
    상기 외측 프레임 부분의 상면에 고정된 캡을 구비한 것을 특징으로 하는
    반도체 장치.
  5. 제 4 항에 있어서,
    상기 외측 정합 기판 와이어는 금 리본인 것을 특징으로 하는
    반도체 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 반도체 칩은 은 소결재로 상기 히트 싱크에 고정되고,
    상기 외측 정합 기판과 상기 정합 기판은 금 주석 공정 땜납으로 상기 히트 싱크에 고정된 것을 특징으로 하는
    반도체 장치.
  7. 히트 싱크와,
    상기 히트 싱크에 고정된 리드와,
    상기 히트 싱크에 고정된 외측 정합 기판과,
    상기 히트 싱크에 고정된 정합 기판과,
    상기 히트 싱크에 고정된 반도체 칩과,
    상기 리드의 상면에 절연성 접착제로 고정된 환상의 프레임부와, 상기 프레임부의 상면에 고정된 캡부를 갖는 커버와,
    상기 외측 정합 기판과 상기 정합 기판을 접속하고, 상기 정합 기판과 상기 반도체 칩을 전기적으로 접속하는 복수의 와이어를 구비하고,
    상기 리드와 상기 외측 정합 기판이 전기적으로 접속되며,
    상기 외측 정합 기판은 세라믹이 아닌 유전체를 갖고,
    상기 리드는 상기 외측 정합 기판을 거쳐서 상기 히트 싱크에 고정되고,
    상기 리드는 도전성 접착제로 상기 외측 정합 기판에 접속된 것을 특징으로 하는
    반도체 장치.
  8. 제 7 항에 있어서,
    상기 외측 정합 기판은 플렉시블 프린트 배선판인 것을 특징으로 하는
    반도체 장치.
  9. 제 7 항에 있어서,
    상기 외측 정합 기판은 폴리이미드 시트와, 상기 폴리이미드 시트의 양면에 형성된 구리판 회로를 갖는 것을 특징으로 하는
    반도체 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020197018008A 2016-12-29 2016-12-29 반도체 장치 KR102242617B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/089209 WO2018123064A1 (ja) 2016-12-29 2016-12-29 半導体装置

Publications (2)

Publication Number Publication Date
KR20190082956A KR20190082956A (ko) 2019-07-10
KR102242617B1 true KR102242617B1 (ko) 2021-04-20

Family

ID=61158349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018008A KR102242617B1 (ko) 2016-12-29 2016-12-29 반도체 장치

Country Status (6)

Country Link
US (1) US11121099B2 (ko)
JP (1) JP6274358B1 (ko)
KR (1) KR102242617B1 (ko)
CN (1) CN110140205B (ko)
DE (1) DE112016007562B4 (ko)
WO (1) WO2018123064A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019216052A1 (ja) * 2018-05-10 2019-11-14 三菱電機株式会社 半導体装置
KR102336512B1 (ko) * 2019-05-14 2021-12-07 국방과학연구소 내부 정합형 반도체 패키지
JP7262334B2 (ja) * 2019-07-23 2023-04-21 三菱電機株式会社 半導体装置
US20230010770A1 (en) * 2021-07-09 2023-01-12 Cree, Inc. High Performance Semiconductor Device
CN117712046B (zh) * 2024-02-04 2024-04-12 合肥中航天成电子科技有限公司 一种sop型陶瓷外壳封装结构及其封装设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335136A (ja) 2001-05-11 2002-11-22 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP2003249581A (ja) 2002-02-25 2003-09-05 Mitsubishi Electric Corp 半導体パッケージ
JP2010135722A (ja) 2008-11-05 2010-06-17 Toshiba Corp 半導体装置
JP2012186346A (ja) 2011-03-07 2012-09-27 Mitsubishi Electric Corp 高周波トランジスタ装置
JP2015002206A (ja) 2013-06-13 2015-01-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP2015015513A (ja) 2013-07-03 2015-01-22 日鉄住金エレクトロデバイス株式会社 Ｆｐｃ基板及びその接続方法、ならびに電子部品収納用パッケージ
JP2015088757A (ja) 2013-10-31 2015-05-07 フリースケール セミコンダクター インコーポレイテッド 低温工程を使用した高温半導体デバイスパッケージ及び構造のための方法及び装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302602A (ja) * 1987-06-02 1988-12-09 Mitsubishi Electric Corp 半導体装置
JPH0770641B2 (ja) * 1989-03-17 1995-07-31 三菱電機株式会社 半導体パッケージ
JPH0775295B2 (ja) * 1989-08-04 1995-08-09 松下電器産業株式会社 高周波トランジスタの整合回路
DE69022332T2 (de) 1989-08-04 1996-05-02 Matsushita Electric Ind Co Ltd Anpassungsnetzwerk für Hochfrequenz-Transistor.
JPH05335436A (ja) * 1992-06-02 1993-12-17 Mitsubishi Electric Corp 高周波用半導体装置
JPH06275736A (ja) * 1993-03-24 1994-09-30 Mitsubishi Electric Corp 半導体装置
US5455386A (en) 1994-01-14 1995-10-03 Olin Corporation Chamfered electronic package component
JP3651995B2 (ja) * 1996-01-29 2005-05-25 本田技研工業株式会社 ガラスアンテナ用インピーダンス整合装置
KR100487464B1 (ko) * 1997-12-12 2005-08-10 삼성전자주식회사 리드프레임을이용한반도체칩패키지
JPH11345894A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp 高周波トランジスタ装置及び該高周波トランジスタ装置を実装した基板
JP2007189062A (ja) * 2006-01-13 2007-07-26 Mitsubishi Electric Corp Ｈｐａパッケージ
DE102009045063C5 (de) 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP3190615A1 (en) * 2011-11-16 2017-07-12 Kabushiki Kaisha Toshiba High frequency semiconductor package
JP2016051751A (ja) * 2014-08-29 2016-04-11 住友電工デバイス・イノベーション株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335136A (ja) 2001-05-11 2002-11-22 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP2003249581A (ja) 2002-02-25 2003-09-05 Mitsubishi Electric Corp 半導体パッケージ
JP2010135722A (ja) 2008-11-05 2010-06-17 Toshiba Corp 半導体装置
JP2012186346A (ja) 2011-03-07 2012-09-27 Mitsubishi Electric Corp 高周波トランジスタ装置
JP2015002206A (ja) 2013-06-13 2015-01-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP2015015513A (ja) 2013-07-03 2015-01-22 日鉄住金エレクトロデバイス株式会社 Ｆｐｃ基板及びその接続方法、ならびに電子部品収納用パッケージ
JP2015088757A (ja) 2013-10-31 2015-05-07 フリースケール セミコンダクター インコーポレイテッド 低温工程を使用した高温半導体デバイスパッケージ及び構造のための方法及び装置

Also Published As

Publication number Publication date
DE112016007562T5 (de) 2019-10-02
WO2018123064A1 (ja) 2018-07-05
JP6274358B1 (ja) 2018-02-07
US11121099B2 (en) 2021-09-14
CN110140205B (zh) 2023-08-25
JPWO2018123064A1 (ja) 2018-12-27
US20200273825A1 (en) 2020-08-27
KR20190082956A (ko) 2019-07-10
CN110140205A (zh) 2019-08-16
DE112016007562B4 (de) 2023-06-29

Similar Documents

Publication Publication Date Title
KR102242617B1 (ko) 반도체 장치
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
KR101948383B1 (ko) 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
JPH11214578A (ja) Ｍｍｉｃパッケージ
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP4823155B2 (ja) 電子部品収納用パッケージならびに電子装置および光半導体装置
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
US9805995B2 (en) Element-accommodating package and mounting structure
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
EP3041040B1 (en) Element housing package and mounting structure provided with same
JP7131933B2 (ja) 半導体装置用パッケージおよび半導体装置
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
US20210398866A1 (en) Package for containing electronic component, and electronic device
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2020129616A (ja) 半導体モジュールの製造方法、及び半導体モジュール
JP2019175939A (ja) 半導体素子用パッケージおよび半導体装置
JP2006013241A (ja) 半導体装置用パッケージ、および半導体装置
JP2018018939A (ja) 半導体パッケージ、および半導体装置
JP2009158537A (ja) 半導体素子収納用パッケージ
JP2006041272A (ja) 半導体装置用パッケージ、および半導体装置
JP2011171576A (ja) 集積回路装置、増幅器および通信機モジュール
JP2006049631A (ja) 半導体装置用パッケージ、および半導体装置
JPS61224427A (ja) 高周波集積デバイス用パツケ−ジ
JP2004031820A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant