JP7196249B2 - 半導体素子用パッケージおよび半導体装置 - Google Patents

Description

本発明は、半導体素子が搭載される基板を含む半導体素子用パッケージおよび半導体装置に関する。

光半導体素子または半導体集積回路素子等の半導体素子を収容する半導体素子用パッケージとして、基板と、基板の上面に設けられた枠体とを有するものが用いられている。基板の上面は、その中央部等に半導体素子が搭載される領域を有している。枠体は、その半導体素子が搭載される領域を平面視で囲んでいる。基板に半導体素子が搭載され、枠体の上側の開口が蓋体等の封止材で封止されて半導体装置が製作される。半導体装置において、半導体素子は、基板と枠体と蓋体とで構成される容器内に気密封止される。

半導体素子用パッケージおよび半導体装置において、容器内の半導体素子と外部との電気的な接続は、枠体の内外を導通する配線導体を介して行われる。配線導体は、例えば、枠体を内外に貫通する入出力端子に設けられる（特許文献１～３を参照）。

特開2002－118191号公報 特開2012－226377号公報 特開2017－120901号公報

上記従来技術においては、入出力端子に外部接続用のフレキシブル基板を押し当てて接続するときに生じる応力で、入出力端子に部分的なクラック等の機械的な破壊が生じる可能性がある。これに対し、例えば特許文献３に記載されているような支持部を入出力端子の下側に設けることが考えられる。しかしながら、この場合にも、支持部の下面と基板の下面とが同じ高さであるため、実装時の載置基板からの反作用による応力が支持部を介して入出力端子に加わり、同様に機械的な破壊を生じることが懸念される。

本発明の一つの態様の半導体素子用パッケージは、半導体素子の搭載部を含む第１上面と、前記第１上面の反対側に位置した第１下面とを有する基板と、第２上面および前記第２上面の反対側に位置した第２下面を有するとともに前記第１上面に位置した絶縁板と、前記第２上面に位置する第１配線と、を含む入出力端子と、第３上面および前記第３上面の反対側に位置した第３下面を有する板状体と、を備えている。前記基板は、前記第２下面に位置している。前記板状体は、前記基板と間を空けて、前記第２下面に位置している。側面視における前記第３下面と前記第２下面との距離は、側面視における前記第１下面と前記第２下面との距離よりも小さい。

また、本発明の半導体装置は、上記構成の半導体素子用パッケージと、前記基板の前記 搭載部に搭載された半導体素子と、を備える。

本発明の一つの態様の半導体素子用パッケージによれば、入出力端子に作用する応力が板状体によって低減される。また、板状体から入出力端子に応力が作用する可能性も低減される。そのため、入出力端子の機械的な破壊の可能性が低減された半導体素子用パッケ
ージを提供することができる。

本発明の一つの態様の半導体装置によれば、上記構成の半導体素子用パッケージを含むことから、入出力端子の機械的な破壊の可能性が低減された、信頼性向上に有利な半導体装置を提供することができる。

本発明の実施形態の半導体素子用パッケージを分解して示す斜視図である。 （ａ）は本発明の実施形態の半導体素子用パッケージを示す側面図であり、（ｂ）は（ａ）の一部を拡大して示す側面図である。 （ａ）は、本発明の実施形態の半導体素子用パッケージを示す平面図であり、（ｂ）は、本発明の実施形態の半導体素子用パッケージを示す底面図である。 （ａ）は本発明の実施形態の半導体素子用パッケージを上側から見た斜視図であり、（ｂ）は本発明の実施形態の半導体素子用パッケージを下側から見た斜視図である。 （ａ）は、本発明の実施形態の半導体装置を示す斜視図であり、（ｂ）は（ａ）から蓋体を除いた状態を示す斜視図である。 （ａ）は、本発明の実施形態の半導体素子用パッケージおよび半導体装置の一部を示す斜視図であり、（ｂ）は、その平面図である。

本発明の実施形態の半導体素子用パッケージおよび半導体装置について、図面を参照して説明する。以下の説明における上下の区別は説明上の便宜的ものであり、半導体素子用パッケージおよび半導体装置が実際に用いられるときの上下方向を規定するものではない。

図１は、本発明の実施形態の半導体素子用パッケージ10を分解して示す斜視図である。図２（ａ）は本発明の実施形態の半導体素子用パッケージを示す側面図であり、図２（ｂ）は図２（ａ）の一部を拡大して示す側面図である。図３（ａ）は、本発明の実施形態の半導体素子用パッケージを示す平面図であり、図３（ｂ）は、本発明の実施形態の半導体素子用パッケージを示す底面図である。図４（ａ）は本発明の実施形態の半導体素子用パッケージを上側から見た斜視図であり、図４（ｂ）は本発明の実施形態の半導体素子用パッケージを下側から見た斜視図である。例えば図１～図４に示す半導体素子用パッケージに半導体素子が搭載されて、本発明の実施形態の半導体装置が構成される。図５（ａ）は、本発明の実施形態の半導体装置を示す斜視図であり、図５（ｂ）は図５（ａ）から蓋体を除いた状態を示す斜視図である。図６（ａ）は、本発明の実施形態の半導体素子用パッケージおよび半導体装置の一部を他と分けて示す斜視図であり、図６（ｂ）は、その平面図である。

実施形態の半導体素子用パッケージ10は、半導体素子の搭載部１ａを含む上面を有する基板１と、基板１の上面に平面視で搭載部１ａを囲んで位置している枠体２とを備えている。枠体２は、基板１側（つまり下端側）に開口部２ａを有している。枠体２の開口部２ａは入出力端子３によって塞がれているとともに内外に電気的に導通されている。すなわち、入出力端子３は、枠体２の内側から外側にかけて、開口部２ａを塞ぐように位置している絶縁板31および絶縁板31の上面に位置する第１配線32を含んでいる。また、実施形態の半導体素子用パッケージ10は、板状体４およびフレキシブル基板５を備えている。板状体４は、絶縁板31のうち開口部２ａよりも外側に位置する部分において、絶縁板31の下面に位置している。板状体４は、基板１の下面よりも上側に位置する下面を有している。また、フレキシブル基板５は、第１配線32に接続された第２配線52が位置する下面を有している。

なお、搭載部１ａは、例えば基板１のうち枠体２の内側に位置する部分の中央部等である。図３に、搭載部１ａの一例を仮想線（二点鎖線）で示している。この仮想線で囲まれた範囲が搭載部であり、この範囲に半導体素子101が搭載される。

上記のように、半導体素子用パッケージ10に半導体素子101が搭載されて半導体装置100が構成される。搭載される半導体素子としては、例えば半導体レーザ（レーザダイオード、ＬＤ）またはフォトダイオード（ＰＤ）等の光半導体素子、半導体集積回路素子および光センサ等のセンサ素子が挙げられる。本実施形態では、半導体素子101が光半導体素子
である場合を例に挙げて説明する。光半導体素子を含む半導体装置100は、例えば光通信
に用いられる光半導体装置である。

基板１は、半導体素子101を支持するための支持部材、および半導体素子101で発生した熱を放散するための放熱板として機能する。基板１は、例えば、銅、銅－タングステン（Ｃｕ－Ｗ）合金、鉄－ニッケル－コバルト（Ｆｅ－Ｎｉ－Ｃｏ）合金、鉄－ニッケル（Ｆｅ－Ｎｉ）合金等の金属材料により形成されている。

基板１は、例えば、上記金属材料のインゴットに圧延加工、打ち抜き加工、研磨加工、切削加工およびエッチング加工等の種々の金属加工から適宜選択した加工を施すことによって、所定の形状および寸法で製作することができる。また、基板１は、その表面にニッケルめっき層および金めっき層等のめっき層が被着されていてもよい。例えば、厚さ0.5
～９μｍ程度のニッケルめっき層と厚さ0.5～３μｍ程度の金めっき層を順次電気めっき
法等の方法で基板１の表面に被着させる。それによって、基板１が酸化腐食するのを有効に防止することができるとともに、基板１に対するろう材の濡れ性が向上する。ろう材の濡れ性向上により、基板１上面にろう材で半導体素子101等が固定されるときの接続強度
および信頼性を向上させることができる。

枠体２は、平面視で基板１の載置部１ｂを囲んで位置している。また、枠体２の開口部２ａは、基板１側において枠体２が切り欠かれた切欠き部とみなすこともできる。枠体２が、平面視して矩形枠状の形状を有し、開口部２ａが、枠体２の４つの側壁のうちの１つの側壁に形成されてもよく、隣接する２つの側壁に連続して形成されてもよく、３つの側壁に連続して形成されてもよい。

枠体２は、例えば基板１と同様の金属材料（鉄－ニッケル－コバルト合金等）により形成されている。また、枠体２は、上記の金属材料であって基板１とは異なる金属材料からなるものでもよい。例えば、基板１が銅－タングステン合金からなり、枠体２が鉄－ニッケル合金等からなるものでもよい。枠体２は、基板１と同様に、鉄－ニッケル－コバルト等の金属材料のインゴットに上記金属加工から適宜選択した加工を施して所定の形状および寸法に成形する方法で、製作することができる。

また、実施形態の半導体素子用パッケージ10において、枠体２は、開口部２ａが位置しているのと反対側の短辺側側面に、円形状の貫通孔２ｂを有している。貫通孔２ｂは、光半導体素子である半導体素子101と外部との間で光信号を送受する光ファイバが配置され
る部分である。貫通孔２ｂに光ファイバが挿入され、その光ファイバの端部分が半導体素子101の受光部または発光部に接続される。これにより、半導体素子101（光半導体素子）と外部との間で光信号の送受が可能になる。

枠体２の貫通孔２ｂは、例えば、ドリルによる孔あけ加工等により形成される。貫通孔２ｂの枠体２外側開口の周囲にフェルール等を含む筒状の固定部材の一端が接合されてもよく、または貫通孔２ｂに固定部材がはめ込まれて接合されてもよい。筒状の固定部材が
有する長さ方向の貫通孔内に光ファイバが挿入され、固定部材を介して光ファイバが枠体２に対して位置決め固定される。

枠体２の表面にも、基板１と同様にめっき層が被着されていて構わない。めっき層としては、例えば、枠体２の表面に順次被着された、厚さ0.5～９μｍのニッケルめっき層と
厚さ0.5～９μｍの金めっき層とを含むものが挙げられる。この場合、枠体２の表面部分
における耐食性およびろう材の濡れ性等の特性を向上させることができる。それによって、枠体２が酸化腐食の可能性を低減することができる。また、枠体２に後述する蓋体102
等の部材をろう付けするときのろう材の濡れ性を向上させることができ、電子素子用パッケージ10としての気密封止の信頼性向上等に有利になる。

入出力端子３は、枠体２の内側から外側にかけて、開口部２ａを塞ぐように位置している。開口部２ａが入出力端子３で塞がれることにより、枠体２の内側に半導体素子101を
気密封止することができる。この場合、枠体２の貫通孔２ｂは上記のように光ファイバおよび固定部材で塞がれ、枠体２の上側の開口は蓋体102で塞がれる。これにより、基板１
（上面）、枠体２、固定部材および蓋体102等で囲まれた容器が形成され、この容器内に
半導体素子101が封止される。

入出力端子３は、絶縁板31および絶縁板31の上面に位置する第１配線32を含んでいる。第１配線32は、枠体２ｂの内側から外側にかけて位置している。第１配線32は、上記容器の内外を電気的に導通する機能を有している。すなわち、第１配線32を介して、搭載部１ａに搭載される半導体素子101と外部電気回路との間の電気的な接続が行なわれる。

この実施形態の半導体素子用パッケージ10では、２層の絶縁層31ａ、31ｂが順次上下に積層されて絶縁板31が形成されている。上側の絶縁層31ｂの上面が絶縁板31の上面に相当し、ここに第１配線32が位置している。

なお、図２等に示すように、この実施形態では、枠体２の外側において、下側の絶縁層31ａの端部分が上側の絶縁層31ｂの端部分よりも外側に位置している。これにより、絶縁板31のうち枠体２の外側に位置する部分は段状になっている。下側の絶縁層31ａの上面にも第１配線32の一部が位置し、段状の部分で外部に露出している。下側の絶縁層31ａ上面の第１配線32は、段状の部分から上下の絶縁層31ｂ、31ａの層間を通り、枠体２の内側まで伸びている。下側の絶縁層31ａの第１配線32も、枠体２の内外を電気的に導通する機能を有している。

また、この実施形態の半導体素子用パッケージ10では、上側の絶縁層31ａの上面にさらに他の絶縁層31ｃが位置している。他の絶縁層31ｃは、第１配線32のうち枠体２と平面視で重なる部分を含むように被覆し、第１配線32と枠体２との電気絶縁性を確保する機能を有している。他の絶縁層31ｃは、例えば、絶縁層31の後述する材料と同様の材料を用い、同様の方法で形成することができる。

第１配線32の外部電気回路との電気的な接続は、フレキシブル基板５（Flexible Printed Circuits、ＦＰＣ）を介して行われる。フレキシブル基板５は、半導体素子101およびこれを含む半導体装置100を外部接続するための外部端子として機能する。フレキシブル
基板５は、数十μｍ程度の比較的薄い樹脂基板51と、その表面に設けられた配線導体とを含んでいる。フレキシブル基板５の配線導体は、第１配線32と電気的に接続されて、これを外部電気回路に電気的に接続する第２配線52として機能する。第２配線52のうち枠体２に近い側の端部分が第１配線32と対向して互いに接続され、これと反対側の端部分が外部電気回路に接続される。これらの接続は、例えば、はんだまたは導電性接着剤等の導電性接合材を介して行なわれる。

なお、図３～図５では、図を見やすくするためにフレキシブル基板５を省略している。図５で示された半導体装置100においても、図１および図２に示す例のように、入出力端
子３の枠体２と反対側の端部分にフレキシブル基板５が接続される。

絶縁板31のうち開口部２ａよりも外側に位置する部分において絶縁板31の下面に板状体４が位置している。板状体４は、基板１の下面よりも上側に位置する下面を有している。すなわち、仮に１つの平面（載置用の台の上面等）に半導体素子用パッケージ10が置かれたとすると、基板１の下面がその平面に接し、板状体４の下面はその平面から少し離れた（いわゆる浮いた）状態になる。板状体４は、入出力端子３のたわみ（撓み）を低減する機能を有している。また、これにより、入出力端子３にクラック等の機械的な破壊が生じる可能性を低減する機能を有している。

すなわち、例えば上記台（平面）上に半導体素子用パッケージ10（フレキシブル基板５が未接続のもの）を載せてフレキシブル基板５（第２配線52）を入出力端子３（第１配線32）に接続する際に、入出力端子３上側から下方向に力が加わり、入出力端子３の枠体２との接続部分等に応力が生じる。このときに、基板１の下面と板状体４の下面との高さの差に応じて、わずかにたわんだ状体で、入出力端子３の、それ以上の変形（たわみ）が抑制される。これにより、上記応力が抑制され、入出力端子３におけるクラック等の機械的な破壊が効果的に抑制される。

この場合、仮に板状体４の下面と基板１の下面とが同じ高さであるとすると、フレキシブル基板５の接続時の力が板状体４から入出力２に反作用として加わるため、入出力端子２における応力低減の効果が低くなる可能性がある。これに対して、実施形態の半導体素子用パッケージ10では、入出力端子３がわずかにたわむため、応力を分散して、低減することができる。

すなわち、実施形態の半導体素子用パッケージ10では、入出力端子３に作用する応力が板状体４によって低減される。また、板状体４から入出力端子３に応力が作用する可能性も低減される。そのため、入出力端子３の機械的な破壊の可能性が低減された半導体素子用パッケージ10を提供することができる。

なお、基板１の下面と板状体４の下面との高さの差Ｈは、例えば上記のような入出力端子３の機械的な破壊を抑制する効果を得る上で、0.05～0.2ｍｍ程度の範囲に設定される
。この高さの差Ｈが0.05ｍｍ以上であれば、入出力端子３を適度に変形させて（たわませて）応力を分散させることができる。また、この高さの差Ｈが0.2ｍｍ以下であれば、入
出力端子３の変形し過ぎ（たわみ過ぎ）を抑制することができる。そのため、入出力端子３の機械的な破壊を効果的に抑制することができる。

この場合、平面視における基板１の外形寸法は、例えば１辺の長さが10～50ｍｍ程度の四角形状（矩形状）である。基板１が平面視において長方形状の場合には、短辺の長さが約5～30ｍｍであり、長辺の長さが約10～50ｍｍである。また、板状体４は、例えば図１
および図６等に示すように長方形状であり、角部分が平面状または円弧状に成形されている。つまり、板状体４は、平面視において角がＣ面状またはＲ面状に加工された平板状の部材である。なお、平面視における板状体４の形状は、上記のように入出力端子の変形を抑制することができるものであれば、種々の形状に設定することができ、例えば長円状でもよい。

入出力端子３の絶縁板31は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結、窒化ケイ素質焼結体およびガラスセラミック焼結体等のセラミ
ック材料によって形成されている。

絶縁板31は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。まず、酸化アルミニウム、酸化ケイ素、酸化カルシウムおよび酸化マグネシウム等の原料粉末を、有機溶媒およびバインダ等とともに混練してスラリーを作製する。次に、このスラリーをドクターブレード法またはリップコータ法等の方法でシート状に成形してセラミックグリーンシートを作製する。その後、このセラミックグリーンシートを所定に形状および寸法に切断して複数のシートを作製、これらのシートを上下に積層し、約1300～1600℃の温度で焼成する。以上の工程によって、絶縁板31を製作することができる。この場合、それぞれのシートが、焼成後に絶縁層31ａ、31ｂになる。

入出力端子３の第１配線32は、例えば、タングステン、モリブデン、マンガン、銅、銀、金、パラジウム、白金等の金属材料から適宜選択された金属材料によって形成されている。第１配線32は、これらの金属材料を含む合金材料からなるものでもよい。これらの金属材料は、例えばメタライズ層またはめっき層として絶縁板31の所定位置に被着され、形成されている。

第１配線32は、例えばタングステンのメタライズ層からなる場合であれば、次のようにして形成することができる。まずタングステンの粉末を、適当な有機溶媒およびバインダ等とともに混練してタングステンの金属ペーストを作製する。次に、この金属ペーストを絶縁板31（絶縁層31ａ、31ｂ）となるシートの表面に、スクリーン印刷法等の方法で所定パターンに塗布する。その後、この金属ペーストをシートとともに上記条件で同時焼成する。以上の工程により、絶縁板31の所定に位置に第１配線32を設けることができる。

第１配線32は、上記のメタライズ層の表面に、ニッケルめっき層および金めっき層等のめっき層が被着されたものでもよい。めっき層が被着されている場合には、第１配線32の酸化腐食を低減することができる。また、第１配線32と第２配線52とがはんだを介して接続されるときの、はんだの濡れ性等の特性を向上させることもできる。これにより、第１配線32と第２配線52との電気的および機械的な接続信頼性を向上させることができる。つまり、半導体素子用パッケージ10としての信頼性向上に有効である。

板状体４は、例えば、基板１と同様の金属材料からなるものでもよく、絶縁板31と同様のセラミック材料からなるものでもよい。板状体４が基板１と同様の金属材料からなる場合であれば、後述するように基板１および枠体２と入出力端子３とを接続するときに、板状体４もあわせて入出力端子３に接合することが容易である。このときには、半導体素子用パッケージ10としての生産性等を向上させるうえで有利である。

入出力端子３の基板１および枠体２に対する接合（つまり、開口部２ａを塞ぐ工程）は、例えば、開口部２ａを塞ぐように入出力端子３を位置決めし、ジグ等で仮固定しながら、これらを加熱してろう材で固定する方法で行なわれる。この場合、入出力端子３と基板１および枠体２との間に銀ろう等のろう材のフィルムまたはペーストを介在させておき、この状態で加熱する。入出力端子３のろう材との接合部分には、ろう付け用の下地金属層を設けておいてもよい。この下地金属層は、例えば第１配線32と同様の金属材料を用い、同様の方法で設けることができる。なお、上記の銀ろうは、例えば銀－銅系ろう材であり、ＪＩＳ規定のＢＡｇ８等である。

前述したように、上記構成の半導体素子用パッケージ10と、基板１の搭載部１ａに搭載された半導体素子101と、枠体２に接合された蓋体102とによって、実施形態の半導体装置100が基本的に構成される。半導体装置100において、搭載部１ａに対する半導体素子101
の固定は、例えばスズ－銀等の低融点ろう材、金－シリコン（Ａｕ－Ｓｉ）接合材、樹脂
系接着剤およびガラス等の接合材から適宜選択した接合材を用いて行なうことができる。例えば、金－シリコンのペーストまたはフィルム等を介して搭載部１ａ上に半導体素子101を位置決めして載せ、これらを加熱することで、搭載部１ａに半導体素子101を接合し、固定することができる。

また、半導体素子101は、載置用基台（図示せず）を介して、基板１の載置部１ｂに載
置され、固定されてもよい。載置用基台は、例えば、シリコン（Ｓｉ）、または基板１の熱膨張係数に近似する酸化アルミニウム質焼結体または窒化アルミニウム質焼結体等の誘電体材料によって形成される。この載置用基台は、半導体素子101から基板１へ熱を伝え
るための伝熱媒体であるとともに、その高さを調整する機能を有している。半導体素子101の高さを調整することにより、例えば、半導体素子10と光ファイバとの光軸が合うよう
に調節する作業を容易なものとすることができる。つまり、光ファイバに対する受発光の精度向上および生産性の点で有利な半導体装置100とすることができる。

載置用基台の上面には、高周波信号が伝送される配線導体（図示せず）が形成されるとともに、半導体素子101を搭載するための導体層（図示せず）が形成されていてもよい。
この場合に、半導体素子101の各電極と載置用基台上面の配線導体とを電気的に接続する
ボンディングワイヤが設けられてもよい。配線導体と半導体素子101との電気的な接続は
、例えば金属バンプまたは導電性接着剤等の、ボンディングワイヤ以外の導電性接続在によって行なわれてもよい。

なお、載置用基台がないときには、搭載部１ａに搭載された半導体素子101と、入出力
端子３のうち枠体２の内側に位置する部分に設けられた第１配線32とが、例えばボンディングワイヤ（図示せず）を介して互いに電気的に接続される。以上の形態の半導体装置100において、半導体素子101は、第１配線32と電気的に接続され、第１配線32および第２配線52を介して外部電気回路に電気的に接続される。

蓋体102は、前述したように、枠体２の上側の開口を塞ぐものであり、半導体素子101を気密に収容する容器を構成する一部として機能する。蓋体102は、例えば、鉄－ニッケル
－コバルト（Ｆｅ－Ｎｉ－Ｃｏ）合金等の金属材料や酸化アルミニウム質焼結体等のセラミック材料からなる。蓋体102と枠体２上面との接合は、例えば、金－スズ（Ａｕ－Ｓｎ
）合金はんだ等の低融点ロウ材を介した接合法により行なわれる。また、蓋体102と枠体
２上面との接合は、ＹＡＧ（イットリウム－アルミニウム－ガーネット）レーザ溶接、抵抗溶接等の溶接法により行なわれてもよい。

上記実施形態の半導体素子用パッケージ10および半導体装置100は、平面視において、
複数の第１配線32が絶縁板31の上面の幅方向に、互いに間隔をおいて平行に配列されていてもよい。絶縁板31の上面の幅方向とは、この上面における第１配線32の長さ方向に直交する方向（つまり第１配線32の線幅方向）である。また、このときに、上記配列の幅方向の両端に位置する第１配線32よりも板状体４の幅方向の両端がそれぞれ外側に位置していてもよい。言い換えれば、板状体４は、平面視において、複数の第１配線32の全部を線幅方向に含むような形状および外形寸法を有するものでもよい。板状体４が前述したように長方形状であれば、その長辺方向において、複数の第１配線32全部を線幅方向に含むように位置することが容易である。

上記構成の場合には、第１配線32の全部に相当する範囲において、第２配線52を接続させるための力が入出力端子３に加えられたときに、絶縁板31に生じる応力を板状体４により効果的に低減させることができる。これにより、絶縁板31を含む入出力端子３の機械的な破壊の可能性を効果的に低減することができる。すなわち、半導体装置100について、
外部電気回路との電気的な接続信頼性および気密封止信頼性等を効果的に向上させること
ができる。また、そのような半導体装置100の製作がより容易な半導体素子用パッケージ10とすることができる。

また、上記実施形態の半導体素子用パッケージ10および半導体装置100において、板状
体４と絶縁板31との熱膨張率の差が、基板１と絶縁板31との熱膨張率の差よりも大きくてもよい。言い換えれば、板状体４と絶縁板31との熱膨張率の差は、半導体素子用パッケージ10および半導体装置100において相対的に大きいものとされていてもよい。さらに言い
換えれば、板状体４の材料に関しては、絶縁板31との熱膨張率の差を特に小さくするようなものを優先して選択する必要性が（基板１に比べて）比較的小さい。金属材料は、絶縁板31を形成するセラミック材料に比べて熱膨張率が大きい傾向があるため、熱膨張率が比較的大きいものを使えることで、板状体４が金属材料であるときに、その材料選択の制約が低減される。

例えば図１および図２に示す例のように板状体４が基板１よりも小さい場合、基板１と絶縁板31との熱膨張率の差に起因する熱応力の大きさに対して、板状体４と絶縁基板31との熱膨張率との差によって発生する熱応力の影響は比較的小さくなる。よって、板状体４と絶縁基板31との熱膨張率の差が大きい場合、より多くの材質の中から選択して板状体を作製することができる。そのため、半導体素子用パッケージ10の生産性を向上させることができる。また、半導体素子用パッケージ10および半導体装置100としての設計の自由度
、例えば板状体の熱伝導率、透磁率、色調（外観）および経済性等を基準にした選択肢を広くすることができる。

なお、上記の熱膨張率は、例えば、板状体４、絶縁板31および基板１等を構成する各部材の線膨張係数である。これらの線膨張係数等は、例えば、熱機械分析装置等の測定装置を用いて測定することができる。

また、上記実施形態の半導体素子用パッケージ10および半導体装置100は、絶縁板31の
上面から下面にかけて貫通する貫通導体６をさらに備えているものでもよい。また、このときに、板状体４が金属材料を含んでいるとともに、貫通導体６を介して第１配線32と板状体４の金属材料とが互いに電気的に接続されていてもよい。貫通導体６を介して板状体４の金属材料と電気的に接続される第１配線32は、例えば接地電位を半導体素子101に供
給する接地配線である。

上記の場合には、第１配線32の接地電位をより安定させることができる。これにより、接地用以外の第１配線32を伝送される高周波信号の伝送特性を向上させることができる。なお、板状体４が、上記のように基板１等と同様の金属材料からなるものであるときには、板状体４の任意の箇所に貫通導体６を接続させることで、第１配線32と板状体４とを互いに電気的に接続させることができる。また、板状体４の金属材料部分の面積が比較的大きいので、接地電位をより効果的に安定させることができる。また、第１配線32と外部との間の電磁ノイズの授受を効果的に低減することもできる。

貫通導体６は、例えば、第１配線32と同様の金属材料を用い、同様の金属ペーストを塗布して焼成する方法で形成することができる。この場合、あらかじめ絶縁板31または絶縁板31となるセラミックグリーンシートに、機械的な穴あけ加工またはレーザ加工等の方法で貫通孔を形成しておく。この貫通孔内に上記の金属ペーストを、真空吸引を併用したスクリーン印刷等の方法で充填し、その後に焼成する。

また、上記実施形態の半導体素子用パッケージ10および半導体装置100は、例えば図３
（ｂ）に示す例のように、平面視において基板１および板状体４がそれぞれ矩形状であり、基板１の側面と板状体４の側面とが互いに一定の間隔を置いて対向し合っているもので
もよい。すなわち、基板１および板状体４それぞれの１つの側面が互いに対向し合い、これらの側面間に平面視で一定の幅の隙間があってもよい。言い換えれば、基板１と板状体４とは、互いに接し合っていなくてもよい。

このような場合には、板状体４および基板１それぞれの熱膨張を隙間部分に収めることもできる。そのため、基板１と板状体４との間に熱応力が生じるような可能性を効果的に低減することができ、半導体素子用パッケージ10および半導体装置100としての信頼性を
向上させることができる。

また、このような場合には、前述したように、開口部２ａを塞ぐように入出力端子３を位置決めして、入出力端子３を基板１および枠体２に接合する工程において、ジグ等による仮固定が容易になる。つまり、生産の向上に有利な半導体素子用パッケージ10および半導体装置100とすることができる。すなわち、このような構成の場合には、基板１の側面
と板状体４の側面との間の隙間にジグの一部を容易にはめ込むことができ、ジグの一部は、例えば、板状体４を平面視で囲むような枠状の部分に含まれるものでもよい。これにより、ジグの一部で板状体４等を動きにくいように仮固定することができる。つまり、板状体４の位置精度の向上および生産性の向上等についても有利な半導体素子用パッケージ10および半導体装置100とすることができる。

また、上記実施形態の半導体素子用パッケージ10および半導体装置100は、第１配線32
のうち絶縁板31の上面の幅方向と直交する長さ方向における外側の端Ｌ１（図２における仮想線の位置）が、平面視において板状体４と重なって位置しているものでもよい。図２に示す例では、上側の絶縁層31ｂの上面の第１配線32が、上記の構成になっている。このような場合には、第１配線32の外側の端Ｌ１においてフレキシブル基板５接続時の応力が比較的大きく作用したとしても、その部分を板状体４で支えて、入出力端子３（特に絶縁板31）に機械的な破壊が生じる可能性を効果的に低減することができる。

実施形態の半導体装置100は、上記のように、枠体２の上側の開口が蓋体で塞がれ、開
口部２ａが入出力端子３で塞がれ、さらに貫通孔２ｂが光ファイバを含む固定部材等で塞がれることにより、搭載部１ａに搭載された半導体素子101が気密封止されている。半導
体素子101は、入出力端子３およびフレキシブル基板５を介して外部電気回路と電気的に
接続させることができる。また、半導体素子101は、光ファイバを介して外部と光接続さ
れる。半導体素子101が半導体レーザであれば、外部電気回路から伝送された電気信号に
応じて光信号が放射され、光ファイバを介して外部に光信号が伝送される。半導体素子101がフォトダイオードであれば、光ファイバを介して外部から伝送された光信号に応じて
電気信号が発信され、入出力端子３およびフレキシブル基板５を介して外部電気回路に電気信号が伝送する。

１・・基板
１ａ・・搭載部
２・・枠体
２ａ・・開口部
２ｂ・・貫通孔
３・・入出力端子
31・・絶縁板
31ａ、31ｂ・・絶縁層
31ｃ・・他の絶縁層
32・・第１配線
４・・板状体
５・・フレキシブル基板
51・・樹脂基板
52・・第２配線
６・・貫通導体
10・・半導体素子用パッケージ
100・・半導体装置
101・・半導体素子
102・・蓋体

Claims (8)

1. 半導体素子の搭載部を含む第１上面と、前記第１上面の反対側に位置した第１下面とを有する基板と、
   第２上面および前記第２上面の反対側に位置した第２下面を有する絶縁板と、前記第２上面に位置する第１配線と、を含む入出力端子と、
   第３上面および前記第３上面の反対側に位置した第３下面を有する板状体と、を備えており、
   前記基板は、前記第２下面に位置し、
   前記板状体は、前記基板と間を空けて、前記第２下面に位置し、
   側面視における前記第３下面と前記第２下面との距離は、側面視における前記第１下面と前記第２下面との距離よりも小さい半導体素子用パッケージ。
2. 下面視において、前記板状体の内縁と前記板状体の内縁と向かい合って位置した前記基板の内縁との間の距離は、前記板状体の外縁と前記入出力端子の外縁との間の距離よりも大きい、請求項１に記載の半導体素子用パッケージ。
3. 平面視において、前記板状体は、矩形状であり、
   前記板状体の角部が曲線部を有している請求項１又は請求項２に記載の半導体素子用パッケージ。
4. 平面視において、前記板状体の短辺と前記入出力端子の外縁との距離が、前記板状体の長辺と前記入出力端子の外縁との距離よりも大きい請求項３に記載の半導体素子用パッケージ。
5. 平面視において、前記絶縁板は、前記第１上面よりも外側に位置する矩形状の外方領域を有しており、
   前記外方領域の外側の角部は切欠きを有している請求項１～請求項４のいずれか１項に記載の半導体素子用パッケージ。
6. 前記絶縁板は、第１の絶縁層と、前記第１の絶縁層の外側端部よりも内側に位置するよう前記第１の絶縁層の上に積層された第２の絶縁層と、前記第２の絶縁層の外側端部よりも内側に位置するよう前記第２の絶縁層の上に積層された第３の絶縁層と、を有しており、
   前記第３の絶縁層の外縁は、前記板状体の内縁よりも内側に位置するとともに前記基板の外縁よりも外側に位置している請求項１～請求項５のいずれか１項に記載の半導体素子用パッケージ。
7. 前記第１の絶縁層の上面および前記第２の絶縁層の上面の少なくとも一方には、前記第１配線が位置しているとともに、前記第１配線と接続される第２配線を有するフレキシブル基板が接合された請求項６に記載の半導体素子用パッケージ。
8. 請求項１～７のいずれか１項に記載の半導体素子用パッケージと、
   前記基板の前記搭載部に搭載された半導体素子と、を備える半導体装置。

Images