[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101988202B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101988202B1
KR101988202B1 KR1020197003462A KR20197003462A KR101988202B1 KR 101988202 B1 KR101988202 B1 KR 101988202B1 KR 1020197003462 A KR1020197003462 A KR 1020197003462A KR 20197003462 A KR20197003462 A KR 20197003462A KR 101988202 B1 KR101988202 B1 KR 101988202B1
Authority
KR
South Korea
Prior art keywords
region
gate
source electrode
semiconductor device
source
Prior art date
Application number
KR1020197003462A
Other languages
English (en)
Other versions
KR20190025988A (ko
Inventor
료타 다나카
데츠야 하야시
웨이 니
야스아키 하야미
Original Assignee
닛산 지도우샤 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛산 지도우샤 가부시키가이샤 filed Critical 닛산 지도우샤 가부시키가이샤
Publication of KR20190025988A publication Critical patent/KR20190025988A/ko
Application granted granted Critical
Publication of KR101988202B1 publication Critical patent/KR101988202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H01L29/78—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H01L21/823418—
    • H01L21/823437—
    • H01L21/823493—
    • H01L29/41725—
    • H01L29/4236—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0289—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0156—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/658—Lateral DMOS [LDMOS] FETs having trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치는, 드리프트 영역, 웰 영역 및 소스 영역과 접하도록 형성된 게이트 전극 홈과, 게이트 전극 홈의 표면에 절연막을 통해 형성된 게이트 전극과, 게이트 전극 홈에 접하는 소스 전극 홈과, 소스 영역에 전기적으로 접속된 소스 전극과, 소스 전극과 전기적으로 절연되고, 소스 전극 홈 내에 게이트 전극에 접하여 형성된 게이트 배선을 구비한다.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것이다.
특허문헌 1은, 채널을 형성하는 베이스층과, 이미터층 및 콜렉터층이, 드리프트층의 표층부에 형성된 반도체 장치를 개시한다. 이 반도체 장치는 드리프트층의 이면에 절연막을 갖고, 트렌치에 형성된 게이트 전극이 절연막에 도달함으로써, 트렌치 단부의 전계 집중을 저감시켜, 내압성을 향상한다.
일본 특허 공개 제2013-183071호 공보
그러나, 특허문헌 1에 기재된 반도체 장치는, 게이트 전극에 접속되는 게이트 배선이, 드리프트층의 표면측에 형성되어, 채널을 형성하는 베이스층 부근에 위치하기 때문에, 채널이 게이트 배선의 전위에 영향받아, 임계값 전압이 변동될 가능성이 있다.
상기 문제점을 감안하여, 본 발명은 임계값 전압의 변동을 저감시킬 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 관한 반도체 장치는, 드리프트 영역, 웰 영역 및 소스 영역과 접하도록 형성된 게이트 전극 홈과, 게이트 전극 홈의 표면에 절연막을 통해 형성된 게이트 전극과, 게이트 전극 홈에 접하는 소스 전극 홈과, 소스 영역에 전기적으로 접속된 소스 전극과, 소스 전극과 전기적으로 절연되고, 소스 전극 홈 내에 게이트 전극에 접하여 형성된 게이트 배선을 구비한다.
본 발명의 일 형태에 따르면, 임계값 전압의 변동을 저감시킬 수 있는 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 반도체 장치를 설명하는 사시도이다.
도 2는 본 발명의 제1 실시 형태에 관한 반도체 장치를 설명하는 사시도이다.
도 3은 본 발명의 제1 실시 형태에 관한 반도체 장치를 설명하는 사시도이다.
도 4는 도 3의 A-A 방향으로 본 단면도이다.
도 5는 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 설명하는 평면도이다.
도 6은 도 5의 B-B 방향으로 본 단면도이다.
도 7은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 설명하는 평면도이다.
도 8은 도 7의 B-B 방향으로 본 단면도이다.
도 9는 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 설명하는 평면도이다.
도 10은 도 9의 B-B 방향으로 본 단면도이다.
도 11은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 설명하는 평면도이다.
도 12는 도 11의 B-B 방향으로 본 단면도이다.
도 13은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 설명하는 평면도이다.
도 14는 도 13의 B-B 방향으로 본 단면도이다.
도 15는 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 설명하는 평면도이다.
도 16은 도 15의 B-B 방향으로 본 단면도이다.
도 17은 본 발명의 제2 실시 형태에 관한 반도체 장치를 설명하는 단면도이다.
도 18은 본 발명의 제2 실시 형태의 변형예에 관한 반도체 장치를 설명하는 단면도이다.
도 19는 본 발명의 제3 실시 형태에 관한 반도체 장치를 설명하는 단면도이다.
도 20은 본 발명의 제4 실시 형태에 관한 반도체 장치를 설명하는 단면도이다.
이하, 도면을 참조하여, 본 발명의 제1 내지 제4 실시 형태를 설명한다. 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 부여하고, 중복되는 설명을 생략한다. 단, 도면은 모식적인 것이며, 각 치수의 관계나 비율 등은 실제의 것과는 상이한 경우가 있다. 또한, 도면 상호간에 있어서도 서로의 치수의 관계나 비율이 상이한 부분이 포함된다. 또한, 이하에 기재하는 실시 형태는, 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것이며, 본 발명의 기술적 사상은, 구성 부품의 재질, 형상, 구조, 배치 등을 하기의 것에 특정하는 것은 아니다.
또한, 이하의 실시 형태에 있어서, 「제1 도전형」과 「제2 도전형」이란, 서로 반대 도전형이다. 즉, 제1 도전형이 n형이면, 제2 도전형은 p형이고, 제1 도전형이 p형이면, 제2 도전형은 n형이다. 이하의 설명에서는 제1 도전형이 n형, 제2 도전형이 p형인 경우를 설명하지만, 제1 도전형이 p형, 제2 도전형이 n형이어도 된다. n형과 p형을 교체하는 경우에는, 인가 전압의 극성도 역전된다.
(제1 실시 형태)
도 1은, 본 발명의 제1 실시 형태에 관한 반도체 장치의 구성을 모식적으로 나타내는 사시도이다. 제1 실시 형태에서는, 복수의 반도체 소자로서 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)를 갖는 반도체 장치를 예시적으로 설명한다. 반도체 소자는 평면에 있어서의 2축 방향(X축 방향 및 Z축 방향) 각각에 추가로 다수 배열될 수 있다. 또한, 도 1에서는 이해하기 쉽게 하기 위해서, 전극의 일부 및 배선은 도시를 생략하고 있다.
제1 실시 형태에 관한 반도체 장치는, 도 1에 도시된 바와 같이, 기판(1)과, 드리프트 영역(2)과, 웰 영역(3)과, 소스 전극 홈(4)과, 소스 영역(5)과, 소스 전극(6)과, 게이트 전극 홈(7)과, 게이트 절연막(8)과, 게이트 전극(9)과, 게이트 배선(10)과, 실리콘 산화막(11)과, 드레인 영역(12)과, 드레인 전극(13)을 구비한다.
기판(1)은 예를 들어 반절연체 또는 절연체로 이루어지는 평판이다. 여기서, 절연체란, 시트 저항이 수kΩ/□ 이상인 재료를 의미하고, 반절연체란, 시트 저항이 수십Ω/□ 이상인 재료를 의미한다. 기판(1)의 재료가 되는 절연체로서는, 예를 들어 폴리타입 4H의 탄화규소(SiC)가 채용 가능하다. 기판(1)은, 반도체 장치의 기계적 강도를 확보하기 위해서, 예를 들어 수십㎛ 내지 수백㎛ 정도의 두께를 갖는다.
드리프트 영역(2)은, 기판(1)의 편측의 주면(이하 「제1 주면」이라고 함)에 형성된 n-형의 영역이다. 드리프트 영역(2)의 불순물 농도는 기판(1)보다도 높고, 예를 들어 1×1014㎝-3 내지 1×1018㎝- 3정도이다. 드리프트 영역(2)은, 기판(1)과 동일 재료로 형성될 수 있다. 예를 들어, 기판(1)이 폴리타입 4H인 SiC를 포함하는 경우, 드리프트 영역(2)은 폴리타입 4H의 SiC를 포함하는 에피택셜 성장층이다. 드리프트 영역(2)은, 예를 들어 수㎛ 내지 수십㎛정도의 두께를 갖는다.
소스 전극 홈(4)은, 드리프트 영역(2)의 기판(1)과 접하는 주면(이하 「제1 주면」이라고 함)의 반대측의 주면(이하 「제2 주면」이라고 함)으로부터 기판(1) 내까지, 드리프트 영역(2)의 제2 주면에 대해 수직 방향(y축 방향)으로 형성된 홈이다. 즉, 소스 전극 홈(4)의 깊이는, 드리프트 영역(2)의 두께보다 크다. 소스 전극 홈(4)의 치수는, 반도체 장치의 집적도, 프로세스 상의 정밀도 등의 설계 조건에 기초하여 결정된다. 소스 전극 홈(4)의 폭은, 예를 들어 2㎛이다. 소스 전극 홈(4)은, 드리프트 영역(2)의 제2 주면에 대해 평행한 한 방향(z축 방향)으로 연신한다.
웰 영역(3)은, 소스 전극 홈(4)의 측면에 접하여, 적어도 일부가 드리프트 영역(2) 내에 형성된 p형의 영역이다. 웰 영역(3)은, 드리프트 영역(2)의 제2 주면으로부터 기판(1) 내까지, 드리프트 영역(2)의 제2 주면에 대해 수직 방향(y축 방향)으로 형성된다. 웰 영역(3)의 깊이는, 소스 전극 홈(4)의 깊이보다 작다. 웰 영역(3)은, 소스 전극 홈(4)의 연신 방향(z축 방향)으로 연신한다. 웰 영역(3)의 불순물 농도는, 예를 들어 1×1015㎝-3 내지 1×1019㎝-3정도이다.
소스 영역(5)은, 소스 전극 홈(4)의 측면에 접하여, 웰 영역(3) 내에 형성된 n+형의 영역이다. 소스 영역(5)은, 드리프트 영역(2)의 제2 주면으로부터 기판(1) 내까지, 드리프트 영역(2)의 제2 주면에 대해 수직 방향(y축 방향)으로 형성된다. 소스 영역(5)의 깊이는, 웰 영역(3)의 깊이보다 작다. 소스 영역(5)은, 소스 전극 홈(4)의 연신 방향(z축 방향)으로 연신한다. 소스 영역(5)의 불순물 농도는, 드리프트 영역(2)보다도 높고, 예를 들어 1×1018㎝-3 내지 1×1021㎝-3정도이다.
소스 전극(6)은, 소스 영역(5)에 전기적으로 접속된다. 소스 전극(6)은, 소스 전극 홈(4) 내에 형성됨으로써, 소스 영역(5)에 오믹 접속된다. 소스 영역(5) 및 웰 영역(3)은, 소스 전극(6)과 동전위를 취한다. 소스 전극(6)의 재료로서는, 예를 들어 니켈실리사이드(NiSi), 티타늄(Ti) 또는 몰리브덴(Mo) 등의 금속 재료를 포함하는 도전체가 사용 가능하다. 소스 전극(6)은, 소스 영역(5)과 오믹 접속되는 금속 재료와, 알루미늄(Al), 구리(Cu), 금(Au), 니켈(Ni), 은(Ag) 등의 금속 재료와의 다층 구조를 가져도 된다.
게이트 전극 홈(7)은, 드리프트 영역(2)의 제2 주면으로부터 기판(1) 내까지, 드리프트 영역(2)의 제2 주면에 대해 수직 방향(y축 방향)으로 형성된 홈이다. 게이트 전극 홈(7)은, 드리프트 영역(2)의 제2 주면에 평행하고, 소스 전극 홈(4)의 연신 방향에 직교하는 방향(x축 방향)에 있어서, 소스 전극 홈(4), 드리프트 영역(2), 웰 영역(3) 및 소스 영역(5)에 접하도록 연신한다. 게이트 전극 홈(7)은, 웰 영역(3) 및 소스 영역(5)을 관통한다. 게이트 전극 홈(7)의 깊이는, 소스 전극 홈(4)의 깊이와 같다. 게이트 전극 홈(7)은, 드리프트 영역(2)의 제2 주면에 평행하거나 또한 연신 방향에 직교하는 방향(z축 방향)으로 복수 배열된다.
게이트 절연막(8)은, 게이트 전극 홈(7)의 표면에 형성된다. 게이트 절연막(8)의 재료는, 예를 들어 산화규소(SiO2) 등의 절연체이다. 게이트 전극(9)은, 게이트 절연막(8)의 표면에 형성된다. 즉, 게이트 전극(9)은, 게이트 절연막(8)을 통해, 게이트 전극 홈(7)의 표면에 접하도록 형성된다. 게이트 전극(9)의 재료는, 예를 들어 다결정 실리콘이다. 게이트 전극(9)은, 표면이 게이트 절연막(8)으로 피복된 상태로 게이트 전극 홈(7) 내에 배치된다. 게이트 전극(9)은, 드리프트 영역(2)의 제2 주면에 있어서의 게이트 전극 홈(7)의 개구부에 있어서도 게이트 절연막(8)으로 피복된다.
게이트 배선(10)은, 소스 전극(6)과 전기적으로 절연되고, 소스 전극(6) 내에 게이트 전극(9)에 접하여 형성된다. 게이트 배선(10)은, 표면에 절연막인 실리콘 산화막(11)이 형성된 상태에서, 소스 전극 홈(4)의 하부에 위치한다. 실리콘 산화막(11)은, 게이트 배선(10)과 소스 전극(6)을 서로 절연시킨다. 소스 전극 홈(4) 내의 게이트 배선(10) 및 실리콘 산화막(11)을 제외한 공간은, 소스 전극(6)으로 충전된다. 게이트 배선(10)의 표면에 있어서, 게이트 전극(9)과 접하는 영역은, 실리콘 산화막(11)이 형성되지 않는다. 마찬가지로, 게이트 전극(9)의 표면에 있어서, 게이트 배선(10)과 접하는 영역은 게이트 절연막(8)이 형성되지 않는다.
드레인 영역(12)은 드리프트 영역(2) 내에, 웰 영역(3)으로부터 이격되어 형성된 n+형의 영역이다. 드레인 영역(12)은, 드리프트 영역(2)의 제2 주면으로부터, 드리프트 영역(2)의 제2 주면에 대해 수직 방향(y축 방향)으로 형성된다. 드레인 영역(12)의 깊이는, 드리프트 영역(2)의 두께보다 작다. 드레인 영역(12)은, 소스 전극 홈(4)의 연신 방향(z축 방향)으로 연신한다. 드레인 영역(12)은, 드리프트 영역(2)과 동일한 도전형이다. 드레인 영역(12)의 불순물 농도는, 드리프트 영역(2)보다도 높고 또한 소스 영역(5)과 동일한 정도이며, 예를 들어 1×1018㎝-3 내지 1×1021㎝-3정도이다.
드레인 전극(13)은, 드레인 영역(12)과 전기적으로 접속된다. 드레인 전극(13)은, 드리프트 영역(2)의 제2 주면에 형성되고, 제2 주면에 있어서 노출된 드레인 영역(12)에 접한다. 드레인 전극(13)은, 예를 들어 소스 전극(6)과 마찬가지의 재료로 구성 가능하다.
도 2는, 제1 실시 형태에 관한 반도체 장치의, 도 1에 있어서 도시를 생략한 구성을 설명하는 도면이다. 도 2에 나타낸 바와 같이, 제1 실시 형태에 관한 반도체 장치는 층간 절연막(14)과, 소스 배선(15)과, 드레인 배선(16)을 추가로 구비한다.
층간 절연막(14)은, 드리프트 영역(2)의 제2 주면에 형성된다. 층간 절연막(14)은, 산화규소(SiO2), 질화규소(Si3N4) 등의 세라믹 재료를 포함하는 절연체로 이루어진다. 층간 절연막(14)은, 층간 절연막(14)의 일면으로부터 다른 면에 각각 관통하는 홈(21) 및 홈(22)을 갖는다. 홈(21)은, 소스 전극 홈(4)의 상부에 있어서 소스 전극 홈(4)의 연신 방향으로 연신한다. 홈(21)은, 도 1에 있어서 도시를 생략한 소스 전극(6)의 상부가 삽입된다. 소스 전극(6)은, 드리프트 영역(2)의 제2 주면에 있어서 소스 영역(5) 및 웰 영역(3)과 접하고, 드리프트 영역(2)으로부터 이격되어 형성된다. 홈(22)은, 드레인 영역(12)의 상부에서, 드레인 영역(12)의 연신 방향으로 연신한다. 홈(22)은 드레인 전극(13)이 삽입된다.
소스 배선(15)은, 홈(21)에 있어서 노출된 소스 전극(6)을 피복하도록, 층간 절연막(14)의 상면에 형성된다. 층간 절연막(14)의 상면은, 드리프트 영역(2)의 제2 주면과 반대측의 주면이며, 드리프트 영역(2)의 제2 주면에 대해 평행하다. 소스 배선(15)은, 홈(21)의 연신 방향으로 연신한다. 드레인 배선(16)은, 홈(22)에 있어서 노출된 드레인 전극(13)을 피복하도록, 층간 절연막(14)의 상면에 형성된다. 드레인 배선(16)은, 홈(22)의 연신 방향으로 연신한다. 소스 배선(15) 및 드레인 배선(16)은 서로 이격되어 평행하게 형성된다.
도 3은, 제1 실시 형태에 관한 반도체 장치에 있어서, 게이트 전극(9) 및 게이트 배선(10)의 전위에 접속하는 구성의 일례를 설명하는 도면이다. 도 4는, 도 3의 A-A 방향으로 본 단면도이다. 도 3 및 도 4는, 제1 실시 형태에 관한 반도체 장치 중, 도 1 또는 도 2에 나타내는 범위와 상이한 범위이며, z축 방향에 있어서의 일부를 선택적으로 나타내는 도면이다.
제1 실시 형태에 관한 반도체 장치는, 층간 절연막(14) 상의 일부에 형성된 게이트 패드(17)를 추가로 구비한다. 도 4에 나타낸 바와 같이, 층간 절연막(14)은, 복수의 게이트 전극(9) 중, 적어도 하나의 게이트 전극(9)의 상방에 형성된 관통 구멍(23)을 갖는다. 관통 구멍(23)의 하방에 위치하는 게이트 전극(9)의 상면에 형성된 게이트 절연막(8)은, 관통 구멍(23)에 대응하는 범위에 있어서 제거된다. 게이트 패드(17)는, 관통 구멍(23)을 통해 하방의 게이트 전극(9)과, 게이트 배선(10)에 전기적으로 접속된다. 복수의 게이트 전극(9)은, 모두 게이트 배선(10)과 전기적으로 접속되어 있기 때문에, 게이트 패드(17)의 전위를 조정함으로써, 모든 게이트 전극(9)의 전위가 조정 가능하다.
다음에, 도 5 내지 도 16을 참조하여, 제1 실시 형태에 관한 반도체 장치의 제조 방법의 일례를 설명한다.
먼저, 도 5 및 도 6에 나타내는 바와 같이, 상면(제1 주면)에 드리프트 영역(2)이 형성된 기판(1)을 준비한다. 기판(1)은, 논 도프의 SiC를 포함하는 절연성 기판이다. 드리프트 영역(2)은, 기판(1)에 에피택셜 성장에 의해 형성된 n-형의 영역이다.
다음으로, 도 7 및 도 8에 나타내는 바와 같이, 드리프트 영역(2)의 상면(제2 주면)에 마스크재(18)를 형성한다. 화학 기상 성장(CVD)법에 의해 드리프트 영역(2)의 상면에 SiO2를 퇴적하여 실리콘 산화막을 형성하고, 실리콘 산화막을 패터닝함으로써 마스크재(18)가 형성된다. 실리콘 산화막은, 포토리소그래피법 및 건식 에칭법에 의해 패터닝된다. 즉, 실리콘 산화막의 상면에 레지스트를 도포하고, 소스 전극 홈(4) 및 게이트 전극 홈(7)을 형성할 예정의 영역만을 선택적으로 제거한다. 남겨진 레지스트를 마스크로 하는 반응성 이온 에칭(RIE) 등의 건식 에칭법에 의해, 실리콘 산화막을 패터닝함으로써, 소스 전극 홈(4) 및 게이트 전극 홈(7)을 형성하기 위한 마스크재(18)가 형성된다. 또한, 불필요해진 레지스트는 산소 플라스마나 황산 등에 의해 적절히 제거된다. 그 후, 마스크재(18)를 마스크로 하는 건식 에칭법에 의해, 소스 전극 홈(4) 및 게이트 전극 홈(7)이 형성된다.
다음에, 도 9 및 도 10에 나타내는 바와 같이, p형의 웰 영역(3)과, n+형의 소스 영역(5) 및 드레인 영역(12)을 형성한다. 포토리소그래피법에 의해, 기판(1) 및 드리프트 영역(2)이 노출된 표면에 레지스트를 도포하고, 소스 전극 홈(4)에 대응하는 영역을 제거한다. 남겨진 레지스트를 마스크로 하고, 이온 주입법에 의해, 붕소(B) 등의 p형 불순물을, 게이트 전극 홈(7)의 연신 방향에 직교(x-y 평면에 평행) 또한 드리프트 영역(2)의 제2 주면에 대해 소정 각도를 갖는 방향으로 주입한다. 소정 각도는, 예를 들어 10° 내지 20°이다.
그리고, 포토리소그래피법에 의해, 마스크재(18) 상에 레지스트를 도포하고, 드레인 영역(12)을 형성할 예정의 영역에 대응하는 영역만을 선택적으로 제거한다. 남겨진 레지스트를 마스크로 하여, 건식 에칭법에 의해, 마스크재(18)를 패터닝한다. 패터닝된 마스크재(18) 및 붕소의 주입에 사용된 레지스트를 마스크로 하고, 이온 주입법에 의해, n형 불순물을 소정 방향으로 주입한다. n형 불순물은, 예를 들어 인(P)이며, 주입 방향은, p형 불순물의 주입 방향과 동일하다. 단, 소스 영역(5)이 웰 영역(3) 내에 형성되도록, n형 불순물의 주입 에너지는 p형 불순물의 주입 에너지보다 작다.
그 후, 습식 에칭법에 의해, 마스크재(18)를 모두 제거한다. 또한, 열처리(어닐)함으로써 이온 주입한 불순물을 활성화한다. 활성화에 의해, 웰 영역(3), 소스 영역(5) 및 드레인 영역(12)이 형성된다. 또한, 열산화법에 의해, 노출된 모든 표면에 얇은 실리콘 산화막(20)을 형성한다. 실리콘 산화막(20)의 두께는 예를 들어 수십㎚정도이다.
다음에, 도 11 및 도 12에 나타내는 바와 같이, CVD법에 의해, 소스 전극 홈(4) 및 게이트 전극 홈(7)에 게이트 전극(9) 및 게이트 배선(10)의 재료인 다결정 실리콘(19)을 퇴적한다. CVD법에 의해 다결정 실리콘을 퇴적하는 경우, 면의 방향에 관계없이 노출된 표면으로부터 다결정 실리콘층이 성장한다. 이 때문에, 소스 전극 홈(4) 및 게이트 전극 홈(7)의 폭이 각각 2㎛이면, 퇴적하는 두께를 1㎛로 함으로써, 소스 전극 홈(4) 및 게이트 전극 홈(7)이 다결정 실리콘(19)에 의해 충전된다. 그 후, 건식 에칭법에 의해, 다결정 실리콘(19)을 1㎛ 에칭함으로써, 소스 전극 홈(4) 및 게이트 전극 홈(7)에 퇴적된 다결정 실리콘(19)을 남기고, 드리프트 영역(2)의 제2 주면보다 상부에 퇴적된 다결정 실리콘(19)이 선택적으로 제거된다.
그 후, 포토리소그래피법에 의해, 실리콘 산화막(20) 및 다결정 실리콘(19)의 상면에 레지스트를 도포하고, 소스 전극 홈(4)의 영역만을 선택적으로 제거한다. 남겨진 레지스트를 마스크로 하고, 건식 에칭법에 의해, 소스 전극 홈(4) 내에 퇴적된 다결정 실리콘(19)을 저면으로부터 수㎛의 영역을 남기고 제거한다. 소스 전극 홈(4)의 저부에 남겨진 다결정 실리콘(19)은, 게이트 배선(10)으로서 기능한다. 또한, 희생 산화법에 의해, 소스 전극 홈(4)의 측면에 형성된 실리콘 산화막(20)을 제거한다.
다음에, 도 13 및 도 14에 나타내는 바와 같이, 게이트 전극(9)의 표면을 피복하는 게이트 절연막(8) 및 게이트 배선(10)을 피복하는 실리콘 산화막(11)을 형성한다. 열산화법에 의해, 노출된 모든 표면에 실리콘 산화막을 형성한다. 이때, 다결정 실리콘은 SiC보다 산화 속도가 크기 때문에, 게이트 전극(9) 및 게이트 배선(10)의 표면에는, SiC로 구성되는 다른 면에 비교하여 두꺼운 실리콘 산화막이 형성된다. 습식 에칭법에 의해, SiC로 구성되는 면에 형성된 실리콘 산화막만이 모두 제거되어, 다결정 실리콘(19)의 표면에 형성된 실리콘 산화막이 남겨지는 처리 시간으로 실리콘 산화막을 선택적으로 제거한다. 이에 의해, 게이트 전극(9)의 표면에 게이트 절연막(8)이 형성되고, 게이트 배선(10)의 표면에 실리콘 산화막(11)이 형성된다.
다음에, 도 15 및 도 16에 나타내는 바와 같이, 소스 전극(6), 소스 배선(15), 드레인 전극(13) 및 드레인 배선(16)을 형성한다. 스퍼터링법에 의해, 소스 전극 홈(4) 내 및 드리프트 영역(2)의 제2 주면에, 소스 전극(6) 및 드레인 전극(13)의 재료인 금속 재료를 퇴적한다. 포토리소그래피법에 의해, 금속 재료의 표면에 레지스트를 도포하고, 드리프트 영역(2)의 제2 주면보다 상부의 영역에 있어서의 소스 전극(6) 및 드레인 전극(13)을 형성할 예정의 영역을 제외한 영역의 레지스트를 선택적으로 제거한다. 남겨진 레지스트를 마스크로 하여, 스퍼터 에칭법에 의해, 드리프트 영역(2)의 제2 주면에 위치하는 금속 재료를 선택적으로 제거함으로써, 소스 전극(6) 및 드레인 전극(13)이 형성된다.
그 후, CVD법에 의해, 드리프트 영역(2)의 제2 주면 및 남겨진 금속 재료의 상면에 SiO2를 퇴적하여 층간 절연막(14)을 형성한다. 포토리소그래피법에 의해, 층간 절연막(14)의 상면에 레지스트를 도포하고, 소스 전극(6) 및 드레인 전극(13)의 영역을 선택적으로 제거한다. 남겨진 레지스트를 마스크로 하여, 건식 에칭법에 의해, 층간 절연막(14)을 패터닝한다. 이에 의해, 소스 전극(6)이 삽입되는 홈(21) 및 드레인 전극(13)이 삽입되는 홈(22)의 각각 상단이 개구된다.
또한, 스퍼터링법에 의해, 소스 배선(15) 및 드레인 배선(16)의 재료인 금속 재료를 퇴적한다. 포토리소그래피법에 의해, 금속 재료의 상면에 레지스트를 도포하고, 소스 배선(15) 및 드레인 배선(16)을 형성할 예정의 영역을 제외한 영역의 레지스트를 선택적으로 제거한다. 남겨진 레지스트를 마스크로 하여, 스퍼터 에칭법에 의해, 금속 재료를 선택적으로 제거함으로써, 소스 배선(15) 및 드레인 배선(16)이 형성된다. 이상의 공정을 거쳐, 도 2에 나타내는 반도체 장치가 완성된다.
또한, 도 1에 나타내는 예에 있어서는, 게이트 전극(9)의 일부가 소스 전극 홈(4)에 들어가 있지만, 소스 전극 홈(4)에 퇴적된 다결정 실리콘(19)을 에칭할 때의 마스크 패턴을 조정함으로써, 게이트 전극(9)은 형상이 변경될 수 있다.
다음에, 제1 실시 형태에 관한 반도체 장치의 기본적인 동작에 대해 설명한다.
제1 실시 형태에 관한 반도체 장치는, 소스 전극(6)의 전위를 기준으로 하여, 드레인 전극(13)에 정의 전위를 인가한 상태에서 게이트 전극(9)의 전위를 제어함으로써, 트랜지스터로서 기능한다. 즉, 게이트 전극(9)과 소스 전극(6) 사이의 전압을 소정의 임계값 이상으로 하면, 게이트 전극(9) 측면에 위치하는 웰 영역(3)에 채널이 되는 반전층이 형성되어 온 상태가 되어, 드레인 전극(13)으로부터 소스 전극(6)에 전류가 흐른다. 구체적으로는, 전자가 소스 전극(6)으로부터 소스 영역(5)으로 흐르고, 소스 영역(5)으로부터 채널을 통해 드리프트 영역(2)에 유입된다. 전자는 또한, 드리프트 영역(2)으로부터 드레인 영역(12)으로 흐르고, 마지막으로 드레인 전극(13)으로 흐른다.
한편, 게이트 전극(9)과 소스 전극(6) 사이의 전압을 소정의 임계값보다도 작게 하면, 웰 영역(3)의 반전층이 소멸하여 오프 상태로 되어, 드레인 전극(13) 및 소스 전극(6) 사이의 전류가 차단된다. 이때, 드레인-소스간에는 수백 V 내지 수천 V의 고전압이 인가될 수 있다.
일반적으로, 게이트 전극에 접속되는 게이트 배선은, 웰 영역의 근처에 배치된다. 이 경우, 게이트 배선의 전위가 반전층의 형성에 영향을 미쳐, 임계값이 변동되어 버릴 가능성이 있다. 임계값이 변동하면, 오(誤)턴 온 등 의도하지 않는 동작이 생길 수 있기 때문에, 장치의 신뢰성이 저하될 가능성이 있다.
제1 실시 형태에 관한 반도체 장치에 의하면, 게이트 배선(10)이 소스 전극 홈(4) 내에 형성되기 때문에, 웰 영역(3)으로부터 이격된 개소에 위치한다. 따라서, 웰 영역(3)에 형성되는 채널이 게이트 배선(10)으로부터 받는 영향이 저감되기 때문에, 임계값의 변동을 저감할 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 게이트 전극(9)이 소스 전극 홈(4) 내에 형성된 게이트 배선(10)에 접하기 때문에, 게이트 전극(9)의 상면측에 있어서 금속 배선 및 콘택트 홀이 불필요하다. 따라서, 게이트 전극(9)의 폭을 삭감할 수 있어, 반도체 장치의 집적도를 향상시킬 수 있다. 이에 의해, 게이트 전극(9)의 수를 증가시킬 수 있기 때문에, 채널 폭이 증가되어, 온저항을 저감할 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 게이트 배선(10)이 소스 전극 홈(4) 내에 형성되기 때문에, 층간 절연막(14)의 상면에 형성된 소스 배선(15) 및 드레인 배선(16)의 폭을 제한하는 일이 없다. 따라서, 소스 배선(15) 및 드레인 배선(16)의 저항 증대에 의한 온저항 및 스위칭 손실의 악화를 억제할 수 있다.
제1 실시 형태에 관한 반도체 장치에 의하면, 게이트 배선(10)이 실리콘 산화막(11)을 통해 기판(1)에 접하기 때문에, 드리프트 영역(2)으로부터 기판(1) 내까지 형성 가능하다. 따라서, 게이트 배선(10)의 단면적을 증가시킬 수 있기 때문에, 게이트 배선(10)의 저항 및 스위칭 손실을 저감할 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 소스 배선(15) 및 드레인 배선(16)이 층간 절연막(14)의 상면에 각각 형성되기 때문에, 양쪽 배선을 다층 구조로 하는 경우에 비하여, 평탄성을 향상시킬 수 있다. 따라서, 배선간의 절연막의 국부에 있어서의 전계 집중에 의한 내압성의 악화를 회피할 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 기판(1)이 절연체 또는 반절연체를 포함하기 때문에, 웰 영역(3), 게이트 전극(9) 및 게이트 배선(10) 중 적어도 어느 것의 단부가 기판(1) 내에 위치하는 경우, 단부에 있어서의 전계 집중을 저감할 수 있다. 따라서, 내압성을 향상시킬 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 게이트 전극(9) 및 게이트 배선(10)이 서로 동일한 재료를 포함하기 때문에, 동일한 공정에 의해 형성 가능하고, 또한, 서로를 전기적으로 접속하기 위한 공정이 불필요하다. 따라서, 제조 공정수를 저감시킬 수 있어, 제조 비용을 저감할 수 있다. 또한, 게이트 전극(9)과 게이트 배선(10)의 계면에 있어서의 저항이 생기는 것을 회피할 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 다결정 실리콘을 포함하는 게이트 배선(10)이 표면에 형성된 실리콘 산화막(11)에 의해 소스 전극(6)과 절연된다. 따라서, 열산화법에 의해 게이트 배선(10)을 피복하는 실리콘 산화막(11)을 준비하여 형성할 수 있다. 또한, 드리프트 영역(2)이 SiO2보다 산화 속도가 느린 SiC 등의 재료로 이루어지기 때문에, 등방성 에칭법에 의해, 게이트 배선(10)의 표면에 선택적으로 실리콘 산화막(11)을 형성할 수 있다. 따라서, 질화규소 등 산화되지 않는 재료로 형성되는 마스크를 사용하여, 게이트 배선(10)에 선택적으로 산화막을 형성하는 경우에 비하여, 제조 공정수를 저감시킬 수 있고, 제조 비용을 저감할 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 드리프트 영역(2)이 SiC 등의 와이드 밴드 갭 반도체를 포함하기 때문에, 절연 파괴 강도를 향상시킬 수 있다. 이 때문에, 가령 드레인 전극(13)과 소스 전극(6)의 사이가 좁고, 급준한 전계 분포가 생겨도 내압성을 확보하면서 집적도를 향상시킬 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 게이트 배선(10)이, 드리프트 영역(2)로부터 이격되어 형성되기 때문에, 게이트-드레인간의 용량의 증가를 억제할 수 있다. 가령, 게이트 배선이 드리프트 영역 부근에 형성되는 경우, 드리프트 영역의 전위는 드레인 전극과 거의 동등하기 때문에, 게이트-드레인간의 용량이 증가되어 버린다. 한편, 제1 실시 형태에 관한 반도체 장치에서는, 게이트-드레인간의 용량의 증가가 억제되기 때문에, 스위칭 손실을 저감할 수 있다.
또한, 제1 실시 형태에 관한 반도체 장치에 의하면, 기판(1)과 드리프트 영역(2)이 서로 동일한 재료로 형성되기 때문에, 응력에 의한 휨이 생길 가능성을 저감시켜 소자의 신뢰성을 향상시킬 수 있다.
(제2 실시 형태)
도 17은, 본 발명의 제2 실시 형태에 관한 반도체 장치를 설명하는 단면도이다. 또한, 도 17은, 제2 실시 형태에 관한 반도체 장치를 게이트 전극(9)을 통과하는 x-y 평면으로 절단한 단면도이다. 제2 실시 형태에 관한 반도체 장치는, 소스 전극 홈(4)이 게이트 전극 홈(7)보다도 깊게 형성되는 점 등에서 상술한 제1 실시 형태와 상이하다. 제2 실시 형태에 있어서 설명하지 않은 구성, 작용 및 효과는, 제1 실시 형태와 실질적으로 마찬가지이며 중복되기 때문에 생략한다.
제2 실시 형태에 있어서, 소스 전극 홈(4)의 깊이는, 드리프트 영역(2)의 두께보다 작기 때문에, 소스 전극 홈(4)은, 기판(1)에 접하지 않는다. 또한, 게이트 전극 홈(7)의 깊이는, 소스 전극 홈(4)의 깊이보다 얕다.
소스 전극 홈(4) 및 게이트 전극 홈(7)을 형성할 때의 마스크는, 건식 에칭법에 의해 얇아지고, 강도가 저하되어 버린다. 제2 실시 형태에 관한 반도체 장치에서는, 소스 전극 홈(4) 및 게이트 전극 홈(7)의 깊이가 드리프트 영역(2)의 두께보다 작다. 이 때문에, 제조 공정에 있어서, 소스 전극 홈(4) 및 게이트 전극 홈(7)을 형성할 때의 마스크가 되는 실리콘 산화막은, 제1 실시 형태에서의 마스크재(18)보다도 얇게 할 수 있다. 또한, 홈을 파는 건식 에칭법에 있어서, 소스 전극 홈(4)의 폭을 게이트 전극 홈(7)의 폭보다 크게 설계함으로써, 소스 전극 홈(4)을 게이트 전극 홈(7)보다도 깊게 형성할 수 있다.
제2 실시 형태에 관한 반도체 장치에 의하면, 소스 전극 홈(4)이 게이트 전극 홈(7)보다도 깊게 형성되기 때문에, 게이트 배선(10)을 보다 깊게 형성할 수 있어, 게이트 배선(10)의 단면적을 증가시킬 수 있다. 따라서, 게이트 배선(10)의 저항을 저감시켜, 스위칭 손실을 저감할 수 있다.
또한, 제2 실시 형태에 관한 반도체 장치에 의하면, 게이트 전극 홈(7)이 드리프트 영역(2)의 두께보다도 얕게 형성되기 때문에, 웰 영역(3)의 게이트 전극 홈(7)의 저면측에 있어서도 채널이 형성된다. 따라서, 채널 폭을 증가시킬 수 있고, 온저항을 저감할 수 있다.
(변형예)
도 18은, 본 발명의 제2 실시 형태의 변형예에 관한 반도체 장치를 설명하는 단면도이다. 제2 실시 형태의 변형예에 관한 반도체 장치는, 소스 전극 홈(4)의 저부가 기판(1) 내에 위치하는 점에서 상술한 제2 실시 형태와 상이하다. 제2 실시 형태의 변형예에 있어서 설명하지 않은 구성, 작용 및 효과는, 상술한 제2 실시 형태와 실질적으로 마찬가지이며 중복되기 때문에 생략한다.
제2 실시 형태의 변형예에서는, 소스 전극 홈(4)이 게이트 전극 홈(7)보다도 깊게 기판(1)에 접하도록 형성된다. 소스 전극 홈(4)의 저부에 있어서, 게이트 배선(10)은, 실리콘 산화막(11)을 통해 기판(1)에 접한다. 즉, 게이트 배선(10)의 단부는 기판(1) 내에 위치한다. 여기서 단부란, 드리프트 영역(2)의 제2 주면에 수직인 면과, 드리프트 영역(2)의 제2 주면에 대향하는 단면이 교차하는 부분을 의미한다. 또한, 제조 공정에 있어서, 소스 전극 홈(4) 및 게이트 전극 홈(7)을 형성할 때의 마스크가 되는 실리콘 산화막을, 제1 실시 형태에서의 마스크재(18)보다도 두껍게 함으로써, 홈의 깊이를 깊게 할 수 있다. 또한, 소스 전극 홈(4) 및 게이트 전극 홈(7)의 폭 비를 조정함으로써, 소스 전극 홈(4) 및 게이트 전극 홈(7)의 깊이의 비를 조정할 수 있다.
제2 실시 형태의 변형예에 관한 반도체 장치에 의하면, 소스 전극 홈(4)이 드리프트 영역(2)의 두께보다도 깊게 형성되기 때문에, 게이트 배선(10)을 더 깊게 형성할 수 있어, 게이트 배선(10)의 단면적을 증가시킬 수 있다. 따라서, 게이트 배선(10)의 저항을 저감시켜, 스위칭 손실을 저감할 수 있다.
또한, 제2 실시 형태의 변형예에 관한 반도체 장치에 의하면, 소스 전극 홈(4)의 저부가 기판(1)을 접하기 때문에, 소스 전극 홈(4)의 단부에 있어서의 전계 집중을 저감시켜, 내압성을 향상시킬 수 있다.
(제3 실시 형태)
도 19는, 본 발명의 제3 실시 형태에 관한 반도체 장치를 설명하는 단면도이다. 제3 실시 형태에 관한 반도체 장치는, 게이트 전극 홈(7)의 저부가 기판(1)에 접하는 점에서 제2 실시 형태와 상이하다. 제3 실시 형태에 있어서 설명하지 않은 구성, 작용 및 효과는, 제1 및 제2 실시 형태와 실질적으로 마찬가지이며 중복되기 때문에 생략한다.
제3 실시 형태에 있어서, 소스 전극 홈(4)이 게이트 전극 홈(7)보다도 깊고, 소스 전극 홈(4) 및 게이트 전극 홈(7)은 기판(1)에 접하도록 형성된다. 소스 전극 홈(4)의 저부에 있어서, 게이트 배선(10)은, 실리콘 산화막(11)을 통해 기판(1)에 접한다. 게이트 전극(9)은, 게이트 절연막(8)을 통해 또한, 기판(1)에 접한다. 제조 공정에 있어서, 소스 전극 홈(4) 및 게이트 전극 홈(7)을 형성할 때의 마스크가 되는 실리콘 산화막을, 제2 실시 형태에서의 마스크보다도 두껍게 함으로써, 홈의 깊이를 깊게 할 수 있다. 또한, 소스 전극 홈(4) 및 게이트 전극 홈(7)의 폭 비를 조정함으로써, 소스 전극 홈(4) 및 게이트 전극 홈(7)의 깊이의 비를 조정할 수 있다.
제3 실시 형태에 관한 반도체 장치에 의하면, 게이트 전극 홈(7)의 단부가 기판(1)에 접하기 때문에, 게이트 전극 홈(7)의 단부에 있어서의 전계 집중이 저감되고, 게이트 절연막(8)의 절연 파괴를 억제하여, 내압성을 향상시킬 수 있다.
(제4 실시 형태)
도 20은, 본 발명의 제4 실시 형태에 관한 반도체 장치를 설명하는 단면도이다. 제4 실시 형태에 관한 반도체 장치는, 드레인 전극(13)이 형성되는 드레인 전극 홈(25)을 구비하는 점 등에서 제1 내지 제3 실시 형태와 상이하다. 제4 실시 형태에 있어서 설명하지 않은 구성, 작용 및 효과는, 제1 내지 제3 실시 형태와 실질적으로 마찬가지이며 중복되기 때문에 생략한다.
드레인 전극 홈(25)은, 드리프트 영역(2)내에, 웰 영역(3)으로부터 이격되어 형성된다. 드레인 전극 홈(25)은, 드리프트 영역(2)의 제2 주면으로부터 기판(1) 내까지, 드리프트 영역(2)의 제2 주면에 대해 수직(y축 방향)으로 형성된다. 드레인 영역(12)은, 드레인 전극 홈(25)의 측면에 접한다. 제4 실시 형태에 있어서, 드레인 영역(12)은, 드리프트 영역(2)의 제2 주면으로부터 기판(1) 내까지, 드리프트 영역(2)의 제2 주면에 대해 수직(y축 방향)으로 형성된다. 드레인 전극 홈(25)의 깊이는, 드레인 영역(12)의 깊이보다 깊다.
드레인 전극 홈(25)은, 제1 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 마스크재(18)가 되는 실리콘 산화막을, 드레인 전극 홈(25)을 형성할 예정의 영역도 선택적으로 제거함으로써 형성 가능하다. 이 마스크재(18)를 마스크로 하여 건식 에칭법에 의해, 소스 전극 홈(4), 게이트 전극 홈(7) 및 드레인 전극 홈(25)을 동시에 형성할 수 있다.
또한, 드레인 전극 홈(25)이 형성됨으로써, 드레인 영역(12)의 제조 공정에 있어서, 제1 실시 형태와 비교하여 높은 주입 에너지로 불순물을 주입할 필요없이, 깊은 위치까지 드레인 영역(12)을 형성할 수 있다.
제4 실시 형태에 관한 반도체 장치에 의하면, 드레인 전극 홈(25)이 드리프트 영역(2)보다 깊게 형성되기 때문에, 드리프트 영역(2)의 깊이 방향(y축 방향)에 있어서의 전계 분포를 저감할 수 있다. 따라서, 전계 집중이 저감되어, 내압성을 향상시킬 수 있다.
또한, 제4 실시 형태에 관한 반도체 장치에 의하면, 드리프트 영역(2)보다도 고불순물 농도의 드레인 영역(12)이 드리프트 영역(2)보다 깊게 형성되기 때문에, 전류 경로를 드리프트 영역(2)으로부터 드레인 영역(12)으로 치환할 수 있다. 따라서, 온저항을 저감할 수 있다.
(그 외의 실시 형태)
상기한 바와 같이 본 발명을 상기 실시 형태에 의해 기재했지만, 이 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것이라고 이해해서는 안된다. 이 개시로부터 당업자에게는 다양한 대체 실시 형태, 실시예 및 운용 기술이 명확해질 것이다.
예를 들어, 제1 내지 제4 실시 형태에 있어서, SiC를 포함하는 기판(1) 및 드리프트 영역(2)에 반도체 장치를 제조하는 경우를 설명했지만, 재료로서는 SiC에 한정되지 않는다. 예를 들어, 기판(1) 및 드리프트 영역(2)의 재료가 되는 와이드 밴드 갭 반도체로서, 예를 들어 질화갈륨(GaN), 다이아몬드, 산화아연(ZnO), 질화알루미늄 갈륨(AlGaN) 등을 들 수 있다.
또한, 제1 내지 제4 실시 형태에 있어서, 드리프트 영역(2)을 에피택셜 성장에 의해 형성하는 경우를 설명했지만, SiC 등의 절연성 기판에 n형 불순물을 주입함으로써 형성하도록 해도 된다.
또한, 제1 내지 제4 실시 형태에 있어서, 기판(1)은, 드리프트 영역(2)보다 불순물 농도가 낮은 n형 반도체를 포함하도록 해도 된다. 이에 의해, 반도체 장치의 온 상태 시에, 전류가 기판(1) 내를 흐르게 되어, 전류 경로가 증가하기 때문에, 전류가 증가된다. 가령 기판(1)이 p형 반도체인 경우, 드리프트 영역(2) 내에 전류 경로를 좁히도록 공핍층(depletion layer)이 확대되기 때문에, 전류가 저감된다. 즉, 기판(1)이 드리프트 영역(2)과 동일한 도전형인 경우, 전류가 증가하여 손실이 저감된다.
또한, 제1 내지 제4 실시 형태에 있어서, 게이트 전극 홈(7) 및 소스 전극 홈(4)의 저면은, 드리프트 영역(2)의 제1 주면보다도 높아도 낮아도 되며, 제1 주면에 일치하고 있어도 된다. 또한, 소스 전극 홈(4) 내에 있어서의 게이트 배선(10)의 위치는 게이트 전극 홈(7)의 저면보다도 높아도 된다.
또한, 제1 내지 제4 실시 형태에 있어서, 반도체 장치의 일례로서 MOSFET를 설명했지만, 본 발명의 실시 형태에 관한 반도체 장치는, 절연 게이트형 바이폴라 트랜지스터(IGBT)나 사이리스터에도 적용할 수 있는 것은 물론이다.
또한, 제1 내지 제4 실시 형태에 있어서, 「평행」, 「수직」, 「직교」 등의 표현은, 완전한 토폴러지를 의미하는 것은 아니며, 포토리소그래피나 그 외의 프로세스상의 이유에서, 불완전한 토폴러지도 허용하는 것이다.
그 외에, 상기 각 구성을 서로 응용한 구성 등, 본 발명은 여기에서는 기재하지 않은 다양한 실시 형태 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기의 설명으로부터 타당한 특허 청구 범위에 따른 발명 특정 사항에 의해서만 정해지는 것이다.
1: 기판
2: 드리프트 영역
3: 웰 영역
4: 소스 전극 홈
5: 소스 영역
6: 소스 전극
7: 게이트 전극 홈
8: 게이트 절연막
9: 게이트 전극
10: 게이트 배선
11: 실리콘 산화막
12: 드레인 영역
13: 드레인 전극
14: 층간 절연막
15: 소스 배선
16: 드레인 배선

Claims (8)

  1. 기판과,
    상기 기판의 제1 주면에 마련되고, 상기 기판보다도 고불순물 농도의 제1 도전형의 드리프트 영역과,
    상기 드리프트 영역의 상기 제1 주면과 반대측의 제2 주면으로부터, 상기 제2 주면의 수직 방향으로 형성된 소스 전극 홈과,
    상기 소스 전극 홈의 측면에 접하고, 적어도 일부가 상기 드리프트 영역 내에 형성된 제2 도전형의 웰 영역과,
    상기 소스 전극 홈의 측면에 접하고, 상기 웰 영역 내에 형성된 제1 도전형의 소스 영역과,
    상기 소스 영역과 전기적으로 접속된 소스 전극과,
    상기 드리프트 영역, 상기 웰 영역 및 상기 소스 영역과 접하도록, 상기 제2 주면으로부터 상기 수직 방향으로 형성된 게이트 전극 홈과,
    상기 게이트 전극 홈의 표면에 형성된 게이트 절연막과,
    상기 게이트 절연막의 표면에 형성된 게이트 전극과,
    상기 드리프트 영역 내에, 상기 웰 영역으로부터 이격되어 형성된 제1 도전형의 드레인 영역과,
    상기 드레인 영역과 전기적으로 접속된 드레인 전극을 구비하는 반도체 장치에 있어서,
    상기 게이트 전극 홈은, 상기 소스 전극 홈에 접하도록 형성되고,
    상기 소스 전극과 전기적으로 절연되고, 상기 소스 전극 홈 내에 상기 게이트 전극에 접하여 형성된 게이트 배선을 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 소스 전극 홈은, 상기 게이트 전극 홈보다도 깊게 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 게이트 배선은, 절연막을 통해 상기 기판에 접하도록 형성되는 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서, 상기 제2 주면에 형성된 층간 절연막과,
    상기 소스 전극과 전기적으로 접속되는 소스 배선과,
    상기 드레인 전극과 전기적으로 접속되는 드레인 배선을 더 구비하고,
    상기 소스 배선 및 상기 드레인 배선은, 상기 층간 절연막의 상기 제2 주면과 반대측이면서 또한 평행인 주면에 형성되는 것을 특징으로 하는 반도체 장치.
  5. 제1항 또는 제2항에 있어서, 상기 기판은, 절연체 또는 반절연체를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제1항 또는 제2항에 있어서, 상기 게이트 전극 및 상기 게이트 배선은, 서로 동일한 재료로 형성되는 것을 특징으로 하는 반도체 장치.
  7. 제1항 또는 제2항에 있어서, 상기 게이트 배선은, 실리콘으로 형성되고, 표면에 형성된 실리콘 산화막에 의해 상기 소스 전극과 전기적으로 절연되는 것을 특징으로 하는 반도체 장치.
  8. 제1항 또는 제2항에 있어서, 상기 드리프트 영역은, 와이드 밴드 갭 반도체를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020197003462A 2016-08-10 2016-08-10 반도체 장치 KR101988202B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/073525 WO2018029796A1 (ja) 2016-08-10 2016-08-10 半導体装置

Publications (2)

Publication Number Publication Date
KR20190025988A KR20190025988A (ko) 2019-03-12
KR101988202B1 true KR101988202B1 (ko) 2019-06-11

Family

ID=61161949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197003462A KR101988202B1 (ko) 2016-08-10 2016-08-10 반도체 장치

Country Status (11)

Country Link
US (1) US10937874B2 (ko)
EP (1) EP3499549B1 (ko)
JP (1) JP6620889B2 (ko)
KR (1) KR101988202B1 (ko)
CN (1) CN109564876B (ko)
BR (1) BR112019002551B1 (ko)
CA (1) CA3033462C (ko)
MX (1) MX2019001527A (ko)
MY (1) MY183245A (ko)
RU (1) RU2705761C1 (ko)
WO (1) WO2018029796A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504308B (zh) * 2019-08-29 2021-03-30 电子科技大学 一种高速低损耗的多槽栅高压功率器件
EP4243084A4 (en) 2020-11-09 2024-02-21 Nissan Motor Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008226A2 (en) 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Cellular trench-gate field-effect transistors

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271637A (ja) * 1989-04-13 1990-11-06 Oki Electric Ind Co Ltd 薄膜トランジスタアレイの製造方法
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JP3303601B2 (ja) * 1995-05-19 2002-07-22 日産自動車株式会社 溝型半導体装置
US5869875A (en) 1997-06-10 1999-02-09 Spectrian Lateral diffused MOS transistor with trench source contact
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
JP2002270840A (ja) * 2001-03-09 2002-09-20 Toshiba Corp パワーｍｏｓｆｅｔ
JP4590884B2 (ja) * 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
DE102004029435B4 (de) * 2004-06-18 2017-02-16 Infineon Technologies Ag Feldplattentrenchtransistor
JP2006093430A (ja) * 2004-09-24 2006-04-06 Nec Electronics Corp 半導体装置
JP4961686B2 (ja) * 2005-06-03 2012-06-27 株式会社デンソー 半導体装置
JP5225546B2 (ja) * 2005-12-27 2013-07-03 株式会社豊田中央研究所 半導体装置
JP5303839B2 (ja) * 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
US8159024B2 (en) * 2007-04-20 2012-04-17 Rensselaer Polytechnic Institute High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance
US8129779B2 (en) * 2007-09-03 2012-03-06 Rohm Co., Ltd. Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
US8384152B2 (en) * 2007-09-20 2013-02-26 Rohm Co., Ltd. Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
JP2009081397A (ja) * 2007-09-27 2009-04-16 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2009146994A (ja) * 2007-12-12 2009-07-02 Toyota Industries Corp トレンチゲート型半導体装置
JP2010016221A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 双方向スイッチ、及び半導体装置
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8546893B2 (en) * 2010-01-12 2013-10-01 Mohamed N. Darwish Devices, components and methods combining trench field plates with immobile electrostatic charge
JP2011171420A (ja) * 2010-02-17 2011-09-01 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
TWI426568B (zh) * 2010-03-29 2014-02-11 Sinopower Semiconductor Inc 半導體功率元件與其製作方法
JP5565461B2 (ja) * 2010-04-28 2014-08-06 日産自動車株式会社 半導体装置
JP5775268B2 (ja) * 2010-06-09 2015-09-09 ローム株式会社 半導体装置およびその製造方法
JP2012059931A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
US9184286B2 (en) * 2011-02-02 2015-11-10 Rohm Co., Ltd. Semiconductor device having a breakdown voltage holding region
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012182212A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2012204563A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
KR101473141B1 (ko) * 2011-04-19 2014-12-15 닛산 지도우샤 가부시키가이샤 반도체 장치 및 그 제조 방법
EP2732471B8 (en) * 2011-07-14 2019-10-09 ABB Schweiz AG Insulated gate bipolar transistor and method of production thereof
TWI430449B (zh) * 2011-09-29 2014-03-11 Anpec Electronics Corp 橫向堆疊式超級接面功率半導體元件
JP5644793B2 (ja) 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP2013258333A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 電力用半導体装置
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6061181B2 (ja) * 2012-08-20 2017-01-18 ローム株式会社 半導体装置
JP2015233025A (ja) * 2012-10-02 2015-12-24 シャープ株式会社 電界効果トランジスタおよびその製造方法
WO2014086479A1 (en) * 2012-12-03 2014-06-12 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
KR101920717B1 (ko) * 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
JP5834179B2 (ja) * 2013-04-16 2015-12-16 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置の製造方法
US9490328B2 (en) * 2013-06-26 2016-11-08 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method of the same
JP6004109B2 (ja) * 2013-07-19 2016-10-05 日産自動車株式会社 半導体装置及びその製造方法
US9401399B2 (en) * 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
CN104969356B (zh) * 2014-01-31 2019-10-08 瑞萨电子株式会社 半导体器件
JP6320545B2 (ja) * 2014-09-26 2018-05-09 三菱電機株式会社 半導体装置
DE102014116773A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Ag Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle
US9768284B2 (en) * 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure
JP6914190B2 (ja) * 2015-04-27 2021-08-04 ローム株式会社 半導体装置および半導体装置の製造方法
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
US9530882B1 (en) * 2015-11-17 2016-12-27 Force Mos Technology Co., Ltd Trench MOSFET with shielded gate and diffused drift region
US9673318B1 (en) * 2016-01-13 2017-06-06 Infineon Technologies Americas Corp. Semiconductor device including a gate trench having a gate electrode located above a buried electrode
DE102016102493B3 (de) * 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
JP6651894B2 (ja) * 2016-02-23 2020-02-19 株式会社デンソー 化合物半導体装置およびその製造方法
MY193292A (en) * 2016-05-30 2022-10-03 Nissan Motor Semiconductor device
TWI567979B (zh) * 2016-06-22 2017-01-21 Sinopower Semiconductor Inc 溝槽式功率半導體元件
US10446545B2 (en) * 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
CN109119477B (zh) * 2018-08-28 2021-11-05 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008226A2 (en) 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Cellular trench-gate field-effect transistors

Also Published As

Publication number Publication date
CA3033462C (en) 2020-09-01
US20200381522A1 (en) 2020-12-03
US10937874B2 (en) 2021-03-02
EP3499549A4 (en) 2019-08-07
JP6620889B2 (ja) 2019-12-18
BR112019002551A2 (pt) 2019-05-21
MX2019001527A (es) 2019-07-04
JPWO2018029796A1 (ja) 2019-06-06
BR112019002551B1 (pt) 2023-01-17
EP3499549B1 (en) 2020-03-18
CA3033462A1 (en) 2018-02-15
MY183245A (en) 2021-02-18
EP3499549A1 (en) 2019-06-19
CN109564876A (zh) 2019-04-02
RU2705761C1 (ru) 2019-11-11
CN109564876B (zh) 2020-02-21
WO2018029796A1 (ja) 2018-02-15
KR20190025988A (ko) 2019-03-12

Similar Documents

Publication Publication Date Title
CN106796955B (zh) 半导体装置
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
US20200020775A1 (en) Semiconductor device and manufacturing method of the same
JP7073872B2 (ja) スイッチング素子とその製造方法
CN105556647B (zh) 半导体装置及其制造方法
WO2012131768A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
US20190035927A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101988202B1 (ko) 반도체 장치
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
CA3025767C (en) Semiconductor device
US10103259B2 (en) Method of manufacturing a wide bandgap vertical-type MOSFET
US11366022B2 (en) Semiconductor device having a temperature sensor
CN115136322A (zh) 具有饱和接触部的mosfet和用于形成具有饱和接触部的mosfet的方法
JP2022073551A (ja) 半導体装置およびその製造方法
JP2022159941A (ja) 半導体装置
CN112510092A (zh) 半导体装置
CN113330578A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20190201

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
A302 Request for accelerated examination
PA0302 Request for accelerated examination

Patent event date: 20190408

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190508

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190604

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220415

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240527

Start annual number: 6

End annual number: 6