CN110504308B - 一种高速低损耗的多槽栅高压功率器件 - Google Patents
一种高速低损耗的多槽栅高压功率器件 Download PDFInfo
- Publication number
- CN110504308B CN110504308B CN201910805724.6A CN201910805724A CN110504308B CN 110504308 B CN110504308 B CN 110504308B CN 201910805724 A CN201910805724 A CN 201910805724A CN 110504308 B CN110504308 B CN 110504308B
- Authority
- CN
- China
- Prior art keywords
- collector
- region
- groove
- gate
- groove grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000000903 blocking effect Effects 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 5
- 238000000605 extraction Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Thyristors (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种高速低损耗的多槽栅高压功率器件。相对与传统结构，本发明在发射极端与集电极端均引入多个槽栅结构。正向导通时，集电极端槽栅侧壁沟道关断，N+集电区与N型缓冲层连通路径被阻断，因而可消除电压折回效应。发射极端槽栅结构不仅增加沟道密度以降低沟道区电阻，而且阻挡槽栅和载流子存储层可有效提高漂移区载流子浓度，因此新器件可获得更低的正向导通压降。关断过程中，随着集电极电压升高，集电极端槽栅侧壁沟道开启，使N+集电区与N型缓冲层连通而形成电子快速抽取路径，加速器件关断以降低关断损耗。因此，本发明具有更小的正向导通压降和关断损耗，而且没有电压折回效应。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种多槽栅SOI LIGBT(LateralInsulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。
背景技术
绝缘栅双极型晶体管(IGBT)是压控型双极导电器件，兼具了MOS栅控器件输入阻抗高、驱动电路简单、驱动功耗小和双极型器件电流密度大、导通压降低的优势，是中高功率领域内核心电子元器件之一，广泛应用于轨道交通、智能电网、航空航天、电动汽车、家用电器与新能源装备等领域。由于SOI技术具有泄漏电流小、易隔离、寄生效应小等优势，SOILIGBT是单片功率集成芯片的核心元器件。
LIGBT器件是双极型器件，导通时漂移区内存在电导调制效应而储存的高浓度的载流子，有利降低器件正向导通压降(On-state voltage drop,Von)，但也导致器件关断过程拖尾电流较长、关断速度变慢和关断损耗(Turning off loss,Eoff)变大。同时，空穴电流经过N+阴极区下方被P+阴极区收集时容易触发寄生的晶闸管，使器件发生闩锁效应(Latchup effect)，缩小器件的安全工作区(Safe operating area，SOA)。因此，IGBT的安全工作区SOA-正向导通压降Von-关断损耗Eoff之间的矛盾关系，一直是业界研发的重要课题。
为降低LIGBT器件正向导通压降Von，文献Jing Zhu,Long Zhang,Weifeng Sun,etal.Further Study of the U-Shaped Channel SOI-LIGBT with Enhanced CurrentDensity for High-Voltage Monolithic ICs,IEEE TRANSACTIONS ON ELECTRONDEVICES,VOL.63,NO.3,MARCH 2016中采用折叠平面栅结构，增大器件沟道密度以降低Von；但折叠栅的尺寸与漂移区长度几乎相当，故器件面积利用率不高，而且平面栅结构中空穴电流肯定会流经N+发射极区下方，故其抗闩锁能力有限。为降低LIGBT器件关断损耗Eoff，短路阳极(Shorted Anode，SA)LIGBT在集电极端引入N+集电区，在关断过程中提供了电子的快速抽取通道以加速器件关断而降低Eoff，但是这也导致器件导通状态下存在snapback效应，致使器件不易并联使用、可靠性降低。为消除snapback效应，文献Long Zhang，JingZhu，Weifeng Sun，et al.A High Current Density SOI-LIGBT with SegmentedTrenches in the Anode Region for Suppressing Negative Differential ResistanceRegime,IEEE ISPSD,2015中P+集电区和N+集电区之间引入分段介质隔离槽，通过缩小介质隔离槽间距以压缩电子电流路径，从而增大分布电阻以消除snapback效应；槽间距必须足够小才能消除snapback，但对应N+集电极区关断过程中抽取电子的效率也会降低，而且深槽制作会增加工艺难度和成本。
发明内容
本发明的目的，就是针对上述问题，提出一种多槽栅SOI LIGBT。
本发明的技术方案是：一种多槽栅SOI LIGBT，包括自下而上的衬底层1、绝缘介质层2和N型漂移区3；所述N型漂移区3一端包括发射极结构和发射极槽结构，另一端包括集电极结构和集电极槽结构。
所述的发射极结构包括P阱区51、P+体接触区61、N+发射区71；所述P+体接触区61和所述N+发射区71位于所述P阱区51上部，所述P+体接触区61和N+发射区71的共同引出端为发射极；所述集电极结构包括N型缓冲层42、P阱区52、P+集电区62、N+集电区72和P阱区52的体接触P+区63，所述的N型缓冲层42位于所述的N型漂移区3上部，所述的P阱区52位于所述的N型缓冲层42上部，所述的P+集电区62、体接触P+区63与N+集电区72位于所述的P阱区52上部，所述的体接触P+区63与N+集电区72接触，所述的P+集电区62、体接触P+区63与N+集电区72的共同引出端为集电极。
其特征包括：所述的发射极槽结构包括控制槽栅和阻挡槽栅，所述控制槽栅由槽栅介质层81和槽栅多晶硅层82组成，所述控制槽栅两侧面从表面到体内的垂直方向依次与N+发射区71、P阱区51、N型存储层41接触，所述的槽栅多晶硅层82引出端为栅极；所述控制槽栅通过间断或互连方式形成密集的沟道。所述的阻挡槽栅由槽栅介质层83和槽栅多晶硅层84组成，所述的阻挡槽栅位于控制槽栅靠近集电极结构一侧，其从表面垂直穿过所述的P阱区51并与所述的N型存储层41接触，其靠近所述的控制槽栅一侧与所述P+体接触区61接触，所述的槽栅多晶硅层84的引出端与发射极短接。所述的集电极槽结构包括集电极阻挡槽栅和集电极槽栅，所述集电极阻挡槽栅位于靠近器件发射极一侧；所述集电极阻挡槽栅由槽介质层91和槽栅多晶硅层92组成，其从表面垂直穿过所述的P阱区52并与N型缓冲层42接触，其靠近发射极一侧与所述的P+集电区62接触，远离发射极一侧与所述的N+集电区72接触，所述的槽栅多晶硅层92的引出端与集电极短。所述的集电极槽栅由槽介质层93和槽栅多晶硅层94组成，其两侧面从表面到体内的垂直方向依次与N+集电区72、P阱区52、N型缓冲层42接触，集电极槽栅由位于间断分布的N+集电区72中部向下延伸至N型缓冲层42中，所述的槽栅多晶硅层94引出端与集电极短；所述集电极槽栅通过间断或互连方式形成密集的沟道。
进一步的，所述的槽栅结构下方具有P型埋层53。
进一步的，所述半导体材料包括但不限于Si、SiC、SiGe、GaAs或GaN。
本发明的有益效果为，相对于传统LIGBT结构，本发明导通时不仅有效消除snapback现象，还增强器件发射极端载流子注入效率与抗闩锁能力，新结构具有更快的关断速度与更低的关断损耗。
附图说明
图1、图2、图3、图4、图5为实施例1的结构示意图；
图6为实施例2的结构示意图；
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
如图1所示，本例的具有多槽栅SOI LIGBT，包括自下而上的衬底层1、绝缘介质层2和N型漂移区3；所述N型漂移区3一端包括发射极结构和发射极槽结构，另一端包括集电极结构和集电极槽结构。
所述的发射极结构包括P阱区51、P+体接触区61、N+发射区71；所述P+体接触区61和所述N+发射区71位于所述P阱区51上部，所述P+体接触区61和N+发射区71的共同引出端为发射极；所述集电极结构包括N型缓冲层42、P阱区52、P+集电区62、N+集电区72和P阱区52的体接触P+区63，所述的N型缓冲层42位于所述的N型漂移区3上部，所述的P阱区52位于所述的N型缓冲层42上部，所述的P+集电区62、体接触P+区63与N+集电区72位于所述的P阱区52上部，所述的体接触P+区63与N+集电区72接触，所述的P+集电区62、体接触P+区63与N+集电区72的共同引出端为集电极；
所述的发射极槽结构包括控制槽栅和阻挡槽栅，所述控制槽栅由槽栅介质层81和槽栅多晶硅层82组成，所述控制槽栅两侧面从表面到体内的垂直方向依次与N+发射区71、P阱区51、N型存储层41接触，所述的槽栅多晶硅层82引出端为栅极。所述的阻挡槽栅由槽栅介质层83和槽栅多晶硅层84组成，所述的阻挡槽栅位于控制槽栅靠近集电极结构一侧，其从表面垂直穿过所述的P阱区51并与所述的N型存储层41接触，其靠近所述的控制槽栅一侧与所述P+体接触区61接触，所述的槽栅多晶硅层84的引出端与发射极短接。所述的集电极槽结构包括集电极阻挡槽栅和集电极槽栅，所述集电极阻挡槽栅位于靠近器件发射极一侧；所述集电极阻挡槽栅由槽介质层91和槽栅多晶硅层92组成，其从表面垂直穿过所述的P阱区52并与N型缓冲层42接触，其靠近发射极一侧与所述的P+集电区62接触，远离发射极一侧与所述的N+集电区72接触，所述的槽栅多晶硅层92的引出端与集电极短。所述的集电极槽栅由槽介质层93和槽栅多晶硅层94组成，其两侧面从表面到体内的垂直方向依次与N+集电区72、P阱区52、N型缓冲层42接触，所述的槽栅多晶硅层94引出端与集电极短。所述发射极端控制槽栅和集电极槽栅此时均是间断分布以增大沟道密度。
本例的工作原理为：
新器件正向导通时，N+集电极区72位于P阱区52上部，而集电极阻挡槽栅与集电极槽栅中槽栅多晶硅层92、94均与集电极短接，对应集电极端的槽栅沟道均关断，使得N+集电极区72与N型缓冲层42的通路被阻断，因此新器件正向导通时消除snapback效应。发射极端阻挡槽栅和控制槽栅起到物理阻挡作用，而槽栅之间的N型存储层41可作为空穴势垒，均能防止空穴通过发射极端P阱区51被P+体接触区61快速抽走，有利于提高漂移区载流子浓度，同时间断式分布的控制槽栅可增大器件沟道密度以降低沟道区电阻，综合作用下器件Von可显著降低。区别于传统平面栅结构LIGBT，新结构发射极端采用槽栅结构，仅有少部分空穴电流流经N+集电极区72下方，因而可大幅提升器件抗闩锁能力。器件关断过程中，随着集电极电压上升，集电极槽栅和集电极阻挡槽栅的侧壁沟道会逐步开启，经N型缓冲层42-槽栅侧壁沟道-N+集电极区72的快速抽取电子路径开启，同时发射极端阻挡槽栅与P+体接触区61接触而形成有空穴旁路，二者均能加速器件关断而降低Eoff。器件关断状态下，集电极槽结构中槽栅多晶硅层92、94均与集电极短接处于高电位，集电极槽结构中槽栅侧壁沟道开启，N+集电极区72与N型缓冲层42等效连通而几乎等电位，使得新器件结构具有类MOS单极击穿模式，降低了P+集电极区62对器件耐压的影响。在工艺制备方面，新器件发射极端与集电极端的槽栅结构可同步制作完成，N型存储层41与N型缓冲层42、P阱区51与P阱区52可分别同步推结完成以降低器件热预算成本。
本发明的有益效果为，相对于传统短路阳极-LIGBT结构，本发明新器件在消除snapback效应前提下，不仅获得更低的导通压降和关断损耗，而且提升了器件抗闩锁能力。
图2、图3分别是具有互连型控制槽栅、互连型集电极槽栅的多槽栅SOI LIGBT新结构，图4是控制槽栅与集电极槽栅结构均为互连型的多槽栅SOI LIGBT新结构，互连型的控制槽栅、集电极槽栅结构可增大沟道密度，以进一步降低器件导通压降、关断损耗。图5是集电极阻挡槽栅与集电极槽栅连为一体的多槽栅SOI LIGBT新结构。
实施例2
如图6所示，本例与实施例1中图1的区别在于，本例中发射极端槽栅结构下方引入P型埋层53。本实施例中器件关断工作机理和实施例1保持一致，区别在于：正向导通时，本例中引入的P型埋层53可辅助耗尽N型存储层41，从而提高N型存储层41优化掺杂浓度并增强载流子存储效果，因此本例中器件漂移区内载流子浓度更高，导通压降可进一步降低；同时，阻断状态下，P型埋层53亦可降低发射极端槽结构底部的电场尖峰，提高器件的可靠性。因此，与实施例1相比，本例中新器件能获得更低正向导通压降，并提高发射极端槽结构的可靠性。
Claims (2)
1.一种高速低损耗的多槽栅高压功率器件，包括自下而上的衬底层(1)、绝缘介质层(2)和N型漂移区(3)；所述N型漂移区(3)表面的一端为发射极结构和发射极槽结构，另一端为集电极结构和集电极槽结构；以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为x轴方向、器件垂直方向为y轴方向、器件纵向方向即第三维方向为z轴方向；
所述的发射极结构包括第一P阱区(51)、P+体接触区(61)、N+发射区(71)；所述P+体接触区(61)和所述N+发射区(71)位于所述第一P阱区(51)上部，所述P+体接触区(61)和N+发射区(71)的共同引出端为发射极；沿z轴方向，N+发射区(71)呈间断分布；所述集电极结构包括N型缓冲层(42)、第二P阱区(52)、P+集电区(62)、N+集电区(72)和第二P阱区(52)的体接触P+区(63)，所述的N型缓冲层(42)位于所述的N型漂移区(3)上部，所述的第二P阱区(52)位于所述的N型缓冲层(42)上部，所述的P+集电区(62)、体接触P+区(63)与N+集电区(72)位于第二P阱区(52)上部，所述的N+集电区(72)分别与体接触P+区(63)和P+集电区(62)接触且体P+集电区(62)位于靠近发射极结构的一侧，所述的P+集电区(62)、体接触P+区(63)与N+集电区(72)的共同引出端为集电极；
其特征包括：
所述的发射极槽结构包括控制槽栅和阻挡槽栅，所述控制槽栅由第一槽栅介质层(81)和位于第一槽栅介质层(81)中的第一槽栅多晶硅层(82)组成，所述控制槽栅沿N+发射区(71)中部向下延伸至N型漂移区(3)中，每个控制槽栅对应一段N+发射区(71)，所述的第一槽栅多晶硅层(82)引出端为栅极；所述的阻挡槽栅由第二槽栅介质层(83)和位于第二槽栅介质层(83)中的第二槽栅多晶硅层(84)组成，所述的阻挡槽栅位于P+体接触区(61)靠近集电极结构一侧，阻挡槽栅沿器件表面垂直贯穿第一P阱区(51)并后延伸至N型漂移区(3)中，所述的第二槽栅多晶硅层(84)的引出端与发射极短接；位于阻挡槽栅远离集电极结构一侧的第一P阱区(51)底部，还具有N型存储层(41)，沿x轴方向，N型存储层(41)被控制槽栅隔离分开；
所述的集电极槽结构包括集电极阻挡槽栅和集电极槽栅；所述集电极阻挡槽栅由第一槽介质层(91)和位于第一槽介质层(91)中的第三槽栅多晶硅层(92)组成；所述N+集电区(72)由沿z轴方向贯穿器件并位于体接触P+区(63)和P+集电区(62)之间的部分，和沿z轴方向呈间断分布并位于体接触P+区(63)中的部分组成；沿z轴方向，集电极阻挡槽栅将P+集电区(62)和N+集电区(72)隔离，还向下延伸至N型缓冲层(42)中，所述的第三槽栅多晶硅层(92)的引出端与集电极短；所述的集电极槽栅由第二槽介质层(93)和位于第二槽介质层(93)中的第四槽栅多晶硅层(94)组成，集电极槽栅由位于间断分布的N+集电区(72)中部向下延伸至N型缓冲层(42)中，每个集电极槽栅对应一段N+集电区(72)，所述的第四槽栅多晶硅层(94)引出端与集电极短；所述集电极槽栅通过间断或互连方式形成密集的沟道。
2.根据权利要求1所述的一种高速低损耗的多槽栅高压功率器件，其特征在于，所述的发射极槽结构下方具有P型埋层(53)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910805724.6A CN110504308B (zh) | 2019-08-29 | 2019-08-29 | 一种高速低损耗的多槽栅高压功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910805724.6A CN110504308B (zh) | 2019-08-29 | 2019-08-29 | 一种高速低损耗的多槽栅高压功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110504308A CN110504308A (zh) | 2019-11-26 |
| CN110504308B true CN110504308B (zh) | 2021-03-30 |
Family
ID=68590254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910805724.6A Active CN110504308B (zh) | 2019-08-29 | 2019-08-29 | 一种高速低损耗的多槽栅高压功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110504308B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111276537A (zh) * | 2020-02-14 | 2020-06-12 | 电子科技大学 | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 |
| CN111933687B (zh) * | 2020-07-07 | 2023-04-18 | 电子科技大学 | 具有高安全工作区的横向功率器件 |
| CN111834450B (zh) * | 2020-08-31 | 2021-05-14 | 电子科技大学 | 一种集成齐纳二极管的soi ligbt器件 |
| CN111816699B (zh) * | 2020-08-31 | 2021-05-14 | 电子科技大学 | 一种具有自适应性的soi ligbt器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5644793B2 (ja) * | 2012-03-02 | 2014-12-24 | 株式会社デンソー | 半導体装置 |
| CN105977302A (zh) * | 2016-07-06 | 2016-09-28 | 电子科技大学 | 一种具有埋层结构的槽栅型mos |
| MX2019001527A (es) * | 2016-08-10 | 2019-07-04 | Nissan Motor | Dispositivo semiconductor. |
| CN106876455A (zh) * | 2017-02-28 | 2017-06-20 | 电子科技大学 | 一种低关断损耗双槽栅soi‑ligbt器件结构 |
| CN107768436A (zh) * | 2017-10-20 | 2018-03-06 | 电子科技大学 | 一种沟槽栅电荷储存型igbt及其制造方法 |
| CN108389900B (zh) * | 2018-03-19 | 2020-05-26 | 电子科技大学 | 一种槽栅短路阳极soi ligbt |
-
2019
- 2019-08-29 CN CN201910805724.6A patent/CN110504308B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110504308A (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110504308B (zh) | 一种高速低损耗的多槽栅高压功率器件 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107808899B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN110400840B (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN114823886B (zh) | 提升转换效率的沟槽型rc-igbt器件及制备方法 | |
| CN110518058B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN111834449A (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN115425065A (zh) | 一种碳化硅igbt器件及其制造方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN117497579B (zh) | 碳化硅igbt的结构、制造方法及电子设备 | |
| CN110473905B (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| CN107634094A (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN110504305A (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN107785414B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN115832035A (zh) | 一种自适应性高压低损耗功率器件 | |
| CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN212874493U (zh) | 一种平面型的槽栅igbt半导体功率器件 | |
| CN212810309U (zh) | 一种平面型分裂栅的igbt半导体功率器件 | |
| CN115832036A (zh) | 一种自适应性高压低损耗功率器件 | |
| CN110504309B (zh) | 一种高速低功耗高压功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |