[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101270189B1 - 저유전율의 실리콘 코팅제, 제조 방법 및 집적회로에 대한 사용방법 - Google Patents

저유전율의 실리콘 코팅제, 제조 방법 및 집적회로에 대한 사용방법 Download PDF

Info

Publication number
KR101270189B1
KR101270189B1 KR1020087006683A KR20087006683A KR101270189B1 KR 101270189 B1 KR101270189 B1 KR 101270189B1 KR 1020087006683 A KR1020087006683 A KR 1020087006683A KR 20087006683 A KR20087006683 A KR 20087006683A KR 101270189 B1 KR101270189 B1 KR 101270189B1
Authority
KR
South Korea
Prior art keywords
silicone
solvent
iii
oil
film forming
Prior art date
Application number
KR1020087006683A
Other languages
English (en)
Other versions
KR20080067613A (ko
Inventor
이브 지로
까롤 베르젤라티
디디에 튀피니에
뤼도빅 오도니
샤를로뜨 바지르
리즈 트루이에
Original Assignee
로디아 쉬미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로디아 쉬미 filed Critical 로디아 쉬미
Publication of KR20080067613A publication Critical patent/KR20080067613A/ko
Application granted granted Critical
Publication of KR101270189B1 publication Critical patent/KR101270189B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Silicon Polymers (AREA)

Abstract

본 발명은 다음 필수 단계를 포함하는 저유전상수의 실리콘 코팅제의 제조 방법에 관한 것이다:
a) 막 형성 실리콘 조성물을 기판의 표면상에 증착하는 단계, 상기 실리콘 조성물은 (i) 적어도 하나의 가교가능한 막 형성 실리콘 수지, (ii) 적어도 하나의 α,ω-수산화되고, 열 작용하에서 분해될 수 있는 필수적으로 선형 실리콘 오일, 및 (iii) 실리콘 수지(i)가 실리콘 오일(ii)과 양립할 수 있게 하는 적어도 하나의 용매를 포함한다,
b) 상기 용매(iii)를 바람직하게는 가열에 의해 동시 또는 순차적으로 제거하는 단계,
c) 막 형성 실리콘 조성물을 가열에 의해 경화하는 단계.
또한 본 발명은 이 방법에 의해 얻은 실리콘 코팅제 및 전기 절연체로서 이런 실리콘 코팅제를 포함하는 집적 회로에 관한 것이다.
집적 회로, 실리콘 코팅제

Description

저유전율의 실리콘 코팅제, 제조 방법 및 집적회로에 대한 사용방법{Silicone coating of low dielectric constant, preparative process and application to integrated circuits}
본 발명은 배선 재료 분야, 특히 광학 리소그래피에 의한 집적 회로의 제조용 접착 재료 분야에 관한 것이다. 더욱 구체적으로, 본 발명은 저유전상수의 코팅 재료 및 이런 코팅제의 제조 방법에 관한 것이다.
빠르고 소형의 집적 회로에 대한 연구는 감소된 크기의 트랜지스터의 개발을 필요로 한다.
집적 회로의 매우 중요한 구성 소자로서, 배선은 집적 회로 내의 트랜지스터와 다른 미세부품들 사이의 모든 변화와 데이터를 조종한다. 배선은
- 회로에서 전기 신호를 운반하는 알루미늄(Al)으로 만들어진 구세대의 마이크로프로세서의 금속 도전선 또는 전류-운반선, 및
- 금속 도전선을 분리함으로써, 금속 종들의 확산을 제한하여 신호의 안정성에 기여하는 실리카(SiO2)로 구성된 전류-운반선들 사이의 절연층들 사이의 변형의 특정 규칙을 따르는 증착되고 에칭된 층들의 복잡한 어셈블리이다.
Al/SiO2 쌍의 기술적 성능 특징은 주요 기술 장애의 확인에 영향을 미친 180nm 세대의 출현 전까지, 수세기에 걸쳐 칩 및 미세부품들의 소형화 기술의 변화에 완벽하게 대응할 수 있었다.
집적 회로에 삽입되는 트랜지스터들이 소형화되면 될수록, 트랜지스터들 사이의 스위칭 속도는 빨라진다. 다시 말하면, 게이트 딜레이(GD)가 감소한다. 동시에, 전기 배선의 총 길이가 증가하면, 인터커넥트 딜레이(ID)가 증가한다.
Al/SiO2 쌍에서, 180nm 이상의 치수를 갖는 세대, 즉 지난 세대의 경우에, 마이크로프로세서의 속도 이득을 제한하는 것은 스위칭 속도이다. 반대로, 180nm 이하의 치수를 갖는 세대, 즉 가장 최근 세대의 경우에, 배선 속도는 트랜지스터들 사이의 스위칭 속도에 대한 제한 인자가 된다.
이런 현상은 전력 소실, 신호 왜곡 및 라인들 사이의 부분 에너지 전달(크로스토크), 즉 회로의 성능 특성의 전체적 감소의 잠재적 위험을 포함한다.
반도체 분야에서, 관심 대상으로서, 칩의 세대(예를 들어, 180nm)를 나타내는 값은 배선의 위치의 절반, 즉 절연층의 평균 두께 및 결합된 금속 라인의 평균 두께의 합의 절반을 나타낸다.
이런 기술적 장애를 극복하기 위해서, 첫 번째 제안은 금속 도전선(저항 RAl = 3.1Ω.cm)인 알루미늄을 구리(저항 Rcu = 1.7Ω.cm)와 같은 낮은 저항의 금속으로 혁신적으로 교체하는 것으로 구성된다.
두 번째 제안은 전류-전달 선들 사이에 절연층들을 포함하였다. 이 제안은 실리카(상대 유전 상수 KSiO2 = 4.1)를 저유전상수의 재료, 즉, 유전 상수가 미래 세대의 배선의 필요를 위해 3.0 이하이어야 하는 재료로 교체하는 것을 주장하였다. 사실, 회로의 인터커넥트 딜레이는 그 자체가 절연층들의 유전 상수와 관련이 있는 회로의 커패시턴스와 상관관계가 있다.
저유전상수를 갖는 배선 재료를 얻기 위해서, 재료의 밀도를 감소하거나 재료들에 다공성을 부여함으로써 재료들 사이의 화학 결합의 밀도를 낮추는 것이 필수적이다.
여러 다공성 유전 재료들은 이 분야에서 제안되었다. 한편으론 절연층들을 가로질러 금속 종들의 이동의 위험을 피하고, 다른 한편으론 기계적 강도 때문에 필수적으로 밀폐-다공성 재료를 선택한다. 밀폐 공극(closed porosity)을 얻는 여러 방식은 최근에 개발되었다. 다음은 이들 중에 개시되어 있다:
특허 US-B-6,214,748호는 기판상에 박막을 형성하는 방법에 관한 것이다. 이 막은 전기적으로 절연되고, 열적으로 가교가능한 수지 및 혼합물 중 하나가 높은 용융점을 갖는 용매들의 혼합물을 포함하는 용액을 사용함으로써 생산된다. 먼저, 주요 용매는 100 내지 120℃의 온도로 증착물을 통상적으로 건조함으로써 제거된다. 다음으로, 하위 용매는 300℃ 이상의 고온 처리 동안 증발한다. 하위 용매의 휘발은 층의 몸체에 공극을 생산한다.
특허 US-B-6,107,357호는 고온에서 공극을 형성하는 유기 단량체인 실리콘 수지상에 결합제에 의해 접합함으로써 제조되는 조성물로부터 유전 물질을 제조하 는 방법에 관한 것이다. 막을 이 조성물로부터 형성한 후에, 공극-형성제를 분해하기 위해 고온처리를 받게 한다.
특허 US-A-6,022,814호는 열적으로 불안정한 그룹들을 운반하는 실리콘 수지의 혼합물로부터 생성된 다공성 유전 재료에 관한 것이다. 이런 재료의 막은 혼합물의 층을 증착하고 그런 후에 열적으로 불안정한 그룹을 제거하고 공극을 형성하기 위해 가열하여 형성된다.
특허 US-A-5,776,990호는 폴리머 매트릭스의 코폴리머 및 폴리머 매트릭스의 분해점 이하의 온도에서 열적으로 분해가능한 폴리머에 관한 것이다. 상기 코폴리머는 서열화되고, 그래서 상호 분리된 미세면을 형성한다. 열 효과 아래서, 열적으로 분해된 부분은 제거된다.
미국특허출원 US-A-2001/0010840호는 실리콘 수지를 기초로 한 조성물에 관한 것이다. 이 조성물은 실리콘 원자에 결합된 수소 원자들을 가진 전기적으로 절연인 수지 및 대기압 하에서 용융점이 250℃ 이상인 수지의 실리콘 원자에 결합된 수소 원자들과 반응할 수 있는 그룹들을 가진 화합물을 포함한다. 또한 조성물은 용매를 포함한다. 코팅제는 기판상에 조성물의 층을 증착하고 고온으로 가열하거나 고에너지 복사를 받게 함으로써 형성된다. 이것이 수지와 수지의 실리콘에 결합된 수소 원자와 반응할 수 있는 화합물의 가교뿐만 아니라 용매의 증발을 일으킨다.
미국특허출원 US-A-2003/0207595호는 반도체들의 저유전상수의 재료의 제조에 관한 것이다. 이 재료는 실리콘 수지 및 서열화된 코폴리머인 양쪽친매성 "희생" 유기 폴리머의 혼성 혼합물로부터 얻는다. 상기 코폴리머의 한 블럭은 실리콘 수지와 혼합하는 것이고, 코폴리머의 다른 블럭은 혼합하지 않는다. 따라서 코폴리머의 혼합가능한 성분은 실리콘 수지에 의한 상들의 미세 분리를 개시하는 반면, 코폴리머의 다른 성분은 이런 미세분리를 제한할 수 있다. 혼합가능한 상은 원하는 다공성을 생성하기 위해 고온 가열 단계에서 제거된다.
본 발명의 한 목적은 집적 회로 분야에서의 용도를 위한 저유전상수의 코팅제를 제조하는 방법을 제안하는 것이다. "저유전상수"는 상대 유전 상수가 3 이하 또는 3인 재료를 의미하는 것으로 특히 이해된다.
본 발명의 다른 목적은 180nm 세대 및 이후 세대의 반도체의 발전에 적합한 박막 형태의 저유전상수의 코팅제를 제조하는 방법을 제안하는 것이다.
본 발명의 또 다른 목적은 지금까지 공지된 대량 생산 방법에 적용할 수 있는 저유전상수의 코팅제를 제조하는 방법을 제안하는 것이다.
본 발명의 다른 목적은 고온에서 열적으로 안정하고 저유전상수의 코팅제를 제조하는 방법을 제안하는 것이다.
본 발명의 추가 목적은 수행이 쉬운 저유전상수 및 조정된 비용의 코팅제를 제조하는 방법을 제안하는 것이다.
본 발명의 또 다른 목적은 저유전상수의 나노다공성 실리콘 코팅제의 제조 방법, 바람직하게는 공극의 크기가 제어될 수 있는 방법을 제안하는 것이다.
본 발명의 추가 목적은 쉽게 구입할 수 있는 제품들을 사용하는 저유전상수의 실리콘 코팅제를 제조하는 방법을 제안하는 것이다.
본 발명의 또 다른 목적은 집적 회로의 새로운 세대, 특히 180nm 및 더 작은 세대 및 특히 60nm 세대의 개발에 유용한 새로운 배선 재료를 제공하는 것이다.
본 발명의 다른 목적 및 장점은 다음 설명으로부터 더욱 명백해질 것이다.
본 발명자들은 상기한 목적들을 성취할 수 있는 저유전상수의 실리콘 코팅제의 제조를 위한 새로운 방법을 개발하였다. 이 방법은 다음의 필수 단계를 포함한다:
a) 막 형성 실리콘 조성물을 기판의 표면상에 증착하는 단계, 상기 실리콘 조성물은 (i) 적어도 하나의 가교가능한 막 형성 실리콘 수지, (ii) 적어도 하나의 α,ω-수산화되고, 열 작용하에서 분해될 수 있는 필수적으로 선형 실리콘 오일, 및 (iii) 실리콘 수지(i)가 실리콘 오일(ii)과 양립할 수 있게 하는 적어도 하나의 용매를 포함한다,
b) 상기 용매(iii)를 바람직하게는 가열에 의해 동시 또는 순차적으로 제거하는 단계,
c) 막 형성 실리콘 조성물을 가열에 의해 경화하는 단계.
본 발명은 이런 제조 방법에 의해 얻을 수 있는 실리콘 코팅제에 관한 것이고 전기 절연층으로서 실리콘 코팅제를 포함하는 집적 회로에 관한 것이다.
본 발명은 저유전상수의 코팅제의 제조를 위해 (i) 적어도 하나의 가교가능한 막-형성 실리콘 수지, (ii) 적어도 하나의 α,ω-수산화되고, 열 작용하에서 분해될 수 있는 필수적으로 선형 실리콘 오일, 및 (iii) 실리콘 수지(i)가 실리콘 오일(ii)과 양립할 수 있게 하는 적어도 하나의 용매를 포함하는 실리콘 조성물을, 특히 집적 회로에서의 용도에 관한 것이다.
본 발명의 특허 출원의 나머지에서, 실리콘 오일 및 수지는 다양한 실록시 단위체를 나타내는데 사용된 다음 관행적인 표시법에 의해 통상적인 방식으로 기술될 것이다:
Figure 112008019896690-pct00001
이런 단위체에서, R은 포화 또는 불포화 탄화수소 그룹, 선택적으로 이형원자에 의해 치환된 특히 방향족기, 및 특히, 비-탄화수소기의 종류일 수 있다. R의 의미는 설명에서 나타낼 것이다.
통상적으로, 이 표시법에서, 산소 원자들은 두 개의 실리콘 원자 사이에서 공유된다. 통상적으로, 특정 그룹 R은 기호 M, D 또는 T 뒤의 멱지수로 표시함으로써 나타내어진다. 예를 들어, MOH는 그룹 R이 수산기(-OH)인 단위체 M을 나타낸다. 유사하게, DPhe2는 두 개의 그룹 R이 페닐 그룹(-C6H5)(Phe에 대한 축약)인 단위체 D를 나타낸다. TMe는 그룹 R은 메틸기(-CH3)(Me에 대한 축약)인 단위체 T를 나타낸다.
본 발명은 저유전상수의 실리콘 코팅제의 제조를 위한 첫 번째 방법에 관한 것이다. 최초 재료의 유전 상수를 효과적으로 감소시키는 다공성을 성장시키고 동시에 적절한 기계적 특성을 목적을 가지면서, 본 발명자들은 단점으로 생각되어온 일부 실리콘 오일의 특성, 즉 고온에서, 수산화된, 필수적으로 선형인 실리콘 오일이 일반적으로 4 내지 5개 실록시 단위체를 포함하는 고리로 변형하는 특성을 사용하였다.
'필수적으로 선형'은 단위체 T를 2몰% 이하, 바람직하게는 1.5몰% 이하 및 특히 바람직하게는 1몰% 이하로 갖는 실리콘 오일을 의미하는 것으로 이해되어야 한다.
간략하게, 본 방법은 필수적으로 용매에, 바람직하게는 메틸기 및 페닐기를 가진 실리콘 수지 및 실리콘 오일, 바람직하게는 α,ω-수산화된 말단을 가진 폴리다이메틸실록산(PDMS)을 용매화하는 단계를 포함한다. 이 막 형성 실리콘 조성물은 스핀 코팅으로 자체로 공지된 기술에 의해 기판상에 증착되고 그런 후에 용매는 열 작용하에서 제거된다. 이 건조 단계(소성) 동안, 실리콘 수지 상과 실리콘 오일 상의 분리(demixing)가 관찰된다. 이런 분리는 아마도 수지의 겔화 및 그런 후에 가교에 의해 제한된다. 마지막으로, 코팅제는 매우 높은 온도에서 처리된다(경화). 이 처리는 막이 실리콘 수지의 잔여 -OH 기의 응축에 의한 가교가 일어나게 한다. 또한, 공극은 '희생' 실리콘 오일의 열적 분해에 의해 층의 내부에 발생한다. 실리콘 오일은 필수적으로 선형 구조로부터 거의 연속적으로 휘발성 고리 구조로 변한다. 증발시에, 이런 고리 화합물들은 실리콘 수지의 막의 부피에 걸쳐 분포된 공극을 만든다.
가교가능한 막-형성 수지(들)(각각이 사용될 것임)는 (R)3SiCl, (R)2SiCl2, (R)SiCl3 및 SiCl4를 포함하는 그룹으로부터 선택된 클로로실란의 공동-가수분해 및 공동-응축에 의해 제조된 오가노실리콘 수지이다. 이런 수지들은 상업적으로 이용가능한 주지된 가지 달린 오가노폴리실록산 올리고머 또는 폴리머들이다. 이들의 구조는 상기한 M, D, T 및 Q로부터 선택되고, 적어도 하나의 단위체 T 또는 하나의 단위체 Q를 포함하는 적어도 두 개의 다른 실록시 단위체를 포함한다. 라디칼 R은 수지들이 실리콘 원자당 0.8 내지 1.8 라디칼을 함유하는 방식으로 분포된다.
라디칼 R은 서로 동일하거나 다르다. 라디칼은 선형 또는 가지형 C1 내지 C6 알킬 라디칼, 선형 또는 가지형 C2 내지 C4 알켄일 라디칼 및 C6 내지 C10 아릴 및 아르알킬 라디칼로부터 선택되고, 선택적으로 할로겐화(바람직하게는 플루오르화)된다. 더 구체적으로 언급될 수 있는 알킬 라디칼 R은 메틸, 에틸, 아이소프로필, t-뷰틸 및 n-헥실 라디칼 및 3,3,3-트라이플루오로프로필 라디칼이고; 더 구체적으로 언급될 수 있는 알켄일 라디칼은 바이닐, 알릴, 프로펜일, 부텐일 및 부타다이엔일 라디칼이고; 더 구체적으로 언급될 수 있는 아릴 및 아르알킬 라디칼은 페닐, 벤질, 스티릴, 펜에틸, 쿠멘일, 메이시틸, 톨일 및 자일릴 라디칼이다. 어떤 경우이던, 분자당 적어도 하나의 라디칼 R은 아릴 또는 아르알킬 라디칼, 바람직하게는 페닐 또는 벤질 라디칼이다.
게다가, 이런 수지들은 완전히 응축되지 않는다: 이런 수지들은 여전히 실리콘 원자당 0.001 내지 1.5 수산기(-OH) 및/또는 알콕시기 -OR1를 가진다. 라디칼 R1은 서로 동일하거나 다르며, 선형 또는 가지형 C1 내지 C6 알킬 라디칼로부터 선택되고 알킬 라디칼 R과 동일한 방식으로 정의된다. 바람직하게는, 알콕시기 -OR1은 메톡시, 에톡시, 뷰톡시, 아이소프로폭시, 아이소뷰톡시, sec-뷰톡시 및 tert-뷰톡시기 및 이의 혼합물로부터 선택된다.
언급할 수 있는 가지형 오가노폴리실록산 올리고머 또는 폴리머의 예들은 수지 MQ, 수지 MDQ, 수지 TD, 수지 MDT 및 수지 MDTQ이다. OH 및/또는 OR1기는 단위체 M, D 및/또는 T에 의해 운반될 수 있다. OH 및/또는 OR1기의 중량비는 수지의 중량을 기초로 0.2 내지 10%이다.
메틸 라디칼은 알킬 라디칼 R로서 특히 더 바람직하다. 페닐 라디칼은 아릴 라디칼 R로서 특히 더 바람직하다. 메틸 또는 에틸 라디칼은 알킬 라디칼 R1으로서 특히 더 바람직하다.
한 바람직한 변형에서, 분자당 라디칼 R의 적어도 하나는 페닐 라디칼이다. 바람직하게는, 페닐 라디칼은 단위체 D(단위체 DPhe) 및/또는 단위체 T(TPhe)에 의해 운반된다. 따라서, 본 발명에 따른, 실리콘 수지는 (i) 단위체 DPhe, T 및 TPhe중 적어도 두 개를 함유하는 것이 유리하다. 실리콘 수지는 (i) 단위체 DPhe2를 함유할 수 있다.
다른 특징에 따라, 실리콘 수지는 (i)는 적어도 3개의 수산기(-OH) 및/또는 OR1기, 바람직하게는 적어도 3개의 수산기(-OH)를 포함하고, 이들의 각각은 실리콘 원자에 결합된다. 유리하게는, 실리콘 수지에서 수산기(-OH)의 중량비는 (i) 2%이하이다.
실리콘 오일(ii)에 관한 한, 실리콘 오일은 α,ω-수산화되고, 필수적으로 선형인 폴리다이오가노실론산 오일이 바람직하다. 유리하게는, n은 1 내지 20까지 변하는 일반식 MOH-(DMe2)n-MOH의 선형 폴리다이메틸실록산 오일이다.
상기한 대로, 실리콘 오일은 단위체 T, 특히 TMe의 바람직하게는 2몰%를 포함할 수 있다.
실리콘 오일(ii)은 일반적으로 3 내지 10개 다이알킬실록시 단위체 D 및 가장 빈번하게는 4, 5 또는 6개 단위체 D를 함유하는 고리 화합물을 형성하도록 고온에서 분해할 수 있다. 이런 변형은 150 내지 160℃의 온도로부터 발생한다.
막-형성 실리콘 조성물의 세 번째 필수 성분은 실리콘 수지(i)에 실리콘 오일(ii)과 양립할 수 있게 하는 용매(iii) 또는 용매들의 혼합물이다. 상기 용매는 바람직하게는 유기 용매이다. 용매의 특성은, 용매가 후자와 반응하지 않고 실리콘 수지(i)와 실리콘 오일(ii)의 혼합을 선호한다면, 임의의 특정한 제한에 영향을 받지 않는다. 언급할 수 있는 용매들의 예는 톨루엔 또는 자일렌과 같은 방향족 용매; 헥세인, 헵테인 또는 옥테인과 같은 지방족 용매; 케톤 용매; 및 에스터이다. 방향족 용매들이 바람직하다.
실리콘 조성물은 바람직하게는 실리콘 오일의 중량부 당 실리콘 수지의 4 내지 9 중량부, 즉 4/1 내지 9/1의 중량비(i)/(ii)를 포함한다.
제조 방법은 더욱 상세하게 기술될 것이고, 특히 고려된 열 순환으로 고려된다. 먼저, 상기한 대로, 막-형성 실리콘 조성물의 층은 기판, 예를 들어, 실리카 웨이퍼의 표면상에 증착된다. 증착 기술은 그 자체로 공지된, 즉 스핀 코팅이다.
그런 후에 용매(iii)를 제거하고, 가장 간단한 방법은 열의 작용하에서 용매를 증발하기 위해 실리콘 조성물의 증착물을 가열하는 것으로 구성된다. 유리하게는, 용매(iii)의 제거를 위한 이 단계는 진공하에서, 바람직하게는 용매의 증발점 이상이고 선택적으로 실리콘 오일(ii)의 분해점 이하의 온도(Tb)(소성 온도)에서 수행된다. 건조 단계로 생각될 수 있는 이런 용매 제거 단계의 진행에서, 실리콘 수지 상(i)과 실리콘 오일 상(ii)의 분리는 조성물의 겔화와 동시에 관찰될 수 있다. 온도(Tb)는 용매(iii)의 증발점에 의존하고 이의 값은 일반적으로 100℃부터 160℃로 변한다.
다음 단계 동안, 고온 처리(경화)는, 한편으론 용매의 흔적을 제거하기 위해 다른 한편으론 막-형성 실리콘 조성물의 경화를 위해 실리콘 조성물의 층상에 수행된다. 이런 경화 동안, 실리콘 수지는 잔여 -OH 및/또는 -OR1기의 제거에 의해 응축된다. 또한, 실리콘 오일(ii)은 열 변형을 겪는다: 실리콘 오일은 3 내지 10개 다이알킬실록시 단위체를 함유하는 사이클로다이알킬실록산 타입의 고리 화합물을 형성하기 위해 분해된다. 이런 단위체들은 일반적으로 160℃으로부터 증발된다. 조성물이 이전 소성 단계 동안 겔화를 겪는 것을 고려하고 실리콘 조성물의 층의 가교에 의해, 고리 화합물들의 증발은 가교된 조성물의 주부를 통해 분포된 공극들의 집합으로 바뀐다.
유리하게는, 막-형성 실리콘 조성물의 경화는 실리콘 오일(ii)의 분해점 이상인 온도(Tc)로 가열함으로써 수행된다. 온도(Tc)는 300℃ 또는 그 이상이고 바람직하게는 350℃ 또는 그 이상이다. 상기 온도는 기판 및 실리콘 수지의 열 분해점이하, 즉 온도(Tc)는 500℃ 또는 그 이하 및 바람직하게는 400℃ 또는 그 이하이다.
제조 방법의 다른 변형에서, 상기에 언급된 두 단계(소성 및 경화)는 실리콘 오일(ii)의 분해점 및 용매(iii)의 증발점 이상의 온도(Tc)에서 기판의 표면상에 증착된 막-형성 실리콘 조성물의 직접 가열에 의해 동시에 수행된다. 이런 플래쉬 처리는 매우 빠르고 훨씬 정교한 공극을 만든다.
상기한 두 변형에서, 가열 단계(들)는 전자기 복사, 예를 들어 고주파 복사 또는 마이크로파 복사에 의해 수행되는 것이 바람직하다. 이런 형태의 가열 방법은 당업계에 공지되어 있고 이들의 가치는 단위체 부피당 높은 전력 밀도를 가진 에너지의 직접 전달을 허용한다는 사실에 있다.
두 번째 특징에 따라, 본 발명은 본 발명에 따른 방법을 수행함으로써 얻을 수 있는 실리콘 코팅제에 관한 것이다. 본 발명을 설명하는 실시예들에서 도시된 대로, 이런 실리콘 코팅제는 3.00 또는 그 이하인 상대 유전 상수(K)를 가진다. K는 바람직하게는 2.85 또는 그 이하이고 특히 바람직하게는 2.65 또는 그 이하이다. 이런 재료들은 집적 회로의 제조를 위한 배선 재료로서 특히 가치가 있다.
또한, 상기한 대로 3200nm 또는 그 이하, 바람직하게는 2000nm 또는 그 이하, 500nm 또는 150nm 두께를 가진 코팅제를 생산하기 위해서 실리콘 조성물을 사용하는 것도 전적으로 가능하다.
본 발명의 다른 특징에 따라, 본 발명에 따른 방법을 수행함으로써 얻은 실리콘 코팅제는 약 250nm, 바람직하게는 250nm 이하의 중앙 지름을 가진 공극들을 포함한다. 특히 바람직하게는, 중앙 공극 지름은 50nm 내지 180nm이다.
또한 본 발명은 전기 절연체로서 상기한 실리콘 코팅제를 포함하는 집적 회로에 관한 것이다. 집적 회로들의 제조는 광범위하게 인용된다. 하나를 언급하면, 광 리소그래피의 기술이 특히 바람직하다.
본 발명에 따른 제조 방법 및 이를 통해 얻은 실리콘 코팅제는 본 발명의 범위를 제한하지 않는, 아래 실시예에 의해 예시될 것이다.
스핀 코팅 기술에 의한 증착
증착물을 위한 기판(24 x 32 mm 커버 슬립)을 구성하는 유리판들을 아세톤과 메탄올로 탈지한다. 그런 후에 최종 코팅제의 커패시턴스(K)의 후속 측정이 가능하도록 금속화되어야 한다(금속화 시간(metallization time): 6분). 스핀 코터에서의 처리를 위해 적합하게 되도록, 유리 슬라이드를 지름 50nm의 금속 디스크에 접착하고, 도전 표면과 절연 표면 사이의 전기 접촉부는 은 래커의 매우 얇은 증착물에 의해 제공한다.
몇 방울의 실리콘 조성물을 스핀 코터 내부의 디스크 상에 위치된 커버 슬립 상에 증착한다. 스핀 코터를 20초 동안 점차적으로 2000rpm의 속도로 만들고 30초 동안 5000rpm의 일정한 속도까지 증가시킨다. 10개 샘플의 평균은 얻어진 특징과 측정 통계가 충분하게 처리할 수 있고 신뢰할 수 있도록 하기 위해(유전 상수의 측정 값에 대해 관찰된 ±0.10의 편차) 이런 방식으로 생산된다.
코팅제의 평균 두께의 측정
주사 현미경 기술은 연구된 샘플이 적절하게 준비된다는 조건으로 코팅제의 두께를 측정할 수 있다(유리 슬라이드를 절개하고, 슬라이드를 부순 후에 관찰한다).
코팅제의 커패시턴스 및 유전 상수의 평가
코팅제의 커패시턴스는 지름 5mm의 기준 전극을 가진 에질런트 16451B 유전 측정 셀을 사용하여 측정한다. 이런 측정은 50 Hz 내지 1MHz 주파수 스캔(1MHz는 배선 재료의 제조사들의 시방서 상의 주파수이다) 하에서 이루어진다. 만일 코팅제의 두께가 공지되면, 유전 상수(K)는 증착물의 커패시턴스의 값으로부터 매우 쉽게 유추된다:
Figure 112008019896690-pct00002
여기서 e = 코팅제의 두께(m)
C = 커패시턴스(패럿)
A = 전극의 면적(m2)
ε0 = 공기의 유전율(ε0 = 8854ㆍ10-12 패럿/m)
통상적으로, 실시예에서, 단위체 M, D 및 T의 하나 이상의 그룹 R의 특질이 명확하지 않은 경우, 성질이 명확하지 않은 그룹 R은 메틸기이다.
A/그대로 증착되어 내부 공극을 만들지 않는 수지들(반대- 실시예들 )
실시예 1 내지 2에 따른 실리콘 조성물은 실리콘 오일(ii)을 함유하지 않는다. 다공성의 성장은 이런 실리콘 조성물로부터 얻은 막들 내에서 발견되지 않는다.
실시예 1:
(DPhe2)10(D)30(TPhe)57(T)3의 실리콘 수지를 먼저 톨루엔에서 20중량%까지 희석한다. 몇 방울의 용액을 유리 슬라이드 상에 증착하고, 자체가 50mm 지름의 금속 디스크에 접착하고, 전체는 스핀 코터에 위치된다. 스핀 코터는 20초에 걸쳐 점차적으로 2000rpm의 속도로 만들고 그런 후에 30초 동안 5000rpm의 일정한 속도로 유 지한다. 동일한 용액의 10개 증착물을 상기한 프로토콜에 따라 연속적으로 생산한다.
그런 후에 모든 증착물을 1시간 동안 120℃에서 진공 오븐에서 건조한다. 약 10mm Hg의 낮은 라인-진공(line-vacuum)하에서 배출 사이클의 마지막에서 질소 흐름은 산소의 어떠한 흔적의 존재를 제거할 수 있다. 모든 증착물은 오븐에 최종적으로 놓이며 일정한 질소 흐름하에서 1시간 동안 350℃에서 경화한다.
생성된 막들은 140 내지 480nm 사이의 두께를 가진다. 1MHz에서 측정한 이런 막들의 평균 유전 상수는 2.80(±0.10)이다.
실시예 2:
(T)34(DPhe)31(TPhe)35의 실리콘 수지를 먼저 톨루엔에서 20중량%까지 희석한다. 몇 방울의 용액을 유리 슬라이드 상에 증착하고, 자체가 50mm 지름의 금속 디스크에 접착하고, 전체는 스핀 코터에 위치된다. 스핀 코터는 20초에 걸쳐 점차적으로 2000rpm의 속도로 만들고 그런 후에 30초 동안 5000rpm의 일정한 속도로 유지한다. 동일한 용액의 10개 증착물을 상기한 프로토콜에 따라 연속적으로 생산한다.
그런 후에 모든 증착물을 1시간 동안 120℃에서 진공 오븐에서 건조한다. 라인-진공(line-vacuum)하에서 배출 사이클의 마지막에서 질소 흐름은 산소의 어떠한 흔적의 존재를 제거할 수 있다. 모든 증착물은 오븐에 최종적으로 놓이며 일정한 질소 흐름하에서 1시간 동안 350℃에서 경화한다.
생성된 막들은 580 내지 1800nm 사이의 두께를 가진다. 1MHz에서 측정한 이 런 막들의 평균 유전 상수는 2.85(±0.10)이다.
B/실리콘 수지 및 수산화 실리콘 오일의 혼합물(본 발명에 따른 실시예들 )
실시예 3 내지 6은 두 처리, 즉 소성 후에 경화를 포함하는 두 단계 처리 또는 한 단계 플래쉬 처리뿐만 아니라 실리콘 조성물에서 두 개의 수지/오일 비율을 비교할 수 있게 한다.
실시예 3: 소성과 경화를 포함하는 두-단계 처리
80/20의 중량비 수지/오일로 (T)34(DPhe)31(TPhe)35의 실리콘 수지 및 (MOH)(D)4.5(MOH)의 α,ω-이수산화 실리콘 오일로 이루어진 혼합물을 먼저 톨루엔에서 20중량%까지 희석한다. 몇 방울의 용액을 유리 슬라이드 상에 증착하고, 자체가 50mm 지름의 금속 디스크에 접착하고, 전체는 스핀 코터에 위치된다. 스핀 코터는 20초에 걸쳐 점차적으로 2000rpm의 속도로 만들고 그런 후에 30초 동안 5000rpm의 일정한 속도로 유지한다. 동일한 용액의 10개 증착물을 상기한 프로토콜에 따라 연속적으로 생산한다.
그런 후에 모든 증착물을 1시간 동안 120℃에서 진공 오븐에서 건조한다. 라인-진공(line-vacuum)하에서 배출 사이클의 마지막에서 질소 흐름은 산소의 어떠한 흔적의 존재를 제거할 수 있다. 모든 증착물은 오븐에 최종적으로 놓이며 일정한 질소 흐름하에서 1시간 동안 350℃에서 경화한다.
생성된 막들은 350 내지 780nm 사이의 두께 및 평균 지름이 약 250nm인 밀폐 된 내부 공극을 가진다. 1MHz에서 측정한 이런 막들의 평균 유전 상수는 2.38(±0.10)이다.
실시예 4: 플래쉬 처리
80/20의 중량비 수지/오일로 (T)34(DPhe)31(TPhe)35의 실리콘 수지 및 (MOH)(D)4.5(MOH)의 α,ω-이수산화 실리콘 오일로 이루어진 혼합물을 먼저 톨루엔에서 20중량%까지 희석한다. 몇 방울의 용액을 유리 슬라이드 상에 증착하고, 자체가 50mm 지름의 금속 디스크에 접착하고, 전체는 스핀 코터에 위치된다. 스핀 코터는 20초에 걸쳐 점차적으로 2000rpm의 속도로 만들고 그런 후에 30초 동안 5000rpm의 일정한 속도로 유지한다. 동일한 용액의 10개 증착물을 상기한 프로토콜에 따라 연속적으로 생산한다.
모든 증착물은 오븐에 최종적으로 놓이며 일정한 질소 흐름하에서 1시간 동안 350℃에서 경화한다.
생성된 막들은 350 내지 780nm 사이의 두께 및 평균 지름이 약 100nm인 밀폐된 내부 공극을 가진다. 1MHz에서 측정한 이런 막들의 평균 유전 상수는 2.42(±0.10)이다.
실시예 5: 소성과 경화를 포함하는 두 단계 처리
90/10의 중량비 수지/오일로 (T)34(DPhe)31(TPhe)35의 실리콘 수지 및 (MOH)(D)4.5(MOH)의 σ,ω-이수산화 실리콘 오일로 이루어진 혼합물을 먼저 톨루엔에서 20중량%까지 희석한다. 몇 방울의 용액을 유리 슬라이드 상에 증착하고, 자체가 50mm 지름의 금속 디스크에 접착하고, 전체는 스핀 코터에 위치된다. 스핀 코터는 20초에 걸쳐 점차적으로 2000rpm의 속도로 만들고 그런 후에 30초 동안 5000rpm의 일정한 속도로 유지한다. 동일한 용액의 10개 증착물을 상기한 프로토콜에 따라 연속적으로 생산한다.
그런 후에 모든 증착물을 1시간 동안 120℃에서 진공 오븐에서 건조한다. 라인-진공(line-vacuum)하에서 배출 사이클의 마지막에서 질소 흐름은 산소의 어떠한 흔적의 존재를 제거할 수 있다. 모든 증착물은 오븐에 최종적으로 놓이며 일정한 질소 흐름하에서 1시간 동안 350℃에서 경화한다.
생성된 막들은 300 내지 800nm 사이의 두께 및 평균 지름이 약 180nm인 밀폐된 내부 공극을 가진다. 1MHz에서 측정한 이런 막들의 평균 유전 상수는 2.65(±0.10)이다.
실시예 6: 플래쉬 처리
90/10의 중량비 수지/오일로 (T)34(DPhe)31(TPhe)35의 실리콘 수지 및 (MOH)(D)4.5(MOH)의 α,ω-이수산화 실리콘 오일로 이루어진 혼합물을 먼저 톨루엔에서 20중량%까지 희석한다. 몇 방울의 용액을 유리 슬라이드 상에 증착하고, 자체가 50mm 지름의 금속 디스크에 접착하고, 전체는 스핀 코터에 위치된다. 스핀 코터는 20초에 걸쳐 점차적으로 2000rpm의 속도로 만들고 그런 후에 30초 동안 5000rpm의 일정한 속도로 유지한다. 동일한 용액의 10개 증착물을 상기한 프로토콜에 따라 연속적으로 생산한다.
모든 증착물은 오븐에 최종적으로 놓이며 일정한 질소 흐름하에서 1시간 동안 350℃에서 경화한다.
생성된 막들은 300 내지 800nm 사이의 두께 및 평균 지름이 약 50nm인 밀폐된 내부 공극을 가진다. 1MHz에서 측정한 이런 막들의 평균 유전 상수는 2.60(±0.10)이다.
C/실리콘 수지와 비-수산화 실리콘 오일(반대- 실시예 )의 혼합물
실시예 7 및 8은 수산화 실리콘 오일로부터 실리콘 오일을 선택하는 중요성을 증명한다.
실시예 7:
90/10의 중량비 수지/오일로 (T)34(DPhe)31(TPhe)35의 실리콘 수지 및 (M)(D)4(M)의 트라이메틸 말단기를 가진 실리콘 오일로 이루어진 혼합물을 먼저 톨루엔에서 20중량%까지 희석한다. 몇 방울의 용액을 유리 슬라이드 상에 증착하고, 자체가 50mm 지름의 금속 디스크에 접착하고, 전체는 스핀 코터에 위치된다. 스핀 코터는 20초에 걸쳐 점차적으로 2000rpm의 속도로 만들고 그런 후에 30초 동안 5000rpm의 일정한 속도로 유지한다. 동일한 용액의 10개 증착물을 상기한 프로토콜에 따라 연속적으로 생산한다.
그런 후에 모든 증착물을 1시간 동안 120℃에서 진공 오븐에서 건조한다. 라인-진공(line-vacuum)하에서 배출 사이클의 마지막에서 질소 흐름은 산소의 어떠한 흔적의 존재를 제거할 수 있다. 모든 증착물은 오븐에 최종적으로 놓이며 일정한 질소 흐름하에서 1시간 동안 350℃에서 경화한다.
생성된 막들은 350 내지 750nm 사이의 두께를 가지나 내부 공극은 갖지 않는다.
실시예 8:
90/10의 중량비 수지/오일로 (T)34(DPhe)31(TPhe)35의 실리콘 수지 및 (M)(D)4(M)의 트라이메틸 말단기를 가진 실리콘 오일로 이루어진 혼합물을 먼저 톨루엔에서 20중량%까지 희석한다. 몇 방울의 용액을 유리 슬라이드 상에 증착하고, 자체가 50mm 지름의 금속 디스크에 접착하고, 전체는 스핀 코터에 위치된다. 스핀 코터는 20초에 걸쳐 점차적으로 2000rpm의 속도로 만들고 그런 후에 30초 동안 5000rpm의 일정한 속도로 유지한다. 동일한 용액의 10개 증착물을 상기한 프로토콜에 따라 연속적으로 생산한다.
모든 증착물은 오븐에 최종적으로 놓이며 일정한 질소 흐름하에서 1시간 동안 350℃에서 경화한다.
생성된 막들은 350 내지 750nm 사이의 두께를 가지나 내부 공극은 갖지 않는다.
결론
상기 실시예들은 모든 다른 것들은 동일하고, 출발 혼합물에서 실리콘 오일의 양을 감소시키면 코팅제의 공극들의 크기를 상당히 감소시킬 수 있다는 것을 증명한다.
또한, 두 개의 연속된 가열 단계(소성 및 경화)에서 증착물을 준비하기보다는 증착물에 대한 열 플래쉬의 가함은 공극 크기를 감소시킬 수 있다.
게다가, 조성물에서 실리콘 오일의 부존재 또는 조성물 속에 비-수산화 선형 실리콘 오일의 혼합은 제조 프로토콜(두 단계 또는 플래쉬 처리)과 무관하게 비-다공성 코팅제를 생산한다.
본 발명의 내용 중에 포함되어 있음

Claims (23)

  1. a) 막 형성 실리콘 조성물이 기판의 표면상에 증착되는 단계로서, 상기 막 형성 실리콘 조성물은 (i) 적어도 하나의 가교가능한 막 형성 실리콘 수지, (ii) 적어도 하나의 α,ω-수산화되고, 열 작용하에서 분해될 수 있는 선형 실리콘 오일, 및 (iii) 실리콘 수지(i)가 실리콘 오일(ii)과 양립할 수 있게 하는 적어도 하나의 용매를 포함하는 것인 단계,
    b) 상기 용매(iii)가 동시 또는 순차적으로 제거되는 단계, 및
    c) 막 형성 실리콘 조성물이 가열에 의해 경화되는 단계를 포함하는 저유전상수의 실리콘 코팅제의 제조 방법.
  2. 제 1 항에 있어서,
    용매(iii)는 증발에 의해 제거되고, 실리콘 조성물은 용매(iii)의 증발점 초과이고 실리콘 오일(ii)의 분해점 미만인 온도(Tb)로 가열되는 것인 제조 방법.
  3. 제 1 항에 있어서,
    막 형성 실리콘 조성물은 실리콘 오일(ii)의 분해점 초과인 온도(Tc)로 가열함으로써 경화되는 것인 제조 방법.
  4. 제 1 항에 있어서,
    용매(iii)는 증발에 의해 제거되고, 막 형성 실리콘 조성물은 가열되고, 막 형성 실리콘 조성물은 실리콘 오일(ii)의 분해점 초과이며 용매(iii)의 증발점 초과인 온도(Tc)로 가열됨으로써 경화되는 것인 제조 방법.
  5. 제 2 항 또는 제 3 항에 있어서,
    온도(Tb)는 100℃ 내지 160℃인 것인 제조 방법.
  6. 제 3 항 또는 제 4 항에 있어서,
    온도(Tc)는 300℃ 이상이며 기판의 열 분해점 및 실리콘 조성물의 열 분해점 미만인 것인 제조 방법.
  7. 제 6 항에 있어서,
    온도(Tc)는 500℃ 이하인 것인 제조 방법.
  8. 제 1 항에 있어서,
    적어도 하나의 가열 단계는 전자기 복사에 의해 수행되는 것인 제조 방법.
  9. 제 1 항에 있어서,
    상기 실리콘 수지(i)는 분자 당 다음을 포함하는 것인 제조 방법:
    - 단위체 M, D, T 및 Q로 이루어지는 그룹으로부터 선택되는 적어도 두 개의 다른 실록시 단위체이고, 여기서 단위체 중 적어도 하나는 단위체 T 또는 Q인 실록시 단위체;
    Figure 112012095448063-pct00003
    (상기 식에서,
    라디칼 R은 서로 동일하거나 다르고, 선형 또는 가지형 C1 내지 C6 알킬기, 선형 또는 가지형 C2 내지 C4 알켄일기, C6 내지 C10 아릴기 또는 C6 내지 C10 아르알킬기로부터 선택되고; 이때 라디칼 R은 선택적으로 할로겐화되고 라디칼 R의 적어도 하나는 아릴기 또는 아르알킬기이다), 및
    - 적어도 세 개의 수화가능하거나 응축가능한 그룹(-OH) 또는 -OR1(여기서, 라디칼 R1은 서로 동일하거나 다르고, 선형 또는 가지형 C1 내지 C6 알킬기이다).
  10. 제 9 항에 있어서,
    실리콘 수지(i)는 수산기를 2중량% 이하로 함유하는 것인 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    실리콘 수지(i)는 단위체 DPhe, T 및 TPhe중 적어도 두 개를 함유하는 것인 제조 방법.
  12. 제 1 항에 있어서,
    실리콘 오일(ii)은 수산화된 말단기를 가진 선형 폴리다이오가노실록산 오일인 것인 제조 방법.
  13. 제 12 항에 있어서,
    상기 실리콘 오일(ii)은 수산화된 말단기를 가진 선형 폴리다이메틸실록산 오일인 것인 제조 방법.
  14. 제 1 항에 있어서,
    실리콘 수지(i) 대 실리콘 오일(ii)의 중량비((i)/(ii))는 4/1 내지 9/1의 범위인 것인 제조 방법.
  15. 제 1 항에 있어서,
    용매(iii)는 유기 용매인 것인 제조 방법.
  16. 제 15 항에 있어서,
    상기 용매(iii)는 방향족 용매, 지방족 용매, 케톤 용매, 에스테르 및 이들의 혼합물로 이루어지는 그룹으로부터 선택되는 것인 제조 방법.
  17. 제 1 항에 따른 제조 방법에 의해 수득되는 실리콘 코팅제.
  18. 제 17 항에 있어서,
    3.00 이하인 상대 유전 상수(K)를 가지는 것인 실리콘 코팅제.
  19. 제 17 항에 있어서,
    두께가 3200nm 이하인 것인 실리콘 코팅제.
  20. 제 19 항에 있어서,
    두께가 150nm 미만인 것인 실리콘 코팅제.
  21. 제 17 항 내지 제 20항 중 어느 한 항에 있어서,
    크기의 중간값이 250nm 정도인 공극들을 포함하는 것인 실리콘 코팅제.
  22. 전기 절연제로서 제 17 항 내지 제 20 항 중 어느 한 항에 따른 실리콘 코팅제를 포함하는 집적 회로.
  23. 집적 회로에 저유전상수의 코팅제의 제조를 위해, (i) 적어도 하나의 가교가능한 막 형성 실리콘 수지, (ii) 적어도 하나의 α,ω-수산화되고 열 작용하에서 분해될 수 있는 선형 실리콘 오일, 및 (iii) 실리콘 수지(i)가 실리콘 오일(ii)과 양립할 수 있게 하는 적어도 하나의 용매를 포함하는 실리콘 조성물.
KR1020087006683A 2005-08-19 2006-08-16 저유전율의 실리콘 코팅제, 제조 방법 및 집적회로에 대한 사용방법 KR101270189B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0508637 2005-08-19
FR0508637A FR2889850B1 (fr) 2005-08-19 2005-08-19 Revetement silicone de faible constante dielectrique, procede de preparation et application aux circuits integres
PCT/EP2006/065370 WO2007020273A1 (fr) 2005-08-19 2006-08-16 Revetement silicone de faible constante dielectrique, procede de preparation et application aux circuits integres

Publications (2)

Publication Number Publication Date
KR20080067613A KR20080067613A (ko) 2008-07-21
KR101270189B1 true KR101270189B1 (ko) 2013-06-04

Family

ID=36293770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087006683A KR101270189B1 (ko) 2005-08-19 2006-08-16 저유전율의 실리콘 코팅제, 제조 방법 및 집적회로에 대한 사용방법

Country Status (9)

Country Link
US (1) US8080286B2 (ko)
EP (1) EP1915435B1 (ko)
JP (1) JP5219813B2 (ko)
KR (1) KR101270189B1 (ko)
CN (1) CN101283066B (ko)
AT (1) ATE449144T1 (ko)
DE (1) DE602006010568D1 (ko)
FR (1) FR2889850B1 (ko)
WO (1) WO2007020273A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2513913A1 (en) * 2009-12-14 2012-10-24 3M Innovative Properties Company Dielectric material with non-linear dielectric constant
WO2015111229A1 (ja) * 2014-01-24 2015-07-30 住友化学株式会社 シリコーン樹脂液状組成物
EP3577660A4 (en) 2017-01-31 2020-07-22 3M Innovative Properties Company MULTI-LAYER VOLTAGE REGULATOR AND DRY TERMINATION FOR MEDIUM AND HIGH VOLTAGE CABLE APPLICATIONS
CN111527568B (zh) * 2017-10-26 2023-03-24 赛义德·泰穆尔·艾哈迈德 包括用于疏水性的、疏油性的和亲油性的涂层的非牛顿流体的组合物及其使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001187821A (ja) * 1999-10-25 2001-07-10 Dow Corning Corp 良好な溶解性と安定性を有するシリコーン樹脂組成物
US6313045B1 (en) * 1999-12-13 2001-11-06 Dow Corning Corporation Nanoporous silicone resins having low dielectric constants and method for preparation
JP2002284998A (ja) * 2001-03-23 2002-10-03 Fujitsu Ltd シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP2003124207A (ja) * 2001-10-12 2003-04-25 Hitachi Chem Co Ltd 被膜、被膜形成用塗布液、被膜の製造方法及びその被膜を有する電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255316A (en) * 1979-04-26 1981-03-10 Dow Corning Corporation Ceramifiable silicone adhesives
JP2531906B2 (ja) 1991-09-13 1996-09-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 発泡重合体
JP3435325B2 (ja) * 1997-02-13 2003-08-11 株式会社東芝 低誘電率珪素酸化膜の形成方法
EP0881668A3 (en) 1997-05-28 2000-11-15 Dow Corning Toray Silicone Company, Ltd. Deposition of an electrically insulating thin film with a low dielectric constant
JP2000119595A (ja) * 1998-10-14 2000-04-25 Shin Etsu Chem Co Ltd 焼成皮膜形成用オルガノポリシロキサン組成物
US6107357A (en) 1999-11-16 2000-08-22 International Business Machines Corporatrion Dielectric compositions and method for their manufacture
JP2001214127A (ja) 2000-01-31 2001-08-07 Dow Corning Toray Silicone Co Ltd 電気絶縁性薄膜形成性樹脂組成物、および電気絶縁性薄膜の形成方法
US6271273B1 (en) * 2000-07-14 2001-08-07 Shipley Company, L.L.C. Porous materials
US6852648B2 (en) 2000-09-27 2005-02-08 Agere Systems Inc. Semiconductor device having a low dielectric constant dielectric material and process for its manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001187821A (ja) * 1999-10-25 2001-07-10 Dow Corning Corp 良好な溶解性と安定性を有するシリコーン樹脂組成物
US6313045B1 (en) * 1999-12-13 2001-11-06 Dow Corning Corporation Nanoporous silicone resins having low dielectric constants and method for preparation
JP2002284998A (ja) * 2001-03-23 2002-10-03 Fujitsu Ltd シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP2003124207A (ja) * 2001-10-12 2003-04-25 Hitachi Chem Co Ltd 被膜、被膜形成用塗布液、被膜の製造方法及びその被膜を有する電子部品

Also Published As

Publication number Publication date
JP2009505811A (ja) 2009-02-12
KR20080067613A (ko) 2008-07-21
FR2889850A1 (fr) 2007-02-23
EP1915435A1 (fr) 2008-04-30
WO2007020273A1 (fr) 2007-02-22
EP1915435B1 (fr) 2009-11-18
ATE449144T1 (de) 2009-12-15
US8080286B2 (en) 2011-12-20
US20090309195A1 (en) 2009-12-17
CN101283066A (zh) 2008-10-08
FR2889850B1 (fr) 2007-11-02
JP5219813B2 (ja) 2013-06-26
CN101283066B (zh) 2012-07-04
DE602006010568D1 (de) 2009-12-31

Similar Documents

Publication Publication Date Title
KR960007346B1 (ko) 수소 실세스퀴옥산 수지 분획 및 피복재료로서의 이의 용도
JP2003501518A (ja) ポリカルボシランから生じた低誘電率ポリオルガノシリコンコーティング
EP1150346A2 (en) A process for preparing insulating material having low dielectric constant
WO2000041230A2 (en) Electron beam treatment of siloxane resins
EP1078948A1 (en) Method for making microporous silicone resins with narrow pore-size distributions
JP5010098B2 (ja) 分子多面体型シルセスキオキサンを用いた半導体層間絶縁膜の形成方法
KR101270189B1 (ko) 저유전율의 실리콘 코팅제, 제조 방법 및 집적회로에 대한 사용방법
EP1510537A1 (en) Siloxane-based resin and interlayer insulating film formed using the same
CN100393730C (zh) 多官能环状硅酸盐（或酯）化合物，由该化合物制得的基于硅氧烷的聚合物和使用该聚合物制备绝缘膜的方法
EP1493773A1 (en) Siloxane-based resin and semiconductor interlayer insulating film made thereof
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
CN100439420C (zh) 包含锗的硅氧烷基树脂和使用该树脂的半导体器件用间层绝缘膜
JP4411067B2 (ja) シロキサン樹脂
EP1484354A1 (en) Siloxane-based resin and interlayer insulating film for semiconductor device made using the same
EP1130632A2 (en) Electrically insulating crosslinked thin-film-forming organic resin composition
JP2004307692A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜及び半導体装置
TW200424238A (en) Organic siloxane resins and insulating film using the same
JP2006526672A (ja) 低ｋ誘電体形成用有機シルセスキオキサン重合体
KR20040068274A (ko) 다관능성 카르보실란을 이용하여 유전체층을 제조하는방법
KR20010094928A (ko) 전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법
US20060134441A1 (en) Siloxane-based polymer and method for forming dielectric film using the polymer
KR101067596B1 (ko) 저유전 다공성 박막의 제조방법
TW201730243A (zh) 老化聚合矽倍半氧烷
WO2004017335A1 (en) Nanoporous materials and methods of formation thereof
KR20010060198A (ko) 용액 용해도와 안정성이 우수한 실리콘 수지 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee