[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010094928A - 전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법 - Google Patents

전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법 Download PDF

Info

Publication number
KR20010094928A
KR20010094928A KR1020010004434A KR20010004434A KR20010094928A KR 20010094928 A KR20010094928 A KR 20010094928A KR 1020010004434 A KR1020010004434 A KR 1020010004434A KR 20010004434 A KR20010004434 A KR 20010004434A KR 20010094928 A KR20010094928 A KR 20010094928A
Authority
KR
South Korea
Prior art keywords
electrically insulating
thin film
insulating thin
forming
component
Prior art date
Application number
KR1020010004434A
Other languages
English (en)
Inventor
나카무라다카시
사와기요타카
고바야시아키히코
미네가쓰토시
Original Assignee
다우 코닝 도레이 실리콘 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 도레이 실리콘 캄파니 리미티드 filed Critical 다우 코닝 도레이 실리콘 캄파니 리미티드
Publication of KR20010094928A publication Critical patent/KR20010094928A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Organic Insulating Materials (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 수소 실세스퀴옥산 수지(A), 용매 가용성 중합체(B) 및 용매(C)를 포함하는 전기 절연성 박막 형성성 수지 조성물 및 이로부터의 전기 절연성 박막의 형성방법에 관한 것이다.

Description

전기 절연성 박막 형성성 수지 조성물 및 이로부터의 박막의 형성방법{Electrically insulating thin-film-forming resin composition and method for forming thin film therefrom}
본 발명은 전기 절연성 박막 형성성 수지 조성물 및 전기 절연성 박막의 형성방법에 관한 것이다. 더욱 특히, 본 발명은 유전 상수가 낮은 박막을 형성시키는 전기 절연성 박막 형성성 수지 조성물 및 전자 장치의 표면에 유전 상수가 낮은 전기 절연성 박막을 효과적으로 형성시키는 방법에 관한 것이다.
전자 장치의 표면에 전기 절연성 박막을 형성시키는 방법의 예로는 전자 장치의 표면을 수소 실세스퀴옥산 수지 용액으로 피복시키고 용매를 증발 제거시킨 다음, 표면을 150 내지 1000℃에서 가열하는 방법(일본 공개특허공보 제S63-144525호) 및 전자 장치의 표면을 수소 실세스퀴옥산 수지 및 백금 또는 로듐 촉매의 용액으로 피복시키고 용매를 증발 제거시킨 다음, 표면을 150 내지 1000℃에서 가열하는 방법(일본 공개특허공보 제S63-144524호)이 포함된다.
최근에 전자 장치의 미세화 및 집적화가 증가함에 따라, 유전 상수가 낮은전기 절연층을 형성시키는 방법에 대해 요구가 있었다. 더욱 구체적으로, 차세대 디자인 원칙이 0.15㎛ 이하인 고 집적 회로에서 유전 상수가 낮은(특히, 비유전율이 2.5 미만) 전기 절연층을 형성시키는 방법에 대한 요구가 있었다. 따라서, 일본 공개특허공보 제H10-279687호에는 전자 장치의 표면을 수소 실세스퀴옥산 수지 및 이러한 수지에 대해 비점 및 친화도가 상이한 두가지 유형의 용매로 이루어진 용액으로 피복시킨 다음, 일부 용매를 증발시키고 표면을 가열하여 수지가 가교결합되는 동안 또는 후에 용매를 증발시킴으로써 다공성 전기 절연성 가교결합 박막을 형성시키는 방법이 제안된다.
그러나, 다공성 전기 절연성 박막은 일반적으로 불량한 기계적 강성을 갖고 각종 화학 물질이 침투되고 이러한 물질에 의해 공격받기 쉽고, 따라서, 차세대 다층 배선 방법 및 특히, 구리 이중 다마센(damascene) 방법에서 충분히 유지될 수 없어 이러한 막을 비실용적이게 한다. 또한, 유전 상수가 낮은 전기 절연 박막을 형성시키기 위해서는, 비교적 다량의 규소 원자 결합된 수소 원자가 수소 실세스퀴옥산 수지에 존재해야 하고, 결과적으로 박막 내의 규소 원자 결합된 수소 원자들이 가열로 인해 반응하고, 전자 장치의 다층 배선과 같은 박막 형성의 여러 후속 단계에서 발생하는 각종 화학 물질 또는 플라즈마는 박막의 밀도를 추가로 상승시키고 유전 상수를 구동시킨다.
구체적으로, 본 발명의 목적은 유전 상수가 낮은 전기 절연성 박막을 형성시킬 수 있는 전기 절연성 박막 형성성 수지 조성물 및 전자 장치 표면에 유전 상수가 낮은 전기 절연성 박막을 효율적으로 형성시키는 방법을 제공하는 것이다.
본 발명은 수소 실세스퀴옥산 수지(A), 용매 가용성 중합체(B) 및 용매(C)를 포함하는 전기 절연성 박막 형성성 수지 조성물, 및 이로부터의 전기 절연성 박막의 형성방법에 관한 것이다.
본 발명은 수소 실세스퀴옥산 수지(A), 용매 가용성 중합체(B) 및 용매(C)를 포함하는 전기 절연성 박막 형성성 수지 조성물, 및 이로부터의 전기 절연성 박막의 형성방법에 관한 것이다.
먼저, 본 발명의 전기 절연성 박막 형성성 수지 조성물을 상세히 기술할 것이다. 성분(A)의 수소 실세스퀴옥산 수지는 주쇄가 화학식 HSiO3/2의 삼관능성 실록산 단위로 이루어진 폴리실록산이다. 주쇄에 유기 그룹이 전혀 존재하지 않기 때문에, 유전 상수가 낮은 전기 절연성 박막이 형성될 수 있다. 성분(A)의 분자 구조에 대한 특별한 제한은 없고, 예로는 케이지 구조, 사다리 구조 및 3차원적 구조가 포함된다. 수소 실세스퀴옥산 수지는 이의 분자쇄 말단에서, 예를 들면 하이드록실 그룹, 트리메틸실록시 그룹 또는 다른 트리메틸오가노실록시 그룹 및 디메틸하이드로겐실록시 그룹으로 캡핑될 수 있다. 이러한 수소 실세스퀴옥산 수지의 제조방법의 예로는 일본 공개특허공보 제S47-31838호에 논의된 트리클로로실란의 가수분해 및 중축합이다. 트리클로로실란 및 소량의 트리오가노클로로실란(예: 트리메틸클로로실란) 또는 디오가노클로로실란(예: 디메틸클로로실란)은 또한 공가수분해 및 중축합될 수 있다.
성분(B)는 성분(A)의 가교결합에 의해 수득한 전기 절연성 박막의 유전 상수를 추가로 저하시키는 것을 돕는다. 성분(B)는 또한 성분(A) 내의 규소 원자 결합된 수소 원자와 반응하는 그룹을 가질 수 있거나 갖지 않을 수 있다. 중합체가 성분(C)의 용매에 용해되고 성분(A) 또는 성분(A)의 가교결합 생성물과 혼화가능하고 수득한 전기 절연성 박막으로부터 흐르지 않는 한, 이러한 중합체에 대한 제한은 없다. 성분(B)의 중량 평균 분자량은 바람직하게는 1000 내지 1,000,000이고, 3000 내지 1,000,000 범위의 중량 평균 분자량이 특히 바람직하다. 성분(B)의 예로는 폴리이미드 수지, 플루오로카본 수지, 벤조사이클로부텐 수지, 불소화 폴리알릴 에테르 수지, 폴리이소부틸렌 수지, 폴리스티렌 수지 및 다른 이러한 유기 중합체 및 직쇄 오가노폴리실록산, 측쇄 오가노폴리실록산, 수지 형성 오가노폴리실록산 및 다른 이러한 오가노폴리실록산이 포함된다. 성분(B)가 성분(A) 내의 규소 원자 결합된 수소 원자와 반응하는 그룹을 갖는 경우, 이러한 그룹의 예로는 지방족 불포화 그룹, 하이드록실 그룹 및 알콕시 그룹이 포함된다.
본 발명의 조성물에 함유되는 성분(B)의 양에 대한 제한은 없지만, 이의 양은 성분(A) 100중량부 당 1 내지 200중량부가 바람직하고, 1 내지 150중량부 범위의 양이 더욱 바람직하고, 1 내지 100중량부 범위의 양이 특히 바람직하다. 이는 성분(B)의 함량이 상기한 범위의 최저치 미만인 경우, 수득한 전기 절연성 박막이낮은 유전 상수를 가지나, 이러한 범위의 상한치가 수지 조성물을 초과하는 경우, 전기 절연성 박막은 형성되지 않는 경향이 있기 때문이다.
임의의 화학적 변화를 일으키지 않으면서 성분(A) 및 (B)를 용해시키는 한, 성분(C)의 용매에 대한 특정 제한은 없다. 유용한 용매의 예로는 톨루엔, 크실렌, 다른 방향족 용매(예: 헥산, 헵탄, 옥탄), 다른 지방족 용매(예: 메틸 에틸 케톤, 메틸 이소부틸 케톤), 다른 케톤계 용매(예: 부틸 아세테이트, 이소아밀 아세테이트), 다른 지방족 에스테르계 용매(예: 헥사메틸디실록산, 1,1,3,3-테트라메틸디실록산), 다른 직쇄 메틸실록산(예: 1,1,3,3,5,5,7,7-옥타메틸사이클로테트라실록산, 1,3,5,7-테트라메틸사이클로테트라실록산), 다른 사이클릭 실록산, 및 실란 화합물(예: 테트라메틸실란 및 디메틸디에틸실란)이 포함된다, 메틸 이소부틸 케톤 및 실록산은 특히 용매로서 바람직하다.
본 발명의 조성물에 함유된 성분(C)의 양에 대한 제한은 없지만, 이 양은 바람직하게는 성분(A) 100중량부 당 50중량부 이상이다. 이는 성분(C)의 함량이 상기한 범위의 최저치 미만인 경우, 수득한 수지 조성물의 얇은 피막을 전자 장치와 같은 기재 물질의 표면에 피복시키기 어려운 경향이 있기 때문이다.
본 발명의 조성물은 성분(A)와 성분(B) 사이의 반응을 촉진시키는 촉매(D)를 함유하는 것이 또한 바람직하고, 여기서, 성분(B)는 성분(A) 내에서 규소 원자 결합된 수소 원자와 반응하는 그룹을 갖는다. 이러한 촉매의 예로는 백금미립자, 염화백금산, 염화백금산의 알콜 용액, 백금의 올레핀 착체, 백금의 알케닐실록산 착체, 백금의 카보닐 착체 및 다른 백금계 촉매; 로듐 촉매; 디부틸주석 디아세테이트, 디부틸주석 디옥토에이트 및 다른 이러한 주석계 촉매; 및 테트라부틸 티타네이트, 테트라프로필 티타네이트 및 다른 이러한 티탄계 촉매가 포함된다. 본 발명의 조성물에 함유되는 이러한 촉매의 양은 바람직하게는 성분(A)와 성분(B)의 혼합물 백만 중량부 당 1 내지 1000중량부이다. 본 발명의 조성물이 고 에너지 광선만으로 조사됨으로써 가교결합되는 경우 감광제는 또한 첨가될 수 있다.
이후에는 전기 절연성 박막을 형성시키는 본 발명의 방법을 상세히 기술할 것이다. 전기 절연성 박막을 형성시키는 본 발명의 방법은 전자 장치의 표면을 상기한 전기 절연성 박막 형성성 수지 조성물로 피복시키고 모든 용매 또는 일부 용매를 증발시킨 다음, 본 발명의 조성물에 함유된 전기 절연성 유기 수지는 가열 및/또는 고 에너지 광선 조사에 의해 가교결합됨을 특징으로 한다. 당해 방법에 의해, 전자 장치 위에 얇은(2.5㎛) 피막이 형성된다. 바람직하게는, 피막의 두께는 0.3 내지 1.2㎛이다.
전자 장치 표면을 전기 절연성 박막 형성성 수지 조성물로 피복시키는 방법의 예로는 스핀 피복법, 침지 피복법(dip coating), 분무 피복법 및 유동 피복법이 포함된다.
전기 절연성 박막은 가열시키고/시키거나 고 에너지 광선으로 조사시킴으로써 경화된다. 수득한 전기 절연성 박막이 평활화되어야 하는 경우, 성분(A) 및/또는 성분(B)의 융점 보다 높은 온도에서 가열하는 것이 바람직하다. 가열 방법의 예로는 가열 노 또는 열판의 사용이 포함된다. 고 에너지 광선 조사가 사용되는 경우, 사용될 수 있는 고 에너지 광선의 예로는 자외선, 적외선, X-레이 및 전자빔이 포함된다. 전자 빔의 사용이 특히 바람직한데, 그 이유는 성분(A) 단독 또는 성분(A)를 (B)와 함께 철저히 가교결합시킬 수 있기 때문이다.
실시예
하기에 전기 절연성 박막 형성성 수지 조성물 및 본 발명의 전기 절연성 박막을 형성시키는 방법을 실시예를 통해 상세히 기술할 것이다. 실시예에서 특성치는 25℃에서 측정한다. 가교결합도는 전기 절연성 박막에서 잔류 SiH의 %를 푸리에르(Fourier) 전환 UV 흡수 분광계 분석에 의해 측정함으로써 결정한다. 전기 절연성 박막에서 잔류 SiH %은 스핀 피복 및 규소 웨이퍼 직후의 전기 절연성 박막 형성성 수지 조성물에 함유된 규소 원자 결합된 수소 원자의 양에 대한 경화된 전기 절연성 박막에 함유된 규소 원자 결합된 수소 원자의 양이다. 전기 절연성 박막의 유전 상수는 임피던스(impedance) 분석기(샌드위치된 알루미늄 전극 유형)에 의해 25℃ 및 1MHz에서 비저항이 10-2Ω·㎝ 미만인 규소 웨이퍼에 형성된 전기 절연성 박막을 사용하여 측정한다.
참조 실시예 1
톨루엔 6몰을 황산 3.75몰 및 발연 황산 2.25몰의 혼합물에 45 내지 60℃의 혼합물 온도에서 1시간 동안 적가한다. 반응 혼합물은 45℃에서 30분 더 가열하고 톨루엔황산 일수화물을 수득한다. 트리클로로실란 1몰 및 톨루엔 6.6몰의 혼합물을 30℃에서 5시간 동안 여기에 적가하고 반응 혼합물을 45℃에서 30분 더 가열한다. 용액을 냉각 분리시킨 후, 톨루엔설폰산 층(하부)을 제거한 다음, 상층을 적합한 양의 황산/물(50/50 중량비), 이어서 적합한 양의 황산/물(25/75 중량비) 및 순수한 물로 세척하여 상층에 함유된 산을 제거한다. 이어서 공비혼합성 탈수를 1시간 동안 수행하여 물을 완전히 제거한다. 이러한 방식으로 수득한 톨루엔 용액을 60℃에서 진공 펌프로 감압하에 넣고 톨루엔을 제거하여 주쇄가 화학식 HSiO3/2의 실록산 단위로 이루어진 수소 실세스퀴옥산 수지를 수득한다. 이러한 수소 실세스퀴옥산 수지는 수 평균 분자량이 1650이고, 중량 평균 분자량/수 평균 분자량의 비가 19.4이다.
이어서, 상기 수소 실세스퀴옥산 수지 20g을 1ℓ 용적의 환저 유리 플라스크에 넣고 완전히 건조시킨다. 탈수 톨루엔 80g을 첨가하고 수지를 완전히 용해시킨다. 전제 혼합물을 용매가 휘발되어 시스템으로부터 제거되지 않을 정도로 질소로 퍼징하면서 25℃로 유지시키고 이러한 퍼징은 분리가 완료될 때까지 계속한다. 탈수 아세토니트릴 50g을 용액을 격렬하게 교반하면서 1시간 동안 적가한다. 수득한 혼합물은 약 12시간 동안 방치시킨 다음, 침전물을 제거한다. 또다른 탈수 아세토니트릴 200g을 용액에 4시간 동안 적가하고, 이로부터의 침전물을 제거한다. 수득한 침전물을 회수하고 나머지 용매를 정상 온도에서 진공 건조로 제거하여 수소 실세스퀴옥산 수지를 제조한다. 이러한 수소 실세스퀴옥산 수지의 수 평균 분자량은 11,400이고, 중량 평균 분자량/수 평균 분자량의 비가 2.88이고, 이온성 불순물 및금속 불순물 함량은 각각 1ppm 미만이다.
실시예 1
참조 실시예 1에서 제조된 수소 실세스퀴옥산 수지 22중량%, 분자쇄의 양 말단이 트리메틸실록산 그룹으로 캡핑된 디메틸폴리실록산 8중량% 및 메틸 이소부틸 케톤 70중량%를 포함하는 전기 절연성 박막 형성성 수지 조성물을 제조한다. 이어서, 이 조성물을 규소 웨이퍼 상에서 예비 스피닝(500rpm) 5초 및 주 스피닝(3000rpm) 10초 동안 스핀 피복시킨 다음, 피막을 165kV에서 활성화된 전자 빔(300Mrad)로 조사시켜 두께가 980nm이고 비유전율이 2.4인 전기 절연성 박막을 수득한다.
실시예 2
참조 실시예 1에서 제조된 수소 실세스퀴옥산 수지 15중량%, 중량 평균 분자량이 대략 20,000인 벤조사이클로부텐 7중량%, 메틸 이소부틸 케톤 65중량% 및 메시틸렌 13중량%를 포함하는 전기 절연성 박막 형성성 수지 조성물을 제조한다. 이어서, 이 조성물을 규소 웨이퍼 상에서 예비 스피닝(500rpm) 5초 및 주 스피닝(3000rpm) 10초 동안 스핀 피복시킨 다음, 피막을 165kV에서 활성화된 전자 빔(300Mrad)로 조사시키고, 이어서 질소 대기하에 석영 노에서 100℃에서 15분 동안, 250℃에서 1시간 더 가열하여 두께가 620nm이고 잔류 SiH 함량이 51%이고 비유전율이 2.4인 전기 절연성 박막을 수득한다.
비교 실시예 1
참조 실시예 1에서 제조된 수소 실세스퀴옥산 수지 22중량%, 1,1,1,3,3,5,5,5-옥타메틸트리실록산 78중량%를 포함하는 전기 절연성 박막 형성성 수지 조성물을 제조한다. 이어서, 이 조성물을 규소 웨이퍼 상에서 예비 스피닝(500rpm) 5초 및 주 스피닝(3000rpm) 10초 동안 스핀 피복시킨 다음, 피막을 150℃, 250℃ 및 350℃ 열판에서 각각 1분 동안 가열한 다음, 질소 대기하의 석영 노(400℃)에서 1시간 동안 가열하여, 두께가 520nm이고 잔류 SiH 함량이 70%이고 비유전율이 3.0인 전기 절연성 박막을 수득한다.
본 발명에 의해 수소 실세스퀴옥산 수지(A), 용매 가용성 중합체(B) 및 용매(C)를 포함하는 전기 절연성 박막 형성성 수지 조성물 및 이로부터의 전기 절연성 박막을 형성시키는 방법이 제공된다.

Claims (15)

  1. 수소 실세스퀴옥산 수지(A), 용매 가용성 중합체(B) 및 용매(C)를 포함하는 전기 절연성 박막 형성성 수지 조성물.
  2. 제1항에 있어서, 성분(B)가 오가노폴리실록산인 전기 절연성 박막 형성성 수지 조성물.
  3. 제1항에 있어서, 성분(B)가 벤조사이클로부텐 수지인 전기 절연성 박막 형성성 수지 조성물.
  4. 제1항에 있어서, 성분(B)가 성분(A)의 규소 결합된 수소 원자와 반응하는 그룹을 함유하는 전기 절연성 박막 형성성 수지 조성물.
  5. 제1항에 있어서, 성분(B)가 지방족 불포화 그룹을 함유하는 전기 절연성 박막 형성성 수지 조성물.
  6. 제1항에 있어서, 성분(B)의 중량 평균 분자량이 1,000 내지 1,000,000인 전기 절연성 박막 형성성 수지 조성물.
  7. 제1항에 있어서, 성분(B)의 중량 평균 분자량이 3,000 내지 1,000,000인 전기 절연성 박막 형성성 수지 조성물.
  8. 제1항에 있어서, 성분(C)가 메틸 이소부틸 케톤 및 실록산으로 이루어진 그룹으로부터 선택된 용매인 전기 절연성 박막 형성성 수지 조성물.
  9. 전자 장치의 표면을 수소 실세스퀴옥산 수지(A), 용매 가용성 중합체(B) 및 용매(C)를 포함하는 전기 절연성 박막 형성성 수지 조성물로 피복시키고, 용매의 전부 또는 일부를 증발시키고, 수지 조성물을 가열 및 고에너지 광선을 사용한 조사로 이루어진 그룹으로부터 선택된 방법으로 경화시킴을 포함하는, 전기 절연성 박막의 형성방법.
  10. 제9항에 있어서, 성분(B)의 중량 평균 분자량이 1,000 내지 1,000,000인 전기 절연성 박막의 형성방법.
  11. 제9항에 있어서, 성분(B)의 중량 평균 분자량이 3,000 내지 1,000,000인 전기 절연성 박막의 형성방법.
  12. 제9항에 있어서, 성분(B)가 오가노폴리실록산인 전기 절연성 박막의 형성방법.
  13. 제9항에 있어서, 성분(B)가 벤조사이클로부텐 수지인 전기 절연성 박막의 형성방법.
  14. 제9항에 있어서, 성분(B)가 성분(A)의 규소 결합된 수소 원자와 반응하는 그룹을 함유하는 전기 절연성 박막의 형성방법.
  15. 제14항에 있어서, 성분(A)의 규소 결합된 수소 원자와 반응하는 그룹이 지방족 불포화 그룹인 전기 절연성 박막의 형성방법.
KR1020010004434A 2000-04-06 2001-01-31 전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법 KR20010094928A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-104430 2000-04-06
JP2000104430A JP2001291427A (ja) 2000-04-06 2000-04-06 電気絶縁性薄膜形成性樹脂組成物、および電気絶縁性薄膜の形成方法

Publications (1)

Publication Number Publication Date
KR20010094928A true KR20010094928A (ko) 2001-11-03

Family

ID=18617971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010004434A KR20010094928A (ko) 2000-04-06 2001-01-31 전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법

Country Status (5)

Country Link
US (1) US6447846B2 (ko)
EP (1) EP1143500A3 (ko)
JP (1) JP2001291427A (ko)
KR (1) KR20010094928A (ko)
SG (1) SG94746A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080075872A1 (en) * 1999-08-04 2008-03-27 Lichtenhan Joseph D Nanoscopic Assurance Coating for Lead-Free Solders
US7553904B2 (en) * 1999-08-04 2009-06-30 Hybrid Plastics, Inc. High use temperature nanocomposite resins
US6592980B1 (en) * 1999-12-07 2003-07-15 Air Products And Chemicals, Inc. Mesoporous films having reduced dielectric constants
US7011868B2 (en) * 2000-03-20 2006-03-14 Axcelis Technologies, Inc. Fluorine-free plasma curing process for porous low-k materials
US6913796B2 (en) * 2000-03-20 2005-07-05 Axcelis Technologies, Inc. Plasma curing process for porous low-k materials
JP2005268405A (ja) * 2004-03-17 2005-09-29 Dow Corning Toray Co Ltd 光学装置用金属ベース回路基板およびその製造方法
JP6561839B2 (ja) 2013-11-13 2019-08-21 日本ケミコン株式会社 電子部品およびその製造方法
WO2016099833A1 (en) * 2014-12-19 2016-06-23 Dow Corning Corporation Process for preparing monohydrogentrihalosilanes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
FR2637602B1 (fr) * 1988-10-06 1990-12-14 Rhone Poulenc Chimie Procede de synthese de polymeres a base de bore et d'azote precurseurs de nitrure de bore et produits susceptibles d'etre ainsi obtenus
US5085893A (en) * 1989-07-28 1992-02-04 Dow Corning Corporation Process for forming a coating on a substrate using a silsesquioxane resin
JP3174416B2 (ja) * 1992-12-10 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3174417B2 (ja) * 1992-12-11 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
US5635240A (en) * 1995-06-19 1997-06-03 Dow Corning Corporation Electronic coating materials using mixed polymers
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
JP3354431B2 (ja) * 1997-03-31 2002-12-09 東レ・ダウコーニング・シリコーン株式会社 電気絶縁性薄膜形成用組成物および電気絶縁性薄膜の形成方法
JP3415741B2 (ja) 1997-03-31 2003-06-09 東レ・ダウコーニング・シリコーン株式会社 電気絶縁性薄膜形成用組成物および電気絶縁性薄膜の形成方法

Also Published As

Publication number Publication date
JP2001291427A (ja) 2001-10-19
US6447846B2 (en) 2002-09-10
EP1143500A3 (en) 2003-08-27
EP1143500A2 (en) 2001-10-10
US20010029283A1 (en) 2001-10-11
SG94746A1 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
US6743471B2 (en) Process for preparing insulating material having low dielectric constant
US6177143B1 (en) Electron beam treatment of siloxane resins
KR100295485B1 (ko) 산화규소막의제조방법
US6149966A (en) Composition and process for forming electrically insulating thin films
JP4413612B2 (ja) エッチストップ樹脂
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
CN100393730C (zh) 多官能环状硅酸盐（或酯）化合物，由该化合物制得的基于硅氧烷的聚合物和使用该聚合物制备绝缘膜的方法
US6451381B2 (en) Electrically insulating crosslinked thin-film-forming organic resin composition and method for forming thin film therefrom
US6447846B2 (en) Electrically insulating thin-film-forming resin composition and method for forming thin film therefrom
CN1759135B (zh) 有机硅氧烷树脂以及使用该有机硅氧烷树脂的绝缘膜
EP0860462A2 (en) Composition and method for the formation of silica thin films
US20030181537A1 (en) Process for producing dielectric layers by using multifunctional carbosilanes
JP5219813B2 (ja) 低誘電率シリコーン被覆、調製方法および集積回路へのこれらの適用
CN109689735B (zh) 桥联有机硅树脂、膜、电子器件以及相关方法
KR20190051027A (ko) 가교된 실리콘 수지, 필름, 전자 디바이스 및 관련 방법
JP2004303777A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
JP2003218105A (ja) 電気絶縁性薄膜形成用樹脂組成物、電気絶縁性薄膜の形成方法、および電気絶縁性薄膜
JPS63232395A (ja) 多層配線形成用樹脂組成物

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid