[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100720049B1 - 다층 배선판 및 그 제조 방법 - Google Patents

다층 배선판 및 그 제조 방법 Download PDF

Info

Publication number
KR100720049B1
KR100720049B1 KR1020000019556A KR20000019556A KR100720049B1 KR 100720049 B1 KR100720049 B1 KR 100720049B1 KR 1020000019556 A KR1020000019556 A KR 1020000019556A KR 20000019556 A KR20000019556 A KR 20000019556A KR 100720049 B1 KR100720049 B1 KR 100720049B1
Authority
KR
South Korea
Prior art keywords
conductive
core substrate
substrate
structural member
via column
Prior art date
Application number
KR1020000019556A
Other languages
English (en)
Other versions
KR20000071696A (ko
Inventor
고바야시가즈따까
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20000071696A publication Critical patent/KR20000071696A/ko
Application granted granted Critical
Publication of KR100720049B1 publication Critical patent/KR100720049B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 코어 기판과 코어 기판의 양면에 형성된 배선 패턴을 갖고, 코어 기판은 코어 기판을 관통하는 도전성 부재를 갖고, 코어 기판의 양면의 배선 패턴 부재는 코어 기판을 관통하는 도전성 부재를 통해 서로 접속되는 다층 배선판에 있어서, 코어 기판은 비어 칼럼과, 도금으로 형성된 도전성 구조 부재 및 비어 칼럼과 도전 구조 부재를 전기적으로 서로 절연시키는 절연 구조 부재를 갖고, 비어 칼럼은 코어 기판을 관통하여 코어 기판의 양면의 배선 패턴 부재를 서로 접속하는 도전성 부재로서 기능하는 다층 배선판에 관한 것이다. 이와 같은 다층 배선판을 제조하는 방법도 개시된다.
다층 배선판, 비어 칼럼

Description

다층 배선판 및 그 제조 방법{MULTILAYER WIRING BOARD AND METHOD OF PRODUCING THE SAME}
도1a~도1i는 본 발명의 다층 배선판의 코어 기판의 제조를 나타내는 개략도.
도2a~도2d는 복수의 배선층의 형성에 의한 본 발명의 다층 배선판의 제조를 나타내는 개략도.
도3a~도3c는 다른 코어 기판의 제조를 나타내는 개략도.
도4는 본 발명의 다층 배선판의 실시예를 나타내는 도면.
도5a~도5e는 비어 칼럼과 도전성 구조 부재를 각각 갖는 2층으로 된 본 발명의 다층 배선판의 코어 기판의 제조의 전반부를 나타내는 개략도.
도6a~도6d는 본 발명의 다층 배선판의 코어 기판의 제조의 후반부를 나타내는 개략도.
도7은 본 발명의 다층 배선판의 다른 실시예를 나타내는 도면.
도8a~ 도8c는 그 양면에 1조의 패터닝된 배선층을 갖는 다층 배선판의 제조를 나타내는 개략도.
본 발명은 코어 기판을 사용한 다층 배선판 및 다층 배선판을 제조하는 방법에 관한 것이다.
종래의 다층 배선판은 대개 코어 기판과 빌드업 공정과 같은 공정으로 코어 기판에 형성된 배선 패턴의 다층을 갖는다. 대개의 코어 기판은 직물 또는 비직물의 유리 섬유 또는 에폭시 등의 수지재가 주입된 유기재료로 되고, 종종 수지 기판으로 불린다. 코어 기판은 기판을 그 두께 방향으로 관통하는 홀이 설치되고, 코어 기판의 양측의 배선 패턴은 도금 등의 방법으로 관통홀의 내측벽에 형성된 도전성 부재를 통해서 전기적으로 접속된다.
관통홀이 코어 기판에 형성될 때에는, 드릴링 또는 레이저빔 가공으로 형성되고, 그 후에 도전성 부재가 구리의 무전해 및 전해 도금에 의해 관통홀의 내측벽에 형성된다.
관통홀이 드릴링 또는 레이저빔 가공에 의해 코어 기판에 형성될 때에는 하나씩 형성되고, 따라서 대형의 수지 기판이 사용되어 복수의 코어 기판을 일괄적으로 생산하더라도, 공정 효율 및 공정 비용의 면에서 문제가 있어왔다. 따라서 드릴링 또는 레이저빔 가공으로 관통홀을 형성하는 방법은 기술적 한계가 있고 작은 직경의 홀을 형성할 때에는 더욱 생산 효율의 면에서 한계를 가지므로, 고집적도로 다수의 관통홀을 갖는 제품에는 유용하지 않다.
직물 또는 비직물의 유리 섬유 또는 에폭시 등의 수지재가 주입된 유기재료로 된 수지 기판의 경우, 드릴링이나 레이저빔 가공 동안 응력 및 열에 의해 섬유 및 수지재 간에 박리가 야기되어 기판의 절연 저항의 열화를 초래함으로써 관통홀이 고집적도로 형성될 수 없게 한다.
본 발명의 목적은 코어 기판을 관통하여 코어 기판의 양측에 있는 배선 패턴을 전기적으로 접속하는 도전성 부재를 갖고, 상기 부재가 코어 기판에 드릴링이나 레이저빔 가공을 실시하지 않고도 고집적도로 여러 개 용이하게 형성될 수 있는 다층 배선판과 이와 같은 다층 배선판을 제조하기 위한 적합한 방법을 제공한다.
이하, "배선 패턴" 이란 층의 형태로 된 도전재로 된 패턴으로서, 배선 패턴 층과 동일 또는 상이한 층에 위치하는 상이한 전기 또는 전자 소자 또는 부품을 상호 연결하는 것이다. 대체로 본 발명의 배선 패턴은 그 부재로서 복수의 도전재의 라인을 가지며, 이것들은 라인과 소자 또는 부품의 접속을 행하는, 종종 패드라고 불리는 부분을 가져도 좋다. 본 발명의 배선 패턴은 일반적으로 원 또는 정사각형 등의 원형 또는 다각형상으로 된 패드 부재만을 포함하고, 이들은 상이한 층들에 존재하는 소자나 요소들의 접속을 위해 통상 사용되는 비어나 단자 부재 등과 같은 다른 층의 소자 또는 부품에 접속된다.
경우에 따라 다층 배선판의 표면에서 노광된 다층 배선판의 코어 기판의 비어 칼럼(이하에 설명)의 일군의 단부를 배선 패턴으로 간주한다.
본 발명은 코어 기판과 코어 기판의 양면에 형성된 배선 패턴 부재를 갖고, 코어 기판은 코어 기판을 관통하는 도전성 부재를 갖고, 코어 기판의 양면의 배선 패턴 부재는 코어 기판을 관통하는 도전성 부재를 통해 서로 접속되는 다층 배선판에 있어서, 코어 기판은 도금으로 형성된 비어 칼럼과, 도전성 구조 부재, 및 비어 칼럼과 도전 구조 부재를 전기적으로 서로 절연시키는 절연 구조 부재를 갖고, 비어 칼럼은 코어 기판을 관통하여 코어 기판의 양면의 배선 패턴 부재를 서로 접속하는 도전성 부재로서 기능하는 것을 특징으로 한다.
본 발명의 다층 배선판의 코어 기판은 절연 구조 부재에 의해 상호 절연된 비어 칼럼과 도전 구조 부재를 각각 포함한 복수의 층을 가져도 되고, 층들은 사이에 끼워진 절연층에 의해 상호 분리되고, 인접하는 층의 비어 칼럼은 삽입된 절연층을 관통하는 중간 비어에 의해 서로 접속된다.
인접하는 층의 선택된 도전성 구조 부재는 서로 접속되어도 된다.
도전성 구조 부재중 적어도 하나는 전력 공급층(또는 부재) 또는 접지층(또는 부재)으로서 사용되어도 좋다.
바람직하게는 절연 구조 부재는 내열 수지재로 형성된다.
본 발명의 다층 배선판은
도전 기판의 표면에 패터닝된 레지스트막을 형성하는 단계와,
레지스트막을 마스크로, 도전 기판을 전력 공급층으로 사용하여 패터닝된 레지스트막이 설치된 도전 기판의 표면을 도금함으로써 비어 칼럼과 도전성 구조 부재를 형성하는 단계와,
레지스트막을 제거하는 단계와,
비어 칼럼과 도전성 구조 부재의 상면을 노출하도록 도전 기판의 표면에 절연재의 층을 형성하여 코어 기판을 만들고, 코어 기판은 비어 칼럼, 도전성 구조 부재 및 절연재의 층으로부터 얻어진 절연 구조 부재를 포함하는 단계와,
코어 기판에, 각각 절연층에 의해 하지 코어 기판 또는 배선 패턴 층으로부터 분리되는 복수의 배선 패턴 층을 형성하는 단계와,
도전 기판을 제거하는 단계를 포함하는 방법에 의해 제조되어도 좋다.
배선 패턴의 하나 이상의 부재는 코어 기판의 도전성 구조 부재에 접속되어도 좋다.
배선 패턴 층이 먼저 도전 기판의 표면에 형성된 다음, 코어 기판은 배선 패턴의 상부층에 형성되고, 다음에 배선 패턴 층이 코어 기판의 표면 위에 형성되고 도전 기판이 제거됨으로써 코어 기판의 양측에 복수의 배선 패턴 층을 갖는 다층 배선판을 제조할 수도 있다.
본 발명의 상기 및 다른 목적 및 이점들은 첨부한 도면을 참조한 이하의 상세한 설명으로부터 당업자들에게 충분하게 이해되고 주지될 것이다.
(실시예)
도1a~도1i는 본 발명의 다층 배선판을 제조하는 방법의 일실시예를 나타낸다. 상세하게는 도면은 다층 배선판용 코어 기판의 제조에 이르는 단계를 나타낸다. 첨부한 도면은 단지 설명을 위한 것으로 도시된 부분이나 부재는 단순화를 위해 치수를 뺐다.
본 발명에 의한 방법은 도전 기판이 코어 기판을 제조함에 있어 지지물로 사용되고, 도전 기판은 또한 일련의 도금시에 전력 공급층으로서도 기능한다. 도전 기판이 에칭으로 제거된 후 코어 기판이 남게 된다.
도1a에서, 알루미늄 시트가 도전 기판(10)으로서 사용되고, 그 표면에는 땜납 볼로 된 것 등의 외부 접속 단자에 일련으로 본딩되는 패드(12)가 형성된다. 패드(12)의 형성을 위해 도전층이, 예를 들면 구리의 도금 또는 스퍼터링에 의해 도전 기판(10)의 표면에 형성되고, 다음에 이 층은 소정의 패턴을 갖도록 에칭된다.
본 실시예에서는 다층 배선판이 외부 전기 회로에 접속되는 패드의 형성과 다층 배선판의 형성을 병합하기 위해서 먼저 패드(12)를 도전 기판(10)의 표면에 형성한다. 물론 나중에 설명하는 바와 같이 패드(12)를 형성하지 않고 맨 처음부터 코어 기판을 형성해도 좋다.
도전 기판(10)으로는, 코어 기판의 형성 후에 에칭 등에 의해 도전 기판(10)이 제거되므로, 코어 기판으로부터 용이하게 제거될 수 있는 재료를 선택한다. 본 실시예에서 사용되는 알루미늄 시트는 배선 패턴용 재료의 구리를 에칭하는 데에 사용되는 것과 다른 에천트에 의해 에칭되며 화학 에칭에 의해 용이하게 제거되는 이점이 있다.
도1b에 나타낸 바와 같이, 패터닝된 레지스트막(14)은 패드(12)가 형성된 도전 기판(10)의 표면에 광감성 레지스트를 피복하고, 피복된 절연막을 노광하고 현상하여 형성되고, 레지스트 패턴은 패드(12)의 상부를 노광시키는 홀(16)을 갖는다.
다음에 비어 기부(base)(18)는, 도1c에 나타낸 바와 같이 전력 공급층으로서 도전 기판(10)을 사용하는 전해 도금에 의해 패터닝된 레지스트막(14)의 홀(16)에 형성된다.
다음에 레지스트막(14)이 제거되어, 도1d에 나타낸 바와 같이 패드(12)의 더미와 비어 기부(18)를 도전 기판(10)에 남긴다.
다음에 패드(12)와 비어 기부(18)가 설치된 도전 기판(10)의 면에 절연 수지를 도포하여 절연층을 형성하고 비어 기부(18)의 단부면을 피복하는 절연재를 화학적, 물리적 및 또는 기계적으로 제거하여, 도1e에 나타낸 바와 같이 절연층의 표면에서 단부면을 노출시켜서 제1 절연층(20a)이 형성된다. 절연층(20a)은 바람직하게는 에폭시 또는 폴리이미드 등의 내열성 및 내구성이 뛰어난 수지로 되어도 좋다. 절연 수지를 도포하는 대신에, 절연층(20a)을 형성하기 위해서 절연 수지의 필름이 패드(12)와 비어 기부(18)가 설치된 도전 기판(10)의 표면에 적층되어도 좋다.
필요에 따라 층(20a)의 형성 전에 블랙-옥사이드(black oxide) 처리 등의 방법으로 기판(10)의 표면을 조면화하여도 좋다.
다음에 도전층(22)이, 도1f에 나타낸 바와 같이 비어 기부(18)의 노광된 단부를 포함하는 절연층(20a)의 표면을 피복하도록 형성된다. 도전층(22)은 일반적으로 비교적 작은 두께를 갖도록 무전해 도금 또는 구리재를 스퍼터링하여 형성되어도 좋으며, 일련의 도금에서 전력 공급층으로서의 역할을 한다. 도전층(22)을 위해 구리막을 스퍼터링으로 형성하기 전에 티타늄 막을 스퍼터링하여 형성하여도 좋다. 도전층(22)의 형성 전에, 절연층(20a)을 포타슘 과망간산염의 용액에 침지하여 조면화한다. 필요에 따라 도전층(22)을 구리로 전해 도금하여 더 큰 두께를 갖게 할 수도 있다.
다음에 도전층(22)의 표면에 감광성 레지스트를 피복하고 피복된 레지스트막을,도 1g에 나타낸 바와 같이 노광하고 현상함으로써 패터닝된 레지스트막(24)을 형성한다. 형성되어진 패터닝된 레지스트막(24)은 하지 도전층(22)을 부분적으로 노광시키는 개구(25)를 갖는다. 패터닝된 레지스트막(24)는 감광성 레지스트로 피복하는 대신에 필름상 감광성 레지스트로 도전층(22)의 표면을 피복함으로써 형성하여도 좋다. 이와 같이 해서 형성된 레지스트막(24)은 비어 칼럼과 도전성 구조 부재를 형성하는 데에 사용되며, 그 두께가 제조될 코어 기판의 강도를 지배하므로 대략 50㎛ 이상인 것이 바람직하다. 따라서 패터닝된 레지스트막(24)은 바람직한 두께의 비어 칼럼과 도전성 구조 부재를 갖게 하는 두께를 갖도록 설계된다.
다음에 선행(precursor) 비어 칼럼(26)과 선행 도전성 구조 부재(28)가 전력 공급층으로서 도전층(22)을 사용하여 도전층(22)의 노광된 부분을 구리로 전해 도금함으로써 형성된 다음, 도1h에 나타낸 바와 같이 레지스트막(24)을 제거한다. 필요에 따라 도금 전에 레지스트막(24)이 설치된 도전 기판(10)의 면에 플라즈마로 처리하여 레지스트막(24)의 수용(水溶)성을 향상시키고, 도전층(22)의 레지스트재의 잔여물을 제거하여도 좋다.
이어서 선행 비어 칼럼(26)과 선행 도전성 구조 부재(28)를 갖는 도전 기판(10) 측이 에칭된다. 에칭은 도전층(22)의 노광된 부분이 완전히 에칭될 때에 종료됨으로써, 전력 공급층으로서의 도전층(22)이 선행 비어 칼럼(26)과 선행 도전성 구조 부재(28)보다 두께가 훨씬 작기 때문에 비어 칼럼(26')과 도전성 구조 부재(28')의 두께에 거의 영향을 주는 일이 없이 전기적으로 서로 고립된, 최종의 개개의 비어 칼럼(26') 및 개개의 도전성 구조 부재(28')(도1i)를 제공할 수 있게 된다. 비어 칼럼(26')은 선행 비어 칼럼(26)과 에칭 후에 남은 하지 도전층(22)(도1h)으로 이루어지고, 도전성 구조 부재(28')는 선행 도전성 구조 부재(28)와 또한 에칭 후에 남은 하지 도전층(22)(도1h)으로 이루어진다. 상술한 바와 같이 도전층(22)이 선행 비어 칼럼(26)과 선행 도전성 구조 부재(28)보다 두께가 훨씬 작기 때문에, 도 1i에서는, 일체적으로 형성된 도전층(22)과 선행 비어 칼럼(26)을 비어 칼럼(26')으로, 또한 일체적으로 형성된 도전층(22)과 선행 도전성 구조 부재(28)를 도전성 구조 부재(28')로 간단히 나타내었음을 이해야 한다.
다음에 에폭시 또는 폴리이미드 등의 절연 수지를 비어 칼럼(26')과 도전성 구조 부재(28')가 설치된 도전 기판(10)의 면에 도포하여 절연층을 형성하고, 비어 칼럼(26')과 도전성 구조 부재(28')의 단부면을 피복하는 절연재를 화학적, 물리적 및 또는 기계적으로 제거하여, 도1i에 나타낸 바와 같이 절연층의 표면에서 이들을 노광시킴으로써 절연 구조 부재(20)를 형성한다. 절연 수지를 도포하는 대신에, 비어 칼럼(26')과 도전성 구조 부재(28')가 설치된 도전 기판(10)의 면에 절연 수지의 막을 적층하여도 된다. 실제로는 절연 구조 부재(20)는 도1e에 나타낸 단계에서 사전에 형성된 절연층(20a)과 바로 위에서 설명한 단계에서 새로 형성된 절연층으로 될 수 있다.
도1i에서, 코어 기판(29)은 도전성 부재(18, 26')를 도전성 구조 부재(28')와 절연 구조 부재(20)를 조합한 구성으로 된다. 도전성 부재(18, 26')는 코어 기판의 일측에 형성될 배선 패턴과 코어 기판(29)의 타측에 형성된 다른 배선 패턴을 전기적으로 접속한다. 도전성 구조 부재(28')는 코어 기판(29)을 보강하고 제품인 배선판의 방열을 향상시키며 또한 전력 공급 부재 또는 접지 부재로서 사용될 수 있다.
다음에 코어 기판에의 배선 패턴의 형성에 대해서 도2를 참조하여 설명한다.
폴리이미드 등의 절연 수지를 코어 기판(29)의 표면에 도포하여 수지층을 형성하고, 도2a에 나타낸 바와 같이, 비어홀(30a)을 내어 비어 칼럼(26')의 단부면의 일부를 노광하도록 레이저빔을 수지층에 조사함으로써, 패터닝된 절연층(30)이 코어 기판(29)의 표면에 형성된다. 절연 수지를 사용하는 대신, 절연 수지재의 막을 코어 기판(29)의 표면에 덮어도 좋다. 또는 비어홀(30a)을 갖는 절연층은 감광성 폴리이미드 또는 에폭시 등의 감광성 수지를 사용하고 이에 노광과 현상 처리를 실시함으로써 형성되어도 좋다.
다음에 도2b에 나타낸 바와 같이, 패터닝된 절연층(30)이 설치된 코어 기판(29)의 표면에 구리로 전해 도금하거나 구리를 스퍼터링하여 도전층(32)이 형성된다. 스퍼터링으로 구리막을 형성할 경우에는 티타늄 등의 금속막을 먼저 스퍼터링하여도 좋다.
다음에 도전층(32)이 에칭되어 패터닝된 배선층(34)(도2c)을 설치한다. 이어서 상기한 바와 같이 패터닝된 절연층의 형성으로부터 패터닝된 배선층을 형성하는 일련의 단계를 반복하여, 도2c에 나타낸 바와 같이 패터닝된 절연층(35)과 패터닝된 배선층(36)을 형성한다. 패터닝된 절연층의 형성으로부터 패터닝된 배선층의 형성까지의 일련의 단계는 소정수의 패터닝된 배선층이 얻어질 때까지 반복되어도 좋다.
도2d에 나타낸 바와 같이, 다음에 이어서 다층 배선판(44)에 탑재된 반도체 소자의 패드에 본딩될 부분(38)을 제외하고 최상부의 배선층(36)을 땜납 레지스트층(40)으로 피복하고, 에칭으로 도전 기판(10)(도2c)을 제거하고, 외부 접속 단자에 본딩될 패드(12)의 부분을 제외하고 다층 배선판(44)의 노광된 표면을 땜납 레지스트층(42)으로 피복함으로써 본 발명의 다층 배선판(44)이 얻어진다. 복수의 패터닝된 배선층(34, 36)이 코어 기판(29)의 일측에만 형성될 경우에는 모든 배선 패턴이 형성될 때까지 도전 기판(10)을 제거하지 않아도 된다. 코어 기판(29)을 도전 기판(10)으로 지지하면서 복수의 패터닝된 배선층(34, 36)을 형성하는 이 공정은 다층 배선판(44)을 제조 공정 중에 안전하게 지지하게 함으로써 그 치수 안정성을 향상시킬 수 있다.
도2d에 나타낸 다층 배선판(44)에서, 코어 기판(29)은 비어 칼럼(26')과 도전성 구조 부재(28')로 된 골격을 갖고, 따라서 자체적으로 강성이 높아서 다층 배선판(44)에 양호한 방열 특성을 부여한다. 절연 구조 부재(20)에 대해 내열성이 양호한 수지재를 사용하므로, 코어 기판(29)의 신뢰도를 향상시킬 수 있다.
상술한 실시예에서, 도금으로 비어 칼럼(26')을 형성하기 전에 패터닝된 레지스트막(24)의 형성을 위해 감광성 레지스트를 사용하는 포토리소그래피가 사용되므로, 비어 칼럼(26')은 드릴링이나 레이저빔 가공에 의해 낮은 공정 정밀도로 낸 관통홀의 내측벽에 형성된 종래 기술의 도전성 부재에 비해 훨씬 고집적도 및 고정밀도로 형성될 수 있다. 또한 본 발명에 의하면, 1조의 도전성 부재가 1개의 로트(lot)로 만들어질 수 있으므로 많은 도전성 부재 (비어 칼럼(26'))를 갖는 코어 기판을 포함하는 다층 배선판이 효율적으로 제조될 수 있다.
또한 상술한 실시예에서, 비어 기부(18)가 패드(12)와 비어 칼럼(26') 사이에 설치된다. 비어 기부(18)는 패드(12)와 패터닝된 배선층(34, 36) 간의 전기적 접속에 특징적인 영향이 없지만, 그 직경이 도2a 내지 도2d에 나타낸 비어 칼럼(26')보다 작기 때문에, 비어 기부(18)와 비어 칼럼(26')으로 된 도전성 부재와 절연 구조 부재(20) 간의 결속을 향상시킨다.
도2d에 나타낸 다층 배선판(44)에서, 코어 기판(29)의 비어 칼럼(26')은 코어 기판(29)에 인접하는 패터닝된 배선층(34)의 부제와 모두 접속되지만, 비어 칼럼(26')은 코어 기판(29)으로부터 떨어진 패터닝된 배선층(36)의 부재와 접속되어도 좋다.
상술한 실시예에서, 알루미늄 시트는 도전 기판(10)으로서 사용되지만, 코어 기판을 형성하기 위해서 수지로 된 기판 등의 전기적 절연재의 기판에 형성된 도전층을 갖는 지지 기판을 사용할 수도 있다.
도3a~ 도3c는 도전 기판(10)을 사용한 코어 기판의 형성의 다른 실시예를 나타낸다. 이 실시예에서는 패드(12)가 외부접속 단자에 접속되도록 형성되는 이전의 실시예와는 달리, 코어 기판이 최초로부터 도전 기판(10)에 형성된다.
도 3a에 나타낸 바와 같이, 먼저 패터닝된 레지스트막(24)이 도전 기판(10)의 표면에 형성된다. 이어서 도3b에 나타낸 바와 같이, 도전 기판(10)을 전력 공급층으로 사용하는 비어 칼럼(26a)과 도전성 구조 부재(28a)가 구리 도금으로 형성된다.
다음에 레지스트막(24)이 제거되고, 비어 칼럼(26a)과 도전성 구조 부재(28a)가 설치된 도전 기판(10)의 면에 액체 절연 수지를 도포하거나 절연 수지의 막을 적층함으로써 비어 칼럼(26a)과 도전성 구조 부재(28a)가 닿지 않는 공간을 수지재로 충전하고, 도3c에 나타낸 바와 같이 비어 칼럼(26a)과 도전성 구조 부재(28a)의 단부면을 피복하는 수지재를 노출시키도록 화학적, 물리적 및 또는 기계적으로 제거함으로써 절연 구조 부재(21)가 형성된다. 수지재의 제거는 비어 칼럼(26a)과 도전성 구조 부재(28a) 뿐만 아니라 절연 구조 부재(21)의 평탄화의 역할도 한다.
이어서 도전 기판(10)이 에칭으로 제거됨으로써 비어 칼럼(26a), 도전성 구조 부재(28a) 및 절연 구조 부재(21)로 된 평탄한 형상을 갖는 코어 기판(29a)을 남긴다.
도4는 이와 같이 해서 얻은 코어 기판(29a)을 사용하여 제조된 다층 배선판의 일 실시예를 나타낸다. 이 다층 배선판(44a)은 1개 이상의 반도체 소자가 탑재된 일면과 외부 전기 회로에 접속되는 타면을 갖는다. 반도체 소자를 탑재하는 면 측에는 복수조의 패터닝된 절연층(30, 35)와 패터닝된 배선층(34, 36)이 연속적으로 형성되고, 앞서의 실시예에서와 같이 후속으로 탑재된 반도체 소자의 패드에 본딩될 패턴 노광부(38)를 갖도록 땜납 수지층(40)이 형성된다. 외부 전기 회로에 접속될 타면은 외부 전기 회로(도시 생략)와의 접속을 위해 땜납볼(50)로 형성된 단자 등의 외부 접속 단자에 본딩될 비어 칼럼(26a)의 부분을 제외하고는 땜납 레지스트층(42)으로 피복된다. 도전성 구조 부재(28a)의 단부면은 필요에 따라, 노광되기 위해 땜납 레지스트층(42)에 의해 피복되지 않아도 좋다.
도4에 나타낸 다층 배선판(44a)은 도3c에 나타낸 바와 같이 도전 기판(10)을 갖는 코어 기판(29a)을 사용하여 제조될 수도 있다. 이 경우, 도전 기판(10)은 절연층(30, 35)와 배선층(34, 36)의 형성 후에 제거될 수 있다.
상술한 실시예에서, 사용된 코어 기판(29 또는 29a)은 비어 칼럼(26 또는 26a)과 도전성 구조 부재(28 또는 28a)를 포함하는 층으로 된다. 본 발명의 다른 실시예에서는 비어 칼럼과 도전성 구조 부재로 된 복합층을 각각 갖는 코어 기판을 사용할 수 있다. 이와 같은 코어 기판의 제조를 도5 및 도6을 참조하여 설명한다.
앞서의 실시예의 도1i에 대응하는 도5a에 나타낸 바와 같이, 비어 칼럼(26c), 도전성 구조 부재(28c) 및 절연 구조 부재(20)를 포함하는 제1층이 패드(12)와 비어 기부(18)의 더미가 설치된 도전 기판(10)에 형성된다. 다음에 도5b에 나타낸 바와 같이, 도전층(60)이 제1층의 표면에 형성된다. 도전층(60)은 앞서의 실시예와 같이 무전해 도금 또는 구리를 스퍼터링하여 형성되어도 좋다.
다음에 도전층(60)의 부분을 노광하도록 개구를 갖는 도전층(60)에 패터닝된 레지스트층(도시 생략)을 형성하고, 도전층(60)을 전력 공급층으로 사용하여 도전층(60)의 노광된 부분을 구리로 도금하고, 이와 같이 해서 얻어진 선행 중간 비어(62)로 피복되지 않은 도전층(60)의 부분을 노광하도록 수지층을 제거함으로써 선행 중간 비어(62)(도5c)가 도전층(60)에 형성된다. 선행 중간 비어(62)는 제1 층의 선행 비어 칼럼(26c)과 나중에 형성될 제2층의 비어 칼럼을 전기적으로 접속하고, 제1층의 도전성 구조 부재(28c)와 나중에 형성될 제2층의 도전성 구조 부재를 전기적으로 접속한다. 제1층의 도전성 구조 부재의 각각은 반드시 제2층의 도전성 구조 부재와 접속되지 않아도 되며, 제2층의 도전성 구조 부재에 접속되지 않은 제1층의 도전성 구조 부재를 위해 선행 중간 비어(62)가 형성되지 않는다. 이에 따라 제1 및 제2층의 도전성 구조 부재를 접속하는 선행 중간 비어(62)가 선택적으로 형성된다.
다음에 선행 중간 비어(62)를 갖는 도전 기판(10) 측이 에칭된다. 도전층(60)의 노광된 부분이 완전히 제거될 때에 에칭이 종료되어 선행 중간 비어(62)(도5c)와 도전층(60)의 하지 부분(도5c)으로 이루어지고, 도 5d에 나타낸 바와 같이 전기적으로 서로 격리된 최종의 중간 비어(62')를 남긴다. 다음에 중간 비어(62')가 설치된 도전 기판(10)의 면에 절연 수지를 도포함으로써 중간 비어(62')가 닿지 않는 공간을 수지재로 채우고, 중간 비어(62')의 단부면을 피복하는 수지재를 화학적, 물리적 및 또는 기계적으로 제거하여 노광시킴으로써 절연층(64)(도5d)이 형성된다.
다음에 도6a에 나타낸 바와 같이, 도전층(66)이 절연층(64)의 표면과 중간 비어(62')의 단부면을 피복하도록 형성된다. 도전층(66)은 도전층(60)의 형성 시에 설명한 것과 마찬가지로 형성되어도 좋다.
다음에 패터닝된 레지스트막(도시 생략)을 도전층(66)에 형성하고, 레지스트막을 마스크로 도전층(66)을 전력 공급층으로 사용하여 도전층(66)의 노광된 부분을 구리로 전해 도금한 다음, 도6b에 나타낸 바와 같이 레지스트막을 제거함으로써 제2층의 선행 비어 칼럼(26d)과 선행 도전성 구조 부재(28d)가 형성된다.
이어서 선행 비어 칼럼(26d)과 선행 도전성 구조 부재(28d)를 갖는 도전 기판(10) 측이 에칭된다. 도전층(66)의 노광된 부분이 완전히 제거될 때에 에칭이 종료되어, 전력 공급층으로서의 도전층(66)이 상술한 바와 같이 선행 비어 칼럼(26d)과 선행 도전성 구조 부재(28d)보다 두께가 훨씬 작기 때문에, 비어 칼럼(26d')과 도전성 구조 부재(28d')의 두께에 거의 영향을 주는 일이 없이 전기적으로 서로 고립된, 최종의 개개의 비어 칼럼(26d') 및 개개의 도전성 구조 부재(28d')(도6c)를 제공할 수 있게 된다. 비어 칼럼(26d')은 선행 비어 칼럼(26d)과 도전층(66)(도6b)으로 이루어지고, 도전성 구조 부재(28d')는 선행 도전성 구조 부재(28d)와 도전층(66)(도6b)으로 이루어진다.
다음에 에폭시 또는 폴리이미드 등의 절연 수지를 비어 칼럼(26d')과 도전성 구조 부재(28d')가 설치된 도전 기판(10)의 면에 도포하여 절연층을 형성하고, 비어 칼럼(26d')과 도전성 구조 부재(28d')의 단부면을 피복하는 절연재를 화학적, 물리적 및/또는 기계적으로 제거하여, 도6d에 나타낸 바와 같이 절연층의 표면에서 이들을 노광시킴으로써 절연 구조 부재(20')를 형성한다.
이와 같이 해서, 2층으로 형성된 도전 부재를 갖는 코어 기판(68)이 얻어지며, 각 층은 절연 구조 부재(20 또는 20')의 전기적 절연재에 매립되는 비어 칼럼(26c 또는 26d')과 도전성 구조 부재(28c 또는 28d')를 포함한다. 제1층의 비어 칼럼(26c)은 중간 비어(62')를 통해 제2층의 비어 칼럼(26d')에 전기적으로 접속되고, 필요에 따라 제1층의 도전성 구조 부재(28c)도 중간 비어(62')를 통해 제2층의 도전성 구조 부재(28d)에 전기적으로 접속된다.
상술한 바와 같이, 제1층의 도전성 구조 부재(28c)와 제2층의 도전성 구조 부재(28d')는 중간 비어(62')를 통해 서로 전기적으로 접속되어도 되지 않아도 좋다. 제1 및 제2층의 도전성 구조 부재(28c, 28d')가 서로 접속될 경우에는, 이들의 조합이 전력 공급층 또는 접지층으로서 사용될 수 있다. 제1 및 제2층의 도전성 구조 부재(28c, 28d')가 접속되지 않을 경우에는 하나를 전력 공급층으로 사용하고 나머지를 접지층으로 사용할 수도 있다.
이에 따라 본 발명에 의하면, 각각 도전 부재를 포함하는 임의수의 층을 갖는 코어 기판이 형성될 수 있고, 상이한 층의 도전 부재는 임의로 상호 접속될 수 있다.
본 발명의 다른 실시예를 도7에 나타낸다. 본 실시예의 다층 배선판(70)은 각각 도전 부재를 포함하는 2층을 갖는 코어 기판(72)을 사용한다. 2개의 배선층(34, 36)이 코어 기판(72)의 일측에 형성되고, 배선층은 절연층(30)에 의해 서로 분리된다. 상부 배선층의 표면은 다층 배선판(70)에 탑재될 반도체 소자와 접속되는 배선층의 부분을 노출시키도록 하여 땜납 레지스트(40)로 피복된다. 다층 배선판(70)의 타표면은 외부 전기 회로(도시 생략)과의 접속을 위해 땜납볼(50)로 형성된 단자 등의 외부 접속 단자에 본딩되는 패드(12)의 부분을 노출시키도록 하여 땜납 레지스트층(42)으로 또한 피복된다.
본 발명에서 사용되는 비어 칼럼과 도전성 구조 부재를 각각 포함하는 2개 이상의 층을 갖는 코어 기판은 적어도 1개의 도전성 구조 부재가 전력 공급층 또는 접지층으로서 사용될 수 있고, 각각 도전성 구조 부재를 포함하는 층의 조합으로 코어 기판의 강도를 증가시킬 수 있다는 이점이 있다.
코어 기판의 양측이 복수의 배선층을 가질 경우, 상술한 바와 같이, 먼저 제1조의 배선층이 도전 기판이 설치된 코어 기판의 표면에 형성되고, 도전 기판의 제거 후에 제2조의 배선층이 코어 기판의 타표면, 즉 도전 기판이 제거되는 면에 형성될 수 있다. 제2조의 배선층은 도2a~도2d를 참조하여 도전 기판이 설치된 코어 기판에 1조의 배선층을 형성할 때 설명했던 바와 마찬가지로 형성되어도 좋다.
또한 도8a~도8c에 나타낸 바와 같이, 제1조의 베선층(81)이 도전 기판(10)의 표면에 형성되고(도8a), 다음에 코어 기판(82)이 상부 배선층에 형성되고(도8b), 다음에 코어 기판(82)의 표면에 제2조의 배선층(83)이 형성되고(도8c), 도전 기판이 제거됨으로써 코어 기판의 양측에 복수의 배선 패턴 층을 갖는 다층 배선판을 제조할 수 있다. 상술한 바와 같이, 땜납 레지스트층(도시 생략)도 각 조의 배선층(81, 83)의 표면에 형성된다. 이 경우, 배선층의 제1조는 도1h, 도1i와 도2a~도2d를 참조하여 설명한 대로, 복수의 배선층을 형성하기 위해 도전층에 도전성 부재를 형성함으로써 시작하는 방법을 따라서 형성되어도 좋다. 코어 기판은 도1f~도1i를 참조하여 설명한 대로, 코어 기판의 형성을 위해 하지층에 도전층을 형성함으로써 시작하는 방법을 따라서 형성되어도 좋다. 배선층의 제2조는 도2a~도2d에 나타낸 절차를 따라서 형성되어도 좋다. 도전 기판은 앞서 설명한 바와 같이 에칭으로 제거되어도 좋다. 도전 기판의 에칭은 보통 산성 또는 염기성 용액을 에천트로서 사용하며, 염기성 용액을 사용하는 것이 더욱 바람직하다.
이상 설명한 바와 같이 본 발명에 의하면, 패터닝된 레지스트막의 형성을 위해 감광성 레지스트를 이용하는 포로리소그래피가 사용되고 레지스트막을 마스크로 하여 도금함으로써 비어 칼럼과 도전성 구조 부재가 형성된다. 그 결과 코어 기판 을 사용하여 다층 기판의 양측에 전기 또는 전자 소자 또는 회로가 조립되는 비어 칼럼이, 드릴링이나 레이저빔 가공으로 난 관통홀의 내측벽에 형성된 종래의 도전성 부재보다 훨씬 고집적도로 고정밀도로 형성될 수 있다. 또한 본 발명의 비어 칼럼은 한 층의 모든 비어 칼럼을 동시에 형성할 수 있게 하는 도금으로 형성되므로, 다수의 비어 칼럼이 효율적으로 형성될 수 있다. 또한 구리재의 도전성 구조 부재가 코어 기판의 강도를 향상시키고, 또한 구리재로 된 비어 칼럼과의 조합으로 코어 기판의 방열을 효과적으로 향상시킬 수 있다.

Claims (14)

  1. 코어 기판과 상기 코어 기판의 양면에 형성된 배선 패턴 부재를 갖고, 상기 코어 기판은 상기 코어 기판을 관통하는 도전성 부재를 갖고, 상기 코어 기판의 양면의 상기 배선 패턴 부재는 상기 코어 기판을 관통하는 상기 도전성 부재를 통해 서로 접속되는 다층 배선판으로서,
    상기 코어 기판은 도금으로 형성된 비어 칼럼(column)과 도전성 구조 부재 및 개개의 상기 비어 칼럼과 상기 도전성 구조 부재를 전기적으로 서로 절연시키는 절연 구조 부재를 갖고,
    상기 비어 칼럼은 상기 코어 기판을 관통하여 상기 코어 기판의 양면의 상기 배선 패턴 부재를 서로 접속하는 도전성 부재로서 기능하며,
    상기 코어 기판은 절연 구조 부재에 의해 서로 절연된 비어 칼럼과 도전성 구조 부재를 각각 포함한 복수의 층을 가지고, 상기 층들은 그 사이에 끼워진 절연층에 의해 상호 분리되고, 인접하는 층의 상기 비어 칼럼은 삽입된 상기 절연층을 관통하는 중간 비어에 의해 서로 접속되는 것을 특징으로 하는 다층 배선판.
  2. 삭제
  3. 제1항에 있어서,
    상기 인접하는 층의 선택된 도전성 구조 부재는 서로 접속되는 것을 특징으로 하는 다층 배선판.
  4. 제1항에 있어서,
    상기 도전성 구조 부재중 적어도 하나는 전력 공급 부재 또는 접지 부재로서 사용되는 것을 특징으로 하는 다층 배선판.
  5. 제1항에 있어서,
    상기 배선 패턴 부재중 적어도 하나는 상기 코어 기판의 상기 도전성 구조 부재에 접속되는 것을 특징으로 하는 다층 배선판.
  6. 제1항에 있어서,
    상기 절연 구조 부재는 내열 수지재로 형성되는 것을 특징으로 하는 다층 배선판.
  7. 제6항에 있어서,
    상기 내열 수지재는 에폭시 또는 폴리이미드인 것을 특징으로 하는 다층 배선판.
  8. 코어 기판과 상기 코어 기판의 양면에 형성된 배선 패턴 부재를 갖고, 상기 코어 기판은 상기 코어 기판을 관통하는 도전성 부재를 갖고, 상기 코어 기판의 양면의 상기 배선 패턴 부재는 상기 코어 기판을 관통하는 상기 도전성 부재를 통해 서로 접속되는 다층 배선판으로서, 상기 코어 기판은 도금으로 형성된 비어 칼럼과, 도전성 구조 부재 및 개개의 상기 비어 칼럼과 상기 도전성 구조 부재를 전기적으로 서로 절연시키는 절연 구조 부재를 갖고, 상기 비어 칼럼은 상기 코어 기판을 관통하여 상기 코어 기판의 양면의 상기 배선 패턴 부재를 서로 접속하는 도전성 부재로서 기능하는 다층 배선판을 제조하는 방법에 있어서,
    도전 기판의 표면에 패터닝된 레지스트막을 형성하는 단계와,
    상기 레지스트막을 마스크로, 그리고 상기 도전 기판을 전력 공급층으로 사용하여, 패터닝된 상기 레지스트막이 설치된 상기 도전 기판의 표면을 전해 도금함으로써 비어 칼럼과 도전성 구조 부재를 형성하는 단계와,
    상기 레지스트막을 제거하는 단계와,
    상기 비어 칼럼과 도전성 구조 부재의 사이에 절연 수지를 충전하고, 상기 비어 칼럼과 도전성 구조 부재를 덮은 상기 절연 수지를 제거하여, 상기 도전성 구조 부재, 비어 칼럼 및 도전성 구조부재와 비어 칼럼을 절연하는 절연 구조 부재로 이루어지고, 상기 절연 구조 부재 표면에 상기 도전성 구조 부재 및 비어 칼럼의 상면이 노출한 코어 기판을 형성하는 단계와,
    상기 코어 기판상에 배선 패턴을 복수 형성하는 단계와,
    상기 도전 기판을 제거하는 단계
    를 포함하는 것을 특징으로 하는 다층 배선판을 제조하는 방법.
  9. 제8항에 있어서,
    상기 비어 칼럼과 도전성 구조 부재는 구리로 형성된 것을 특징으로 하는 다층 배선판을 제조하는 방법.
  10. 제8항에 있어서,
    상기 도전 기판은 알루미늄 시트로 된 것을 특징으로 하는 다층 배선판을 제조하는 방법.
  11. 제8항에 있어서,
    상기 도전 기판은 도전층과 상기 도전층 하부의 전기적 절연재의 기판을 포함하는 것을 특징으로 하는 다층 배선판을 제조하는 방법.
  12. 제8항에 있어서,
    상기 배선 패턴 부재중 적어도 하나는 상기 코어 기판의 상기 도전성 구조 부재에 접속되는 것을 특징으로 하는 다층 배선판을 제조하는 방법.
  13. 제8항에 있어서,
    상기 도전 기판의 제거 후에, 복수의 배선 패턴 층이 상기 도전 기판이 제거된 상기 코어 기판의 표면에 형성되는 것을 특징으로 하는 다층 배선판을 제조하는 방법.
  14. 코어 기판과 상기 코어 기판의 양면에 형성된 배선 패턴 부재를 갖고, 상기 코어 기판은 상기 코어 기판을 관통하는 도전성 부재를 갖고, 상기 코어 기판의 양면의 상기 배선 패턴 부재는 상기 코어 기판을 관통하는 상기 도전성 부재를 통해 서로 접속되는 다층 배선판으로서, 상기 코어 기판은 도금으로 형성된 비어 칼럼과, 도전성 구조 부재, 및 개개의 상기 비어 칼럼과 상기 도전성 구조 부재를 전기적으로 서로 절연시키는 절연 구조 부재를 갖고, 상기 비어 칼럼은 상기 코어 기판을 관통하여 상기 코어 기판의 양면의 상기 배선 패턴 부재를 서로 접속하는 도전성 부재로서 기능하는 다층 배선판을 제조하는 방법에 있어서,
    도전 기판의 표면에 제1조의 배선 패턴 층을 형성하는 단계와,
    배선 패턴의 상부층에 코어 기판을 형성하는 단계와,
    상기 코어 기판의 표면에 제2조의 배선 패턴 층을 형성하는 단계와,
    상기 도전 기판을 제거하는 단계
    를 포함하는 것을 특징으로 하는 다층 배선판을 제조하는 방법.
KR1020000019556A 1999-04-15 2000-04-14 다층 배선판 및 그 제조 방법 KR100720049B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-107757 1999-04-15
JP10775799A JP3592129B2 (ja) 1999-04-15 1999-04-15 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20000071696A KR20000071696A (ko) 2000-11-25
KR100720049B1 true KR100720049B1 (ko) 2007-05-18

Family

ID=14467223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000019556A KR100720049B1 (ko) 1999-04-15 2000-04-14 다층 배선판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6629366B1 (ko)
JP (1) JP3592129B2 (ko)
KR (1) KR100720049B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
US6665193B1 (en) * 2002-07-09 2003-12-16 Amerasia International Technology, Inc. Electronic circuit construction, as for a wireless RF tag
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP2004186307A (ja) 2002-12-02 2004-07-02 Tdk Corp 電子部品の製造方法および、電子部品
CN100417313C (zh) * 2004-06-29 2008-09-03 台湾吉德门国际股份有限公司 提升电路板制程良率的方法
JP4670495B2 (ja) * 2004-09-06 2011-04-13 Ｔｄｋ株式会社 電子デバイス及びその製造方法
WO2007013595A1 (ja) * 2005-07-29 2007-02-01 Fujikura Ltd. 屈曲式リジットプリント配線板およびその製造方法
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2008108791A (ja) * 2006-10-23 2008-05-08 Fujifilm Corp 多層プリント配線基板及び多層プリント配線基板の作製方法
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
MY171427A (en) * 2012-03-26 2019-10-12 Advanpack Solutions Pte Ltd Multi-layer substrate for semiconductor packaging
JP6945513B2 (ja) * 2018-09-20 2021-10-06 日立Astemo株式会社 電子制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177278A (ja) * 1992-12-08 1994-06-24 Toppan Printing Co Ltd 半導体装置の製造方法
JPH08167629A (ja) * 1994-12-14 1996-06-25 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522667A (en) * 1980-06-25 1985-06-11 General Electric Company Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
DE59309575D1 (de) * 1992-06-15 1999-06-17 Heinze Dyconex Patente Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
WO1997048260A1 (fr) * 1996-06-14 1997-12-18 Ibiden Co., Ltd. Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177278A (ja) * 1992-12-08 1994-06-24 Toppan Printing Co Ltd 半導体装置の製造方法
JPH08167629A (ja) * 1994-12-14 1996-06-25 Mitsubishi Electric Corp 半導体装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
06177278
08167629

Also Published As

Publication number Publication date
JP3592129B2 (ja) 2004-11-24
JP2000299404A (ja) 2000-10-24
KR20000071696A (ko) 2000-11-25
US6629366B1 (en) 2003-10-07

Similar Documents

Publication Publication Date Title
JP4564342B2 (ja) 多層配線基板およびその製造方法
US5072075A (en) Double-sided hybrid high density circuit board and method of making same
KR20060048664A (ko) 전자 부품 내장 기판의 제조 방법
WO2009023284A2 (en) Interconnection element with plated posts formed on mandrel
KR100720049B1 (ko) 다층 배선판 및 그 제조 방법
US8409982B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
US6350365B1 (en) Method of producing multilayer circuit board
US4912020A (en) Printed circuit boards and method for manufacturing printed circuit boards
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
US20060065439A1 (en) Wiring board and wiring board manufacturing method
JP4369684B2 (ja) 多層配線基板およびその製造方法
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
JPH0240233B2 (ko)
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
US20020084244A1 (en) Method of making multilayer substrate
US4847446A (en) Printed circuit boards and method for manufacturing printed circuit boards
WO1990003100A1 (en) Printed circuit boards and method for manufacturing printed circuit boards
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
JP2007235176A (ja) 多層配線基板とそれを用いた半導体装置
TWI690249B (zh) 微細層間線路結構及其製法
JP4547958B2 (ja) 多層配線基板の製造方法
JP2020141036A (ja) 印刷配線板及び印刷配線板の製造方法
JPH10135640A (ja) プリント配線板の構造及びその製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee