[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000299404A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JP2000299404A
JP2000299404A JP11107757A JP10775799A JP2000299404A JP 2000299404 A JP2000299404 A JP 2000299404A JP 11107757 A JP11107757 A JP 11107757A JP 10775799 A JP10775799 A JP 10775799A JP 2000299404 A JP2000299404 A JP 2000299404A
Authority
JP
Japan
Prior art keywords
conductor
core
substrate
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11107757A
Other languages
English (en)
Other versions
JP3592129B2 (ja
Inventor
Kazuki Kobayashi
和貴 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10775799A priority Critical patent/JP3592129B2/ja
Priority to US09/548,605 priority patent/US6629366B1/en
Priority to KR1020000019556A priority patent/KR100720049B1/ko
Publication of JP2000299404A publication Critical patent/JP2000299404A/ja
Application granted granted Critical
Publication of JP3592129B2 publication Critical patent/JP3592129B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 コア基板を貫通して形成する導通部を高密度
に形成することができ、放熱性、電気的特性に優れた多
層配線基板を提供する。 【解決手段】 コア基板の両面または片面に配線パター
ン３４、３６が形成され、コア基板を貫通させて形成さ
れた導体部に前記配線パターンが電気的に接続された多
層配線基板において、前記コア基板が、めっきにより形
成されたビア柱２６と導体コア部２８とからなる導体部
と、該ビア柱２６と導体コア部２８を電気的に絶縁する
絶縁体部２０とから成る。コア基板に配線パターンを形
成した後、導体基板１０を除去することによって多層配
線基板が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はコア基板を用いた多
層配線基板及びその製造方法に関する。
【０００２】
【従来の技術】コア基板を用いた従来の多層配線基板
は、ガラスまたは有機物の織布あるいは不織布にエポキ
シ等の樹脂材を含浸させた樹脂基板をコア基板材料とし
て使用したものであり、このコア基板上にビルドアップ
法等によって多層に配線パターンを形成している。コア
基板には厚さ方向に貫通する貫通孔を設け、めっき等に
よって貫通孔の内壁面に設けた導通部を介してコア基板
の両面の配線パターンが電気的に接続される。コア基板
に貫通孔を形成する場合、従来はドリル加工あるいはレ
ーザ加工によって形成し、貫通孔を形成した後、無電解
銅めっき及び電解銅めっきを施すことによって貫通孔の
内壁面に導通部を形成している。
【０００３】
【発明が解決しようとする課題】ドリル加工あるいはレ
ーザ加工によってコア基板に貫通孔を形成する場合は、
貫通孔をひとつづつ孔あけ加工していくから、大判の樹
脂基板を使用して複数の基板を一度に形成するとして
も、加工効率の点で問題があり、加工コストがかかると
いう問題があった。また、ドリル加工あるいはレーザ加
工によって貫通孔を形成していく方法では、貫通孔を小
径に形成する場合でも技術上及び製造効率上で限度があ
り、貫通孔をさらに高密度にかつ多数個形成する製品の
場合には有効な方法とはいえないという問題があった。
【０００４】本発明はこれらの問題点を解消すべくなさ
れたものであり、その目的とするところは、コア基板に
ドリル加工やレーザ加工を施すことなく、コア基板の両
面の配線パターンを電気的に接続する導通部を容易に形
成することができ、導通部をさらに高密度に多数個形成
することが容易に可能となる多層配線基板及びその好適
な製造方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、コア基板の
両面または片面に配線パターンが形成され、コア基板を
貫通させて形成された導体部に前記配線パターンが電気
的に接続された多層配線基板において、前記コア基板
が、めっきにより形成されたビア柱と導体コア部とから
なる導体部と、該ビア柱と導体コア部を電気的に絶縁す
る絶縁体部とから成ることを特徴とする。また、ビア柱
及び導体コア部と隣接層のビア柱及び導体コア部とが、
電気的絶縁性を有する絶縁層を介して複数層に積み重ね
て形成され、絶縁層を貫通させて設けた中間ビアを介し
て、隣接層のビア柱が互いに電気的に接続されていると
ともに、選択された隣接層の導体コア部が互いに電気的
に接続されていることにより、コア基板の強度を保持す
ることができ、層間で適宜導体コア部を電源層あるいは
接地層として利用することができる。また、導体コア部
を、電源層または接地層とすることによって、多層配線
基板の電気的特性を改善することができる。また、絶縁
体部が、耐熱性樹脂から成ることにより、耐久性の高い
多層配線基板として得ることができる。
【０００６】また、多層配線基板の製造方法として、導
体基板の一方の面に、ビア柱と導体コア部とから成る導
体部を形成する部位が露出するレジストパターンを形成
し、該レジストパターンをマスクとして、前記一方の面
上に導体基板をめっき給電層として電解めっきを施して
ビア柱と導体コア部とからなる導体部を形成し、次い
で、前記レジストパターンを除去した後、前記ビア柱と
導体コア部との間に電気的絶縁性を有する絶縁樹脂を充
填して、前記導体部と絶縁体部とから成るコア基板を形
成し、該コア基板上に、前記ビア柱と電気的に接続され
必要に応じて導体コア部と電気的に接続された配線パタ
ーンを形成するとともに、層間で電気的に接続された配
線パターンを複数層に形成した後、前記導体基板を除去
することを特徴とする。また、導体基板の一方の面に、
多層配線基板の一方の面側の配線パターンとなる配線層
を形成した後、該配線層上にコア基板を積層して形成
し、その後、他面側の配線パターンとなる配線層を形成
して導体基板を除去することにより、導体基板の一方の
面上で多層配線基板の両面の配線パターンを形成するこ
とが可能になる。
【０００７】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１は本発明に係
る多層配線基板の製造方法の一実施形態を示す説明図で
あり、多層配線基板のコア基板を形成するまでの工程を
示している。本発明の多層配線基板の製造方法は、めっ
き給電層を兼ねた支持体として導体基板１０を使用し、
この導体基板１０の上にコア基板の両面に形成される配
線パターンを電気的に接続する導通部を含めてコア基板
を形成した後、導体基板１０をエッチングにより除去し
てコア基板を得るものである。
【０００８】図１(a) は導体基板１０としてアルミニウ
ム板を使用し、この導体基板１０の表面にはんだボール
等の外部接続端子を接合するためのパッド１２を形成し
た状態を示す。本実施形態では、多層配線基板の実装面
側に形成するパッドを合わせて形成するため、まず、導
体基板１０の表面にパッド１２を形成したものである。
もちろん、はじめからパッド１２を形成せずに、導体基
板１０にコア基板のみを形成してもよい。
【０００９】導体基板１０はコア基板を形成した後にエ
ッチング等によって除去するから、導体基板１０にはコ
ア基板から簡単に除去できる材料を選択する。本実施形
態で使用しているアルミニウム板は配線パターンに使用
する銅とはエッチング液が異なることと化学的エッチン
グによって容易に溶解除去できるという利点がある。パ
ッド１２は導体基板１０の一方の面に、銅めっきあるい
は銅をスパッタリングして導体層を形成し、この導体層
を所定のパターンにエッチングして得られる。
【００１０】図１(b) は、次に、電解めっきによりコア
に形成するビア柱の基部に接続する基部ビアをパッド１
２の上に形成するためのレジストパターン１４を形成し
た状態である。レジストパターン１４はめっきレジスト
として、パッド１２上で基部ビアを形成する部位に、底
面でパッド１２が露出するレジスト穴１６を形成したも
ので、導体基板１０の表面に感光性レジストを塗布し、
基部ビアを形成するパターンにしたがって露光、現像す
ることによって形成することができる。図１(c) は、導
体基板１０をめっき給電層とする電解めっきにより、レ
ジスト穴１６内に基部ビア１８を形成した状態である。
図１(d) は、次に、レジストパターン１４を除去した状
態であり、導体基板１０の上にパッド１２と基部ビア１
８が形成されている。
【００１１】図１(e) は、次に、基部ビア１８を形成し
た導体基板１０の一方の面に絶縁樹脂を塗布して絶縁体
部２０ａを形成した状態である。絶縁体部２０ａはコア
基板の絶縁体部を構成するものであり、エポキシ樹脂、
ポリイミド樹脂等の耐熱性及び耐久性を有する樹脂が好
適に使用できる。絶縁樹脂を塗布するかわりに絶縁樹脂
フィルムをラミネートして絶縁体部２０ａを形成するこ
ともできる。なお、絶縁樹脂を塗布し、あるいは絶縁樹
脂フィルムをラミネートして絶縁層を形成した後、基部
ビア１８の端面を被覆している絶縁層を化学的あるいは
物理的に研磨して基部ビア１８の端面を絶縁体部２０ａ
の表面に露出させる。
【００１２】図１(f) は、次に、導体コア部とビア柱を
形成するためのめっき給電層として、絶縁体部２０ａの
表面と基部ビア１８の表面を含む全面に導体層２２を形
成した状態である。導体層２２は無電解銅めっきあるい
は銅のスパッタリング等によって形成することができ
る。導体層２２は必要により電解銅めっきを施して厚く
形成してもよい。絶縁体部２０ａの表面にめっき給電層
として導体層２２を形成する場合、あらかじめ過マンガ
ン酸カリウム溶液に絶縁体部２０ａを浸漬させ絶縁体部
２０ａの表面を粗化しておくとよい。
【００１３】図１(g) は、次に、導体層２２をめっき給
電層として、基部ビア１８に接続するビア柱と、隣接す
るビア柱の中間に配置される導体コア部とを電解めっき
により形成するためのレジストパターン２４を形成した
状態を示す。レジストパターン２４は導体層２２の表面
に感光性レジストを塗布し、ビア柱と導体コア部とを形
成するパターンにしたがって露光、現像して得られる。
レジストパターン２４は感光性レジストを塗布するかわ
りにフィルム状の感光性レジストを被覆して形成するこ
ともできる。ビア柱および導体コア部はコア基板の主要
構成部分となるものであり、コア基板として所要の強度
を有するため少なくとも５０μｍ程度以上の厚さに形成
することが望ましい。レジストパターン２４もこれらの
厚さに合わせて膜厚が設定される。
【００１４】図１(h) は、次に、導体層２２をめっき給
電層として電解銅めっきを施しビア柱２６と導体コア部
２８を形成した後、レジストパターン２４を除去した状
態である。導体層２２をめっき給電層とする電解銅めっ
きによって、導体基板１０上ですべてのビア柱２６と導
体コア部２８が形成される。ビア柱２６は基部ビア１８
ともにコア基板の両面に形成される配線パターンを電気
的に接続するものである。導体コア部２８はコア基板を
補強し、コア基板の放熱性を向上させるという作用があ
り、また、電源層、接地層として利用することができ
る。
【００１５】図１(h) の状態でビア柱２６と導体コア部
２８を形成した面側をエッチングすると、ビア柱２６及
び導体コア部２８よりもはるかに薄く形成されている導
体層２２の露出部がはじめにエッチングされて除去され
る。これによって、ビア柱２６と導体コア部２８が電気
的に絶縁される。図１(i) は、導体層２２の露出部をエ
ッチングして除去した後、絶縁体部２０ａを形成した方
法と同様にしてビア柱２６と導体コア部２８を形成した
面にエポキシ樹脂あるいはポリイミド樹脂等の絶縁樹脂
を塗布してビア柱２６と導体コア部２８との間に絶縁樹
脂を充填してコア基板の絶縁体部２０を形成した状態で
ある。なお、絶縁樹脂を塗布するかわりに絶縁樹脂フィ
ルムをラミネートしてもよい。絶縁樹脂を塗布しあるい
は絶縁樹脂フィルムをラミネートした後、ビア柱２６と
導体コア部２８の表面を被覆している絶縁層を化学的あ
るいは物理的に研磨して除去し、ビア柱２６と導体コア
部２８の端面を露出させ、ビア柱２６に上層の配線パタ
ーンが電気的に接続されるようにする。
【００１６】図１(i) で、導体基板１０に積層して形成
された基部ビア１８とビア柱２６とはコア基板の両面に
形成される配線パターンを電気的に接続する導通部とな
る。そして、この導通部と導体コア部２８及び絶縁体部
２０とを含めた基板部分が多層配線基板のコア基板であ
る。本実施形態では、多層配線基板の実装面側に形成す
るパッド１２を含めて導体基板１０の上にコア基板を形
成した。コア基板にさらに配線パターンを複数層に形成
する場合は、図１(i) に示す状態からさらに配線パター
ンを形成すればよい。
【００１７】図２は図１(i) の状態からさらに配線パタ
ーンを形成して多層配線基板を形成する工程を示す。図
２(a) は、コア基板の表面に絶縁層３０を形成し、ビア
柱２６の端面位置に合わせして絶縁層３０にビア穴３０
ａを形成した状態を示す。ポリイミド等の絶縁樹脂を塗
布し、あるいは絶縁樹脂フィルムを被覆することによっ
て絶縁層３０を形成し、レーザ光を照射してビア穴３０
ａを形成することができる。なお、感光性ポリイミド等
の感光性樹脂を塗布し、露光、現像によりビア穴３０ａ
を形成することもできる。図２(b) は、次に、無電解銅
めっき及び電解銅めっき、あるいは銅のスパッタリング
を施して絶縁層３０の表面に導体層３２を形成した状態
である。
【００１８】導体層３２をエッチングすることによって
配線パターン３４が形成され、ビア穴３０ａに充填され
た導体を介してビア柱２６と配線パターン３４とが電気
的に接続される。 図２(c) は、コア基板の上に２層に
配線パターン３４、３６を形成した状態を示す。層間で
配線パターンを電気的に接続して配線パターンを多層に
形成するには、上述したように、ビア穴を形成した絶縁
層の表面に導体層を形成し、導体層をエッチングして所
定の配線パターンを形成する方法を繰り返せばよい。
【００１９】図２(d) は、半導体素子が搭載される最上
層の配線層を、半導体素子のパッドが接合される配線パ
ターン３６の接続部３８を除いてソルダーレジスト４０
によって被覆し、実装面側については、導体基板１０を
エッチングして除去し、外部接続端子を接合するパッド
１２部分を除いてソルダーレジスト４２により被覆して
多層配線基板を得たものである。 このように、コア基
板の片面側のみに複数層で配線パターンを形成する場合
には導体基板１０は配線パターンを形成するまで除去す
る必要はない。導体基板１０によってコア基板を支持し
ながら配線パターンを多層に形成する方法は、多層配線
基板を確実に支持することができ、寸法精度を向上させ
ることができるという利点がある。
【００２０】図２(d) に示す多層配線基板は、コア基板
の主要部がビア柱２６と導体コア部２８との導体部によ
って形成されていることによって、コア基板自体の剛性
が高く、また、導体コア部により良好な放熱性が得られ
るものとなっている。また、ビア柱２６と導体コア部２
８との間に充填されている絶縁体部２０も耐熱性に優れ
た樹脂を使用することによってコア基板の信頼性を向上
させることが可能となる。また、コア基板に導通部を形
成する際に、本実施形態では感光性レジストを露光、現
像してレジストパターンを形成し、めっきによりビア柱
２６を形成しているから、従来のドリル加工等で導通部
を形成する方法にくらべてはるかに高密度にかつ高精度
に形成することが可能である。また、本方法による場合
は、導通部が多数になっても製造効率上の問題がないと
いう利点がある。
【００２１】なお、上記実施形態では、パッド１２とビ
ア柱２６とを接続する中間に基部ビア１８を設けてい
る。基部ビア１８はパッド１２と他方の配線パターン３
４、３６とを電気的に接続する点においては特徴的な作
用は有しないが、ビア柱２６よりも細径に設けることに
よって絶縁体部２０とのくいつき性を良好にしている。
パッド１２と基部ビア１８とによって絶縁体部２０の樹
脂を逆止する形状となっている。また、上記実施形態で
は、導体基板１０としてアルミニウム板を使用したが、
樹脂基板等の電気的絶縁性を有する基板に導体層を形成
した支持基板を使用してコア基板を形成することも可能
である。
【００２２】図３は、導体基板１０を用いてコア基板を
形成する他の実施形態を示す。この実施形態は、上記実
施形態のように多層配線基板の実装面側に設けるパッド
１２を合わせて形成するのではなく、単に、導体基板１
０の上にコア基板を形成する方法である。図３(a) は導
体基板１０の表面にビア柱２６と導体コア部２８を形成
するためのレジストパターン２４を形成した状態であ
る。この状態から導体基板１０をめっき給電層として電
解銅めっきを施すことによってビア柱２６と導体コア部
２８を形成する（図３(b) ）。
【００２３】次に、レジストパターン２４を除去し、絶
縁樹脂を塗布しあるいは絶縁樹脂フィルムをラミネート
してビア柱２６と導体コア部２８との間に絶縁体部２０
を充填する（図３(c) ）。絶縁樹脂を塗布あるいは絶縁
樹脂フィルムをラミネートした後、ビア柱２６と導体コ
ア部２８の表面を被覆している絶縁体部２０の表面を化
学的あるいは物理的に研磨してビア柱２６と導体コア部
２８の端面を露出させる。この研磨処理はビア柱２６と
導体コア部２８及び絶縁体部２０の表面を平坦面にする
平坦化処理の意味もある。
【００２４】図３(c) の状態から導体基板１０をエッチ
ングして除去することにより、ビア柱２６及び導体コア
部２８と、ビア柱２６と導体コア部２８との間を充填す
る絶縁体部２０によって平板状に形成されたコア基板が
得られる。図４はこうして得られたコア基板を用いて形
成した多層配線基板の実施形態を示す。コア基板で半導
体素子を搭載する面側では、絶縁層３０を介して配線パ
ターン３４、３６を形成し、半導体素子との接続部３８
を除いてソルダーレジスト４０により配線パターン３６
を被覆する。コア基板の実装面側では、ビア柱２６の端
面を露出させてソルダーレジスト４２によって被覆す
る。なお、必要に応じて導体コア部２８の端面をソルダ
ーレジスト４２から露出させてもよい。５０はビア柱２
６の端面に接合した外部接続端子のはんだボールであ
る。
【００２５】上記各実施形態ではコア基板に設けたビア
柱２６及び導体コア部２８は一層であるが、ビア柱２６
および導体コア部２８を複数層に設けたコア基板を用い
て多層配線基板を形成することも可能である。図５、６
はビア柱２６と導体コア部２８を２層に形成したコア基
板の製造方法を示す。図５(a) は、導体基板１０に１層
目のビア柱２６と導体コア部２８を形成した状態であ
る。この状態は図１に示すコア基板の製造方法のうち図
１(i) の状態を示す。図５(b) は、絶縁体部２０、ビア
柱２６、導体コア部２８の表面にめっき給電用の導体層
６０を形成した状態である。導体層６０は前述した方法
と同様に無電解銅めっき、スパッタリング等によって形
成する。
【００２６】図５(c) は導体層６０の表面に中間ビア６
２を形成した状態である。中間ビア６２は積層して形成
するビア柱２６及び導体コア部２８を電気的に接続する
ために設けるものであり、導体コア部２８については電
気的に接続する導体コア部２８を選択して形成する。導
体層６０の表面に中間ビア６２を形成する部位を露出さ
せたレジストパターンを設け、導体層６０をめっき給電
層とする電解めっきを施して中間ビア６２を形成する。
図５(c) はレジストパターンを除去した状態である。図
５(d) はエッチングにより導体層６０を除去し、１層目
のビア柱２６と導体コア部２８の表面に中間ビア６２を
形成した状態である。図５(e) は、中間ビア６２を形成
した面を絶縁層６４により被覆し、中間ビア６２の端面
を露出した状態である。
【００２７】図６(a) は次層のビア柱と導体コア部を形
成するため、絶縁層６４の表面にめっき給電用の導体層
６６を形成した状態である。導体層６６を形成する方法
は前述した方法と同様の方法による。図６(b) は導体層
６６の表面に２層目のビア柱２６ａと導体コア部２８ａ
とを形成した状態である。ビア柱２６ａと導体コア部２
８ａを形成するパターンにしたがって導体層６６の表面
にレジストパターンを設け、導体層６６をめっき給電層
とする電解めっきを施して、所要の厚さにビア柱２６ａ
と導体コア部２８ａを形成する。図６(b) は、レジスト
パターンを除去した状態である。この状態で導体層６６
をエッチングすることにより導体層６６の露出部分が絶
縁層６４から除去され、ビア柱２６ａと導体コア部２８
ａとが電気的に絶縁される。
【００２８】図６(d) はビア柱２６ａと導体コア部２８
ａとの間に絶縁樹脂を充填して絶縁体部２０を形成した
状態を示す。１層目のビア柱２６と２層目のビア柱２６
ａとが中間ビア６２を介して電気的に接続され、１層目
の導体コア部２８と２層目の導体コア部２８ａとが中間
ビア６２を介して電気的に接続される。これら、ビア柱
２６、２６ａ、導体コア部２８、２８ａ、中間ビア６２
は電気的絶縁性を有する絶縁体部２０内に埋設され、２
層に形成された導体部を有するコア基板が得られる。
【００２９】積層して形成した導体コア部２８、２８ａ
を中間ビア６２を介して電気的に接続することにより、
導体コア部２８、２８ａをともに接地層、電源層として
使用することができ、絶縁層６４によって導体コア部２
８、２８ａを電気的に絶縁して形成した場合には、一方
を接地層、他方を電源層とするといった使用のしかたが
可能になる。上述した製造方法は、導体コア部を順次積
層して形成するものであり、適宜層数に導体部を形成す
ることができ、層間での導体部の電気的接続についても
適宜選択することができる。
【００３０】図７は複数層の導体部を有するコア基板を
用いて多層配線基板を形成した実施形態を示す。コア基
板の一方の面側に絶縁層３０を介して複数層に配線パタ
ーン３４、３６が形成されている。４０は多層配線基板
に搭載する半導体素子の接続部３８を除いて配線層の表
面を被覆するソルダーレジストである。５０はパッド１
２に接続したはんだボールである。ビア柱と導体コア部
を複数層に形成したコア基板を使用する場合は、導体コ
ア部を電源層あるいは接地層として利用できること、導
体コア部が１層のみではコア基板の強度が不十分の場合
に導体コア部を複数層に形成することにより所要のコア
基板の強度を得ることができる等の利点がある。
【００３１】
【発明の効果】本発明に係る多層配線基板及びその製造
方法によれば、上述したように、コア基板に設ける導通
部であるビア柱を形成する方法として、導体基板上にビ
ア柱と導体コア部とを形成するためのレジストパターン
を形成し、導体基板をめっき給電層とする電解めっきに
よって形成するから、従来のドリル加工あるいはレーザ
加工によって基板に貫通孔を形成して導通部を形成する
方法にくらべて微細にかつ高密度に導通部を形成するこ
とが可能になる。また、導通部は電解めっきによって形
成するからきわめて多数個の導通部を形成するといった
場合でも効率的に形成することが可能になる。また、多
層配線基板のコア基板に電解銅めっきで形成した銅の導
体コア部を設けたことによってコア基板の強度を向上さ
せることができ、ビア柱と導体コア部の導体部がコア基
板の主要部を構成してコア基板の放熱性を効果的に向上
させることができる等の著効を奏する。
【図面の簡単な説明】
【図１】多層配線基板のコア基板を製造する方法を示す
説明図である。
【図２】コア基板に配線パターンを形成して多層配線基
板を製造する方法を示す説明図である。
【図３】コア基板の他の製造方法を示す説明図である。
【図４】多層配線基板の構成例を示す断面図である。
【図５】ビア柱と導体コア部を２層設けたコア基板の製
造方法を示す説明図である。
【図６】ビア柱と導体コア部を２層設けたコア基板の製
造方法を示す説明図である。
【図７】多層配線基板のさらに他の実施形態の構成を示
す断面図である。
【符号の説明】
１０ 導体基板 １２ パッド １４ レジストパターン １８ 基部ビア ２０、２０ａ 絶縁体部 ２２ 導体層 ２４ レジストパターン ２６、２６ａ ビア柱 ２８、２８ａ 導体コア部 ３０ 絶縁層 ３０ａ ビア穴 ３２ 導体層 ３４、３６ 配線層 ３８ 接続部 ４０、４２ ソルダーレジスト ５０ はんだボール ６０ 導体層 ６２ 中間ビア ６４ 絶縁層
フロントページの続き Ｆターム(参考） 5E317 AA24 BB02 BB05 BB12 CC32 CC33 CC44 CC51 CD01 CD05 CD15 CD18 CD25 GG03 GG14 GG16 5E346 AA01 AA12 AA15 AA35 AA43 BB02 BB03 BB04 BB07 CC09 CC32 CC54 CC55 DD02 DD03 DD17 DD23 DD24 DD25 DD32 EE08 EE31 EE33 FF07 FF13 FF14 FF15 FF17 FF22 GG04 GG07 GG08 GG15 GG17 GG22 GG23 GG27 HH11 HH17 HH25 HH26 HH31 HH32

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 コア基板の両面または片面に配線パター
    ンが形成され、コア基板を貫通させて形成された導体部
    に前記配線パターンが電気的に接続された多層配線基板
    において、 前記コア基板が、めっきにより形成されたビア柱と導体
    コア部とからなる導体部と、該ビア柱と導体コア部を電
    気的に絶縁する絶縁体部とから成ることを特徴とする多
    層配線基板。
  2. 【請求項２】 ビア柱及び導体コア部と隣接層のビア柱
    及び導体コア部とが、電気的絶縁性を有する絶縁層を介
    して複数層に積み重ねて形成され、絶縁層を貫通させて
    設けた中間ビアを介して、隣接層のビア柱が互いに電気
    的に接続されているとともに、選択された隣接層の導体
    コア部が互いに電気的に接続されていることを特徴とす
    る請求項１記載の多層配線基板。
  3. 【請求項３】 導体コア部が、電源層または接地層であ
    ることを特徴とする請求項１または２記載の多層配線基
    板。
  4. 【請求項４】 絶縁体部が、耐熱性樹脂から成ることを
    特徴とする請求項１、２または３記載の多層配線基板。
  5. 【請求項５】 導体基板の一方の面に、ビア柱と導体コ
    ア部とから成る導体部を形成する部位が露出するレジス
    トパターンを形成し、 該レジストパターンをマスクとして、前記一方の面上に
    導体基板をめっき給電層として電解めっきを施してビア
    柱と導体コア部とからなる導体部を形成し、 次いで、前記レジストパターンを除去した後、前記ビア
    柱と導体コア部との間に電気的絶縁性を有する絶縁樹脂
    を充填して、前記導体部と絶縁体部とから成るコア基板
    を形成し、 該コア基板上に、前記ビア柱と電気的に接続され必要に
    応じて導体コア部と電気的に接続された配線パターンを
    形成するとともに、層間で電気的に接続された配線パタ
    ーンを複数層に形成した後、 前記導体基板を除去することを特徴とする多層配線基板
    の製造方法。
  6. 【請求項６】 導体基板の一方の面に、多層配線基板の
    一方の面側の配線パターンとなる配線層を形成した後、
    該配線層上にコア基板を積層して形成し、その後、他面
    側の配線パターンとなる配線層を形成して導体基板を除
    去することを特徴とする請求項５記載の多層配線基板の
    製造方法。
JP10775799A 1999-04-15 1999-04-15 多層配線基板の製造方法 Expired - Fee Related JP3592129B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10775799A JP3592129B2 (ja) 1999-04-15 1999-04-15 多層配線基板の製造方法
US09/548,605 US6629366B1 (en) 1999-04-15 2000-04-13 Method of producing a multilayer wiring board
KR1020000019556A KR100720049B1 (ko) 1999-04-15 2000-04-14 다층 배선판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10775799A JP3592129B2 (ja) 1999-04-15 1999-04-15 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000299404A true JP2000299404A (ja) 2000-10-24
JP3592129B2 JP3592129B2 (ja) 2004-11-24

Family

ID=14467223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10775799A Expired - Fee Related JP3592129B2 (ja) 1999-04-15 1999-04-15 多層配線基板の製造方法

Country Status (3)

Country Link
US (1) US6629366B1 (ja)
JP (1) JP3592129B2 (ja)
KR (1) KR100720049B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015765A1 (ja) * 2002-08-09 2004-02-19 Ibiden Co., Ltd. 多層プリント配線板
CN100417313C (zh) * 2004-06-29 2008-09-03 台湾吉德门国际股份有限公司 提升电路板制程良率的方法
US7651940B2 (en) 2002-12-02 2010-01-26 Tdk Corporation Electronic part producing method and electronic part

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
US6665193B1 (en) * 2002-07-09 2003-12-16 Amerasia International Technology, Inc. Electronic circuit construction, as for a wireless RF tag
JP4670495B2 (ja) * 2004-09-06 2011-04-13 Ｔｄｋ株式会社 電子デバイス及びその製造方法
WO2007013595A1 (ja) * 2005-07-29 2007-02-01 Fujikura Ltd. 屈曲式リジットプリント配線板およびその製造方法
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2008108791A (ja) * 2006-10-23 2008-05-08 Fujifilm Corp 多層プリント配線基板及び多層プリント配線基板の作製方法
JP2008140886A (ja) 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2013147706A1 (en) * 2012-03-26 2013-10-03 Advanpack Solutions Pte Ltd Multi-layer substrate for semiconductor packaging
JP6945513B2 (ja) * 2018-09-20 2021-10-06 日立Astemo株式会社 電子制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522667A (en) * 1980-06-25 1985-06-11 General Electric Company Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
DE59309575D1 (de) * 1992-06-15 1999-06-17 Heinze Dyconex Patente Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
JPH06177278A (ja) * 1992-12-08 1994-06-24 Toppan Printing Co Ltd 半導体装置の製造方法
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015765A1 (ja) * 2002-08-09 2004-02-19 Ibiden Co., Ltd. 多層プリント配線板
JP2004134724A (ja) * 2002-08-09 2004-04-30 Ibiden Co Ltd 多層プリント配線板
CN100461383C (zh) * 2002-08-09 2009-02-11 揖斐电株式会社 多层印刷线路板
US7507913B2 (en) 2002-08-09 2009-03-24 Ibiden Co., Ltd. Multilayer printed wiring board
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US8592688B2 (en) 2002-08-09 2013-11-26 Ibiden Co., Ltd. Multilayer printed wiring board
US9226397B2 (en) 2002-08-09 2015-12-29 Ibiden Co., Ltd. Multilayer printed wiring board having multilayer core substrate
US7651940B2 (en) 2002-12-02 2010-01-26 Tdk Corporation Electronic part producing method and electronic part
CN100417313C (zh) * 2004-06-29 2008-09-03 台湾吉德门国际股份有限公司 提升电路板制程良率的方法

Also Published As

Publication number Publication date
US6629366B1 (en) 2003-10-07
KR20000071696A (ko) 2000-11-25
KR100720049B1 (ko) 2007-05-18
JP3592129B2 (ja) 2004-11-24

Similar Documents

Publication Publication Date Title
JP4564342B2 (ja) 多層配線基板およびその製造方法
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
TW200921816A (en) Method of making multi-layer package board of copper nuclear layer
JP3592129B2 (ja) 多層配線基板の製造方法
JP2001053188A (ja) 多層配線基板の製造方法
TWI733655B (zh) 具有輪廓化導電層的印刷電路板及其製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JP2003179316A (ja) 放熱性に優れたプリント配線板の構造
KR20070079794A (ko) 인쇄회로기판의 제조방법
US6913814B2 (en) Lamination process and structure of high layout density substrate
JPS63241995A (ja) 多層印刷回路板およびその製法
JP2000323841A (ja) 多層回路基板とその製造方法
JPH1079568A (ja) プリント配線板の製造方法
JP2001257476A (ja) 多層配線基板及びその製造方法
EP0426665A1 (en) PROCESS FOR THE MANUFACTURE OF PRINTED CIRCUIT BOARDS.
JP2000294933A (ja) 多層回路基板及びその製造方法
JP2001144398A (ja) 配線基板および配線基板の製造方法
JPH08340179A (ja) 有機樹脂多層配線基板およびその製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2018152512A (ja) プリント配線板の製造方法
JP2003078247A (ja) 配線基板およびその製造方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JP2002176262A (ja) 多層プリント配線板及びその製造方法
JPH10321977A (ja) 多層プリント配線板
JP2022167591A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees