[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100719188B1 - 기판처리방법 - Google Patents

기판처리방법 Download PDF

Info

Publication number
KR100719188B1
KR100719188B1 KR1020000050641A KR20000050641A KR100719188B1 KR 100719188 B1 KR100719188 B1 KR 100719188B1 KR 1020000050641 A KR1020000050641 A KR 1020000050641A KR 20000050641 A KR20000050641 A KR 20000050641A KR 100719188 B1 KR100719188 B1 KR 100719188B1
Authority
KR
South Korea
Prior art keywords
processing
gas
wafer
chamber
pressure
Prior art date
Application number
KR1020000050641A
Other languages
English (en)
Other versions
KR20010039850A (ko
Inventor
사카이고지
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010039850A publication Critical patent/KR20010039850A/ko
Application granted granted Critical
Publication of KR100719188B1 publication Critical patent/KR100719188B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

에이징 처리를 행할 때에, 처리 개시로부터 어느 일정시간, 처리 기체에 포함된 수증기의 비율을 비교적 크게 하고 있으므로, 웨이퍼 상에 도포된 절연막 재료에 포함되는 TEOS의 콜로이드(Colloid)가 겔(Gel)화하여 그물코형상으로 연결되는 것이 촉진되며, 게다가 웨이퍼(W)에 대한 가열이 균일하게 행하여진다. 또 그 후에 처리 기체의 수증기의 비율을 감소시키고 있으므로, 에이징처리후의 절연막 재료에 포함되는 수분의 양을 소량화 할 수 있다.

Description

기판처리방법{SUBSTRATE PROCESSING METHOD}
도 1은, 본 발명의 실시 형태에 관한 SOD 처리시스템의 평면도이다.
도 2는, 도 1에 나타낸 SOD 처리시스템의 정면도이다.
도 3은, 도 1에 나타낸 SOD 처리시스템의 배면도이다.
도 4는, 도 1에 나타낸 SOD 처리시스템에 있어서의 주 웨이퍼 반송기구의 사시도이다.
도 5는, 본 발명의 실시 형태에 관한 에이징처리 스테이션의 단면도이다.
도 6은, 도 5에 나타낸 에이징처리 스테이션의 평면도이다.
도 7은, 도 5 및 도 6에 나타낸 처리실의 단면도이다.
도 8은, 도 7에 나타낸 처리실의 평면도이다.
도 9는, 도 1에 나타낸 SOD 처리시스템의 처리 플로우도이다.
도 10은, 도 1에 나타낸 SOD 처리시스템에 있어서의 에이징처리 스테이션 (DAC)에 있어서 처리실내에 처리 기체 및 그 후 질소가스를 공급할 때의 처리실내의 압력의 시간적 변화와 처리실내에 도입되는 처리 기체에 포함되는 수증기의 비율의 시간적 변화를 나타내는 도면이다.
도 11은, 에이징처리 스테이션(DAC)에 있어서, 다른 실시형태에 관한 처리실내의 압력의 시간적 변화 그리고 처리실내에 도입되는 처리 기체에 포함되는 수증기의 비율의 시간적 변화를 나타낸 도면이다.
도 12는, 에이징처리 스테이션(DAC)에 있어서, 더욱 다른 실시 형태에 관한 처리실내의 압력의 시간적 변화 그리고 처리실내에 도입된 처리기체에 포함되는 수증기의 비율의 시간적 변화를 나타낸 도면이다.
도 13은, 에이징처리 스테이션(DAC)에 있어서, 더욱 다른 실시 형태에 관한 처리실내의 압력의 시간적 변화와 처리실내에 도입된 처리기체에 포함되는 수증기의 비율의 시간적 변화를 나타낸 도면이다.
도 14는, 에이징처리 스테이션(DAC)에 있어서, 더욱 다른 실시 형태에 관한 처리실내의 압력의 시간적 변화 그리고 처리실내에 도입된 처리기체에 포함되는 수증기의 비율의 시간적 변화를 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
51 : 처리실 60 : 열판
65 : 배기공 66 : 공급로
81 : 배기장치 82 : 공급장치
83 : 제어부 84 : 압력센서
W : 웨이퍼
본 발명은, 반도체 디바이스의 제조공정 등의 기술분야에 속하고, 특히 예를들면 기판상에 절연막 재료로서 도포된, 입자 또는 콜로이드를 유기용매로 분산시킨 졸(Sol) 상태의 도포막을 겔화 할 때에 겔화 처리를 행하기 위한 기판처리방법에 관한 것이다.
반도체 디바이스의 제조공정에 있어서는, 예를들면 SOD(Spin on Dielectric) 시스템에 의해 층간 절연막을 형성하고 있다. 이 SOD 시스템에서는, 졸-겔 방법 등에 의해, 웨이퍼 상에 도포막을 스핀코트하여, 화학적처리 또는 가열처리 등을 행하여 층간 절연막을 형성하고 있다.
예를 들면 졸-겔 방법에 의해 층간 절연막을 형성하는 경우에는, 먼저 반도체 웨이퍼(이하, 「웨이퍼」라고 한다.) 상에 절연막 재료, 예를 들면 TEOS(테트라에트키시시런)의 콜로이드를 유기용매로 분산시킨 용액을 공급한다. 다음에, 용액이 공급된 웨이퍼를 겔화 처리하고, 다음으로 용매의 교체를 행한다. 그리고, 용매의 교체된 웨이퍼를 가열처리하고 있다.
이런 일련의 공정 중에 웨이퍼를 겔화 처리(에이징처리)하는 공정에서는, 예를 들면 암모니아의 기체와 수증기를 혼합한 처리기체를 공급하면서 배기하도록 구성된 처리실내의 열판 상에서 웨이퍼를 예를 들면 100℃ 전후로 가열처리하고 있다. 이처럼 처리기체에 수증기가 포함되어 있는 것으로 인하여, 절연막 재료로서 도포된 도포막에 포함되는 TEOS의 콜로이드가 겔화하여 그물코형상으로 연결된다. 겔화한 직후의 도포막에는 수분이 포함되어 있어, 도포막 안의 수분을 다른 용매로 교체한 후, 용매를 제거하고, 건조하여 절연막을 얻는다. 또는 도포막 안의 수분을 제거하고, 건조하여 절연막을 얻는다. 이러한 도포막 안의 수분 제거에는, 전체적인 처리시간에 필요한 시간이 상당히 길어진다고 하는 과제가 있다.
그래서, 이와 같은 과제를 해결하기 위해서, 예를들면 처리기체에 포함되는 수증기의 비율을 적게하는 것을 생각할 수 있다. 그러나, 그 경우에는 TEOS의 콜로이드가 겔화하여 그물코형상으로 연결하는 반응속도가 늦어지고, 에이징처리에 필요한 시간이 상당히 길어진다고 하는 과제가 있다. 더욱이, 수분은 가열할 때에, 열판에서 웨이퍼에 대하여 열을 전하는 열 전달 매체로서 활동하기 때문에, 수분이 적으면, 열판에서 웨이퍼상에 도포된 도포막에 전달하는 열에 흐트러짐이 생겨, 형성된 층간 절연막의 표면에 요철이 생긴다. 그리고, 이와 같은 요철은 그 위에 형성된 배선의 절연불량 등을 생기게 하는 것이 된다.
본 발명은, 이와 같은 사정을 토대로 이루어진 것으로, 처리시간을 단축하면서, 기판에 대한 가열을 균일하게 행할 수 있는 기판처리방법을 제공하는 것을 목적으로 하고 있다.
관련된 목적을 달성하기 위해, 본 발명의 제 1 의 관점은, 기판이 배치된 처리실내에 알칼리 계의 기체와 수증기를 혼합한 처리기체를 도입하면서 기판을 가열 하는 공정과, 처리기체를 처리실내에 도입하고서 소정시간 경과 후에 처리기체의 수증기 비율을 감소시키는 공정을 갖는 기판처리방법이 제공된다.
이와 같은 구성에 의하면, 처리기체에 맞힌 후의 도포막에 포함되는 수분량을 소량화 할 수 있으며, 이 수분의 제거에 필요한 처리시간을 단축할 수 있다.
본 발명의 제 2의 관점은, 입자 또는 콜로이드를 용매로 분산시킨 도포액이 도포된 기판이 배치된 처리실내에, 수분을 지닌 알칼리성의 처리기체를 도입하는 공정과, 처리기체를 처리실내에 도입하고서 일정시간 경과 후에 처리기체의 수증기 비율을 감소시키는 공정을 갖는 기판처리방법이 제공된다.
이와 같은 구성에 의하면, 도포막에 포함되는 입자 또는 콜로이드가 겔화하여 그물코형상으로 연결되는 것이 촉진되고, 게다가 웨이퍼(W)에 대한 가열이 균일하게 행해진다. 또, 처리기체에 맞힌 후의 도포막에 포함된 수분 양을 소량화 할 수 있으며, 이 수분의 제거에 필요한 처리시간을 단축할 수 있다.
이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
이 실시형태는, 본 발명의 기판처리방법을, 웨이퍼 상에 층간 절연막을 형성하기 위한 SOD(Spin on Dielectric) 처리시스템에 적용한 것이다. 도1∼도3은 이 SOD 처리시스템의 전체 구성을 나타낸 도면이며, 도 1은 평면도, 도 2는 정면도 및 도 3은 배면도이다.
이 SOD 처리시스템(1)은, 기판으로서의 반도체 웨이퍼(W)(이하 웨이퍼라 한 다.)를 웨이퍼 카세트(CR)에서 복수 장 예를 들면 25장 단위로 외부로부터 시스템에 반입할 때 또는 시스템에서 반출하거나, 웨이퍼 카세트(CR)에 대하여 웨이퍼(W)를 반입·반출하기 위한 카세트 블록(10)과, SOD 도포공정 중에서 1장씩 웨이퍼(W)에 소정의 처리를 행하는 매엽식의 각종 처리스테이션을 소정 위치에 다단배치하여 이루어지는 처리 블록(11)과, 에이징 공정에서 필요하게 되는 암모니아수의 보틀, 버블러, 드레인 보틀 등이 설치된 캐비넷(12)을 일체로 접속한 구성을 갖고 있다.
카세트블록(10)에서는, 도 1에 나타낸 것처럼, 카세트 재치대(20) 상의 돌기 (20a) 위치에 복수개 예를 들면 4개까지의 웨이퍼카세트(CR)가 각각의 웨이퍼 출입구를 처리블록(11)측으로 향해 X방향 일렬로 재치되고, 카세트 배열방향(X방향) 및 웨이퍼카세트(CR)내에 수납된 웨이퍼의 웨이퍼 배열방향(Z수직방향)으로 이동 가능한 웨이퍼 반송체(21)가 각 웨이퍼카세트(CR)에서 선택적으로 억세스 할 수 있도록 되어 있다. 더욱이 이 웨이퍼 반송체(21)는, θ방향으로 회전 가능하게 구성되어 있으며, 후술하는 바와 같이 처리블록(11)측의 제 3의 조(G3)의 다단 스테이션부에 속하는 전달·냉각플레이트(TCP)에도 억세스 할 수 있도록 되어 있다.
처리블록(11)에서는, 도 1에 나타낸 바와 같이, 중심부에 수직반송형의 주 웨이퍼 반송기구(22)가 설치되어, 그 주변에 모든 처리스테이션이 1조 또는 복수의 조로 서로 다단으로 배치되어 있다. 이 예에서는, 4조(G1,G2,G3,G4)의 다단배치 구성이며, 제 1 및 제 2의 조(G1,G2)의 다단스테이션은 시스템 정면(도 1에 있어서 앞쪽)측에 놓이고, 제 3의 조(G3)의 다단스테이션은 카세트블록(10)에 인접하여 배치되고, 제 4의 조(G4)의 다단스테이션은 캐비넷(12)에 인접하여 배치되어 있다.
도 2에 나타낸 바와 같이, 제 1의 조(G1)에서는, 컵(CP)내에 웨이퍼(W)를 스핀척에 실어서 절연막 재료를 공급하며, 웨이퍼를 회전시키는 것에 의해 웨이퍼 상에 균일한 절연막 재료를 도포하는 SOD 도포처리스테이션(SCT)과, 컵(CP)내에 웨이퍼(W)를 스핀척에 실어서 HMDS 및 헵탄 등의 익스체인지용 약액을 공급하고, 웨이퍼상에 도포된 절연막중의 용매를 건조공정 전에 다른 용매로 교환 처리를 행하는 솔벤트 익스체인지 처리스테이션(DSE)이 아래로부터 순서대로 2단으로 쌓여져 있다.
제 2의 조(G2)에서는, SOD 도포처리스테이션(SCT)이 상단에 배치되어 있다.
또한, 필요에 따라 제 2의 조(G2)의 하단에 SOD 도포처리스테이션(SCT)이나 솔벤트 익스체인지 처리스테이션(DSE) 등을 배치하는 것도 가능하다.
도 3에 나타낸 바와 같이, 제 3의 조(G3)에서는, 2개의 저산소 고온가열처리스테이션(OHP)과, 저온가열처리스테이션(LHP)과, 2개 냉각처리스테이션(CPL)과, 전달·냉각플레이트(TCP)와, 냉각처리스테이션(CPL) 등이 위에서부터 순서대로 다단 배치되어져 있다. 여기서 저산소 고온가열처리스테이션(OHP)은 밀폐화 가능한 처리실내에 웨이퍼(W)가 재치된 열판을 갖고, 열판의 바깥둘레의 구멍에서 균일하게 N2를 토출하면서 처리실 상부 중앙으로부터 배기하고, 저산소화 분위기에서 웨이퍼 (W)를 고온 가열처리 한다. 저온가열처리스테이션(LHP)은 웨이퍼(W)가 재치된 열판을 갖고, 웨이퍼(W)를 저온가열처리한다. 냉각처리스테이션(CPL)은 웨이퍼(W)가 재치된 냉각판을 보유하고, 웨이퍼(W)를 냉각 처리한다. 전달·냉각플레이트(TCP) 는 하단에 웨이퍼(W)를 냉각하는 냉각판, 상단에 전달대를 가진 2단 구조로 되어, 카세트블록(10)과 처리블록(11)과의 사이에서 웨이퍼(W)의 전달을 행한다.
제 4의 조(G4)에서는, 저온가열처리스테이션(LHP), 2개의 저산소케어·냉각 처리스테이션(DCC)과, 에이징 처리스테이션(DAC)이 위에서부터 순서대로 다단 배치되어 있다. 여기서, 저산소케어·냉각처리스테이션(DCC)은 밀폐화 가능한 처리실내에서 열판과 냉각판을 인접하도록 가지며, N2로 교체한 저산소 분위기에서 고온 가열처리함과 동시에 가열 처리된 웨이퍼(W)를 냉각 처리한다. 에이징 처리스테이션(DAC)은 밀폐 가능한 처리실내에 알카리계의 기체인 암모니아가스와 수증기를 혼합한 처리기체(NH3 + H2 O)를 도입하여 웨이퍼(W)를 에이징처리하고, 웨이퍼(W)상의 절연막 재료를 웨트(Wet)겔화 한다.
도 4는 주 웨이퍼 반송기구(22)의 외관을 나타낸 사시도이며, 이 주 웨이퍼 반송기구(22)는 상단 및 하단에 상호 접속되어 마주하는 한 쌍의 벽부(25,26)로 이루어지는 통상지지체(27)의 내측에, 상하방향(Z방향)으로 승강이 자유로운 웨이퍼 반송장치(30)를 장비하고 있다. 통상지지체(27)는 모터(31)의 회전축에 접속되어 있으며, 이 모터(31)의 회전구동력에 의해, 전기 회전축을 중심으로 하여 웨이퍼 반송장치(30)와 일체로 회전한다. 따라서, 웨이퍼 반송장치(30)는 θ방향으로 회전이 자유롭게 되어 있다. 이 웨이퍼 반송장치(30)의 반송기대(40) 상에는 핀셋이 예를들면 3개 갖추어져 있다. 이들의 핀셋(41,42,43)은, 어느 것이든 통상지지체 (27)의 양벽부(25,26) 사이의 측면 개구부(44)를 통과하기 자유로운 형태 및 크기 를 가지고 있으며, X방향을 따라 전후 이동이 자유롭도록 구성되어져 있다. 그리고, 주 웨이퍼 반송기구(22)는 핀셋(41,42,43)을 그 주위에 배치된 처리스테이션에 엑세스하여 이들 처리스테이션과의 사이에서 웨이퍼(W)의 전달을 행한다.
도 5는 상술한 에이징 처리스테이션(DAC)의 단면도, 도 6은 그 평면도이다.
도 7은 에이징 처리스테이션(DAC)에 있어서 처리실의 구성을 나타낸 단면도, 도 8은 그 평면도이다.
도 5 및 도 6에 나타낸 바와 같이, 에이징 처리스테이션(DAC)의 중앙에는, 처리실(51)이 배치되어져 있다. 처리실(51)은 처리실 본체(52)와 그 처리실 본체 (52)에 대하여 승강이 가능하게 배치된 뚜껑(53)을 가지고 있다. 또, 처리실(51)에 인접하도록 2개의 승강 실린더(54,55)가 배치되어 있다. 승강 실린더(54)는 지지부재(56)를 통하여 뚜껑(53)에 인접되어 있고, 뚜껑(53)을 승강 구동한다. 또 승강실린더(55)는 지지부재(57)를 통하여 후술 할 3개의 지지핀(58)에 접속되어, 지지핀(58)을 승강 구동한다.
도 7 및 도 8에 나타낸 바와 같이, 처리실 본체(52)의 거의 중앙에는 열판 (60)이 배치되어져 있다. 이 열판(60)내에는 도시를 생략한 히터가 내장되어 있다. 열판(60)은 히터에 의해 에이징처리를 행하기 위한 온도, 예를 들면 100℃ 전후에서 가열되도록 되어져 있다. 또 열판(60) 표면으로부터 이면에는 복수개, 예를 들면 3개의 구멍(61)이 동심원상에 설치되어져 있다. 각 구멍(61)에는 상술한 지지핀(58)이 열판(60) 표면에서 출몰이 가능하게 배치되어져 있다. 그리고 지지핀 (58)은, 열판(60)의 표면에서 돌출한 상태로, 주 웨이퍼 반송기구(22)와의 사이에 서 웨이퍼(W)의 전달을 행한다. 주 웨이퍼 반송기구(22)에서 웨이퍼(W)를 전달받은 지지핀(58)은, 하강하여 열판(60)내에 들어가고, 이것에 의해 웨이퍼(W)가 열판 (60)위에 재치되고, 웨이퍼(W)의 가열이 행해지도록 되어져 있다. 더욱이 웨이퍼(W)를 열판(60)위에 밀착하지 않고 열판(60)위에 띄어서 보호유지하기 위한 프로키시미티시트(62a)가 열판(60) 표면의 웨이퍼(W) 재치 위치의 바깥둘레부의 여러 곳, 예를 들면 6개소에 배치되어져 있다. 또 프로키시미티시트(62a)는, 각각 웨이퍼(W) 재치 위치의 외측에 연재(延在)하고 있고, 각 프로키시미티시트(62a)의 연재한 위치에서는, 각각 웨이퍼(W)의 안내용 안내가이드(63)가 배치되어져 있다.
또 상술한 것처럼 처리실 본체(52)의 위쪽에는 뚜껑(53)이 승강 가능하게 배치되어 있다. 처리실 본체(52) 바깥둘레의 뚜껑(53)의 밀착면에는, 실(Seal)부재 (62)가 배치되어 있으며, 또 이 밀착면에는 도시를 생략한 진공 흡입장치에 접속된 흡인공(64)이 복수개 설치되어져 있다. 그리고, 뚜껑(53)이 하강한 상태에서, 흡인공(64)이 진공으로 흡입되어 뚜껑(53) 바깥둘레의 밀착면과 처리실 본체(52)의 밀착면이 밀착하여 처리실(51)내에 밀폐공간(S)을 형성하도록 구성되어 있다. 더욱이 뚜껑(53)의 거의 중앙, 즉 열판(60)의 위쪽 중앙에는, 배기장치(81)에 접속된 배기공(65)이 설치되어져 있다.
처리실 본체(52)의 이면 바깥쪽 주변에는, 처리실(51)내에 처리기체 및 퍼지용 질소(N2)가스를 공급하는 공급장치(82)에 접속된 공급로(66)가 설치되어져 있다. 열판(60) 이면의 바깥둘레의 내측을 따라, 공급로(66)를 통해 공급장치로부터 공급 된 처리기체를 일단 저장하여 열판(60)의 바깥가장자리에서 해당 열판(60)의 표면을 향해 안내하는 안내실(67)이 설치되어져 있다.
안내실(67)내에서는, 안내실(67)내를 상하로 구분하기 위한 사절판(68)이 설치되어져 있다. 그리고 사절판(68)에 의해 구분된 하방실(69)의 밑면 외측에는 상기의 공급로(66)가 설치되고, 하방실(69) 내측에 있어서 하방실(69)은 사절판(68)에 의해 구분된 상방실(70)과의 사이로 연통하고 있다.
또 하방실(69) 밑면에는, 공급장치로부터 공급된 처리기체를 열판(60) 이면의 바깥둘레를 따라 안내하는 고리 모양의 안내구(71)가 예를 들면 4개 설치되어져 있다. 더욱이 상방실(70)에는, 공급장치로부터 공급된 처리기체를 열판(60) 이면의 바깥둘레를 따라 안내하는 고리 모양의 안내판(72∼75)이 예를 들면 4개 설치되어져 있다. 가장 안쪽에 배치된 안내판(72)은 사절판(68)위에 배치되고, 열판(60) 이면과의 사이에 간격을 가지며, 다음의 안내판(73)은 열판(60) 이면에 배치되어, 사절판(68)과의 사이에 간격을 가지고, 다음의 안내판(74)은 사절판(68)위에 배치되어, 열판(60) 이면과의 사이에 간격을 가지며, 가장 바깥쪽의 안내판(75)은 열판 (60) 이면에 배치되어, 사절판(68)과의 사이에 간격을 가진다. 그리고, 처리실본체(52)의 안쪽둘레와 열판(60)의 바깥가장자리와의 사이에 간격(76)이 설치되어, 이 간격(76)을 통하여 안내실(67)로부터 열판(60)의 표면에 처리기체 및 퍼지용 질소(N2)가스가 공급되도록 되어 있다.
제어부(83)는 상술한 배기장치(81) 및 공급장치(82)등의 동작을 제어한다. 예를 들면 배기장치(81)는 배기량이 제어되고, 공급장치(82)는 공급할 처리기체나 질소가스의 도입량(도입압)이 제어되며, 더욱이 공급하는 처리기체의 수증기 비율이 제어된다. 배기장치(81)에 의한 배기량 및 공급장치(82)에 의한 처리기체나 질소가스의 도입량을 제어하는 것으로 처리실(51)내의 압력이 제어되도록 되어 있다. 공급장치(82)에는 히터가 조합되어, 공급장치(82)에 도입되는 질소가스 및 물은 이 히터에 의해 온도조절 되고, 처리기체가 되어 공급된다. 처리기체의 수증기 비율의 조정은, 히터의 온도조정에 의해 이루어진다.
또, 처리실(51)내에는 이와 같은 처리실(51)내의 압력을 검출하기 위한 압력센서(84)가 배치되어 있으며, 압력센서(84)에 의한 검출 결과는 제어부(83)에 전달되도록 되어져 있다.
다음으로 이와 같이 구성된 SOD 처리시스템(1)에 있어서의 동작에 대하여 설명한다. 도 9는 이 SOD 처리시스템(1)에 있어서의 처리 플로우를 나타내고 있다.
먼저 카세트블록(10)에 있어서, 처리 전의 웨이퍼(W)는 웨이퍼카세트(CR)에서 웨이퍼반송체(21)를 통하여 처리블록(11) 측의 제 3의 조(G3)에 속하는 전달·냉각플레이트(TCP)에 있어서 전달대로 반송된다.
전달·냉각플레이트(TCP)에 있어서 전달대에 반송된 웨이퍼(W)는 주 웨이퍼 반송기구(22)를 통해서 냉각처리스테이션(CPL)으로 반송된다. 그리고 냉각처리스테이션(CPL)에 있어서, 웨이퍼(W)는 SOD 도포처리스테이션(SCT)에 있어서 처리에 적합한 온도까지 냉각된다(스텝 901).
냉각처리스테이션(CPL)에서 냉각처리 된 웨이퍼(W)는 주 웨이퍼 반송기구 (22)를 통하여 SOD 도포처리스테이션(SCT)으로 반송된다. 그리고 SOD 도포처리스테이션(SCT)에 있어서, 웨이퍼(W)는 SOD 도포처리가 행하여진다(스텝 902).
SOD 도포처리스테이션(SCT)에서 SOD 도포처리가 행해진 웨이퍼(W)는 주웨이퍼 반송기구(22)를 통해 에이징 처리스테이션(DAC)으로 반송된다. 에이징 처리스테이션(DAC)의 처리실(51)에서는, 지지핀(58)이 열판(60)의 표면에서 돌출된 상태로, 주 웨이퍼 반송기구(22)로부터 웨이퍼(W)를 전달받는다. 다음으로, 지지핀 (58)이 하강하여 열판(60) 상에 재치됨과 동시에, 뚜껑(53)이 하강하여 뚜껑(53) 바깥둘레의 밀착면과 처리실 본체(52)의 밀착면이 밀착하여 처리실(51)내에 밀폐공간(S)이 형성된다. 그리고, 공급장치(82)에서 공급로(66)를 통해 처리실(51)내의 밀폐공간(S)으로 처리기체를 공급한다.
도 10은 처리실(51)내에 처리기체 및 그 후 질소가스를 공급할 때의 처리실 내의 압력의 시간적 변화 및 처리실(51)내에 도입되는 처리기체에 포함된 수증기 비율의 시간적 변화를 나타내는 한 예이다.
상술한 바와 같이 배기장치(81)에 의한 배기량 및 공급장치(82)에 의한 처리기체의 도입량을 제어하는 것으로, 예를 들면 먼저 처리실(51)내의 밀폐공간(S)을 상압에서 제 1의 압력인 2000Pa 까지 가압하여, 이 상태를 예를 들면 20초 정도 유지한다(도 10 ①의 기간).
그 후, 처리실(51)내의 밀폐공간(S)을 2000Pa에서 제 2의 압력인 예를들면 3000Pa까지 가압하여, 이 상태를 예를 들면 40초 정도 유지한다(도 10 ②의 기간).
여기에서, 이와 같은 처리를 개시해서부터 예를 들면 40초 정도 경과했을 때(도 10 ③의 기간) 처리실(51)내에 도입된 처리기체에 포함된 수증기의 비율을 감소시키고, 그 후 20초 정도 지나서(처리기체에 의한 처리의 종료까지)계속 감소시켜 나간다(도 10 ④의 기간). 예를 들면 처리를 개시한 후 40초 정도까지는, 수증기의 비율은 100∼80% 정도이며, 최종적으로는 수증기의 비율을 60∼40% 정도까지 감소하는 것이 좋다.
이상의 ① 및 ②의 기간에 의해 처리실(51)내의 웨이퍼(W)는 처리기체에 의해 에이징처리 되고, 웨이퍼(W)상의 절연막 재료가 겔화 된다.(스텝 903).
이와 같이 본 실시형태에서는, 처리개시로부터 예를 들면 40초 정도, 처리기체에 포함된 수증기의 비율을 비교적 크게 하고 있으므로, TEOS의 콜로이드가 겔화하여 그물코형상으로 연결되는 것이 촉진되고, 에이징처리에 필요한 시간이 짧아진다. 더욱이 수분이 충분히 공급되므로, 웨이퍼 전면에 수분이 골고루 미치고, 수분은 열판에서 웨이퍼에 대하여 열을 전달하는 전달매체로서 활동하고, 웨이퍼(W)에 대하여 균일하게 가열이 행해진다. 이와 같이 어느 정도의 겔화가 진행된 후, 처리기체의 수증기 비율을 감소시키고 있기 때문에, 겔화에 의해 생기는 도포막중의 수분량이 소량화 된다. 이 결과, 후술할 솔벤트익스체인지 처리스테이션(DSE)에 있어서 도포막 중의 수분을 다른 용매로 교체처리하는 처리시간을 단축하는 것이 가능하며, 전체적인 처리시간을 단축할 수가 있다. 또, 절연막 재료에 의해서는, 이 솔벤트익스체인지 처리스테이션(DSE)에서의 공정을 삭제할 수 있다. 이와 같은 경우에도, 도포막중의 수분을 제거할 필요가 있으므로, 도포막중의 수분이 소량화되는 것에 의해, 도포막중의 수분제거에 필요한 시간이 단축되며, 전체적인 처 리시간을 단축할 수가 있다.
또 본 실시형태에서는, 처리실(51)내에 처리기체를 도입한 후 예를 들면 20초 정도는 처리실(51)내를 상압보다도 높은 예를 들면 2000Pa 정도의 제 1의 압력으로 하고, 그 후 처리실(51)내를 제 1의 압력보다도 높은 예를 들면 3000Pa 정도의 제 2의 압력으로 하고 있으므로, 표면에 요철이 생기는 일없이, 원하는 막 두께의 층간 절연막을 웨이퍼(W)상에 형성할 수가 있고, 게다가 처리시간을 단축하는 것이 가능하다.
그리고, 암모니아가스의 확산을 방지하기 위해, 그 후 일단 처리실(51)내의 밀폐공간(S)을 상압으로 되돌리고, 공급장치(82)에서 처리실(51)내의 밀폐공간(S)으로 질소가스를 10초정도 공급하고, 처리실(51)내의 밀폐공간(S)을 질소가스로 퍼지한다(도 10 ⑤의 기간).
다음으로, 뚜껑(53)이 상승함과 동시에, 지지핀(58)이 상승하여 웨이퍼(W)를 주 웨이퍼 반송기구(22)에 전달한다.
에이징 처리스테이션(DAC)에서 에이징처리된 웨이퍼(W)는 주 웨이퍼 반송기구(22)를 통해 솔벤트익스체인지 처리스테이션(DSE)으로 반송된다. 그리고 솔벨트익스체인지 처리용 스테이션(DES)에 있어서, 웨이퍼(W)는 익스체인지용 약액이 공급되며, 웨이퍼상에 도포된 절연막중의 용매를 다른 용매로 교체하는 처리가 행해진다(스텝 904).
솔벤트익스체인지 처리스테이션(DSE)에서 교체 처리가 행해진 웨이퍼(W)는 주 웨이퍼 반송기구(22)를 통하여 저온가열처리스테이션(LHP)으로 반송된다. 그리고 저온가열처리스테이션(LHP)에 있어서, 웨이퍼(W)는 저온가열처리 된다(스텝 905).
저온가열처리스테이션(LHP)에서 저온가열처리된 웨이퍼(W)는 주 웨이퍼 반송기구(22)를 통해서 저산소 고온가열처리스테이션(OHP)으로 반송된다. 그리고 저산소 고온가열처리스테이션(OHP)에 있어서, 웨이퍼(W)는 저산소화 분위기 안에서의 고온가열처리가 행해진다.(스텝 906).
저산소 고온가열처리스테이션(OHP)에서 고온가열처리가 행해진 웨이퍼(W)는 주 웨이퍼 반송기구(22)를 통하여 저산소케어·냉각처리스테이션(DCC)으로 반송된다. 그리고 저산소케어·냉각처리스테이션(DCC)에 있어서, 웨이퍼(W)는 저산소 분위기 안에서 고온가열처리되고, 냉각처리 된다(스텝 907).
저산소케어·냉각처리스테이션(DCC)에서 처리된 웨이퍼(W)는 주 웨이퍼 반송기구(22)를 통해서 전달·냉각플레이트(TCP)에 있어서 냉각판으로 반송된다. 그리고 전달·냉각플레이트(TCP)에 있어서 냉각판에서, 웨이퍼(W)는 냉각처리 된다(스텝 908).
전달·냉각플레이트(TCP)에 있어서 냉각판에서 냉각처리된 웨이퍼(W)는 카세트블록(10)에 있어서 웨이퍼 반송체(21)를 경유하여 웨이퍼카세트(CR)로 반송된다.
또한, 본 발명은, 상술한 실시의 형태에 한정하지 않고, 때때로 변형 가능하다.
예를 들면 도 10 ②의 기간, 압력을 세밀하게 변동시켜도 좋다. 이로 인하여, 처리기간을 보다 짧게 하는 것이 가능하다.
또 상술한 실시의 형태에서는, 처음부터 일정량의 처리기체를 공급하고 있지만, 도 11에 나타낸 바와 같이 서서히 공급하는 처리기체의 양을 증가시켜도 좋다. 이와 같이 서서히 압력을 변화시킴으로서, 처리기체 안의 암모니아가스와 수증기를 암모니아수가 되지 않도록 효율적으로 기화할 수 있다.
또, 상술한 실시의 형태에 있어서는, 상압에서 3000Pa까지의 가압을 단계적으로 행하고 있다. 이와 같이 단계적으로 가압을 행함으로 인하여, 막질이 안정하고 나서 가압을 행하는 것이 되므로, 양호한 막질의 절연막을 얻을 수 있다. 그러나, 이와 같이 단계적으로 압력을 변화시키지 않고, 도 12에 나타낸 바와 같이 서서히 압력을 변화시켜도 좋다.
또, 상술의 실시형태에 있어서는 상압에서 3000Pa까지 가압하고 있지만, 도 13에 나타낸 바와 같이, 일단 상압에서 예를 들면 1000Pa까지 감압한 후, 3000Pa까지 가압해도 좋다. 이와 같이, 처음에 감압하는 것에 의해, 처리기체가 처리실내에 충만하는 시간을 단축할 수 있으며, 예를 들면 상술의 실시형태와 비교하여 약 5초간 처리시간을 단축할 수가 있다.
또, 상술의 실시형태에 있어서는 2단계로 나누어 처리실내의 압력을 높이고 있지만, 도 14에 나타낸 바와 같이 3단계로 나누어 처리실내의 압력을 올려도 좋고, 더욱 처리시간을 단축할 수 있다.
또, 절연막 재료에 의해 에이징처리 시간이나 수증기의 공급상태 등은 적절히 조정하면 좋다. 또, 공급할 처리기체의 온도는 예를 들면 30∼40℃정도의 것이 이용되지만, 처리기체의 온도는 절연막 재료에 의해 적절히 조정하면 좋다.
또, 절연막 재료에 따라서는, 온도가 높아지면 수축하여 막이 줄어드는 재료가 있다. 이와 같은 절연막 재료를 이용할 경우에는, 에이징처리 시간에 있어서 처리기체를 저온으로 할 필요가 있으며, 상술한 실시의 형태에 있어서의 공급장치 (82)에, 히터 대신에 예를 들면 20℃의 온도에서 냉각 가능한 냉각수단을 넣을 수 있다. 냉각수단으로서는, 예를 들면 설정온도 부근의 온도를 가진 온도조절수를 간접적으로 유통시킬 수 있다. 이와 같은 냉각수단을 가진 장치내에 암모니아수를 저장하고, 이 암모니아수 안에 암모니아가스를 버블링시키는 것에 의해, 처리기체로서의 수증기가 포함된 암모니아가스를 생성하는 것이 가능하다.
본 발명에서는, 처리할 기판은 반도체 웨이퍼에 한정되지 않고, LCD 기판등의 다른 것이어도 괜찮다. 또 막의 종류는 층간 절연막에 한정하지 않는다.
이상 설명한 바와 같이 본 발명에 의하면, 처리시간을 단축시키면서, 기판에 대한 가열을 균일하게 행할 수 있다.

Claims (17)

  1. 입자 또는 콜로이드를 용매로 분산시킨 도포액이 도포되어 도포막이 형성된 기판이 배치된 처리실 내에 알칼리계의 기체와 수증기를 혼합한 처리기체를 도입하면서 상기 기판을 가열하는 공정과,
    상기 처리기체를 상기 처리실 내에 도입하고나서 소정시간 경과 후에 상기 처리기체의 수증기의 비율을 감소시키는 공정을 가지고,
    상기 처리실 내는 상압보다도 높은 압력을 가지고,
    상기 처리실 내에 상기 처리기체를 도입한 후의 소정시간 내는 상기 처리실 내를 상압보다도 높은 제 1 압력으로 하고, 그 후 상기 처리실 내를 상기 제 1 압력보다도 높은 제 2 압력으로 하는, 기판처리방법.
  2. 입자 또는 콜로이드를 용매로 분산시킨 도포액이 도포되어 도포막이 형성된 기판이 배치된 처리실 내에 알칼리계의 기체와 수증기를 혼합한 처리기체를 도입하면서 상기 기판을 가열하는 공정과,
    상기 처리기체를 상기 처리실 내에 도입하고나서 소정시간 경과후에 상기 처리기체의 수증기의 비율을 감소시키는 공정을 가지고,
    상기 처리실 내는 서서히 가압되는 것을 특징으로 하는, 기판처리방법.
  3. 제 2 항에 있어서,
    상기 처리실내는 상압보다도 낮은 압력으로 감압되고, 그 후 상압보다도 높게 가압되는 것을 특징으로 하는, 기판처리방법.
  4. 제 1 항에 있어서,
    상기 처리기체의 수증기 비율을 감소시키고 나서 소정시간 경과 후에 상기 처리실 내를 상기 제2 압력에서 상압으로 하는 것을 특징으로 하는, 기판처리방법.
  5. 제 4 항에 있어서,
    상기 처리실 내를 상기 제2 압력에서 상압으로 한 후, 상기 처리실 내를 불활성가스로 교체하는 것을 특징으로 하는, 기판처리방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 처리기체에 혼합된 알칼리계의 기체가 암모니아 가스인 것을 특징으로 하는, 기판처리방법.
  7. 제 1 항에 있어서,
    상기 입자 또는 콜로이드는 TEOS로 이루어지는 것을 특징으로 하는, 기판처리방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 처리기체의 수증기 비율을 감소시킨 후 소정시간 경과 후에 상기 처리실내를 불활성가스로 교체하는 것을 특징으로 하는, 기판처리방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 처리기체에 의해 처리된 상기 도포막의 용매를 제거하는 공정을 더욱 갖는 것을 특징으로 하는, 기판처리방법.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 처리기체에 의해 처리된 상기 도포막의 용매를 다른 용매로 교체하는 공정을 더 갖는 것을 특징으로 하는, 기판처리방법.
  17. 제 16 항에 있어서,
    교체된 상기 다른 용매를 제거하는 공정을 더 갖는 것을 특징으로 하는, 기판처리방법.
KR1020000050641A 1999-08-31 2000-08-30 기판처리방법 KR100719188B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP244427 1999-08-31
JP24442799 1999-08-31

Publications (2)

Publication Number Publication Date
KR20010039850A KR20010039850A (ko) 2001-05-15
KR100719188B1 true KR100719188B1 (ko) 2007-05-16

Family

ID=17118506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000050641A KR100719188B1 (ko) 1999-08-31 2000-08-30 기판처리방법

Country Status (2)

Country Link
US (1) US6306778B1 (ko)
KR (1) KR100719188B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406553B1 (en) * 1999-08-03 2002-06-18 Applied Materials, Inc. Method to reduce contaminants from semiconductor wafers
JP3992480B2 (ja) * 2001-11-12 2007-10-17 東京エレクトロン株式会社 基板処理装置および基板処理方法ならびに基板処理システム
JP2003156858A (ja) * 2001-11-22 2003-05-30 Tokyo Electron Ltd 基板処理方法及び基板処理システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950032543A (ko) * 1994-04-11 1995-12-22 노만 에드워드 루이스 Si-O 함유 피막을 형성시키는 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998047177A1 (en) * 1997-04-17 1998-10-22 Alliedsignal Inc. Nanoporous dielectric films with graded density and process for making such films
US6048804A (en) * 1997-04-29 2000-04-11 Alliedsignal Inc. Process for producing nanoporous silica thin films
EP0911875A3 (en) * 1997-10-23 2000-08-02 Texas Instruments Incorporated Integrated circuit dielectric and method of fabrication thereof
JP3200586B2 (ja) 1998-03-05 2001-08-20 東京エレクトロン株式会社 塗布膜形成方法及びその装置
JPH11274248A (ja) 1998-01-19 1999-10-08 Resuka:Kk ボンディング強度試験装置
JPH11274059A (ja) 1998-03-18 1999-10-08 Tokyo Electron Ltd 露光処理後の加熱方法及び加熱装置
US6022812A (en) * 1998-07-07 2000-02-08 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
US6335296B1 (en) * 1998-08-06 2002-01-01 Alliedsignal Inc. Deposition of nanoporous silica films using a closed cup coater
JP3330335B2 (ja) 1998-11-04 2002-09-30 東京エレクトロン株式会社 塗布膜形成装置およびエージング処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950032543A (ko) * 1994-04-11 1995-12-22 노만 에드워드 루이스 Si-O 함유 피막을 형성시키는 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019950032543 *

Also Published As

Publication number Publication date
US6306778B1 (en) 2001-10-23
KR20010039850A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100687950B1 (ko) 기판처리장치
JP3494435B2 (ja) 基板処理装置
JP3535457B2 (ja) 基板の熱処理装置
KR100675523B1 (ko) 기판처리방법 및 기판처리장치
JP3769426B2 (ja) 絶縁膜形成装置
US6354832B1 (en) Substrate processing apparatus and substrate processing method
US6524389B1 (en) Substrate processing apparatus
JP3585215B2 (ja) 基板処理装置
JP3909222B2 (ja) 基板処理装置及び基板処理方法
KR100719188B1 (ko) 기판처리방법
JP3599322B2 (ja) 基板処理装置及び基板処理方法
JP3623134B2 (ja) 基板処理装置
JP3582584B2 (ja) 基板処理方法
JP3657134B2 (ja) 塗布膜形成装置
JP3515963B2 (ja) 基板処理装置
JP4048189B2 (ja) 基板処理装置
JP3537310B2 (ja) 基板搬送装置
JP3648136B2 (ja) 基板処理装置
JP3530810B2 (ja) 基板処理方法
JP3557382B2 (ja) 基板処理装置
KR100689346B1 (ko) 기판처리장치
JP4051358B2 (ja) 基板処理装置
JP3782329B2 (ja) 熱的処理装置
JP2001102374A (ja) 膜形成システム
JP2004128516A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee