[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100684873B1 - 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법 - Google Patents

불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법 Download PDF

Info

Publication number
KR100684873B1
KR100684873B1 KR1020040095862A KR20040095862A KR100684873B1 KR 100684873 B1 KR100684873 B1 KR 100684873B1 KR 1020040095862 A KR1020040095862 A KR 1020040095862A KR 20040095862 A KR20040095862 A KR 20040095862A KR 100684873 B1 KR100684873 B1 KR 100684873B1
Authority
KR
South Korea
Prior art keywords
word line
level
line voltage
voltage
initial level
Prior art date
Application number
KR1020040095862A
Other languages
English (en)
Other versions
KR20060056687A (ko
Inventor
김민수
김형곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040095862A priority Critical patent/KR100684873B1/ko
Priority to US11/285,446 priority patent/US7423908B2/en
Publication of KR20060056687A publication Critical patent/KR20060056687A/ko
Application granted granted Critical
Publication of KR100684873B1 publication Critical patent/KR100684873B1/ko
Priority to US12/185,548 priority patent/US7808838B2/en
Priority to US12/895,350 priority patent/US8085595B2/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 개시되는 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법은, 워드라인의 위치 정보에 따라서 각각의 워드라인에 공급될 워드라인 전압의 레벨을 결정한다. 그 결과, 독출 효율을 높일 수 있고, 워드라인들의 위치에 따른 프로그램 루프 횟수의 증가를 줄일 수 있게 되어, 불휘발성 메모리장치의 프로그램 특성이 향상된다.

Description

불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법{NONVOLATILE MEMORY DEVICE AND WORD LINE VOLTAGE CONTROL METHOD THEREOF}
도 1은 일반적인 낸드 플래시 메모리의 어레이 구성을 보여주는 도면;
도 2는 일반적인 프로그램 방법에 따른 불휘발성 메모리 장치의 워드라인 전압의 변화를 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따른 불휘발성 메모리 장치의 블록도;
도 4는 도 3에 도시된 제어 로직의 상세 블록도;
도 5 및 도 6은 도 3에 도시되어 있는, 본 발명의 바람직한 실시예에 따른 워드라인 전압 제어부의 블록도;
도 7은 도 3에 도시되어 있는 워드라인 전압 발생부의 블록도;
도 8은 도 5 및 도 6에 도시되어 있는 퓨즈의 컷팅에 따른 워드라인 전압의 초기 레벨 값의 조절 예를 보여주는 도면; 그리고
도 9는 본 발명의 바람직한 실시예에 따른 워드라인 전압의 제어 방법을 보여주는 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 불휘발성 메모리 장치 110 : 메모리 셀 어레이
120 : X-디코더 160 : 제어 로직
180, 280 : 워드라인 전압 제어부 181, 281 : 초기레벨 설정부
187 : 카운터 189 : 레벨 디코더
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불휘발성 메모리 장치의 워드라인 전압을 제어하는 장치 및 방법에 관한 것이다.
불휘발성 메모리 장치는 전원이 공급되지 않아도 셀에 기록된 데이터가 소멸되지 않고 남아있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에, 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어형과 낸드형으로 구분된다. 일반적으로, 노어형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있다. 그리고, 낸드형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
도 1은 일반적인 낸드 플래시 메모리의 어레이(110) 구성을 보여주는 도면이다. 도 1에는 메모리 셀 어레이(110)에 구비된 복수 개의 메모리 셀 블록들 중 하나의 블록에 대한 구성이 도시되어 있다.
도 1을 참조하면, 낸드 플래시 메모리는, 정보를 저장하기 위한 저장 영역으 로서 메모리 셀 어레이(110)를 포함한다. 메모리 셀 어레이(110)는 복수 개의 블록으로 구성된다. 각각의 블록은 복수 개의 셀 스트링들(또는 낸드 스트링(NAND string)이라 불림)로 구성되며, 각각의 셀 스트링에는 복수 개의 플로팅 게이트 트랜지스터들(M0-M31)이 포함된다. 복수 개의 플로팅 게이트 트랜지스터들(M0-M31)은, 각 스트링 내에 배열되어 있는 스트링 선택 트랜지스터(SST)와 그라운드 선택 트랜지스터(GST) 사이에 직렬 연결된다. 그리고, 상기 낸드 스트링들에 교차되도록 복수 개의 워드 라인들(WL0-WL31)이 배열된다. 각 워드 라인(WL0-WL31)은 각 낸드 스트링의 대응하는 플로팅 게이트 트랜지스터(M0-M31)의 제어 게이트에 연결된다. 상기 워드 라인(WL0-WL31)을 통해 프로그램/독출 전압이 인가되어, 해당되는 플로팅 게이트 트랜지스터들(M0-M31)로/로부터 데이터를 프로그램/독출할 수 있게 된다.
메모리 셀 어레이(110)에 데이터를 저장하거나, 그것으로부터 데이터를 읽기 위해서 플래시 메모리에는 페이지 버퍼 회로가 더 제공된다. 잘 알려진 바와 같이, 낸드형 플래시 메모리의 메모리 셀은 F-N 터널링 전류(Fowler-Nordheim tunneling current)를 이용하여 소거 및 프로그램된다. 낸드형 플래시 EEPROM의 소거 및 프로그램 방법들은 미국특허공보 5,473,563호에 "NONVOLATILE SEMICONDUCTOR MEMORY"라는 제목으로, 미국특허공보 5,696,717호에 "NONVOLATILE INTEGRATED CIRCUIT MEMORY DEVICES HAVING ADJUSTABLE ERASE/PROGRAM THRESHOLD VOLTAGE VERIFICATION CAPABILITY"라는 제목으로 각각 게재되어 있다.
도 2는 일반적인 프로그램 방법에 따른 워드라인 전압의 변화를 보여주는 도 면이다.
도 2를 참조하면, 플래시 메모리 셀들의 문턱 전압 산포를 정확하게 제어하기 위해, 플래시 메모리 셀들은 증가형 스텝 펄스 프로그래밍(incremental step pulse programming: ISPP) 방식에 의해 프로그램 된다. ISPP 방식에 따라 프로그램 전압을 생성하는 회로는, 미국특허공보 5,642,309호에 "AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"라는 제목으로 게재되어 있다.
ISPP 프로그래밍 방식에 따른 프로그램 전압(Vpgm)은, 도 2에 도시된 바와 같이 프로그램 사이클의 프로그램 루프들이 반복됨에 따라 단계적으로 증가된다. 각 프로그램 루프는, 잘 알려진 바와 같이, 프로그램 구간과 프로그램 검증 구간으로 이루어진다. 프로그램 전압(Vpgm)은, 소정의 초기 프로그램 전압으로부터 매 프로그램 루프마다 정해진 증가분(△Vpgm)만큼 증가하게 된다. 각 워드라인(WL0-WL31)으로 인가되는 프로그램 전압(Vpgm)은, 각 프로그램 루프에 대하여 일정하게 제공된다.
하지만, 각 워드라인(WL0-WL31)으로 인가되는 프로그램 전압(Vpgm)은, 워드라인의 구조적인 특성에 상관없이 획일적으로 제공되기 때문에, 프로그램 시간이 길어지는 문제가 있다. 예를 들면, 각 메모리 셀 블록에 포함된 복수 개의 플로팅 게이트 트랜지스터들(M0-M31) 중 최외곽의 트랜지스터들(M0 및 M31)은, 셀 어레이의 구조상 타 트랜지스터들(M1-M30)에 비해 플로팅 게이트(floating gate)의 커플링 비율(coupling ratio)이 작기 때문에, 타 워드라인에 비해 프로그램 루프를 더 필요로 하게 된다. 이와 같은 프로그램 루프의 증가는, 프로그램 시간을 증가시키 게 되고, 결국 플래시 메모리 장치의 성능을 저하시키게 된다. 따라서, 각 워드라인의 구조적인 특성에 따라 워드라인 전압의 레벨을 조절할 수 있는 새로운 방안이 요구된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 워드라인의 위치 정보에 따라 각각의 워드라인에 인가되는 워드라인 전압의 레벨을 조절할 수 있는 불휘발성 메모리 장치 및 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 특징에 따르면, 행들과 열들로 배열된 메모리 셀들의 어레이를 포함하는 불휘발성 메모리 장치는, 각각의 워드라인에 공급될 워드라인 전압의 레벨을 결정하는 워드라인 전압 제어부; 그리고 상기 결정된 레벨을 갖는 상기 워드라인 전압을 발생하는 워드라인 전압 발생부를 포함하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 워드라인 전압 제어부는, 상기 워드라인의 위치 정보에 따라 상기 워드라인 전압의 레벨을 결정하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 워드라인 전압은, 상기 워드라인이 상기 어레이에 포함된 블록의 외곽에 위치할 경우, 타 워드라인에 비해 높은 값을 가지는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 워드라인 전압은, 독출 전압 및 프로그램 전압 중 어느 하나인 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 워드라인 전압 제어부는, 상기 각각의 워드라인으로 공급될 상기 워드라인 전압의 초기 레벨을 설정하는 초기 레벨 설정부; 그리고 상기 초기 레벨을 근거로 하여 상기 워드라인 전압의 레벨을 결정하는 레벨 결정부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 특징에 따르면, 행들과 열들로 배열된 메모리 셀들의 어레이를 포함하는 불휘발성 메모리 장치는, 프로그램 사이클 동안 상기 스텝 제어 신호들을 순차적으로 활성화시키는 프로그램 제어부; 상기 스텝 제어 신호들에 응답해서, 각각의 워드라인에 공급될 워드라인 전압의 레벨을 결정하는 워드라인 전압 제어부; 그리고 상기 결정된 레벨을 갖는 상기 워드라인 전압을 발생하는 워드라인 전압 발생부를 포함하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 워드라인 전압 제어부는, 상기 워드라인의 위치 정보에 따라 상기 워드라인 전압의 레벨을 결정하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 워드라인이 상기 어레이에 포함된 블록의 외곽에 위치할 경우, 상기 워드라인 전압은 동일 스텝의 프로그램을 수행중인 타 워드라인에 비해 높은 값을 가지는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 워드라인 전압 제어부는, 상기 각각의 워드라인에 대해 상기 워드라인 전압의 초기 레벨을 설정하는 초기 레벨 설정부; 그리고 상기 스텝 제어 신호들 및 상기 초기 레벨에 응답해서, 상기 워드라인 전압의 레벨을 결정하는 레벨 결정부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 행들과 열들로 배열된 메모리 셀들의 어레이를 포함하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법은, 각각의 워드라인에 공급될 워드라인 전압의 레벨을 결정하는 단계; 그리고 상기 결정된 레벨을 갖는 상기 워드라인 전압을 발생하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 워드라인 전압의 레벨은, 상기 워드라인의 위치 정보에 따라 결정되는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 워드라인 전압은, 상기 워드라인이 상기 어레이에 포함된 블록의 외곽에 위치할 경우, 타 워드라인에 비해 높은 값을 가지는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 워드라인 전압은, 독출 전압 및 프로그램 전압 중 어느 하나인 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 워드라인 전압의 레벨을 결정하는 단계는, 상기 각각의 워드라인으로 공급될 상기 워드라인 전압의 초기 레벨을 설정하는 단계; 그리고 상기 초기 레벨을 근거로 하여 상기 워드라인 전압의 레벨을 결정하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 행들과 열들로 배열된 메모리 셀들의 어레이를 포함하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법은, 프로그램 사이클 동안 상기 스텝 제어 신호들을 순차적으로 활성화시키는 단계; 상기 스텝 제어 신호들에 응답해서, 각각의 워드라인에 공급될 워드라인 전압의 레벨을 결정하는 단계; 그리고 상기 결정된 레벨을 갖는 상기 워드라인 전압을 발생하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 워드라인 전압의 레벨은, 상기 워드라인의 위치 정보에 따라 결정되는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 워드라인이 상기 어레이에 포함된 블록의 외곽에 위치할 경우, 상기 워드라인 전압은 동일 스텝의 프로그램을 수행중인 타 워드라인에 비해 높은 값을 가지는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 워드라인 전압의 레벨을 결정하는 단계는, 상기 각각의 워드라인에 대해 상기 워드라인 전압의 초기 레벨을 설정하는 단계; 상기 초기 레벨 값을 시작으로 하여, 상기 스텝 제어 신호들이 발생될 때마다 카운트업 동작을 수행하는 단계; 그리고 상기 카운터에서 카운트된 결과에 응답해서 상기 워드라인 전압의 레벨을 결정하는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 신규한 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법은, 워드라인의 위치 정보에 따라서 각각의 워드라인에 공급될 워드라인 전압의 레벨을 결정한다. 그 결과, 독출 효율을 높일 수 있고, 워드라인들의 위치에 따른 프로그램 루프 횟수의 증가를 줄일 수 있게 되어, 불휘발성 메모리장치의 프로그램 특성이 향상된다.
도 3는 본 발명의 바람직한 실시예에 따른 불휘발성 메모리 장치(100)의 블록도이다. 도 3에 도시된 불 휘발성 메모리 장치(100)는 플래시 메모리 장치이다. 하지만, 본 발명이 플래시 메모리 장치 이외의 다른 메모리 장치들(MROM, PROM, FRAM 등)에도 적용될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 있어 자명하다.
도 3을 참조하면, 본 발명에 따른 불 휘발성 메모리 장치(100)는, 복수 개의 메모리 셀들을 포함하는 메모리 셀 어레이(110)와, 각 워드라인에 공급될 워드라인 전압의 레벨을 결정하는 워드라인 전압 제어부(180), 그리고 워드라인 전압 제어부(180)에서 결정된 레벨에 따라 워드라인 전압을 발생하는 워드라인 전압 발생부(190)를 포함한다. 워드라인 전압 제어부(180)는, 선택된 워드라인의 위치 정보에 따라서 각 워드라인에 공급될 워드라인 전압의 레벨을 결정한다. 예를 들면, 메모리 셀 어레이(110)를 구성하는 블록의 외곽에 배치된 워드라인(예컨대, 첫번째 워드라인(WL0)과 마지막 워드라인(WL31))으로는 타 워드라인들(WL1-WL30)에 비해 높은 레벨의 워드라인 전압이 공급될 수 있도록 한다. 이를 위해 워드라인 전압을 발생하는 초기 레벨을 조절해 준다. 각각의 워드라인별로 워드라인 전압의 초기 레벨이 설정 가능하다. 상기 워드라인 전압은 선택된 워드라인의 일부(예를 들면, 메인 영역 또는 스페어 영역) 또는 전체에 공급된다. 이 때, 각 워드라인으로 인가되는 워드라인 전압은, 메모리 셀 어레이(110)에 데이터를 기입할 때 사용되는 프로그램 전압이거나, 또는 메모리 셀 어레이(110)에 저장된 데이터를 독출할 때 사용되는 독출 전압이다. 워드라인 전압 제어부(180)는, 상기 워드라인 전압이 프로그램 전압으로 사용될 경우, 워드라인의 위치 정보와, 프로그램 루프의 반복 횟수에 따라 워드라인 전압의 레벨을 결정한다.
이와 같은 워드라인 전압의 제어에 따르면, 워드라인의 위치에 따라 각기 다른 워드라인 전압이 제공되기 때문에, 워드라인의 위치에 따른 커플링 비율의 차이가 보상된다. 그 결과, 불휘발성 메모리 장치(100)의 독출 효율이 높아진다. 그리고, 프로그램시 워드라인별로 필요로 하는 프로그램 루프의 횟수가 줄어들게 되어, 불휘발성 메모리장치의 프로그램 특성이 향상된다. 불휘발성 메모리 장치(100)의 상세 구성은 다음과 같다.
메모리 셀 어레이(110)는, 도 1에 도시된 메모리 셀 어레이와 실질적으로 동일한 구성을 갖는다. 메모리 셀 어레이(110)에 포함된 각 메모리 셀에는 복수 개의 행들(또는 워드 라인들)과 복수 개의 열들(또는 비트 라인들)이 교차하여 배열된다. 각각의 메모리 셀은, 1-비트 데이터 또는 n-비트 데이터(n=2 또는 그 보다 큰 정수)를 저장한다. 행 선택 회로인 X-디코더(120)는, 행 어드레스 버퍼(미 도시됨)로부터 제공되는 행 어드레스를 디코딩하여, 복수 개의 워드라인들 중 적어도 하나를 선택한다. 선택된 행(즉, 선택된 워드라인)으로는 워드라인 전압 발생부(190)로부터 워드라인 전압이 공급된다. 각 워드라인으로 인가되는 워드라인 전압은, 독출 동작에 사용되거나, 또는 프로그램/소거 동작에 사용된다. X-디코더(120)에서 디코딩된 행 어드레스(X-Add)는 워드라인 전압 제어부(180)로 인가된다. X-디코더(120)에서 디코딩된 행 어드레스(X-Add)는 선택된 워드라인의 위치 정보에 해당된다. 워드라인 전압 제어부(180)는 디코딩된 행 어드레스(X-Add)에 응답해서, 각각의 워드라인으로 공급될 워드라인 전압의 레벨을 결정한다.
감지 증폭부(130)는 제어 로직(160)에 의해서 제어된다. 감지 증폭부(130) 는, 읽기/검증 동작시 메모리 셀 어레이(110)로부터 데이터를 읽어들인다. 읽기 동작시 읽혀진 데이터는 데이터 입출력 회로(140)를 통해 외부로 출력되는 반면에, 검증 동작시 읽혀진 데이터는 패스/페일 검출부(150)로 출력된다. 감지 증폭부(130)는, 프로그램 동작시 메모리 셀 어레이(110)에 쓰여질 데이터를 데이터 입출력 회로(140)를 통해 입력받는다. 감지 증폭부(130)는, 입력된 데이터에 따라 비트 라인들을 프로그램전압(예를 들면, 접지 전압) 또는 프로그램 금지전압(예를 들면, 전원 전압)으로 구동한다.
패스/페일 검출부(150)는, 프로그램/소거 검증 동작시 감지 증폭부(130)로부터 출력되는 데이터 값들이 패스 데이터와 동일한지의 여부를 판별한다. 패스/페일 검출부(150)는, 프로그램/소거에 대한 검증 결과로서 패스/페일 신호(P/F)를 제어 로직(160)으로 출력한다.
제어 로직(160)은, 불휘발성 메모리 장치(100)의 프로그램 동작을 제어한다. 제어 로직(160)은 프로그램 동작이 시작되면, 워드라인 전압 발생부(190)를 활성화 시키다. 그리고, 제어 로직(160)은 프로그램 루프가 진행됨에 따라, 복수개의 스텝 제어 신호들(STEPi)을 워드라인 전압 제어부(180)로 공급한다. 워드라인 전압 제어부(180)는, 상기 스텝 제어 신호들(STEPi)과 워드라인의 위치 정보에 응답해서 프로그램에 사용될 워드라인 전압의 레벨을 결정한다. 워드라인 전압 발생부(190)는, 워드라인 전압 제어부(180)에서 결정된 레벨을 갖는 워드라인 전압을 발생한다.
도 4는 도 3에 도시된 제어 로직(160)의 상세 블록도이다.
도 4를 참조하면, 제어 로직(160)은, 제어 회로(161), 루프 카운터(163), 및 디코더(165)를 포함한다. 제어 회로(161)는, 프로그램 사이클을 알리는 명령(CMD)에 응답하여 워드라인 전압 발생부(190)를 활성화시키고, 프로그램 사이클의 각 프로그램 루프 동안 감지 증폭부(130)의 동작을 제어한다. 제어 회로(161)는 패스/페일 검출부(150)로부터의 패스/페일 신호(P/F)에 응답하여 카운트-업 신호(CNT_UP)를 활성화시킨다. 예를 들면, 패스/페일 신호(P/F)가 감지 증폭부(130)로부터 출력되는 데이터 값들 중 적어도 하나가 패스 데이터 값을 갖지 않음을 나타낼 때(즉, 현재의 프로그램 루프의 프로그램 동작이 올바르게 수행되지 않은 경우), 제어 회로(161)는 카운트-업 신호(CNT_UP)를 활성화시킨다. 그리고, 현재의 프로그램 루프의 프로그램 동작이 올바르게 수행되는 경우, 제어 회로(161)는 카운트-업 신호(CNT_UP)를 비활성화시키고, 프로그램 사이클을 종료한다.
루프 카운터(163)는, 제어 회로(161)로부터 발생된 카운트-업 신호(CNT_UP)에 응답하여 프로그램 루프 횟수를 카운트한다. 디코더(165)는, 루프 카운터(163)의 출력을 디코딩하여 스텝 제어 신호들(STEPi)(i=0-n)을 발생한다. 스텝 제어 신호들(STEPi)은 워드라인 전압 제어부(180)로 입력된다. 루프 카운터(163)의 출력값이 증가됨에 따라, 스텝 제어 신호들(STEPi)은 순차적으로 활성화된다. 스텝 제어 신호들(STEPi)이 순차적으로 활성화되면, 워드라인 전압 제어부(180)는 활성화 된 스텝 제어 신호들(STEPi)과 워드라인의 위치 정보를 고려하여 워드라인 전압의 레벨을 결정한다. 워드라인 전압 제어부(180)에 대한 상세 구성은 다음과 같다.
도 5 및 도 6은 도 3에 도시되어 있는, 본 발명의 바람직한 실시예에 따른 워드라인 전압 제어부(180, 280)의 블록도이다.
도 5 및 도 6을 참조하면, 워드라인 전압 제어부(180, 280)는 초기 레벨 설정부(181, 281)과, 카운터(187), 및 레벨 디코더(189)를 포함한다. 도 6에 도시된 워드라인 전압 제어부(280)는, 도 5에 도시된 워드라인 전압 제어부(180)와 비교 할 때 초기 레벨 설정부(281)의 일부 구성만 다를 뿐, 다른 구성들 및 기능들은 서로 동일하다. 따라서, 설명의 편의를 위해 도 6에 도시된 구성 요소들 중 도 5와 동일한 구성 요소들에 대해서는 동일한 참조번호를 부여하였다.
먼저 도 5를 참조하면, 초기 레벨 설정부(181)는 각 워드라인의 초기 값을 저장하는 수단으로 복수 개의 퓨즈박스들(183)을 포함한다. 각각의 퓨즈박스에는 복수 개의 퓨즈들이 포함된다. 각각의 퓨즈 박스에 포함되어 있는 복수 개의 퓨즈들이 컷팅되는 조합에 의해서, 각 워드라인의 초기 전압 레벨(WL0_START_LEVEL, …, WL31_START_LEVEL)이 설정된다.
이 실시예에 있어서, 각각의 퓨즈 박스에는 4비트의 데이터를 표시할 수 있는 4개의 퓨즈들이 포함될 수 있다. 각 비트에 해당되는 퓨즈의 컷팅 여부에 따라서, 각 비트는 1 또는 0의 값을 나타내게 된다. 예를 들면, 퓨즈의 컷팅 여부에 따라 첫번째 및 32번째 워드라인(즉, 메모리 셀 블록의 외곽에 위치한 워드라인)의 초기 전압 레벨(WL0_START_LEVEL, WL31_START_LEVEL)은 "0011"의 값으로 세팅되고, 2번째 내지 31번째 워드라인의 초기 전압 레벨(WL1_START_LEVEL - WL30_START_LEVEL)은 "0000"의 값으로 세팅될 수 있다. 또는, 첫번째 워드라인 내지 32번째 워드라인 각각이 모두 다른 값을 가지도록 세팅될 수도 있다. 그 밖에도, 사용자의 의도 또는 워드라인의 특성에 따라 다양한 방식으로 워드라인의 초기 전압 레벨을 지정할 수 있다.
복수 개의 퓨즈박스들(183)에 설정되어 있는 각 워드라인의 초기 전압 레벨(WL0_START_LEVEL, …, WL31_START_LEVEL)은, 디멀티플렉서(185)로 제공된다. 디멀티플렉서(185)는, X-디코더(120)에서 디코딩된 행 어드레스(X-Add)에 응답해서, 복수 개의 초기 전압 레벨들(WL0_START_LEVEL, …, WL31_START_LEVEL) 중 어느 하나를 선택한다. 디코딩된 행 어드레스(X-Add)는, 워드라인 전압이 인가되기 위해 선택된 워드라인의 위치 정보를 의미한다. 선택된 초기 전압 레벨은, 카운터(187)의 초기 값으로 제공된다.
도 5에 도시된 바와 같이, 초기 레벨 설정부(181)는 복수 개의 퓨즈박스들(183)로 구성될 수도 있다. 이 외에도, 초기 레벨 설정부(281)는 도 6에 도시된 바와 같이 복수 개의 퓨즈박스들(282, 283)과, 레지스터(284)의 조합으로 구성될 수도 있다. 그리고, 도면에는 도시되어 있지 않지만, 적어도 하나 이상의 레지스터(들)로도 구성될 수 있다. 이와 같이 초기 레벨 설정부(181, 182)의 구성이 다양한 형태로 변형될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 여기서, 레지스터(284)는 고정된 데이터를 저장하는 와이어드 로직(wired logic)으로 구성될 수 있다. 이 경우, 레지스터(284)를 제어할 별도의 제어 로직 및 제어 신호가 필요치 않게 되어, 회로의 구성 및 제어가 간단해 진다.
카운터(187)는, 초기 레벨 설정부(181)로부터 입력된 워드라인의 초기 전압 레벨 값을 카운터(187)의 초기 값으로 세팅한다. 그리고 나서, 제어 로직(160)에 의해 스텝 제어 신호들(STEPi)이 순차적으로 활성화 될 때마다, 카운트업 동작을 수행한다. 카운터(187)에 의해 카운트 된 결과(COUNT)는, 레벨 디코더(189)로 입력된다. 레벨 디코더(189)는, 카운터(187)에 의해 카운트 된 결과(COUNT)를 디코딩하여, 워드라인 전압의 레벨(Vpgm_LEVEL)을 결정한다. 레벨 디코더(189)에 의해 결정된 워드라인 전압의 레벨(Vpgm_LEVEL)은, 워드라인 전압 발생부(190)로 입력된다. 워드라인 전압 발생부(190)는, 레벨 디코더(189)에 의해 결정된 전압 레벨(Vpgm_LEVEL)을 갖는 워드라인 전압을 발생한다. 이렇게 발생된 워드라인 전압은 프로그램 전압으로 사용된다.
한편, 불휘발성 메모리 장치(100)가 독출 동작을 수행하는 경우에는, 제어 로직(160)이 활성화된 스텝 제어 신호들(STEPi)이 발생하지 않게 된다. 따라서, 독출 동작 동안에는 스텝 제어 신호들(STEPi)이 카운터(187)에서 카운트 되지 않게 되고, 카운터(187)는 초기 레벨 설정부(181, 182)에서 결정된 초기 전압 레벨을 카운트 결과(COUNT)로서 출력하게 된다. 그 결과, 레벨 디코더(189)는 상기 초기 전압 레벨을 근거로 하여 독출에 사용될 워드라인 전압의 레벨을 결정하게 되고, 워드라인 전압 발생부(190)는, 레벨 디코더(189)에서 결정된 레벨의 워드라인 전압을 발생하게 된다.
도 7은 도 3에 도시되어 있는 워드라인 전압 발생부(190)의 블록도이다.
도 7을 참조하면, 워드라인 전압 발생부(190)는 레귤레이터(191)와 고전압 발생회로(193)를 포함한다. 워드라인 전압 발생부(190)는 제어 로직(160)으로부터 발생된 인에이블 신호(EN)에 의해서 활성화된다.
고전압 발생회로(193)는, 잘 알려져 있는 전하 펌프 회로로 구성된다. 고전 압 발생회로(193)는, 레귤레이터(191)로부터 발생된 클럭 신호(CLK)에 응답하여 프로그램 전압으로서 워드 라인 전압(Vpgm)을 발생한다. 레귤레이터(191)는, 고전압 발생회로(193)로부터 발생된 워드 라인 전압(Vpgm)과, 워드라인 전압 제어부(180)로부터 발생된 워드라인 전압의 레벨(Vpgm_LEVEL) 값을 받아들여, 클럭 신호(CLK)의 발생을 조절한다. 클럭 신호(CLK)의 발생이 조절됨에 따라, 고전압 발생회로(193)로부터 발생되는 워드 라인 전압(Vpgm)의 레벨이 일정하게 유지된다.
도 8은 도 5 및 도 6에 도시되어 있는 퓨즈의 컷팅에 따른 워드라인 전압의 초기 레벨 값의 조절 예를 보여주는 도면이다. 도 8에는, 각각의 퓨즈 박스가 4비트의 초기 레벨 값을 표시할 수 있는 4개의 퓨즈들에 대한 퓨즈 컷팅 예가 도시되어 있다. 도 8에서, 0, 1, 2, 3으로 표시된 숫자는 4비트의 초기 레벨 값을 표시하는데 사용되는 퓨즈의 번호이다. 0으로 표기된 퓨즈는 4비트의 초기 레벨 값의 LSB 첫번째 비트를 나타내고, 1, 2, 및 3으로 표기된 퓨즈는 4비트의 초기 레벨 값의 LSB 두번째, 세번째, 및 네번째 비트를 각각 나타낸다.
예를 들어, 4비트의 초기 레벨 값의 LSB 첫번째 비트에 해당되는 퓨즈(0으로 표기되어 있음)가 컷팅된 후, 해당 워드라인의 워드라인 전압의 초기 레벨을 추가로 변경하고 싶으면, 초기 레벨 값의 LSB 두번째(1로 표기되어 있음) 또는 네번째 비트(3으로 표기되어 있음)에 해당되는 퓨즈들을 선택적으로 컷팅할 수 있다. 초기 레벨 값의 LSB 두번째(1로 표기되어 있음) 비트에 해당되는 퓨즈를 추가로 컷팅한 후, 해당 워드라인의 워드라인 전압의 초기 레벨을 추가로 더 변경하고 싶으면, 초기 레벨 값의 LSB 세번째(2로 표기되어 있음) 또는 네번째 비트(3으로 표기되어 있 음)에 해당되는 퓨즈들을 선택적으로 컷팅할 수 있다. 이와 같은 퓨즈들에 대한 조작에 따르면, 고정된 값으로 제공되던 워드라인 전압의 초기 레벨들이 추가적으로 수정 가능해 진다.
도 9는 본 발명의 바람직한 실시예에 따른 워드라인 전압의 제어 방법을 보여주는 흐름도이다.
도 3 및 도 9를 참조하면, 본 발명에 따른 불휘발성 메모리 장치(100)는, 워드라인의 위치 정보를 고려하여 각각의 워드라인의 일부 또는 전체에 공급될 워드라인 전압의 레벨을 결정한다(1800 단계). 그리고 나서, 상기 결정된 레벨을 갖는 상기 워드라인 전압을 발생한다(1850 단계).
각각의 워드라인에 대한 각각의 워드라인 전압의 레벨은, 상기 메모리 셀 어레이(110)의 블록 상에 배치되어 있는 워드라인의 위치 정보에 따라 결정된다. 예를 들어, 해당 워드라인이 메모리 셀 어레이(110)에 포함된 블록의 외곽에 위치할 경우, 상기 워드라인에 대한 워드라인 전압은 워드라인에 비해 높은 값을 가지도록 제어된다. 이와 같은 워드라인 전압의 제어 방법은, 워드라인 전압이 독출 전압으로 사용될 때는 물론, 프로그램 전압으로 사용될 때에도 모두 적용 가능하다.
워드라인 전압의 레벨을 결정하기 위해, 본 발명에서는 먼저 각각의 워드라인으로 공급될 상기 워드라인 전압의 초기 레벨을 설정한다. 그리고 나서, 상기 초기 레벨을 근거로 하여 상기 워드라인 전압의 레벨을 결정한다. 특히, 상기 워드라인 전압이 프로그램 전압으로 사용될 경우에는, 먼저 각각의 워드라인에 대해 상기 워드라인 전압의 초기 레벨을 설정한다. 그리고, 상기 초기 레벨 값을 시작으로 하 여, 상기 스텝 제어 신호들이 발생될 때마다 카운트업 동작을 수행한다. 그리고 나서, 상기 카운터에서 카운트된 결과에 응답해서 상기 워드라인 전압의 레벨을 결정한다. 이 경우, 메모리 블록의 외곽에 배치되어 있는 워드라인으로 인가되는 워드라인 전압은, 동일 스텝의 프로그램을 수행중인 타 워드라인에 비해 높은 값을 가지도록 제어된다.
앞에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법은, 워드라인의 위치 정보에 따라서 각각의 워드라인의 일부 또는 전체에 공급될 워드라인 전압의 레벨을 결정한다. 그 결과, 워드라인들의 위치에 따른 프로그램 루프 횟수의 증가를 줄일 수 있게 되어, 불휘발성 메모리장치의 프로그램 특성이 향상되고, 독출 효율 또한 향상된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 불휘발성 메모리 장치의 각각의 워드라인으로 인가되는 각각의 워드라인 전압의 레벨을 조절할 수 있게 되어, 불휘발성 메모 리 장치의 프로그램 성능 및 독출 성능이 향상된다.

Claims (29)

  1. 복수 개의 메모리 셀 블록들을 가진 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치에 있어서:
    각각의 워드라인에 공급될 각각의 워드라인 전압의 레벨을 결정하는 워드라인 전압 제어부; 그리고
    상기 워드라인 전압 제어부 결정된 레벨을 갖는 상기 워드라인 전압을 발생하는 워드라인 전압 발생부를 포함하며,
    상기 워드라인 전압 제어부는, 상기 워드라인의 위치 정보에 따라 상기 워드라인 전압의 레벨을 결정하되, 상기 블록들의 외곽에 위치한 워드라인에 공급되는 전압이 타 워드라인들에 공급되는 전압에 비해 높은 값을 가지도록 상기 워드라인 전압의 레벨을 결정하는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 워드라인 전압은, 독출 전압 및 프로그램 전압 중 어느 하나인 것을 특 징으로 하는 불휘발성 메모리 장치.
  5. 제 1 항에 있어서, 상기 워드라인 전압 제어부는
    상기 각각의 워드라인으로 공급될 상기 워드라인 전압의 초기 레벨을 설정하는 초기 레벨 설정부; 그리고
    상기 초기 레벨을 근거로 하여 상기 워드라인 전압의 레벨을 결정하는 레벨 결정부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 제 5 항에 있어서, 상기 초기 레벨 설정부는
    상기 각각의 워드라인에 대한 초기 레벨 정보들을 저장하는 초기 레벨 저장부; 그리고
    선택된 워드라인의 행 어드레스에 응답해서, 상기 초기 레벨 정보들 중 하나를 선택하는 초기 레벨 선택부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 초기 레벨 저장부는, 복수 개의 퓨즈들의 조합에 의해 상기 복수개의 초기 레벨 정보들을 나타내는 퓨즈박스를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  8. 제 6 항에 있어서,
    상기 초기 레벨 저장부는, 상기 복수개의 초기 레벨 정보들을 저장하는 레지스터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  9. 제 5 항에 있어서,
    상기 레벨 결정부는, 상기 초기 레벨 값에 응답해서 상기 워드라인 전압의 레벨을 결정하는 디코더를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  10. 제 9 항에 있어서,
    상기 레벨 결정부는, 상기 초기 레벨 값을 시작으로 하여, 프로그램 루프가 수행될 때마다 카운트업 동작을 수행하는 카운터를 더 포함하며,
    상기 디코더는 상기 카운터에서 카운트된 결과에 응답해서 상기 워드라인 전압의 레벨을 디코딩하는 것을 특징으로 하는 불휘발성 메모리 장치.
  11. 제 1 항에 있어서, 상기 워드라인 전압 발생부는,
    상기 워드라인 전압 제어부로부터 결정된 상기 워드라인 전압 레벨에 따라 고전압 발생을 제어하는 레귤레이터; 그리고
    상기 레굴레이터의 제어에 응답해서 상기 결정된 전압 레벨을 갖는 고전압을 발생하는 고전압 발생부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  12. 복수 개의 메모리 셀 블록들을 가진 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치에 있어서:
    프로그램 사이클 동안 상기 스텝 제어 신호들을 순차적으로 활성화시키는 프로그램 제어부;
    상기 스텝 제어 신호들에 응답해서, 각각의 워드라인에 공급될 각각의 워드라인 전압의 레벨을 결정하는 워드라인 전압 제어부; 그리고
    상기 결정된 레벨을 갖는 상기 워드라인 전압을 발생하는 워드라인 전압 발생부를 포함하며,
    상기 워드라인 전압 제어부는, 상기 워드라인의 위치 정보에 따라 상기 워드라인 전압의 레벨을 결정하되, 상기 블록들의 외곽에 위치한 워드라인에 공급되는 전압이 동일 스텝의 프로그램을 수행중인 타 워드라인에 비해 높은 값을 가지도록 상기 워드라인 전압의 레벨을 결정하는 것을 특징으로 하는 불휘발성 메모리 장치.
  13. 삭제
  14. 삭제
  15. 제 12 항에 있어서, 상기 워드라인 전압 제어부는
    상기 각각의 워드라인에 대해 상기 워드라인 전압의 초기 레벨을 설정하는 초기 레벨 설정부; 그리고
    상기 스텝 제어 신호들 및 상기 초기 레벨에 응답해서, 상기 워드라인 전압의 레벨을 결정하는 레벨 결정부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  16. 제 15 항에 있어서, 상기 초기 레벨 설정부는
    상기 각각의 워드라인에 대한 초기 레벨 정보들을 저장하는 초기 레벨 저장부; 그리고
    선택된 워드라인의 행 어드레스에 응답해서, 상기 초기 레벨 정보들 중 하나를 선택하는 초기 레벨 선택부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  17. 제 16 항에 있어서,
    상기 초기 레벨 저장부는, 복수 개의 퓨즈들의 조합에 의해 상기 복수 개의 초기 레벨 정보들을 나타내는 퓨즈박스를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  18. 제 16 항에 있어서,
    상기 초기 레벨 저장부는, 상기 복수개의 초기 레벨 정보들을 저장하는 레지스터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  19. 제 15 항에 있어서, 상기 레벨 결정부는
    상기 초기 레벨 값을 시작으로 하여, 상기 스텝 제어 신호들이 발생될 때마다 카운트업 동작을 수행하는 카운터; 그리고
    상기 디코더는 상기 카운터에서 카운트된 결과에 응답해서 상기 워드라인 전압의 레벨을 결정하는 디코더를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  20. 제 12 항에 있어서, 상기 워드라인 전압 발생부는,
    상기 워드라인 전압 제어부로부터 결정된 상기 워드라인 전압 레벨에 따라 고전압 발생을 제어하는 레귤레이터; 그리고
    상기 레굴레이터의 제어에 응답해서 상기 결정된 전압 레벨을 갖는 고전압을 발생하는 고전압 발생부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  21. 복수 개의 메모리 셀 블록들을 가진 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법에 있어서:
    각각의 워드라인에 공급될 각각의 워드라인 전압의 레벨을 결정하는 단계; 그리고
    상기 결정된 레벨을 갖는 상기 워드라인 전압을 발생하는 단계를 포함하고,
    상기 워드라인 전압의 레벨은 상기 워드라인의 위치 정보에 따라 결정되며, 상기 블록들의 외곽에 위치한 워드라인에 공급되는 전압은 타 워드라인들에 공급되는 전압에 비해 높은 값을 가지는 것을 특징으로 하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법.
  22. 삭제
  23. 삭제
  24. 제 21 항에 있어서,
    상기 워드라인 전압은, 독출 전압 및 프로그램 전압 중 어느 하나인 것을 특징으로 하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법.
  25. 제 21 항에 있어서, 상기 워드라인 전압의 레벨을 결정하는 단계는
    상기 각각의 워드라인으로 공급될 상기 워드라인 전압의 초기 레벨을 설정하는 단계; 그리고
    상기 초기 레벨을 근거로 하여 상기 워드라인 전압의 레벨을 결정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법.
  26. 복수 개의 메모리 셀 블록들을 가진 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법에 있어서:
    프로그램 사이클 동안 상기 스텝 제어 신호들을 순차적으로 활성화시키는 단계;
    상기 스텝 제어 신호들에 응답해서, 각각의 워드라인에 공급될 각각의 워드라인 전압의 레벨을 결정하는 단계; 그리고
    상기 결정된 레벨을 갖는 상기 워드라인 전압을 발생하는 단계를 포함하고,
    상기 워드라인 전압의 레벨은 상기 워드라인의 위치 정보에 따라 결정되며,
    상기 블록들의 외곽에 위치한 워드라인에 공급되는 전압은 동일 스텝의 프로그램을 수행중인 타 워드라인에 비해 높은 값을 가지는 것을 특징으로 하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법.
  27. 삭제
  28. 삭제
  29. 제 26 항에 있어서, 상기 워드라인 전압의 레벨을 결정하는 단계는
    상기 각각의 워드라인에 대해 상기 워드라인 전압의 초기 레벨을 설정하는 단계;
    상기 초기 레벨 값을 시작으로 하여, 상기 스텝 제어 신호들이 발생될 때마다 카운트업 동작을 수행하는 단계; 그리고
    상기 카운터에서 카운트된 결과에 응답해서 상기 워드라인 전압의 레벨을 결정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 워드라인 전압 제어 방법.
KR1020040095862A 2004-11-22 2004-11-22 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법 KR100684873B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040095862A KR100684873B1 (ko) 2004-11-22 2004-11-22 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
US11/285,446 US7423908B2 (en) 2004-11-22 2005-11-22 Nonvolatile memory devices and methods of controlling the wordline voltage of the same
US12/185,548 US7808838B2 (en) 2004-11-22 2008-08-04 Nonvolatile memory devices and methods of controlling the wordline voltage of the same
US12/895,350 US8085595B2 (en) 2004-11-22 2010-09-30 Nonvolatile memory devices and methods of controlling the wordline voltage of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040095862A KR100684873B1 (ko) 2004-11-22 2004-11-22 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법

Publications (2)

Publication Number Publication Date
KR20060056687A KR20060056687A (ko) 2006-05-25
KR100684873B1 true KR100684873B1 (ko) 2007-02-20

Family

ID=36460788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040095862A KR100684873B1 (ko) 2004-11-22 2004-11-22 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법

Country Status (2)

Country Link
US (3) US7423908B2 (ko)
KR (1) KR100684873B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605433B2 (en) 2020-08-31 2023-03-14 SK Hynix Inc. Storage device and method of operating the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684873B1 (ko) * 2004-11-22 2007-02-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
JP2008052803A (ja) * 2006-08-23 2008-03-06 Toshiba Corp 不揮発性半導体記憶装置
KR100829791B1 (ko) 2006-10-12 2008-05-19 삼성전자주식회사 플래시 메모리 장치의 전압 공급 회로, 이를 포함하는 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 전압 공급 방법
KR100923834B1 (ko) * 2007-06-28 2009-10-27 주식회사 하이닉스반도체 불휘발성 메모리 장치
KR101416740B1 (ko) * 2007-11-26 2014-07-09 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
KR101448851B1 (ko) * 2008-02-26 2014-10-13 삼성전자주식회사 비휘발성 메모리 장치에서의 프로그래밍 방법
JP5193796B2 (ja) 2008-10-21 2013-05-08 株式会社東芝 3次元積層型不揮発性半導体メモリ
KR100885789B1 (ko) * 2008-11-18 2009-02-26 주식회사 하이닉스반도체 불휘발성 메모리 장치
KR20100064715A (ko) 2008-12-05 2010-06-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20100084285A (ko) 2009-01-16 2010-07-26 삼성전자주식회사 셀의 위치를 고려하여 니어-셀과 파-셀간 동작 전압의 차이를 보상하는 반도체 메모리 장치, 그를 포함하는 메모리 카드 및 메모리 시스템
KR101703279B1 (ko) * 2010-08-05 2017-02-06 삼성전자 주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
KR101113790B1 (ko) * 2010-10-15 2012-02-27 주식회사 하이닉스반도체 퓨즈 회로 및 이를 포함하는 메모리장치
KR101875142B1 (ko) 2011-02-17 2018-07-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US9646705B2 (en) 2013-06-12 2017-05-09 Samsung Electronics Co., Ltd. Memory systems including nonvolatile memory devices and dynamic access methods thereof
KR102154851B1 (ko) 2013-08-26 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 전압 인가 방법
KR102116668B1 (ko) 2014-02-04 2020-05-29 삼성전자주식회사 불 휘발성 메모리 장치 및 불 휘발성 메모리 장치의 동작 방법
KR102182804B1 (ko) 2014-07-29 2020-11-25 삼성전자주식회사 메모리 장치의 독출 방법
KR102256918B1 (ko) * 2014-09-23 2021-05-27 에스케이하이닉스 주식회사 가변적 ispp 방식을 이용하여 프로그램을 수행하는 3차원 비휘발성 반도체 메모리 장치, 데이터 저장 장치 및 사용자 장치
US9799412B2 (en) * 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
KR102355580B1 (ko) 2015-03-02 2022-01-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US10388379B2 (en) 2017-03-21 2019-08-20 Micron Technology, Inc. Apparatuses and methods for automated dynamic word line start voltage
US10372353B2 (en) 2017-05-31 2019-08-06 Micron Technology, Inc. Apparatuses and methods to control memory operations on buffers
US10176880B1 (en) * 2017-07-01 2019-01-08 Intel Corporation Selective body reset operation for three dimensional (3D) NAND memory
US10552254B2 (en) 2017-08-15 2020-02-04 Micron Technology, Inc. Partially written superblock treatment
KR20220010212A (ko) 2020-07-17 2022-01-25 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
KR20220033651A (ko) * 2020-09-09 2022-03-17 삼성전자주식회사 비휘발성 메모리 장치, 그것의 프로그램 방법 및 그것을 포함하는 저장 장치
CN112863591B (zh) * 2021-03-22 2024-03-22 山东华芯半导体有限公司 一种针对Open Block的测试及处理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593965A (ja) 1982-06-29 1984-01-10 Fujitsu Ltd 半導体記憶装置
JPH0729383A (ja) * 1993-07-12 1995-01-31 Toshiba Corp 半導体記憶装置及びその読み出し方法
KR970060242A (ko) * 1996-01-26 1997-08-12 김주용 플래쉬 메모리 장치
KR19990045050A (ko) * 1997-11-25 1999-06-25 윤종용 다른 워드 라인 전압들을 발생하는 회로를 구비한 반도체 메모리 장치
KR20020047770A (ko) * 2000-12-14 2002-06-22 윤종용 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
JP2003109389A (ja) 2001-09-28 2003-04-11 Fujitsu Ltd 半導体記憶装置
KR20050075548A (ko) * 2004-01-15 2005-07-21 주식회사 테라반도체 프로그래밍 시작전압 제어회로를 가지는 불휘발성 반도체메모리 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586004B2 (ja) * 1995-08-22 2004-11-10 富士通株式会社 移動無線通信の誤り率検出装置
US7177181B1 (en) * 2001-03-21 2007-02-13 Sandisk 3D Llc Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics
JP3829088B2 (ja) * 2001-03-29 2006-10-04 株式会社東芝 半導体記憶装置
US7184307B2 (en) * 2001-08-28 2007-02-27 Samsung Electronics Co., Ltd. Flash memory device capable of preventing program disturbance according to partial programming
JP2003123493A (ja) 2001-10-12 2003-04-25 Fujitsu Ltd ソース電位を制御してプログラム動作を最適化した不揮発性メモリ
JP2004110871A (ja) 2002-09-13 2004-04-08 Fujitsu Ltd 不揮発性半導体記憶装置
JP3863485B2 (ja) 2002-11-29 2006-12-27 株式会社東芝 不揮発性半導体記憶装置
US6794253B2 (en) * 2003-02-24 2004-09-21 Macronix International Co., Ltd. Mask ROM structure and method of fabricating the same
US6975542B2 (en) * 2003-05-08 2005-12-13 Micron Technology, Inc. NAND flash memory with improved read and verification threshold uniformity
KR100618814B1 (ko) 2003-07-04 2006-08-31 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
JP3884448B2 (ja) * 2004-05-17 2007-02-21 株式会社東芝 半導体記憶装置
KR100642187B1 (ko) * 2003-09-08 2006-11-10 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치, 전자 카드 및 전자 장치
KR100524988B1 (ko) 2003-10-02 2005-10-31 삼성전자주식회사 Usb 인터페이스 기능을 가지는 mmc 장치 및 이에대한 인터페이스 방법
JP2005190585A (ja) * 2003-12-25 2005-07-14 Toshiba Corp 半導体記憶装置
US7459199B2 (en) * 2004-01-29 2008-12-02 Ppg Industries Ohio, Inc. Method of and apparatus for strengthening edges of one or more glass sheets
JP4157065B2 (ja) * 2004-03-29 2008-09-24 株式会社東芝 半導体記憶装置
JP4405405B2 (ja) * 2004-04-15 2010-01-27 株式会社東芝 不揮発性半導体記憶装置
KR100634172B1 (ko) * 2004-05-04 2006-10-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100632940B1 (ko) * 2004-05-06 2006-10-12 삼성전자주식회사 프로그램 사이클 시간을 가변시킬 수 있는 불 휘발성반도체 메모리 장치
KR100632942B1 (ko) * 2004-05-17 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
JP4331053B2 (ja) * 2004-05-27 2009-09-16 株式会社東芝 半導体記憶装置
JP2006012367A (ja) * 2004-06-29 2006-01-12 Toshiba Corp 不揮発性半導体記憶装置
US7212435B2 (en) * 2004-06-30 2007-05-01 Micron Technology, Inc. Minimizing adjacent wordline disturb in a memory device
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100684873B1 (ko) * 2004-11-22 2007-02-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593965A (ja) 1982-06-29 1984-01-10 Fujitsu Ltd 半導体記憶装置
JPH0729383A (ja) * 1993-07-12 1995-01-31 Toshiba Corp 半導体記憶装置及びその読み出し方法
KR970060242A (ko) * 1996-01-26 1997-08-12 김주용 플래쉬 메모리 장치
KR19990045050A (ko) * 1997-11-25 1999-06-25 윤종용 다른 워드 라인 전압들을 발생하는 회로를 구비한 반도체 메모리 장치
KR20020047770A (ko) * 2000-12-14 2002-06-22 윤종용 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
JP2003109389A (ja) 2001-09-28 2003-04-11 Fujitsu Ltd 半導体記憶装置
KR20050075548A (ko) * 2004-01-15 2005-07-21 주식회사 테라반도체 프로그래밍 시작전압 제어회로를 가지는 불휘발성 반도체메모리 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050075548

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605433B2 (en) 2020-08-31 2023-03-14 SK Hynix Inc. Storage device and method of operating the same

Also Published As

Publication number Publication date
US7808838B2 (en) 2010-10-05
KR20060056687A (ko) 2006-05-25
US8085595B2 (en) 2011-12-27
US20060109716A1 (en) 2006-05-25
US7423908B2 (en) 2008-09-09
US20110075493A1 (en) 2011-03-31
US20080291734A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
KR100684873B1 (ko) 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
KR100632940B1 (ko) 프로그램 사이클 시간을 가변시킬 수 있는 불 휘발성반도체 메모리 장치
KR100890016B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
KR100660544B1 (ko) 신뢰성을 향상시킬 수 있는 플래시 메모리 장치
JP5214896B2 (ja) プログラム速度を向上させることができる不揮発性メモリ装置及びそれのプログラム方法
KR100541819B1 (ko) 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
EP1620860B1 (en) Memory with uniform read and verification threshold
KR100890017B1 (ko) 프로그램 디스터브를 감소시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
CN101154458A (zh) 多块存储器设备擦除方法及相关存储器设备
US9875802B2 (en) Access line management in a memory device
KR20090000469A (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
US20110194354A1 (en) Non-volatile semiconductor memory device
JP2008117471A (ja) 不揮発性半導体記憶装置及び不揮発性メモリシステム
JP2009146474A (ja) 不揮発性半導体記憶装置
JP2011018397A (ja) Nand型フラッシュメモリ
JP2006031871A (ja) 半導体記憶装置
JP2002230981A (ja) 不揮発性半導体メモリ装置およびその消去方法
US7200049B2 (en) Methods for accelerated erase operations in non-volatile memory devices and related devices
KR101354608B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR20070096681A (ko) 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
CN113345503B (zh) 半导体存储装置以及读出方法
KR20080060799A (ko) 테스트 시간을 감소할 수 있는 멀티 레벨 셀 낸드 플래시메모리 장치 및 그것의 테스트 방법
KR20060055698A (ko) 소거 시간을 단축시킬 수 있는 불 휘발성 메모리 장치의소거 방법
KR100660541B1 (ko) 소거 시간을 단축시킬 수 있는 불 휘발성 메모리 장치의소거 방법
JP2007095233A (ja) 不揮発性メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9