[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100660152B1 - 질화물반도체소자 - Google Patents

질화물반도체소자 Download PDF

Info

Publication number
KR100660152B1
KR100660152B1 KR1020067017140A KR20067017140A KR100660152B1 KR 100660152 B1 KR100660152 B1 KR 100660152B1 KR 1020067017140 A KR1020067017140 A KR 1020067017140A KR 20067017140 A KR20067017140 A KR 20067017140A KR 100660152 B1 KR100660152 B1 KR 100660152B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
superlattice
semiconductor layer
gan
Prior art date
Application number
KR1020067017140A
Other languages
English (en)
Other versions
KR20060107586A (ko
Inventor
신이치 나가하마
마사유키 세노
슈지 나카무라
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP31127297A external-priority patent/JP3478090B2/ja
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20060107586A publication Critical patent/KR20060107586A/ko
Application granted granted Critical
Publication of KR100660152B1 publication Critical patent/KR100660152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

발광소자를 구비한 질화물반도체소자는 n도전형의 하나 또는 둘 이상의 질화물반도체층의 n형 영역과, p도전형의 하나 또는 둘 이상의 질화물반도체층으로 이루어진 p형 영역과 그리고 n형 영역과 p형 영역사이에 활성층을 구비한다. 상기 소자에 있어서, 상기 p도전형의 반도체 영역 또는 상기 n도전형의 반도체영역의 적어도 하나의 질화물반도체층은 각각 질화물반도체로 이루어지고 서로 조성이 다른 제1층과 제2층이 적층된 초격자층이다. 상기 초격자층 구조는 상기 질화물반도체소자의 작동 전류와 전압을 낮게 할 수 있으므로 질화물반도체소자의 전력효율을 높일 수 있다.
질화물반도체층, 반도체발광소자

Description

질화물반도체소자{Nitride Semiconductor Device}
도 1은 본 발명에 의한 실시형태1의 질화물반도체소자(LED소자)의 구조를 도시한 모식단면도이다.
도 2는 본 발명에 의한 실시형태2의 질화물반도체소자(레이저다이오드)의 구조를 도시한 모식단면도이다.
도 3은 본 발명에 의한 실시형태3의 질화물반도체소자(레이저다이오드)의 구조를 도시한 모식단면도이다.
도 4는 도 5의 레이저다이오드의 사시도이다.
도 5는 본 발명에 의한 실시예1의 레이저다이오드에 있어서의 p측 접촉층의 막두께와 문턱전압의 관계를 도시한 그래프이다.
도 6은 본 발명에 의한 실시예26의 레이저다이오드의 모식단면도이다.
도 7은 본 발명에 의한 실시예28의 레이저다이오드의 구조를 도시한 모식단면도이다.
도 8은 본 발명에 의한 실시예33의 레이저다이오드의 구조를 도시한 모식단면도이다.
도 9는 본 발명에 의한 실시형태4의 질화물반도체소자(레이저다이오드)의 구조를 도시한 모식사시도이다.
1, 10 : 기판 2, 11 : 버퍼층
3, 12 : n측 접촉층 4, 16, 315 : 활성층
5, 19, 318 : p측 클래드층 6, 20, 310 : p측 접촉층
7 : 전면전극 8, 21, 320 : p 전극
9, 23, 322 : n 전극 13, 312 : 클랙방지층
14, 313 : n 측 클래드층 15, 314 : n측 광 가이드층
17 : 캡층 18, 317 : p측 광 가이드층
22 : n 패드전극 24 : p 패드전극
25, 323 : 절연막 100 : GaN 기판
112 : 제 2 버퍼층 201, 202 : n 도전측의 반도체영역
251, 252 : p 도전측의 반도체영역 301: 이종기판
302 : 하지층 303 : 보호막
304 : 질화물 반도체기판 311 : n측 버퍼층
316 : p측 캡층
본 발명은 LED(발광다이오드), LD(레이저다이오드) 또는 수퍼 루미네슨트 다이오드(SLD)등의 발광소자, 태양전지, 광센서등의 수광소자 또는 트랜지스터, 파워 디바이스등의 전자소자에 사용되는 질화물반도체 (InXAlYGa1 -X- YN, 0=X, 0=Y, X+Y=1)를 이용한 소자에 관한 것이다.
질화물반도체는 고휘도 청색LED, 순녹색LED의 재료로서 풀컬러 LED디스플레이, 교통신호등에서 최근 실용화되었다. 이들 각종 소자에 사용되는 LED는 InGaN로 이루어진 우물층을 구비한 단일양자우물구조(SQW:Single-Quantum-Well) 또는 다중양자우물구조(MQW:Multi-Quantum-Well)의 활성층이 n형 질화물반도체와 p형 질화물반도체의 사이에 위치하는 헤테로구조를 가지고 있다. 청색, 녹색등의 파장은 InGaN 우물층의 In의 조성비를 증감시켜 결정한다.
본 출원인은 최근 이 재료를 이용하여 펄스전류하의 실온에서 410nm의 레이저발진을 세계에서 최초로 발표하였다 {예컨대, Jpn. J. Appl. Phys. 35 (1996) L74, Jpn. J. Appl. Phys. 35 (1996) L217등}. 이 레이저소자는 InGaN로 이루어진 우물층을 사용한 다중양자우물구조의 활성층을 구비한 헤테로구조를 가지며, 펄스폭 2㎛, 펄스주기 2ms의 조건에서 문턱전류 610mA, 문턱전류밀도 8.7kA/cm2, 410nm의 발진을 나타낸다. 본 출원인은 개량한 레이저소자를 Appl. Phys. Lett. 69 (1996) 1477에 발표하였다. 이 레이저소자는 p형 질화물반도체층의 일부에 릿지 스트라이프가 형성된 구조를 가지고 있으며, 펄스폭 1㎲, 펄스주기 1ms, 듀티비 0.1%, 문턱전류 187mA, 문턱전류밀도 3kA/cm2, 410nm의 발진을 나타낸다. 또한, 본 출원인은 실온에서 연속발진에도 최초로 성공하여 이를 발표하였다. {예컨대, 일경 일렉트로닉스 1996년 12월 2일호 기술속보, Appl. Phys. Lett. 69 (1996) 3034, Appl. Phys. Lett. 69 (1996) 4056등} 이 레이저소자는 20℃에서 문턱전류밀도 3.6kA/cm2, 문턱전압 5.5V, 1.5mW 출력에서 27시간의 연속발진을 나타내었다.
질화물반도체로 이루어진 청색, 녹색LED는 순방향전류(If) 20mA에서 순방향전압(Vf)이 3.4V-3.6V로 GaAlAs계의 반도체로 이루어진 적색LED에 비해 2V이상 높기 때문에 Vf의 저하가 요망되고 있다. 또한, LD에서는 문턱전류, 문턱전압이 아직 높아서 실온에서의 장시간 연속발진시키기 위해서는 이 문턱전류, 문턱전압을 낮추어 보다 효율이 높은 소자를 실현할 필요가 있다.
레이저소자의 문턱전압을 낮출 수 있다면, 그 기술을 LED소자에 적용하면 LED소자의 Vf의 저하를 예상할 수 있다.
따라서 본 발명의 목적은 주로 질화물반도체로 이루어진 LD소자의 문턱전류, 문턱전압을 저하시킴으로써 장시간의 연속발진을 실현하는 데 있다.
본 발명에서 사용하는 일반식 InXGa1 - XN, AlYGa1 - YN등은 단순히 질화물반도체층의 조성식을 나타낸 것이며, 다른 층이 예컨대 동일한 조성식으로 나타나더라도 그들 층의 X값, Y값이 일치하는 것을 나타내는 것은 아니다.
본 발명에 의한 제1질화물반도체소자는 하나 또는 둘 이상의 질화물 반도체층으로 이루어진 p도전측의 반도체영역과, 이 p도전측의 반도체영역을 매개하여 캐리어가 주입되어 소정의 동작을 하는 질화물반도체로 이루어진 활성층을 구비한 질 화물반도체소자에 있어서, 상기 p도전측의 반도체영역의 적어도 하나의 질화물반도체층은 각각 질화물반도체로 이루어지고 서로 조성이 다른 제1층과 제2층이 적층된 초격자층인 것을 특징으로 한다.
이와 같이 하면 상기 초격자층인 질화물반도체층의 결정성을 양호하게 할 수 있고, 상기 질화물반도체층의 저항값을 매우 낮게 할 수 있다. 이에 따라 상기 p도전형의 반도체영역의 저항을 작게 할 수 있으므로 상기 질화물반도체소자의 전력효율을 높일 수 있다.
여기에서, p도전측의 반도체영역이라는 것은 활성층과 양전극(p전극)의 사이에 있는 하나 또는 둘 이상의 질화물반도체층으로 이루어진 영역을 가리키며, n도전측의 반도체영역이라는 것은 활성층을 사이에 두고 p도전측 영역과 반대측에 있는 하나 또는 둘 이상의 질화물반도체층으로 이루어진 영역을 가리키는 것으로 한다.
본 발명에 의한 제2질화물반도체소자는 하나 또는 둘 이상의 질화물반도체층으로 이루어진 n도전측의 반도체영역과 하나 또는 둘 이상의 질화물반도체층으로 이루어진 p도전측의 반도체영역의 사이에 질화물반도체로 이루어진 활성층을 구비한 질화물반도체소자에 있어서, 상기 p도전측의 반도체영역 또는 상기 n도전측의 반도체영역의 적어도 하나의 질화물반도체층은 각각 질화물반도체로 이루어지고 서로 조성이 다른 제1층과 제2층이 적층된 초격자층인 것을 특징으로 한다.
이와 같이 하면 상기 초격자층인 질화물반도체층의 결정성을 양호하게 할 수 있고, 상기 질화물반도체층의 저항값을 매우 낮게 할 수 있으므로 상기 p도전측의 반도체영역 또는 n도전측의 반도체영역의 저항을 작게 할 수 있어 상기 질화물반도체소자의 전력효율을 높일 수 있다.
본 발명의 제1 및 제2질화물반도체소자에 있어서, 상기 초격자층의 결정성을 더욱 좋게 하기 위해서 상기 초격자층은 100Å이하의 막두께를 갖는 질화물반도체로 이루어진 제1층과, 이 제1층과 조성이 다르고 100Å이하의 막두께를 갖는 질화물반도체로 이루어진 제2층이 적층되는 것이 바람직하다.
또한, 본 발명의 제1 또는 제2질화물반도체소자에 있어서, 활성층에 캐리어를 제한하기 위해 상기 제1층 및 제2층중의 적어도 한쪽이 비교적 에너지 밴드갭이 크고 적어도 Al을 포함하는 질화물반도체로 형성되는 것이 바람직하며, AlYGa1 - YN (0<Y
Figure 112006060888572-pat00001
1)로 형성하는 것이 더욱 바람직하다.
본 발명의 제1 또는 제2질화물반도체소자에 있어서, 제1층이 InXGa1 - XN (0
Figure 112006060888572-pat00002
X
Figure 112006060888572-pat00003
1)로 이루어지고, 제2층이 AlYGa1 - YN (0〈Y
Figure 112006060888572-pat00004
1, X=Y
Figure 112006060888572-pat00005
0)으로 이루어지는 것이 바람직하다. 이에 따라 질화물반도체 전체의 결정성을 좋게 할 수 있으므로 질화물반도체소자의 출력을 향상시킬 수 있다 (전력효율의 향상). 따라서 상기 소자가 LED소자 또는 LD소자인 경우에는 순방향전압 (이하, Vf라 한다), 문턱전류, 문턱전압등을 낮출 수 있다.
본 발명의 제1 또는 제2질화물반도체소자에서는, 더욱 결정결함이 적은 층을 형성하기 위해 상기 초격자층에서 상기 제1층이 식 InXGa1 - XN (0
Figure 112006060888572-pat00006
X<1)로 표현되는 질화물반도체로 이루어지고, 상기 제2층이 식 AlYGa1 - YN (0<Y<1)으로 표현되는 질화물반도체로 이루어지는 것이 바람직하다.
본 발명의 제1 또는 제2질화물반도체소자에 있어서, 상기 제1층 및 제2층의 막두께는 70Å이하인 것이 바람직하며, 더욱 바람직하게는 40Å이하로 설정한다. 또한, 상기 제1층 및 제2층의 막두께는 5Å이상인 것이 바람직하고, 더욱 바람직하게는 10Å이상으로 설정한다. 이 범위내로 설정함으로써 종래에는 성장시키기 어려웠던 AlYGa1 - YN (0<Y
Figure 112006060888572-pat00007
1)등의 질화물반도체층을 결정성 좋게 형성할 수 있다.
특히, p전극과 활성층의 사이에 있는 p도전측의 반도체영역의 질화물반도체층중의 적어도 일층 및/또는 n전극이 형성되는 전류주입층으로서의 n측 접촉층과 활성층 사이에 있는 n도전측의 반도체영역의 질화물반도체층중의 적어도 일층을 초격자층으로 할 경우, 이 초격자층을 구성하는 제1층 및 제2층을 상기 막두께로 설정함에 따른 효과가 크다.
본 발명의 제1 또는 제2질화물반도체소자에 있어서, 상기 p도전측의 반도체영역의 하나의 질화물반도체층으로서 p전극을 형성하기 위한 p측 접촉층을 구비하며, 이 p측 접촉층의 막두께를 500Å이하로 설정하는 것이 바람직하다. 이와 같이 p측 접촉층을 얇게 형성함으로써 p측 접촉층의 두께방향의 저항값을 낮출 수 있다. 따라서 본 발명에서는 p측 접촉층의 막두께를 300Å이하로 설정하는 것이 더욱 바람직하다. 또한, p측 접촉층의 막두께의 하한은 p측 접촉층 아래의 반도체층을 노출시키지 않도록 10Å이상으로 설정하는 것이 바람직하다.
본 발명의 제2질화물반도체소자가 p도전측의 반도체영역에 있어서 p전극을 형성하기 위한 p측 접촉층으로서 질화물반도체층을 구비하는 경우에는 상기 초격자층이 상기 활성층과 상기 p측 접촉층의 사이에 형성되는 것이 바람직하다.
또한, 본 발명의 제2질화물반도체소자가 기판상에 제1버퍼층을 매개하여 형성된 막두께 0.1㎛이상의 질화물반도체로 이루어진 제2버퍼층과, 이 제2버퍼층상에 형성된 n형 불순물이 도핑된 질화물반도체로 이루어진 n측 접촉층을 상기 질화물반도체층으로서 구비하고, 상기 n측 접촉층에 n전극이 형성되는 것이 바람직하다. 이에 따라 캐리어농도가 크고 결정성이 좋은 n측 접촉층을 형성할 수 있다.
또한, 결정성이 좋은 상기 제2버퍼층을 형성하기 위해 상기 제2버퍼층의 불순물농도가 상기 n측 접촉층에 비하여 저농도인 것이 바람직하다.
상기 질화물반도체소자에 있어서, 상기 제1버퍼층 및 상기 제2버퍼층중의 적어도 한쪽은 각각 막두께 100Å이하의 서로 조성이 다른 질화물반도체층이 적층된 초격자층으로 이루어지는 것이 바람직하다. 이에 따라 버퍼층상에 형성되는 질화물반도체층을 결정성 좋게 형성할 수 있다.
본 발명의 제2질화물반도체소자가 상기 n도전측의 반도체영역에 n전극을 형성하기 위한 n측 접촉층을 질화물반도체층으로서 구비하고 있는 경우에는 상기 초격자층이 상기 활성층과 상기 n측 접촉층 사이에 형성되는 것이 바람직하다.
상기 활성층과 상기 p측 접촉층 사이, 또는 상기 활성층과 상기 n측 접촉층의 사이에 형성되는 층은 예컨대, LD소자에서는 캐리어제한층, 광가이드층으로서 작용하는 클래드층이며, 이들 층을 초격자층으로 함으로써 문턱전류, 문턱전압을 현저히 저하시킬 수 있다.
특히, 활성층과 p측 접촉층의 사이에 있는, 예컨대 p측 클래드층을 초격자층으로 함에 따른 문턱전류, 문턱전압의 감소 효과를 크다.
본 발명의 제2질화물반도체소자에 있어서, 상기 제1층 및 제2층중의 적어도 한쪽에는 도전형을 결정하는 불순물이 도핑되어 있는 것이 바람직하며, 초격자층내에서 제1층과 제2층에서 불순물농도가 다른 것이 바람직하다. 도전형을 결정하는 불순물로는 질화물반도체에 도핑되는 주기율표 제4A족, 제4B족, 제6A족, 제6B족에 속하는 n형 불순물 및 1A족, 1B족, 2A족, 2B족에 속하는 p형 불순물을 들 수 있다 (이하, 본 명세서에서는 n형 불순물, p형 불순물로 나타낸다).
본 발명의 제2질화물반도체소자에 있어서, 상기 초격자층은 n전극이 접하는 n측 접촉층으로서 형성할 수 있으며, 이에 따라 n측 접촉층의 저항을 낮출 수 있으므로 예컨대, 레이저소자에서는 문턱전압, 문턱전류를 더욱 낮출 수 있다.
상기 제1 및 제2질화물반도체소자가 p도전측의 반도체영역에 초격자층을 구비한 레이저 발진소자인 경우에는 상기 초격자층 및 이 초격자층보다 윗층에 그 긴 변 방향이 공진방향에 일치하고 소정의 폭을 갖는 릿지부가 형성되는 것이 바람직하다.
본 발명에 의한 제1레이저다이오드는 n측 클래드층을 포함하는 n도전측의 반도체영역과, p측 클래드층을 포함하는 p도전측의 반도체영역의 사이에 활성층을 구비하고, 이 활성층에서 레이저발진하는 질화물반도체소자에 있어서, 상기 n측 클래드층이 100Å이하의 막두께를 갖는 질화물반도체로 이루어진 제1층과, 이 제1층과 조성이 다른 100Å이하의 막두께를 갖는 질화물반도체로 이루어진 제2층이 적층된 초격자층이고, 상기 p측 클래드층이 100Å이하의 막두께를 갖는 질화물반도체로 이루어진 제3층과, 이 제3층과 조성이 다르고 100Å이하의 막두께를 갖는 질화물반도체로 이루어진 제4층이 적층된 초격자층인 것을 특징으로 한다.
이에 따라 상기 질화물반도체소자는 레이저발진시의 문턱전류 및 문턱전압을 낮출 수 있다.
상기 p측 클래드층 및 이 p측클래드층보다 윗층에 그 긴 변 방향이 공진방향에 일치하고 소정의 폭을 갖는 릿지부가 형성되는 것이 바람직하다.
본 발명의 제3질화물반도체소자는 하나 또는 둘 이상의 질화물반도체층으로 이루어진 n도전측 (이하, n측이라고 한다)의 반도체와, 하나 또는 둘 이상의 질화물반도체층으로 이루어진 p도전측(이하, p측이라고 한다)의 반도체 사이에 질화물반도체로 이루어진 활성층을 구비한 질화물반도체소자에 있어서, 상기 n도전측의 반도체영역의 적어도 하나의 질화물반도체층은 서로 밴드갭 에너지가 다르고 서로 n형 불순물농도가 다른 제1 및 제2질화물반도체층이 적층되어 이루어지는 n측 초격자층인 것을 특징으로 한다.
이에 따라 초격자층으로 구성된 질화물반도체층의 전기저항을 작게 할 수 있으므로 n도전측의 반도체영역 전체의 저항을 작게 할 수 있다.
본 발명의 제4질화물반도체소자는 하나 또는 둘 이상의 질화물반도체층으로 이루어진 n도전측의 반도체영역과, 하나 또는 둘 이상의 질화물반도체층으로 이루어진 p도전측의 반도체영역의 사이에 질화물반도체로 이루어진 활성층을 구비한 질 화물반도체소자에 있어서, 상기 p도전측의 반도체영역의 적어도 하나의 질화물반도체층은 서로 밴드갭 에너지가 서로 p형 불순물농도가 다른 제3 및 제4질화물반도체층이 적층되어 이루어지는 p측 초격자층인 것을 특징으로 한다.
이에 따라 초격자층으로 구성된 질화물반도체층의 전기저항을 작게 할 수 있으므로 p도전측의 반도체영역 전체의 저항을 작게 할 수 있다.
한편, 제1질화물반도체층과 제2질화물반도체층의 적층순서 및 제3질화물반도체층과 제4질화물반도체층의 적층순서는 명백하다.
본 발명의 제5질화물반도체소자는 하나 또는 둘 이상의 질화물반도체층으로 이루어진 n도전측의 반도체영역과 하나 또는 둘 이상의 질화물반도체층으로 이루어진 p도전측의 반도체영역의 사이에 질화물반도체로 이루어진 활성층을 구비한 질화물반도체소자에 있어서, 상기 n도전측의 반도체영역의 적어도 하나의 질화물반도체층은 서로 밴드갭 에너지가 다르고 서로 n형 불순물농도가 다른 제1 및 제2질화물반도체층이 적층되어 이루어진 n측 초격자층이고, 상기 p도전측의 반도체영역의 적어도 하나의 질화물반도체층은 서로 밴드갭 에너지가 다르고 서로 p형 불순물농도가 다른 제3 및 제4질화물반도체층이 적층되어 이루어진 p측 초격자층인 것을 특징으로 한다.
이에 따라 초격자층으로 구성된 질화물반도체층의 전기저항을 작게 할 수 있으므로 n도전측 및 p도전측의 반도체영역 전체의 저항을 작게 할 수 있다.
본 발명의 제3 또는 제5질화물반도체소자에 있어서, n측 초격자층은 예컨대 발광소자, 수광소자와 같은 광변환소자인 경우, 기판에 접하여 형성된 버퍼층, n전 극이 형성되는 n측 접촉층, 캐리어제한층으로서의 n측 클래드층 및 활성층의 발광을 도파하는 n측 광가이드층중의 적어도 한 종류의 층으로서 형성된다. 제4 또는 제5질화물반도체소자에 있어서, p측 초격자층은 p전극이 형성되는 p측 접촉층, 캐리어제한층으로서의 p측 클래드층 및 활성층의 발광을 도파하는 p측 광가이드층중의 적어도 한 종류의 층으로서 형성된다.
본 발명의 제3 및 제5질화물반도체소자에서는 n측 초격자층에서 밴드갭 에너지가 큰 제1질화물반도체층의 불순물농도를 밴드갭 에너지가 작은 제2질화물반도체층의 불순물농도에 비하여 크게 해도 되고, 작게 해도 된다.
상기 제1질화물반도체층의 불순물농도를 제2질화물반도체층의 불순물농도에 비하여 크게 할 경우, 캐리어를 밴드갭 에너지가 큰 제1질화물반도체층에서 발생시켜 밴드갭 에너지가 작은 제2질화물반도체층에 주입할 수 있으며, 주입된 캐리어를 불순물농도가 낮고 이동도가 큰 제2질화물반도체층에서 이동시킬 수 있으므로 n측 초격자층의 전기저항을 작게 할 수 있다.
상기 제1질화물반도체층의 불순물농도를 제2질화물반도체층의 불순물농도에 비해 높게 한 경우, 제1질화물반도체소자에서는 초격자층의 제1질화물반도체층에 있어서, 제2질화물반도체층에 근접한 부분(이하, 근접부분이라 한다.)의 n형 또는 p형 불순물농도를 제2질화물반도체층으로부터 떨어진 부분에 비하여 작게 하는 것이 바람직하다.
이에 따라 제2질화물반도체층내를 이동하는 캐리어가 상기 근접부분의 불순물에 의해 산란되는 것을 방지할 수 있으며, 제2질화물반도체층의 이동도를 더욱 높일 수 있고 초격자층의 전기저항을 더욱 낮출 수 있다.
구체적으로는 제3, 제5질화물반도체에 있어서, 밴드갭 에너지가 큰 제1질화물반도체층에 n형 불순물을 많이 도핑할 경우, 제1질화물반도체층의 n형 불순물농도가 1X1017/cm3 - 1X1020/cm3의 범위에 있고, 제2질화물반도체층의 n형 불순물농도가 제1질화물반도체층보다 작게 1X1019/cm3이하로 설정하는 것이 바람직하다. 한편, 밴드갭 에너지가 작은 제2질화물반도체층의 n형 불순물농도는 1X1019/cm3이하인 것이 바람직하며, 1X1017/cm3이하인 것이 더욱 바람직하다. 즉, 제2질화물반도체층의 이동도를 높게 하는 관점에서는 제2질화물반도체층의 n형 불순물농도는 작으면 작을수록 좋으며, 제2질화물반도체층을 언도우프(undope)층, 즉, 불순물을 의도적으로 도핑하지 않은 상태가 가장 바람직하다.
상기 제1질화물반도체층의 불순물농도를 제2질화물반도체층의 불순물농도에 비하여 작게 한 경우, 상기 제2질화물반도체층에 있어서, 상기 제1질화물반도체층에 근접하는 부분의 n형 불순물농도를 상기 제1질화물반도체층으로부터 떨어진 부분에 비하여 작게 하는 것이 바람직하다.
상기 제1질화물반도체층의 불순물농도를 제2질화물반도체층의 불순물농도에 비하여 작게 한 경우, 상기 제1질화물반도체층의 n형 불순물농도가 1X1019/cm3이하이고, 상기 제2질화물반도체층의 n형 불순물농도가 1X1017/cm3 - 1X1020/cm3의 범위인 것이 바람직하다.
상기 제1질화물반도체층은 바람직하게는 1X1018/cm3 이하, 더욱 바람직하게는 1X1017/cm3이하, 가장 바람직하게는 언도우프, 즉, 불순물을 의도적으로 도핑하지 않은 상태가 바람직하다.
제3 및 제5질화물반도체소자에서는 결정성이 좋은 n측 초격자층을 형성하기 위해 상기 제1질화물반도체층을 비교적 에너지 밴드갭이 크고 결정성이 좋은 층을 성장시킬 수 있는 AlYGa1 - YN (0<Y<1)로 형성하고, 상기 제2질화물반도체층을 비교적 에너지밴드갭이 작고 결정성이 좋은 층을 성장시킬 수 있는 InXGa1 - XN (0
Figure 112006060888572-pat00008
X<1)로 형성하는 것이 바람직하다.
또한, 제3 및 제5질화물반도체소자에서는 초격자층에 있어서, 상기 제2질화물반도체층이 GaN로 이루어지는 것이 바람직하다. 이에 따라 상기 제1질화물반도체층(AlYGa1-YN)과 상기 제2질화물반도체층(GaN)을 동일한 분위기내에서 성장시킬 수 있으므로 초격자층의 제조시 매우 유리하게 된다.
제3 및 제5질화물반도체소자에서는 초격자층에 있어서, 상기 제1질화물반도체층은 AlXGa1 - XN (0<X<1)로 형성하고, 상기 제2질화물반도체층은 AlYGa1 - YN (0<Y<1, X>Y)로 형성하는 것도 가능하다.
상기 제1질화물반도체층 또는 제2질화물반도체층에는 n형 불순물이 도핑되어 있지 않은 것이 더욱 바람직하다.
본 발명의 제4 및 제5질화물반도체소자에서는 p측 초격자층에 있어서 밴드갭 에너지가 큰 제3질화물반도체층의 불순물농도를 밴드갭 에너지가 작은 제4질화물반도체층의 불순물농도에 비하여 크게 해도 되고, 작게 해도 된다.
상기 제3질화물반도체층의 불순물농도를 제4질화물반도체층의 불순물농도에 비하여 크게 할 경우, 캐리어를 밴드갭 에너지가 큰 제3질화물반도체층에서 발생시켜 밴드갭 에너지가 작은 제4질화물반도체층에 주입할 수 있으며, 주입된 캐리어를 불순물농도가 낮고 이동도가 큰 제4질화물반도체층에서 이동시킬 수 있으므로 n측 초격자층의 전기저항을 작게 할 수 있다.
또한, 제4 및 제5질화물반도체소자에서는 상기 제3질화물반도체층의 불순물농도를 제4질화물반도체층의 불순물농도에 비해 높게 한 경우, p측 초격자층의 제3질화물반도체층에 있어서, 제4질화물반도체층에 근접한 부분(이하, 근접부분이라 한다.)의 p형 불순물농도를 제4질화물반도체층으로부터 떨어진 부분에 비하여 작게 하는 것이 바람직하다. 이에 따라 제4질화물반도체층내를 이동하는 캐리어가 상기 근접부분의 불순물에 의해 산란되는 것을 방지할 수 있으며, 제4질화물반도체층의 이동도를 더욱 높일 수 있고 초격자층의 전기저항을 더욱 낮출 수 있다.
제4 및 제5질화물반도체소자에 있어서, 상기 제3질화물반도체층의 불순물농도를 제4질화물반도체층의 불순물농도에 비하여 크게 한 경우, 밴드갭 에너지가 큰 제3질화물반도체층의 p형 불순물농도가 1X1018/cm3 - 1X1021/cm3의 범위에 있고, 제4질화물반도체층의 p형 불순물농도가 제3질화물반도체층의 불순물농도보다 작게 1X1020/cm3이하로 설정하는 것이 바람직하다. 한편, 밴드갭 에너지가 작은 제4질화물반도체층은 1X1019/cm3이하인 것이 바람직하며, 1X1018/cm3이하인 것이 더욱 바람직하다. 즉, 제4질화물반도체층의 이동도를 높게 하는 관점에서는 제4질화물반도체층의 p형 불순물농도는 작으면 작을수록 좋으며, 제4질화물반도체층을 언도우프(undope)층, 즉, 불순물을 의도적으로 도핑하지 않은 상태로 하는 것이 가장 바람직하다.
또한 제4 및 제5질화물반도체소자에 있어서, 상기 제3질화물반도체층의 불순물농도를 제4질화물반도체층의 불순물농도에 비하여 작게 한 경우, 상기 제4질화물반도체층에 있어서, 상기 제3질화물반도체층에 근접하는 부분의 p형 불순물농도를 상기 제3질화물반도체층으로부터 떨어진 부분에 비하여 작게 하는 것이 바람직하다.
또한, 제4 및 제5질화물반도체소자에 있어서, 상기 제3질화물반도체층의 불순물농도를 제4질화물반도체층의 불순물농도에 비하여 작게 한 경우, 상기 제3질화물반도체층의 p형 불순물농도가 1X1020/cm3이하이고, 상기 제4질화물반도체층의 p형 불순물농도가 1X1018/cm3 - 1X1021/cm3의 범위인 것이 바람직하다.
상기 제3질화물반도체층은 바람직하게는 1X1019/cm3이하, 더욱 바람직하게는 1X1018/cm3이하, 가장 바람직하게는 언도우프, 즉, 불순물을 의도적으로 도핑하지 않은 상태가 바람직하다.
제4 및 제5질화물반도체소자에 있어서, 결정성이 좋은 n형 초격자층을 형성하기 위해 상기 제3질화물반도체층을 비교적 에너지 밴드갭이 크고 결정성이 좋은 층을 성장시킬 수 있는 AlYGa1 - YN (0<Y<1)로 형성하고, 상기 제4질화물반도체층을 InXGa1-XN (0
Figure 112006060888572-pat00009
X<1)로 형성하는 것이 바람직하다.
상기 제4질화물반도체층은 GaN로 이루어지는 것이 바람직하다. 이에 따라 상기 제3질화물반도체층(AlYGa1 - YN)과 상기 제4질화물반도체층(GaN)을 동일한 분위기내에서 성장시킬 수 있으므로 초격자층의 제조시 매우 유리하게 된다.
제4 및 제5질화물반도체소자에 있어서, 상기 제3질화물반도체층은 AlXGa1 - XN (0<X<1)로 형성하고, 상기 제4질화물반도체층은 AlYGa1 - YN (0<Y<1, X>Y)로 형성하는 것도 가능하다.
또한, 제4 및 제5질화물반도체소자에 있어서, 상기 제3질화물반도체층 또는 제4질화물반도체층에는 p형 불순물이 도핑되어 있지 않은 것이 바람직하다.
제5질화물반도체소자에서는 상기 n측 초격자층에 있어서, 상기 제1질화물반도체층의 밴드갭 에너지가 상기 제2질화물반도체층의 밴드갭에너지보다 크고, 상기 제1질화물반도체층의 n측 불순물농도가 제2질화물반도체층의 n형 불순물농도보다 높게, 상기 p형 초격자층에 있어서, 상기 제3질화물반도체층의 밴드갭 에너지가 상기 제4질화물반도체층의 밴드갭 에너지보다 크고, 제3질화물반도체층의 p형 불순물 농도가 제4질화물반도체층의 p형 불순물농도보다 높게 설정할 수 있다.
이 경우, 상기 제1질화물반도체층의 n형 불순물농도가 1X1017/cm3 - 1X1020/cm3의 범위에 있고, 제2질화물반도체층의 n형 불순물농도가 1X1019/cm3이하이고, 상기 제3질화물반도체층의 p형 불순물농도가 1X1018/cm3 - 1X1021/cm3의 범위에 있고, 제4질화물반도체층의 p형 불순물농도가 1X1020/cm3이하인 것이 바람직하다.
또한, 제5질화물반도체소자에서는 상기 n측 초격자층에 있어서, 상기 제1질화물반도체층은 상기 제2질화물반도체층보다 큰 밴드갭에너지와 상기 제2질화물반도체층보다 높은 n형 불순물농도를 갖도록 설정하고, 상기 p측 초격자층에 있어서, 상기 제3질화물반도체층은 제4질화물반도체층보다 큰 밴드갭 에너지와 제4질화물반도체층보다 낮은 p형 불순물농도를 갖도록 설정할 수 있다.
이 경우, 제1질화물반도체층의 n형 불순물농도가 1X1017/cm3 - 1X1020/cm3의 범위에 있고, 제2질화물반도체층의 n형 불순물농도가 1X1019/cm3이하이고, 상기 제3질화물반도체층의 p형 불순물농도가 1X1020/cm3이하이고, 제4질화물반도체층의 p형 불순물농도가 1X1018/cm3 - 1X1021/cm3의 범위인 것이 바람직하다.
또한, 제5질화물반도체소자에서는 상기 n측 초격자층에 있어서, 상기 제1질화물반도체층은 상기 제2질화물반도체층보다 큰 밴드갭 에너지와 상기 제2질화물반 도체층보다 낮은 n형 불순물농도를 가지며, 상기 p측 초격자층에 있어서, 상기 제3질화물반도체층은 상기 제4질화물반도체층보다 큰 밴드갭 에너지와 상기 제4질화물반도체층보다 높은 p형 불순물농도를 갖도록 설정할 수 있다.
이 경우, 상기 제1질화물반도체층의 n형 불순물농도가 1X1019/cm3이하이고, 상기 제2질화물반도체층의 n형 불순물농도가 1X1017/cm3 - 1X1020/cm3의 범위이며, 상기 제3질화물반도체층의 p형 불순물농도가 1X1018/cm3 - 1X1021/cm3의 범위에 있고, 제4질화물반도체층의 p형 불순물농도가 1X1020/cm3이하인 것이 바람직하다.
또한, 제5질화물반도체소자에서는 상기 n측 초격자층에 있어서, 상기 제1질화물반도체층은 상기 제2질화물반도체층보다 큰 밴드갭 에너지와 상기 제2질화물반도체층보다 낮은 n형 불순물농도를 가지며, 상기 p측 초격자층에 있어서, 상기 제3질화물반도체층은 상기 제4질화물반도체층보다 큰 밴드갭 에너지와 상기 제4질화물반도체층보다 낮은 p형 불순물농도를 갖도록 설정할 수 있다.
이 경우, 상기 제1질화물반도체층의 n형 불순물농도가 1X1019/cm3이하이고, 상기 제2질화물반도체층의 n형 불순물농도가 1X1017/cm3 - 1X1020/cm3의 범위이며, 상기 제3질화물반도체층의 p형 불순물농도가 1X1020/cm3이하이고 제4질화물반도체층의 p형 불순물농도가 1X1018/cm3 - 1X1021/cm3의 범위인 것이 바람직하다.
제5질화물반도체소자에서는 상기 n측 초격자층에 있어서, 상기 제1질화물반도체층은 AlYGa1 - YN (0<Y<1)로 형성하고, 상기 제2질화물반도체층은 InXGa1 - XN (0
Figure 112006060888572-pat00010
X<1)로 형성하며, 상기 p측 초격자층에 있어서, 상기 제3질화물반도체층은 AlYGa1-YN (0<Y<1)로 형성하고, 상기 제4질화물반도체층은 InXGa1 - XN (0
Figure 112006060888572-pat00011
X<1)로 형성할 수 있다.
또한, 상기 제2 및 제4질화물반도체층이 각각 GaN로 이루어지는 것이 바람직하다.
제5질화물반도체소자에서는 상기 n측 초격자층에 있어서, 상기 제1질화물반도체층은 AlXGa1 - XN (0<X<1)로 형성하고, 상기 제2질화물반도체층은 AlYGa1 - YN (0<Y<1, X>Y)로 형성하며, 상기 p측 초격자층에 있어서, 상기 제3질화물반도체층은 AlXGa1-XN (0<X<1)로 형성하고, 상기 제4질화물반도체층은 AlYGa1 - YN (0<Y<1, X>Y)로 형성할 수 있다.
또한, 제5질화물반도체소자에서는 상기 제1질화물반도체층 또는 상기 제2질화물반도체층은 n형 불순물이 도핑되지 않은 언도우프층인 것이 바람직하며, 상기 제3질화물반도체층 또는 상기 제4질화물반도체층은 p형 불순물이 도핑되지 않은 언도우프층인 것이 바람직하다.
제3,제4,제5질화물반도체소자에서는 상기 활성층이 InGaN층을 포함하는 것이 바람직하고, 상기 InGaN층이 양자우물층인 것이 더욱 바람직하다. 상기 활성층은 단일양자우물구조여도 되고 다중양자우물구조여도 된다.
본 발명에 의한 제2레이저다이오드는 상기 활성층이 p측 클래드층과 n측 클래드층의 사이에 위치하는 레이저발진소자이며, 상기 p측 클래드층과 상기 n측 클래드층중의 적어도 한 쪽이 상기 n측 초격자층 또는 p측 초격자층이다. 이에 따라 문턱전류가 낮은 레이저 발진소자를 구성할 수 있다.
상기 제2레이저다이오드는 상기 p측 클래드층과 활성층의 사이, 또는 상기 p측 클래드층과 활성층의 사이중 적어도 한 쪽에 In을 포함하는 질화물반도체 또는 GaN로 이루어지고 불순물농도가 1X1019/cm3이하인 광가이드층이 형성되는 것이 바람직하다. 이 광가이드층은 상기 활성층에서 발생하는 광의 흡수율이 낮으므로 활성층의 발광을 소쇠시키는 일이 적고, 저이득으로 발진 가능한 레이저소자를 실현할 수 있다. 본 발명에서는 광의 흡수율을 낮추기 위해 상기 광가이드층의 불순물농도는 1X1018/cm3이하인 것이 보다 바람직하고, 1X1017/cm3이하인 것이 더욱 바람직하며, 언도우프인 것이 가장 바람직하다. 상기 광가이드층을 초격자구조로 해도 된다.
또한, 상기 광가이드층과 활성층 사이에 상기 활성층의 우물층 및 상기 광가이드층보다 큰 밴드갭 에너지를 가지며 막두께가 0.1㎛이하인 질화물반도체로 이루어진 캡층이 형성되는 것이 바람직한데, 이 캡층의 불순물농도는 1X1018/cm3이상으로 설정하는 것이 바람직하다. 이와 같이 밴드갭 에너지가 큰 상기 캡층을 형성함으로써 누설전류를 적게 할 수 있다. 이 광가이드층 및 캡층은 p도전측 질화물반도체층측에 형성되는 것이 보다 효과적이다.
본 발명에 있어서, 제3 내지 제5질화물반도체소자는 질화물반도체와는 다른 재료로 이루어진 이종기판상에 질화물반도체층을 성장시키고, 성장된 질화물반도체층상에 이 질화물반도체층의 표면을 부분적으로 노출시키도록 보호막을 형성한 후, 노출된 질화물반도체층으로부터 상기 보호막을 덮도록 성장시킨 질화물반도체층으로 이루어진 질화물반도체기판상에 형성하는 것이 바람직하다. 이에 따라 제3 내지 제5질화물반도체소자의 각 층을 결정성 좋게 형성할 수 있으므로 우수한 특성을 가진 질화물반도체소자를 형성할 수 있다.
본 발명에서는 상기 이종기판 및 보호막은 질화물반도체소자가 형성된 (또는 형성 될) 질화물반도체층을 기판으로서 남기고, 소자 성장전 또는 소자 성장후에 제거해도 된다.
캡층은 p도전측 질화물반도체층측에 형성되는 것이 보다 효과적이다. 또한, 본 발명에 의한 레이저다이오드에 있어서, p측 클래드층이 초격자층인 경우에는 상기 p측 클래드층 및 p측 클래드층보다 윗층에 그 긴변의 방향이 공진방향에 일치하고 소정의 폭을 갖는 릿지부가 형성되는 것이 바람직하다.
본 발명에 의한 제6질화물반도체 발광소자는 n측 클래드층과 p측 클래드층의 사이에 In을 포함하는 제1질화물반도체층을 갖는 활성층을 구비한 질화물반도체 발광소자에 있어서, 상기 n측 클래드층은 Al을 포함하는 제2질화물반도체층을 갖는 두께 0.5㎛이상의 초격자층으로 이루어지며, 상기 n측 클래드층의 Al의 평균조성이 n측 클래드층의 ㎛로 표시한 두께와 n측 클래드층에 포함되는 백분율로 표시된 Al의 평균조성과의 적이 4.4이상이 되도록 설정된 것을 특징으로 한다.
이에 따라 질화물반도체 발광소자에 있어서, 상기 n측 클래드층의 광 제한 효과를 향상시킬 수 있으므로 예컨대, 레이저발진소자에서는 발진 문턱값을 낮출 수 있고 수명과 신뢰성을 증가시킬 수 있다.
또한, 기판을 이용하여 레이저소자를 형성하는 경우, 통상 기판에 가까운 쪽에 상기 n측 클래드층을 형성하는데, 이 n측 클래드층에 의한 광 제한이 불순물하면 n측 클래드층으로부터 유출된 광이 기판등에서 반사되어 원시야패턴이나 근시야패턴등의 형상을 혼란시키고, 예컨대 레이저광의 초점이 복수개가 되어 관측되는 등의 문제를 발생시킨다. 그러나 본 발명에 의한 제6질화물반도체 발광소자에서는 상술한 바와 같이 원시야패턴이나 근시야패턴등의 형상을 혼란시키는 일 없이, 예컨대 단일 초점의 레이저광을 발생시킬 수 있다.
또한, 본 발명의 제6질화물반도체 발광소자에 있어서는 상기 n측 클래드층의 두께가 0.8㎛이상이고, 상기 n측 클래드층에 포함되는 Al의 평균조성이 5.5%이상이고, 상기 n측 클래드층의 두께가 1.0㎛이상이고, 상기 n측 클래드층에 포함되는 Al의 평균조성이 5%이상인 것이 바람직하다.
또는 상기 n측 클래드층의 두께가 1.2㎛이상이고, 상기 n측 클래드층에 포함되는 Al의 평균조성이 4.5%이상인 것이 바람직하다.
또한, 본 발명의 제6질화물반도체 발광소자에 있어서, p측 클래드층은 Al을 포함하는 제3질화물반도체를 갖는 초격자층으로 이루어지며, 상기 n측 클래드층이 상기 p측 클래드층보다 두꺼운 것이 바람직하다.
또한, 상기 p측 클래드층이 1.0㎛보다 얇은 것이 바람직하다.
또한, 본 발명의 제6질화물반도체 발광소자에 있어서는 상기 n측 클래드층과 p측 클래드층의 상기 활성층을 포함하는 층의 두께가 200Å이상, 1㎛이하의 범위로 설정된 것이 바람직하다.
실시예
이하, 도면을 참조하여 본 발명에 의한 실시형태의 질화물반도체소자에 대하여 설명한다.
실시형태1.
도 1은 본 발명에 의한 실시형태1의 질화물반도체소자의 구조를 도시한 모식적인 단면도이다. 이 질화물반도체소자는 기본적인 구조로서 사파이어로 이루어진 기판(1)상에 GaN로 이루어진 버퍼층(2), Si이 도핑된 n형 GaN로 이루어진 n측 접촉층(3), 단일양자우물구조의 InGaN로 이루어진 활성층(4), 서로 조성이 다른 제1층과 제2층이 적층된 초격자층으로 이루어진 p측 클래드층(5), Mg가 도핑된 GaN로 이루어진 p측 접촉층(6)이 차례로 적층된 LED소자이다. 실시형태1의 질화물반도체소자에 있어서, p측 접촉층(6) 표면의 거의 전면에는 투광성의 전면전극(7)이 형성되고, 전면전극(7)의 표면에는 본딩용의 p전극(8)이 형성되어 있으며, 질화물반도체층의 일부를 에칭 제거하여 노출된 n측 접촉층(2)의 표면에는 n전극(9)이 형성되어 있다.
여기에서, 실시형태1의 질화물반도체소자는, 예컨대 p형 불순물로서 Mg를 도핑한 InXGa1 - XN (0
Figure 112006060888572-pat00012
X
Figure 112006060888572-pat00013
1)로 이루어진 막두께 30Å의 제1층과, p형 불순물로서 Mg를 제1층과 동량으로 도핑한 p형 AlYGa1 - YN (0
Figure 112006060888572-pat00014
Y
Figure 112006060888572-pat00015
1)로 이루어진 막두께 30Å의 제2층이 적층된 초격자층으로 구성된 낮은 저항값을 갖는 p측 클래드층(5)을 구비하고 있으므로 Vf를 낮출 수 있다. 이와 같이 초격자층을 p층쪽에 형성하는 경우에는 Mg, Zn, Cd, Be등의 p형 불순물을 제1층 및/또는 제2층에 도핑하여 p형 도전형을 갖는 초격자층으로 한다. 적층순서로는 제1+제2+제1+.... 또는 제2+제1+제2.....의 순서로 해도 되며, 적어도 합계 2층 이상으로 적층한다.
한편, 각각 질화물반도체로 이루어지며 초격자층을 구성하는 제1층 및 제2층은 상기 InXGa1 - XN (0
Figure 112006060888572-pat00016
X
Figure 112006060888572-pat00017
1)로 이루어진 층 및 AlYGa1 - YN (0
Figure 112006060888572-pat00018
Y
Figure 112006060888572-pat00019
1)로 이루어진 층에 한정되지 않으며, 서로 조성이 다른 질화물반도체로 구성해도 된다. 제1층과 제2층의 밴드갭 에너지는 달라도 되고 같아도 된다. 예컨대, 제1층을 InXGa1 - XN (0
Figure 112006060888572-pat00020
X
Figure 112006060888572-pat00021
1)로 구성하고 제2층을 AlYGa1 - YN (0<Y
Figure 112006060888572-pat00022
1)로 구성하면 제2층의 밴드갭 에너지가 반드시 제1층보다 크게 되나, 제1층을 InXGa1 - XN (0
Figure 112006060888572-pat00023
X
Figure 112006060888572-pat00024
1)로 구성하고 제2층을 InZAl1 - ZN (0<Z
Figure 112006060888572-pat00025
1)로 구성하면 제1층과 제2층은 조성이 다르지만 밴드갭 에너지가 동일한 경우도 있을 수 있다. 또한, 제1층을 AlYGa1 - YN (0
Figure 112006060888572-pat00026
Y
Figure 112006060888572-pat00027
1)로 구성하고 제2층을 InZAl1 - ZN (0<Z
Figure 112006060888572-pat00028
1)로 구성하면 제1층과 제2층은 조성은 다르지만 밴드갭 에너지는 동일한 경우가 있을 수 있다.
즉, 본 발명은 후술할 작용을 가지는 초격자층이라면 제1층과 제2층의 밴드갭 에너지가 동일해도 되고 달라도 된다. 이상과 같이 여기에서 말하는 초격자층이라는 것은 조성이 다른 매우 얇은 층이 적층된 것으로, 각 층의 두께가 충분히 얇기 때문에 격자부정합에 따른 결함이 발생하는 일 없이 적층된 층을 말하며, 양자우물구조를 포함하는 넓은 개념이다. 또한, 이 초격자층은 내부에 결함을 가지고 있는 것은 아니지만, 통상, 격자부정합에 따른 왜곡을 가지므로 왜곡 초격자라고도 한다. 본 발명에 있어서, 제1층, 제2층의 N(질소)의 일부를 As, P등의 V족 원소로 치환해도 N이 존재하고 있는 한 질화물반도체에 포함된다.
본 발명에 있어서, 초격자층을 구성하는 제1층과 제2층의 막두께는 100Å보다 두꺼우면 제1층 및 제2층이 탄성왜곡한계 이상의 막두께가 되어 막중에 미세한 크랙 또는 결정결함이 생기기 쉬우므로 100Å의 막두께로 설정하는 것이 바람직하다. 또한, 제1층, 제2층의 막두께의 하한은 특별히 한정되지 않으며 1원자층이상이면 된다. 본 실시형태1에 있어서, 결정성을 더욱 좋게 하기 위해 제1층, 제2층의 막두께는 70Å이하로 설정하는 것이 바람직하고, 더욱 바람직하게는 보다 얇게 설정하여 40Å - 10Å으로 설정하는 것이 가장 바람직하다. 본 발명에서는 10Å이하 (예컨대, 1원자층 또는 제2원자층)로 설정해도 되나, 10Å이하로 설정하면, 예컨대 500Å이상의 막두께를 갖는 클래드층을 초격자층으로 형성하는 경우, 적층수가 많아져 제조공정상 형성하는데 시간과 수고가 들기 때문에 제1층, 제2층의 막두께는 10Å보다 두껍게 하는 것이 바람직하다.
도 1에 나타낸 본 실시형태1의 질화물반도체소자의 경우, 초격자층으로 이루 어진 p측 클래드층(5)은 활성층(4)과 전류주입층인 p측 접촉층(6)의 사이에 형성되어 캐리어제한층으로서 작용한다. 이와 같이 초격자층을 캐리어제한층으로 하는 경우에는 초격자층의 평균 밴드갭 에너지를 활성층보다 크게 할 필요가 있다. 따라서 질화물반도체에서는 비교적 큰 밴드갭 에너지를 갖는 AlN, AlGa 및 InAlN등의 Al을 포함하는 질화물반도체가 캐리어제한층으로서 이용된다. 이들 층중에서 AlGaN은 단일층으로서 두껍게 성장시키면 결정성장중에 크랙이 생기기 쉽다.
따라서 본 실시형태1에서는 제1층 및 제2층중의 적어도 한쪽을 적어도 Al을 포함하는 질화물반도체, 바람직하게는 AlYGa1 - YN (0<Y
Figure 112006060888572-pat00029
1)로 하고, 제1층과 제2층을 탄성왜곡 한계이하의 막두께로 번갈아가면서 성장시킴으로써 크랙이 적고 매우 결정성이 좋은 초격자층을 형성하여 밴드갭 에너지가 큰 클래드층으로서 이용한다.
이 경우, 제1층으로서 Al을 포함하지 않은 질화물반도체층을 100Å이하의 막두께로 성장시키고, 그위에 Al을 포함하는 질화물반도체로 이루어진 제2층을 성장시키면 제1층이 제2층을 성장시킬때의 버퍼층으로서도 작용하여 제2층에 크랙이 생기기 어렵게 되므로 크랙이 없는 결정성이 좋은 초격자층을 형성할 수 있다. 따라서 본 실시형태1에서는 초격자층을 InXGa1 - XN (0
Figure 112006060888572-pat00030
X
Figure 112006060888572-pat00031
1)로 이루어진 제1층(제2층)과 AlYGa1-YN (0
Figure 112006060888572-pat00032
Y
Figure 112006060888572-pat00033
1, X
Figure 112006060888572-pat00034
Y=0)로 이루어진 제2층(제1층)으로 구성하는 것이 바람직하다.
또한, 본 실시형태1의 질화물반도체소자에 있어서, 초격자층인 p측 클래드층(5)을 구성하는 제1층 및 제2층중의 적어도 한쪽 층에는 캐리어농도를 조정하기 위해 해당 층의 도전형을 p형으로 설정하는 p형 불순물이 도핑되는 것이 바람직하다. 제1층과 제2층에 p형 불순물을 도핑하는 경우, 제1층과 제2층에서 서로 다른 농도로 도핑해도 된다. 제1층, 제2층에 다른 농도로 도핑하면 한쪽 층의 캐리어농도가 실질적으로 높아져 초격자층 전체의 저항값을 저하시킬 수 있기 때문이다. 이와 같이 본 발명에서는 제1층과 제2층의 양쪽에 불순물을 다른 농도로 각각 도핑해도 되고, 제1층, 제2층의 어느 한쪽에 불순물을 도핑해도 된다.
제1층 및 제2층에 도핑되는 불순물농도는 특별히 한정되는 것은 아니나, p형 불순물은 통상 1X1016/cm3 - 1X1022/cm3, 더욱 바람직하게는 1X1017/cm3 - 1X1021/cm3, 가장 바람직하게는 1X1018/cm3 - 2X1020/cm3의 범위로 조정한다. 1X1016/cm3보다 적으면 Vf, 문턱전압을 저하시키는 효과를 얻기 어렵고, 1X1022/cm3보다 많으면 초격자층의 결정성이 나빠지는 경향이 있기 때문이다. n형 불순물도 같은 범위로 조정하는 것이 바람직하며, 그 이유는 동일하다.
이상과 같이 구성된 초격자층은 제1층 및 제2층을 탄성왜곡 한계이하의 막두께로 하여 적층하여 형성하므로 결정의 격자결함을 저하시킬 수 있고, 미소한 크랙을 감소시킬 수 있으며, 결정성을 비약적으로 좋게 할 수 있다. 그 결과, 결정성을 그다지 손상시키지 않고 불순물의 도핑량을 많게 할 수 있어 n형 질화물반도체층, p형 질화물반도체층의 캐리어농도를 증가시키는 것이 가능하며, 이 캐리어가 결정결함에 의해 산란되는 일없이 이동할 수 있으므로 초격자구조를 갖지 않는 p형 또 는 n형의 질화물반도체에 비하여 저항율을 1자릿수 이상 낮출 수 있다.
따라서 본 실시형태1의 질화물반도체소자(LED소자)에서는 종래 저저항의 질화물반도체층을 얻기 곤란하였던 p도전측의 반도체영역(251)(실시형태1에서는 p측 클래드층(5)과 p측 접촉층(6)으로 이루어진 영역)의 p측 클래드층(5)을 초격자층을 이용하여 형성하여 이 p측 클래드층(5)의 저항값을 낮춤으로써 Vf를 저하시킬 수 있다. 즉, 질화물반도체는 p형 결정을 매우 얻기 힘든 반도체이며, 얻어졌다 하더라도 n형 질화물반도체에 비하여 통상 저항율이 2자릿수 이상 높다. 이 때문에 p형의 초격자층을 p도전형으로 형성함으로써 초격자층으로 구성된 p형층을 매우 저저항화하는 것이 가능하게 되어 Vf의 저하가 현저하게 나타난다. 종래, p형 결정을 얻기 위한 기술로서 p형 불순물을 도핑한 질화물반도체층을 어닐링하여 수소를 제거함으로써 p형의 질화물반도체를 제작하는 기술이 알려져 있다 (특허 제2540791호). 그러나 p형의 질화물반도체가 얻어졌다고 해도 그 저항율은 수Ω·cm이상이나 된다. 따라서 이 p형층을 p형의 초격자층으로 함으로써 결정성이 좋아지며, 본 발명자의 검토에 의하면 p형층의 저항율을 종래에 비해 1자릿수 이상 낮출 수 있어 Vf를 저하시키는 효과가 현저하게 나타난다.
또한, 본 실시형태1에서는 상기와 같이 바람직하게는 제1층(제2층)을 InXGa1 -XN (0
Figure 112006060888572-pat00035
X
Figure 112006060888572-pat00036
1)로 하고, 제2층(제1층)을 AlYGa1 - YN (0
Figure 112006060888572-pat00037
Y
Figure 112006060888572-pat00038
1, X
Figure 112006060888572-pat00039
Y=0)로 구성함으로써 결정성이 좋고 크랙이 없는 초격자층을 형성할 수 있으므로 소자 수명을 향상시킬 수 있다.
다음에 본 발명자가 이전에 출원한 특허공보를 포함하는 공지 문헌에 개시된 종래예와 본 발명을 비교하여 설명한다.
우선, 본 발명과 유사한 기술로서 본 발명자는 이전에 특개평8-228048호를 제안하였다. 이 기술은 활성층을 사이에 둔 n형 클래드층의 외측 및/또는 p형 클래드층의 외측(즉, 활성층으로부터 떨어진 쪽)에 레이저광의 광반사막으로서 AlGaN, GaN, InGaN등으로 이루어진 다층막을 형성하는 기술이다. 이 기술은 광반사막으로서 다층막을 형성하므로 그 각 층의 막두께가
Figure 112006060888572-pat00040
/4n (n:질화물반도체의 굴절율,
Figure 112006060888572-pat00041
:파장)으로 설계되므로 매우 두껍다. 따라서 다층막의 각 막의 두께가 탄성왜곡 한계 이하의 막두께가 아니다. 또한, USP 5,146,465호에는 활성층을 AlXGa1 -XN/AlYGa1-YN로 이루어진 미러를 삽입한 구조의 레이저소자가 기재되어 있다. 이 기술도 상기 기술과 마찬가지로 AlGaN/AlGaN을 미러로서 작용시키기 때문에 각 층의 막두께를 두껍게 하지 않으면 안된다. 또한, AlGaN와 같은 단단한 반도체를 크랙없이 여러 층으로 적층하는 것은 매우 어렵다.
한편, 본 실시형태1에서는 초격자층을 구성하도록 제1층과 제2층의 각 막두께를 설정(바람직하게는 양쪽 모두 100Å이하와 임계 막두께 이하로 설정한다.)하고 있어 상기 기술과는 다르다. 즉, 본 발명에서는 초격자층을 구성하는 질화물반도체의 왜곡 초격자에 의한 효과를 이용하여 결정성을 향상시켜 Vf를 저하시킨다.
또한, 특개평5-110138호, 특개평5-110139호 공보에는 박막의 AlN와 GaN를 적층하여 AlYGa1 - YN의 결정을 얻는 방법이 기재되어 있다. 이 기술은 소정의 혼정비(混 晶比)의 AlYGa1 - YN의 혼정을 얻기 위해 수십Å의 막두께의 AlN, GaN을 적층하는 기술로서 본 발명의 기술과는 다르다. 또한, InGaN로 이루어진 활성층을 가지고 있으므로 초격자층에 크랙이 발생하기 쉽다. 또한, 특개평6-21511호, 6-268257호 공보에서는 GaN와 InGaN 또는 InGaN과 GaN를 적층한 다중양자우물구조의 활성층을 갖춘 이중헤테로구조의 발광소자가 기재되어 있다. 본 발명에서는 활성층 이외의 층을 다중구조로 하는 기술로서 이 기술과는 다르다.
또한, 활성층 이외의 층을 초격자층으로 하는 구조는 특개평2-288371호 공보(미국특허 제5,005,057호)에 개시되어 있으나, 이 공보에 개시되어 있는 초격자층은 BP층과 GaAlN층의 초격자층이라는 점에서 서로 조성이 다른 질화물반도체층의 초격자층인 본 발명과는 구성이 다르고 작용 효과가 다르다.
또한, 본 발명의 소자에서는 InGaN와 같은 적어도 In을 포함하는 질화물반도체를 활성층으로 구비하는 경우에 초격자의 효과가 현저히 나타난다. InGaN활성층은 밴드갭 에너지가 작아서 질화물반도체소자의 활성층으로서는 가장 적합하다. 이 때문에 InXGa1 - XN와 AlYGa1 - YN로 이루어진 초격자층을 활성층을 사이에 둔 층으로서 형성하면 활성층과의 밴드갭 에너지차, 굴절율차를 크게 할 수 있어 초격자층이 레이저소자를 실현할때 매우 우수한 광 제한층으로서 동작시킬 수 있다(실시형태2의 질화물반도체소자에 적용). 또한, InGaN는 결정이 성질이 다른 AlGaN와 같은 Al을 포함하는 질화물반도체에 비하여 약하기 때문에 InGaN를 활성층으로 하면 적층한 각 질화물반도체층에 크랙이 생기기 어렵다. 반대로 AlGaN와 같은 질화물반도체를 활성층으로 하면 그 결정의 성질이 단단하기 때문에 결정 전체에 크랙이 생기기 쉬운 경향이 있다.
또한, 본 실시형태1에서는 p측 접촉층(6)의 막두께를 500Å이하, 더욱 바람직하게는 300Å이하, 가장 바람직하게는 200Å이하로 조정한다. 왜냐하면, 상술한 바와 같이 저항율이 수Ω·cm이상이나 되는 p형 질화물반도체층의 막두께를 500Å이하로 조정함으로써 더욱 저항율을 낮출 수 있기 때문에 문턱전류, 문턱전압을 낮게 하는 것이 가능하게 된다. 또한, p형 층에서 제거되는 수소의 양을 많게 할 수 있어 더욱 저항율을 낮출 수 있다.
이상 설명한 바와 같이 본 실시형태1의 질화물반도체소자(LED소자)에서는 p측 클래드층(5)을 제1층과 제2층이 적층된 초격자층으로 구성하므로 p측 클래드층(5)을 매우 저저항화할 수 있어 LED소자의 순방향전압 Vf을 낮출 수 있다.
이상의 실시형태1에서는 p측 클래드층(5)에 초격자층을 사용하였으나, 본 발명은 이에 한정되지 않으며, p측 접촉층(6)에 p형의 초격자층을 사용해도 된다. 즉, 전류(정공)가 주입되는 p측 접촉층(6)도, 예컨대 InXGa1 - XN로 이루어진 제1층과, AlYGa1-YN로 이루어진 제2층이 적층된 p형의 초격자층으로 할 수도 있다. p측 접촉층(6)을 초격자층으로 하고 제1층의 밴드갭 에너지가 제2층보다 작은 경우, 밴드갭 에너지가 작은 InXGa1 - XN 또는 GaN로 이루어진 제1층을 가장 표면으로 하여 p전극과 접촉하는 층으로 하는 것이 바람직하며, 이에 따라 p전극과의 접촉저항이 작아져 바람직한 오믹접촉을 얻을 수 있다. 이것은 밴드갭 에너지가 작은 제1층이 제2층보 다 캐리어농도가 높은 질화물반도체를 얻기 쉬운 경향이 있기 때문이다. 또한, 본 발명에서는 p도전측의 반도체영역(251)에 상기 p측 클래드층 및 p측 접촉층 이외의 p형 질화물반도체층을 형성하는 경우에는 이 p형 질화물반도체층을 초격자층으로 구성해도 된다.
이상의 실시형태1에서는 p측 클래드층(5)에 초격자층을 사용하였으나, 본 발명은 p도전측 반도체영역(251)에 한정되지 않으며, n도전측의 반도체영역(201)의 n측 접촉층(3)에 n형 초격자층을 사용해도 된다. 이와 같이 n측 접촉층(3)을 초격자층으로 할 경우에는 예컨대 Si, Ge등의 n형 불순물을 제1층 및/또는 제2층에 도핑하여 n형 도전형을 갖는 초격자층을 기판(1)과 활성층(4)의 사이에 n측 접촉층(3)으로서 형성할 수 있다. 이 경우, 특히 n측 접촉층(3)을 불순물농도가 다른 초격자층으로 하면 횡방향의 저항값이 저하되며, 예컨대 레이저다이오드에서 문턱전압, 문턱전류가 저하하는 경향이 있는 것이 확인되었다.
이것은 밴드갭 에너지가 큰 층에 n형 불순물을 많이 도핑한 초격자층을 n층쪽의 접촉층으로서 형성한 경우에 대해 이와 같은 HEMT(High-Electron-Mobility-Transistor)와 유사한 작용에 의한 효과로 추측된다. n형 불순물이 도핑된 밴드갭 에너지가 큰 제1층(제2층)과, 밴드갭 에너지가 작은 언도우프[(undope);이하, 불순물이 도핑되지 않은 상태를 언도우프라고 한다}의 제2층(제1층)을 적층한 초격자층에서는 n형 불순물을 첨가한 층과 언도우프층의 헤테로 접합계면에서 밴드갭 에너지가 큰 층이 공핍화되고, 밴드갭 에너지가 작은 층의 두께(100Å) 전후의 계면에 전자(2차원 전자가스)가 축적된다. 이 2차원 전자가스가 밴드갭 에너지가 작은 층 에 생기므로 전자가 주행할때 불순물에 의한 산란을 받지 않기 때문에 초격자층의 전자의 이동도가 높아져 저항율이 저하되는 것으로 추측된다.
또한, 본 발명에 있어서, n도전측의 반도체영역(201)에 n측 클래드층을 형성하는 경우에는 이 n측 클래드층을 초격자층으로 해도 된다. n도전측의 반도체영역(201)에 n측 접촉층 및 n측 클래드층 이외의 n형 질화물반도체층을 형성하는 경우는 이 n형 질화물반도체층을 초격자층으로 해도 된다. 그러나 n도전측의 반도체영역(201)에 초격자층으로 이루어진 질화물반도체층을 형성하는 경우, 캐리어제한층으로서의 n측 클래드층 또는 전류(전자)가 주입되는 n측 접촉층(3)을 초격자구조로 하는 것이 바람직함은 물론이다.
이와 같이 초격자층을 활성층(4)과 기판(1) 사이의 n도전측의 반도체영역(201)에 형성하는 경우, 초격자층을 구성하는 제1층과 제2층에는 불순물을 도핑하지 않아도 된다. 왜냐하면, 질화물반도체는 언도우프여도 n형이 되는 성질이 있기 때문이다. 단, n형측에 형성하는 경우에 있어서도 상술한 바와 같이 제1층과 제2층에 Si, Ge등의 n형 불순물을 도핑하여 불순물농도에 차이를 주는 것이 바람직하다.
이상과 같이 초격자층을 n도전측의 반도체영역(201)에 형성한 경우의 효과로는 초격자층을 p도전측의 반도체영역(251)에 형성한 경우와 마찬가지로 결정성이 향상되는 것을 들 수 있다. 상세히 설명하면, 헤테로접합을 갖는 질화물반도체소자의 경우, 통상 n형, p형의 캐리어제한층은 활성층보다 밴드갭 에너지가 큰 AlGaN로 구성된다. AlGaN는 결정성장이 매우 어려워 예컨대 단일조성으로 0.5㎛이상의 막두 께로 성장시키고자 하면 결정중에 크랙이 생기기 쉬운 성질이 있다. 그러나 본 발명에서와 같이 제1층과 제2층을 탄성왜곡한계 이하의 막두께로 적층하여 초격자층으로 하면 결정성 좋게 제1층과 제2층을 적층할 수 있으므로 결정성이 좋은 클래드층을 성장시킬 수 있다. 이 때문에 n도전측의 반도체영역(201) 전체의 질화물반도체의 결정성을 좋게 할 수 있으며, n도전측의 반도체영역(201) 전체의 이동도를 크게 할 수 있으므로 이 초격자층을 클래드층으로 한 소자에서는 Vf를 저하시킬 수 있다. 또한, 초격자층에 Si, Ge의 불순물을 도핑하여 초격자층을 접촉층으로 한 경우에는 상기한 HEMT와 유사한 효과가 현저하게 나타날 것으로 생각되어 문턱전압, Vf를 더욱 낮출 수 있다.
또한, 본 발명에서는 초격자층에는 제1층 및 제2층에 도전형을 결정하기 위한 불순물이 도핑되어 있지 않아도 된다. 이 불순물이 도핑되지 않은 초격자층은 n도전측의 반도체영역(201)이면 활성층과 기판 사이에 있어서의 어느 한쪽 층으로서 형성해도 되고, p도전측의 반도체영역(251)이면 캐리어제한층(광제한층)과 활성층 사이에 있어서의 어느 한 층으로서 형성해도 된다.
이와 같이 본 발명에 있어서, 초격자층은 활성층을 사이에 둔 n도전측 반도체영역(201) 또는 p도전측의 반도체영역(251)에 형성되는 캐리어제한층으로서의 클래드층, 활성층의 광가이드층 또는 전극이 접촉하여 형성되는 전류주입층으로서 이용되므로 초격자층을 구성하는 질화물반도체의 평균 밴드갭에너지가 활성층보다 크게 되도록 조정하는 것이 바람직하다.
상술한 바와 같이 본 명세서에 있어서, 활성층과 p전극 사이에 있는 질화물 반도체층으로 이루어진 영역은 p도전측의 반도체영역이라고 하나, 이것은 이 반도체영역을 구성하는 모든 질화물반도체층이 p형의 도전성을 갖는 것을 의미하는 것은 아니다. 마찬가지로 활성층과 GaN기판(100) 사이에 있는 질화물반도체층으로 이루어진 영역을 n도전측의 반도체영역이라고 하나, 이 영역을 구성하는 모든 질화물반도체층이 n형 도전성을 갖는 것을 의미하는 것은 아니다.
실시형태2.
다음에 본 발명에 의한 실시형태2에 대하여 설명한다.
도 2는 본 발명에 의한 실시형태2의 질화물반도체소자의 구조를 나타낸 모식적인 단면도(레이저광의 공진방향에 수직한 단면)으로서, 이 질화물반도체소자는 예컨대 C면을 주면으로 하는 사파이어등의 기판(10)상에 n도전측의 반도체영역(202)(n측 접촉층(12), 크랙방지층(13), n측 클래드층(14) 및 n측 광가이드층(15)으로 이루어진다.)과 p도전측의 반도체영역(252)(캡층(17), p측 광가이드층(18), p측 클래드층(19) 및 p측 접촉층(20)으로 이루어진다.)의 사이에 위치한 질화물반도체로 이루어진 활성층(16)을 구비한 질화물반도체 레이저다이오드소자이다.
여기에서, 본 실시형태2의 질화물반도체소자는 n도전측의 반도체영역(202)에 있어서의 n측 클래드층(14)을 초격자층으로 형성하고, p도전측의 반도체영역(252)에 있어서의 p측 클래드층(19)을 초격자층으로 형성함으로써 레이저다이오드인 질화물반도체소자의 문턱전압을 낮게 설정하고 있다. 이하 도 2를 참조하여 본 발명에 의한 실시형태2의 질화물반도체소자에 대하여 상세히 설명한다.
이 실시형태2의 질화물반도체소자에 있어서는 우선, 기판(10)상에 버퍼층(11)과 제2버퍼층(112)을 매개하여 n측 접촉층(12)이 형성되고, n측 접촉층(12)상에 크랙방지층(13), n측 클래드층(14) 및 n측 광가이드층(15)이 적층되어 n도전측의 반도체영역(202)이 형성된다. 크랙방지층(13)의 양측에 노출된 n측 접촉층(12)의 표면에는 각각 n측 접촉층(12)과 오믹접촉하는 n측 전극(23)이 형성되고, 이 n측 전극(23)상에는, 예컨대 와이어본딩용의 n측 패드전극이 형성된다. 그리고 n측 광가이드층(15)상에 질화물반도체로 이루어진 활성층(16)이 형성되고 이 활성층(16)상에 캡층(17), p측 광가이드층(18), p측 클래드층(19) 및 p측 접촉층(20)이 적층되어 p도전측의 반도체영역(252)이 형성된다. p측 접촉층(20)상에 p측 접촉층(20)과 오믹접촉하는 p측 전극(21)이 형성되고, 이 p측 전극(21)상에는 예컨대 와이어본딩용의 p측 패드전극이 형성된다. p측 접촉층(20) 및 p측 클래드층(19)에 있어서, 공진방향으로 길게 연장된 봉우리모양의 릿지부가 형성되는데, 이 릿지부를 형성함으로써 활성층(16)에서 빛을 횡방향(공진방향에 직교하는 방향)으로 제한하며, 릿지부에 수직한 방향으로 벽개된 벽개면을 이용하여 릿지부의 긴변 방향으로 공진하는 공진기를 제작하여 레이저발진시킨다.
다음에 실시형태2의 질화물반도체소자의 각 구성요소에 대하여 설명한다.
(기판(10))
기판(10)에는 C면을 주면으로 하는 사파이어 이외에 R면, A면을 주면으로 하는 사파이어, 그밖에 스피넬(MgAl2O4)와 같은 절연성 기판 또는 SiC(6H, 4H, 3C를 포함), ZnS, ZnO, GaAs, GaN등의 반도체기판을 이용할 수 있다.
(버퍼층(11))
버퍼층(11)은 예컨대, AlN, GaN, AlGaN, InGaN등을 900℃이하의 온도에서 성장시켜 막두께 수Å 내지 수백Å으로 형성한다. 이 버퍼층(11)은 기판과 질화물반도체의 격자정수 부정합을 완화시키기 위해 형성하는데, 질화물반도체의 성장방법, 기판의 종류등에 따라서는 생략하는 것도 가능하다.
(제2버퍼층(112))
제2버퍼층(112)은 상기 버퍼층(11)상에 버퍼층(11)보다 고온에서 성장시킨 단결정의 질화물 반도체로 이루어진 층으로, 버퍼층(11)보다 두껍게 형성된다. 이 제2버퍼층(112)은 다음에 성장시키는 n측 접촉층(12)보다 n형 불순물농도가 낮은 층으로 하거나 또는 n형 불순물을 도핑하지 않은 질화물 반도체층으로 한다. 또한, 제2버퍼층(112)은 예컨대, InXAlYGa!-X- YN (0
Figure 112006060888572-pat00042
X, 0
Figure 112006060888572-pat00043
Y, X+Y
Figure 112006060888572-pat00044
1)로 구성할 수 있고 그 조성은 바람직하게는 언도우프로 Al(Y값)이 0.1이하인 AlYGa!- YN, 가장 바람직하게는 언도우프의 GaN로 한다. 즉, 이와 같은 조성으로 함으로써 제2버퍼층(112)의 결정성을 좋게 할 수 있고, 제2버퍼층(112)을 언도우프의 GaN로 형성함으로써 가장 결정성이 좋은 제2버퍼층(112)을 형성할 수 있다. 또한, n측 접촉층(12)은 초격자로 형성하면 더욱 바람직하다.
이와 같이 n측 접촉층(12)을 성장시키기 전에 불순물농도가 작고 결정성이 좋은 제2버퍼층(112)을 성장시킴으로써 캐리어농도가 크고 결정성이 좋은 n측 접촉 층(12)을 비교적 두껍게 성장시킬 수 있다. 즉, 높은 캐리어농도의 n측 접촉층은 n형 불순물농도가 큰 질화물반도체를 성장시켜 형성할 필요가 있으나, 불순물농도가 크고 두꺼운 질화물반도체층은 결정성 좋게 성장시키는 것이 곤란하다. 이 때문에 n측 버퍼층(112)을 형성하지 않고 n측 접촉층을 형성하면 결정성이 나쁜 n측 접촉층이 형성될 뿐아니라 결정성이 나쁜 n측 접촉층위에 활성층등의 다른 질화물 반도체를 성장시킴으로써 위에 형성되는 층은 결정결함을 그 하부의 층으로부터 이어받게 되어 위에 형성되는 층(활성층등)도 결정성 좋게 성장시킬 수 없다. 따라서 제2버퍼층(112)은 바로 위에 형성하는 n측 접촉층을 결정성 좋게 형성할 뿐아니라 질화물반도체소자를 구성하는 각 반도체층을 결정성 좋게 형성하는 중요한 역할을 한다.
상기 제2버퍼층(112)의 막두께는 0.1㎛이상, 더욱 바람직하게는 0.5㎛이상, 가장 바람직하게는 1㎛이상, 20㎛이하로 조정하는 것이 바람직하다. 제2버퍼층(112)이 0.1㎛보다 얇으면 n측 접촉층(112)의 결정성의 향상을 그다지 기대할 수 없다. 또한, 20㎛보다 두꺼우면 제2버퍼층(112) 자체에 결정결함이 많아지기 쉬운 경향이 있어 버퍼층으로서의 역할이 저하된다. 또한, 제2버퍼층(112)을 20㎛를 넘지 않는 범위에서 비교적 두껍게 성장시킨 경우, 그 이점으로서 방열성의 향상을 들 수 있다. 즉, 레이저소자를 제작한 경우, 제2버퍼층(112)에서 열이 퍼지기 쉬워 레이저소자의 수명이 향상된다. 또한, 레이저광의 누설광이 제2버퍼층(112)내에서 퍼져나가 타원형에 가까운 레이저광을 얻기 쉽게 된다. 또한, 제2버퍼층(112)은 기판에 GaN, SiC ZnO등의 도전성기판을 사용한 경우에는 생략해도 된다.
(n측 접촉층(12))
n측 접촉층(12)은 음전극을 형성하는 접촉층으로서 작용하는 층으로, 예컨대 Si가 도핑된 GaN으로 이루어진 0.2㎛이상, 4㎛이하의 두께로 조정하는 것이 바람직하다. 0.2보다 얇으면 후에 음전극을 형성할때 이 층을 노출시키도록 에칭비를 제어하는 것이 어렵고, 4㎛이상으로 하면 불순물의 영향으로 결정성이 나빠지는 경향이 있다. 이 n측 접촉층(12)의 질화물반도체에 도핑하는 n형 불순물의 범위는 1X1017/cm3 - 1X1021/cm3의 범위, 더욱 바람직하게는 1X1018/cm3 - 1X1019/cm3으로 조정한다. 1X1017/cm3보다 작으면 n전극의 재료와 바람직한 오믹접촉을 얻기 어렵게 되므로 레이저소자에서는 문턱전류 전압의 저하를 기대할 수 없고, 1X1021/cm3보다 크면 소자 자체의 누설전류가 많아지고 결정성도 나빠지기 때문에 소자의 수명이 단축되는 경향이 있다. 또한, n측 접촉층(12)에 있어서는 n전극(23)과의 오믹접촉저항을 작게 하기 위해 n측 접촉층(12)의 캐리어농도를 높이기 위해 불순물의 농도를 n측 클래드층(14)보다 크게 하는 것이 바람직하다. n측 접촉층(12)은 기판에 GaN, SiC, ZnO등의 도전성 기판을 사용하여 기판의 뒷면에 음전극을 형성하는 경우에는 접촉층이 아닌 버퍼층으로 작용한다.
또한, 제2버퍼층(112) 및 n측 접촉층(12)중의 적어도 한쪽 층을 초격자층으로 하는 것도 가능하다. 초격자층으로 하면 이 층의 결정성이 비약적으로 좋아지고 문턱전류를 저하시킬 수 있다. 바람직하게는 제2버퍼층(112)보다 막두께가 얇은 n측 접촉층(12)을 초격자층으로 한다. n측 접촉층(12)을 서로 밴드갭 에너지가 다른 제1층과 제2층이 적층되어 이루어지는 초격자구조로 한 경우에 있어서는 바람직하게는 밴드갭 에너지가 작은 층을 노출시켜 n전극(23)을 형성함으로써 n전극(23)과의 접촉저항을 낮출 수 있고 문턱값을 저하시킬 수 있다. n형 질화물반도체와 바람직한 오믹접촉을 얻을 수 있는 n전극(23)의 재료로서는 Al, Ti, W, Si, Zn, Sn In등의 금속 또는 합금을 들 수 있다.
또한, n측 접촉층(12)을 불순물농도가 다른 초격자층으로 함으로써 실시형태1에서 설명한 HEMT와 유사한 효과에 의해 횡방향의 저항값을 낮출 수 있고, LD소자의 문턱전압, 전류를 낮게 할 수 있다.
(크랙방지층(13))
크랙방지층(13)은 예컨대, Si를 5X1018/cm3 도핑한 In0 .1Ga0 .9N으로 구성되며, 예컨대 500Å의 막두께를 갖는다. 이 크랙방지층(13)은 In을 포함하는 n형의 질화물반도체, 바람직하게는 InGaN을 성장시켜 형성함으로써 그 위에 형성되는 Al을 포함하는 질화물 반도체층중에 크랙이 생기는 것을 방지할 수 있다. 이 크랙방지층(13)은 100Å이상, 0.5㎛이하의 막두께로 성장시키는 것이 바람직하다. 100Å보다 얇으면 상기와 같이 크랙방지층으로서 작용하기 어렵고, 0.5㎛보다 두꺼우면 결정 자체가 흑변하는 경향이 있다. 또한, 크랙방지층(13)은 본 실시형태1와 같이 n측 접촉층(12)을 초격자로 하는 경우, 또는 다음에 성장시키는 n측 클래드층(14)을 초격자층으로 하는 경우에는 생략해도 된다.
(n형 초격자로 이루어진 n측 클래드층(14))
n측 클래드층은 예컨대, Si을 5X1018/cm3 도핑한 n형 Al0 .2Ga0 .8N으로 이루어지고 20Å의 막두께를 갖는 제1층, 및 언도우프의 GaN로 이루어지고 20Å의 막두께를 갖는 제2층이 번갈아가며 적층된 초격자층으로 구성되며, 전체 막두께는 예컨대 0.5㎛이다. 이 n측 클래드층(14)은 캐리어제한층 및 광제한층층으로서 작용하며, 초격자층으로 한 경우에는 어느 한쪽 층을 Al을 포함하는 질화물 반도체, 바람직하게는 AlGaN을 성장시키는 것이 바람직하고, 100Å이상, 2㎛이하, 더욱 바람직하게는 500Å이상, 1㎛이하로 성장시킴으로써 양호한 캐리어제한층을 형성할 수 있다. 이 n측 클래드층(14)은 단일의 질화물반도체로 성장시키는 것도 가능하나, 초격자층으로 함으로서 크랙이 없는 결정성이 좋은 캐리어제한층을 형성할 수 있다.
(n측 광가이드층(15))
n측 광가이드층(15)은 예컨대 Si을 5X1018/cm3 도핑한 n형 GaN으로 이루어지고 0.1㎛의 막두께를 갖는다. 이 n측 광가이드층(6)은 활성층의 광가이드층으로서 작용하며, GaN, InGaN을 성장시켜 형성하는 것이 바람직하고, 통상 100Å - 5㎛, 더욱 바람직하게는 200Å - 1㎛의 막두께로 성장시킨다. 이 광가이드층(15)도 초격자층으로 할 수 있다. n측 광가이드층(15), n측 클래드층(14)을 초격자층으로 하는 경우, 초격자층을 구성하는 질화물반도체층의 평균적인 밴드갭 에너지는 활성층보다 크게 한다. 초격자층으로 하는 경우에는 제1층 및 제2층의 적어도 한쪽에 n형 불순물을 도핑해도 되고, 언도우프로 해도 된다. 또한, 광가이드층(15)은 언도우프의 단일 질화물반도체 또는 언도우프의 질화물반도체가 적층된 초격자여도 된다.
(활성층(16))
활성층(16)은 예컨대, Si을 8X1018/cm3 도핑한 In0 .2Ga0 .8N으로 이루어지고 25Å의 막두께를 갖는 우물층과, Si을 8X1018/cm3 도핑한 In0 .05Ga0 .95N으로 이루어지고 50Å의 막두께를 갖는 장벽층을 번갈아가며 적층하여 소정의 막두께를 갖는 다중양자우물구조(MQW)로 구성한다. 활성층(16)에 있어서, 우물층, 장벽층 양쪽에 불순물을 도핑해도 되고, 어느 한쪽에 도핑해도 된다. n형 불순물을 도핑하면 문턱값이 저하하는 경향이 있다. 이와 같이 활성층(16)을 다중양자우물구조로 하는 경우에는 반드시 밴드갭 에너지가 작은 우물층과 우물층보다 밴드갭 에너지가 작은 장벽층을 적층하기 때문에 초격자층과는 구별된다. 우물층의 두께는 100Å이하, 바람직하게는 70Å이하, 가장 바람직하게는 50Å이하로 한다. 장벽층의 두께는 150Å이하, 바람직하게는 100Å이하, 가장 바람직하게는 70Å이하로 한다.
양자우물구조의 활성층에 대해서는 본 출원인이 이전에 출원한 특개평9-148678호 공보(미국특허출원08/743,729는 특개평9-148678호를 기초로 하여 출원한 것이다.)에 개시되어 있고, 본 발명에서는 상기 공보에 개시된 활성층, 단일양자우물구조의 활성층등 여러가지의 활성층을 사용할 수 있다.
(p측 캡층(17))
p측 캡층(17)은 활성층(16)보다 밴드갭 에너지가 큰, 예컨대 Mg를 1X1020/cm3 도핑한 p형 Al0 .3Ga0 .7N으로 이루어지고, 예컨대 200Å의 막두께를 갖는다. 본 실시형 태2에서는 이와 같이 캡층(17)을 사용하는 것이 바람직하나, 이 캡층은 얇은 막두께로 형성되므로 본 발명에서는 n형 불순물을 도핑하여 캐리어가 보상된 i형으로 해도 된다. p측 캡층(17)의 막두께는 0.1㎛이하, 더욱 바람직하게는 500Å이하, 가장 바람직하게는 300Å이하로 조정한다. 0.1㎛보다 얇은 막두께로 성장시키면 p측 캡층(17)중에 크랙이 생기기 쉽게 되고 결정성이 좋은 질화물반도체층을 성장시키기 어렵기 때문이다. 또한, p측 캡층(17)의 막두께가 0.1㎛이상이면 캐리어가 에너지장벽이 되는 p측 캡층(17)을 터널효과에 의해 통과될 수 없게 되고, 터널효과에 의한 캐리어의 통과를 고려하면 상술한 바와 같이 500Å이하, 300Å이하로 설정하는 것이 바람직하다.
또한, p측 캡층(17)에는 LD소자를 발진하기 쉽게 하기 위해 Al의 조성비가 큰 AlGaN을 이용하여 형성하는 것이 바람직하고, AlGaN을 얇게 형성할수록 LD소자는 발진하기 쉽게 된다. 예컨대, Y값이 0.2이상인 AlYGa1 - YN이면 500Å이하로 조정하는 것이 바람직하다. p측 캡층(17)의 막두께의 하한은 특별히 한정되지 않으나, 10Å이상의 막두께로 형성하는 것이 바람직하다.
(p측 광가이드층(18))
p측 광가이드층(18)은 밴드갭 에너지가 p측 캡층(17)보다 작은, 예컨대 Mg를 1X1020/cm3도핑한 p형 GaN으로 이루어지고 0.1㎛의 막두께를 갖는다. 이 p측 광가이드층(18)은 활성층(16)의 광가이드층으로서 작용하며, n측 광가이드층(15)과 마찬가지로 GaN, InGaN으로 성장시켜 형성하는 것이 바람직하다. 또한, 이 층은 p측 클 래드층(19)을 성장시킬때의 버퍼층으로도 작용하며 100Å - 5㎛, 더욱 바람직하게는 200Å - 1㎛의 막두께로 성장시킴으로써 바람직한 광가이드층으로 작용한다. 이 p측 광가이드층은 통상 Mg등의 p형 불순물을 도핑하여 p형의 도전형으로 하지만, 특별히 불순물을 도핑하지 않아도 된다. 또한, p측 광가이드층을 초격자층으로 하는 것도 가능하다. 초격자층으로 하는 경우에는 제1층 및 제2층의 적어도 한쪽에 p형 불순물을 도핑해도 되고, 언도우프로 해도 된다.
(p측 클래드층(19)=초격자층)
p측 클래드층(19)은 예컨대 Mg를 1X1020/cm3 도핑한 p형 Al0 .2Ga0 .8N로 이루어지고 예컨대, 20Å의 막두께를 갖는 제1층과, 예컨대 Mg를 1X1020/cm3 도핑한 p형 GaN로 이루어지고 20Å의 막두께를 갖는 제2층이 번갈아가며 적층된 초격자층으로 구성된다. 이 p측 클래드층(19)은 n측 클래드층(14)과 마찬가지로 캐리어제한층으로서 작용하며, 특히 p형층의 저항율을 저하시키기 위한 층으로 작용한다. 이 p측 클래드층(19)의 막두께도 특별히 한정되지 않으나, 100Å이상, 2㎛이하, 더욱 바람직하게는 500Å이상, 1㎛로 형성하는 것이 바람직하다.
(p측 접촉층(20))
p측 접촉층(20)은 p측 클래드층(19)위에, 예컨대 Mg를 2X1020/cm3 도핑한 p형 GaN로 이루어지고, 예컨대 150Å의 막두께를 갖는다. 이 p측 접촉층(20)은 p형의 InXAlYGa1-X-YN (0
Figure 112006060888572-pat00045
X, 0
Figure 112006060888572-pat00046
Y, X+Y
Figure 112006060888572-pat00047
1)로 구성할 수 있으며, 바람직하게는 상술한 바 와 같이 Mg를 도핑한 GaN으로 하면 p전극(21)과 가장 바람직한 오믹접촉을 얻을 수 있다. p측 접촉층의 막두께를 500Å이하, 더욱 바람직하게는 300Å이하, 가장 바람직하게는 200Å이하로 조정한다. 왜냐하면 상술한 바와 같이 저항율이 수Ω·cm이상이나 되는 p형 질화물반도체층의 막두께를 500Å이하로 조정함으로써 더욱 저항율을 낮출 수 있으므로 문턱전류, 전압이 저하된다. 또한, p형층에서 제거되는 수소의 양을 많게 할 수 있어 더욱 저항율을 저하시키는 것이 가능하다.
본 발명에서는 p측 접촉층(20)도 초격자층으로 할 수 있다. 초격자층으로 하는 경우에는 특히 밴드갭 에너지가 다른 제1층과 제2층을 적층하되, 제1+제2+제1+제2+....와 같이 적층하여 최후에 밴드갭 에너지가 작은 쪽이 층이 노출되도록 하면 p전극(21)과 바람직한 오믹접촉을 얻을 수 있다. p전극(21)의 재료로서는 예컨대 Ni, Pd, Ni/Au등을 들 수 있다.
또한, 본 실시형태2에서는 도 2에 나타낸 바와 같이 p전극(21)과 n전극(23) 사이에 노출된 질화막반도체층의 표면에 SiO2로 이루어진 절연막(25)이 형성되며, 이 절연막(25)에 형성된 개구부를 매개하여 p전극(21)과 전기적으로 접속된 p패드전극(22) 및 n전극(23)과 접속된 n패드전극(24)이 형성된다. p패드전극(22)은 실질적인 p전극(21)의 표면적을 넓혀 p전극측을 와이어본딩, 다이본딩 가능하게 하며, n패드전극(4)은 n전극(23)이 떨어지는 것을 방지한다.
이상의 실시형태2의 질화막반도체소자는 제1층 및 제2층을 탄성왜곡한계 이하의 막두께로 하여 적층된 초격자층으로 결정성이 좋은 p측 클래드층(19)을 구비 하고 있다. 이에 따라 본 실시형태2의 질화물반도체소자는 p측 클래드층(19)의 저항값을 초격자구조를 갖지 않은 p측 클래드층에 비해 1자릿수 이상 낮출 수 있으므로 문턱전압, 전류를 저하시킬 수 있다.
또한, 본 실시형태2의 질화물 반도체소자에서는 p형 AlYGa1 - YN을 포함하는 p측 클래드층(19)에 접하여 밴드갭 에너지가 작은 질화물 반도체를 p측 접촉층(20)으로 하며, 그 막두께를 500Å이하로 얇게 형성함으로써 실질적으로 p측 접촉층(20)의 캐리어농도가 높아져 p전극과 바람직한 오믹접촉이 얻어지며, 소자의 문턱전류 전압을 낮출 수 있다. 또한, n측 접촉층을 성장시키기 전에 제2버퍼층(112)을 구비하고 있으므로 제2버퍼층(112)위에 성장시키는 질화물반도체층의 결정성을 좋게 할 수 있고, 긴 수명의 소자를 실현할 수 있다. 바람직하게는 제2버퍼층(112)위에 성장시키는 n측 접촉층을 초격자로 하면 횡방향의 저항값이 낮아지고 문턱전압, 문턱전류가 낮은 소자를 실현할 수 있다.
또한, 본 실시형태2의 LD소자에서는 InGaN와 같은 적어도 인듐을 포함하는 질화물반도체를 활성층(16)에 구비한 경우에는 InXGa1 - XN와, AlYGa1 - YN가 번갈아가며 적층된 초격자층을 활성층(16)을 사이에 둔 층(n측 클래드층(14) 및 p측 클래드층(19))으로서 이용하는 것이 바람직하다. 이에 따라 활성층(16)과 초격자층의 밴드갭 에너지차, 굴절율을 크게 할 수 있기 때문에 초격자층을 레이저소자를 실현할때에 매우 우수한 광제한층으로서 작용시킬 수 있다. 또한, InGaN는 결정의 성질이 다른 AlGaN와 같은 Al을 포함하는 질화물반도체에 비해 약하므로 InGaN을 활성층으 로 하면 적층한 각 질화물반도체층 전체에 크랙이 생기기 어렵게 된다. 이에 따라 LD소자의 수명을 길게 할 수 있다.
본 실시형태2와 같이 양자우물구조를 갖는 활성층(16)을 구비한 이중헤테로 구조의 반도체소자의 경우, 그 활성층(16)에 접하여 활성층(16)보다 밴드갭 에너지가 크고 막두께가 0.1㎛이하인 질화물반도체로 이루어진 p측 캡층(17), 바람직하게는 Al을 포함하는 질화물반도체로 이루어진 p측 캡층(17)을 형성하고, p측 캡층(17)보다 활성층으로부터 떨어진 위치에 p측 캡층(17)보다 밴드갭 에너지가 작은 p측 광가이드층(18)을 설치하고, p측 광가이드층(18)보다 활성층으로부터 떨어진 위치에 p측 광가이드층(18)보다 밴드갭 에너지가 큰 질화물반도체, 바람직하게는 Al을 포함하는 질화물반도체를 포함하는 초격자구조를 갖는 p측 클래드층(19)을 형성하는 것이 매우 바람직하다. 또한, p측 캡층(17)의 밴드갭 에너지를 크게 하기 때문에 n층에서 주입된 전자가 p측 캡층(17)에서 저지되어 제한되므로 전자가 활성층을 오버플로우하지 않기 때문에 소자의 누설전류가 작아진다.
이상의 실시형태2의 질화물반도체소자에서는 레이저소자의 구조로서 바람직한 구조를 나타내고 있으나, 본 발명에서는 n형의 초격자층은 활성층(16) 아래의 n도전측의 반도체영역(202)에 적어도 1층 가지고 있으면 좋고, p형의 초격자층도 활성층(16)위의 p도전측의 반도체영역(252)에 적어도 1층 가지고 있으면 좋으며, 소자구성에서 특별히 한정되는 것은 없다. 단, 상기 초격자층은 p도전측의 반도체영역(252)에 형성하는 경우에는 캐리어제한층으로서의 p측 클래드층(19)에 형성하고, n도전측의 반도체영역(202)에 형성하는 경우에는 n전극(23)이 접한 전류주입층으로 서의 n접촉층(12), 또는 캐리어제한층으로서의 n클래드층(14)으로서 형성하는 것이 소자의 Vf, 문턱값을 저하시키는데 가장 바람직하다. 또한, 실시형태2의 소자와 동일한 구성을 LED소자에 적용할 수 있음은 물론이다(단, LED소자에서는 릿지부는 필요없다).
이상과 같이 구성된 실시형태2의 질화물 반도체소자에서는 각 층이 형성된 후, H를 포함하지 않는 분위기, 예컨대 질소분위기중에서 400℃이상, 예컨대 700℃에서 어닐링을 행하는 것이 바람직하며, 이에 따라 p형 질화물반도체층영역의 각 층을 더욱 저저항화할 수 있으므로 이에 의해 더욱 문턱전압을 낮게 할 수 있다.
또한, 실시형태2의 질화물 반도체소자에서는 p측 접촉층(12)의 표면에 Ni과 Au로 이루어진 p전극(21)이 스트라이프형태로 형성되고, 이 p전극(21)에 대하여 좌우대칭으로 n측 접촉층을 노출시켜 이 n측 접촉층 표면의 거의 전면에 n전극(23)을 설치한다. 이와 같이 절연성기판을 이용한 경우, p전극(21)의 양측에 좌우대칭으로 n전극(23)을 형성하는 구조는 문턱전압을 낮게 하므로 매우 유리하다.
또한, 본 실시형태2에서는 릿지부(스트라이프형태의 전극)에 수직한 방향으로 벽개된 벽개면(공진기면)에 SiO2와 TiO2로 이루어진 유전체 다층막을 형성해도 된다.
이와 같이 본 발명에 있어서, 초격자층은 활성층을 사이에 둔 n형 영역 또는 p형 영역에 형성되는 캐리어제한층으로서의 클래드층, 활성층의 광가이드층, 또는 전극이 접하여 형성되는 전류주입층으로서 이용할 수 있기 때문에 초격자층을 구성 하는 질화물 반도체의 평균 밴드갭 에너지가 활성층보다 크게 되도록 조정하는 것이 바람직하다.
실시형태3
도 3은 본 발명에 의한 실시형태3의 질화물 반도체소자의 구성을 나타낸 모식적인 단면도이다. 이 실시형태3의 질화물 반도체소자는 활성층 단면을 공진면으로 하는 전극 스트라이프형의 레이저다이오드로서, 도 3은 레이저광의 공진방향에 수직한 방향으로 소자를 절단했을때의 단면을 모식적으로 나타내고 있다. 이하, 도 3을 참조하여 본 발명의 실시형태3에 대하여 설명한다.
우선, 도 3에 있어서 각 부호는 다음의 것을 나타낸다.
100은 질화물 반도체과 다른 재료로 이루어진 이종기판, 예컨대 사파이어, 스피넬, SiC, Si, GaAs, ZnO등의 재료로 이루어진 기판상에 성장된, 예컨대 막두께 10㎛이상의 GaN기판을 나타낸다. 이종기판은 도 3에 나타낸 바와 같이 GaN기판(100)을 형성한 후 제거해도 되고, 후술하는 실시예에 나타낸 바와 같이 제거하지 않아도 된다(도 8).
11은 Si이 도핑된 n형 GaN으로 이루어진 버퍼층으로, 본 실시형태3에서는 n측 접촉층의 기능을 겸하여 구비하고 있다.
14는 예컨대 막두께 40Å인 Si도핑된 n형 Al0 .2Ga0 .8N(제1질화물 반도체층)과 막두께 40Å의 언도우프 GaN층(제2질화막 반도체층)이 번갈아가며 100층 적층되어 이루어진 초격자구조의 n측 클래드층을 나타낸다. 본 실시형태3에서는 n측 클래드 층(14)은 활성층으로부터 떨어진 위치에 형성한다.
15는 n측 클래드층(14)과 활성층(16)의 사이에 있으며 n측 클래드층(14)의 Al0.2Ga0.8N보다 작은 밴드갭을 갖는, 예컨대 언도우프 GaN로 이루어진 n측 가이드층을 나타낸다.
이상의 n측 버퍼층(11), n측 클래드층(14) 및 n측 광가이드층(15)에 의해 n도전측의 반도체영역(203)이 구성된다.
16은 막두께 30Å의 In0 .2Ga0 .8N으로 이루어진 우물층 3층과 우물층보다 밴드갭 에너지가 크고 막두께가 30Å인 In0 .05Ga0 .95N으로 이루어진 장벽층 2층이 번갈아가며 합계 5층이 적층되어 이루어진 다중양자우물구조의 활성층을 나타낸다.
17은 활성층(16)의 우물층의 밴드갭 에너지보다 크고 p측 광가이드층(18)의 밴드갭 에너지보다 큰, 예컨대 Mg가 도핑된 p형 Al0 .3Ga0 .7N으로 이루어진 p측 캡층을 나타낸다. 이 p측 캡층(17)의 밴드갭 에너지는 초격자구조의 p측 클래드층(19)의 밴드갭 에너지가 작은 쪽의 질화물 반도체층(제4질화물 반도체층)보다 크게 하는 것이 바람직하다.
18은 p측 클래드층(19)과 활성층(16)의 사이에 있으며 p측 클래드층(19)의 Al0.2Ga0.8N보다 작은 밴드갭 에너지를 갖는, 예컨대 언도우프 GaN로 이루어진 p측 가이드층을 나타낸다.
19는 활성층으로부터 떨어진 위치에 있으며 예컨대 40Å의 Mg가 도핑된 p형 Al0.2Ga0.8N과 막두께 40Å의 언도우프 GaN층이 번갈아가며 100층 적층되어 이루어진 초격자구조의 p측 클래드층을 나타낸다.
20은 p측 클래드층(19)의 Al0 .2Ga0 .8N보다 작은 밴드갭 에너지를 갖는, 예컨대 Mg가 도핑된 GaN로 이루어진 p측 접촉층을 나타낸다. 이상의 p측 캡층(17), p측 광가이드층(18), p측 클래드층(19) 및 p측 접촉층(20)에 의해 p도전측의 반도체영역(253)이 구성된다.
이와 같이 본 발명의 실시형태3의 레이저소자는 GaN기판(100)상에 상술한 각 질화물 반도체층(11,14 - 20)이 적층된 구조를 가지고 있고, n측 클래드층(19)위의 질화물 반도체층에 있어서 스트라이프 릿지가 형성되며, 릿지부 표면에 있는 p측 접촉층(20)의 겨의 전면에 p전극(21)형성되어 있다. 한편, 노출된 n버퍼층(11)의 표면(상면)에는 전극(23)이 형성되어 있다. 한편, 노출된 n측 버퍼층(11)의 표면(상면)에는 n전극(23)이 형성되어 있다. 본 실시형태3에서는 n전극(23)은 n측 버퍼층(11)의 표면에 형성되어 있으나, 기판으로서 GaN기판(100)을 사용하여 있으므로 n전극을 형성하는 부분을 GaN기판(100)까지 에칭하여 GaN기판(100)의 표면을 노출시키고 노출시킨 GaN기판(100)의 표면에 n전극을 형성하여 동일면측에 p전극과 n전극을 형성하는 구조로 할 수도 있다. n전극(23)과 p전극(21)의 상부를 제외하고 노출되어 있는 질화물 반도체 표면에는 예컨대 SiO2로 이루어진 절연막(25)이 형성되고, n전극(23)과 p전극(21)상의 절연막(25)의 개구부를 매개하여 각각 p전극(21) 및 n전극(23)에 접속되도록 본딩용으로서 p패드전극(22)과 n패드전극(24)이 설치되 어 있다. 상술한 바와 같이 활성층과 p전극의 사이에 있는 질화물 반도체층으로 이루어진 영역은 p도전측의 반도체영역이라고 하는데 이것은 이 반도체영역을 구성하는 모든 질화물 반도체층이 p형의 도전성을 갖는 것을 의미하는 것은 아니다. 마찬가지로 활성층과 GaN기판(100)의 사이에 있는 질화물 반도체층으로 이루어진 영역을 n도전측의 반도체영역이라고 하는데 이 영역을 구성하는 모든 질화물 반도체층이 n형 도전성을 갖는 것을 의미하는 것은 아니다.
본 발명의 실시형태3의 레이저소자에서는 도 3에 나타낸 활성층(16)의 하부에 있는 n형 질화물 반도체층중에 있어서, 활성층(16)과 떨어진 위치에 서로 불순물농도가 다른 밴드갭 에너지가 큰 제1질화물 반도체층과 제1질화물 반도체층보다 밴드갭 에너지가 작은 제2질화물 반도체층이 적층되어 이루어진 초격자구조의 n측 클래드층(14)을 가지고 있다. 여기에서, 초격자층을 구성하는 제1질화물 반도체층, 제2질화물 반도체층의 막두께는 100Å이하, 더욱 바람직하게는 70Å이하, 가장 바람직하게는 10-40Å의 막두께로 조정한다. 100Å보다 두꺼우면 제1질화물 반도체층 및 제2질화물 반도체층이 탄성왜곡한계 이상의 막두께가 되고 막중에 미소한 크랙 또는 결정결함이 생기기 쉬운 경향이 있다. 본 발명에서는 제1질화물 반도체층, 제2질화물 반도체층의 막두께의 하한은 특별히 한정하지 않으나, 1원자층이상이면 되고, 상기와 같이 10Å이상인 것이 바람직하다. 또한, 제1질화물 반도체층은 적어도 Al을 포함하는 질화물 반도체, 바람직하게는 AlxGa1 - XN (0<X
Figure 112006060888572-pat00048
1)을 성장시키는 것이 좋다. 한편, 제2질화물 반도체는 제1질화물 반도체보다 밴드갭 에너지가 작은 질화 물 반도체이면 어떠한 것이라도 좋으나, 바람직하게는 성장이 용이하고 결정성이 좋은 것을 얻을 수 있는 AlYGa1 - YN (0
Figure 112006060888572-pat00049
Y<1, X>Y), InZGa1 - ZN (0
Figure 112006060888572-pat00050
Z<1)와 같이 2원혼정, 3원혼정의 질화물 반도체로 형성한다. 또한, 본 발명에서는 제1질화물 반도체는 In을 포함하지 않는 AlXGa1 - XN (0<X<1)로 하고, 제2질화물 반도체는 Al을 포함하지 않는 InZGa1 - ZN (0
Figure 112006060888572-pat00051
Z<1)로 하는 것이 더욱 바람직하고, 그중에서도 결정성이 우수한 초격자를 얻는다는 점으로 보면 제1질화물 반도체로서 Al혼정비(Y비) 0.3이하의 AlXGa1 - XN (0<X
Figure 112006060888572-pat00052
0.3)을 사용하고 제2질화물반도체로서 GaN을 사용하는 것이 가장 바람직하다.
또한, AlXGa1 - XN (0<X<1)을 사용하여 제1질화물 반도체를 형성하고, GaN을 사용하여 제2질화물 반도체를 형성한 경우, 다음과 같은 제조상의 이점을 갖는다. 즉, 유기금속 기상성장법(MOVPE;metal organic vapor phase epritaxy)에 의한 AlXGa1 -XN층 (0<X<1) 및 GaN층의 형성에 있어서, 어느쪽 층도 동일한 H2분위기중에서 성장시키는 것이 가능하다. 따라서 분위기를 바꾸지 않고 AlXGa1 - XN (0<X<1)층과 GaN층을 번갈아가며 성장시킴으로써 초격자층을 형성할 수 있다. 이것은 수십 내지 수백층을 적층하여 형성할 필요가 있는 초격자층을 제조하는데 매우 큰 이점이다.
광제한층 및 캐리어제한층으로서의 기능을 갖는 클래드층은 활성층의 우물층보다 큰 밴드갭 에너지를 가질 필요가 있다. 밴드갭 에너지가 비교적 큰 질화물 반 도체층으로서 Al혼정비가 높은 질화물 반도체가 있는데 종래에는 Al혼정비가 높은 질화물 반도체를 후막으로 성장시키면 크랙이 생기기 쉽게 되므로 결정성장이 매우 어려웠다. 그러나 본 발명과 같이 초격자층으로 하면 초격자층을 구성하는 제1질화물 반도체층으로서의 AlGaN층을 Al혼정비가 다소 높은 층으로 해도 탄성임계 막두께 이하의 막두께로 성장시키므로 크랙이 발생하기 어렵게 된다. 이에 따라 본 발명에서는 Al혼정비가 높은 층을 결정성 좋게 성장시킬 수 있으므로 광 제한, 캐리어제한의 효과가 높은 클래드층을 형성하는 것이 가능하게 되어 레이저소자에 있어서 문턱전압을 낮게 할 수 있다. 또한, 본 발명은 LED소자에 적용하는 것도 가능한데 LED소자에 있어서는 Vf(순방향전압)를 저하시킬 수 있다.
또한, 본 발명에 의한 실시형태3의 레이저소자에서는 n측 클래드층(14)의 제1질화물 반도체층과 제2질화물 반도체층의 n형 불순물농도가 서로 다르도록 설정한다. 이것은 이른바 변조도핑이라고 하는 것으로, 이와 같이 한쪽 층의 n형 불순물농도를 작게, 바람직하게는 불순물을 도핑하지 않은 상태(언도우프)로 하고, 다른 한쪽 층에 고농도로 도핑하면 이 변조도핑에 의해서도 문턱전압, Vf등을 저하시킬 수 있다. 이것은 불순물농도가 낮은 층을 초격자층중에 존재시킴으로써 그 층의 이동도가 커지게 되고, 또한 불순물농도가 고농도인 층도 동시에 존재함으로써 캐리어농도가 높은 채로 초격자층이 형성될 수 있는 것에 의한 것이다. 즉, 불순물농도가 낮고 이동도가 높은 층과 불순물농도가 높고 캐리어농도가 큰 층이 동시에 존재함으로써 캐리어농도가 크고 이동도가 큰 층이 클래드층이 되기 때문에 문턱전압, Vf가 저하되는 것으로 추측된다.
또한, 밴드갭 에너지가 큰 질화물 반도체층에 고농도로 불순물을 도핑한 경우, 이 변조도핑에 의해 높은 불순물농도층과 낮은 불순물농도층의 사이에 2차원 전자가스가 발생하며 이 2차원 전자가스의 영향에 의해 저항율이 저하되는 것을 추측된다. 예를 들면, n형 불순물이 도핑된 밴드갭이 큰 질화물 반도체층과 밴드갭이 작은 언도우프의 질화물 반도체층을 적층한 초격자층에서는 n형 불순물을 첨가한 층과 언도우프된 층의 헤테로접합 계면에서 장벽층측이 공핍화되고, 밴드갭이 작은 층쪽의 계면 근방에 전자(2차원 전자가스)가 축적된다. 이 이차원 전자가스가 밴드갭이 작은 쪽에 생기므로 전자가 주행할때 불순물에 의한 산란을 받지 않기 때문에 초격자의 전자의 이동도가 높아지고 저항율이 저하된다. 또한, p형의 변조도핑도 마찬가지로 2차원 정공가스의 영향에 의한 것으로 추측된다. p층의 경우, AlGaN는 GaN에 비하여 저항율이 높다. 따라서 AlGaN에 p형 불순물을 도핑함으로써 저항율이 저하되므로 초격자층의 실질적인 저항율을 저하시킬 수 있어 레이저소자를 제작한 경우에 문턱값을 저하시키는 것이 가능할 것으로 추측된다.
한편, 밴드갭 에너지가 작은 질화물 반도체층에 고농도로 불순물을 도핑한 경우, 다음과 같은 작용이 있는 것으로 추측된다. 예를 들어 AlGaN층과 GaN층에 Mg를 동량으로 도핑한 경우, AlGaN층에서는 Mg의 억셉터 준위의 깊이가 크고 활성화율이 작다. 한편, GaN층의 억셉터준위의 깊이는 AlGaN층에 비해 얕고 Mg의 활성화율은 높다. 예를 들면, Mg를 1X1020/cm3 도핑해도 GaN에서는 1X1018/cm3정도의 캐리어농도인 것이 반하여 AlGaN에서는 1X1017/cm3정도의 캐리어농도밖에 얻어지지 않는 다. 그래서 본 발명에서는 AlGaN/GaN에서 초격자로 하고 높은 캐리어농도를 얻을 수 있는 GaN층쪽에 불순물을 많이 도핑함으로써 높은 캐리어농도의 초격자를 얻을 수 있다. 더우기 초격자로 하기 때문에 터널효과로 인해 캐리어는 불순물농도가 낮은 AlGaN층을 이동하기 때문에 캐리어는 AlGaN층에 있어서 불순물의 영향을 거의 받지않고 이동할 수 있고 AlGaN층은 밴드갭 에너지가 높은 클래드층으로서도 작용한다. 따라서 밴드갭 에너지가 작은 쪽의 질화물 반도체층에 불순물을 많이 도핑해도 레이저소자, LED소자의 문턱값을 저하시키는데 매우 효과적이다. 이상에서 p층측에 초격자를 형성하는 예에 대하여 설명하였으나, n층측에 초격자를 형성하는 경우에도 같은 효과가 있다.
밴드갭 에너지가 큰 제1질화물 반도체층에 n형 불순물을 많이 도핑하는 경우, 제1질화물 반도체층에도핑하는 바람직한 도핑량은 1X1017/cm3 - 1X1020/cm3, 더욱 바람직하게는 1X1018/cm3 - 5X1019/cm3의 범위로 조정한다. 1X1017/cm3보다 작으면 제2질화물 반도체층과의 차가 작아져 캐리어농도가 큰 층을 얻기 어려운 경향이 있고, 1X1020/cm3보다 많으면 소자 자체의 누설전류가 많아지기 쉬운 경향이 있다. 한편, 제2질화물 반도체층의 n형 불순물농도는 제1질화물 반도체층보다 낮을수록 좋은데 1/10이상 적은 쪽이 바람직하다. 가장 바람직하게는 언도우프로 하는 것인데 이에 따라 가장 이동도가 높은 층을 얻을 수 있다. 그러나 초격자층에서는 각 층의 막두께가 얇기 때문에 제1질화물 반도체층에서 제2질화물 반도체층으로 확산해가는 n형 불순물이 있다. 이 경우에도 제2질화물 반도체층의 n형 불순물농도가 1X1019/cm3이하이면 본 발명의 작용 효과를 얻을 수 있다. n형 불순물로서는 Si, Ge, Se, S, O등의 주기율표 제IVB족, VIB족 원소를 선택하며, 바람직하게는 Si, Ge, S를 n형 불순물로 한다. 이 작용은 밴드갭 에너지가 큰 제1질화물 반도체층에 n형 불순물을 적게 도핑하고 밴드갭 에너지가 작은 제2질화물 반도체층에 n형 불순물을 많이 도핑하는 경우도 마찬가지이다.
또한, 본 발명의 실시형태3의 레이저소자에서는 도 3에 나타낸 활성층(16)의 상부에 있는 p측 질화물 반도체층에 있어서, 활성층(16)과 떨어진 위치에 서로 불순물농도가 다른 밴드갭 에너지가 큰 제3질화물 반도체층과 제3반도체층보다 밴드갭 에너지가 작은 제4질화물 반도체층이 적층되어 이루어진 초격자구조의 p측 클래드층(19)을 구비하고 있다. 이 p측 클래드층(19)의 초격자층을 구성하는 제3, 제4질화물 반도체층의 막두께도 n측 클래드층(14)과 마찬가지로 100Å이하, 더욱 바람직하게는 70Å이하, 가장 바람직하게는 10-40Å로 조정한다. 마찬가지로 제3질화물 반도체층은 적어도 Al을 포함하는 질화물 반도체, 바람직하게는 AlXGa1 - XN (0<X
Figure 112006060888572-pat00053
1)을 성장시키고, 제4질화물 반도체는 AlYGa1 - YN (0
Figure 112006060888572-pat00054
Y＜1, X>Y), InZGa1 - ZN (0
Figure 112006060888572-pat00055
Z
Figure 112006060888572-pat00056
1)와 같은 2원혼정, 3원혼정의 질화물 반도체를 성장시키는 것이 바람직하다.
p측 클래드층(19)을 초격자구조로 하면 초격자구조가 레이저소자에 미치는 작용은 n측 클래드층(14)의 작용과 동일하나, n층측에 형성한 경우에 더하여 다음 과 같은 작용이 있다. 즉, p형 질화물반도체는 n형 질화물 반도체에 비해 통상 저항율이 2자릿수 이상 높다. 이 때문에 초격자층을 p층측에 형성함으로써 문턱전압을 낮게 하는 효과가 현저하게 나타난다. 상세하게 설명하면, 질화물 반도체는 p형 결정을 얻기 매우 어려운 반도체로 알려져 있다. p형 결정을 얻기 위해 p형 불순물을 도핑한 질화물 반도체층을 어닐링하여 수소를 제거하는 기술이 알려져 있다(특허 제2540791호). 그러나 p형을 얻었다 하더라도 그 저항율은 수Ω·cm이상이나 된다. 따라서 이 p형층을 초격자층으로 함으로써 결정성이 좋아지고 저항율이 1자릿수 이상 저하되므로 문턱전압을 낮출 수 있다.
본 실시형태3에서는 p측 클래드층(19)의 제3질화물 반도체층과 제4질화물 반도체층의 p형 불순물농도가 다른데, 한쪽 층의 불순물농도를 크게, 다른 층의 불순물농도를 낮게 한다. n측 클래드층(14)과 마찬가지로 밴드갭 에너지가 큰 제3질화물 반도체층쪽의 p형 불순물농도를 높게 하고 밴드갭 에너지가 작은 제4의 p형 불순물농도를 작게, 바람직하게는 언도우프로 하면 문턱전압, Vf등을 저하시킬 수 있다.
또한, 그 반대의 구성도 가능하다. 즉, 밴드갭 에너지가 큰 제3질화물 반도체층의 p형 불순물농도를 낮게 하고 밴드갭 에너지가 작은 제4질화물 반도체층의 p형 불순물농도를 높게 해도 된다. 이유는 앞에서 설명한 바와 같다.
제3질화물 반도체층에 도핑하는 바람직한 도핑량은 1X1018/cm3 - 1X1021/cm3, 더욱 바람직하게는 1X1019/cm3 - 5X1020/cm3의 범위로 조정한다. 1X1018/cm3보다 낮으 면 제4질화물반도체층과의 차가 작아져 캐리어농도가 높은 층을 얻기 어려운 경향이 있고, 1X1021/cm3보다 많으면 결정성이 나빠지는 경향이 있기 때문이다. 한편, 제4질화물 반도체층의 p형 불순물농도는 제3질화물반도체층보다 낮을수록 좋은데, 바람직하게는 1/10이상 적은 쪽이 바람직하다. 가장 이동도가 높은 층을 얻을 얻기 위해서는 언도우프로 하는 것이 가장 바람직하다. 현실에서는 막두께가 얇기 때문에 제3질화물 반도체층에서 확산해 가는 p형 불순물이 있는 것으로 생각되는데, 본 발명에 있어서 양호한 결과를 얻기 위해서는 그 양은 1X1020/cm3이하가 바람직하다. p형 불순물로서는 Mg, Zn, Ca, Be등의 주기율표 제IIA족, IIB족원소를 선택하는데, 바람직하게는 Mg, Ca등을 p형 불순물로 한다. 이상 설명한 것은 밴드갭 에너지가 큰 제3질화물 반도체층에 p형 불순물을 적게 도핑하고 밴드갭 에너지가 작은 제4질화물 반도체층에 p형 불순물을 많이 도핑한 경우도 마찬가지이다.
초격자를 구성하는 질화물반도체층에 있어서, 불순물이 고농도로 도핑되는 층은 각각 두께 방향에 대하여 반도체층 중앙부(제2질화물 반도체층 또는 제4질화물반도체층으로부터 떨어진 위치)의 불순물농도가 크고, 양단부 근방(제2질화물 반도체층 또는 제4질화물반도체층에 근접하는 부분)의 불순물농도가 작게(바람직하게는 언도우프) 되도록 하는 것이 바람직하다. 구체적으로 설명하면, 예를 들어 n형 불순물로서 Si을 도핑한 AlGaN층과 언도우프의 GaN층으로 초격자층을 구성한 경우, AlGaN층은 Si이 도핑되어 있으므로 도너로서 전자를 전도대로 보내지만, 전자는 전위가 낮은 GaN의 전도대로 떨어진다. GaN결정중에는 도너불순물이 도핑되어 있지 않으므로 불순물에 의한 캐리어의 산란을 받지 않는다. 이 때문에 전자는 용이하게 GaN결정내를 이동할 수 있어 전자의 이동도가 높아진다. 이것은 상술한 2차원 전자가스의 효과와 유사하며, 전자 횡방향의 실질적인 이동도가 높아져 저항율이 작아진다. 또한, 밴드갭 에너지가 큰 AlGaN층에 있어서, GaN층으로부터 비교적 떨어진 중앙영역에 n형 불순물을 고농도로 도핑하면 효과는 더욱 크게 된다. 즉, GaN내를 이동하는 전자중에서 AlGaN층에 가까운 부분을 통과하는 전자는 AlGaN층중의 GaN층에 근접하는 부분에 있는 n형 불순물이온(이 경우, Si)의 산란을 어느정도 받는다. 그러나 상술한 바와 같이 AlGaN층에 있어서 GaN층에 근접하는 부분을 언도우프로 하면 AlGaN층에 가까운 부분을 통과하는 전자가 Si의 산란을 받기 어렵게 되므로 언도우프 GaN층의 이동도가 더욱 향상된다. 작용은 약간 다르지만, p층측의 제3질화물반도체층과 제4질화물반도체층으로 초격자를 구성한 경우도 유사한 효과가 있으며, 밴드갭 에너지가 큰 제3질화물 반도체층의 중앙부영역에 p형 불순물을 많이 도핑하고, 제4질화물 반도체층에 근접하는 부분을 적게 도핑하거나 언도우프로 하는 것이 바람직하다. 한편, 밴드갭 에너지가 작은 질화물반도체층에 n형 불순물을 많이 도핑한 층을 상기 불순물농도의 구성으로 하는 것도 가능하나, 밴드갭 에너지가 작은 쪽에 불순물을 많이 도핑한 초격자에서는 그 효과가 작다.
이상, n측 클래드층(14), p측 클래드층(19)을 초격자층으로 하는 것에 대하여 설명하였으나, 본 발명에서 초격자층은 그외에도 접촉층으로서의 n측 버퍼층(11), n측 광가이드층(15), p측 캡층(17), p측 광가이드층(18), p측 접촉층(20)등을 초격자구조로 하는 것도 가능하다. 즉, 활성층으로부터 떨어진 층, 활성층에 접한 층등 어느 층도 초격자층으로 할 수 있다. 특히, n전극이 형성되는 n측 버퍼층(11)을 초격자로 하면 상기 HEMT와 유사한 효과를 얻기 쉽다.
또한, 본 발명의 실시형태3의 레이저소자에 있어서는 도 3에 나타낸 바와 같이 초격자층으로 이루어진 n측 클래드층(14)과 활성층(16)의 사이에 불순물(이 경우에는 n형 불순물) 농도가 1X1019/cm3이하로 조정된 n측 광가이드층(15)이 형성되어 있다. 이 n측 광가이드층(15)은 언도우프로 해도 n형 불순물이 다른 층에서 확산해 들어올 가능성이 있지만 본 발명에서는 1X1019/cm3이하의 도핑량이면 광가이드층으로서 작용하여 본 발명의 효과를 떨어뜨리지 않는다. 그러나 본 발명에 있어서, n측 광가이드층(15)의 불순물농도는 1X1018/cm3이하인 것이 바람직하고, 1X1017/cm3인 것이 더욱 바람직하며, 언도우프인 것이 가장 바람직하다. 또한, 이 n측 광가이드층은 In을 포함하는 질화물반도체 또는 GaN으로 구성하는 것이 바람직하다.
또한, 실시형태3의 레이저소자에 있어서는 초격자층으로 이루어진 p측 클래드층(19)과 활성층(16)의 사이에 불순물(이 경우에는 p형 불순물) 농도가 1X1019/cm3이하로 조정된 p측 광가이드층(18)이 형성되어 있다. 본 발명에 있어서, p측 광가이드층(18)의 불순물농도는 1X1019/cm3이하이면 되나, 바람직한 불순물농도는 1X1018/cm3이고, 가장 바람직하게는 언도우프로 한다. 질화물반도체의 경우, 언 도우프로 하면 통상 n형의 도전성을 나타내지만, 본 발명은 이 p측 가이드층(18)의 도전형은 n 또는 p의 어느쪽도 괜찮으며, 본 명세서에서는 도전형에 상관없이 p측 광가이드층이라고 부른다. 실제로는 p형 불순물이 다른 층에서 확산하여 이 p측 광가이드층(18)으로 들어올 가능성도 있다. 이 p측 광가이드층도 In을 포함하는 질화물반도체 또는 GaN로 구성하는 것이 바람직하다.
활성층과 클래드층 사이에 언도우프의 질화물반도체를 존재시키는 것이 바람직한 이유는 다음과 같다. 즉, 질화물반도체의 경우, 활성층의 발광파장은 통상 360-520nm의 범위, 이중에서도 380-450nm의 범위가 되도록 설계된다. 언도우프의 질화물반도체는 n형 불순물, p형 불순물을 도핑한 질화물반도체에 비하여 상기 파장을 갖는 광의 흡수율이 낮다. 따라서 언도우프의 질화물반도체를 발광하는 활성층과 광제한층으로서의 클래드층의 사이에 형성함으로써 활성층의 발광을 소쇠시키는 일이 적으므로 저이득으로 발진하는 레이저소자를 실현할 수 있고 문턱전압을 낮출 수 있다. 이 효과는 광가이드층의 불순물농도가 1X1019/cm3이하이면 얻을 수 있다.
따라서 본 발명의 바람직한 조합은 활성층과 떨어진 위치에 불순물이 변조도핑된 초격자구조를 갖춘 클래드층을 구비하고, 이 클래드층과 활성층의 사이에 불순물농도가 낮은, 바람직하게는 언도우프의 가이드층을 구비한 발광소자이다.
바람직한 태양으로서 본 실시형태3의 발광소자에서는 p측 가이드층(18)과 활성층(16)의 사이에 활성층의 우물층 및 p측 가이드층(18) 계면의 밴드갭 에너지보 다 큰 밴드갭 에너지를 갖는 막두께 0.1㎛이하의 질화물반도체로 이루어진 p측 캡층(17)이 형성되어 있고, 이 p측 캡층의 불순물농도가 1X1018/cm3이상으로 조정되어 있다. 이 p측 캡층(17)의 막두께는 0.1㎛이하, 더욱 바람직하게는 500Å이하, 가장 바람직하게는 300Å이하로 조정한다. 0.1㎛보다 두꺼운 막두께로 성장시키면 p측 캡층(17)내에 크랙이 생기기 쉽게 되고 결정성이 좋은 질화물반도체층을 성장시키기 어렵다. 이에 따라 n층측에서 주입된 전자가 캡층의 에너지장벽에 의해 활성층내에 머무르게 되어 전자와 정공의 재결합의 확률이 높아지기 때문에 소자 자체의 출력을 향상시킬 수 있다. 또한, 이 캡층의 불순물농도는 1X1018/cm3이상으로 조정할 필요가 있다. 즉, 이 캡층은 비교적 Al혼정비가 높은 층으로, Al혼정비가 높은 층은 고저항이 되기 쉽다. 이 때문에 불순물을 도핑함으로써 캐리어농도를 높게 하여 저항율을 낮추지 않으면 이 층이 고저항의 i층과 같이 되어 p-i-n구조가 되어 전류전압특성이 나빠지는 경향이 있기 때문이다. 이 p측에 있는 캡층은 n측에 형성해도 된다. n측에 형성하는 경우는 n형 불순물을 도핑해도 되고 하지 않아도 된다.
이상과 같이 구성된 실시형태3의 레이저소자는 n측 클래드층(14) 및 p측 클래드층(19)을 초격자구조로 구성하고 있으므로 n측 클래드층(14) 및 p측 클래드층(19)의 전기저항을 낮출 수 있고, 문턱전압을 저하시킬 수 있으며, 장시간의 레이저 발진이 가능하게 된다.
또한, 본 실시형태3의 레이저소자에서는 n측 클래드층(14) 및 p측 클래드층(19)을 초격자구조로 구성하는 이외에도 상술한 바와 같이 여러가지 수단을 통하 여 문턱전압을 더욱 저감시키는 것이 가능하다.
이상의 실시형태3에서는 n측 클래드층(14) 및 p측 클래드층(19)을 초격자구조로 하였으나, 본 발명은 이것이 한정되지 않으며, n측 클래드층(14) 및 p측 클래드층(19)중의 어느 한쪽을 초격자구조로 해도 된다. 이와 같이 해도 문턱전압을 종래와 비교하여 낮출 수 있다.
또한, 실시형태3에서는 n측 클래드층(14) 및 p측 클래드층(19)을 초격자구조로 하였으나, 본 발명은 이것이 한정되지 않으며, n측 클래드층(14) 및 p측 클래드층(19)이외의 p측 및 n측의 질화물반도체층의 어느 하나 이상이 초격자구조이면 된다. 이와 같이 구성해도 문턱전압을 종래와 비교하여 낮출 수 있다.
이상의 실시형태3에서는 레이저소자에 있어서 n측 클래드층(14) 및 p측 클래드층(19)을 초격자구조로 하였으나, 본 발명은 이것이 한정되지 않으며, 발광다이오드(LED)등의 다른 질화물반도체소자에 적용할 수 있음은 물론이다. 이와 같이 구성해도 발광다이오드에서는 Vf(순방향전압)을 저하시킬 수 있다.
이상 설명한 바와 같이 본 발명에 의한 실시형태3의 레이저소자에서는 불순물이 변조도핑된 초격자층으로 이루어진 클래드층을 구비하고 있기 때문에 문턱전압을 낮출수 있고 장시간 연속발진시킬 수 있다. 또한, 이 레이저소자에서는 특성온도를 높일 수 있고 양호한 레이저소자를 실현할 수 있다. 여기에서, 특성온도라는 것은 온도변화에 의한 문턱전류밀도로 exp(T/T0)에 비례한다 {T:동작온도(K), T0:특성온도(K)}. 레이저소자에서는 T0가 클수록 고온에서 문턱전류밀도가 낮아져 안정되게 동작하는 것을 나타낸다. 예를 들어 후술할 본 발명의 실시예27의 레이저소자에서는 T0가 150K이상이다. 이 값은 LD의 온도특성이 매우 우수하다는 것을 나타낸다. 이 때문에 본 발명의 레이저소자를 기입 광원, 독출 광원으로서 이용함으로써 종래에는 없는 용량을 달성할 수 있어 그 산업상의 이용가치는 매우 크다.
실시형태4.
도 9는 본 발명에 의한 실시형태4의 레이저소자의 형상을 나타낸 모식적인 사시도로, 릿지 스트라이프에 수직한 방향으로 절단했을때의 단면도 동시에 나타내고 있다. 이하, 도 9를 참조하여 실시형태4에 대하여 설명한다.
이 실시형태4의 레이저소자에 있어서의 각 층은 다음과 같이 형성된다.
(하지층(302))
하지층(302)은 예컨대, 4㎛ 두께의 GaN으로 이루어지며, 예컨대 사파이어로 이루어진 이종기판(301)상에 GaN으로 이루어진 300Å의 막두께를 갖는 버퍼층(도시하지 않음)을 매개하여 형성된다. 이 하지층(302)은 보호막을 부분적으로 표면에 형성하여 다음에 질화물반도체기판의 선택성장을 행하기 위한 층으로서 이용된다. 하지층(302)은 GaN 또는 AlXGa1 - XN으로 형성되는데, Al을 포함하는 경우에는 Al혼정비 X값이 0.5이하인 AlXGa1 - XN (0
Figure 112006060888572-pat00057
X
Figure 112006060888572-pat00058
0.5)를 성장시키는 것이 바람직하다. 0.5를 넘으면 결정결함보다도 결정 자체에 크랙이 생기기 쉽게 되기 때문에 결정성장 자체가 곤란하게 되는 경향이 있기 때문이다. 막두께는 버퍼층보다 두껍게 성장시켜 10㎛이하의 두께로 조정하는 것이 바람직하다. 또한, 이종기판(301)은 사파이어 이 외에 SiC, ZnO, 스피넬, GaAs등의 질화물반도체를 성장시키기 위해 알려져 있는 질화물반도체와 다른 재료로 이루어진 기판을 이용할 수 있다.
(보호막(303))
보호막(303)은 하지층(302)상에 공진방향으로 충분한 길이를 가지며 폭 10㎛, 두께 1㎛의 SiO2막이 2㎛간격으로 형성된다. 보호막(303)의 형태로는 스트라이프, 도트, 바둑판모양등 어떠한 형태도 가능한데, 창부분(SiO2가 형성되어 있지 않은 하지층(302)의 표면이 노출되어 있는 부분)보다 보호막(303)의 면적이 크게 되도록 하는 편이 결정결함이 적은 질화물반도체기판(304)을 성장시키기 용이하므로 바람직하다. 보호막(303)의 재료로서는 예컨대, 산화규소(SiOx), 질화규소(SixNy), 산화티탄(TiOx), 산화지르코늄(ZrOx)등의 산화물, 질화물 또는 이들의 다층막 이외에 1200℃이상의 융점을 갖는 금속등을 이용할 수 있다. 이들 보호막 재료는 질화물반도체의 성장온도인 600℃ - 1100℃의 온도에도 견딜 수 있고 그 표면에 질화물반도체가 성장하지 않거나 성장하기 어려운 성질을 가지고 있다.
(질화물반도체기판(304))
질화물반도체기판(304)는 예컨대, 언도우프 GaN가 보호막(303)상에 MOVPE법에 의해 예컨대, 20㎛의 두께로 성장된다. 이 질화막반도체기판(304)은 HVPE을 이용하여 성장시킬 수 있으나, MOVPE법에 의해 성장시킬 수도 있다. 질화물반도체기판은 In, Al를 포함하지 않는 GaN를 성장시키는 것이 가장 바람직하며, 성장시의 가스로는 TMG 이외에 TEG등의 유기갈륨화합물을 이용하고, 질소원은 암모니아 또는 하이드라진을 이용하는 것이 가장 바람직하다. 또한, GaN기판에 Si, Ge등의 n형 불순물을 도핑하여 캐리어농도를 적당한 범위로 조정해도 된다. 특히, 이종기판(301), 하지층(302), 보호막(303)을 제거하고 사용하는 경우에는 질화물반도체기판이 접촉층이 되므로 이 질화물반도체기판(304)에 n형 불순물을 도핑하는 것이 바람직하다.
(n측 버퍼층(311)=겸 n측 접촉층)
n측 버퍼층(311)은 질화물반도체기판(304)상에 예컨대, Si이 3X1018/cm3도핑된 GaN이 5㎛의 두께로 형성되어 이루어진다. 이 버퍼층(311)은 도 9와 같은 구조의 발광소자를 제작한 경우에는 n전극을 형성하기 위한 접촉층으로서 이용된다. 또한, 이종기판(301), 하지층(302), 보호막(303)을 제거하고 질화물반도체기판(304)에 전극을 형성하는 경우에는 n측 버퍼층(311)은 생략할 수도 있다. 이 n측 버퍼층(311)은 고온에서 성장시키는 버퍼층으로, 예컨대 사파이어, SiC, 스피넬과 같이 질화물반도체층과 다른 재료로 이루어진 기판상에 900℃이하의 저온에서 GaN, AlN등을 0.5㎛이하의 막두께로 직접 성장시키는 버퍼층과는 구별된다.
(크랙방지층(312))
크랙방지층(312)은 예컨대, n측 버퍼층(311)상에 0.15㎛의 두께로 성장된 In0.06Ga0.84N으로 이루어진다.
(n측 클래드층(313)=초격자층)
n측 클래드층(313)은 예컨대, 25Å의 막두께를 가지며 Si이 1X1018/cm3 도핑 된 n형 Al0 .16Ga0 .84N으로 이루어진 제1층과, 25Å의 막두께를 가진 언도우프 GaN으로 이루어진 제2층이 번갈아가면서 적층된 초격자층으로 구성되며, 총 막두께가 예컨대 1.2㎛가 되도록 형성된다. 이 초격자로 이루어진 n측 클래드층(313)은 Al의 평균조성이 8.0%이므로 그 막두께와의 적은 9.6이 된다. 또한, n측 클래드층(313)으로서 서로 밴드갭 에너지가 다른 질화물반도체를 적층한 초격자를 사용한 경우, 불순물은 어느 한쪽의 층에 많이 도핑하여 이른바 변조도핑을 행하면 문턱값을 낮출 수 있다. n측 클래드층(313)(초격자층)의 조성 및 막두께에 대해서는 상세히 후술할 것이다.
(활성층(315))
활성층(315)은 40Å의 막두께를 갖는 언도우프 In0 .2Ga0 .8N으로 이루어진 우물층과, 100Å 두께의 언도우프 In0 .01Ga0 .99N으로 이루어진 장벽층이 번갈아가며 적층되어 구성되며, 예컨대 전체 막두께 440Å의 다중양자우물구조(MQW)를 갖는다. 활성층(315)은 언도우프로 해도 되고 n형 불순물 및/또는 p형 불순물을 도핑해도 된다. 이 경우, 불순물은 우물층, 장벽층 양쪽에 도핑해도 되고 어느 한쪽에만 도핑해도 된다.
(p측 캡층(316))
p측 캡층(316)은 그 상부에 형성되는 p측 광가이드층(317)보다 밴드갭 에너지가 크고 Mg를 1X1020/cm3도핑한 p형 Al0 .3Ga0 .7N을 예컨대, 300Å의 막두께로 성장시 켜 형성한다. 이 p측 캡층(316)은 0.1㎛이하의 막두께로 형성함으로써 소자의 출력을 향상시킬 수 있다. 막두께의 하한은 특별히 한정되지 않으나, 10Å이상의 막두게로 형성하는 것이 바람직하다.
(p측 광가이드층(317))
p측 광가이드층(317)은 밴드갭 에너지가 p측 캡층(316)보다 작은, 예컨대 언도우프 GaN를 0.1㎛의 막두께로 성장시켜 형성한다. 이 층은 활성층의 광가이드층으로서 작용하며, n측 광가이드층(314)과 마찬가지로 GaN, InGaN으로 성장시키는 것이 바람직하다.
(p측 클래드층(318))
p측 클래드층(318)은 예컨대, 25Å의 막두께를 가지며 Mg가 1X1020/cm3도핑된 p형 Al0 .16Ga0 .84N으로 이루어진 제3층과, 25Å의 막두께를 가진 언도우프 GaN으로 이루어진 제4층이 총두께가 0.6㎛가 되도록 적층된 초격자층으로 구성된다. 이 p측 클래드층(318)도 Al의 평균조성이 8%이므로 막두께와의 적은 4.8이 된다. p측 클래드층(318)도 적어도 한쪽이 Al을 포함하는 질화물반도체층을 포함하며, 서로 밴드갭 에너지가 다른 질화물반도체층을 적층한 초격자로 제작한 경우, 불순물은 어느 한쪽 층에 많이 도핑하여 이른바 변조도핑을 행하면 문턱값을 저하시킬 수 있다. p측 클래드층(318)(초격자층)의 조성 및 막두께에 대해서는 상세히 후술할 것이다.
여기에서, 클래드층 사이에 위치하는 코아부분(도파부분)의 막두께에 대해 설명한다. 코아부분이라는 것은 n측 광가이드층(314), 활성층(315), p측 캡층(316) 및 p측 광가이드층(317)을 합한 영역, 즉, n측 클래드층과 p측 클래드층의 사이에 있는 활성층을 포함하는 질화물반도체층을 가리키며, 활성층의 발광을 도파하는 영역이다. 질화물반도체 레이저소자의 경우, FFP가 단일빔이 되지 않는 것은 상술한 바와 같이 클래드층에서 유출된 발광이 n측 접촉층내에서 도파하여 멀티모드가 되기 때문이다. 그밖에 코아부분내에서 공진함으로써 멀티모드가 되는 경우가 있다. 본 발명에서는 우선 n형의 클래드층의 막두께를 두껍게 하고 Al의 평균조성을 크게 함으로써 굴절율차를 주고 코아부분내의 광을 클래드층에서 가두는 것이다. 그러나 코아부분내에서 멀티보드가 되면 FFP는 산란된다. 이 때문에 본 발명의 n측 클래드층과의 관계에 있어서, 코아내에서 멀티모드가 되지 않도록 하기 위해 이 코아부분의 두께도 조정하는 것이 바람직하다. 코아부분에 멀티보드가 발생하지 않도록 하기 위한 바람직한 두께는 200Å이상, 1.0㎛이하, 더욱 바람직하게는 500Å - 0.8㎛, 가장 바람직하게는 0.1㎛ - 0.5㎛의 범위로 조정한다. 200Å보다 얇으면 코아부분에서 광이 유출되어 문턱값이 상승하는 경향이 있다. 1.0㎛보다 두꺼우면 멀티모드가 되기 쉬운 경향이 있다.
(p측 접촉층(319))
p측 접촉층(319)은 예컨대, Mg가 2X1020/cm3 도핑된 p형 GaN으로 이루어지며, 예컨대 150Å의 막두께로 형성된다. p측 접촉층(319)은 상기의 p형 GaN 이외에도 p형의 InxAlyGa1 -x- yN (0
Figure 112006060888572-pat00059
X, 0
Figure 112006060888572-pat00060
Y, X+Y
Figure 112006060888572-pat00061
1)로 구성할 수 있으나, p전극(321)과 보다 양호한 오믹접촉을 얻기 위해 Mg를 도핑한 GaN으로 하는 것이 바람직하다.
한편, 실시형태4에서는 각 질화물반도체층을 성장시킨 웨이퍼를 반응용기에 두고 질소분위기내에서 700℃로 어닐링하여 p형 불순물을 도핑한 층을 더욱 저저항화시키는 것이 바람직하다.
또한, 실시형태4의 레이저소자에서는 RIE장치에 의해 최상층의 p측 접촉층(318)과 p측 클래드층(317)을 에칭하여 도 9에 나타낸 바와 같이 4㎛의 스트라이프 폭을 갖는 릿지부를 형성한다. 릿지 스트라이프를 형성하는 경우, 이 릿지 스트라이프는 질화물 반도체기판(304)의 표면에 결정결함이 나타나지 않는 위치의 윗쪽으로 형성한다. 도 9의 경우, 결정결함은 스트라이프형태의 보호막(303)의 중앙부 및 스트라이프형태의 창부분의 중앙부에 나타난다. 이와 같이 결정결함이 거의 없는 위치에 스트라이프를 형성하면 결정결함이 활성층까지 확장되는 것을 방지할 수 있으므로 레이저소자의 수명을 증가시킬 수 있고 신뢰성을 향상시킬 수 있다.
또한, 릿지부 표면에 마스크를 형성하고 RIE로 에칭을 행하여 릿지부의 양측에 n측 버퍼층(311)의 표면을 노출시키고, 노출된 n측 버퍼층(311)의 표면에 각각 Ti와 Al으로 이루어진 n전극(322)을 형성한다.
또한, p측 접촉층(319)의 릿지부의 가장 표면에 Ni와 Au로 이루어진 p전극(320)을 스트라이프형태로 형성하고, 도 9에 나타낸 바와 같이 p전극(320)과 n전극(322)의 사이에 노출된 질화물반도체층의 표면에 SiO2로 이루어진 절연막(323)을 형성하고, 이 절연막(323)을 매개하여 p전극(320)과 전기적으로 접속된 p패드전극(321)을 형성한다.
이상과 같이 하여 n전극과 p전극을 형성한 웨이퍼의 사파이어기판을 연마하여 70㎛로 한 후, 스트라이프형태의 전극에 수직한 방향으로 기판측으로부터 막대형태로 벽개하여 벽개면을 반사면으로 하는 공진기를 제작한다. 반사면에 SiO2와 TiO2로 이루어진 유전체 다층막을 형성해도 된다.
이상과 같이 하여 실시형태4의 레이저소자가 형성된다.
이상과 같이 형성된 실시형태4의 레이저소자에 있어서, 초격자구조를 가진 n측 클래드층(313) 및 p측 클래드층(318)은 각각 굴절율이 활성층의 우물층보다 작은 질화물반도체를 포함하는 광제한층이다. 또한, 본 실시형태4에 있어서, 초격자라는 것은 하나의 층의 막두께가 100Å이하이고 서로 조성이 다른 질화물반도체층을 적층한 다층막 구조를 가리키며, 바람직하게는 70Å이하, 더욱 바람직하게는 40Å이하의 막두께의 질화물반도체층을 적층하여 구성한다. 구체적인 구성으로서는, 예컨대 AlXGa1 - XN (0<X<1)층과, 이 AlXGa1 - XN층과 조성이 다른 질화물반도체층을 적층한 초격자와, 예컨대 AlXGa1 - XN/GaN, AlXGa1 - XN/AlYGa1 - YN (0<Y<1, Y<X), AlXGa1 -XN/InZGa1-ZN (0<Z<1)등의 3원혼정과 3원혼정 또는 3원혼정과 2원혼정의 조합으로 이루어진 초격자로 할 수 있다. 이 중에서도 가장 바람직한 것은 AlXGa1 - XN와 GaN로 이루어진 초격자이다.
다음에 본 실시형태4에 있어서의 n측 클래드층(313) 전체의 막두께 및 초격자층을 구성하는 각 층의 막두께와 조성에 대하여 설명한다.
우선, 본 명세서에 있어서, 초격자에 있어서의 Al의 평균조성이라는 것은 다음과 같이 산출한 것을 말한다. 예를 들어 25Å의 Al0 .5Ga0 .5N와 25Å의 GaN를 200쌍(1.0㎛) 적층한 초격자의 경우, 1쌍의 막두께가 50Å, Al을 포함하는 층의 Al혼정비가 0.5이므로 그 Al을 포함하는 층의 혼정비 0.5에 막두께비 (25/50)를 곱한 값 0.25를 이용하여 그 초격자의 Al의 평균조성은 25%가 된다.
또한, 막두께가 다른 경우, Al0 .5Ga0 .5N을 40Å, GaN을 20Å으로 적층한 경우, 막두께의 가중평균을 행하여 0.5(40/60)=0.33이 되므로 Al의 평균조성은 33.3%로 한다. 즉, Al을 포함하는 질화물반도체층의 Al 혼정비를 그 질화물반도체층이 초격자 1쌍의 막두께를 점유하는 비율에 곱한 것을 본 발명에 있어서의 초격자의 Al 평균조성으로 한다. Al을 양쪽에서 포함하는 경우도 동일하며, 예컨대 Al0 .1Ga0 .8N이 20Å, Al0 .2Ga0 .8N이 30Å인 경우에도 0.1(20/50)+0.2(30/50)=0.16, 즉 16%를 Al 평균조성으로 한다. 이상의 예는 AlGaN/GaN, AlGaN/AlGaN에 대하여 설명하였으나, AlGaN/InGaN에 대해서도 같은 산출방법을 적용한다. n측 클래드층의 Al의 평균조성은 SIMS(2차 이온 질량 분석장치), 오제등의 분석장치를 이용해도 검출할 수 있다.
본 실시형태4에서는 n측 클래드층(313)의 초격자구조는 상기의 산출방법을 이용하여 산출되는 Al의 평균조성에 기초하여 초격자층을 구성하는 각 조성 및 각 막두께를 설정한다. 본 실시형태4의 레이저소자에서는 n측 클래드층(313) 전체의 두께를 0.5㎛이상으로 하고, 이 n측 클래드층(313)에 포함되는 Al의 평균조성을 백분율(%)로 나타냈을때 n측 클래드층 전체의 두께(㎛)와 Al의 평균조성(%)의 적이 4.4이상이 되도록 구성하는 것을 특징으로 한다. 바꾸어 말하면, 본 실시형태4에서는 n형 클래드층(313)의 전체의 막두께를 0.5㎛이상으로 설정하고 이 막두께에 상술한 바와 같이 산출되는 백분율(%)로 표시된 Al의 평균조성을 곱한 값이 4.4이상이 되도록 초격자층을 구성하는 각 층의 막두께와 Al의 평균조성을 설정한다.
n측 클래드층(313)의 두께가 0.5㎛보다 얇고 이 n측 클래드층(313)의 전체 두께(㎛)와 Al의 평균조성(%)의 적이 4.4보다 작으면, n형 클래드층으로서의 광제한이 불충분하게 되고 n형의 접촉층에서 다시 공진하여 FFP가 산란되며, 문턱값도 상승하는 경향이 있다. 보다 바람직한 Al의 평균조성과 n측 클래드층(313)의 전체 막두께와의 적의 값은 5.0이상이고, 더욱 바람직하게는 5.4이상으로 설정한다. 가장 바람직한 것은 7이상이다.
한편, 본 발명에서는 n측의 클래드층(313)을 초격자로 구성하고 있기 때문에 Al의 혼정비를 크게 해도 클래드층에 크랙이 생기기 어렵다. 따라서 n측 클래드층(313) 전체의 막두께의 상한은 결정성의 면(크랙을 발생시키지 않는 면)으로부터는 특별히 한정되지 않으나, 5㎛이내의 막두께로 조정하는 것이 초격자를 구성하는 질화물반도체층의 적층회수를 줄이는 점에서 바람직하다.
구체적으로는 예컨대, 상기 n측 클래드층의 전체의 막두께를 0.8㎛이상으로 하고, 상기 n측 클래드층에 포함되는 Al의 평균조성을 5.5%이상으로 한다. 이 경우의 적은 4.4이상이다. 바람직하게는 n측 클래드층의 전체의 두께를 1.0㎛이상으로 하고, 이 n측 클래드층에 포함되는 Al의 평균조성을 5.0%로 한다. 이 경우의 적은 5.0이다. 더욱 바람직하게는 n측 클래드층의 전체의 두께를 1.2㎛이상으로 하고, 이 n측 클래드층에 포함되는 Al의 평균조성을 4.5% 이상으로 한다. 이 경우의 적은 5.4이다. 이상의 설명은 n측 클래드층(313)의 막두께와 초격자로 이루어진 n측 클래드층의 Al의 평균조성의 관계를 구체적으로 나타낸 것이다. AlXGa1 - XN은 Al의 혼정비를 크게 함에 따라서 밴드갭 에너지가 크게 되고 굴절율도 작아지는 것으로 알려져 있다. 따라서 이상적으로 Al혼정비 X가 큰, 예컨대 0.5이상의 AlXGa1 - xN층을 단일층으로, 예컨대 수㎛의 막두께로 성장시킬 수 있다면, 공업적으로도 알맞은 것이나, AlXGa1 - xN는 두껍게 성장시키기 어렵다. 단일층으로 Al의 혼정비가 0.5이상인 AlXGa1-xN을 성장시키고자 하면, 예컨대 0.1㎛이상에서 결정중에 크랙이 발생한다. 따라서 0.5이상의 AlXGa1 - xN층을 단일층으로, 예컨대 수㎛의 막두께로 성장시키는 것은 곤란하다.
그런데 본 발명과 같이 AlXGa1 - xN를 초격자를 구성하는 것과 같은 박막으로 하면 단일막 두께가 AlXGa1 - xN의 임계한계 막두께 이하가 되므로 크랙이 생기기 어렵다. 이 때문에 클래드층을 초격자로 하면 Al의 혼정비가 높은 층에서도 두꺼운 막으로 성장할 수 있게 되고, 본 발명과 같이 특정한 Al의 혼정비와 클래드층의 막두께와의 관계를 알 수 있으며, 이들을 조합함으로써 광을 n측 클래드층에서 기판측으로 유출되지 않도록 할 수 있게 된다.
또한, 활성층의 발광을 제한하기 위해 n측 클래드층을 상기 구성으로 하면, p측 클래드층을 n측 클래드층과 동일한 구성으로 하는 것도 가능하다. 단, p측 클 래드층(318)을 n측 클래드층(313)과 같은 구성으로 하는 경우, p측 클래드층의 막두께를 n측 클래드층보다 얇게 하는 것이 바람직하다. 왜냐하면, p측 클래드층의 Al의 평균조성을 크게 하거나 막두께를 두껍게 하면 AlGaN층의 저항값이 크게 되는 경향이 있고, AlGaN의 저항값이 크게 되면 문턱값이 높아지는 경향이 있기 때문이다. 이 때문에 p측 클래드층을 Al을 포함하는 질화물반도체를 포함하는 초격자로 구성하고, 막두께와 Al의 평균조성의 적을 4.4이상으로 해도 그 두께는 1.0㎛보다 얇게 하는 것이 바람직하다. 하한에 대해서는 특별히 한정되지 않으나, 클래드층으로서 작용시키기 위해서는 50Å이상의 막두께가 바람직하다. 초격자로 한 경우에도 Al의 평균조성은 50%이하가 바람직하다. 한편, p측 클래드층에 관해서는 릿지형태로 하여 그위에 전극을 설치하기 때문에 광의 유출이 있어도 거의 무시할 수 있으며, 본 발명의 n측 클래드층(313)과 같은 구성으로 할 필요는 없으나, 동일하게 해도 된다. 즉, p측 클래드층을 적어도 Al을 포함하는 질화물반도체층을 갖는 초격자로 하고, 이 p측 클래드층 전체의 두께를 1.0㎛이하로 하고 p측 클래드층에 포함되는 Al의 평균조성을 백분율(%)로 표시했을때 p측 클래드층 전체의 두께(㎛)와 Al의 평균조성(%)의 적이 4.4이상이 되도록 구성해도 된다.
p측 클래드층을 Al을 포함하는 질화물반도체를 구비한 초격자로 하는 경우(단, 이 경우, 광의 유출은 관계없고 캐리어제한으로서의 클래드층으로서 작용시키는 경우를 포함한다.) n측 클래드층 전체의 두께가 p측 클래드층 전체의 두께보다 두꺼운 것이 바람직하다. p측 클래드층을 구성하는 질화물반도체층도 n측 클래드층 과 마찬가지로, 예컨대 AlXGa1 - xN (0<X<1)층과, 이 AlXGa1 - XN층과 조성이 다른 질화물반도체층을 적층한 초격자로 하고, AlXGa1 - XN/GaN, AlXGa1 - XN/AlYGa1 - YN (0<Y<1, Y<X), AlXGa1-XN/InZGa1-ZN (0<Z<1)등의 3원혼정과 3원혼정 또는 3원혼정과 2원혼정의 조합으로 초격자로 하며, 이 중에서도 가장 바람직한 것은 AlXGa1 - XN와 GaN로 이루어진 초격자로 한다.
이하, 본 발명의 실시예를 상세히 설명한다.
[실시예1]
본 발명에 의한 실시예1은 도 2에 나타낸 질화물반도체소자(LD소자)의 제작예로서, 다음의 순서로 제작된다.
우선, 사파이어(C면)로 이루어진 기판(10)을 반응용기내에 세트하고 용기내를 수소로 충분히 치환한 후, 수소를 흘리면서 기판의 온도를 1050℃까지 상승시키고 기판을 세정한다.
이어서 온도를 510℃까지 내리고 캐리어가스로 수소, 원료가스로 암모니아(NH3)와 TMG을 이용하여 기판(10)상에 GaN으로 이루어진 제1버퍼층(11)을 약 200Å의 두께로 성장시킨다.
버퍼층(11) 성장후, TMG만 공급을 중단하고 온도를 1050℃까지 상승시킨다. 1050℃가 되면 원료가스로 TMG, 암모니아가스를 사용하여 캐리어농도 1X1018/cm3의 언도우프 GaN으로 이루어진 제2버퍼층(112)을 5㎛의 두께로 성장시킨다.
이어서 1050℃에서 TMG, 암모니아, 불순물가스로 실란가스(SiH4)를 사용하여 Si을 1X1019/cm3도핑한 n형 GaN으로 이루어진 n측 접촉층(12)을 1㎛의 두께로 성장시킨다.
다음에 온도를 800℃로 하고 원료가스로 TMG, 암모니아, 불순물가스로 실란가스를 사용하여 Si을 5X1018/cm3도핑한 In0 .1Ga0 .9N으로 이루어진 크랙방지층(13)을 500Å의 두께로 성장시킨다.
그리고 온도를 1050℃로 하고 TMA, TMG, 암모니아, 실란가스를 사용하여 Si을 5X1018/cm3도핑한 n형 Al0 .2Ga0 .8N으로 이루어진 제1층을 20Å의 두께로 성장시키고, 이어서 TMA와 실란의 공급을 중단하고 언도우프 GaN로 이루어진 제2층을 20Å의 두께로 성장시킨다. 이 공정을 각각 100회 반복하여 전체 막두께 0.4㎛의 초격자층으로 이루어진 n측 클래드층(14)을 성장시킨다.
이어서 1050℃에서 Si을 5X1018/cm3도핑한 n형 GaN으로 이루어진 n측 광가이드층(15)을 0.1㎛의 두께로 성장시킨다.
다음에 TMG, TMI, 암모니아, 실란을 사용하여 활성층(16)을 성장시킨다. 활성층(16)은 온도를 800℃로 유지하고, 우선 Si을 8X1018/cm3으로 도핑한 In0 .2Ga0 .8N으로 이루어진 우물층을 25Å의 막두께로 성장시킨다. 이어서 TMI의 몰비를 변화시키 는 것만으로 동일온도에서 Si을 8X1018/cm3도핑한 In0 .01Ga0 .99N로 이루어진 장벽층을 50Å의 막두께로 성장시킨다. 이 공정을 2회 반복하여 최종적으로 우물층을 적층한 총 막두께 175Å의 다중양자우물구조(MQW)의 활성층(16)을 성장시킨다.
이어서 온도를 1050℃로 올리고 원료가스로 TMG, TMA, 암모니아, 불순물가스로 Cp2Mg를 사용하여 활성층보다 밴드갭 에너지가 크고 Mg를 1X1020/cm3 도핑한 p형 Al0.3Ga0.7N로 이루어진 p측 캡층(17)을 300Å의 두께로 성장시킨다.
이어서 1050℃에서 밴드갭 에너지가 p측 캡층(17)보다 작고 Mg를 1X1020/cm3 도핑한 p형 GaN로 이루어진 p측 광가이드층(18)을 0.1㎛의 두께로 성장시킨다.
다음에 TMA, TMG, 암모니아, Cp2Mg를 사용하여 1050℃에서 Mg를 1X1020/cm3 도핑한 p형 Al0 .2Ga0 .8N로 이루어진 제1층을 20Å 두께로 성장시키고, 이어서 TMA의 공급만을 중단하고 Mg를 1X1020/cm3 도핑한 p형 GaN로 이루어진 제2층을 20Å의 두께로 성장시킨다. 그리고 이 공정을 각각 100회 반복하여 총 막두께 0.4㎛의 초격자층으로 이루어진 p측 클래드층(19)을 형성한다.
마지막으로 1050℃에서 p측 클래드층(19)상에 Mg를 2X1020/cm3 도핑한 p형 GaN로 이루어진 p측 접촉층(20)을 150Å의 두께로 성장시킨다.
반응종료후, 온도를 실온까지 내리고 질소분위기내에서 웨이퍼를 반응용기내 에 두고 700℃로 어닐링을 행하여 p형층을 더욱 저저항화한다. 어닐링의 상세한 방법에 대해서는 본 발명자들이 앞서 출원한 미국특허 제5,306,662호에 개시되어 있는바, 본 실시예의 어닐링에 대해서도 미국특허 제5,306,662호에 개시된 방법을 이용한다.
어닐링후, 웨이퍼를 반응용기로부터 꺼내고, 도 2에 나타낸 바와 같이 RIE장치에 의해 최상층의 p측 접촉층(20)과 p측 클래드층(19)을 에칭하여 4㎛의 스트라이프 폭을 갖는 릿지형태로 만든다.
이어서 릿지 표면에 마스크를 형성하고, 도 2에 나타낸 바와 같이 스트라이프 형태의 릿지에 대하여 좌우대칭으로 하여 n측 접촉층(12)의 표면을 노출시킨다.
이어서 p측 접촉층(20)의 스트라이프 릿지의 가장 표면의 거의 전면에 Ni와 Au로 이루어진 p전극(21)을 형성한다. 한편, Ti와 Al로 이루어진 n전극(23)을 스트라이프형태의 n측 접촉층의 거의 전면에 형성한다.
이어서 도 2에 나타낸 바와 같이 p전극(21)과 n전극(23)의 사이에 노출된 질화물반도체층의 표면에 SiO2로 이루어진 절연막(25)을 형성하고, 이 절연막(25)을 매개로 p전극(21)과 전기적으로 접속된 p패드전극(22) 및 n패드전극(24)을 형성한다.
이상과 같이 하여 n전극과 p전극을 형성한 웨이퍼를 연마장치로 이송하여 다이아몬드 연마제를 사용하여 질화물반도체가 형성되지 않은 측의 사파이어기판(10)을 래핑하여 기판의 두께를 50㎛로 만든다. 래핑후, 더욱 세밀한 연마제로 1㎛ 연 마하여 기판 표면을 경면상태로 만든다.
기판연마후, 연마면측을 스크라이브하여 스트라이프형태의 전극에 수직한 방향으로 막대형태로 벽개하고, 벽개면에 공진기를 제작한다. 공진기면에 SiO2와 TiO2로 이루어진 유전체 다층막을 형성하고, 마지막으로 p전극에 평행한 방향으로 막대를 절단하여 레이저칩으로 만든다. 이어서 칩을 페이스업(기판과 히트싱크가 대향된 상태)으로 히트싱크에 설치하고, 각각의 전극을 와이어본딩하고, 실온에서 레이저발진을 시험한 결과, 실온에서 문턱전류밀도 2.9kA/cm2, 문턱전압 4.4V이며, 발진파장 405nm의 연속발진이 확인되었고, 50시간 이상의 수명을 나타내었다.
(비교예1)
한편, 제2버퍼층(112)을 성장시키지 않고 n측 접촉층(12)을 Si을 1X1019/cm3 도핑한 n형 GaN 단일층으로 5㎛ 성장시키고, n측 클래드층(14)을 Si을 1X1019/cm3 도핑한 n형 Al0 .2Ga0 .8N의 단일층으로 0.4㎛ 성장시키고, p측 클래드층(19)을 Mg를 1X1020/cm3 도핑한 p형 Al0 .2Ga0 .8N의 단일층으로 0.4㎛ 성장시키고, p측 접촉층(20)을 Mg를 2X1020/cm3 도핑한 p형 GaN의 단일층으로 0.2㎛ 성장시킨 것 이외에는 실시예1과 동일하게 하여 레이저소자를 제작하였다. 즉, 기본구성으로서 표1에 나타낸 바와 같이 구성한다.
표 1
Figure 112006060888572-pat00062
이와 같이 구성한 비교예의 레이저소자는 문턱전류밀도 7kA/cm2에서 연속발진이 확인되었으나, 문턱전압은 8.0V이상으로 수분만에 꺼져 버렸다.
[실시예2]
실시예1에 있어서, n측 접촉층(12)을 Si을 2X1019/cm3 도핑한 n형 Al0 .05Ga0 .95N로 이루어진 제1층을 30Å의 두께로 성장시키고, 이어서 언도우프의 GaN로 이루어진 제2층을 30Å의 두께로 성장시키고, 이것을 반복하여 총 막두께 1.2㎛의 초격자구조로 한다. 그이외의 구조는 실시예1과 같은 구조를 갖는 레이저소자로 한 결과, 문턱전류밀도 2.7kA/cm2, 문턱전압 4.2V, 수명도 60시간이상을 나타내었다.
[실시예3]
실시예2에서 n측 접촉층(12)을 구성하는 초격자에 있어서, 제2층을 Si을 1X1018/cm3 도핑한 GaN으로 한 것 이외에는 실시예2와 동일한 구조를 갖는 레이저소자를 제작한 결과, 실시예2와 거의 동일한 특성을 갖는 레이저소자가 얻어졌다.
[실시예4]
실시예1에서 제2버퍼층(112)을 Si을 1X1017/cm3 도핑한 GaN로 하여 4㎛ 성장시키는 것 이외에는 실시예1과 동일한 구조를 갖는 레이저소자를 제작한 결과, 문턱전류밀도 2.9kA/cm2, 문턱전압 4.5V로 상승하였으나, 수명은 50시간이상을 나타내었다.
[실시예5]
실시예1에서 n측 접촉층(12)을 Si을 2X1019/cm3 도핑한 n형 Al0 .2Ga0 .9N로 이루어진 제1층을 60Å의 두께로 성장시키고, 이어서 Si을 1X1019/cm3 도핑한 GaN로 이루어진 제2층을 40Å의 두께로 성장시키고, 이것을 순차적으로 반복하여 총 막두께 2㎛의 초격자구조로 한다. 그리고 n측 클래드층(14)을 Si을 1X1019/cm3 도핑한 n형 Al0.2Ga0.9N의 단일층으로 0.4㎛ 성장시킨다. 그이외의 구조는 실시예1과 동일한 구조를 갖는 레이저소자로 한 결과, 문턱전류밀도 3.2kA/cm2, 문턱전압 4.8V, 수명도 30시간이상을 나타내었다.
[실시예6]
실시예6은 실시예1과 비교하여 다음의 (1),(2)가 다르다는 것 이외에는 실시예1과 동일하게 구성된다.
(1)버퍼층(11) 성장후, TMG의 공급만을 중단하고 온도를 1050℃까지 상승시킨다. 1050℃가 되면 원료가스로 TMA, TMG, 암모니아, 실란을 사용하여 Si을 1X1019/cm3 도핑한 n형 Al0 .2Ga0 .9N로 이루어진 제1층을 60Å의 두께로 성장시키고, 이어서 실란, TMA의 공급을 중단하고 언도우프의 GaN로 이루어진 제2층을 40Å의 막두께로 성장시킨다. 그리고 제1층+제2층+제1층+제2층+.... 과 같이 초격자층을 구성하되, 각각 제1층을 500층, 제2층을 500층 번갈아가며 적층하여 총 막두께 5㎛의 초격자로 이루어진 n측 접촉층(12)을 형성한다.
(2) 이어서 실시예1과 같이 하여 Si을 5X1018/cm3 도핑한 In0 .1Ga0 .9N로 이루어진 크랙방지층(13)을 500Å의 막두께로 성장시킨다.
그리고 온도를 1050℃로 하고 TMA, TMG, 암모니아, 실란을 사용하여 Si을 5X1018/cm3 도핑한 n형 Al0 .2Ga0 .9N로 이루어진 n측 클래드층(14)을 0.5㎛의 막두께로 성장시킨다.
n측 클래드층(14) 상부의 구조는 실시예1의 레이저소자와 동일한 구조를 갖는 레이저소자로 만든다. 즉, 표1의 기본구조에 있어서, n측 접촉층(12) 및 p측 클래드층(19)을 초격자로 하고, p측 접촉층(20)의 막두께를 실시예1과 같이 150Å으 로 하는 레이저소자를 제작한다. 이 레이저소자는 문턱전류밀도 3.2kA/cm2, 문턱전압 4.8V이고, 405nm의 연속발진이 확인되었고, 수명도 30시간이상을 나타내었다.
실시예6의 구조의 LD소자의 p측 접촉층의 막두께를 순차 변경한 후, 이 p측 접촉층의 막두께와 LD소자의 문턱전압의 관계를 도 5에 나타내었다. 이것은 p측 접촉층이 왼쪽부터 차례로 A(10Å이하), B(10Å), C(30Å), D(150Å, 본 실시예), E(500Å), F(0.2㎛), G(0.5㎛), H(0.8㎛인 경우의 문턱전압을 나타내고 있다.이 도면에 나타낸 바와 같이 p측 접촉층의 막두께가 500Å을 넘으면 문턱전압이 점차로 상승하는 경향이 있다. p측 접촉층(20)의 막두께는 500Å이하, 더욱 바람직하게는 300Å이하인 것이 바람직하다. 10Å이하(약 1원자층, 2원자층에 가깝게)가 되면 하부의 p측 클래드층(19)의 표면이 노출되기 때문에 p전극의 접촉저항이 나빠지고, 문턱전압은 상승하는 경향이 있다. 그러나 본 발명의 LD소자에서는 초격자층을 구비하고 있기 때문에 문턱전압이 비교예에 비해 대폭 저하된다.
(비교예2)
표1의 구성의 레이저소자에 있어서, n측 클래드층(14)을 Si을 1X1019/cm3 도핑한 n형 Al0 .2Ga0 .9N로 이루어진 제1층을 180Å의 두께로 성장시키고, 이어서 언도우프의 GaN로 이루어진 제2층을 120Å의 두께로 성장시켜 총 막두께 0.6㎛의 다층막으로 한다. 즉, 제1층과 제2층의 막두께를 두껍게 한 구조로 구성하여 레이저소자를 제작한 결과, 문턱전류밀도 6.5kA/cm2에서 연속발진이 확인되었고, 문턱전압이 7.5V였다. 이 레이저소자는 수분만에 꺼져 버렸다.
[실시예7]
실시예6에서 p측 클래드층(19)을 Mg를 1X1020/cm3 도핑한 Al0 .2Ga0 .9N, 60Å으로 이루어진 제1층과, Mg를 1X1020/cm3 도핑한 p형 GaN, 40Å으로 이루어진 제2층을 적층한 총 막두께 0.5㎛의 초격자구조로 한 것 이외에는 실시예6과 동일한 레이저소자를 제작한다. 즉, 실시예6의 p측 클래드층(19)을 구성하는 초격자층의 막두께를 변화시킨 것 이외에는 동일하게 하여 레이저소자를 제작한 결과, 문턱전압이 실시예6의 레이저소자에 비해 약간 상승하는 경향이 있었으나, 20시간 이상을 수명을 나타내었다.
[실시예8]
실시예7에서 n측 클래드층(14)을 Si을 1X1019/cm3 도핑한 n형 Al0 .2Ga0 .9N, 60Å으로 이루어진 제1층과, Si을 1X1019/cm3 도핑한 n형 GaN, 40Å으로 이루어진 제2층을 적층한 총두께 0.5㎛의 초격자구조로 한 것 이외에는 실시예7과 동일한 레이저소자를 제작한다. 즉, 실시예6의 n측 접촉층(12), p측 클래드층(19)에 더하여 n측 클래드층을 초격자로 한 레이저소자는 실시예6과 거의 같은 특성을 가진다.
[실시예9]
실시예1에서 제2버퍼층(112)을 성장시키지 않고, 표1에 나타낸 바와 같이 제 1버퍼층(11)위에 직접 n측 접촉층(12)으로서 Si을 1X1019/cm3 도핑한 n형 GaN층을 5㎛ 성장시킨다. 그외에는 실시예1과 동일한 구조를 갖는 레이저소자로 한다. 즉, 표1의 기본구조에서 n측 클래드층(14)을 20Å의 Si(1X1019/cm3) 도핑된 n형 Al0.2Ga0.8N로 이루어진 제1층과, 20Å의 언도우프 GaN로 이루어진 제2층을 적하여 구성하는 총 두께 0.4㎛의 초격자구조로 한다. p측 클래드층(19)을 20Å의 Mg(1X1020/cm3) 도핑된 p형 Al0 .2Ga0 .8N로 이루어진 제1층과, 20Å의 Mg(1X1020/cm3) 도핑된 p형 GaN로 이루어진 제2층을 적층하여 구성되는 총두께 0.4㎛의 초격자구조로 한다. 또한, p측 접촉층(20)을 실시예1과 같이 150Å의 Mg(2X1020/cm3) 도핑된 p형 GaN로 한 결과, 문턱전류밀도 3.3kA/cm2에서 405nm의 연속발진이 확인되었고, 문턱전압은 5.0V, 수명도 30시간 이상을 나타내었다.
[실시예10]
실시예9에서 n측 클래드층(14)의 초격자를 구성하는 제2층을 Si을 1X1017/cm3 도핑한 GaN로 하는 것 이외에는 실시예9와 동일한 레이저소자를 제작한다. 즉, 밴드갭 에너지가 큰 쪽의 층에 Si을 많이 도핑하는 것 이외에는 실시예9와 동일하게 하여 제작한 레이저소자는 실시예9와 거의 같은 특성을 나타내었다.
[실시예11]
실시예9에서 n측 클래드층(14)을 구성하는 제2층을 Si을 1X1019/cm3 도핑한 n 형 In0 .01Ga0 .99N로 하는 것 이외에는 동일하게 하여 레이저소자를 제작한다. 즉, n측 클래드층(14)의 초격자를 구성하는 제2층의 조성을 InGaN로 하고, 제1층과 제2층의 불순물농도를 같게 하는 것 이외에는 실시예9와 동일하게 하여 제작한 레이저소자는 실시예9와 거의 같은 특성을 나타내었다.
[실시예12]
실시예9에서 n측 클래드층(14)을 구성하는 제1층(Si:1X1019/cm3 도핑된 Al0.2Ga0.8N)의 막두께를 60Å으로 하고, 제2층을 Si을 1X1019/cm3 도핑한 40Å의 GaN으로 하여 총두께 0.5㎛의 초격자로 한다. 또한, p측 클래드층(19)을 구성하는 제1층(Mg:1X1020/cm3 도핑된 Al0 .2Ga0 .8N)의 막두께를 40Å으로 하고, 제2층(Mg:1X1020/cm3 도핑된 GaN)의 막두께를 40Å으로 하여 총두께 0.5㎛의 초격자구조로 한다. 즉, n형 클래드층(14)을 구성하는 제1층과 제2층의 도핑량을 같게 하고 막두께를 변화시키고, p형 클래드층(19)을 구성하는 제1층과 제2층의 막두께를 변화시키는 것 이외에는 실시예9와 동일하게 하여 레이저소자를 제작한 결과, 문턱전류밀도 3.4kA/cm2에서 405nm의 연속발진이 확인되었으며, 문턱전압은 5.2V, 수명도 20시간이상 나타내었다.
[실시예13]
실시예11에 있어서, n측 클래드층(14)을 구성하는 제2층(GaN)의 Si농도를 1X1017/cm3으로 하는 것 이외에는 실시예11과 동일한 구조를 갖는 레이저소자를 제작한 결과, 실시예11과 거의 동등한 특성을 갖는 레이저소자가 제작되었다.
[실시예14]
실시예11에 있어서, n측 클래드층(14)을 구성하는 제2층(GaN)을 언도우프로 하는 것 이외에는 실시예11과 동일한 구조를 갖는 레이저소자를 제작한 결과, 실시예11과 거의 동등한 특성을 갖는 레이저소자가 제작되었다.
[실시예15]
실시예9에 있어서, n측 클래드층(14)을 Si을 1X1019/cm3 도핑한 n형 Al0.2Ga0.8N의 단일층으로 0.4㎛ 성장시키는 것 이외에는 동일하게 하여 레이저소자를 제작한다. 즉, 표1의 기본구조에 있어서, p측 클래드층(19)만을 실시예1과 같이 Mg를 1X1020/cm3 도핑한 p형 Al0 .2Ga0 .8N로 이루어진 20Å의 제1층과, Mg를 1X1019/cm3 도핑한 p형 GaN로 이루어진 20Å의 제2층으로 구성되는 총두께 0.4㎛의 초격자구조로 하고, p측 접촉층(20)을 실시예1과 같이 150Å의 Mg(2X1020/cm3) 도핑된 p형 GaN로 한 결과, 문턱전류밀도 3.3kA/cm2에서 405nm의 연속발진이 확인되었고, 문턱전압은 5.1V, 수명은 20시간 이상을 나타내었다.
[실시예16]
실시예15에 있어서, p측 클래드층(19)을 구성하는 초격자층의 막두께를 제1 층(Al0.2Ga0.8N)을 60Å으로 하고, 제2층(GaN)을 40Å으로 하여 적층하여 총두께 0.5㎛로 하는 것 이외에는 실시예14와 동일한 레이저소자를 제작한 결과, 문턱전압은 약간 상승하는 경향이 있었으나, 수명은 20시간 이상이었다.
[실시예17]
실시예9에 있어서, p측 클래드층(19)을 Mg를 1X1020/cm3 도핑한 p형 Al0.2Ga0.8N의 단일층으로 0.4㎛ 성장시키는 것 이외에는 동일하게 하여 레이저소자를 제작한다. 즉, 표1의 기본구조에 있어서, n측 클래드층(14)만을 실시예1과 같이 Si를 1X1019/cm3 도핑한 n형 Al0 .2Ga0 .8N로 이루어진 20Å의 제1층과, 언도우프의 GaN로 이루어진 20Å의 제2층으로 구성되는 총두께 0.4㎛의 초격자구조로 하고, p측 접촉층(20)을 실시예1과 같이 150Å의 Mg(2X1020/cm3) 도핑된 p형 GaN로 한 결과, 문턱전류밀도 3.5kA/cm2에서 405nm의 연속발진이 확인되었고, 문턱전압은 5.4V, 수명은 10시간 이상을 나타내었다.
[실시예18]
실시예17에 있어서, n측 클래드층(14)을 구성하는 초격자층의 막두께를 제1층(Al0.2Ga0.8N)을 70Å으로 하고, 제2층을 Si을 1X1019/cm3 도핑한 70Å의 In0 .01Ga0 .99N으로 하여 적층하여 총두께 0.49㎛로 하는 것 이외에는 실시예17과 동일한 레이저소자를 제작한 결과, 실시예16에 비해 문턱전압이 약간 상승하는 경향이 있었으나, 10시간 이상의 수명을 가진 레이저소자가 얻어졌다.
[실시예19]
실시예17에 있어서, n측 클래드층(14)을 구성하는 초격자층의 막두께를 제1층(Al0.2Ga0.8N)을 60Å으로 하고, 제2층(언도우프 GaN)을 40Å으로 하여 적층하여 총 막두께 0.5㎛로 하는 것 이외에는 실시예16과 동일한 레이저소자를 제작한 결과, 실시예17에 비해 문턱전압이 약간 상승하는 경향이 있었으나, 10시간 이상의 수명을 가진 레이저소자가 얻어졌다.
[실시예20]
실시예9에 있어서, n측 광가이드층(15)을 언도우프 GaN로 이루어진 20Å의 제1층과, 언도우프 In0 .1Ga0 .9N로 이루어진 20Å의 제2층을 적층하여 구성되는 총 막두께 800Å의 초격자층으로 한다. 또한, p측 광가이드층(18)도 언도우프의 GaN로 이루어진 20Å의 제1층과, 언도우프 In0 .1Ga0 .9N로 이루어진 20Å의 제2층을 적층하여 구성되는 총 막두께 800Å의 초격자층으로 한다. 즉, 표1의 기본구조에 있어서, n측 클래드층(14), n측 광가이드층(15), p측 광가이드층(18) 및 p측 클래드층(19)을 초격자구조로 하고, p측 접촉층(20)을 실시예1과 같이 150Å의 Mg(2X1020/cm3) 도핑된 p형 GaN로 한 결과, 문턱전류밀도 2.9kA/cm2에서 405nm의 연속발진이 확인되었고, 문턱전압은 4.4V, 수명도 60시간이상을 나타내었다.
[실시예21]
본 실시예는 도 1의 LED소자를 기초로 하여 설명한다. 실시예1과 같이 사파이어로 이루어진 기판(1)상에 GaN로 이루어진 버퍼층(2)을 200Å의 두께로 성장시키고, 이어서 Si을 1X1019/cm3 도핑한 n형 GaN로 이루어진 접촉층을 5㎛의 막두께로 성장시킨 후, In0 .4Ga0 .6N로 이루어진 막두께 30Å의 단일양자우물구조로 이루어진 활성층(4)을 성장시킨다.
(p측 초격자층)
다음에 실시예1과 같이 Mg를 1X1020/cm3 도핑한 p형 Al0 .2Ga0 .8N로 이루어진 제1층을 20Å의 막두께로 성장시키고, 이어서 Mg를 1X1019/cm3 도핑한 p형 GaN로 이루어진 제2층을 20Å의 두께로 성장시켜 총 막두께 0.4㎛의 초격자로 이루어진 p측 클래드층(5)을 성장시킨다. 이 p측 클래드층(5)의 막두께도 특별히 한정되는 것이 아니나, 100Å이상, 2㎛이하, 더욱 바람직하게는 500Å이상, 1㎛이하로 성장시키는 것이 좋다.
이어서 p측 클래드층(5)상에 Mg를 1X1020/cm3 도핑한 p형 GaN를 0.5㎛로 성장시킨 후, 웨이퍼를 반응용기로부터 꺼내어 실시예1과 같이 어닐링을 행한 다음, p측 접촉층(6)측으로부터 에칭을 행하여 n전극(9)을 형성할 n측 접촉층(3)의 표면을 노출시킨다. 최상층의 p측 접촉층(6)의 거의 전면에 막두께 200Å의 Ni-Au로 이루어진 투광성의 p전극(7)을 형성하고, 그 전면전극(7)상에 Au로 이루어진 p패드전극(8)을 형성한다. 노출된 n측 접촉층의 표면에도 Ti-Al로 이루어진 n전극(9)을 형 성한다.
이상과 같이 하여 전극을 형성한 웨이퍼를 350㎛ 변의 칩으로 분리하여 LED소자로 만든 결과, If 20mA에서 520nm의 녹색발광을 나타내고, Vf는 3.2V였다. 이에 비하여 p측 클래드층(5)을 단일층의 Mg가 도핑된 Al0 .2Ga0 .8N로 구성한 LED소자의 Vf는 3.4V였다. 정전내압은 본 실시예의 경우가 2배 이상이었다.
[실시예22]
실시예21에 있어서, p측 클래드층(5)을 구성하는 초격자층을 제1층의 막두께를 50Å으로 하고 제2층을 Mg가 1X1020/cm3 도핑된 50Å의 GaN로 하여 각각 25층 적층하여 총 막두께 0.25㎛의 초격자로 하는 것 이외에는 동일하게 하여 LED소자를 제작한 결과, 실시예21과 거의 같은 특성을 갖는 LED소자가 얻어졌다.
[실시예23]
실시예21에 있어서, p측 클래드층(5)을 구성하는 초격자층의 두께를 제1층을 100Å, 제2층을 70Å의 두께로 하여 총두께 0.25㎛의 초격자로 하는 것 이외에는 동일하게 하여 LED소자를 제작한 결과, Vf는 3.4V였으나, 정전내압은 종래보다 20%이상 향상되었다.
[실시예24]
실시예21에 있어서, n측 접촉층(3)을 성장시킬때 Si을 2X1019/cm3 도핑한 n형 Al0.2Ga0.8N로 이루어진 제1층을 60Å, 언도우프 GaN로 이루어진 제2층을 40Å의 막두 께로 성장시켜 각각 제1층을 500층, 제2층을 500층을 번갈아가면서 적층하여 총두께 5㎛의 초격자로 한다. 그 외에는 실시예12와 동일하게 하여 LED소자를 제작한 결과, If 20mA에서 Vf는 3.1V로 저하되었고, 정전내압은 종래와 비교하여 2.5배 향상되었다.
[실시예25]
실시예23에 있어서, p측 클래드층(5)을 구성하는 초격자의 제1층(Al0 .2Ga0 .8N)의 막두께를 60Å으로 하고, 제2층의 막두께를 40Å로 하여 각각 25층씩 번갈아가면서 적층하여 총두께 0.3㎛로 하는 것 이외에는 동일한 구조를 갖는 LED소자를 제작한 결과, Vf는 3.2V이고, 정전내압은 종래의 2배 이상이었다.
[실시예26]
본 실시예는 도 6에 나타낸 레이저소자를 기초로 하여 설명한다. 도 6도 도2와 마찬가지로 레이저광의 공진방향에 수직한 방향으로 소자를 절단했을때의 단면도이나, 도 2와 다른 점은 기판(10)으로 GaN로 이루어진 기판(101)을 이용하고 있다는 점과, 제2버퍼층(112)을 성장시키지 않고 n형 불순물을 도핑한 제2버퍼층(113)을 성장시킨 점이다. 도 6에 나타낸 레이저소자는 다음과 같은 방법에 의해 형성한다.
우선, 사파이어기판상에 MOVPE법 또는 HVPE법을 이용하여 Si을 5X1018/cm3도핑한 GaN층을 두께 300㎛로 성장시킨 후, 사파이어기판을 제거하여 두께 300㎛의 Si이 도핑된 GaN기판(101)을 제작한다. GaN기판(101)은 이와 같이 질화물반도체와 다른 기판상에, 예컨대 100㎛이상의 박막으로 성장시킨 후, 그 이종기판을 제거함으로써 얻을 수 있다. GaN기판(101)은 언도우프이어도 되고, n형 불순물을 도핑하여 제작해도 된다. n형 불순물을 도핑하는 경우에는 통상 1X1017/cm3 - 1X1019/cm3의 범위에서 불순물을 도핑하면 결정성이 좋은 GaN기판을 얻을 수 있다.
GaN기판(101)을 제작한 후, 온도를 1050℃로 하여 Si을 3X1018/cm3 도핑한 n형 GaN로 이루어진 제2버퍼층(113)을 3㎛의 두께로 성장시킨다. 제2버퍼층(113)은 도 1과 도2에서 n측 접촉층(14)에 상당하는 층이나, 전극을 형성하는 층은 아니므로 여기에서는 접촉층이라고 하지 않고 제3버퍼층(113)이라고 한다. GaN기판(101)과 제3버퍼층(113)의 사이에 실시예1과 같이 하여 저온에서 성장시키는 제1버퍼층을 성장시켜도 되는데, 제1버퍼층을 성장시키는 경우에는 300Å이하로 하는 것이 바람직하다.
다음에 제3버퍼층(113)상에 실시예1과 같이 Si을 5X1018/cm3 도핑한 In0.1Ga0.9N로 이루어진 크랙방지층(13)을 500Å의 두께로 성장시킨다.
이어서 Si을 5X1018/cm3 도핑한 n형 Al0 .2Ga0 .8N로 이루어진 20Å의 제1층과, Si을 5X1018/cm3 도핑한 GaN로 이루어진 20Å의 제2층을 100회 번갈아가면서 적층한 총두께 0.4㎛의 초격자층으로 이루어진 n측 클래드층(14)을 성장시킨다.
이어서 실시예1과 같이 Si을 5X1018/cm3 도핑한 n형 GaN로 이루어진 n측 광가 이드층(15)을 0.1㎛ 두께로 성장시킨다.
다음에 언도우프 In0 .2Ga0 .8N로 이루어진 25Å의 우물층과, 언도우프 GaN로 이루어진 50Å의 장벽층을 성장시키되, 번갈아가면서 2회 반복하여 성장시켜 최종적으로 우물층을 적층한 총두께 175Å의 다중양자우물구조(MQW)의 활성층(16)을 성장시킨다.
이어서 실시예1과 같이 Mg를 1X1020/cm3 도핑한 p형 Al0 .3Ga0 .7N로 이루어진 p측 캡층(17)을 300Å의 막두께로 성장시키고, Mg를 1X1020/cm3 도핑한 p형 GaN로 이루어진 p측 광가이드층(18)을 0.1㎛의 막두께로 성장시킨다.
다음에 실시예1과 같이 Mg를 1X1020/cm3 도핑한 p형 Al0 .2Ga0 .8N로 이루어진 20Å두께의 제1층과, Mg를 1X1020/cm3 도핑한 p형 GaN로 이루어진 20Å두께의 제2층으로 구성된 총두께 0.4㎛의 초격자층으로 이루어진 p측 클래드층(19)을 형성하고, 마지막으로 p측 클래드층(19)위에 Mg를 2X1020/cm3 도핑한 p형 GaN로 이루어진 p측 접촉층(20)을 150Å의 막두께로 성장시킨다.
반응종료후, 700℃에서 어닐링한 다음, 실시예1과 같이 RIE장치에 의해 최상층의 p측 접촉층(20)과 p측 클래드층(19)을 에칭하여 4㎛의 스트라이프폭을 갖는 릿지 형태로 만든다.
이어서 실시예1과 같이 p측 접촉층(20)의 스트라이프 릿지의 표면의 거의 전 면에 Ni과 Au로 이루어진 p전극(21)을 형성하고, GaN기판(101)이 뒷면의 거의 전면에 Ti와 Au로 이루어진 n전극(23)을 형성한다.
다음에 도 6에 나타낸 바와 같이 p전극(21)에 해당하는 부분을 제외한 p측 클래드층(19)상에 SiO2로 이루어진 절연막(25)을 형성하고, 이 절연막(25)을 매개하여 p전극(21)과 전기적으로 접속된 p패드전극(22)을 형성한다.
전극형성후, p전극(21)에 수직한 방향으로 GaN기판(101)을 막대 형태로 벽개하고, 벽개면에 공진기를 제작한다. GaN기판의 벽개면은 M면으로 한다. 벽개면에 SiO2와 TiO2로 이루어진 유전체 다층막을 형성하고, 최종적으로 p전극에 평행한 방향으로 막대를 절단하여 도 6에 나타낸 레이저 칩으로 만든다. 이어서 칩을 페이스업(기판과 히트싱크가 대향한 상태)으로 히트싱크에 설치하고 p패드전극(22)을 와이어본딩하고, 실온에서 레이저발진을 시험한 결과, 문턱전류밀도 2.5kA/cm2, 문턱전압 4.0V에서 발진파장 405nm의 연속발진이 확인되었고 500시간 이상의 수명을 나타내었다. 이것은 기판으로 GaN를 사용함으로써 결정결함의 확장이 줄어든 결과에 기인한 것이다.
이하, 도면을 참조하여 본 발명의 실시형태3에 기초한 실시예에 대하여 설명한다. 도 4는 도 3의 레이저소자의 형태를 나타낸 사시도이다.
[실시예27]
사파이어(C면)로 이루어진 기판상에 GaN로 이루어진 버퍼층을 매개하여 GaN로 이루어진 단결정을 50㎛의 두께로 성장시킨 GaN기판(100)을 준비한다. 이 GaN기 판(100)을 반응용기내에 세트시키고, 온도를 1050℃까지 상승시키고 캐리어가스로 수소, 원료가스로 암모니아와 TMG, 불순물가스로서 실란을 사용하여 GaN기판(100)상에 Si을 1X1018/cm3 도핑한 GaN로 이루어진 n측 버퍼층(11)을 4㎛의 막두께로 성장시킨다. 이 버퍼층은 도 3과 같은 구조의 발광소자를 제작한 경우에는 n전극을 형성하기 위한 접촉층으로서도 작용한다. 또한, 이 n측 버퍼층은 고온에서 성장시키는 버퍼층으로, 예컨대 사파이어, SiC, 스피넬과 같이 질화물반도체와는 다른 재료로 이루어진 기판상에 900℃이하의 저온에서 GaN, AlN등을 0.5㎛이하의 막두께로 직접 성장시키는 버퍼층과는 구별된다.
(n측 클래드층(14)=초격자층)
이어서 1050℃에서 TMA, TMG, 암모니아, 실란가스를 사용하여 Si을 1X1019/cm3 도핑한 n형 Al0 .2Ga0 .8N로 이루어진 제1층을 40Å의 막두께로 성장시키고, 이어서 실란가스, TMA의 공급을 중단하여 언도우프의 GaN로 이루어진 제2층을 40Å의 막두께로 성장시킨다. 그리고 제1층+제2층+제1층+제2층+....과 같이 하여 초격자층을 구성하여 각각 100층씩 번갈아가며 적층하여 총두께 0.8㎛의 초격자로 이루어진 n측 클래드층(14)을 성장시킨다.
(n측 광가이드층(15))
이어서 실란가스의 공급을 중단하고 1050℃에서 언도우프 GaN로 이루어진 n측 광가이드층(15)을 0.1㎛의 막두께로 성장시킨다. 이 n측 광가이드층은 활성층의 광가이드층으로서 작용하며, GaN, InGaN를 성장시키는 것이 바람직한데, 통상 100 Å - 5㎛, 더욱 바람직하게는 200Å - 1㎛의 막두께로 성장시킨다. 또한, 이 층을 언도우프의 초격자층으로 할 수도 있다. 초격자층으로 하는 경우에는 밴드갭 에너지는 활성층보다 크고 n측 클래드층의 Al0 .2Ga0 .8N보다 작게 한다.
(활성층(16))
다음에 원료가스로 TMG, TMI, 암모니아를 사용하여 활성층(16)을 성장시킨다. 활성층(16)은 온도를 800℃로 유지하고 언도우프 In0 .2Ga0 .8N로 이루어진 우물층을 25Å의 두께로 성장시킨다. 이어서 TMI의 몰비만을 변화시켜 동일온도에서 언도우프 In0 .01Ga0 .95N로 이루어진 장벽층을 50Å의 두께로 성장시킨다. 이 과정을 2회 반복하여 최종적으로 우물층이 적층된 총두께 175Å의 다중양자우물구조(MQW)의 활성층을 성장시킨다. 활성층은 본 실시예와 같이 언도우프로 해도 되고, n형 불순물 및/또는 p형 불순물을 도핑해도 된다. 불순물은 우물층과 장벽층의 양쪽에 도핑해도 되고 어느 한쪽에 도핑해도 된다.
(p측 캡층(17))
이어서 온도를 1050℃로 올리고 TMG, TMA, 암모니아, Cp2Mg를 사용하여 p측 광가이드층(18)보다 밴드갭 에너지가 크고 Mg를 1X1020/cm3 도핑한 p형 Al0 .3Ga0 .7N로 이루어진 p측 캡층(17)을 300Å의 두께로 성장시킨다. 이 p측 캡층(17)은 상술한 바와 같이 0.1㎛이하로 형성하는데, 막두께의 하한은 특별히 한정되지 않으나, 10Å이상으로 형성하는 것이 바람직하다.
(p측 광가이드층(18))
이어서 Cp2Mg, TMA의 공급을 중단하고 1050℃에서 밴드갭 에너지가 p측 캡층(17)보다 작고 언도우프 GaN로 이루어진 p측 광가이드층(18)을 0.1㎛의 두께로 성장시킨다. 이 층은 활성층의 광가이드층으로서 작용하며, n측 광가이드층(15)과 마찬가지로 GaN, InGaN으로 성장시키는 것이 바람직하다. 또한, 이 p측 광가이드층을 언도우프의 질화물반도체, 불순물을 도핑한 질화물반도체로 이루어진 초격자층으로 할 수도 있다. 초격자층으로 할 경우에는 밴드갭 에너지는 활성층의 우물층보다 크고 p측 클래드층인 Al0 .2Ga0 .8N보다는 작게 한다.
(p측 클래드층(19))
다음에 1050℃에서 Mg를 1X1020/cm3 도핑한 p형 Al0 .2Ga0 .8N로 이루어진 제3층을 40Å의 두께로 성장시키고, 이어서 TMA의 공급만을 중단하고 언도우프 GaN로 이루어진 제4층을 40Å의 두께로 성장시킨다. 그리고 이 과정을 각각 100회 반복하여 총 막두께 0.8㎛의 초격자층으로 이루어진 p측 클래드층(19)을 형성한다.
(p측 접촉층(20))
마지막으로 1050℃에서 p측 클래드층(19)상에 Mg를 2X1020/cm3 도핑한 p형 GaN로 이루어진 p측 접촉층(20)을 150Å의 두께로 성장시킨다. p측 접촉층(20)은 p형 InXAlYGa1 -X- YN (0
Figure 112006060888572-pat00063
X, 0
Figure 112006060888572-pat00064
Y, X+Y
Figure 112006060888572-pat00065
1)로 구성할 수 있으며, 바람직하게는 Mg를 도핑한 GaN로 하면 p전극(21)과 가장 바람직한 오믹접촉을 얻을 수 있다. 또한, p형 AlYGa1-YN을 포함하는 초격자구조의 p측 클래드층(19)에 접하여 밴드갭 에너지가 작은 질화물반도체를 p측 접촉층으로 하고 그 막두께를 500Å이하로 얇게 하기 때문에 실질적으로 p측 접촉층(20)의 캐리어농도가 높아져 p전극과 바람직한 오믹접촉을 얻을 수 있으며, 소자의 문턱전류, 문턱전압이 저하된다.
이상과 같이 하여 질화물반도체를 성장시킨 웨이퍼를 반응용기내에 두고 질소분위기내에서 700℃로 어닐링을 행하여 p형 불순물을 도핑한 층을 더욱 저저항화시킨다. 어닐링의 상세한 방법에 대해서는 본 발명자들이 앞서 출원한 미국특허 제5,306,662호에 개시되어 있는바, 본 실시예의 어닐링에 대해서도 미국특허 제5,306,662호에 개시된 방법을 이용한다.
어닐링후, 웨이퍼를 반응용기로부터 꺼내고, 도 3에 나타낸 바와 같이 RIE장치에 의해 최상층의 p측 접촉층(20)과 p측 클래드층(19)을 에칭하여 4㎛의 스트라이프 폭을 갖는 릿지형태로 만든다. 이와 같이 활성층보다 상부에 있는 층을 스트라이프형태의 릿지형상으로 함으로써 활성층의 발광이 스트라이프 릿지의 아래에 집중되게 되어 문턱값이 저하된다. 특히 초격자층으로 이루어진 p측 클래드층(19) 이상의 층을 릿지형상으로 하는 것이 바람직하다.
이어서 릿지 표면에 마스크를 형성하고, RIE로 에칭을 행하여 n측 버퍼층(11)의 표면을 노출시킨다. 노출된 이 n측 버퍼층(11)은 n전극(23)을 형성하기 위한 접촉층으로서도 작용한다. 도 3에서는 n측 버퍼층(11)을 접촉층으로 하고 있으나, GaN기판(100)까지 에칭을 행하여 노출된 GaN기판(100)을 접촉층으로 할 수도 있다.
이어서 p측 접촉층(20)의 릿지의 가장 표면에 Ni와 Au로 이루어진 p전극(21)을 스트라이프 형태로 형성한다. p측 접촉층과 바람직한 오믹접촉을 얻을 수 있는 p전극(21)의 재료로는, 예컨대 Ni, Pt, Pd, Ni/Au, Pt/Au, Pd/Au등을 들 수 있다.
한편, Ti와 Al로 이루어진 n전극(23)을 사전에 노출시킨 n측 버퍼층(11)의 표면에 스트라이프형태로 형성한다. n측 버퍼층(11) 또는 GaN기판(11)과 바람직한 오믹접촉을 이룰 수 있는 n전극(23)의 재료로는 Al, Ti, W, Cu, Zn, Sn, In등의 금속 또는 합금을 들 수 있다.
이어서 도 3에 나타낸 바와 같이 p전극(21)과 n전극(23)의 사이에 노출된 질화물반도체층의 표면에 SiO2로 이루어진 절연막(25)을 형성하고, 이 절연막(25)을 매개로 p전극(21)과 전기적으로 접속된 p패드전극(22) 및 n패드전극(24)을 형성한다. 이 p패드전극(22)은 실질적인 p전극(21)의 표면적을 넓혀 p전극측을 와이어본딩, 다이본딩 가능하도록 하는 작용을 한다. 한편, n패드전극(24)은 n전극이 떨어져 나가는 것을 방지하는 작용을 한다.
이상과 같이 하여 n전극과 p전극을 형성한 웨이퍼를 연마장치로 이송하여 다이아몬드 연마제를 사용하여 질화물반도체가 형성되지 않은 측의 사파이어기판을 래핑하여 기판의 두께를 70㎛로 만든다. 래핑후, 더욱 고운 연마제로 1㎛ 연마하여 기판 표면을 경면상태로 만들고 Au/Sn으로 전면을 금속화한다.
이후, Au/Sn측을 스크라이브하여 스트라이프형태의 전극에 수직한 방향으로 막대형태로 벽개하고, 벽개면에 공진기를 제작한다. 공진기면에 SiO2와 TiO2로 이루어진 유전체 다층막을 형성하고, 마지막으로 p전극에 평행한 방향으로 막대를 절단하여 레이저칩으로 만든다. 이어서 칩을 페이스업(기판과 히트싱크가 대향된 상태)으로 히트싱크에 설치하고, 각각의 전극을 와이어본딩하고, 실온에서 레이저발진을 시험한 결과, 실온에서 문턱전류밀도 2.0kA/cm2, 문턱전압 4.0V에서 발진파장 405nm의 연속발진이 확인되었고, 1000시간 이상의 수명을 나타내었다.
[실시예28]
도 7은 본 발명의 다른 실시예에 의한 레이저소자의 구조를 나타낸 모식적인 단면도로, 도 3과 같이 레이저소자의 공진방향에 수직한 방향으로 소자를 절단한 경우를 나타내고 있다. 이하, 도 7을 기초로 하여 실시예28에 대하여 설명한다. 도 7에 있어서, 도 3 및 도 4와 동일한 부분에는 동일한 부호를 첨부하여 나타낸다.
사파이어(C면)로 이루어진 기판상에 GaN로 이루어진 버퍼층을 매개하여 Si을 5X1018/cm3 도핑한 GaN로 이루어진 단결정을 150㎛의 막두께로 성장시킨 GaN기판(100)을 준비한다. 이 GaN기판(100)상에 실시예27과 같이 하여 n측 버퍼층(11)을 성장시킨다.
(크랙방지층(13))
n측 버퍼층(11)을 성장시킨 후, 온도를 800℃로 하여 원료가스로 TMG, TMI, 암모니아, 불순물가스로 실란가스를 사용하여 Si을 5X1018/cm3 도핑한 In0 .1Ga0 .9N로 이루어진 크랙방지층(13)을 500Å의 막두께로 성장시킨다. 이 크랙방지층(13)은 In을 포함하는 n형의 질화물반도체 또는 InGaN로 성장시킴으로써 Al을 포함하는 질화물반도체내에 크랙이 발생하는 것을 방지할 수 있다. 이 크랙방지층(13)은 100Å이상, 0.5㎛이하의 두께로 성장시키는 것이 바람직하다. 100Å보다 얇으면 상기와 같이 크랙방지층으로서 작용하기 어렵고 0.5㎛보다 두꺼우면 결정 자체가 측변하는 경향이 있다.
크랙방지층(13) 성장후, 실시예27과 같이 변조도핑된 초격자로 이루어진 n측 클래드층(14)과 언도우프 n측 광가이드층(15)을 성장시킨다.
(n측 캡층(20))
이어서 TMG, TMA, 암모니아, 실란가스를 사용하여 n측 광가이드층(15)보다 밴드갭 에너지가 크고 Si을 5X1018/cm3 도핑한 n형 Al0 .3Ga0 .7N로 이루어진 n측 캡층(20)을 300Å의 막두께로 성장시킨다.
이후는 실시예27과 동일하게 하여 활성층(16), p측 캡층(17), 언도우프 p측 광가이드층(18), 변조도핑된 초격자로 이루어진 p측 클래드층(19), p측 접촉층(20)을 성장시킨다.
질화물반도체 성장후, 같은 방식으로 어닐링을 행하여 p형 불순물을 도핑한 층을 더욱 저저항화시키고, 어닐링후, 도 7에 나타낸 바와 같이 최상층의 p측 접촉층(20)과 p측 클래드층(19)을 에칭하여 4㎛의 스트라이프폭을 갖는 릿지형상으로 만든다.
릿지 형성후, p측 접촉층(20)의 릿지 표면에 Ni/Au로 이루어진 p전극(21)을 스트라이프 형태로 형성하고, p전극(21) 이외의 표면의 질화물 반도체층에 SiO2로 이루어진 절연막(25)을 형성하고, 이 절연막(25)을 매개하여 p전극(21)과 전기적으로 접속하는 p패드전극(22)을 형성한다.
이상과 같이 하여 p전극을 형성한 웨이퍼를 웨이퍼를 연마장치로 이송하여 사파이어 기판을 연마하여 제거하여 GaN기판(100)의 표면을 노출시킨다. 노출된 GaN기판 표면의 거의 전면에 Ti/Al으로 이루어진 n전극(23)을 형성한다.
전극형성후, GaN기판의 M면(질화물반도체를 육방정계로 근사했을 경우에 육각주의 측면에 해당하는 면)에서 벽개하고, 그 벽개면에 SiO2와 TiO2로 이루어진 유전체 다층막을 형성하고, 마지막으로 p전극에 평행한 방향으로 막대를 절단하여 레이저칩으로 만든다. 이 레이저소자도 실온에서 연속발진을 나타내며 실시예27과 거의 동일한 특성을 나타낸다.
[실시예29]
실시예27에 있어서, n측 버퍼층(11) 성장후, 실시예28과 같이 하여 크랙방지층(13)을 성장시킨다. 이어서 크랙방지층상에 Si을 1X1019/cm3 도핑한 Al0 .3Ga0 .7N의 단일층만으로 이루어진 n측 클래드층(14)을 0.4㎛의 두께로 성장시킨다. 이후는 실시예27과 동일하게 하여 레이저소자를 제작한 결과, 실온에서 레이저 발진을 나타내었으나, 수명은 실시예27의 레이저소자보다 약간 짧아졌다.
[실시예30]
실시예27에 있어서, p측 클래드층(19) 성장시에 Mg를 1X1020/cm3 도핑한 Al0.3Ga0.7N의 단일층을 0.4㎛의 두께로 성장시킨 것 이외에는 실시예27과 동일하게 하여 레이저소자를 제작한 결과, 실온에서 레이저발진을 나타내었으나, 수명은 실시예27의 레이저소자보다 약간 짧아졌다.
[실시예31]
실시예27에 있어서, n측 클래드층(14)을 초격자구조로 하지 않고, Si을 1X1018/cm3 도핑한 0.4㎛ 두께의 Al0 .2Ga0 .8N층으로 구성한다. 또한, p측 클래드층도 초격자구조로 하지 않고, Mg를 1X1020/cm3 도핑한 0.4㎛ 두께의 Al0 .2Ga0 .8N층으로 구성한다. 대신에 n측 광가이드층(15)을 30Å두께의 언도우프 In0 .01Ga0 .99N층과, Si을 1X1017/cm3 도핑한 30Å 두께의 GaN층을 적층한 총두께 0.12㎛의 초격자구조로 하고, p측 광가이드층(18)을 30Å두께의 언도우프 In0 .01Ga0 .99N층과, Mg를 1X1017/cm3 도핑한 30Å 두께의 GaN층을 적층한 총두께 0.12㎛의 초격자구조로 하는 것 이외에는 실시예27과 동일하게 하여 레이저소자를 제작한 결과, 실온에서 레이저발진을 나타내었으나, 수명은 실시예27의 레이저소자보다 약간 짧아졌다.
[실시예32]
실시예27에 있어서, n측 버퍼층(11)을 형성할때 언도우프 GaN층을 30Å, Si 을 1X1019/cm3 도핑한 Al0 .05Ga0 .95N층을 30Å 적층한 총두께 0.12㎛의 초격자층으로 한다. 이후는 실시예27과 동일하게 하여 n측 클래드층(14)의 상부의 층들을 성장시켜 레이저소자를 만든다. 단, n전극을 형성할때 에칭에 의해 노출시키는 면은 상술한 1.2㎛의 초격자층의 중간으로 하고 이 초격자층에 n전극을 형성한다. 이 레이저소자도 실온에서 연속발진하며, 문턱값은 실시예27에 비하여 약간 저하되었고, 수명은 100시간 이상을 나타내었다.
[실시예33]
도 8은 본 발명의 다른 실시예에 의한 레이저소자의 구조를 나타낸 모식적인 단면도로, 다른 도면과 동일부호는 동일층을 나타낸다. 이하, 도 8을 참조하여 실시예33에 대하여 설명한다
실시예27과 마찬가지로 2인치 직경의 (0001) C면을 주면으로 하는 사파이어기판(30)상에 500℃에서 GaN으로 이루어진 버퍼층(도시하지 않음)을 200Å의 두께로 성장시킨 후, 온도를 1050℃로 하여 언도우프 GaN층(31)을 5㎛ 두께로 성장시킨다. 이와 같이 성장시킨 막의 두께는 5㎛로 한정되는 것은 아니고 버퍼층보다 두꺼운 막두께로 성장시켜 10㎛이하의 두께로 조정하는 것이 바람직하다. 기판은 사파이어 이외에 SiC, ZnO, 스피넬, GaAs등의 질화물반도체를 성장시키기 위해 알려져 있는 질화물반도체와 다른 재료로 이루어진 기판을 이용할 수 있다.
이어서 언도우프 GaN층(31)을 성장시킨 후, 웨이퍼를 반응용기에서 꺼내어 GaN층(31)의 표면에 스트라이프형태의 포토마스크를 형성하고, CVD장치에 의해 스 트라이프 폭 20㎛, 스트라이프 간격(창부분) 5㎛의 SiO2로 이루어진 보호막(32)을 0.1㎛의 두께로 형성한다. 도 8은 스트라이프의 긴 폭 방향에 수직한 방향으로 절단했을때의 부분적인 웨이퍼의 구조를 나타낸 모식적인 단면도이다. 보호막의 형태로는 스트라이프 형태, 도트형태, 바둑판 형태등과 같은 형태도 되지만, 언도우프 GaN층(31)의 노출부분, 즉, 보호막이 형성되어 있지 않은 부분(창부분)보다 보호막의 면적을 크게 하는 것이 결정졀함이 적은 GaN기판(100)을 성장시키기 용이하다. 보호막의 재료로는, 예컨대 산화규소(SiOx), 질화규소(SixNy), 산화티탄(TiOx), 산화지르코늄(ZrOx)등의 산화물, 질화물 또는 이들의 다층막 이외에 1200℃이상의 융점을 갖는 금속등을 이용할 수 있다. 이들 보호막 재료는 질화물반도체의 성장온도 600℃-1100℃의 온도에도 견디며, 그 표면에 질화물반도체가 성장되지 않거나 성장하기 어려운 성질을 가지고 있다.
보호막(32) 형성후, 웨이퍼를 다시 반응용기내에 세트시키고, 1050℃에서 언도우프 GaN로 이루어진 GaN기판(100)으로 구성된 GaN층을 10㎛의 두께로 성장시킨다. 성장시키는 GaN층의 바람직한 성장막 두께는 먼저 형성한 보호막(32)의 두께 및 크기도 다르지만, 보호막(32)의 표면을 덮도록 보호막상부에서 횡방향(두께방향에 수직한 방향)에도 성장되도록 충분한 두께로 성장시킨다. 이와 같이 질화물반도체가 성장하기 어려운 성질을 가진 보호막(32)의 표면상에 횡방향으로 GaN층을 성장시키는 방법으로 GaN기판(100)을 성장시키면, 처음에는 보호막(32)의 상부에는 GaN층이 성장하지 않고 창부분의 언도우프 GaN층(31)상에 GaN층이 선택 성장된다. 계속해서 GaN층을 성장시키면 GaN층이 횡방향으로 성장하여 보호막(32) 상부를 덮게 되면서 인접한 창으로부터 성장된 GaN층끼리 연결되어 보호막(32)위에 GaN층이 성장된 것과 같은 상태가 된다. 즉, GaN층(31)상에 보호막(32)을 매개하여 GaN층을 횡방향으로 성장시킨다. 여기에서, 중요한 것은 사파이어기판(30)상에 성장되어 있는 GaN층(31)의 결정결함과 보호막(32)상에 성장되어 있는 GaN기판(100)의 결정결함의 수이다. 즉, 이종기판과 질화물반도체의 격자정수의 오정합에 의해 이종기판상에 성장되는 질화물반도체에는 매우 많은 결정결함이 발생하고, 이 결정결함은 차례로 그 상층에 형성되는 질화물반도체가 성장되는 동안 표면까지 전달된다. 한편, 본 실시예33와 같이 보호막(32)상에 횡방향으로 성장된 GaN기판(100)은 이종기판상에 직접 성장된 것이 아니고 인접하는 창부분으로부터 성장시킨 GaN층이 보호막(32)상에 횡방향으로 성장함으로써 성장중에 연결된 것이기 때문에 결정결함의 수는 이종기판에서 직접 성장된 것에 비해 매우 적어진다. 따라서 이종기판상에 성장된 질화물반도체층상에 부분적으로 보호막을 형성하고 이 보호막상에 횡방향으로 성장되어 이루어지는 GaN층을 기판으로 함으로써 실시예27의 GaN기판에 비하여 훨씬 결정결함이 적은 GaN기판을 얻을 수 있다. 실제로 언도우프 GaN층(31)의 결정결함은 1010/cm3이지만, 이 실시예33의 방법에 의한 GaN기판(100)의 결정결함은 106/cm3이하로 감소시킬 수 있다.
이상과 같이 하여 GaN기판(100)을 형성한 후, 이 GaN기판상에 실시예27과 같이 Si을 1X1018/cm3 도핑한 GaN로 이루어진 n측 버퍼층, 접촉층(11)을 5㎛의 막두께 로 성장시킨 다음, 실시예28과 같이 Si을 5X1018/cm3 도핑한 In0 .1Ga0 .9N로 이루어진 크랙방지층(13)을 500Å의 두께로 성장시킨다. 이 크랙방지층(13)은 생략할 수도 있다.
(중앙부의 불순물농도가 높은 초격자구조의 n측 클래드층(14))
이어서 1050℃에서 TMG, 암모니아가스를 사용하여 언도우프 GaN층을 20Å 두께로 성장시켜 밴드갭 에너지가 작은 제2질화물반도체층을 형성한다. 이어서 같은 온도에서 TMA를 추가하여 언도우프 Al0 .1Ga0 .9N층을 5Å 성장시키고 계속해서 실란가스를 추가하여 Si을 1X1019/cm3 도핑한 Al0 .1Ga0 .9N층을 20Å의 두께로 성장시킨 후, Si의 도핑을 중지하여 언도우프 Al0 .1Ga0 .9N층을 5Å의 막두께로 성장시킴으로써 밴드갭 에너지가 큰 두께 30㎛의 제1질화물반도체층을 형성한다. 이후는 동일한 방법으로 제2질화물반도체층과 제1질화물반도체층을 번갈아가면서 반복하여 형성한다. 실시예33에서는 제2질화물반도체층과 제1질화물반도체층이 각각 120층이 되도록 적층하여 0.6㎛ 두께의 초격자구조로 이루어진 n측 클래드층(14)을 형성한다.
이어서 실시예27과 동일한 방법으로 n측 광가이드층(15), 활성층(16), p측 캡층(17), p측 광가이드층(18)을 차례로 성장시킨다.
(중앙부의 불순물농도가 높은 초격자구조의 p측 클래드층(19))
이어서 1050℃에서 TMG, 암모니아가스를 사용하여 언도우프 GaN층을 20Å 두께로 성장시켜 밴드갭 에너지가 작은 제4질화물반도체층을 형성한다. 이어서 같은 온도에서 TMA를 추가하여 언도우프 Al0 .1Ga0 .9N층을 5Å 성장시키고 계속해서 Cp2Mg를 추가하여 Mg를 1X1020/cm3 도핑한 Al0 .1Ga0 .9N층을 20Å의 두께로 성장시킨 후, Cp2Mg의 공급을 중지하여 언도우프 Al0 .1Ga0 .9N층을 5Å의 막두께로 성장시킴으로써 밴드갭 에너지가 큰 두께 30㎛의 제3질화물반도체층을 형성한다. 이후는 동일한 방법으로 제4질화물반도체층과 제3질화물반도체층을 번갈아가면서 반복하여 형성한다. 실시예33에서는 제4질화물반도체층과 제3질화물반도체층이 각각 120층이 되도록 적층하여 0.6㎛ 두께의 초격자구조로 이루어진 p측 클래드층(19)을 형성한다.
최종적으로 실시예27과 같은 방법으로 p측 접촉층(20)을 성장시킨 후, 웨이퍼를 반응용기로부터 꺼내어 어닐링을 행한 다음, 에칭을 실시하여 p측 클래드층(19) 이상의 층을 스트라이프형태의 릿지형상으로 만든다.
이어서 도 8에 나타낸 바와 같이 릿지에 대하여 좌우대칭으로 에칭을 행하여 n전극(23)을 형성할 n형 버퍼층의 표면을 노출시켜 n전극(23)을 형성하고, p측 접촉층(20)의 릿지 표면에도 p전극(21)을 스트라이프 형태로 형성한다. 이후는 실시예27과 동일하게 실시하여 레이저소자를 제작한 결과, 실시예27의 소자에 비하여 문턱전류밀도, 문턱전압이 약 10% 저하되었고, 파장 405nm의 연속발진을 나타내었으며, 수명은 2000시간 이상을 나타내었다. 이것은 GaN기판(100)으로 결정결함이 적은 것을 사용함으로써 질화물반도체의 결정성이 향상된 것이 기인한다. 도 8에서 GaN기판(100)을 예컨대 80㎛이상의 막두께로 성장시킨 경우에는 이종기판(30)부터 보호막(32)은 제거하는 것도 가능하다.
[실시예34]
실시예33에 있어서, n측 클래드층(14)을 성장시킬때 중앙부를 높은 불순물농도로 하지 않고, 통상의 언도우프 GaN층을 20Å, Si을 1X1019/cm3 도핑한 Al0 .1Ga0 .9N층을 20Å 적층하여 총두께 0.6㎛의 초격자구조로 한다.
한편, p측 클래드층(19)을 성장시킬때도 중앙부를 높은 불순물농도로 하지 않고, 통상의 언도우프 GaN층을 20Å, Mg를 1X1020/cm3 도핑한 Al0 .1Ga0 .9N층을 20Å 적층하여 총두께 0.6㎛의 초격자구조로 하는 것 이외에는 실시예33과 동일하게 하여 레이저소자를 제작한 결과, 실시예33의 레이저소자에 비하여 약간 문턱값은 저하하였으나, 수명은 거의 동일한 2000시간 이상을 나타내었다.
[실시예35]
실시예33에 있어서, n측 클래드층(14)을 성장시킬때 Si을 1X1019/cm3 도핑한 GaN층을 25Å, 언도우프 Al0 .1Ga0 .9N층을 25Å 번갈아가며 적층하여 총두께 0.6㎛의 초격자구조로 한다. 한편, p측 클래드층(19)을 성장시킬때도 Mg를 1X1020/cm3 도핑한 GaN층을 25Å, 언도우프 Al0 .1Ga0 .9N층을 25Å 번갈아가며 적층하여 총두께 0.6㎛의 초격자구조로 하는 것 이외에는 실시예33과 동일하게 하여 레이저소자를 제작한 결과, 실시예33의 레이저소자와 거의 같은 특성과 수명을 갖는 레이저소자를 얻을 수 있었다.
[실시예36]
실시예33에 있어서, n측 클래드층(14)을 성장시킬때 Si을 1X1019/cm3 도핑한 GaN층을 25Å, Si을 1X1017/cm3 도핑한 Al0 .1Ga0 .9N층을 25Å 번갈아가며 적층하여 총두께 0.6㎛의 초격자구조로 한다. 한편, p측 클래드층(19)을 성장시킬때도 Mg를 1X1020/cm3 도핑한 GaN층을 25Å, Mg를 1X1018/cm3 도핑한 Al0 .1Ga0 .9N층을 25Å 번갈아가며 적층하여 총두께 0.6㎛의 초격자구조로 하는 것 이외에는 실시예33과 동일하게 하여 레이저소자를 제작한 결과, 실시예33의 레이저소자와 거의 같은 특성과 수명을 갖는 레이저소자를 얻을 수 있었다.
[실시예37]
실시예33에 있어서, n측 클래드층을 초격자구조로 하지 않고, Si을 1X1019/cm3 도핑한 Al0 .1Ga0 .9N층을 0.6㎛의 두께로 성장시킨다. 한편, p측 클래드층(19)을 성장시킬때도 Mg를 1X1020/cm3 도핑한 GaN층을 25Å, 1X1018/cm3도핑한 Al0.1Ga0.9N층을 25Å 번갈아가며 적층하여 총두께 0.6㎛의 초격자구조로 하는 것 이외에는 실시예33과 동일하게 하여 레이저소자를 제작한 결과, 실시예33의 레이저소자에 비해 문턱값은 약간 상승하였으나 1000시간 이상의 수명을 나타내었다.
[실시예38]
실시예33에 있어서, n측 클래드층 및 p측 클래드층의 초격자에 있어서의 불 순물농도를 통상의 변조도핑(중앙부가 고농도가 아니고 층내에서 거의 균일)으로 하고, n측 버퍼층(11)을 성장시킬때 Si을 1X1019/cm3 도핑한 Al0 .05Ga0 .95N층을 50Å, 언도우프 GaN층을 50Å 번갈아가며 성장시켜 총두께 2㎛의 초격자구조로 하는 것 이외에는 실시예33과 동일하게 하여 레이저소자를 제작한 결과, 실시예33의 레이저소자에 비하여 문턱값이 약간 저하되었고 수명은 3000시간 이상을 나타내었다.
[실시예39]
실시예33에 있어서, n측 클래드층(14)을 언도우프 GaN층을 20Å, Si을 1X1019/cm3 도핑한 Al0 .1Ga0 .9N층을 20Å 적층하여 총두께 0.6㎛의 초격자구조로 한다. 이어서 n측 광가이드층(15)을 Si을 1X1019/cm3 도핑한 GaN층을 25Å, 언도우프 Al0.05Ga0.95N층을 25Å 번갈아가며 적층하여 총두께 0.1㎛의 초격자구조로 한다.
한편, p측 광가이드층도 Mg를 1X1019/cm3 도핑한 GaN층을 25Å, 언도우프 Al0.05Ga0.95N층을 25Å 번갈아가면서 성장시켜 총두께 0.1㎛의 초격자구조로 한다. 이어서 p측 클래드층(19)을 언도우프 GaN층을 20Å, Mg를 1X1020/cm3 도핑한 Al0.1Ga0.9N층을 20Å 번갈아가며 적층하여 총두께 0.6㎛의 초격자구조로 하는 것 이외에는 동일하게 하여 레이저소자를 제작한 결과, 실시예33의 레이저소자에 비하여 약간 문턱값은 저하하였으나, 수명은 3000시간 이상을 나타내었다.
[실시예40]
실시예40은 실시예33과 마찬가지로 GaN기판(100)을 이용하여 구성한 레이저소자이다.
즉, 실시예40의 레이저소자는 실시예33과 같이 구성된 GaN기판(100)상에 다음과 같은 각 반도체층을 형성하여 구성한다.
우선, GaN기판(100)상에 Si을 1X1018/cm3이상 도핑한 n형 GaN로 이루어진 n측 접촉층(n형의 제2질화물반도체층)을 2㎛의 두께로 성장시킨다. 이 층을 언도우프 GaN와, Si을 도핑한 AlXGa1 - XN (0<X
Figure 112006060888572-pat00066
0.4)로 이루어진 초격자층으로 해도 된다.
이어서 n측 접촉층을 성장시킨 후, 온도를 800℃로 하고 질소분위기에서 TMG, TMI, 암모니아, 실란가스로 Si을 5X1018/cm3 도핑한 In0 .1Ga0 .9N로 이루어진 크랙방지층을 500Å의 두께로 성장시킨다. 이 크랙방지층은 In을 포함하는 n형 질화물반도체, 바람직하게는 InGaN로 성장시킴으로써 후에 성장시키는 Al을 포함하는 질화물반도체중에 크랙이 발생하는 것을 방지할 수 있다. 이 크랙방지층은 100Å이상, 0.5㎛이하의 두께로 성장시키는 것이 바람직하다. 100Å보다 얇으면 상기와 같이 크랙방지층으로서 작용하기 어렵고, 0.5㎛보다 두꺼우면 결정 자체가 흑변하는 경향이 있다.
이어서 1050℃에서 TMA, TMG, 암모니아, 실란가스를 사용하여 Si을 1X1019/cm3 도핑한 n형 Al0 .2Ga0 .8N로 이루어진 층을 40Å, 언도우프 GaN층을 40Å 두 께로 성장시키되 이들 층을 번갈아가면서 각각 100층씩 적층한 총두께 0.8㎛의 초격자로 이루어진 n형 클래드층을 성장시킨다.
이어서 언도우프 Al0 .05Ga0 .95N로 이루어진 n측 광가이드층을 0.1㎛의 두께로 성장시킨다. 이 층은 활성층의 광을 도파하는 광가이드층으로서 작용하며, 언도우프 이외에 n형 불순물을 도핑해도 된다. 이 층을 GaN와 AlGaN로 이루어진 초격자층으로 할 수도 있다.
이어서 언도우프 In0 .01Ga0 .99N로 이루어진 활성층을 400Å 두께로 성장시킨다.
이어서 후에 형성할 p측 광가이드층보다 밴드갭 에너지가 크고 Mg를 1X1019/cm3 도핑한 p형 Al0 .2Ga0 .8N로 이루어진 p측 캡층을 300Å의 두께로 성장시킨다.
이어서 밴드갭 에너지가 p측 캡층보다 작고 Al0 .01Ga0 .99N로 이루어진 p측 광가이드층을 0.1㎛의 두께로 성장시킨다. 이 층은 활성층의 광가이드층으로서 작용한다. 이 p측 광가이드층을 언도우프 질화물반도체로 이루어진 초격작츠으로 할 수도 있다. 초격자층으로 할 경우에는 밴드갭 에너지가 큰 쪽의 층(장벽층)의 밴드갭 에너지는 활성층보다 크고 p측 클래드층보다는 작게 한다.
이어서 Mg를 1X1019/cm3 도핑한 p형 Al0 .2Ga0 .8N층을 40Å, 언도우프 GaN를 40Å 번갈아가면서 적층한 총두께 0.8㎛의 초격자구조로 이루어진 p측 클래드층을 성장시킨다.
마지막으로 p측 클래드층상에 Mg를 1X1020/cm3 도핑한 p형 GaN로 이루어진 p측 접촉층을 150Å의 두께로 성장시킨다. 특히, 레이저소자의 경우 AlGaN을 포함하는 초격자구조의 p측 클래드층에 접하여 밴드갭 에너지가 작은 질화물반도체를 p측 접촉층으로 하고 그 막두께를 500Å 이하로 얇게 하기 때문에 실질적으로 p측 접촉층의 캐리어농도가 높아져 p전극과 바람직한 오믹접촉을 얻을 수 있으며, 소자의 문턱전류, 문턱전압이 저하하는 경향이 있다.
이상과 같이 하여 질화물반도체를 성장시킨 웨이퍼를 소정의 온도에서 어닐링하여 p형 불순물을 도핑한 층을 더욱 저저항화시킨 후, 웨이퍼를 반응용기로 부터 꺼내어 RIE장치에 의해 최상층의 p측 접촉층과 p측 클래드층을 에칭하여 4㎛의 스트라이프 폭을 갖는 릿지형태로 만든다.
이와 같이 활성층보다 상부에 있는 층을 스트라이프형태의 릿지 형상으로 함으로써 활성층의 발광이 스트라이프 릿지의 아래에 집중하도록 되어 문턱값이 저하되며, 특히 초격자층으로 이루어진 p측 클래드층 이상의 층을 릿지형상으로 하는 것이 바람직하다.
한편, 어닐링의 상세한 방법에 대해서는 본 발명자들이 앞서 출원한 미국특허 제5,306,662호에 개시되어 있는바, 본 실시예의 어닐링에 대해서도 미국특허 제5,306,662호에 개시된 방법을 이용한다.
이어서 릿지 표면에 마스크를 형성하고, RIE로 에칭하여 n형 접촉층의 표면을 노출시켜 Ti와 Au로 이루어진 n전극을 스트라이프형태로 형성한다. 한편, p측 접촉층의 릿지 표면에는 Ni와 Au로 이루어진 p전극을 스트라이프형태로 형성한다. p형 GaN층과 바람직한 오믹접촉을 얻을 수 있는 전극재료로는, 예컨대, Ni, Pt, Pd, Ni/Au, Pt/Au, Pd/Au등을 들 수 있다. n형 GaN과 바람직한 오믹접촉을 얻을 수 있는 전극재료로는 Al, Ti, W, Cu, Zn, Sn, In등의 금속 또는 합금을 들 수 있다.
이어서 p전극과 n전극 사이에 노출된 질화물반도체층의 표면에 SiO2로 이루어진 절연막을 형성하고, 이 절연막을 매개하여 p전극과 전기적으로 접속되는 p패드전극을 형성한다. 이 p패드전극은 실질적인 p전극의 표면적을 넓혀 p전극층을 와이어본딩, 다이본딩가능하도록 한다.
이상과 같이 n전극과 p전극을 형성한 웨이퍼를 연마장치로 이송하여 다이아몬드 연마제를 사용하여 질화물반도체가 형성되지 않은 측의 사파이어기판을 래핑하여 기판의 두께를 70㎛로 만든다. 래핑후, 더욱 고운 연마제로 1㎛ 연마하여 기판 표면을 경면상태로 만들고, Au/Sn으로 전면을 금속화한다.
그후, Au/Sn측을 스크라이브하여 스트라이프형태의 전극에 수직한 방향으로 막대형태로 벽개하고, 벽개면에 공진기를 제작한다. 공진기면에 SiO2와 TiO2로 이루어진 유전체 다층막을 형성하고, 마지막으로 p전극에 평행한 방향으로 막대를 절단하여 레이저칩으로 만든다. 이어서 칩을 페이스업(기판과 히트싱크가 대향된 상태)으로 히트싱크에 설치하고, 각각의 전극을 와이어본딩하고, 실온에서 레이저발진을 시험한 결과, 실온에서 문턱전류밀도 2.0kA/cm2, 문턱전압 4.0V에서 발진파장 368nm의 연속발진이 확인되었으며, 1000시간 이상의 수명을 나타내었다.
[실시예41]
실시예41 이하는 실시형태4에 기초하여 제작한 레이저소자의 예이다. 이하, 도 9를 참조하여 실시예41에 대하여 설명한다.
(하지층(302)
2인치 직경, C면을 주면으로 하는 사파이어로 이루어진 이종기판(301)을 MOVPE 반응용기내에 세트하고, 온도를 500℃로 하여 TMG, 암모니아를 사용하여 GaN로 이루어진 버퍼층(도시하지 않음)을 200Å의 두께로 성장시킨다. 버퍼층 성장후, 온도를 1050℃로 하여 GaN로 이루어진 하지층(302)을 4㎛의 두께로 성장시킨다.
(보호막(303))
하지층(302) 성장후, 웨이퍼를 반응용기에서 꺼내어 하지층의 표면에 스트라이프 형태의 포토마스크를 형성하고, CVD장치를 이용하여 스트라이프폭 10㎛, 스트라이프 간격(창부분) 2㎛의 SiO2로 이루어진 보호막(303)을 1㎛의 두께로 형성한다.
(질화물반도체기판(304))
보호막(303) 형성후, 웨이퍼를 다시 MOVPE의 반응용기내에 세트하고, 온도를 1050℃로 하여 TMG, 암모니아를 사용하여 언도우프 GaN로 이루어진 질화물반도체기판(304)을 20㎛의 두께로 성장시킨다. 성장후의 질화물반도체기판(304)의 표면은 보호막의 스트라이프 중앙부와 창부분의 스트라이프 중앙부에는 스트라이프 형태의 보호막과 평행하게 결정결함이 표출되나, 후에 레이저소자의 릿지 형성시에 릿지 스트라이프가 이 결정결함에 이어지지 않도록 함으로써 활성층에 결정결함이 전위 되지 않고 소자의 신뢰성이 향상된다.
(n측 버퍼층(311)=겸 n측 접촉층)
이어서 암모니아와 TMG, 불순물가스로서 실란가스를 사용하여 제2질화물반도체층(4)상에 Si을 3X1018/cm3 도핑한 GaN로 이루어진 n측 버퍼층(311)을 5㎛의 두께로 성장시킨다.
(크랙방지층(312))
이어서 TMG, TMI, 암모니아를 사용하여 온도를 800℃로 하여 In0 .06Ga0 .84N로 이루어진 크랙방지층(312)을 0.15㎛의 두께로 성장시킨다.
(n측 클래드층(313)=초격자층)
이어서 1050℃에서 TMA, TMG, 암모니아, 실란가스를 사용하여 Si을 1X1018/cm3 도핑한 n형 Al0 .18Ga0 .84N로 이루어진 제1층을 25Å의 두께로 성장시키고, 계속해서 실란가스, TMA의 공급을 중단하여 언도우프 GaN로 이루어진 제2층을 25Å의 두께로 성장시킨다. 그리하여 제1층+제2층+제1층+제2층+....과 같이 되도록 초격자층을 구성하여 총두께 1.2㎛의 초격자로 이루어진 n측 클래드층(313)을 성장시킨다. 이 초격자로 이루어진 n형 클래드층은 Al의 평균조성이 8.0%이므로 그 막두께와의 적은 9.6이 된다.
(n측 광가이드층(314))
이어서 실란가스의 공급을 중지하고 1050℃에서 언도우프 GaN로 이루어진 n 형 광가이드층(314)을 0.1㎛의 두께로 성장시킨다.
(활성층(315))
이어서 TMG, TMI, 암모니아를 이용하여 활성층(314)을 성장시킨다. 활성층은 온도를 800℃로 유지하고 언도우프 In0 .2Ga0 .8N로 이루어진 우물층을 40Å의 두께로 성장시킨다. 이어서 TMI의 몰비만을 변화시켜 동일온도에서 언도우프 In0 .01Ga0 .99N로 이루어진 장벽층을 100Å의 두께로 성장시킨다. 우물층과 장벽층을 차례로 적층하되 마지막으로는 장벽층을 성장시켜 총두께 440Å의 다중양자우물구조(MQW)의 활성층을 성장시킨다.
(p측 캡층(316))
이어서 온도를 1050℃로 올리고 TMG, TMA, 암모니아, Cp2Mg를 사용하여 p측 광가이드층(317)보다 밴드갭 에너지가 크고 Mg를 1X1020/cm3 도핑한 p형 Al0 .3Ga0 .7N로 이루어진 p측 캡층(316)을 300Å의 두께로 성장시킨다.
(p측 광가이드층(317))
이어서 Cp2Mg, TMA의 공급을 중지하고 1050℃에서 밴드갭 에너지가 p측 캡층(316)보다 작은 언도우프 GaN로 이루어진 p측 광가이드층(317)을 0.1㎛의 두께로 성장시킨다.
(p측 클래드층(318))
이어서 1050℃에서 Mg를 1X1020/cm3 도핑한 p형 Al0 .16Ga0 .84N로 이루어진 제3층을 25Å의 두께로 성장시키고, 이어서 TMA의 공급을 중지하여 언도우프 GaN로 이루어진 제4층을 25Å의 두께로 성장시켜 총두께 0.6㎛의 초격자층으로 이루어진 p측 클래드층(318)을 성장시킨다. 이 p측 클래드층도 Al의 평균조성이 8%이므로 막두께와의 적은 4.8이 된다.
(p측 접촉층(319))
마지막으로 1050℃에서 p측 클래드층(318)상에 Mg를 2X1020/cm3 도핑한 p형 GaN로 이루어진 p측 접촉층(318)을 150Å 두께로 성장시킨다.
이상과 같이 하여 질화물반도체를 성장시킨 웨이퍼를 반응용기에 두고 질소분위기에서 700℃로 어닐링하여 p형 불순물을 도핑한 층을 더욱 저저항화한다.
어닐링후, 웨이퍼를 반응용기로부터 꺼내어 RIE장치에 의해 최상층의 p측 접촉층(318)과 p측 클래드층(317)을 에칭하여 도 9에 나타낸 바와 같이 4㎛의 스트라이프폭을 가진 릿지형상으로 만든다. 릿지 스트라이프를 형성하는 경우, 그 릿지 스트라이프는 질화물반도체기판의 표면에 결정결함이 나타나지 않는 위치에 형성한다.
이어서 릿지 표면에 마스크를 형성하고, RIE로 에칭하여 n측 버퍼층(311)의 표면을 노출시킨다.
이어서 p측 접촉층(319)의 릿지 표면에 Ni와 Au로 이루어진 p전극(320)을 스트라이프형태로 형성한다. 한편, Ti와 Al로 이루어진 n전극(322)을 미리 노출시킨 n측 버퍼층(311)의 표면에 스트라이프 형태로 형성한 후, 도 9에 나타낸 바와 같이 p전극(320)과 n전극(322)의 사이에 노출된 질화물반도체층의 표면에 SiO2로 이루어진 절연막(323)을 형성하고, 이 절연막(323)을 매개하여 p전극(320)과 전기적으로 접속하는 p패드전극(321)을 형성한다.
이상과 같이 하여 n전극과 p전극을 형성한 웨이퍼의 사파이어기판을 연마하여 70㎛로 만든 후, 스트라이프형태의 전극에 수직한 방향으로 기판측으로부터 막대 형태로 벽개하고, 벽개면에 공진기를 제작한다. 공진기면에 SiO2와 TiO2로 이루어진 유전체 다층막을 형성하고, 마지막으로 p전극에 평행한 방향으로 막대를 절단하여 레이저소자로 만든다.
이 레이저소자를 히트싱크에 설치하고, 각각의 전극을 와이어본딩하고 실온에서 레이저발진을 시험한 결과 실온에서 연속발진을 나타내었으며, 단일 레이저광의 FFP는 단일하고, 그 형상도 타원형으로 양호하였다. 또한, 레이저소자의 특성에 관해서는 본 발명자가 Jpn. J. Appl. Phys. Vol. 36 (1997)에 발표한 것이 비하여 문턱값이 10%이상 저하하였고 수명은 50%이상 향상되었다.
[실시예42]
실시예41에 있어서, n측 클래드층(313)을 성장시킬때 Si 도핑된 n형 Al0.20Ga0.80N 25Å과, 언도우프 GaN 25Å을 적층하여 총두께 1.0㎛의 초격자로 이루어진 n측 클래드층(313)을 성장시키는 것 이외에는 동일하게 하여 레이저소자를 제작하였다. n측 클래드층은 Al의 평균조성이 10.0%이므로 그 막두께와의 적은 10.0 이다. 이 레이저소자도 실시예41과 거의 동일한 특성을 가진다.
[실시예43]
실시예41에 있어서, n측 클래드층(313)을 성장시킬때 Si 도핑된 n형 Al0.20Ga0.80N 25Å과, 언도우프 GaN 25Å을 적층하여 총두께 0.7㎛의 초격자로 이루어진 n측 클래드층(313)을 성장시키는 것 이외에는 동일하게 하여 레이저소자를 제작하였다. n측 클래드층은 Al의 평균조성이 1.0%이므로 그 막두께와의 적은 7.0이다. 이 레이저소자도 실시예41과 거의 동일한 특성을 가진다.
[실시예44]
실시예41에 있어서, n측 클래드층(313)을 성장시킬때 Si 도핑된 n형 Al0.12Ga0.88N 25Å과, 언도우프 GaN 25Å을 적층하여 총두께 0.8㎛의 초격자로 이루어진 n측 클래드층(313)을 성장시키는 것 이외에는 동일하게 하여 레이저소자를 제작하였다. n측 클래드층은 Al의 평균조성이 6.0%이므로 그 막두께와의 적은 4.8이다. 이 레이저소자는 Jpn. J. Appl. Phys. Vol. 36 (1997)에 발표한 소자에 비하여 문턱값이 5%이상 저하되었고, 수명은 20%이상 향상되었다.
[실시예45]
실시예41에 있어서, n측 클래드층(313)을 성장시킬때 Si 도핑된 n형 Al0.07Ga0.93N 25Å과, 언도우프 GaN 25Å을 적층하여 총두께 1.4㎛로 성장시키는 것 이외에는 동일하게 하여 레이저소자를 제작하였다. n측 클래드층은 Al의 평균조성이 35%이므로 그 막두께와의 적은 4.9이다. 이 레이저소자는 실시예44와 거의 동일 한 특성을 나타내었다.
이상 설명한 바와 같이 본 발명에 의한 질화물반도체소자는 활성층 이외의 p형 질화물반도체영역 또는 n형 질화물반도체영역에 있어서, 초격자층을 이용하여 구성하고 있으므로 전력효율을 매우 좋게 할 수 있다.
즉, 종래의 질화물반도체소자에서는 활성층을 다중양자우물구조로 하는 것은 제안되었으나, 활성층을 사이에 둔, 예컨대 클래드층등은 단일 질화물반도체층으로 구성한 것이 통상적이었다. 그러나 본 발명의 질화물반도체소자에서는 양자효과가 출현하도록 한 층을 갖는 초격자층을 클래드층 또는 전류를 주입하는 접촉층으로서 형성하고 있기 때문에 클래드층쪽의 저항율을 낮출 수 있다. 이에 따라 예컨대 LD소자의 문턱전류, 문턱전압을 낮출 수 있고, 소자의 수명을 길게 할 수 있다. 또한, 종래의 LED는 정전기에 약하였으나, 본 발명에서는 정전내압에 강한 소자를 실현할 수 있다. 이와 같이 Vf, 문턱전압을 낮출 수 있으므로 발열량도 작아지고 소자의 신뢰성도 향상시킬 수 있다. 본 발명의 질화물반도체소자에 의하면, LED, LD등의 발광소자는 물론, 질화물반도체를 이용한 태양전지, 광센서, 트랜지스터등에 이용하면 매우 효율이 높은 소자를 실현하는 것이 가능하게 되어 그 산업상의 이용가치는 매우 크다.
또한, 실시형태4 및 실시예41-45에 나타낸 바와 같이 본 발명에 의한 다른 질화물반도체소자에 의하면, 발광이 코아부분으로 제한될 수 있게 되어 단일모드의 레이저광을 얻을 수 있다. 또한, 레이저광의 스포트 형상도 단일한 타원이 되어 일 정한 원시야 패턴이 얻어진다. 종래, 질화물반도체는 사파이어라고 하는 질화물반도체보다 굴절율이 작은 재료를 사용하기 때문에 종래의 문제는 피할 수 없는 것으로 생각되어 왔으나, 본 발명에 의해 사파이어에 한정되지 않고 질화물반도체보다 굴절율이 작은 어떠한 기판상에 레이저소자를 제작해도 단일모드의 양호한 형상의 레이저광을 얻을 수 있으므로 기입, 독출 광원으로서 그 이용가치는 매우 크다. 또한, 실시형태4에서는 레이저소자에 대하여 설명하였으나, 본 발명은 레이저소자뿐 아니라 LED소자, 수퍼루미네슨트 다이오드와 같은 다른 발광소자에도 적용이 가능하다.

Claims (19)

  1. 질화물 반도체층을 가지는 n도전측의 반도체 영역과, 질화물 반도체층을 가지는 p도전측의 반도체 영역의 사이에, 질화물 반도체의 활성층을 가지는 질화물 반도체 발광소자에 있어서,
    상기 n도전측의 반도체 영역에, 제1 질화물 반도체층과, 상기 제1 질화물 반도체층보다 밴드갭 에너지가 작고, n형 불순물 농도가 낮은 제2 질화물 반도체층을 적층한 구조를 가지고,
    상기 제1 질화물 반도체층의 n형 불순물이 상기 제2 질화물 반도체층에 근접하는 부분에서 낮고, 이 근접부분으로부터 떨어진 부분에서 높은 농도인 질화물 반도체 발광소자.
  2. 제 1 항에 있어서,
    상기 발광소자가 기판 위에, 상기 n도전측의 반도체 영역, 활성층, p도전측의 반도체 영역을 이 순서로 가지고,
    상기 n도전측의 반도체 영역에 음전극이 설치되는 n측 컨택트층을 가지며,
    상기 적층구조가 상기 기판과 상기 n측 컨택트층 사이에 설치되어 있는 질화물 반도체 발광소자.
  3. 제 1 항에 있어서,
    상기 발광소자가 기판 위에, 상기 n도전측의 반도체 영역, 활성층, p도전측의 반도체 영역을 이 순서로 가지고,
    상기 n도전측의 반도체 영역에 음전극이 설치되는 n측 컨택트층을 가지며,
    상기 적층구조가 상기 활성층과 상기 n측 컨택트층 사이에 설치되어 있는 질화물 반도체 발광소자.
  4. 제 1 항에 있어서,
    상기 적층구조에서 상기 제1 질화물 반도체층과 제2 질화물 반도체층의 적어도 한 쪽 막두께가 100Å 이하인 질화물 반도체 발광소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 적층구조에서 상기 제1 질화물 반도체층의 조성이 AlyGa1 -yN(0<y<1)이고, 상기 제2 질화물 반도체층의 조성이 AlxGa1 -xN(0<x<1, x<y) 또는 GaN인 질화물 반도체 발광소자.
  6. 제 5 항에 있어서,
    상기 제2 질화물 반도체층이 언도프인 질화물 반도체 발광소자.
  7. 제 6 항에 있어서,
    상기 제1 질화물 반도체층의 근접부분이 언도프인 질화물 반도체 발광소자.
  8. 질화물 반도체층을 가지는 n도전측의 반도체 영역과, 질화물 반도체층을 가지는 p도전측의 반도체 영역의 사이에, 질화물 반도체의 활성층을 가지는 질화물 반도체 발광소자에 있어서,
    상기 p도전측의 반도체 영역에, 제3 질화물 반도체층과, 상기 제3 질화물 반도체층보다 밴드갭 에너지가 작고, p형 불순물 농도가 낮은 제4 질화물 반도체층을 적층한 구조를 가지고,
    상기 제3 질화물 반도체층의 p형 불순물이 상기 제4 질화물 반도체층에 근접하는 부분에서 낮고, 이 근접부분으로부터 떨어진 부분에서 높은 농도인 질화물 반도체 발광소자.
  9. 제 7 항에 있어서,
    상기 발광소자가 기판 위에, 상기 n도전측의 반도체 영역, 활성층, p도전측의 반도체 영역을 이 순서로 가지고,
    상기 p도전측의 반도체 영역에 전극이 설치되는 p측 컨택트층을 가지며,
    상기 적층구조가 상기 활성층과 상기 p측 컨택트층 사이에 설치되어 있는 질화물 반도체 발광소자.
  10. 제 7 항에 있어서,
    상기 적층구조에서 상기 제3 질화물 반도체층과 제4 질화물 반도체층의 적어도 한 쪽 막두께가 100Å 이하인 질화물 반도체 발광소자.
  11. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 적층구조에서 상기 제3 질화물 반도체층의 조성이 AlyGa1 -yN(0<y<1)이고, 상기 제4 질화물 반도체층의 조성이 AlxGa1 -xN(0<x<1, x<y) 또는 GaN인 질화물 반도체 발광소자.
  12. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 적층구조에서 상기 제3 질화물 반도체층의 조성이 GaN이고, 상기 제4 질화물 반도체층의 조성이 InxGa1 -xN(0<x<1)인 질화물 반도체 발광소자.
  13. 제 11 항에 있어서,
    상기 제4 질화물 반도체층이 언도프인 질화물 반도체 발광소자.
  14. 제 12 항에 있어서,
    상기 제3 질화물 반도체층의 근접부분이 언도프인 질화물 반도체 발광소자.
  15. 질화물 반도체층을 가지는 n도전측의 반도체 영역과, 질화물 반도체층을 가 지는 p도전측의 반도체 영역의 사이에, 질화물 반도체의 활성층을 가지는 질화물 반도체 발광소자에 있어서,
    상기 n도전측의 반도체 영역에, 제1 질화물 반도체층과, 상기 제1 질화물 반도체층보다 밴드갭 에너지가 작고, n형 불순물 농도가 낮은 제2 질화물 반도체층을 적층한 구조를 가지고,
    상기 제1 질화물 반도체층의 n형 불순물이 상기 제2 질화물 반도체층에 근접하는 부분에서 낮고, 이 근접부분으로부터 떨어진 부분에서 높은 농도이며,
    상기 p도전측의 반도체 영역에, 제3 질화물 반도체층과, 상기 제3 질화물 반도체층보다 밴드갭 에너지가 작고, p형 불순물 농도가 낮은 제4 질화물 반도체층을 적층한 구조를 가지며,
    상기 제3 질화물 반도체층의 p형 불순물이 상기 제4 질화물 반도체층에 근접하는 부분에서 낮고, 이 근접부분으로부터 떨어진 부분에서 높은 농도인 질화물 반도체 발광소자.
  16. 제 15 항에 있어서,
    상기 발광소자가 기판 위에, 상기 n도전측의 반도체 영역, 활성층, p도전측의 반도체 영역을 이 순서로 가지고,
    상기 n도전측의 반도체 영역에 음전극이 설치되는 n측 컨택트층을 가지고,
    상기 n도전측의 적층구조가 상기 기판과 상기 n측 컨택트층의 사이, 또는 상기 활성층과 상기 n측 컨택트층의 사이에 설치되고,
    상기 p도전측의 반도체 영역에 전극이 설치되는 p측 컨택트층을 가지고,
    상기 p도전측의 적층구조가 상기 활성층과 상기 p측 컨택트층의 사이에 설치되어 있는 질화물 반도체 발광소자.
  17. 제 15 항에 있어서,
    상기 제1 질화물 반도체층과 제2 질화물 반도체층의 적층구조, 또는 상기 제3 질화물 반도체층과 제4 질화물 반도체층의 적층구조에 있어서, 적어도 한 쪽 층의 막두께가 100Å 이하인 질화물 반도체 발광소자.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 적층구조에 있어서, 상기 제1 질화물 반도체층의 조성이 AlyGa1 -yN(0<y<1)이고, 상기 제2 질화물 반도체층의 조성이 AlxGa1 -xN(0<x<1, x<y) 또는 GaN이며,
    상기 적층구조에 있어서, 상기 제3 질화물 반도체층의 조성이 GaN이고, 상기 제4 질화물 반도체층의 조성이 InxGa1 -xN(0<x<1)인 질화물 반도체 발광소자.
  19. 제 18 항에 있어서,
    상기 제2, 제4 질화물 반도체층이 언도프이며, 상기 제1, 제3 질화물 반도체층의 근접부분이 언도프인 질화물 반도체 발광소자.
KR1020067017140A 1997-01-09 1998-01-08 질화물반도체소자 KR100660152B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP193797 1997-01-09
JPJP-P-1997-00001937 1997-01-09
JP1270797 1997-01-27
JPJP-P-1997-00012707 1997-01-27
JPJP-P-1997-00102793 1997-04-03
JP10279397 1997-04-03
JP13421097 1997-05-26
JPJP-P-1997-00134210 1997-05-26
JP24434297 1997-09-09
JPJP-P-1997-00244342 1997-09-09
JP27443897 1997-10-07
JPJP-P-1997-00274438 1997-10-07
JPJP-P-1997-00311272 1997-10-27
JP31127297A JP3478090B2 (ja) 1997-05-26 1997-10-27 窒化物半導体素子
PCT/JP1998/000025 WO1998031055A1 (en) 1997-01-09 1998-01-08 Nitride semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012687A Division KR100688240B1 (ko) 1997-01-09 1998-01-08 질화물반도체소자

Publications (2)

Publication Number Publication Date
KR20060107586A KR20060107586A (ko) 2006-10-13
KR100660152B1 true KR100660152B1 (ko) 2006-12-21

Family

ID=27563165

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020067017140A KR100660152B1 (ko) 1997-01-09 1998-01-08 질화물반도체소자
KR10-2005-7012686A KR100527349B1 (ko) 1997-01-09 1998-01-08 질화물반도체소자
KR1020057012687A KR100688240B1 (ko) 1997-01-09 1998-01-08 질화물반도체소자
KR1020067002224A KR100644933B1 (ko) 1997-01-09 1998-01-08 질화물반도체소자

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR10-2005-7012686A KR100527349B1 (ko) 1997-01-09 1998-01-08 질화물반도체소자
KR1020057012687A KR100688240B1 (ko) 1997-01-09 1998-01-08 질화물반도체소자
KR1020067002224A KR100644933B1 (ko) 1997-01-09 1998-01-08 질화물반도체소자

Country Status (8)

Country Link
US (1) US6172382B1 (ko)
EP (2) EP2264794B1 (ko)
KR (4) KR100660152B1 (ko)
CN (6) CN100485984C (ko)
AU (1) AU738480C (ko)
CA (2) CA2276335C (ko)
HK (1) HK1026980A1 (ko)
WO (1) WO1998031055A1 (ko)

Families Citing this family (241)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699339A (en) * 1985-03-01 1987-10-13 Hughes Aircraft Company Apparatus and method for transporting a spacecraft and a fluid propellant from the earth to a substantially low gravity environment above the earth
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
AU747260B2 (en) * 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6846424B2 (en) * 1997-11-10 2005-01-25 Advanced Technology Materials, Inc. Plasma-assisted dry etching of noble metal-based materials
JPH11251685A (ja) * 1998-03-05 1999-09-17 Toshiba Corp 半導体レーザ
CA2322490C (en) * 1998-03-12 2010-10-26 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6657300B2 (en) 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP4815732B2 (ja) * 1998-12-08 2011-11-16 日亜化学工業株式会社 窒化物半導体素子
US6711191B1 (en) 1999-03-04 2004-03-23 Nichia Corporation Nitride semiconductor laser device
WO2000058999A2 (en) * 1999-03-26 2000-10-05 Matsushita Electric Industrial Co., Ltd. Semiconductor structures having a strain compensated layer and method of fabrication
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP2000286448A (ja) 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US6389051B1 (en) * 1999-04-09 2002-05-14 Xerox Corporation Structure and method for asymmetric waveguide nitride laser diode
JP3609661B2 (ja) * 1999-08-19 2005-01-12 株式会社東芝 半導体発光素子
JP2001068789A (ja) * 1999-08-26 2001-03-16 Fuji Photo Film Co Ltd 半導体レーザ
US6531719B2 (en) 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
DE19955747A1 (de) * 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
JP2001144325A (ja) * 1999-11-12 2001-05-25 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法および半導体素子の製造方法
JP2001168442A (ja) * 1999-12-07 2001-06-22 Sony Corp 半導体レーザ素子の製造方法、配設基板および支持基板
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP2001210915A (ja) * 2000-01-24 2001-08-03 Sony Corp 半導体発光装置
JP5022549B2 (ja) * 2000-01-28 2012-09-12 アイメック 半導体デバイスを移動、及び、積層させる方法
JP2001217456A (ja) * 2000-02-03 2001-08-10 Sharp Corp 窒化ガリウム系化合物半導体発光素子
JP2001308460A (ja) * 2000-04-27 2001-11-02 Sharp Corp 窒化物半導体レーザ素子とその光ピックアップ装置
JP3285341B2 (ja) 2000-06-01 2002-05-27 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
DE60129227T2 (de) * 2000-06-08 2008-03-13 Nichia Corp., Anan Halbleiterlaserbauelement und verfahren zu seiner herstellung
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
US6914922B2 (en) * 2000-07-10 2005-07-05 Sanyo Electric Co., Ltd. Nitride based semiconductor light emitting device and nitride based semiconductor laser device
US6495867B1 (en) * 2000-07-26 2002-12-17 Axt, Inc. InGaN/AlGaN/GaN multilayer buffer for growth of GaN on sapphire
US6727531B1 (en) * 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
DE10041174A1 (de) * 2000-08-23 2002-03-21 Alcatel Sa Doppelbrechungsfreie passive optische Komponente
JP4315583B2 (ja) * 2000-09-19 2009-08-19 パイオニア株式会社 Ｉｉｉ族窒化物系半導体レーザ素子
JP3466144B2 (ja) * 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
JP2002111134A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 半導体レーザ装置
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
AT410266B (de) 2000-12-28 2003-03-25 Tridonic Optoelectronics Gmbh Lichtquelle mit einem lichtemittierenden element
JP2002208541A (ja) * 2001-01-11 2002-07-26 Shiro Sakai 窒化物系半導体装置及びその製造方法
KR100374767B1 (ko) * 2001-03-13 2003-03-03 한미약품공업 주식회사 개선된 암로디핀의 제조 방법
US6489636B1 (en) 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6635904B2 (en) 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
CA2444273C (en) * 2001-04-12 2012-05-22 Nichia Corporation Gallium nitride semiconductor device
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US7692182B2 (en) 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
JP3876649B2 (ja) * 2001-06-05 2007-02-07 ソニー株式会社 窒化物半導体レーザ及びその製造方法
IL159165A0 (en) * 2001-06-06 2004-06-01 Ammono Sp Zoo Process and apparatus for obtaining bulk monocrystalline gallium containing nitride
JP3912044B2 (ja) * 2001-06-06 2007-05-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
CN101834245B (zh) 2001-06-15 2013-05-22 克里公司 在SiC衬底上形成的GaN基LED
JP3548735B2 (ja) * 2001-06-29 2004-07-28 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
WO2003005459A1 (en) 2001-07-04 2003-01-16 Nichia Corporation Nitride semiconductor device
US6563142B2 (en) 2001-07-11 2003-05-13 Lumileds Lighting, U.S., Llc Reducing the variation of far-field radiation patterns of flipchip light emitting diodes
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
JP2003037331A (ja) * 2001-07-26 2003-02-07 Sharp Corp 半導体レーザ装置
US6744075B2 (en) * 2001-09-17 2004-06-01 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of forming the same
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
TWI231321B (en) 2001-10-26 2005-04-21 Ammono Sp Zoo Substrate for epitaxy
CN1300901C (zh) * 2001-10-26 2007-02-14 波兰商艾蒙诺公司 使用氮化物块状单晶层的发光元件结构
DE60225322T2 (de) * 2001-11-05 2009-02-26 Nichia Corp., Anan Halbleiterelement
US6724013B2 (en) * 2001-12-21 2004-04-20 Xerox Corporation Edge-emitting nitride-based laser diode with p-n tunnel junction current injection
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
US7005685B2 (en) * 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
KR100442609B1 (ko) * 2002-03-05 2004-08-02 삼성전자주식회사 플립칩 본딩구조 및 본딩방법
US6953740B2 (en) * 2002-03-15 2005-10-11 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6911079B2 (en) * 2002-04-19 2005-06-28 Kopin Corporation Method for reducing the resistivity of p-type II-VI and III-V semiconductors
ATE459107T1 (de) 2002-05-15 2010-03-15 Panasonic Corp Lichtemittierendes halbleiterelement
JP4403067B2 (ja) * 2002-05-17 2010-01-20 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 超臨界アンモニアを用いるバルク単結晶生産設備
US6919585B2 (en) * 2002-05-17 2005-07-19 Lumei Optoelectronics, Inc. Light-emitting diode with silicon carbide substrate
PL225427B1 (pl) * 2002-05-17 2017-04-28 Ammono Spółka Z Ograniczoną Odpowiedzialnością Struktura urządzenia emitującego światło, zwłaszcza do półprzewodnikowego urządzenia laserowego
US20060138431A1 (en) * 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
US6734091B2 (en) 2002-06-28 2004-05-11 Kopin Corporation Electrode for p-type gallium nitride-based semiconductors
US7002180B2 (en) * 2002-06-28 2006-02-21 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device
AU2003251541A1 (en) 2002-06-17 2003-12-31 Kopin Corporation Light-emitting diode electrode geometry
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
US6955985B2 (en) 2002-06-28 2005-10-18 Kopin Corporation Domain epitaxy for thin film growth
KR100583163B1 (ko) * 2002-08-19 2006-05-23 엘지이노텍 주식회사 질화물 반도체 및 그 제조방법
JP4030847B2 (ja) * 2002-09-20 2008-01-09 ユーディナデバイス株式会社 半導体受光装置
DE10245631B4 (de) 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
JP3909694B2 (ja) * 2002-10-15 2007-04-25 パイオニア株式会社 ３族窒化物半導体発光素子及びその製造方法
KR101060073B1 (ko) * 2002-12-11 2011-08-29 니치아 카가쿠 고교 가부시키가이샤 템플레이트 타입의 기판 및 그 제조 방법
JP4824313B2 (ja) * 2002-12-11 2011-11-30 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン ガリウム含有窒化物バルク単結晶を得るためのプロセス、得られた結晶から不純物を排除するためのプロセス、及びガリウム含有窒化物バルク単結晶からなる基板を製造するためのプロセス
TW577184B (en) * 2002-12-26 2004-02-21 Epistar Corp Light emitting layer having voltage/resistance interdependent layer
DE10261425A1 (de) * 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode
TWI255052B (en) 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
US6878970B2 (en) * 2003-04-17 2005-04-12 Agilent Technologies, Inc. Light-emitting device having element(s) for increasing the effective carrier capture cross-section of quantum wells
DE10321305A1 (de) * 2003-05-08 2004-12-02 Dadgar, Armin, Dr. Verfahren zur Herstellung von hoch leitfähigen, rissfreien, GaN-basierten Pufferschichten
US7122841B2 (en) 2003-06-04 2006-10-17 Kopin Corporation Bonding pad for gallium nitride-based light-emitting devices
WO2005011072A1 (en) * 2003-06-24 2005-02-03 Emcore Corporation Mechanical protection for semiconductor edge-emitting ridge waveguide lasers
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
JP2005064072A (ja) * 2003-08-20 2005-03-10 Rohm Co Ltd 半導体発光素子
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
KR100641989B1 (ko) 2003-10-15 2006-11-02 엘지이노텍 주식회사 질화물 반도체 발광소자
TWI250669B (en) * 2003-11-26 2006-03-01 Sanken Electric Co Ltd Semiconductor light emitting element and its manufacturing method
EP1709694B1 (de) * 2004-01-26 2017-03-15 OSRAM Opto Semiconductors GmbH Dünnfilm-led mit einer stromaufweitungsstruktur
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
US20050179042A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation Monolithic integration and enhanced light extraction in gallium nitride-based light-emitting devices
US20050179046A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation P-type electrodes in gallium nitride-based light-emitting devices
KR20050082251A (ko) * 2004-02-18 2005-08-23 삼성전자주식회사 반도체 레이저 디바이스
US8089093B2 (en) * 2004-02-20 2012-01-03 Nichia Corporation Nitride semiconductor device including different concentrations of impurities
WO2005081329A1 (en) 2004-02-24 2005-09-01 Showa Denko K.K. Gallium nitride-based compound semiconductor multilayer structure and production method thereof
DE102004016697B4 (de) * 2004-02-27 2007-10-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von Halbleiterchips umfassend ein Verbindungsverfahren, das Löten mit einem Lot umfasst, und Halbleiterchip
JP2005268581A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
KR100586955B1 (ko) * 2004-03-31 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자의 제조방법
DE102004021175B4 (de) 2004-04-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchips für die Optoelektronik und Verfahren zu deren Herstellung
DE102004026125A1 (de) 2004-05-28 2005-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zu dessen Herstellung
PL1769105T3 (pl) * 2004-06-11 2014-11-28 Ammono S A Objętościowy monokrystaliczny azotek galu oraz sposób jego wytwarzania
DE102004040277B4 (de) * 2004-06-30 2015-07-30 Osram Opto Semiconductors Gmbh Reflektierendes Schichtsystem mit einer Mehrzahl von Schichten zur Aufbringung auf ein III/V-Verbindungshalbleitermaterial
DE102004045947A1 (de) 2004-06-30 2006-01-19 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
JP4259414B2 (ja) * 2004-07-27 2009-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶の製造方法
KR100611491B1 (ko) * 2004-08-26 2006-08-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US20060043394A1 (en) * 2004-09-01 2006-03-02 Liang-Wen Wu Gallium-nitride based light emitting diode structure
KR100649496B1 (ko) * 2004-09-14 2006-11-24 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US7042018B2 (en) * 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode
CN100418237C (zh) * 2004-09-23 2008-09-10 璨圆光电股份有限公司 氮化镓多重量子阱发光二极管的n型接触层结构
CN100395899C (zh) * 2004-09-23 2008-06-18 璨圆光电股份有限公司 具有增强发光亮度的氮化镓发光二极管结构
CN100420045C (zh) * 2004-09-23 2008-09-17 璨圆光电股份有限公司 氮化镓系发光二极管
US7042019B1 (en) * 2004-10-12 2006-05-09 Formosa Epitaxy Incorporation Gallium-nitride based multi-quantum well light-emitting diode n-type contact layer structure
JP4601391B2 (ja) * 2004-10-28 2010-12-22 シャープ株式会社 窒化物半導体素子およびその製造方法
KR100667508B1 (ko) * 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
PL371405A1 (pl) * 2004-11-26 2006-05-29 Ammono Sp.Z O.O. Sposób wytwarzania objętościowych monokryształów metodą wzrostu na zarodku
KR100662191B1 (ko) 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100765004B1 (ko) 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US8685764B2 (en) * 2005-01-11 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Method to make low resistance contact
US8871547B2 (en) * 2005-01-11 2014-10-28 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating vertical light emitting diode (VLED) structure using a laser pulse to remove a carrier substrate
JP3949157B2 (ja) * 2005-04-08 2007-07-25 三菱電線工業株式会社 半導体素子およびその製造方法
US20060267043A1 (en) 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
DE102005025416A1 (de) * 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
KR100718129B1 (ko) * 2005-06-03 2007-05-14 삼성전자주식회사 Ⅲ-Ⅴ족 ＧａＮ계 화합물 반도체 소자
JP2007012729A (ja) * 2005-06-29 2007-01-18 Toshiba Corp 窒化ガリウム系半導体レーザ装置
WO2007004701A1 (en) * 2005-07-04 2007-01-11 Showa Denko K.K. Gallium nitride-based compound semiconductor lihgt-emitting device
US7847279B2 (en) * 2005-07-06 2010-12-07 Lg Innotek Co., Ltd. Nitride semiconductor LED and fabrication method thereof
JP4055794B2 (ja) * 2005-08-02 2008-03-05 松下電器産業株式会社 窒化ガリウム系化合物半導体発光素子
JP2007081180A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体発光素子
DE102005062514A1 (de) * 2005-09-28 2007-03-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102006023685A1 (de) * 2005-09-29 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102006004397A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US7462884B2 (en) 2005-10-31 2008-12-09 Nichia Corporation Nitride semiconductor device
EP1788619A3 (en) * 2005-11-18 2009-09-09 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2007142198A (ja) * 2005-11-18 2007-06-07 Rohm Co Ltd 半導体レーザ及び半導体レーザ製造方法
KR100838195B1 (ko) * 2006-03-06 2008-06-13 서울옵토디바이스주식회사 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
DE102006061167A1 (de) * 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102006033502A1 (de) * 2006-05-03 2007-11-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
DE102006028692B4 (de) 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
DE102006024165A1 (de) 2006-05-23 2007-11-29 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Optoelektronischer Halbleiterchip mit einem Wellenlängenkonversionsstoff sowie optoelektronisches Halbleiterbauelement mit einem solchen Halbleiterchip und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
JP4977695B2 (ja) * 2006-05-24 2012-07-18 学校法人 名城大学 紫外受光素子
US20080002929A1 (en) 2006-06-30 2008-01-03 Bowers John E Electrically pumped semiconductor evanescent laser
EP1883140B1 (de) * 2006-07-27 2013-02-27 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten
EP1883141B1 (de) * 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
EP1883119B1 (de) * 2006-07-27 2015-11-04 OSRAM Opto Semiconductors GmbH Halbleiter-Schichtstruktur mit Übergitter
JP2008053602A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
DE102007021009A1 (de) 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
DE102006051745B4 (de) 2006-09-28 2024-02-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
DE102006063104B4 (de) 2006-09-28 2024-08-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
DE102007001743A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zur Herstellung eines solchen
US7769066B2 (en) 2006-11-15 2010-08-03 Cree, Inc. Laser diode and method for fabricating same
US20080137701A1 (en) * 2006-12-12 2008-06-12 Joseph Michael Freund Gallium Nitride Based Semiconductor Device with Reduced Stress Electron Blocking Layer
US7834367B2 (en) 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
DE102007017113A1 (de) 2007-01-31 2008-08-07 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit einer optisch aktiven Schicht, Anordnung mit einer Vielzahl von optisch aktiven Schichten und Verfahren zur Herstellung eines Halbleiterbauelements
EP1953837A3 (de) 2007-01-31 2014-01-15 OSRAM Opto Semiconductors GmbH Halbleiterbauelement mit einer optisch aktiven Schicht, Anordnung mit einer Vielzahl von optisch aktiven Schichten und Verfahren zur Herstellung eines Halbleiterbauelements
JP5197978B2 (ja) * 2007-03-29 2013-05-15 住友電工デバイス・イノベーション株式会社 光半導体モジュール
DE102007015474A1 (de) * 2007-03-30 2008-10-02 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP4261592B2 (ja) * 2007-04-16 2009-04-30 三菱電機株式会社 窒化物半導体発光素子
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP2008311579A (ja) * 2007-06-18 2008-12-25 Sharp Corp 窒化物半導体発光素子の製造方法
KR101459751B1 (ko) * 2007-06-21 2014-11-12 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101349444B1 (ko) * 2007-06-21 2014-01-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN101330118B (zh) * 2007-06-22 2010-06-09 晶能光电（江西）有限公司 用于制造p型半导体结构的方法
DE102007035896A1 (de) 2007-07-31 2009-02-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und optoelektronisches Bauelement
DE102007039291A1 (de) * 2007-08-20 2009-02-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Verfahren zur Herstellung eines solchen
DE102007043181A1 (de) 2007-09-11 2009-03-12 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102007043183A1 (de) 2007-09-11 2009-04-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines solchen
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
DE102007059548A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Auskoppellinse für ein optoelektronisches Bauelement
DE102007049799A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR101438808B1 (ko) 2007-10-08 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9012937B2 (en) 2007-10-10 2015-04-21 Cree, Inc. Multiple conversion material light emitting diode package and method of fabricating same
DE102007057674A1 (de) * 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh LED mit Stromaufweitungsschicht
DE102007057756B4 (de) * 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102007061140A1 (de) 2007-12-19 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Kühlelement
DE102008008599A1 (de) 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Halbleiteranordnung, insbesondere Leuchtdiodenanordnung und Leuchtmittelanordnung
DE102008029191A1 (de) * 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Beleuchtungseinrichtung zur Hinterleuchtung eines Displays sowie ein Display mit einer solchen Beleuchtungseinrichtung
DE102008022941A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Sensorsystem mit einer Beleuchtungseinrichtung und einer Detektoreinrichtung
EP2096459B1 (de) 2008-02-29 2017-11-01 OSRAM Opto Semiconductors GmbH Sensorsystem mit einer Beleuchtungseinrichtung und einer Detektoreinrichtung
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008016525A1 (de) 2008-03-31 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008028036A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper mit Tunnelübergang und Verfahren zur Herstellung eines solchen
KR101571577B1 (ko) * 2008-02-29 2015-11-24 오스람 옵토 세미컨덕터스 게엠베하 모놀리식 광전자 반도체 본체 및 그 제조 방법
US8111729B2 (en) * 2008-03-25 2012-02-07 Intel Corporation Multi-wavelength hybrid silicon laser array
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102009018603B9 (de) 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
US9331240B2 (en) 2008-06-06 2016-05-03 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
DE102008030751A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
JP2010087217A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR101507128B1 (ko) * 2008-12-29 2015-03-30 서울바이오시스 주식회사 인듐질화물을 포함하는 발광 다이오드
WO2010150809A1 (ja) 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
US8604461B2 (en) 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
CN102668138B (zh) 2009-12-21 2015-06-10 株式会社东芝 氮化物半导体发光元件及其制造方法
DE102009060750A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US8575592B2 (en) 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
US8598614B2 (en) 2010-08-30 2013-12-03 Epistar Corporation Light-emitting devices
CN103283031B (zh) 2010-09-22 2016-08-17 第一太阳能有限公司 包含n型掺杂剂源的光伏装置
US20120180868A1 (en) * 2010-10-21 2012-07-19 The Regents Of The University Of California Iii-nitride flip-chip solar cells
KR101778161B1 (ko) * 2011-01-26 2017-09-13 엘지이노텍 주식회사 발광소자
DE102011100037A1 (de) * 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
JP5996846B2 (ja) 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
CN102545059A (zh) * 2012-02-01 2012-07-04 华汉晶源（北京）光电技术有限公司 一种具有p／n异质结的半导体激光器芯片的量子阱结构
JP2013207046A (ja) * 2012-03-28 2013-10-07 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子およびその製造方法
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
JP6321919B2 (ja) * 2013-04-30 2018-05-09 ローム株式会社 半導体発光素子
US9324908B2 (en) * 2013-04-30 2016-04-26 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
KR101316356B1 (ko) * 2013-07-15 2013-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN103779467A (zh) * 2014-01-14 2014-05-07 江苏新广联科技股份有限公司 可提高发光效率的外延PGaN层生长结构
KR102237111B1 (ko) 2014-07-28 2021-04-08 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102237154B1 (ko) * 2015-02-25 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
KR102306671B1 (ko) * 2015-06-16 2021-09-29 삼성전자주식회사 발광 소자 패키지
CN105429001B (zh) * 2015-10-27 2019-06-25 西安电子科技大学 Si/Ge超晶格量子级联激光器及其制备方法
WO2018004660A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Gate stack design for gan e-mode transistor performance
US20180033912A1 (en) * 2016-07-28 2018-02-01 Lumileds Llc Iii-p light emitting device with a superlattice
CN109952659B (zh) * 2016-07-28 2022-03-11 亮锐有限责任公司 具有超晶格的ⅲ-p发光器件
WO2018049278A1 (en) * 2016-09-12 2018-03-15 University Of Houston System Flexible single-crystal semiconductor heterostructures and methods of making thereof
JP6669095B2 (ja) 2017-02-06 2020-03-18 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
DE102017109804A1 (de) * 2017-05-08 2018-11-08 Osram Opto Semiconductors Gmbh Halbleiterlaser
DE102017112127A1 (de) 2017-06-01 2018-12-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JPWO2019188318A1 (ja) * 2018-03-26 2021-04-08 パナソニック株式会社 半導体発光素子
JP7141849B2 (ja) * 2018-05-16 2022-09-26 株式会社サイオクス 窒化物結晶基板および窒化物結晶基板の製造方法
US11038320B2 (en) * 2018-08-22 2021-06-15 Lumentum Operations Llc Semiconductor layer structure with a thick buffer layer
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
JP7338166B2 (ja) * 2019-02-25 2023-09-05 日本電信電話株式会社 半導体装置
CN110611003B (zh) * 2019-08-16 2022-04-08 中山大学 一种n型AlGaN半导体材料及其外延制备方法
US11817521B2 (en) * 2021-09-15 2023-11-14 Raytheon Company Electrical contact fabrication

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809692B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体発光素子およびその製造方法
US5146465A (en) 1991-02-01 1992-09-08 Apa Optics, Inc. Aluminum gallium nitride laser
JPH05110319A (ja) * 1991-05-17 1993-04-30 Tdk Corp トリプレート形ストリツプライン共振器
JP2985908B2 (ja) 1991-10-12 1999-12-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2795294B2 (ja) * 1991-10-12 1998-09-10 日亜化学工業株式会社 窒化ガリウムアルミニウム半導体の結晶成長方法。
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2540791B2 (ja) 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
JPH05243613A (ja) * 1992-03-02 1993-09-21 Matsushita Electric Ind Co Ltd 発光素子およびその製造方法
JPH05343738A (ja) * 1992-06-09 1993-12-24 Fujitsu Ltd 光半導体装置の製造方法
JP3243768B2 (ja) 1992-07-06 2002-01-07 日本電信電話株式会社 半導体発光素子
JP2778405B2 (ja) * 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP2932467B2 (ja) 1993-03-12 1999-08-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP3241250B2 (ja) 1994-12-22 2001-12-25 日亜化学工業株式会社 窒化物半導体レーザ素子
GB2298735A (en) * 1995-03-08 1996-09-11 Sharp Kk Semiconductor device having a miniband
DE69602141T2 (de) * 1995-08-28 1999-10-21 Mitsubishi Cable Industries, Ltd. Lichtemittierende Vorrichtung auf Basis einer Nitridverbindung der Gruppe III
JP3785660B2 (ja) * 1995-10-17 2006-06-14 ソニー株式会社 半導体発光素子
JP2900990B2 (ja) 1995-11-24 1999-06-02 日亜化学工業株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
AU738480B2 (en) 2001-09-20
CN100485984C (zh) 2009-05-06
CA2276335A1 (en) 1998-07-16
CA2529996A1 (en) 1998-07-16
KR20050085954A (ko) 2005-08-29
CA2276335C (en) 2006-04-11
HK1026980A1 (en) 2000-12-29
EP1017113A1 (en) 2000-07-05
CN1832214A (zh) 2006-09-13
EP2264794A2 (en) 2010-12-22
KR100688240B1 (ko) 2007-03-02
EP1017113B1 (en) 2012-08-22
EP2264794B1 (en) 2014-11-19
AU5342098A (en) 1998-08-03
CN1964094B (zh) 2012-03-14
EP2264794A3 (en) 2011-02-23
KR100527349B1 (ko) 2005-11-09
AU738480C (en) 2002-08-22
CN1832215A (zh) 2006-09-13
KR20050085953A (ko) 2005-08-29
CN100530719C (zh) 2009-08-19
CN1297016C (zh) 2007-01-24
CN1964093A (zh) 2007-05-16
EP1017113A4 (en) 2005-04-20
CN1832213A (zh) 2006-09-13
CA2529996C (en) 2014-08-26
CN1249853A (zh) 2000-04-05
US6172382B1 (en) 2001-01-09
KR20060019637A (ko) 2006-03-03
CN100485985C (zh) 2009-05-06
WO1998031055A1 (en) 1998-07-16
KR100644933B1 (ko) 2006-11-15
KR20060107586A (ko) 2006-10-13
CN1964094A (zh) 2007-05-16
CN1964093B (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
KR100660152B1 (ko) 질화물반도체소자
US6677619B1 (en) Nitride semiconductor device
JP4378070B2 (ja) 窒化物半導体素子
KR100902109B1 (ko) 질화 갈륨계 화합물 반도체 소자
KR20030083011A (ko) 질화물 반도체 소자
JP4438274B2 (ja) 窒化物半導体素子
KR100545999B1 (ko) 질화물반도체소자
JPH11191638A (ja) 窒化物半導体素子
JP3496480B2 (ja) 窒化物半導体素子
KR100511530B1 (ko) 질화물반도체소자
AU9737001A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20060825

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061123

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061214

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061215

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091210

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101124

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111118

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121121

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131118

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141120

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151118

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161123

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171117

Start annual number: 12

End annual number: 12

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20180708

Termination category: Expiration of duration