[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3912044B2 - Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 - Google Patents

Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP3912044B2
JP3912044B2 JP2001170908A JP2001170908A JP3912044B2 JP 3912044 B2 JP3912044 B2 JP 3912044B2 JP 2001170908 A JP2001170908 A JP 2001170908A JP 2001170908 A JP2001170908 A JP 2001170908A JP 3912044 B2 JP3912044 B2 JP 3912044B2
Authority
JP
Japan
Prior art keywords
side electrode
light emitting
layer
compound semiconductor
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001170908A
Other languages
English (en)
Other versions
JP2002368271A (ja
Inventor
俊也 上村
茂美 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001170908A priority Critical patent/JP3912044B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to CNB028111990A priority patent/CN1309099C/zh
Priority to EP02730876A priority patent/EP1406313A4/en
Priority to US10/479,602 priority patent/US7005684B2/en
Priority to KR1020037016010A priority patent/KR100594534B1/ko
Priority to PCT/JP2002/005430 priority patent/WO2002101841A1/ja
Priority to TW091112090A priority patent/TW546856B/zh
Publication of JP2002368271A publication Critical patent/JP2002368271A/ja
Application granted granted Critical
Publication of JP3912044B2 publication Critical patent/JP3912044B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

【０００１】
【産業上の利用分野】
本発明はIII族窒化物系化合物半導体発光素子に関する。詳しくは同一面側にｐ側電極およびにｎ側電極が形成されるIII族窒化物系化合物半導体発光素子に関するものであり、好ましくはフリップチップタイプの発光装置に用いられる。
【０００２】
【従来の技術】
III族窒化物系化合物半導体からなる発光層を備える素子を、ｐ側電極及びｎ側電極が形成される面側をマウント面として支持体にマウントした構成（フリップチップタイプ）の発光装置が知られている。このタイプの発光装置では、発光素子の発光層で発光した光が光透過性の基板を通って外部に放射される。発光素子の各電極は、導電性の接着部材を介して支持体の電極（ｎ層、ｐ層又は配線パターン）と電気的に接続される。導電性の接着部材には高い導電性が要求され、一般に、Ａｕからなる接着部材（Ａｕバンプ）が用いられる。また、発光素子のｎ側電極にはＡｌ、Ｖ等が用いられる。他方、ｐ側電極には、コンタクト抵抗が低く、かつ反射効率の高いＲｈ等が用いられる。
【０００３】
【発明が解決しようとする課題】
ｐ側電極としてＲｈを用いた場合には、ＡｕバンプとＲｈとの接着性が低いため、予めｐ側電極表面にＡｕからなる厚膜を形成し、ｐ側電極とＡｕバンプの接着性を高めることが行われる。これにより、発光素子と支持体との接合強度が高められる。しかしながら、ｎ側電極に着目すればその表面は電極材料のＡｌ等であり、ｎ側電極とＡｕバンプとの接合強度は十分といえない。そのため、保存特性又は耐久性の面から改善の余地があるものであった。また、ｎ側電極と支持体との間の接合不良が生じ、十分な素子機能が発揮されない惧れがあった。さらには、ｎ側電極表面に電極材料であるＡｌ等が露出していることは、耐食性の観点からも好ましくない。また、電極を半田付けする場合にも一方がＡｌ、他方がＡｕではその半田付け性に問題があった。
本発明は、以上の課題に鑑みなされたものであり、III族窒化物系化合物半導体発光素子であって、保存特性ないしは耐久性に優れ、さらに安定した素子機能を有する発光素子を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明は、上記目的を達成すべく以下の構成からなる。即ち、
同一面側にｐ側電極及びｎ側電極が形成されるIII族窒化物系化合物半導体発光素子であって、
ｐ側電極表面にＡｕを含むｐ側電極膜が形成され、
ｎ側電極表面にＡｕを含むｎ側電極膜が形成されている、ことを特徴とするIII族窒化物系化合物半導体発光素子である。
【０００５】
上記の構成では、発光素子を支持体にマウントするために用いられる接着材（Ａｕバンプ）の材料（Ａｕ）を含む膜がｐ側電極表面及びｎ側電極表面に形成され、両電極表面と当該接着材との接着性が高まる。その結果、発光素子を支持体にマウントした場合に、発光素子と支持体との接合強度が向上する。これにより、素子機能の安定化が図られ、また、保存特性ないしは耐久性が向上する。
また、両電極表面にＡｕを含む膜が形成されるため、両電極表面の耐食性が向上する。かかる点においても、保存安定性ないしは耐久性が高いIII族窒化物系化合物半導体発光素子が提供されるといえる。
以上のように、上記本発明の構成によれば、保存特性ないしは耐久性に優れ、さらに安定した素子機能を有する発光素子が提供される。
尚、上記の構成では両電極表面に同様な構成の膜が形成されるため、両電極表面の色調を合わせることができる。したがって、発光素子の両電極が形成される面の外観認識性が向上し、当該面側をマウント面として支持体をマウントする際のマウント精度の向上、マウント工程の効率化等が図られるといった効果も奏される。
【０００６】
【発明の実施の形態】
本発明のIII族窒化物系化合物半導体発光素子は、フリップチップタイプの発光素子であって、同一面側にｐ側電極及びｎ側電極が形成される。フリップチップタイプの発光素子とは、フリップチップタイプの発光装置に用いられる発光素子を意味し、即ち、ｐ側電極及びｎ側電極が形成される面側をマウント面として基板等の支持体にマウントされて使用される発光素子である。発光した光は基板側、即ち電極形成面側と反対側より放射される。
【０００７】
III族窒化物系化合物半導体発光素子とは、III族窒化物系化合物半導体からなる発光層を有する発光素子をいう。ここで、III族窒化物系化合物半導体とは、一般式としてＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）の四元系で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる２元系、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎ１−ｘＮ及びＧａｘＩｎ１−ｘＮ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。III族元素の少なくとも一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の少なくとも一部も リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。III族窒化物系化合物半導体層は任意のドーパントを含むものであっても良い。ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いることができる。
III族窒化物系化合物半導体層は、周知の有機金属気相成長法（ＭＯＣＶＤ法）、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等によって形成することができる。
なお、ｐ型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことも可能であるが必須ではない。
以下、本発明の各要素についてより詳細に説明する。
【０００８】
（ｐ側電極）
ｐ側電極材料としては、Ｒｈ、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｃｏ、Ｍｇ、Ｐｄ、Ｖ、Ｍｎ、Ｂｉ、Ｓｎ、Ｒｅなどの金属またはこれらの合金を用いることができる。中でもＲｈ、Ｐｔは、III族窒化物系化合物半導体発光素子の発光波長に対して高い反射効率を有するため、好適なｐ側電極材料として用いることができる。ｐ側電極を、異なる組成の層が積層された二層又は多層構造とすることもできる。
【０００９】
（ｐ側電極膜）
ｐ側電極表面には、Ａｕ（金）を含むｐ側電極膜が形成される。ｐ側電極膜は、発光素子を支持体にマウントする際に用いられるＡｕからなる接着部材（以下、「Ａｕバンプ」という）とｐ側電極との接着性を高め、その結果、発光素子と支持体との接合強度が高まる。
ｐ側電極膜は、ｐ側電極表面の少なくとも一部を覆って形成されておればよい。好ましくは、ｐ側電極の表面全体を覆ってｐ側電極膜が形成される。これにより、ｐ側電極表面の全体がＡｕを含む膜により被覆されることとなり、ｐ側電極表面の耐食性が向上する。また、Ａｕバンプとの接着性の向上も期待できる。
ｐ側電極膜を複数の層が積層した構成とすることが好ましい。例えば、Ｔｉ，Ｃｒ，Ｗ，Ｍｏ，Ｔａ，Ｚｒ，及びＶからなる群より選択される金属又は該金属の合金からなる下地層と、その上に形成されるＡｕ又はＡｕ合金からなる上層との二層からなるｐ側電極膜を採用することが好ましい。ここでの下地層は、ｐ側電極表面と上層（Ａｕ又はＡｕ合金からなる層）の接着性を高めるために用いられる。蒸着等により容易に形成できるため、下地層の材料としてＴｉ、Ｃｒ、又はＶを採用することが特に好ましい。また、上層の材料をＡｕバンプの材料と同一にすることが好ましい。両者の接着性を高めるためである。下地層と上層の間、又は上層の上に他の層を形成することもできる。
【００１０】
下地層の膜厚は、上層の膜厚よりも小さいことが好ましい。換言すれば、ｐ側電極の表面に薄い下地層を形成し、その上に厚膜の上層を形成することが好ましい。下地層を薄く形成することにより、下地層による電気抵抗の上昇が抑えられる。また、上層を厚く形成することにより、ｐ側電極膜とＡｕバンプとの接着性がよくなる。下地層の膜厚としては、例えば、１ｎｍ〜１００ｎｍの範囲であり、好ましくは、５ｎｍ〜５０ｎｍの範囲である。上層の膜厚としては、例えば、０．１μｍ〜５０μｍの範囲であり、好ましくは、０．３μｍ〜３μｍの範囲である。
【００１１】
（ｎ側電極）
ｎ側電極材料としては、Ａｌ、Ｖ、Ｓｎ、Ｔｉ、Ｃｒ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｈｆなどの金属またはこれらの合金を用いることができる。ｎ側電極を、異なる組成の層が積層された二層又は多層構造とすることもできる。例えば、ＶとＡｌの２層構造とすることができる。
【００１２】
（ｎ側電極膜）
ｐ側電極表面と同様に、ｎ側電極表面にもＡｕ（金）を含むｎ側電極膜が形成される。ｎ側電極膜を形成することにより、発光素子をＡｕバンプにより支持体にマウントする際のｎ側電極とＡｕバンプとの接着性(密着性)が高まり、その結果、発光素子と支持体との接合強度が上昇する。
ｎ側電極膜は、ｎ側電極表面の少なくとも一部を覆って形成されておればよい。好ましくは、ｎ側電極の表面全体を覆ってｎ側電極膜が形成される。これにより、ｎ側電極表面の全体がＡｕを含む膜により被覆されることとなり、ｎ側電極の耐食性が向上する。また、Ａｕバンプとの接着性の向上も期待できる。
【００１３】
ｎ側電極膜を複数の層が積層した構成とすることが好ましい。例えば、Ｔｉ，Ｃｒ，Ｗ，Ｍｏ，Ｔａ，Ｚｒ，及びＶからなる群より選択される金属又は該金属の合金からなる下地層と、その上に形成されるＡｕ又はＡｕ合金からなる上層との二層からなるｎ側電極膜を採用することが好ましい。ここでの下地層は、ｎ側電極表面と上層（Ａｕ又はＡｕ合金からなる層）の接着性を高めるために用いられる。蒸着等により容易に形成できるため、下地層の材料としてＴｉ、Ｃｒ、又はＶを採用することが特に好ましい。また、上層の材料をＡｕバンプの材料と同一にすることが好ましい。両者の接着性を高めるためである。下地層と上層の間、又は上層の上に他の層を形成することもできる
【００１４】
下地層の膜厚は、上層の膜厚よりも小さいことが好ましい。換言すれば、ｎ側電極の表面に薄い下地層を形成し、その上に厚膜の上層を形成することが好ましい。下地層を薄く形成することにより、下地層による電気抵抗の上昇が抑えられる。また、上層を厚く形成することにより、ｎ側電極膜とＡｕバンプとの接着性がよくなる。下地層の膜厚としては、例えば、１ｎｍ〜１００ｎｍの範囲であり、好ましくは、５ｎｍ〜５０ｎｍの範囲である。上層の膜厚としては、例えば、０．１μｍ〜５０μｍの範囲であり、好ましくは、０．３μｍ〜３μｍの範囲である。
【００１５】
ｎ側電極膜の構成をｐ側電極膜の構成と同一とすることが好ましい。このような態様では、ｎ側電極膜とｐ側電極膜とを同時に形成させることができ、製造工程を簡略化できるからである。例えば、ｎ側電極膜及びｐ側電極膜を、それぞれＴｉからなる下地層の上にＡｕからなる上層が積層された構成とする。
【００１６】
本発明のIII族窒化物系化合物半導体素子発光素子は、例えば、次のように製造することができる。
まず、III族窒化物系化合物半導体層を成長可能な基板を用意し、その上に少なくともｎ型III族窒化物系化合物半導体層、III族窒化物系化合物半導体からなる発光層、及びｐ型III族窒化物系化合物半導体層がこの順に並ぶように複数の半導体層を積層する。基板には、サファイア、スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、III族窒化物系化合物半導体単結晶等を用いることができる。サファイア基板を用いる場合にはそのａ面を利用することが好ましい。
【００１７】
次に、エッチング処理を施しｎ型半導体層の一部を表出させる。続いて、ｐ側電極及びｎ側電極を、ｐ型III族窒化物系化合物半導体層上及びｎ型III族窒化物系化合物半導体層上にそれぞれ形成する。ｐ側電極及びｎ側電極の形成は、蒸着、スパッタリング等の公知の方法により行うことができる。次に、試料の表面を清浄化する。清浄化の方法として加熱、紫外線照射などが挙げられる。試料表面、特にｎ電極の表面を清浄化することにより、ｎ側電極とｎ側電極膜との間に充分な接合力を確保できる。続いて、ｐ側電極表面にｐ側電極膜を形成する。同様にｎ側電極表面にｎ側電極膜を形成する。ｐ側電極膜及びｎ側電極膜の形成は、それぞれ、蒸着、スパッタリング等の公知の方法により行うことができる。ｐ側電極膜とｎ側電極を同一の構成とする場合には、ｐ側電極膜とｎ側電極膜とを同時に形成することができる。
【００１８】
【実施例】
以下、本発明の実施例を用いて、本発明の構成をより詳細に説明する。
図１は一の実施例である発光素子１の構成を模式的に示した図である。発光素子１の各層のスペックは次の通りである。
Figure 0003912044
【００１９】
基板１１の上にはバッファ層１２を介してｎ型不純物してＳｉをドープしたＧａＮからなるｎ型層１３を形成した。ここで、基板１１にはサファイアを用いたが、これに限定されることはなく、サファイア、スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、III族窒化物系化合物半導体単結晶等を用いることができる。さらにバッファ層はＡｌＮを用いてＭＯＣＶＤ法で形成されるがこれに限定されることはなく、材料としてはＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮ等を用いることができ、製法としては分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等を用いることができる。III族窒化物系化合物半導体を基板として用いた場合は、当該バッファ層を省略することができる。
さらに基板とバッファ層は半導体素子形成後に、必要に応じて、除去することもできる。
【００２０】
ここでｎ型層はＧａＮで形成したが、ＡｌＧａＮ、ＩｎＧａＮ若しくはＡｌＩｎＧａＮを用いることができる。
また、ｎ型層はｎ型不純物してＳｉをドープしたが、このほかにｎ型不純物として、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることもできる。
ｎ型層１３は発光する層を含む層１４側の低電子濃度ｎ-層とバッファ層１２側の高電子濃度ｎ＋層とからなる２層構造とすることができる。
発光する層を含む層１４は量子井戸構造の発光層を含んでいてもよく、また発光素子の構造としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどでもよい。
【００２１】
発光する層を含む層１４はｐ型層１５の側にマグネシウム等のアクセプタをドープしたバンドギャップの広いIII族窒化物系化合物半導体層を含むこともできる。これは発光する層を含む層１４中に注入された電子がｐ型層１５に拡散するのを効果的に防止するためである。
発光する層を含む層１４の上にｐ型不純物としてＭｇをドープしたＧａＮからなるｐ型層１５を形成した。このｐ型層はＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮとすることもできる、また、ｐ型不純物としてはＺｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａを用いることもできる。
さらに、ｐ型層１５を発光する層を含む層１４側の低ホール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからなる２層構造とすることができる。
上記構成の発光ダイオードにおいて、各III族窒化物系化合物半導体層は一般的な条件でＭＯＣＶＤを実行して形成するか、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等の方法で形成することもできる。
【００２２】
ｐ型層１５を形成した後、ｐ型層１５、発光する層を含む層１４、ｎ型層１３のそれぞれ一部をエッチングにより除去し、ｎ型層１３の一部を表出させる。
続いて、ｐ型層１５上に、Ｒｈからなるｐ電極１８を蒸着により形成する。ｎ電極１９はＡｌとＶの２層で構成され、蒸着によりｎ型層１３上に形成される。
その後、周知の手段によりアロイ化する。
【００２３】
ｐ側電極膜２０及びｎ側電極膜２１は、ともにＴｉからなる下地層２０ａ、２１ａの上にＡｕからなる上層２０ｂ、２１ｂが積層された構成からなり、リフトオフ法により形成される。本実施例では、下地層２０ａ、２１ａの膜厚を１０ｎｍ、上層２０ｂ、２１ｂの膜厚を１μｍとした。
以上の工程の後、スクライバ等を用いてチップの分離工程を行う。
【００２４】
次に、発光素子１を用いて発光装置を構成した例を説明する。図２に示されるのは、発光素子１を用いたフリップチップタイプのＬＥＤ２である。ＬＥＤ２は、発光素子１、リードフレーム３０及び３１、サブマウント用基板５０、並びに封止樹脂３５から概略構成される。以下、リードフレーム３０のカップ状部３３部分を拡大した図（図３）を参照しながら、発光素子１の載置態様を説明する。
発光素子１は、サブマウント用基板５０を介してリードフレーム３０のカップ状部３３にマウントされる。基板５０はｐ型領域５１及びｎ型領域５２を有し、その表面には、Ａｕバンプ４０が形成される部分を除いてＳｉＯ２からなる絶縁膜６０が形成されている。図に示されるように、電極側を下にして発光素子１を基板５０にサブマウントすることにより、ｐ側電極膜２０はＡｕバンプを介して基板５０のｐ型領域５１に接続され、同様に、ｎ側電極膜２１はＡｕバンプを介して基板５０のｎ側領域５２に接続される。これにより、発光素子１のｐ電極１８及びｎ電極１９が、基板５０のｐ型領域５１及びｎ型領域５２とそれぞれ電気的に接続され、また、発光素子１が基板５０に固定される。基板５０は、発光素子１がマウントされる面と反対の面を接着面として、銀ペースト６１によりリードフレーム３０のカップ状部３３に接着、固定される。
【００２５】
図４に、発光素子１を用いて構成される他のタイプの発光装置（ＬＥＤ３）を示す。ＬＥＤ３は、ＳＭＤ（Surface Mount device）タイプのＬＥＤである。尚、上記のＬＥＤ２と同一の部材には同一の符号を付してある。
ＬＥＤ３は、発光素子１、基板７０、及び反射部材８０を備えて構成される。発光素子１は、上記ＬＥＤ２における場合と同様に、電極側をマウント面として基板７０にマウントされる。基板７０の表面には配線パターン７１が形成されており、かかる配線パターンと発光素子１のｐ側電極膜２０及びｎ側電極膜２１がＡｕバンプ４０を介して接着されることにより、発光素子１の両電極は配線パターンと電気的に接続される。基板７０上には発光素子１を取り囲むように反射部材８０が配置される。反射部材８０は白色系の樹脂からなり、その表面で発光素子１から放射された光を高効率で反射することができる。
【００２６】
この発明は、上記発明の実施の形態の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【００２７】
以下、次の事項を開示する。
１１．前記ｐ側電極は、Ｒｈ、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｃｏ、Ｍｇ、Ｐｄ、Ｖ、Ｍｎ、Ｂｉ、Ｓｎ、及びＲｅからなる群より選択される一又は二以上の金属又は該金属の合金からなることを特徴とする請求項１〜９のいずれかに記載の発光素子。
１２．前記ｎ側電極は、Ａｌ、Ｖ、Ｓｎ、Ｔｉ、Ｃｒ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、及びＨｆからなる群より選択される一又は二以上の金属又は該金属の合金からなることを特徴とする請求項１〜９、及び１１のいずれかに記載の発光素子。
２１．同一面側にｐ側電極及びｎ側電極が形成されるフリップチップタイプのIII族窒化物系化合物半導体発光素子の製造方法であって、
前記ｐ側電極上に、Ａｕを含むｐ側電極膜を形成する工程、及び
前記ｎ側電極上に、Ａｕを含むｎ側電極膜を形成する工程、を含む、ことを特徴とする製造方法。
２２．前記ｎ側電極膜を形成する前に、前記ｎ側電極表面を清浄化する工程が含まれる、ことを特徴特徴とする２１に記載の製造方法。
２３．前記ｐ側電極膜を形成する工程は、
前記ｐ側電極上にＴｉ，Ｃｒ，Ｗ，Ｍｏ，Ｔａ，Ｚｒ，及びＶからなる群より選択される金属又は該金属の合金からなる下地層を形成する工程と、Ａｕ又はＡｕ合金からなる上層を形成する工程とからなる、ことを特徴とする２１又は２２に記載の製造方法。
２４．前記ｎ側電極膜を形成する工程は、
前記ｎ側電極上にＴｉ，Ｃｒ，Ｗ，Ｍｏ，Ｔａ，Ｚｒ，及びＶからなる群より選択される金属又は該金属の合金からなる下地層を形成する工程と、Ａｕ又はＡｕ合金からなる上層を形成する工程とからなる、ことを特徴とする２１〜２３のいずれかに記載の製造方法。
２５．前記ｐ側電極膜を形成する工程における上層を形成する工程と、前記ｎ側電極膜を形成する工程における上層を形成する工程は同時に行われる、ことを特徴とする２１〜２４のいずれかに記載の製造方法。
２６．前記ｐ側電極膜は前記ｐ側電極の表面全体を覆って形成される、ことを特徴とする２１〜２５のいずれかに記載の製造方法。
２７．前記ｎ側電極膜は前記ｎ側電極の表面全体を覆って形成される、ことを特徴とする２１〜２６のいずれかに記載の製造方法。
【図面の簡単な説明】
【図１】本発明の一実施例である発光素子１を示す図である。
【図２】発光素子１を用いて構成されるＬＥＤ２を示す図である。
【図３】ＬＥＤ２におけるカップ状部３３部分の拡大図である。
【図４】発光素子１を用いて構成されるＳＭＤタイプのＬＥＤ３を示す図である。
【符号の説明】
１ 発光素子、２ 砲弾型ＬＥＤ、３ ＳＭＤタイプＬＥＤ、１１ 基板、１２バッファ層、１３ ｎ型層、１４ 発光する層を含む層、１５ ｐ型層、１８ｐ電極、１９ ｎ電極、２０ ｐ側電極膜、２１ ｎ側電極膜、４０ Ａｕバンプ、５０ サブマウント用基板、５１ ｐ型領域、５２ ｎ型領域、６０ 絶縁膜、７０ 基板、７１ 配線パターン、８０ 反射部材

Claims (1)

  1. 同一面側にｐ側電極及びｎ側電極が形成されるフリップチップタイプのIII族窒化物系化合物半導体発光素子であって、
    Ｒｈ又はその合金からなるｐ側電極の全表面がｐ側電極膜で被覆され、
    ＡｌとＶとの２層で構成されるｎ側電極の全表面がｎ側電極膜で被覆され、
    前記ｐ側電極膜と前記ｎ側電極膜とはともにＴｉ又はＴｉ合金からなる下地層と、該下地層の上に形成されるＡｕ又はＡｕ合金からなる上層とからなるIII 族窒化物系化合物半導体発光素子の製造方法において、
    同一構成の前記ｐ側電極膜と前記ｎ側電極膜とを同時に形成する、ことを特徴とする III 族窒化物系化合物半導体発光素子の製造方法。
JP2001170908A 2001-06-06 2001-06-06 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 Expired - Fee Related JP3912044B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001170908A JP3912044B2 (ja) 2001-06-06 2001-06-06 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
EP02730876A EP1406313A4 (en) 2001-06-06 2002-06-03 SEMICONDUCTOR NITRID BASE SEMICONDUCTOR LIGHT
US10/479,602 US7005684B2 (en) 2001-06-06 2002-06-03 Group III nitride based semiconductor luminescent element
KR1020037016010A KR100594534B1 (ko) 2001-06-06 2002-06-03 Ⅲ족 질화물계 화합물 반도체 발광 소자 및 발광 장치
CNB028111990A CN1309099C (zh) 2001-06-06 2002-06-03 第ⅲ族氮化物化合物半导体发光元件
PCT/JP2002/005430 WO2002101841A1 (fr) 2001-06-06 2002-06-03 Element semi-conducteur luminescent a base de nitrure du groupe iii
TW091112090A TW546856B (en) 2001-06-06 2002-06-05 III nitride compound semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001170908A JP3912044B2 (ja) 2001-06-06 2001-06-06 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2002368271A JP2002368271A (ja) 2002-12-20
JP3912044B2 true JP3912044B2 (ja) 2007-05-09

Family

ID=19012758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001170908A Expired - Fee Related JP3912044B2 (ja) 2001-06-06 2001-06-06 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Country Status (7)

Country Link
US (1) US7005684B2 (ja)
EP (1) EP1406313A4 (ja)
JP (1) JP3912044B2 (ja)
KR (1) KR100594534B1 (ja)
CN (1) CN1309099C (ja)
TW (1) TW546856B (ja)
WO (1) WO2002101841A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US7211833B2 (en) 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US20030090103A1 (en) * 2001-11-09 2003-05-15 Thomas Becker Direct mailing device
DE10203809B4 (de) * 2002-01-31 2010-05-27 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
CA2492249A1 (en) * 2002-07-22 2004-01-29 Cree, Inc. Light emitting diode including barrier layers and manufacturing methods therefor
JP4030534B2 (ja) * 2003-07-25 2008-01-09 昭和電工株式会社 化合物半導体発光素子およびその製造方法
EP1658642B1 (en) * 2003-08-28 2014-02-26 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
KR100571816B1 (ko) * 2003-09-08 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
TWI264833B (en) * 2003-10-14 2006-10-21 Showa Denko Kk Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device
JP2005142544A (ja) * 2003-10-14 2005-06-02 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ
WO2005036657A1 (en) * 2003-10-14 2005-04-21 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device
JP2005142545A (ja) * 2003-10-14 2005-06-02 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ
WO2005057642A1 (en) * 2003-12-10 2005-06-23 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
US7518163B2 (en) 2003-12-17 2009-04-14 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
KR100586948B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2005268275A (ja) * 2004-03-16 2005-09-29 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード素子
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
CN100353576C (zh) * 2004-11-19 2007-12-05 中国科学院半导体研究所 倒装氮化镓基发光二极管芯片的制作方法
JP2006156747A (ja) * 2004-11-30 2006-06-15 Ngk Spark Plug Co Ltd 配線基板
US20060124941A1 (en) * 2004-12-13 2006-06-15 Lee Jae S Thin gallium nitride light emitting diode device
KR100631898B1 (ko) * 2005-01-19 2006-10-11 삼성전기주식회사 Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
KR100675220B1 (ko) * 2005-05-18 2007-01-29 삼성전기주식회사 질화물계 반도체 발광소자
JP5138873B2 (ja) 2005-05-19 2013-02-06 日亜化学工業株式会社 窒化物半導体素子
JP2007158131A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体光素子
JP2009530798A (ja) * 2006-01-05 2009-08-27 イルミテックス， インコーポレイテッド Ｌｅｄから光を導くための独立した光学デバイス
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US20090275266A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device polishing
JP2010506402A (ja) 2006-10-02 2010-02-25 イルミテックス， インコーポレイテッド Ｌｅｄのシステムおよび方法
CN101939849A (zh) * 2008-02-08 2011-01-05 伊鲁米特克有限公司 用于发射器层成形的系统和方法
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8449128B2 (en) * 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US9093630B2 (en) * 2010-10-12 2015-07-28 Koninklijke Philips Electronics N.V. Light emitting device with reduced EPI stress
KR20130024089A (ko) * 2011-08-30 2013-03-08 엘지이노텍 주식회사 발광소자
KR102042258B1 (ko) * 2013-01-29 2019-11-07 엘지이노텍 주식회사 발광소자
KR102075147B1 (ko) * 2013-06-05 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN111670488B (zh) 2018-02-01 2021-08-17 新唐科技日本株式会社 半导体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704181B2 (ja) 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
JPH03183173A (ja) 1989-12-13 1991-08-09 Canon Inc 光学素子
JP2666228B2 (ja) 1991-10-30 1997-10-22 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
EP0952617B1 (en) 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
US6121127A (en) * 1996-06-14 2000-09-19 Toyoda Gosei Co., Ltd. Methods and devices related to electrodes for p-type group III nitride compound semiconductors
JPH10125655A (ja) * 1996-10-23 1998-05-15 Sony Corp Ｉｉｉ−ｖ族化合物半導体素子の製造方法
JP3737226B2 (ja) * 1996-12-24 2006-01-18 ローム株式会社 半導体発光素子
WO1998031055A1 (fr) * 1997-01-09 1998-07-16 Nichia Chemical Industries, Ltd. Dispositif a semi-conducteur au nitrure
EP1959506A2 (en) * 1997-01-31 2008-08-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor light-emitting device
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
US6268618B1 (en) * 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
JP4119501B2 (ja) * 1997-07-10 2008-07-16 ローム株式会社 半導体発光素子
JP3462720B2 (ja) * 1997-07-16 2003-11-05 三洋電機株式会社 ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
JP3965610B2 (ja) * 1997-08-01 2007-08-29 富士通株式会社 半導体装置及びその製造方法
JP3457516B2 (ja) * 1997-08-27 2003-10-20 株式会社東芝 窒化ガリウム系化合物半導体素子
JP3822976B2 (ja) * 1998-03-06 2006-09-20 ソニー株式会社 半導体装置およびその製造方法
JP4183299B2 (ja) * 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP3625377B2 (ja) * 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP3739951B2 (ja) 1998-11-25 2006-01-25 東芝電子エンジニアリング株式会社 半導体発光素子およびその製造方法
JP2000252230A (ja) * 1998-12-28 2000-09-14 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP4296644B2 (ja) 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
ATE452445T1 (de) * 1999-03-04 2010-01-15 Nichia Corp Nitridhalbleiterlaserelement
JP3881473B2 (ja) 1999-04-30 2007-02-14 ローム株式会社 半導体発光素子の製法
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 ３族窒化物半導体素子製造方法
CA2400121C (en) * 2000-02-16 2010-09-21 Nichia Corporation Nitride semiconductor laser device

Also Published As

Publication number Publication date
WO2002101841A1 (fr) 2002-12-19
US7005684B2 (en) 2006-02-28
EP1406313A4 (en) 2006-01-11
CN1513212A (zh) 2004-07-14
CN1309099C (zh) 2007-04-04
JP2002368271A (ja) 2002-12-20
US20040149999A1 (en) 2004-08-05
TW546856B (en) 2003-08-11
KR20040004700A (ko) 2004-01-13
EP1406313A1 (en) 2004-04-07
KR100594534B1 (ko) 2006-06-30

Similar Documents

Publication Publication Date Title
JP3912044B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
KR100573346B1 (ko) Ⅲ족 질화물계 화합물 반도체 발광 소자
US6794690B2 (en) Group III nitride compound semiconductor light-emitting element
US7211832B2 (en) Light emitting apparatus
US7723743B2 (en) Semiconductor light emitting element
KR100895452B1 (ko) 반도체 발광소자용 양전극
KR101327106B1 (ko) 반도체 발광소자
US8115212B2 (en) Positive electrode for semiconductor light-emitting device
US20020197764A1 (en) Group III nitride compound semiconductor light-emitting element
JP3627822B2 (ja) 半導体発光素子、およびその製造方法
US20090085052A1 (en) Gan type light emitting diode device and method of manufacturing the same
JP4602079B2 (ja) バリア層を含む発光ダイオードおよびその製造方法
US9450017B2 (en) Semiconductor light emitting device and method of fabricating the same
JP2000294837A (ja) 窒化ガリウム系化合物半導体発光素子
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
JP2008244161A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の電極形成方法
JP2007067184A (ja) Ｌｅｄパッケージ
JP4868821B2 (ja) 窒化ガリウム系化合物半導体及び発光素子
JP2007180326A (ja) 発光装置
JP2002313749A (ja) 発光素子用ｎ型電極及びその製造方法並びにそれを用いたＩＩＩ族窒化物半導体発光素子
JP4047679B2 (ja) 発光装置
JP3938337B2 (ja) 半導体発光素子、およびその製造方法
JP2006120731A (ja) 窒化物半導体発光素子
JP2007042985A (ja) 窒化ガリウム系化合物半導体発光素子及びその実装体
JP3938350B2 (ja) 半導体発光素子のマウント方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3912044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees