[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100560830B1 - 적층 관통형 콘덴서 - Google Patents

적층 관통형 콘덴서 Download PDF

Info

Publication number
KR100560830B1
KR100560830B1 KR1020030037473A KR20030037473A KR100560830B1 KR 100560830 B1 KR100560830 B1 KR 100560830B1 KR 1020030037473 A KR1020030037473 A KR 1020030037473A KR 20030037473 A KR20030037473 A KR 20030037473A KR 100560830 B1 KR100560830 B1 KR 100560830B1
Authority
KR
South Korea
Prior art keywords
inner conductor
pair
dielectric body
terminal electrode
lead
Prior art date
Application number
KR1020030037473A
Other languages
English (en)
Other versions
KR20030095360A (ko
Inventor
도가시마사아키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20030095360A publication Critical patent/KR20030095360A/ko
Application granted granted Critical
Publication of KR100560830B1 publication Critical patent/KR100560830B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

이 적층 관통형 콘덴서는, 유전체 소체 내에 배치되는 제1 내부 도체와, 유전체 소체 내에 배치되고, 제1 내부 도체에 대해 세라믹층을 통해 적층되는 중간 내부 도체와, 유전체 소체 내에 배치되고, 중간 내부 도체에 대해 세라믹층을 통해 적층되는 제2 내부 도체와, 유전체 소체의 외측면에 형성되고, 제1 내부 도체에 접속되는 제1 단자 전극과, 유전체 소체의 외측면에 형성되고, 제2 내부 도체에 접속되는 제2 단자 전극과, 유전체 소체의 외측면에 형성되고, 중간 내부 도체에 접속되는 중간 단자 전극을 가진다. 중간 단자 전극은, 그라운드에 접속되고, 상기 제1 단자 전극 및 제2 단자 전극이, 각각, 신호를 전송하는 경로에 접속된다. 제1 내부 도체와 상기 제2 내부 도체는, 전류가 상호 역방향으로 흐른다.

Description

적층 관통형 콘덴서{Multilayer Feedthrough Capacitor}
도 1은 본 발명의 제1 실시 형태에 관한 적층 관통형 콘덴서를 도시하는 사시도,
도 2는 제1 실시 형태에 관한 적층 관통형 콘덴서를 도시하는 단면도로서, 도 1에 도시하는 Ⅱ-Ⅱ선에 따르는 단면도,
도 3은 제1 실시 형태에 관한 적층 관통형 콘덴서의 분해 사시도,
도 4는 제1 실시 형태에 관한 적층 관통형 콘덴서를 실장한 상태의 회로도,
도 5는 본 발명의 제2 실시 형태에 관한 적층 관통형 콘덴서의 분해 사시도,
도 6은 본 발명의 제3 실시 형태에 관한 적층 관통형 콘덴서의 분해 사시도,
도 7은 제3 실시 형태에 관한 적층 관통형 콘덴서의 분해 사시도,
도 8은 적층 관통형 콘덴서의 감쇠 특성을 나타내는 그래프,
도 9a는 본 발명의 실시예에 관한 적층 관통형 콘덴서를 네트워크 애널라이저 애널라이저에 접속한 상태의 회로도,
도 9b는 종래예에 관한 적층 관통형 콘덴서를 네트워크 애널라이저에 접속한 상태의 회로도,
도 10은 제1 실시 형태에 관한 적층 관통형 콘덴서의 제1 사용예를 나타내는 회로도,
도 11은 제1 실시 형태에 관한 적층 관통형 콘덴서의 제2 사용예를 나타내는 회로도,
도 12는 종래예의 적층 관통형 콘덴서를 도시하는 사시도,
도 13은 종래예의 적층 관통형 콘덴서의 적층 구조를 도시하는 분해 사시도,
도 14는 종래예의 적층 관통형 콘덴서의 등가 회로도,
도 15는 종래예의 적층 관통형 콘덴서를 채용한 사용예의 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 적층 관통형 콘덴서 12 : 유전체 소체
12A : 세라믹층(유전체 시트) 13, 14, 15, 16 : 측면
21 : 제1 내부 도체 22 : 제2 내부 도체
23 : 제3 내부 도체 31, 32 : 제1 입출력용 단자 전극
33, 34 : 제2 입출력용 단자 전극
35, 36, 37, 38 : 그라운드용 단자 전극
본 발명은 커먼 모드의 노이즈 및 디퍼렌셜 모드의 노이즈에 각각 대응할 뿐만 아니라, 등가 직렬 인덕턴스(ESL)를 보다 한층 저감시켜 고주파수 영역에서 보다 효과적으로 노이즈 제거를 도모하는 노이즈 필터 등에 사용되는 적층 관통형 콘덴서에 관한 것으로, 특히 정보 처리 기기나 통신 기기의 회로에 적합한 것이다.
최근에는, 대부분의 정보 처리 기기나 통신 기기는 디지탈화되고, 또한 정보 처리능력의 향상에 따르는 처리의 고속화에 의해서, 이들 기기에서 취급되는 디지털 신호의 고주파수화가 현저하게 진행되고 있다. 따라서, 이들 기기로부터 발생하는 노이즈가 고주파수 영역에서 한층 증대하는 경향이 있다. 한편, 이들 기기의 휴대화가 도모되는데 따라, 이들 기기는 한층 더 소형 경량화가 요구되고 있다.
노이즈 대책을 실시하기 위해서, 많은 전자 기기에는, 전자파 장해의 방지나 불필요한 전압 변동의 억지를 도모할 수 있는 전자 부품이 사용되고 있다. 이들 전자 부품에서는 상기와 같은 사정에 의해 소형 경량으로 고주파수 영역에서의 노이즈에 대응한 전자 부품이 요구되고 있다. 이를 위한 전자 부품으로서, 일반적으로는 적층 세라믹 콘덴서가 현재 사용되고 있다.
그러나, 적층 세라믹 콘덴서에서는, 그 기생 성분인 ESL(등가 직렬 인덕턴스)이, 고주파수 영역에서의 노이즈 제거 효과를 저해하기 때문에, 전자 기기에서의 동작 주파수 등의 한층의 고주파수화에 따라, 그 효과가 불충분해진다. 즉, 종래의 적층 세라믹 콘덴서와 같이, 큰 ESL을 갖고 있는 콘덴서에서는, 최근의 고주파수화에는 충분히 적응할 수 없게 될 수 있다.
예를 들면, ESL을 저감시킬 수 있는 종래의 콘덴서로서, 적층형의 관통 콘덴서(적층 관통형 콘덴서)가 제품화되어, 일반적으로 사용되고 있다. 도 12∼도 15에 근거하여, 종래예에 관한 적층 관통형 콘덴서(110)를 이하에 설명한다.
이 적층 관통형 콘덴서(110)는, 도 13에 도시하는 바와 같이, 상호 대향하는 2측면을 향해 인출된 인출부(112A 및 112B)를 가지는 내부 도체(112)를 갖는다. 이 내부 도체(112)에 표면에 형성된 유전체 시트(122)에 대해, 인출부(112A 및 112B)가 인출되는 2측면과 다른 2측면에 인출된 내부 도체(114)가 표면에 형성된 유전체 시트(124)가 적층된다. 이 적층체에서의 적층 방향의 상하에, 내부 도체가 형성되어 있지 않은 유전체 시트를 적층하고, 이 적층체를 소성함으로써, 도 12에 도시하는 적층체(120)가 구성된다.
도 12에 도시하는 바와 같이, 적층체(120)의 대향하는 2측면에는, 단자 전극(131 및 132)이 각각 형성되고, 내부 도체(112)의 인출부(112A 및 112B)에 접속되어 있다. 또, 적층체(120)에서의 다른 대향하는 2측면에는, 단자 전극(133 및 134)이 각각 형성되고, 내부 도체(114)의 인출부에 접속되어 있다. 도 14에 도시하는 바와 같이, 단자 전극(131 및 132)은, 예를 들면, 접지측에 접속되고, 단자 전극(133 및 134)은 신호 전송로에 접속할 수 있게 되어 있다.
이 종래의 적층 관통형 콘덴서(110)를 사용하여, 커먼 모드 및 디퍼렌셜 모드에서의 노이즈 대책을 행하기 위한 회로도를 도 15에 도시한다. 도 15에 도시하는 바와 같이, 3개의 적층 관통형 콘덴서(110)가 사용되어, 노이즈 저감을 위한 회로가 구성된다.
그러나, 이들 적층 관통형 콘덴서(110)에서도, 도 13의 화살표로 표시하는 방향으로 전류가 흐르므로, 어느 정도 크기의 ESL을 갖게 된다. 이 때문에, 이 종래의 적층 관통형 콘덴서(110)에서는, 최근의 고주파수화에는 적응할 수 없게 되고, 또한 ESL을 저감시킬 수 있는 콘덴서가 필요하게 되었다.
또, 전자 기기의 소형화에 따르는 고밀도 실장에 대응하기 위해서, 다수의 콘덴서를 일체화한 어레이형의 적층 콘덴서의 요구가 높아지고 있다.
또한, 적층 콘덴서에서, 그 내부 도체의 패턴 형상을 대략 T자형으로 하는 것은, 일본국 특개소 59-29413호 공보, 일본국 특개평 3-37850호 공보에 개시하는 바와 같이 알려져 있다. 그러나, 이들 공보에는, 적층 방향에 인접하는 내부 도체의 사이에서, 전류를 역방향으로 흐르게 하여 ESL을 저감시키고자 하는 아이디어는 개시되어 있지 않다.
또, 일본국 특개 2000-58376호 공보에 개시하는 바와 같이, 콘덴서에서, 내부 도체의 치수비를 최적화함으로써, ESL을 저감하는 아이디어가 제안되어 있다. 또한, 일본국 특공평 6-58861호 공보, 일본국 특개평 8-55758호 공보, 일본국 특개 2001-189234호 공보에 개시하는 바와 같이, 콘덴서의 내부 도체에서, 전류의 방향을 역방향으로 흐르게 하는 아이디어도 알려져 있다.
그러나, 이들 공보에는, 적층 관통형 콘덴서에서, 커먼 모드의 노이즈 및 디퍼렌셜 모드의 쌍방의 노이즈를 저감시킬 수 있는 동시에, ESL을 보다 한층 저감시켜, 고주파 노이즈 제거 효과를 향상시키는 아이디어는 개시되어 있지 않다.
본 발명은, 상술한 실정을 감안하여 이루어진 것으로, 본 발명의 목적은, 커먼 모드의 노이즈 및 디퍼렌셜 모드의 쌍방의 노이즈를 저감시킬 수 있는 동시에, ESL을 보다 한층 저감시켜, 고주파 노이즈 제거 효과를 향상시킬 수 있는 적층 관통형 콘덴서를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명의 제1 관점에 관한 적층 관통형 콘덴 서는,
유전체 소체(素體) 내에 배치되는 제1 내부 도체와,
상기 유전체 소체 내에 배치되고, 상기 제1 내부 도체에 대해 세라믹층을 통해 적층되는 중간 내부 도체와,
상기 유전체 소체 내에 배치되고, 상기 중간 내부 도체에 대해 세라믹층을 통해 적층되는 제2 내부 도체와,
상기 유전체 소체의 외측면에 형성되고, 상기 제1 내부 도체에 접속되는 제1 단자 전극과,
상기 유전체 소체의 외측면에 형성되고, 상기 제2 내부 도체에 접속되는 제2 단자 전극과,
상기 유전체 소체의 외측면에 형성되고, 상기 중간 내부 도체에 접속되는 중간 단자 전극을 가진다.
바람직하게는, 상기 제1 내부 도체와 상기 제2 내부 도체는 전류가 상호 역방향으로 흐른다.
바람직하게는, 상기 유전체 소체의 내부에서, 상기 중간 내부 도체가, 상기 세라믹층을 통해 상기 제1 내부 도체와 제2 내부 도체 사이에 적층된다.
바람직하게는, 상기 제1 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 제1 단자 전극의 각각이 접속되어 있다.
바람직하게는, 상기 제1 내부 도체는, 상기 유전체 소체를 구성하는 상기 세 라믹층보다 조금 좁은 면적의 직사각형 패턴을 가지고,
상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 일단에 형성되어 있다.
바람직하게는, 상기 제2 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 제2 단자 전극의 각각이 접속되어 있다.
바람직하게는, 상기 제2 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층보다 조금 좁은 면적의 직사각형 패턴을 가지고,
상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 일단에 형성되어 있다.
바람직하게는, 상기 중간 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 중간 단자 전극의 각각이 접속되어 있다.
바람직하게는, 상기 중간 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층보다 조금 좁은 면적의 직사각형 패턴을 가지고,
상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 대략 중앙에 각각 형성되어 있다.
바람직하게는, 상기 중간 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부와는 별도로, 이들 2개의 상기 외측면과는 별도의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출 되는 한쌍의 인출부가 더 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 중간 단자 전극의 각각이 접속되어 있고,
상기 유전체 소체의 4개의 상기 외측면에 상기 중간 단자 전극이 각각 형성되어 있다.
바람직하게는, 상기 중간 단자 전극은, 상기 유전체 소체의 외측면에서, 상기 제1 단자 전극과 제2 단자 전극 사이에 형성되어 있다.
바람직하게는, 상기 중간 단자 전극이 그라운드에 접속되고, 상기 제1 단자 전극 및 제2 단자 전극이 각각 신호를 전송하는 경로에 접속된다.
본 발명의 제2 관점에 관한 적층 관통형 콘덴서는,
유전체 소체 내에 배치되는 제1 내부 도체와,
상기 유전체 소체 내에 배치되고, 상기 제1 내부 도체에 대해 세라믹층을 통해 적층되는 중간 내부 도체와,
상기 유전체 소체 내에 배치되고, 상기 중간 내부 도체에 대해 세라믹층을 통해 적층되는 제2 내부 도체와,
상기 유전체 소체의 외측면에 형성되고, 상기 제1 내부 도체에 접속되는 제1 단자 전극과,
상기 유전체 소체의 외측면에 형성되고, 상기 제2 내부 도체에 접속되는 제2 단자 전극과,
상기 유전체 소체의 외측면에 형성되고, 상기 중간 내부 도체에 접속되는 중간 단자 전극과,
상기 유전체 소체의 내부에서, 상기 제1 내부 도체에 대해 동일 평면 상에 절연되어 배치되고, 상기 제2 단자 전극을 통해 상기 제2 내부 도체와 접속되는 보조 제2 내부 도체와,
상기 유전체 소체의 내부에서, 상기 제2 내부 도체에 대해 동일 평면 상에 절연되어 배치되고, 상기 제1 단자 전극을 통해 상기 제1 내부 도체와 접속되는 보조 제1 내부 도체를 가진다.
바람직하게는, 상기 제1 내부 도체와 상기 제2 내부 도체는, 전류가 상호 역방향으로 흐르고, 상기 보조 제1 내부 도체와 상기 보조 제2 내부 도체는, 전류가 서로 역방향으로 흐른다.
바람직하게는, 상기 유전체 소체의 내부에서, 상기 중간 내부 도체가, 상기 세라믹층을 통해 상기 제1 내부 도체와 제2 내부 도체 사이에 적층된다.
바람직하게는, 상기 제1 내부 도체 및 보조 제1 내부 도체에는, 각각, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 제1 단자 전극의 각각이 접속되어 있다.
바람직하게는, 상기 제1 내부 도체 및 보조 제1 내부 도체는, 각각, 상기 유전체 소체를 구성하는 상기 세라믹층의 면적의 반보다도 좁은 면적의 직사각형 패턴을 가지고,
상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 일단에 형성되어 있다.
바람직하게는, 상기 제2 내부 도체 및 보조 제2 내부 도체에는, 각각, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 제2 단자 전극의 각각이 접속되어 있다.
바람직하게는, 상기 제2 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층의 면적의 반보다도 좁은 면적의 직사각형 패턴을 가지고,
상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 일단에 형성되어 있다.
바람직하게는, 상기 중간 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 상기 중간 단자 전극이 접속되어 있다.
바람직하게는, 상기 중간 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층보다도 조금 좁은 면적의 직사각형 패턴을 가지고,
상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 대략 중앙에 형성되어 있다.
바람직하게는, 상기 중간 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부와는 별도로, 이들 2개의 상기 외측면과는 별도의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 더 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 중간 단자 전극의 각각이 접속되어 있고,
상기 유전체 소체의 4개의 상기 외측면에 상기 중간 단자 전극이 각각 형성되어 있다.
바람직하게는, 상기 중간 단자 전극은, 상기 유전체 소체의 외측면에서, 상기 제1 단자 전극과 제2 단자 전극 사이에 형성되어 있다.
바람직하게는, 상기 중간 단자 전극이 그라운드에 접속되고, 상기 제1 단자 전극 및 제2 단자 전극이 각각 신호를 전송하는 경로에 접속된다.
본 발명의 제1 및 제2 관점에 관한 적층 관통형 콘덴서에 의하면, 접지용의 중간 내부 도체 이외에, 각각 신호 등이 입출력되는 제1 내부 도체 및 제2 내부 도체를 갖고 있다. 이 때문에, 본 발명의 콘덴서는, 관통형 콘덴서 소자를 2개 내장하는 어레이 구조이다. 이 때문에, 하나의 적층 관통형 콘덴서만으로, 커먼 모드 및 디퍼렌셜 모드의 양 노이즈를 각각 저감시킬 수 있다.
또한, 본 발명의 제1 및 제2 관점에서는, 제1 내부 도체와 제2 내부 도체와의 사이에서 전류가 서로 역방향으로 흐른다. 이 때문에, 고주파 전류가, 이들 내부 도체 사이에서 상호 역방향으로 흐르는데 따라 생기는 자계의 상쇄 작용에 의해, 인덕턴스가 억제되어 ESL이 보다 한층 저감되고, 고주파수 영역에서의 노이즈 제거 효과가 개선된다.
특히, 본 발명의 제2 관점에서는, 제1 내부 도체가 배치되는 평면 내에 보조 제2 내부 도체도 배치되고, 이들 내부 도체 사이에서 전류가 상호 역방향으로 흐른다. 즉, 동일 평면 내에 각각 배치되어 상호 인접형이 되는 2개의 내부 도체 사이에서도, 전류가 상호 역방향으로 흐르게 된다. 이 때문에, ESL이 저감되어, 고주 파수 영역에서의 노이즈 제거 효과가 보다 한층 개선된다.
또, 중간 단자 전극이, 유전체 소체의 각 외측면에, 각각 1개씩 계 4개 형성되어 있는 발명에서는, 콘덴서 본체의 각 외측면에 단자 전극이 최적으로 배치된다. 이 때문에, 적층 관통형 콘덴서를 형성하는 콘덴서 본체의 측면을 유효하게 이용할 수 있게 된다. 또, 외부의 그라운드 패턴인 접지용의 배선에, 4개 이상의 중간 단자 전극이 접속되고, 이에 따라 중간 내부 도체의 인출부에서의 인덕턴스가 작아진다. 그 결과, ESL이 보다 저감된다.
제1 실시 형태
도 1에 도시하는 바와 같이, 본 발명의 일 실시 형태에 관한 적층 관통형 콘덴서(10)는, 유전체 시트인 세라믹 그린 시트를 다수매 적층한 적층체를 소성함으로써 얻어진 직방체 형상의 소결체인 유전체 소체(12)를 주요부로서 가진다. 직방체 형상의 유전체 소체(12)는, 도 1에 도시하는 바와 같이, 6개의 외측면을 가지고, 그 중의 2개의 면이 상면과 바닥면이 되고, 그 밖의 면이, 장변(長邊)측의 외측면(13 및 15)과, 단변(短邊)측의 외측면(14 및 16)이 된다.
도 2 및 도 3에 도시하는 바와 같이, 이 유전체 소체(12)에서의 최상층의 세라믹층(유전체 시트)(12A)의 하측에는 제1 내부 도체(21)가 배치되어 있다. 이 유전체 소체(12) 내에서, 제1 내부 도체(21)의 아래쪽에는 세라믹층(12A)을 통해 중간 내부 도체(23)가 배치되어 있다.
이 유전체 소체(12) 내에서, 중간 내부 도체(23)의 아래쪽에는, 세라믹층(12A)을 통해 제2 내부 도체(22)가 배치되어 있다. 이 유전체 소체(12) 내에서, 이 제2 내부 도체(22)의 아래쪽에는, 세라믹층(12A)을 통해 중간 내부 도체(23)가 배치되어 있다.
그리고, 유전체 소체(12) 내에서, 세라믹층(12A)을 통해, 이 중간 내부 도체(23)의 아래쪽에는, 상기와 동일하게 하여, 제1 내부 도체(21), 중간 내부 도체(23), 및 제2 내부 도체(22)의 순으로 순차 배치되어 있다.
결과로서, 유전체 소체(12)의 내부에는, 제1 내부 도체(21)와 제2 내부 도체(22) 사이에, 세라믹층(12A)을 통해 중간 내부 도체(23)가 배치되고, 3종류의 내부 도체(21∼23)가 세라믹층(12A)을 통해 마주 바라보도록 적층되어 있다.
즉, 제1 내부 도체(21)와 중간 내부 도체(23) 사이, 중간 내부 도체(23)와 제2 내부 도체(22) 사이, 제2 내부 도체(22)와 중간 내부 도체(23) 사이에, 적어도 1매의 세라믹층(12A)이 각각 끼워진채, 적층되어 소결됨으로써, 유전체 소체(12)가 형성되어 있다.
제1 내부 도체(21) 및 제2 내부 도체(22)는, 각각 신호를 전달하는 경로를 구성하는 전극이 되고, 이들 제1 내부 도체(21)와 제2 내부 도체(22)와의 사이에서 콘덴서를 구성하도록 되어 있다. 그리고, 이들 내부 도체(21)와 내부 도체(22) 사이에 배치되는 중간 내부 도체(23)가 접지용의 전극이 된다.
또한, 이들 3종류의 내부 도체(21∼23)는, 단지 도 2 및 도 3에 도시한 층수뿐만 아니라, 더욱 다수층 배치되어도 된다. 또, 이들 내부 도체(21∼23)의 재질로서는, 예를 들면 니켈, 니켈 합금, 구리, 혹은, 구리 합금을 생각할 수 있는데, 이들에 한정되지 않는다.
도 1∼도 3에 도시하는 바와 같이, 제1 내부 도체(21)는, 유전체 소체(12)를 구성하는 세라믹층(12A)보다도 조금 좁은 면적의 본체부(직사각형 패턴)(21C)를 가진다. 이 제1 내부 도체(21)에서의 본체부(21C)의 길이 방향의 일단(도 3에서는, 좌단)에는 한쌍의 인출부(21A 및 21B)가 형성되어 있다. 이들 한쌍의 인출부(21A 및 21B)는, 도 1에 도시하는 유전체 소체(12)에서의 상호 대향하는 2개의 외측면(13 및 15)을 향해 소체(12)의 외측에 노출되어 있다. 이들 인출부(21A 및 21B) 이외의 부분에서는, 제1 내부 도체(21)는, 도 3에 도시하는 바와 같이, 유전체 소체(12)의 외측면에서 소정의 간극만큼 떨어져 있는 직사각형 패턴을 갖고 있다.
도 1∼도 3에 도시하는 바와 같이, 제2 내부 도체(22)는, 유전체 소체(12)를 구성하는 세라믹층(12A)보다도 조금 좁은 면적의 본체부(직사각형 패턴)(22C)를 가진다. 이 제2 내부 도체(22)에서의 본체부(22C)의 길이 방향의 일단(도 3에서는, 우단)에는 한쌍의 인출부(22A 및 22B)가 형성되어 있다. 이들 한쌍의 인출부(22A 및 22B)는, 도 1에 도시하는 유전체 소체(12)에서의 상호 대향하는 2개의 외측면(13 및 15)을 향해 소체(12)의 외측에 노출되어 있다. 이들 인출부(22A 및 22B) 이외의 부분에서는, 제2 내부 도체(22)는, 도 3에 도시하는 바와 같이, 유전체 소체(12)의 외측면에서 소정의 간극만큼 떨어져 있는 직사각형 패턴을 갖고 있다.
세라믹층(12A)의 적층 방향의 위에서 봐서(평면도측에서 봐서), 제2 내부 도 체(22)의 본체부(22C)는 제1 내부 도체(21)의 본체부(21C)에 오버랩되도록 되어 있다. 단, 제1 내부 도체(21)에 형성되는 한쌍의 인출부(21A 및 21B)는, 제2 내부 도체(22)에 형성되는 한쌍의 인출부(22A 및 22B)에 대해, 직사각형 패턴의 길이 방향의 상호 반대측에 형성된다.
도 1∼도 3에 도시하는 바와 같이, 중간 내부 도체(23)는, 유전체 소체(12)를 구성하는 세라믹층(12A)보다도 조금 좁은 면적의 본체부(직사각형 패턴)(23C)를 가진다. 이 중간 내부 도체(23)에서의 본체부(23C)의 길이 방향의 중앙부에는 한쌍의 인출부(23A 및 23B)가 형성되어 있다. 이들 한쌍의 인출부(23A 및 23B)는, 도 1에 도시하는 유전체 소체(12)에서의 상호 대향하는 2개의 외측면(13 및 15)을 향해 소체(12)의 외측에 노출되어 있다. 이들 인출부(23A 및 23B) 이외의 부분에서는, 중간 내부 도체(23)는, 도 3에 도시하는 바와 같이, 유전체 소체(12)의 외측면에서 소정의 간극만큼 떨어져 있는 직사각형 패턴을 갖고 있다.
세라믹층(12A)의 적층 방향의 위에서 봐서(평면도측에서 봐서), 중간 내부 도체(23)의 본체부(23C)는, 제1 내부 도체(21)의 본체부(21C)에 오버랩되도록 되어 있다. 단, 중간 내부 도체(23)의 인출부(23A 및 23B)는, 제1 내부 도체(21)에 형성되는 한쌍의 인출부(21A 및 21B)와 오버랩되지 않고, 또한, 제2 내부 도체(22)에 형성되는 한쌍의 인출부(22A 및 22B)와도 오버랩되지 않도록 형성된다.
도 1∼도 3에 도시하는 바와 같이, 제1 내부 도체(21)의 인출부(21A 및 21B)에는, 유전체 소체(12)에서의 서로 마주 대하는 2개의 외측면(13 및 15)에서의 길이 방향의 한쪽 단부에 각각 형성되어 있는 제1 입출력용 단자 전극(제1 단자 전 극)(31 및 32)이 접속된다.
또, 제2 내부 도체(22)의 인출부(22A 및 22B)에는, 유전체 소체(12)에서의 서로 마주 대하는 2개의 외측면(13 및 15)에서의 길이 방향의 다른쪽 단부에 각각 형성되어 있는 제2 입출력용 단자 전극(33 및 34)이 접속된다.
또한, 중간 내부 도체(23)의 인출부(23A 및 23B)에는, 유전체 소체(12)에서의 서로 마주 대하는 2개의 외측면(13 및 15)에서의 길이 방향의 중앙부에 각각 형성되어 있는 그라운드용 단자 전극(중간 단자 전극)(35 및 36)이 접속된다. 즉, 그라운드용 단자 전극(35 및 36)은, 제1 입출력용 단자 전극(31 및 32)과, 제2 입출력용 단자 전극(33 및 34) 사이에 형성된다.
이들 단자 전극(31∼36)은, 유전체 소체(12)에서의 서로 마주 대하는 2개의 외측면(13 및 15)에서, 상호 절연되도록 형성되어 있다. 이들 단자 전극(31∼36)은, 소체(12)의 측면(13 및 15)에서, 각각 소체의 상면으로부터 하면을 향해 연장되도록 형성되어 있다. 본 실시 형태에서는, 유전체 소체(12)에서의 단변측의 외측면(14 및 16)에는 단자 전극은 형성되지 않는다.
이상의 결과, 본 실시 형태의 적층 관통형 콘덴서(10)에서는, 도 1에 도시하는 바와 같이, 직방체인 육면체 형상으로 되는 유전체 소체(12)의 4개의 외측면(13, 14, 15, 16) 내의 대향하는 2측면(13, 15)에, 3쌍의 단자 전극(31∼36)이 각각 배치되는 6단자의 구조로 되어 있다.
또한, 본 실시 형태에서는, 제1 내부 도체(21)와 제2 내부 도체(22)가, 세라믹층(12A)의 적층 방향에 따라, 중간 내부 도체(23)를 사이에 끼워 배치된다. 또 한, 제1 내부 도체(21)의 인출부(21A, 21B)와, 제2 내부 도체(22)의 인출부(22A, 22B)가, 세라믹층(12A)의 길이 방향에 대해, 상호 반대의 단부쪽으로 배치된다. 이 때문에, 제1 내부 도체(21)의 본체부(21C)와, 제2 내부 도체(22)의 본체부(22C) 사이에서는, 도 3의 화살표로 도시하는 바와 같이, 전류가 상호 역방향으로 흐르게 된다.
다음에, 본 실시 형태에 관한 적층 관통형 콘덴서(10)의 작용을 설명한다.
본 실시 형태에 관한 적층 관통형 콘덴서(10)에 의하면, 내부 도체(21∼23)의 3종류의 내부 도체가, 상호간에 적어도 1매씩 세라믹층(12A)을, 각각 사이에 끼운 상태로, 이들 세라믹층(12A)이 다수층에 적층되어 있다.
제1 내부 도체(21)의 본체부(21C)와 제2 내부 도체(22)의 본체부(22C) 사이에서는, 도 3의 화살표로 도시하는 바와 같이, 전류가 상호 역방향으로 흐르도록, 인출부(21A, 21B, 22A, 22B)가 형성되어 있다.
또, 한쌍의 제1 입출력용 단자 전극(31, 32)과, 한쌍의 제2 입출력용 단자 전극(33, 34)이, 유전체 소체(12)의 상호 대향하는 2개의 장변측 외측면(13, 15)에 각각 배치되어 있다. 또한, 유전체 소체(12)의 이들 2개의 외측면(13, 15)에서의 제1 입출력용 단자 전극(31, 32)과, 제2 입출력용 단자 전극(33, 34) 사이의 부분에, 한쌍의 그라운드용 단자 전극(35, 36)이 배치되어 있다.
따라서, 본 실시 형태에 관한 적층 관통형 콘덴서(10)에 의하면, 접지용의 중간 내부 도체(23) 이외에, 각각 신호가 입출력되는 제1 내부 도체(21) 및 제2 내부 도체(22)를 갖고 있다. 이 때문에, 콘덴서(10)는, 2개의 관통형 콘덴서 소자를 내장하는 어레이 구조로 된다. 그 결과, 1개의 적층 관통형 콘덴서(10)만으로, 커먼 모드의 노이즈의 저감을 도모할 수 있는 동시에, 디퍼렌셜 모드의 노이즈의 저감을 도모할 수 있다.
또한, 본 실시 형태에서는, 상기한 바와 같이 제1 내부 도체(21)의 본체부(21C)와 제2 내부 도체(22)의 본체부(22C) 사이에서 전류가 번갈아 역방향으로 흐르도록, 이들 내부 도체(21, 22)가 형성되어 있다. 이 때문에, 예를 들면 도 4에 도시하는 바와 같이, 콘덴서(10)를, 배선(43 및 44)에 접속하는 경우에는, 다음과 같은 작용 효과를 발휘한다.
즉, 제1 입출력용 단자 전극(31, 32) 및 제2 입출력용 단자 전극(33, 34)에, 신호를 전달하기 위한 배선(43)을 각각 접속하고, 그라운드용 단자 전극(35, 36)이 접지되도록 배선(44)을 각각 접속한다. 그리고, 도 4에 도시하는 화살표 A로 표시하는 방향으로, 배선(43)에 전류가 흐른 경우에는 이하와 같이 된다.
즉, 도 4의 화살표 A로 표시하는 방향으로 전류가 흐르면, 제1 내부 도체(21)의 본체부(21C)와 제2 내부 도체(22)의 본체부(22C) 사이에서, 도 3의 화살표로 표시하는 바와 같이 전류가 상호 역방향으로 흐르게 된다.
그리고, 고주파 전류가 흐른 경우라도, 이들 내부 도체(21, 22) 사이에서 상시 상호 역방향으로 전류가 흐르고, 이에 따라 생기는 자계의 상쇄 작용에 의해, 인덕턴스가 억제되어, ESL이 보다 한층 저감되고, 고주파수 영역에서의 노이즈 제거 효과가 향상된다.
제2 실시 형태
다음에, 본 발명의 제2 실시 형태에 관한 적층 관통형 콘덴서를 도 5에 근거하여 설명한다. 또한, 제1 실시 형태에서 설명한 부재와 공통되는 부재에는 동일한 부호를 붙여 중복된 설명을 생략한다.
도 5에 도시하는 바와 같이, 본 실시 형태에서는, 제1 내부 도체(21)의 본체부(21C)가, 제1 실시 형태와 비교해 짧고, 또한, 세라믹층(12A)의 안측 부분에 가늘게 형성되어 있다. 그리고, 이 세라믹층(12A) 상에서 빈 부분인 세라믹층(12A)의 바로 앞측 부분에, 보조 제2 내부 도체(42)의 본체부(직사각형 패턴)(42C)가 형성된다. 즉, 제1 내부 도체(21)가 배치되는 동일 평면 내에, 제1 내부 도체(21)와는 절연되어 보조 제2 내부 도체(42)가 배치되어 있다.
또, 마찬가지로, 제2 내부 도체(22)의 본체부(22C)가, 제1 실시 형태와 비교해 짧고, 또한, 세라믹층(12A)의 안측 부분에 가늘게 형성되어 있다. 그리고, 이 세라믹층(12A) 상에서 빈 부분인 세라믹층(12A)의 바로 앞측 부분에, 보조 제1 내부 도체(41)의 본체부(직사각형 패턴)(41C)가 형성된다. 즉, 제2 내부 도체(22)가 배치되는 동일 평면 내에, 제2 내부 도체(22)와는 절연되어 보조 제1 내부 도체(41)가 배치되어 있다.
보조 제1 내부 도체(41)에는, 장변측의 외측면(13 및 15)을 향해 소체(12)의 외표면에 노출되는 한쌍의 인출부(41A 및 41B)가 형성되어 있다. 인출부(41A 및 41B)의 패턴은, 세라믹층(12A)의 적층 방향의 상방향에서 봐서, 인출부(21A 및 21B)의 패턴과 상호 겹친다. 따라서, 인출부(41A 및 41B)는, 인출부(21A 및 21B)와 마찬가지로, 도 1에 도시하는 제1 입출력용 단자 전극(31 및 32)에 대해 접속하 게 되어 있다.
보조 제2 내부 도체(42)에는, 장변측의 외측면(13 및 15)을 향해 소체(12)의 외표면에 노출되는 한쌍의 인출부(42A 및 42B)가 형성되어 있다. 인출부(42A 및 42B)의 패턴은, 세라믹층(12A)의 적층 방향의 상방향에서 봐서, 인출부(22A 및 22B)의 패턴과 상호 겹친다. 따라서, 인출부(42A 및 42B)는, 인출부(22A 및 22B)와 마찬가지로, 도 1에 도시하는 제2 입출력용 단자 전극(33 및 34)에 대해 접속하도록 되어 있다.
제1 내부 도체(21)의 본체부(21C)의 패턴과, 제2 내부 도체(22)의 본체부(22C)의 패턴은, 세라믹층(12A)의 적층 방향의 상방향에서 봐서, 상호 겹쳐, 콘덴서 회로를 구성하도록 되어 있다. 또, 보조 제1 내부 도체(41)의 본체부(41C)의 패턴과, 보조 제2 내부 도체(42)의 본체부(42C)의 패턴은, 세라믹층(12A)의 적층 방향의 상방향에서 봐서, 상호 겹쳐, 콘덴서 회로를 구성하게 되어 있다.
본 실시 형태에서는, 동일 평면 내에 배치되는 제1 내부 도체(21) 및 보조 제2 내부 도체(42)는, 각각, 세라믹층(12A)의 면적의 반분보다도 좁은 면적의 직사각형 패턴의 본체부(21C 및 42C)를 가진다. 또, 동일 평면 내에 배치되는 제2 내부 도체(22) 및 보조 제1 내부 도체(41)는, 각각, 세라믹층(12A)의 면적의 반분보다도 좁은 면적의 직사각형 패턴의 본체부(22C 및 41C)를 가진다.
본 실시 형태에서는, 제1 내부 도체(21)의 본체부(21C)와, 제2 내부 도체(22)의 본체부(22C)에서, 전류가 상호 역방향으로 흐르고, 보조 제1 내부 도체(41)의 본체부(41C)와, 보조 제2 내부 도체(42)의 본체부(42C)에서, 전류가 상 호 역방향으로 흐른다. 또, 제1 내부 도체(21)의 본체부(21C)와, 보조 제2 내부 도체(42)의 본체부(42C)에서, 전류가 상호 역방향으로 흐른다.
본 실시 형태에 의해서도, 제1 실시 형태와 마찬가지로, 적층 방향을 따라 나열되는 제1 내부 도체(21)와 제2 내부 도체(22) 사이에서, 고주파 전류가, 상호 역방향으로 흐르는 동시에, 보조 제2 내부 도체(42)와 보조 제1 내부 도체(41) 사이에서, 고주파 전류가 상호 역방향으로 흐른다. 이 때문에, 이것에 수반하여 생기는 자계의 상쇄 작용에 의해, 고주파수 영역에서의 노이즈 제거 효과가 향상된다.
또한, 본 실시 형태에 의하면, 동일 평면 내에 각각 배치되어 상호 인접하는 제1 내부 도체(21)와 보조 제2 내부 도체(42) 사이에서, 전류가 상호 역방향으로 흐른다. 또, 제2 내부 도체(22)와 보조 제1 내부 도체(41) 사이에서도, 마찬가지이다. 이 때문에, 이들을 흐르는 전류끼리에 의해 자계를 상쇄하는 작용이 생기게 되고, 동일 평면 내에 배치되는 한쌍의 내부 도체(21, 42(22, 41)) 사이에서도, 내부 도체 자체가 가지는 기생 인덕턴스를 감소시킬 수 있게 된다.
이 결과로서, 본 실시 형태에서는, 제1 실시 형태와 동일한 작용에 의해 ESL이 저감될 뿐만 아니라, 또한 ESL이 저감되어, 고주파수 영역에서의 노이즈 제거 효과가 보다 한층 강해진다.
제3 실시 형태
다음에, 본 발명의 제3 실시 형태에 관한 적층 관통형 콘덴서를, 도 6 및 도 7에 근거하여 설명한다. 또한, 제1 실시 형태에서 설명한 부재와 공통되는 부재에 는 동일한 부호를 붙여, 중복된 설명을 생략한다.
도 6에 도시하는 바와 같이, 본 실시 형태에서는, 제1 내부 도체(21) 및 제2 내부 도체(22)의 형상은 제1 실시 형태와 동일하다. 단, 중간 내부 도체(23)는, 제1 실시 형태와 동일한 한쌍의 인출부(23A, 23B)를 가질 뿐아니라, 본체부(23C)로부터 인출부(23A, 23B)와 대략 직각 방향으로 인출되는 인출부(23D, 23E)를 갖는다. 인출부(23D, 23E)는, 도 7에 도시하는 소체(12)의 단변측 외측면(14, 16)의 중앙부를 향해 인출되고, 각 외측면(14, 16)의 중앙부에 형성되어 있는 그라운드용 단자 전극(중간 단자 전극)(37, 38)에 접속되어 있다.
도 6에 도시하는 4개의 인출부(23A, 23B, 23D, 23E)는, 도 7에 도시하는 바와 같이, 4개의 외측면(13∼16)의 대략 중앙부에 각각 존재하는 그라운드용 단자 전극(35, 36, 37, 38)에 대해, 각각 접속된다.
따라서, 본 실시 형태에 의하면, 제1 실시 형태와 동일한 작용이 생길 뿐만 아니라, 또한, 유전체 소체(12)의 각 측면(13∼16)에, 단자 전극이 최적으로 배치되므로, 적층 관통형 콘덴서(10)를 형성하는 유전체 소체(12)의 측면을 유효하게 이용할 수 있게 된다.
또, 본 실시 형태에 의하면, 도 4에 도시하는 접지용의 배선(44)에, 4개의 그라운드용 단자 전극(35, 36, 37, 38)을 각각 접속하게 된다. 이 때문에, 중간 내부 도체(23)의 인출부에서의 인덕턴스가 작아지고, 이것에 의해서도 ESL이 보다 저감되게 된다.
실험예
다음에, 네트워크 애널라이저에 의해, 이하의 각 시료의 감쇠 특성 및 ESL 등을 측정한 결과를 도시한다.
도 1∼도 3에 도시하는 제1 실시 형태의 적층 관통형 콘덴서(10)와, 도 12∼도 13에 도시하는 종래예의 적층 관통형 콘덴서(110)를, 실험용 시료로서, 각각 준비하였다. 이들 시료에 대해서, 감쇠 특성 및 ESL 등을 측정하였다.
이 실험에 있어서는, 도 9a의 회로도에 도시하는 바와 같이, 제1 실시 형태의 적층 관통형 콘덴서(10)를, 도시가 생략되어 있는 네트워크 애널라이저의 입출력단인 Port1 및 Port2에 접속하여 측정하였다. 또, 도 9b의 회로도에 도시하는 바와 같이, 종래예의 2개의 적층 관통형 콘덴서(110)를, 마찬가지로 네트워크 애널라이저의 Port1 및 Port2에 접속하여 측정하였다.
이 측정의 결과, 도 8에 도시하는 감쇠 특성의 그래프와 같이, 종래예의 적층 관통형 콘덴서(110)를 2개 사용한 것에서는, 점선으로 표시하는 특성 곡선 A와 같이, 약 32MHz의 주파수에서 감쇠의 피크가 생겼다. 이에 대해, 제1 실시 형태의 적층 관통형 콘덴서(10)에서는 실선으로 표시하는 특성 곡선 B와 같이, 약 50MHz의 주파수에서 감쇠의 피크가 생겼다.
즉, 본 발명의 실시 형태에 의한 적층 관통형 콘덴서(10)에서는, 종래예의 적층 관통형 콘덴서(110)와 비교하여, 보다 고주파수측에서 크게 감쇠하여, 고주파수 영역에서의 노이즈 제거 효과가 향상되는 것이 확인되었다.
또, 종래예의 적층 관통형 콘덴서(110)를 2개 사용한 것에서는, ESL이 98pH인데 대해, 제1 실시 형태의 적층 관통형 콘덴서(10)에서는, ESL이 56pH였다. 즉, 본 발명의 실시 형태에 의한 적층 관통형 콘덴서(10)에서는, 종래예의 적층 관통형 콘덴서(110)와 비교하여, ESL이 대폭 저감되는 것이 확인되었다.
또한, 이 ESL은, 2πfo= 1/√(ESL·C)의 식으로부터 구해지는 것이고, fo는 자기 공진 주파수이며, C는 정전용량이다. 또, 여기서 사용한 각 시료의 치수로서는, 세로가 2.0㎜이고, 가로가 1.2㎜였다. 또, 종래예의 적층 관통형 콘덴서(110)의 각각의 정전용량값이 0.1㎌에 상당하고, 이들 종래예의 적층 관통형 콘덴서(110)를 2개 병렬로 접속하여 측정한 정전용량값이 0.21㎌였다. 또, 제1 실시 형태의 적층 관통형 콘덴서(10)의 정전용량값이 0.19㎌였다.
콘덴서의 사용 방법
다음에, 제1 실시 형태의 적층 관통형 콘덴서(10)의 접속예를 설명한다.
도 10은, 제1 실시 형태에 관한 적층 관통형 콘덴서(10)를, 전원(51)과 LSI(52) 사이에서, 디커플링 콘덴서로서 이용한 경우의 일례를 도시한다. 콘덴서(10)의 단자 전극(31∼36)에, 제1열의 배선(53, 54)이 접속된다.
도 11은, 제1 실시 형태에 관한 적층 관통형 콘덴서(10)를, 전원(51)과 LSI(52) 사이에서, 디커플링 콘덴서로서 사용한 경우의 다른 예를 도시한다. 콘덴서(10)의 단자 전극(31∼36)에, 제2열의 배선(53, 54)이 접속된다.
즉, 고주파의 신호용뿐만 아니라, 전원용으로도, 본 발명의 실시 형태에 관한 콘덴서는 사용될 수 있다. 이들 예에서는, 2그룹의 입출력용 단자 전극(31∼34)을, 배선(53)에 의해, 전원(51)의 플러스측과, LSI(52)의 일단측에 접속하고, 한쌍의 그라운드용 단자 전극(35, 36)을, 배선(54)에 의해, 전원(51)의 마 이너스측과 LSI(52)의 타단측에 접속하고 있다.
단, 도 10에 도시하는 예에서는, 전원(51)의 플러스측과 LSI(52)의 일단측과의 사이가 모두 적층 관통형 콘덴서(10)를 통해 접속되어 있다. 이에 대해, 도 11에 도시하는 예에서는, 전원(51)의 플러스측과 LSI(52)의 일단측 사이가, 직접 접속되는 경로를 갖는다.
이상 설명한 바와 같이, 본 발명에 의하면, 커먼 모드의 노이즈 및 디퍼렌셜 모드의 노이즈를, 각각 제거할 수 있는 동시에, ESL을 보다 한층 저감시켜 고주파 노이즈 제거 효과를 향상시킬 수 있다.
또한, 본 발명은, 상술한 실시 형태에 한정되지 않고, 본 발명의 범위내에서 다양하게 변화시킬 수 있다.
예를 들면 상기 실시 형태에 관한 적층 관통형 콘덴서(10)는, 7매의 내부 도체 및 6개의 단자 전극을 갖는데, 층 수, 내부 도체의 매 수, 및 단자 전극의 수는 이들 수에 한정되지 않으며, 더욱 다수로 하여도 된다.

Claims (24)

  1. 유전체 소체(素體) 내에 배치되고, 콘덴서의 한쪽의 전극을 구성하는 제1 내부 도체와,
    상기 유전체 소체 내에 배치되고, 상기 제1 내부 도체에 대해 세라믹층을 통해 적층되는 중간 내부 도체와,
    상기 유전체 소체 내에 배치되고, 상기 중간 내부 도체에 대해 세라믹층을 통해 적층되며, 상기 콘덴서의 다른쪽의 전극을 구성하는 제2 내부 도체와,
    상기 유전체 소체의 외측면에 형성되고, 상기 제1 내부 도체에 접속되는 제1 단자 전극과,
    상기 유전체 소체의 외측면에 형성되고, 상기 제2 내부 도체에 접속되는 제2 단자 전극과,
    상기 유전체 소체의 외측면에 형성되고, 상기 중간 내부 도체에 접속되는 중간 단자 전극을 갖는 적층 관통형 콘덴서로서,
    상기 제1 내부 도체와 제2 내부 도체의 사이에, 상기 세라믹층을 통해, 접지 전극이 되는 상기 중간 내부 도체가 배치되고,
    상기 제1 내부 도체에는, 제1 직사각형 패턴으로부터 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 제1 인출부가 형성되어 있으며,
    상기 제2 내부 도체에는, 제2 직사각형 패턴으로부터 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 제2 인출부가 형성되어 있고,
    상기 한쌍의 제1 인출부는, 상기 제1 직사각형 패턴의 길이 방향의 일단에 형성되어 있으며,
    상기 한쌍의 제2 인출부는, 상기 제1 인출부와는 반대측에 위치하는 상기 제2 직사각형 패턴의 길이 방향의 일단에 형성되어 있고,
    상기 제1 내부 도체와 상기 제2 내부 도체는, 전류가 상호 역방향으로 흐르는, 적층 관통형 콘덴서.
  2. 삭제
  3. 제1항에 있어서, 상기 유전체 소체의 내부에서, 상기 중간 내부 도체가, 상기 세라믹층을 통해 상기 제1 내부 도체와 제2 내부 도체 사이에 적층되는 적층 관통형 콘덴서.
  4. 제1항에 있어서, 상기 제1 내부 도체의 각 인출부에 대해, 한쌍의 상기 제1 단자 전극이 각각 접속되어 있는 적층 관통형 콘덴서.
  5. 제4항에 있어서, 상기 제1 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층보다도 조금 좁은 면적의 직사각형 패턴을 가지고,
    상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 일단에 형성되어 있는 적층 관통형 콘덴서.
  6. 제1항에 있어서, 상기 제2 내부 도체의 각 인출부에 대해, 한쌍의 상기 제2 단자 전극의 각각이 접속되어 있는 적층 관통형 콘덴서.
  7. 제6항에 있어서, 상기 제2 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층보다도 조금 좁은 면적의 직사각형 패턴을 가지고,
    상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 일단에 형성되어 있는 적층 관통형 콘덴서.
  8. 제1항에 있어서, 상기 중간 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 중간 단자 전극의 각각이 접속되어 있는 적층 관통형 콘덴서.
  9. 제8항에 있어서, 상기 중간 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층보다도 조금 좁은 면적의 직사각형 패턴을 가지고,
    상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 대략 중앙에 각각 형성되어 있는 적층 관통형 콘덴서.
  10. 제8항에 있어서, 상기 중간 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부와는 별도로, 이들 2개의 상기 외측면과는 별도의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 더 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 중간 단자 전극의 각각이 접속되어 있고,
    상기 유전체 소체의 4개의 상기 외측면에 상기 중간 단자 전극이 각각 형성되어 있는 적층 관통형 콘덴서.
  11. 제1항에 있어서, 상기 중간 단자 전극은, 상기 유전체 소체의 외측면에서, 상기 제1 단자 전극과 제2 단자 전극 사이에 형성되어 있는 적층 관통형 콘덴서.
  12. 제1항에 있어서, 상기 중간 단자 전극이, 그라운드에 접속되고, 상기 제1 단자 전극 및 제2 단자 전극이, 각각, 신호를 전송하는 경로에 접속되는 적층 관통형 콘덴서.
  13. 유전체 소체 내에 배치되고, 콘덴서의 한쪽의 전극을 구성하는 제1 내부 도체와,
    상기 유전체 소체 내에 배치되고, 상기 제1 내부 도체에 대해 세라믹층을 통해 적층되는 중간 내부 도체와,
    상기 유전체 소체 내에 배치되고, 상기 중간 내부 도체에 대해 세라믹층을 통해 적층되며, 상기 콘덴서의 다른쪽의 전극을 구성하는 제2 내부 도체와,
    상기 유전체 소체의 외측면에 형성되고, 상기 제1 내부 도체에 접속되는 제1 단자 전극과,
    상기 유전체 소체의 외측면에 형성되고, 상기 제2 내부 도체에 접속되는 제2 단자 전극과,
    상기 유전체 소체의 외측면에 형성되고, 상기 중간 내부 도체에 접속되는 중간 단자 전극과,
    상기 유전체 소체의 내부에서, 상기 제1 내부 도체에 대해 동일 평면 상에 절연되어 배치되고, 상기 제2 단자 전극을 통해 상기 제2 내부 도체와 접속되는 보조 제2 내부 도체와,
    상기 유전체 소체의 내부에서, 상기 제2 내부 도체에 대해 동일 평면상에 절연되어 배치되고, 상기 제1 단자 전극을 통해 상기 제1 내부 도체와 접속되는 보조 제1 내부 도체를 갖는 적층 관통형 콘덴서로서,
    상기 제1 내부 도체와 제2 내부 도체의 사이에, 상기 세라믹층을 통해, 접지 전극이 되는 상기 중간 내부 도체가 배치되고,
    상기 제1 내부 도체와 상기 보조 제2 내부 도체는, 전류가 상호 역방향으로 흐르고, 상기 보조 제1 내부 도체와 상기 제2 내부 도체는, 전류가 상호 역방향으로 흐르는, 적층 관통형 콘덴서.
  14. 제13항에 있어서, 상기 제1 내부 도체와 상기 제2 내부 도체는, 전류가 상호 역방향으로 흐르고, 상기 보조 제1 내부 도체와 상기 보조 제2 내부 도체는, 전류가 상호 역방향으로 흐르는 것을 특징으로 하는 적층 관통형 콘덴서.
  15. 제13항에 있어서, 상기 유전체 소체의 내부에서, 상기 중간 내부 도체가, 상기 세라믹층을 통해 상기 제1 내부 도체와 제2 내부 도체 사이에 적층되는 적층 관통형 콘덴서.
  16. 제13항에 있어서, 상기 제1 내부 도체 및 보조 제1 내부 도체에는, 각각, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 제1 단자 전극의 각각이 접속되어 있는 적층 관통형 콘덴서.
  17. 제16항에 있어서, 상기 제1 내부 도체 및 보조 제1 내부 도체는, 각각, 상기 유전체 소체를 구성하는 상기 세라믹층의 면적의 반분보다도 좁은 면적의 직사각형 패턴을 가지고,
    상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 일단에 형성되어 있는 적층 관통형 콘덴서.
  18. 제13항에 있어서, 상기 제2 내부 도체 및 보조 제2 내부 도체에는, 각각, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 제2 단자 전극의 각각이 접속되어 있는 적층 관통형 콘덴서.
  19. 제18항에 있어서, 상기 제2 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층의 면적의 반분보다도 좁은 면적의 직사각형 패턴을 가지고,
    상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 일단에 형성되어 있는 적층 관통형 콘덴서.
  20. 제13항에 있어서, 상기 중간 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 중간 단자 전극의 각각이 접속되어 있는 적층 관통형 콘덴서.
  21. 제20항에 있어서, 상기 중간 내부 도체는, 상기 유전체 소체를 구성하는 상기 세라믹층보다도 조금 좁은 면적의 직사각형 패턴을 가지고,
    상기 한쌍의 인출부는, 상기 직사각형 패턴의 길이 방향의 대략 중앙에 형성되어 있는 적층 관통형 콘덴서.
  22. 제20항에 있어서, 상기 중간 내부 도체에는, 상기 유전 소체의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부와는 별도로, 이들 2개의 상기 외측면과는 별도의 서로 마주 대하는 2개의 상기 외측면을 향해 각각 인출되는 한쌍의 인출부가 더 형성되어 있고, 각 인출부에 대해, 한쌍의 상기 중간 단자 전극의 각각이 접속되어 있고,
    상기 유전체 소체의 4개의 상기 외측면에 상기 중간 단자 전극이 각각 형성되어 있는 적층 관통형 콘덴서.
  23. 제13항에 있어서, 상기 중간 단자 전극은, 상기 유전체 소체의 외측면에서, 상기 제1 단자 전극과 제2 단자 전극 사이에 형성되어 있는 적층 관통형 콘덴서.
  24. 제13항에 있어서, 상기 중간 단자 전극이, 그라운드에 접속되고, 상기 제1 단자 전극 및 제2 단자 전극이, 각각, 신호를 전송하는 경로에 접속되는 적층 관통형 콘덴서.
KR1020030037473A 2002-06-11 2003-06-11 적층 관통형 콘덴서 KR100560830B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00169521 2002-06-11
JP2002169521A JP3833145B2 (ja) 2002-06-11 2002-06-11 積層貫通型コンデンサ

Publications (2)

Publication Number Publication Date
KR20030095360A KR20030095360A (ko) 2003-12-18
KR100560830B1 true KR100560830B1 (ko) 2006-03-13

Family

ID=29706836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030037473A KR100560830B1 (ko) 2002-06-11 2003-06-11 적층 관통형 콘덴서

Country Status (4)

Country Link
US (1) US6768630B2 (ko)
JP (1) JP3833145B2 (ko)
KR (1) KR100560830B1 (ko)
CN (1) CN1311486C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052437B1 (ko) 2008-03-14 2011-07-29 티디케이가부시기가이샤 적층 콘덴서 및 적층 콘덴서의 실장 구조

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US8195295B2 (en) 2008-03-20 2012-06-05 Greatbatch Ltd. Shielded three-terminal flat-through EMI/energy dissipating filter
JP2004253425A (ja) * 2003-02-18 2004-09-09 Tdk Corp 積層コンデンサ
US20050262216A1 (en) * 2003-06-02 2005-11-24 Kazuyuki Kashiwabara Device, method, and program for performing master/slave switching process
TWI277988B (en) * 2004-11-18 2007-04-01 Tdk Corp Multilayer capacitor
US7092236B2 (en) * 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100674841B1 (ko) 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
WO2006093830A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Internally overlapped conditioners
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2007096272A (ja) 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
KR100790708B1 (ko) * 2005-11-17 2008-01-02 삼성전기주식회사 적층형 칩 커패시터
US7599166B2 (en) * 2005-11-17 2009-10-06 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP4912110B2 (ja) * 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置およびそれに用いる基板
JP4912324B2 (ja) * 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置
JP4716951B2 (ja) * 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
JP4462194B2 (ja) * 2006-01-17 2010-05-12 Tdk株式会社 積層型貫通コンデンサアレイ
JP4915130B2 (ja) * 2006-04-18 2012-04-11 ソニー株式会社 可変コンデンサ
JP4293561B2 (ja) * 2006-08-21 2009-07-08 Tdk株式会社 積層型貫通コンデンサアレイの実装構造
KR100848192B1 (ko) * 2006-11-21 2008-07-24 주식회사 아모텍 칩 소자
KR100848193B1 (ko) 2006-11-21 2008-07-24 주식회사 아모텍 칩 소자
US20080165468A1 (en) * 2007-01-05 2008-07-10 Avx Corporation Very low profile multilayer components
US7961453B2 (en) * 2007-01-09 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
US20080174936A1 (en) * 2007-01-19 2008-07-24 Western Lights Semiconductor Corp. Apparatus and Method to Store Electrical Energy
KR100900673B1 (ko) * 2007-01-31 2009-06-01 삼성전기주식회사 적층형 칩 커패시터
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100920614B1 (ko) * 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
JP4434228B2 (ja) * 2007-03-30 2010-03-17 Tdk株式会社 積層コンデンサアレイ
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
US20080304202A1 (en) * 2007-06-04 2008-12-11 Taiyo Yuden Co., Ltd. Multi-layer capacitor and integrated circuit module
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
JP4539715B2 (ja) * 2007-12-20 2010-09-08 Tdk株式会社 積層コンデンサアレイ
JP4502006B2 (ja) * 2007-12-28 2010-07-14 Tdk株式会社 貫通型積層コンデンサアレイ
JP4428446B2 (ja) 2007-12-28 2010-03-10 Tdk株式会社 積層コンデンサ
JP4502007B2 (ja) * 2007-12-28 2010-07-14 Tdk株式会社 貫通型積層コンデンサアレイ
JP4548492B2 (ja) * 2008-02-13 2010-09-22 Tdk株式会社 積層コンデンサアレイ
US11147977B2 (en) 2008-03-20 2021-10-19 Greatbatch Ltd. MLCC filter on an aimd circuit board conductively connected to a ground pin attached to a hermetic feedthrough ferrule
US10080889B2 (en) 2009-03-19 2018-09-25 Greatbatch Ltd. Low inductance and low resistance hermetically sealed filtered feedthrough for an AIMD
US9463329B2 (en) 2008-03-20 2016-10-11 Greatbatch Ltd. Shielded three-terminal flat-through EMI/energy dissipating filter with co-fired hermetically sealed feedthrough
US8125762B2 (en) * 2008-08-11 2012-02-28 Vishay Sprague, Inc. High voltage capacitors
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
DE102009049077A1 (de) * 2009-10-12 2011-04-14 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung
US10272252B2 (en) 2016-11-08 2019-04-30 Greatbatch Ltd. Hermetic terminal for an AIMD having a composite brazed conductive lead
US10596369B2 (en) 2011-03-01 2020-03-24 Greatbatch Ltd. Low equivalent series resistance RF filter for an active implantable medical device
US10350421B2 (en) 2013-06-30 2019-07-16 Greatbatch Ltd. Metallurgically bonded gold pocket pad for grounding an EMI filter to a hermetic terminal for an active implantable medical device
US9427596B2 (en) 2013-01-16 2016-08-30 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
US9931514B2 (en) 2013-06-30 2018-04-03 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
US11198014B2 (en) 2011-03-01 2021-12-14 Greatbatch Ltd. Hermetically sealed filtered feedthrough assembly having a capacitor with an oxide resistant electrical connection to an active implantable medical device housing
JP5234135B2 (ja) * 2011-04-04 2013-07-10 Tdk株式会社 貫通型積層コンデンサ
US9504843B2 (en) 2011-08-19 2016-11-29 Greatbach Ltd. Implantable cardioverter defibrillator designed for use in a magnetic resonance imaging environment
US20130046354A1 (en) 2011-08-19 2013-02-21 Greatbatch Ltd. Implantable cardioverter defibrillator designed for use in a magnetic resonance imaging environment
DE102011119125B4 (de) * 2011-11-23 2014-01-23 Heraeus Precious Metals Gmbh & Co. Kg Kontaktierungsanordnung mit Durchführung und Filterstruktur
US9093974B2 (en) 2012-09-05 2015-07-28 Avx Corporation Electromagnetic interference filter for implanted electronics
USRE46699E1 (en) 2013-01-16 2018-02-06 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
CN103280287B (zh) * 2013-04-30 2015-12-23 成都迪博电子科技有限公司 陶瓷管状穿心电容器多层内嵌电极的导出方法
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US20150114704A1 (en) 2013-10-31 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US9672986B2 (en) * 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors
JP2014239203A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
KR102016485B1 (ko) * 2014-07-28 2019-09-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102070232B1 (ko) * 2014-10-23 2020-01-28 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102494324B1 (ko) * 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10249415B2 (en) 2017-01-06 2019-04-02 Greatbatch Ltd. Process for manufacturing a leadless feedthrough for an active implantable medical device
CN107221431B (zh) * 2017-06-01 2019-06-21 广东风华高新科技股份有限公司 多层陶瓷电容器
US10905888B2 (en) 2018-03-22 2021-02-02 Greatbatch Ltd. Electrical connection for an AIMD EMI filter utilizing an anisotropic conductive layer
US10912945B2 (en) 2018-03-22 2021-02-09 Greatbatch Ltd. Hermetic terminal for an active implantable medical device having a feedthrough capacitor partially overhanging a ferrule for high effective capacitance area
KR20190116147A (ko) * 2019-08-08 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929413A (ja) 1982-08-11 1984-02-16 三菱電機株式会社 積層セラミツクチツプコンデンサ
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
JPH0658861B2 (ja) 1988-12-09 1994-08-03 株式会社村田製作所 積層コンデンサ
JPH0337850A (ja) 1989-07-03 1991-02-19 Nec Home Electron Ltd テープ貼り付き防止方法
JP2982539B2 (ja) * 1993-02-19 1999-11-22 株式会社村田製作所 チップ型貫通コンデンサ
JPH07169649A (ja) * 1993-12-16 1995-07-04 Tdk Corp 積層貫通型コンデンサアレイ
JP3368664B2 (ja) * 1994-04-14 2003-01-20 株式会社村田製作所 積層セラミック部品
JPH0855758A (ja) 1994-08-10 1996-02-27 Sumitomo Metal Ind Ltd 積層コンデンサ
JP3240963B2 (ja) * 1997-07-24 2001-12-25 株式会社村田製作所 チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ
JP2000058376A (ja) 1998-08-04 2000-02-25 Tdk Corp セラミックコンデンサ
JP2001189234A (ja) 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052437B1 (ko) 2008-03-14 2011-07-29 티디케이가부시기가이샤 적층 콘덴서 및 적층 콘덴서의 실장 구조

Also Published As

Publication number Publication date
KR20030095360A (ko) 2003-12-18
JP3833145B2 (ja) 2006-10-11
US6768630B2 (en) 2004-07-27
CN1311486C (zh) 2007-04-18
CN1469402A (zh) 2004-01-21
JP2004014961A (ja) 2004-01-15
US20030227738A1 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
KR100560830B1 (ko) 적층 관통형 콘덴서
KR101059247B1 (ko) 적층콘덴서
JP2991175B2 (ja) 積層コンデンサ
KR101148894B1 (ko) 적층 콘덴서
EP1953776A1 (en) Multilayer capacitor
US9203371B2 (en) Electrical double filter structure
KR20040074934A (ko) 적층 콘덴서
KR20060105653A (ko) 적층 콘덴서
KR100887784B1 (ko) 적층형 필터어레이
CN219164535U (zh) 滤波器电路以及包含该滤波器电路的电源装置
JP2021022588A (ja) コンデンサ素子
KR101339693B1 (ko) 관통형 적층 콘덴서
KR101051620B1 (ko) 적층 콘덴서
CN212752225U (zh) 线圈部件以及包括其的滤波器电路
KR101068357B1 (ko) 노이즈필터
JP2005044871A (ja) 3端子貫通型コンデンサ
JP6363444B2 (ja) 積層型コンデンサ
WO2023090181A1 (ja) 回路装置
JP3727542B2 (ja) 積層貫通型コンデンサ
JP3824565B2 (ja) 積層コンデンサ
JP2003168945A (ja) Lcノイズフィルタおよびその製造方法
US20240322778A1 (en) Multilayered filter device
JP2003069358A (ja) 積層型フィルタ
JP2003249832A (ja) Emiフィルタ
JP2023111075A (ja) 電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 15