JPS5929413A - 積層セラミツクチツプコンデンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は外部電極のビンポールを防止し、耐はんだ喰
われをなくすことができる積層セラミックチップコンデ
ンサに関するものである。

積層セラミックチップコンデンサは電子回路部品の小形
、大容量化の動きの急激な進展に伴い、非常な伸びを呈
している。

第１図は従来の８を層セラミックチップコンデンサを示
す外観図であル、第２図はＭ１図のＡ　−Ａ’断面図で
ある。同図において、（１）はコンデンサを形成する強
誘電体セラミック、（２）はＡｇ−Ｐｄからなる外部電
極、（３）は多数枚を交互に積層したＰｄなどからなる
内部電極である。

なお、第３図（イ）〜第３図（ホ）はそれぞれ強誘電体
セラミック・グリーン・シート（４）上に印刷した内部
電極（３）の種々な印刷パターンを示す図である。

上記構成による積層セラミックチップコンデンサは設計
コンデンサ容量になるように内部電極（３）を多数枚、
交互に積層し、プレス後に焼成される。

そして、外部電極（２）を塗布し、焼成して完成する。

なお、第３図（イ）〜第３図（ホ）に示すように、内部
電極（３）に種々の印刷パターンが存在する理由につい
て説明すると、初期の積層セラミックチップコンデンザ
の内部電極は第３図（ホ）に示すような単純な印刷パタ
ーンが殆んど占めているが、現在では殆んど使用されて
いない。一方、一層当シの容量をできるだけ大きくする
こと、および内部電極の抵抗をできるだけ小さくするこ
とを目的とする場合の内部電極として第３図０）〜第３
図に）に示す印刷パターンが開発されている。また、第
４図は第３図（ホ）に示す印刷パターンの内部電極（３
）を複数枚ｆＩｌｔｗ！シた積層チップコンデンサにお
ける外部電極端面を削除したときの側面図である。この
構成による積層チップコンデンザでは電極のない部分（
５）が両サイドに生ずるため、内部ｆｆｌ’［（３１と
外部電極（２１の電気的接続は１端部のみである。そし
て、この外部電極（２１は貴金属の高騰が叫ばれていな
い頃には非常に厚く塗布されておシ、焼成後においても
コーナ部で２０μ以上はあった。また、第５図は第３図
（イ）あるいは第３図に）に示す印刷パターンの内部電
極（３）を複数枚積層した積層チップコンデンサ１ｃお
ける外部電極端面を削除したときの側面図である。

しかしながら、従来の積層セラミックチップコンデンザ
では特に第５図に示す積層セラミックチップコンデンサ
では貴金属の高騰によシ、外部電極（２）の塗布厚みを
例えば（〜１０μｍ）に減らし、さＰｄ らに□重量比を下げる（Ｐｄ景：１０ｖｒ％）などＡｇ
＋Ｐｄ の対策が打たれ、その結果、耐はんだ喰われの実力が低
下する。極端な場合には外部電極（２）のコ−す部およ
び内部電極露出部近傍ではピンホール（６）が多数発生
する。この内部電極露出部近傍のピンホール（６）の発
生原因としては内部電極抵抗Ｐｄと、外部電極羽村Ａｇ
−Ｐｄとが合金反応する際、その周辺のＡｇ−Ｐｄを喰
って成長するためである。したがって、はんだ槽につけ
た場合、極度にビンポール部、コーナ部よシ外部電極が
はんだ喰われ（２３０℃±５℃、３秒程度の耐はんだ性
）現象が生ずるなどの欠点があった〇 ［７たがって、この発明の目的は外部電極の塗布厚みを
減じても、耐はんだ付性を良好することができるＨｔＦ
７ｉセラミックチップコンデンサを提供するものである
。

こｑような目的を達成するため、この発Ｉ′！、ｆＪは
Ｆ３部電極の一端部のみ外部電極にまで露出して接ｔ〒
し、内部電極の両端部に所定の空ト」Ｆを設け、外部電
極Ｋまで露出させないように構成するもので２ちシ、以
下実施例を用いて説明する。

第６図はこの発明に係る積層セラミックチップコンデン
サの一実施例を示す断面図であり、特に外部電極を削除
した側面図である。同［Ｕにおいて、（７）はその詳細
な印刷パターン（８）を第７図に示す内部電極である。

なお、第７図に示す内部電極（７）の印刷パターン（８
）ニおいて、空隙りは強誘電体グリーンシート（４）の
両端よシ０．３〜０．５　ｍｍ設けたものである。

この構成による積層セラミックチップコンデンサでは第
７図に示すように強誘電体グリーンシート（４）の両端
より０．３〜０．５ｍ、の空隙りを設けた印刷パターン
（８）の内部電極を形成する。そして、この内部電極（
７）を複数枚積層し、焼成したのち、セラミックの両端
洗出ないよう匠形成すると、第６図に示すようにセラミ
ックの両サイドよシ空隙りを残すことができる。このよ
うに０．３〜０．５＋ｎｍの空隙りを設けたことによシ
、久部電極利料と接する部分を一端部のみとしたことに
ょシ、外部電極コーナ部焼成厚みを５μｍ、Ｐｄ含量を
１０％にしても第６図に示すように、ピンホール（６）
の発生がなく、スムーズな外部電極が形成できる。そし
て、２３０’Ｃ」７５℃のはんだ槽にディップしたとき
、１２秒までは完全にはんだ喰われ現象の発生はない。

そして、できるだけ電極面積を大きくとシ、−周当シの
容量を大にすると共に内部電極抵抗を減じる効果をもた
せる。このように、外部電極羽村のＡｇ−Ｐｄ内Ｐｄ含
量を１０％にまで減じ、コーナ部厚み（焼成後）を５μ
ｍまで落しても、ｉｉｉ″Ｉは−んだ付性として２３０
℃±５℃、１２秒まで維持できる。

以上詳細に説明したように、この発明に係る積層セラミ
ックチップコンデンサによれば内部電極の両端部に所定
の空隙を設けたので、セラミックの両サイドから所定の
空隙が設けられるだめ、外部電極材料の塗布厚をコーナ
部で所定の厚さをとることができ、Ｐｄ含量を例えば１
０％にしても削はんだ性を保証することができるうえ、
安価に製造することができるなどの効果がある。

【図面の簡単な説明】

第１図は従来の積層セラミックチップコンデンサを示す
外観図、第２図はそのＡ−Ａ’断面図、第３図（イ）〜
第３図（ホ）はそれぞれ第１図に示す内部電極の種々な
印刷パターンを示す図、第４図は第３図（ホ）に示す印
刷パターンの内部電極（３）を複数枚積層した積層チッ
プコンデンサにおける外部電極端面を削除した側面図、
第５図は第３図（イ）あるいは第３図に）に示す印刷パ
ターンの内部電極（３）を複数枚積層した積層チップコ
ンデンザにおける外部電極端面を削除したときの側面図
、第６図はこの発明に係る積層セラミックチップコンデ
ンサの一実施例を示す断面図、第７図は第６図に示す内
部電極の印刷パターンを示す平面図である。 （１１・・・・強誘電体セラミック、（２）・・・・外
部電極、（３）・・・・内部電極、（４）・・・・強誘
電体セラミックグリーンシート、（５］・・・・電極の
ない部分、（６）・・・・ピンホール、（７１・・・・
内部電極、（８）・・・・印刷パターン。 なお、図中、同一符号は同一または和尚部分を示す。 代理人　　葛　野　化　− 第１図 第２図 第３図 手続補正？’−Ｆ　（自発） 特許庁長官殿 １、事件の表示　　　　１．１願昭　５７−１４０８７
０号２、発明の名称 積層セラミックチップコンデンサ ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１１明細書第２頁第１５行の「殆んど占めているが」
を「大部分を占めていたが」と補正する。 （２１同書第４頁第１１行の「良好する」を「良好に保
つ」と補正する。 以　　上

Claims (1)

【特許請求の範囲】
1. 内部電極の一端部のみ外部電極にまで露出して接続する
   積層セラミックチップコンデンサにおいて、前記内部電
   極の両端部に所定の空隙を設け、前記外部電極にまで露
   出させないように構成することを特徴とする積層セラミ
   ックチップコンデンザ。