KR100264700B1

KR100264700B1 - 희생 마스크층을 사용하여 자기 정렬되는 자극 폴을 가지는 박막 자기 트랜스듀서 및 그 제조 방법

Info

Publication number: KR100264700B1
Application number: KR1019910002420A
Authority: KR
Inventors: 키일 비트; 카더론 아서; 리아오 사이몬
Original assignee: 더글라스 케이. 메이혼; 시게이트 테크놀로지 인터내셔날
Priority date: 1990-02-15
Filing date: 1991-02-13
Publication date: 2000-09-01
Also published as: DE69032935D1; EP0442212A2; JPH0778859B2; HK1012462A1; SG44623A1; JPH03242810A; KR910015967A; EP0442212B1; DE69032935T2; EP0442212A3; US4992901A

Abstract

정렬된 상하 자극단부들을 가지는 박막 자기헤드의 제조방법에 있어서, 희생 마스크층이 상부 자극단부를 보호하는 반면에 틈새재료 및 하부 자극단부의 정렬되어 있지 않은 노출 부분들은 제거된다. 희생 마스크 층은 자체 정렬방법에 의해서 증착된다.

Description

희생 마스크층을 사용하여 자기 정렬되는 자극 폴을 가지는 박막 자기 트랜스듀서 및 그 제조 방법

제1도는 과잉 갭 재료와 하부 폴 팁을 밀링하는 단계 이전의 본 발명에 따른 판독/기록용 박막 자기헤드의 평면도.

제2도는 제1도의 선 2-2을 따라서 취해진 박막 자기 헤드의 측단면도.

제3도는 제1도의 선 3-3을 따라서 취해진 박막 자기헤드의 단면도.

제4(a)도 내지 제4(h)도는 본 발명에 따른 자기 판독/기록용 박막 자기 헤드의 제조에 사용되는 단계들을 나타내는 도면.

제5도는 하부 폴과 갭 재료가 “무한한 폭”을 지는 제4도와 유사한 폴 팁 영역의 단면도.

제6도는 하부 폴이 “무한한 폭”을 가지고 기판 재료로 부터 제조되는, 제4도와 유사한 폴 팁 영역의 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 박막 자기헤드 12,44 : 기판

14,48 : 상부 폴 16 : 하부층

18,20,46 : 희생 마스크층 22 : 상부 폴 팁

24,42 : 하부 폴 26,38 : 하부 폴 팁

28 : 절연체 30,32 : 도체

34,40,50 : 갭 재료 36 : 포토레지스트

본 발명은 박막 자기헤드의 제조에 관한 것이며, 특히 갭 재료와 하부 폴(pole)만이 밀링되는 희생 마스크층을 사용하여 박막 자기헤드의 상부 및 하부 폴 팁을 정렬하는 것에 관한 것이다.

박막 자기판독/기록헤드는, 예를 들어서 자기 디스크 또는 자기 테이프와 같은 자기 기억매체상의 정보를 자기적으로 판독 및 기록하는데 사용된다. 자기 기억매체상에 고밀도의 정보 스토리지를 제공하는 것이 요구되고 있다.

기록 장치의 저장 밀도 증가는 소정 기록 표면에 대해 가능한한 높은 면적 밀도를 제공함으로써 얻어진다. 회전 디스크 드라이버(플로피 디스크와 하드 디스크 둘다)의 경우에, 면적 밀도는 트랙을 따르는 단위 길이당 자속 반전수(인치당 자속반전 단위의 선형 밀도)에 반경 방향의 단위 길이당 이용가능한 트랙의 수(인치당 트랙 단위의 트랙 밀도)를 곱하여 계산된다.

트랙 밀도가 인치당 2400 트랙을 초과하거나 이에 접근함에 따라서, 박막 자기 판독/기록 헤드의 상부 및 하부 폴 팁 사이의 정렬은 중요하게 된다. 이러한 고저장밀도에서는, 자기 트랜스듀서의 하부 폴 팁 폭이 상부 폴 팁 폭과 거의 동일해질 것이 요구된다. 또한, 상부 및 하부 폴이 거의 밀접하게 정렬되어야만 한다.

양호한 폴 정렬을 제공하는 기술은 상부 폴, 하부 폴 및 상부와 하부 폴을 분리시키는 갭 영역으로 시작되었고, 모두 대체로 요구된 것보다 더 넓게 제조되었다. 다음에, 폭이 좁은 마스크층이 상부 폴 상에 증착된다. 이런 구조물은 다음 단계에서 이온 밀링 또는 반응성 이온 밀링과 같은 재료 제거 공정(“밀링”)을 사용하여 정렬되는데, 이온 밀링 또는 반응성 이온 밀링에서는 고에너지의 이온들이 폴 팁 영역에 충격을 가하여서 마스크 층의 에지를 지나서 연장하는 과잉 재료(상부폴, 하부 폴 및 갭 재료)를 제거한다. 마스크층은 상부 폴, 하부 폴 및 갭 재료의 일부만을 보호하므로, 완성된 폴 팁은 마스크총의 폭과 거의 동일하다.

상기한 정렬 방법은 느리고 고비용이 소요된다. 예를 들어서, 상부 폴이 4㎛의 두께를 가지며, 하부 폴이 3㎛의 두께이고, 갭 재료가 0.5㎛의 두께이며, 갭층 재료가 폴 팁 층들의 밀링 속도의 약 1/2의 밀링속도를 가진다고 가정할 경우에, 전체 성형 시간은 약 8시간 단위이다. 이는, 밀링시간=층 두께 × 밀링속도의 공식에 따라 계산된 것이다. 예를 들어서, 이 경우에는 (4×1)+ (3×1)+(0.5×2)=8시간 단위이다.

본 발명의 목적은 증가된 데이터 기억 밀도를 가지는 박막 자기트랜스듀셔의 정확히 정렬된 폴 팁을 제공하는 것이다. 본 발명에서는 2개의 층(갭 재료층과 하부 폴 층)만이 밀링 가공되어 정렬된다.

본 발명에 따르면, 제1 하부 폴 팁이 증착된다. 다음으로, 갭 재료가 하부 폴 팁상에 증착된다. 다음에, 2개의 포토레지스트 댐이 갭 재료상에 증착된다. 2개의 포토레지스트 사이의 분리는 상부 폴의 폭, 궁극적으로 갭 재료와 하부 폴의 폭을 한정할 것이다. 상부 폴이 2개의 포토레지스트 사이의 영역에 있는 갭 재료 위에 증착된다. 통상적으로, 상부와 하부 폴의 두께(즉, 막 깊이)는 약 1㎛ 내지 5㎛이다. 통상적으로, 갭 재료 두께는 0.1㎛ 내지 1㎛이다.

최종적으로, 희생 마스크층이 포토레지스트 댐 사이의 상부 층상에 증착되며, 다음에 포토레지스트 댐이 폴로부터 에칭된다. 희생 마스크층의 전체 두께는 밀링 속도와 하부 폴의 두께에 따라서 1㎛ 내지 7㎛ 정도가 된다.

희생 마스크층은 상부 폴을 형성하는데 이용되는 동일한 2개의 포토레지스트 댐 사이에 형성되기 때문에 상부 폴과 정렬된다. 구조물이 밀링 가공될 때, 상기 마스크가 상부 폴을 보호하는 동안 노출된 갭 재료와 하부 폴이 제거된다. 마스크 두께 및 밀링속도는 상부 폴이 밀링작업중에 충분히 보호될 수 있도록 선택되어야 한다. 다음의 밀링 단계에서, 상부 폴, 갭 및 하부 폴이 대체로 동일한 폭으로 서로 정렬되도록 갭 재료와 하부 폴의 노출된 부분들이 제거된다.

하부 폴과 갭 재료는 하부 폴과 갭 재료가 밀링 단계 이전의 상부 폴과 마스크보다 약간 더 넓도록 하는 패턴을 사용하여 증착된다. 선택적으로, 하부 폴과 갭 재료는 “무한한 폭”을 가지며, 훨씬 더 넓은 영역에 걸쳐 증착될 수도 있다. 마스크 층은 구리, 니켈 철(NiFe), 및 니켈인(NiP)으로 제조될 수 있다. 임의의 평판 자성 금속을 사용할 수도 있다. 바람직한 재료 제거 방법은 이온 밀링, 반응성 이온 밀링, 스퍼터 에칭, 및 화학적 에칭이다. 또한, 본 발명에서는 하부 폴이 실제로 기판 재료로 형성되는 무한한 폭의 하부 폴을 가지는 자기 헤드에도 사용될 수 있다.

본 발명에 따르면, 밀링 시간이 단축되고, 상부 폴을 손상시키지 않으면서 2개의 층(갭 재료 및 하부폴)만이 밀링되기 때문에 희생 마스크는 보다 얇아진다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 더욱 상세히 설명하면 다음과 같다.

자기 기억매체의 기억밀도를 증가시키기 위한 필요성으로 인하여 자기헤드의 치수가 감소되는 추세를 보여왔다. 최근에는, 자기헤드가 전자 산업분야의 반도체 집적회로에서 사용되는 방법과 유사한 방법으로 제조되고 있다. 에칭 및 포토리소그래픽 기술을 사용함으로써, 많은 박막 헤드들이 웨이퍼 또는 기판상에 증착된다. 다음에, 웨이퍼는 자기 디스크와 같은 자기 기억장치에 사용되는 다수의 소형 자기헤드로 슬라이싱된다.

이러한 소형 치수에서, 자기 헤드의 자극 폴 팁 사이의 정렬이 중요해지고 있는데, 이는 폴 팁의 치수가 증착 기술에서의 허용 오차와 해상력 한계에 도달했기 때문이다. 본 발명에 따른 희생 마스크 기술을 사용하면, 허용오차 부족에 관련된 문제들이 극복된다. 본 발명은 종래의 정렬기술 이상의 시간 및 제조비 절감을 제공한다.

제1도는 희생 마스크층을 제거하기 전의, 본 발명에 따른 박막 자기헤드(10)의 평면도이다. 박막 자기헤드에는 기판(12), 라켓 모양의 상부 폴 팁(14) 및 전체가 참조부호(16)로 지정된 하부층이 포함되어 있다. 통상적으로, 기판(12)은 Al₂O₃-TiC와 같은 세라믹 화합물로 제조된다. 제1도의 박막 자기헤드(10)는, 그 단면도가 제1도의 선 2-2를 따라서 제2도에 도시되어 있다. 제2도에서, 상부 폴 피스(14)는 2개의 희생 마크스층(18과 20)으로 커버되는 것으로 도시되어 있다. 상부 폴(14)은 상부 폴 팁(22)을 가진다. 또한 자기 박막 판독/기록 헤드(10)는 하부 폴 팁(20)을 가지는 하부 폴(24)을 포함한다. 상부와 하부 폴(14와 24)은 예를 들어서 NiFe와 같은 자기 박막으로 제조된다. 상부 폴(14)과 하부 폴(24) 사이의 영역은 절연체(28)로 채워져 있다. 절연체(28)내에는 도체(30과 32)가 매립되어 있다. 상부 폴 팁(22)과 하부 폴 팁(26) 사이의 영역은 갭 재료(34)로 채워진다. 상기 갭 재료(34)는 보통 Al₂O₃로 제조된다.

상부 폴(14)과 하부 폴(24)은 배면 갭 “비아”(도시안됨)에서 서로 접촉하며 자기헤드의 2개의 폴을 형성한다. 도체(30과 32)는 상부 폴(14)과 하부 폴(24) 사이의 영역을 지나서 코일 형태로 제조되고, 배면 갭 비아(도시안됨) 주위로 뻗어있다. 도체(30과 32)를 통해서 전류가 흐르면, 상부 폴(14)과 하부 폴(24)에 자기장이 유도된다. 이 자기장은, 갭 재료(34)를 통해서 상부와 하부 폴 팁(22와 26) 사이로 확장된다. 상부와 하부 폴 팁(22와 26)의 설계에 따라서, 상부와 하부 폴 팁(22와 26)의 경계를 지나서 확장되는 자기 주변장이 형성된다. 자기 기억매체가 이러한 자기 주변장을 통과하면, 폴 팁(22와 26)으로부터 발생되는 자속이 매질의 표면에 자기장을 가한다. 역으로, 자기 기억매질에 의해서 발생된 자기장이 박막헤드(10)의 주변장을 통과하면, 배면 갭 비아(도시안됨)를 통해서 상부와 하부 폴(14와 24) 내에 자기장이 유발될 것이다. 이런 자기장 변화는 도체(30과 32)를 통해서 흐르는 전류를 유도한다. 다음에, 상기 전류는 전기 장비를 이용하여 감지되고 자기 기억 매체에 저장된 정보를 재생하기 위해 정보 신호로 변환된다.

제3도에는 제1도의 선 3-3을 따라서 취해진 박막 자기헤드(10)의 단면도이다. 제3도는 제2도의 폴 팁 영역의 정면도가 된다. 제3도에서는, 희생 마스크층(18과 20)이 상부 폴 팁(22)을 커버하고 갭 재료(34)와 하부 폴 팁(26)의 일부가 노출된 채로 있다. 희생 마스크층(20)은 니켈 철, 구리 또는 니켈 인으로 제조될 수 있다. 하기에 설명되는 바와같이, 밀링가공 단계에서는 노출된 갭 재료(34)와 하부 폴 팁(26)이 희생 마스크충(18과 20)과 함께 제거되며, 상부 폴 팁(22)이 갭 재료(34)와 하부 폴 팁(20)의 보호된 부분과 함께 그대로 유지된다. 통상적으로, 갭 재료(34)는 그두께가 약 0.1㎛ 내지 1㎛이며, 폴 팁(22와 26)은 약 1㎛ 내지 5㎛의 두께이며, 희생 마스크층의 전체 두께는 약 1㎛ 내지 7㎛이다.

제4(a)도 내지 제4(h)도에는 상부 폴 팁(22)과 정렬되는 희생 마스크층(18과 20)을 가지는 구조물을 형성하는데 사용되는 단계들을 상세히 도시한다.

제4(a)도는 증착이 수행될 기판(12)의 단면도이다. 통상적으로, 기판(12)은 박막 자기헤드(10)에 비해서 매우 넓으며, 이러한 기판(12)의 전체 표면을 따라서 헤드(10)의 많은 복제품들이 증착된다.

제4(b)도는 포토리소그래픽 기술을 사용하여 기판(12)상에 증착되는 하부 폴 팁(20)을 포함하는 제4(a)도의 기판(72)을 도시하고 있다.

제4(c)도는 기판(12)의 일부를 덮고있는 갭 재료층(34)을 포함하는 하부 폴 팁(26)을 도시하고 있다. 통상적으로, 갭 재료(34)는 Al₂O₃로 제조된다.

제4(d)도에서는, 2개의 포토레지스트 댐(36)이 갭 재료(34) 위에 증착되어 있는 반면, 상부 폴 팁(22)이 증착될 영역은 노출된 채로 있다. 제4(d)도에서는, 포토레지스트 댐(36)이 제1도 및 제2도에 도시된 전체 표면을 커버하지 않는다는 것과, 상부 폴(14)이 증착될 박막 자기헤드(10)의 일부가 노출된 채로 있음은 도시되어 있지 않다. 포토레지스트(36)는 표준 포토리소그래픽 및 마스킹 기술을 이용하여 증착될수 있다. 그리고나서, 상부와 하부 폴 팁(14와 22)이 제4(e)도에 도시된 바와같이 갭 재료의 노출 부분에 있는 포토레지스트 댐(36) 사이의 영역에 증착된다. 제4(f)도는 폴 팁 영역에 희생 마스크층(18과 20)이 증착되었음을 보여준다. 제4(g)도는 제1도의 선 4G-4G를 따라서 취해진 박막 자기헤드(10)의 중앙부의 단면도이다. 희생 마스크층(20)은 임의의 판형 자성 금속으로 제조될 수 있다. 희생 마스크층은, 다른 재료들이 사용될 수도 있지만 예를 들어서 하부 폴 팁(26)과 갭 재료(34)의 밀링 속도에 상응하게 밀링되도록 선택된다.

제4(g)도에서, 박막 자기헤드(10)는 제3도에 도시된 바와같은 갭 재료(34)의 노출부분 및 하부 폴 팁(26)의 노출부분의 폴 팁 영역 근처의 구역을 제외한 모든 부분이 희생 마스크층(18과 20)에 의해 완전히 커버되어 보호된다. 제4(f)도에 도시된 포토레지스트 댐(36)은 화학적 에칭 방법을 이용하여 제거되며, 제3도에 도시된 바와같이 폴 팁 영역을 둘러싼 구조물이 잔류한다.

또한, 밀링 동안 코일을 보호하기 위해서 제2 희생 마스크층이 사용될 수도 있다. 사실상, 제4(d)도 내지 제4(f)도에 도시된 포토레지스트 댐은 박막 자기헤드의 전체 패들 형상의 둘레로 연장한다. 제1 희생 마스크층이 상부 폴 팁상에 증착되기 전에, 상기 폴 팁의 근처에 있지 않은 포토레지스트 댐 부분은 화학적 에칭 방법에 의해 수반되는 방사선에 노출됨으로써 제거된다. 이러한 포토레지스트에 의해서 남겨진 기복 영역(relief area)은 제4(g)도에 도시된 바와 같이 코일을 보호하기 위해 제2 희생 마스크층에 의해서 커버된다. 이어서 밀링 작업이 진행되고, 제2 희생 마스크층이 제거된다.

다음에, 제3도에 도시된 폴 팁 영역(결국 박막 자기헤드(10))이 재료 제거 단계(“밀링”)에 노출되며, 박막 헤드(10)의 비보호 영역이 희생 마스크층(18과 20)과 함께 밀링된다. 상기 밀링 방법은 아르곤 또는 크세논 이온이 이온 소스에 의해 생성되고 전화 격자(electrified grid)를 통해서 전장에 의하여 가속되는 이온 밀링이 바람직하다. 다른 이온 소스 뿐만 아니라 밀링 이온이 밀링되는 재료와 반응하는 반응성 이온 밀링이 사용될 수도 있다. 화학적 에칭이나 스퍼터링 에칭이 재료 제거를 위해 사용될 수도 있다. 이온 밀링장치에 의해 생성된 이온들이 박막 자기헤드(10)의 표면에 충격을 가하여서, 충격을 받은 재료의 부분이 제거된다. 이러한 밀링단계는 희생 마스크층(18과 20) 뿐만 아니라 갭 재료(34) 및 하부 폴 팁(26)의 노출부분도 제거시킨다. 희생 마스크층(18과 20)은, 박막 자기헤드(70)와 상부 폴 팁(22)이 밀링 단계에서 보호될 수 있을 정도의 두께 및 밀링속도를 가져야만 한다. 상기 예에서, 희생 마스크층(18과 20)을 구성하는 재료는 하부 폴 팁(26)과 갭 재료(34)에 상응하게 선택된다.

밀링단계를 마친 최종의 폴 팁 구조물이 제4(h)도에 도시되어 있다. 밀링단계에서 갭 재료(34) 및 하부 폴 팁(26)의 정렬되지 않은 부분이 제거되어진다. 또한, 희생 마스크층(18과 20)의 두께 및 밀링 속도가 최적화되면, 대부분의 희생 마스크층(18)과 함께 희생 마스크층(20)의 전부가 밀링단계에 의해서 제거된다. 필요하다면, 희생 마스크층(18)의 나머지 부분들도 화학적 에칭과 같은 공정에 의해서 제거될 수 있다.

본 발명은 하부 폴 팁과 갭 재료가 “무한한 폭”을 가지는 경우에도 사용될 수 있다. 제5도는 무한한 폭의 하부 폴 팁(38)과 갭 재료(40)를 가지는 폴 팁 영역에 대한 단면도가 도시되어 있다. 상부 폴 팁(22), 희생 마스크층(18과 20) 및 포토레지스트 댐(36)이 상기한 바와같이 증착된다. 다음에, 포토레지스트 댐(36)이 노출된 하부 폴 팁(38)과 갭 재료(40)의 비정렬 부분을 잔류시키고 하부 폴 팁(38)과 갭 재료(40)의 정렬 부분이 상부 폴 팁(22)에 의해 커버되도록 화학적으로 에칭된다. 다음에, 상기한 바와같이 밀링단계가 진행되는데, 갭 재료(40)와 하부 폴 팁(38)의 비정렬된 노출부가 밀링에 의해서 제거되고 갭 재료(40)와 하부 폴 팁(38)의 정렬된 부분은 희생 마스크층(18과 20)에 의해서 보호된다. 밀링 공정을 마친 폴 팁 구조물은 제4(h)도에 도시된 것과 유사하다.

제6도에는 본 발명에 따른 기판(44) 내에 형성된 하부 폴(42)을 포함하는 폴 팁 구조물이 도시되어 있다. 제6도에서, 기판(44)은 자성 페라이트로 제조된다. 갭 재료층(50) 상에는 한정된 구조의 개구부를 가지는 층(도시안됨)이 증착되고, 상부 폴 팁(48)과 희생 마스크층(46)이 차례로 상기 개구부내에 증착된다. 밀링단계에서, 하부 폴 팁(42)이 기판(44)내에 형성되는데, 이는 희생 마스크층(46)과 상부 폴 팁(48)이 갭 재료(50) 및 하부 폴 팁(42)을 보호하기 때문이다. 희생 마스크층(46)은 본 발명의 자기 정렬 방법에 의해서 형성된다.

본 발명은 유사한 폭을 가지고 수직방향으로 정렬된 박막 헤드 폴 팁을 제공한다. 상부와 하부 폴 팁 사이의 정렬 정밀성이 증착 기술의 정밀도와 해상력 때문에 빈약하더라도, 본 발명은 이런 단점이 극복될 수 있도록 폴 팁과 갭 재료의 형상을 만드는 방법을 제공한다. 본 발명은 성형 단계에서 시간을 단축시키며 제조비를 절감시켜 준다. 2개의 층(갭 재료층 및 하부 폴 팁 층)만이 밀링되기 때문에, 밀링 시간은 마스크 두께와 함께 감소된다. 단지 한쌍의 포토레지스트 댐이 상부 폴 팁과 희생 마스크를 형성하는데 사용되기 때문에 제조 시간 및 비용이 또한 감소된다.

지금까지 본 발명의 바람직한 일실시예가 기술되었지만, 본 발명의 사상 및 범위에 벗어남이 없이 당 분야의 숙련된 기술자들에 의해서 본 발명이 변경될 수도 있음은 당연하다. 예를 들어서 희생 마스크층 재료 및 그 두께는 여러 밀링 방법 및 에칭 방법에 따라서 다르게 될 수도 있다.

Claims

박막 자기 트랜스듀서 제조 방법에 있어서, 비자성 기판 상에 제1 자기층을 형성하는 단계, 상기 제1 자기층 상에 갭 재료층을 형성하는 단계, 상기 갭 재료층 상에 한정된 구조의 개구부를 가지는 층을 증착하는 단계, 상기 개구부의 내부 및 상기 갭 재료층 위에 제2 자기층을 형성하는 단계, 상기 개구부의 내부 및 상기 제2 자기층 상에 희생 마스크층을 증착하는 단계, 상기 개구부를 가지는 층을 제거하여, 상기 갭 재료층의 일부와 상기 제1 자기층의 일부를 노출시키는 단계, 및 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 희생 마스크총의 증착 단계는 니켈 인을 증착하는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 희생 마스크층의 증착 단계는 니켈 철을 증착하는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 희생 마스크층의 증착 단계는 제1 및 제2 희생 마스크층을 증착하는 단계로 이루어지는데, 상기 제1 희생 마스크층은 상기 제2 희생 마스크층과 상기 제2 자기층 사이에 끼워지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 재료 제거 공정은 이온 밀링을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 재료 제거 공정은 반응성 이온 밀링을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 재료 제거 공정은 스퍼터 에칭을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 제1 자기층은 1㎛ 내지 5㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 제2 자기층은 1㎛ 내지 5㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 갭 재료층은 0.1㎛ 내지 1㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 희생 마스크층은 1㎛ 내지 7㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제1항에 있어서, 상기 제1 자기층은 1㎛ 내지 5㎛ 두께를 가지고, 상기 갭 재료층은 0.1㎛ 내지 1㎛ 두께를 가지며, 상기 희생 마스크층은 1㎛ 내지 7㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
청구범위 제1항에 기재된 방법에 의해서 제조된 박막 자기 트랜스듀서.
박막 자기 트랜스듀서 제조 방법에 있어서, 비자성 기판 상에 제1 자기층을 증착하는 단계, 상기 제1 자기층 상에 갭 재료층을 형성하는 단계, 상기 갭 재료층 상에 제2 자기층을 증착하는 단계, 상기 제2 자기층과 자기 정렬되도록 희생 마스크 층을 상기 제2 자기층상에 증착하는 단계, 및 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 희생 마스크층의 증착 단계는 니켈 인을 증착하는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 희생 마스크층의 증착 단계는 니켈 철을 증착하는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 희생 마스크층의 증착 단계는 제1 및 제2희생 마스크층을 증착시키는 단계를 포함하는데, 상기 제1희생마스크층은 상기 제2희생 마스크층과 상기 제2 자기층 사이에 끼워지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계는 이온 밀링을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거공정에 노출시키는 단계는 반응성 이온 밀링을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계는 스퍼터 에칭을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 제1자기층은 1㎛ 내지 5㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 제2자기층은 1㎛ 내지 5㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 갭 재료층은 0.1㎛ 내지 1㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 희생 마스크 재료층은 1㎛ 내지 7㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제14항에 있어서, 상기 제1자기층은 1㎛ 내지 5㎛ 두께를 가지고, 상기 갭 재료층은 0.1㎛ 내지 1㎛ 두께를 가지며, 상기 희생 마스크층은 1㎛ 내지 7㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
청구범위 제14항에 있어서 기재된 방법에 의해서 제조된 박막 자기 트랜스듀서.
주 몸체 영역과 폴 팁 영역을 가지는 박막 자기 트랜스듀서 제조 방법에 있어서, 상기 주 몸체 영역 및 폴 팁 영역의 일부를 형성하는, 제1자기층을 기판상에 증착하는 단계, 상기 폴 팁의 영역내에 제1자기층 상에 갭 재료층을 증착하는 단계, 상기 주 몸체 영역내의 제1자기층 상에, 다수의 도체를 포함하는 비자성 절연층을 증착하는 단계, 한정된 구조의 개구부를 가지는 층을 증착하는 단계, 상기 개구부 내부 및 상기 비자성 절연층 상에 제2자기층을 증착하는 단계, 상기 비자성 절연층으로부터 상기 개구부를 가지는 층을 제거하는 단계, 희생 마스크층을 증착하는 단계, 상기 갭 재료층으로부터 상기 개구부를 가지는 층을 제거하는 단계, 및 상기 박막 자기 트랜스듀서를 노출된 재료를 제거하기 위한 재료 제거 공정에 노출시키는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 희생 마스크층의 증착 단계는 니켈 인을 증착시키는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 희생 마스크층의 증착 단계는 니켈 철을 증착시키는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 희생 마스크층의 증착 단계는 제1 및 제2 희생 마스크층을 증착시키는 단계를 포함하는데, 상기 제1 희생 마스크층은 상기 제2 희생 마스크층과 제2 자기층 사이에 끼워지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계는 이온 밀링을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계는 반응성 이온 밀링을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계는 스퍼터 에칭을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 제1자기층은 1㎛ 내지 5㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 제2자기층은 1㎛ 내지 5㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 갭 재료층은 0.1㎛ 내지 1㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 희생 마스크 재료층은 1㎛ 내지 7㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제27항에 있어서, 상기 제1자기층은 1㎛ 내지 5㎛ 두께를 가지고, 상기 갭 재료층은 0.1㎛ 내지 1㎛ 두께를 가지며, 상기 희생 마스크층은 1㎛ 내지 7㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
청구범위 제28항에 기재된 방법에 의해서 제조된 박막 자기 트랜스 듀서.
박막 자기 트랜스듀서 제조 방법에 있어서, 자성 기판 상에 갭 재료층을 증착하는 단계, 상기 갭 재료층 상에 한정된 구조의 개구부를 가지는 층을 증착하는 단계, 상기 개구부의 내부 및 상기 갭 재료층 상에 제2 자기층을 증착하는 단계, 상기 제2 자기층과 자기 정렬되도록 희생 마스크 층을 상기 개구부의 내부 및 상기 제2 자기층 상에 증착하는 단계, 상기 개구부를 가지는 층을 제거하는 단계, 및 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 희생 마스크층의 증착 단계는 니켈 인을 증착하는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 희생 마스크층의 증착 단계는 니켈 철을 증착시키는 단계를 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 희생 마스크층의 증착 단계는 제1 및 제2 희생 마스크층을 증착시키는 단계를 포함하는데, 상기 제1 희생 마스크층은 상기 제2 희생 마스크층과 제2 자기층 사이에 끼워지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계는 이온 밀링을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거공정에 노출시키는 단계는 반응성 이온 밀링을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 박막 자기 트랜스듀서를 재료 제거 공정에 노출시키는 단계는 스퍼터 에칭을 포함하는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 제1 자기층은 1㎛ 내지 5㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 제2 자기층은 1㎛ 내지 5㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 갭 재료층은 0.1㎛ 내지 1㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 희생 마스크 재료층은 1㎛ 내지 7㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
제40항에 있어서, 상기 제1 자기층은 1㎛ 내지 5㎛ 두께를 가지고, 상기 갭 재료층은 0.1㎛ 내지 1㎛ 두께를 가지며, 상기 희생 마스크층은 1㎛ 내지 7㎛ 두께를 가지는 것을 특징으로 하는 박막 자기 트랜스듀서 제조 방법.
청구범위 제40항에 기재된 방법에 의해서 제조된 박막 자기 트랜스듀서.