JPS63175891A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ｍＸｎドツトの液晶表示装置を駆動すること
の可能な液晶駆動回路を内蔵するワンチップのマイクロ
コンピュータに関する。

（ロ）従来の技術 従来、ｍＸｎドツトの液晶表示装置を駆動するためには
、専用のドツトマトリクス駆動用の液晶駆動回路と、タ
イミング制御用の液晶表示コントロール回路と、表示デ
ータを記憶するＲＡＭが必要であり、液晶表示コントロ
ール回路がＲＡＭから順次液晶表示装置のドツトに対応
する表示データを読み出して液晶駆動回路に印加するこ
とにより表示が為されていた。このＲＡＭに記憶されて
いるドツトに対応する表示データは、ＲＡＭに接続諮れ
たマイクロコンピュータによって書き変えられ、これに
より液晶表示装置に表示きれる文字、記号等が制御され
ている。

上述の技術は、１９８４年７月３０日に発行詐れた日経
エレクトロニクスの第１５２頁に記載されている。

（ハ）発明が解決しようとする問題点 しかしながら、ワンチップマイクロコンピュータにドツ
トマトリクス液晶表示装置の駆動回路、液晶表示コント
ロール回路、及び、表示用のＲＡＭを内蔵した場合、表
示ＲＡＭに書き込まれる表示データは、ドツトに対応し
、そのドツトの点灯及び非点灯を示すデータであるため
、表示データをプログラムによって作成し表示ＲＡＭに
書き込まなければならず、プログラム全体に於ける表示
用プログラムの占める割合が増し、他の処理ができなく
なる欠点があった。

更に、液晶表示コントロール回路が表示ＲＡＭをアクセ
スするタイミングと命令の実行によって表示ＲＡＭに表
示データを書き込むためのタイミングとが重なることが
あり、これを防ぐために、どちらかを優先許せなければ
ならない。即ち、液晶表示コントロール回路が表示ＲＡ
Ｍをアクセスするタイミングを優先すれば表示データの
書き変えが遅れ表示の応答性が悪化する。一方、表示Ｒ
ＡＭの書き込みを優先すれば、液晶表示コントロール回
路のアクセスが遅れ、表示がちらつく問題があった。

（ニ）問題点を解決するための手段 本発明は上述した点に鑑みて創作されたものであり、マ
イクロコンピュータの内部データバスに接続きれ表示す
べき文字、記号等のコードを記憶する表示ＲＡＭと、該
表示ＲＡＭから読み出されたコードからセグメントの表
示データに変換するキャラクタジェネレータと、該キャ
ラクタジェネレータからのパラレル出力をシリアルに変
換しシフトレジスタに印加するパラレル−シリアル変換
回路と、内部アドレスバスと液晶表示コントロール回路
からのアドレス出力を命令の実行サイクルの所定のタイ
ミングで表示ＲＡＭに切換出力する切換回路とを設ける
ことにより、マイクロコンピュータの表示のためのプロ
グラムを短縮し、更に、表示ＲＡＭのアクセスの重なり
を防ぐものである。

（＊）作用 上述の手段によれば、命令の実行サイクルの第１のタイ
ミングでは切換回路は液晶表示フントロール回路からの
アドレス出力を表示ＲＡＭに印加するため、表示ＲＡＭ
から読み出された文字記号等のフードがキャラクタジェ
ネレータに印加され、ドツトの表示データに変換されて
シフトレジスタに印加される。一方、第１のタイミング
以外では、切換回路はアドレスバスのアドレスを表示Ｒ
ＡＭに印加するため、書き込み命令の実行により表示Ｒ
ＡＭに文字、記号等のコードを書き込むことができる。

従って、プログラムによって表示データを作成する必要
がなくなると共に表示ＲＡＭのアクセスが重なることも
なくなる。

（へ）実施例 第１図は本発明の実施例を示すブロック図である。（１
）は周知の如く、ＲＯＭ、ＲＡＭ、Ａ　ＬＵ５インスト
ラクションデコーダ、タイミングジェネレータ入出力回
路等から成るコンピュータブロックであり、（２）（３
）は液晶駆動回路、（４）は表示データラッチ回路、（
５）はシフトレジスタ、（６）は液晶表示コントロール
回路、（７）は表示ＲＡＭ、　（８）はラッチ回路、（
９）はキャラクタジェネレータ、（１０）はパラレル−
シリアル変換回路、（１１）は切換回路であり、これら
はすべてワンチップの半導体に集積される。

液晶駆動回路（２）は、液晶表示パネル（図示せず）の
セグメント電極ｎ本に、点灯あるいは非点灯を示す表示
データに基いて液晶駆動電圧波形を印加するものである
。一方、液晶駆動回路（２）は、液晶表示パネルのデジ
ット電極、即ち走査側の電極ｍ木に、順次選択する液晶
駆動電圧波形を印加するものである。この液晶駆動回路
（２）（３）は、液晶表示コントロール回路（６）から
印加される液晶駆動周波数信号Ｍにより、周知の電圧平
均化法と呼ばれる方法に従って液晶駆動電圧波形を作成
する。表示データラッチ回路（４）は、液晶駆勤回路（
２）が走査側の電極を選択している期間、その選択され
た電極のドツトの点灯あるいは非点灯を示す表示データ
を保持するものであり、液晶駆動回路（３）が駆動する
セグメント数と等しいｎ個のラッチを有し、各ラッチの
出力が液晶駆動回路（３）に印加されている。シフトレ
ジスタ（５）は、走査側の電極の一本が選択きれている
期間内に、次に選択される走査側の電極のドツトに対応
する表示データを入力するｎビットのレジスタである。

シフトレジスタ（５）のシフト動作は、液晶表示フント
ロール回路（６）から出力されるクロックＣＬ２によっ
て為され、シフトレジスタ（５）にすべて表示データが
入力きれると、液晶表示コントロール回路（６〉から出
力されるクロックＣＬ１によって、シフトレジスタ（５
）の表示データが表示データラッチ回路（４）にラッチ
される。

表示ＲＡＭ（７）は、表示する文字、記号等のフード（
例えばＡＳＣＩＩコード）を記憶するメモリであり、コ
ンピュータブロック（１）から延在される８ビツトの内
部データバス（１２）に接続される。また、表示ＲＡＭ
（７）の８ビツトのアドレス入力ＡＤＯ−ＡＤ７には、
切換回路（１１）の出力が接続される。切換回路（１１
）は、コンピュータブロック（１）から出力される８ビ
ツトの内部アドレスバス（１３）と液晶表示コントロー
ル回路（６）から出力される８ビツトのアドレス出力（
１４）を、コンピュータブロック（１）内に設けられた
タイミングジェネレータで作成されるタイミングパルス
ＴＩによって切換出力するものであり、命令の実行サイ
クルのタイミングＴ１の期間は、アドレス出力（１４）
を表示ＲＡＭ（７）に印加し、その他のタイミングの期
間はアドレスバス（１３）のアドレスを表示ＲＡＭ（７
）に印加する。

内部データバス（１２）に接続されたラッチ回路（８）
は、表示ＲＡＭ（７）から読み出されたフードを液晶表
示フントロール回路（６）から出力されるクロックＣＬ
３で記憶保持するものであり、その出力はキャラクタジ
ェネレータ（９）に印加される。

キャラクタジェネレータ（９）は印加されたコードから
、そのコードが示す文字、記号等を表示するための５×
７あるいは５×８のドツトパターンに変換するものであ
る。また、キャラクタジェネレータ（９）には、液晶表
示コントロール回路（６）から３ビツトの制御信号（１
５）が印加許れ、この制御信号（１５）によりドツトパ
ターンの横方向のラインが指定されることで、そのライ
ンの５個のドツトデータが５ビツトの表示データとして
パラレル出力される。パラレル−シリアル変換回路（１
０）は、キャラクタジェネレータ（９）から出力きれた
５ビツトのドツトデータを、シフトレジスタ（５）のシ
フトを行うクロックＣＬ２によりシフトレジスタ（５）
にシリアルに印加する。

液晶表示コントロール回路（６）は、コンビニ−タブロ
ック（１）とはほとんど関係なく、表示ＲＡＭ（７）を
アドレス出力（１４）により順次アクセスし、表示ＲＡ
Ｍ（７）に記憶されたコードを順次読み出してラーツチ
回路（８）に記憶させることで、液晶表示を制御するも
のである。

次に、第１図の実施例の動作を第２図に示すタイミング
図を用いて説明する。第２図に於いて、クロックパルス
ＣＰは、コンピュータシステムを動作する基準となるク
ロックパルスであり、コンピュータブロック（１）内の
タイミングジェネレータは、クロックパルスＣＰを用い
て、命令の最少実行サイクルとなるタイミングパルスＴ
、−Ｔ、を作成する。タイミングパルスＴ＋のタイミン
グでは、表示ＲＡＭ（７）のアドレスには液晶表示コン
−トロール回路（６）からのアドレス出力（１４）が印
加され、そのアドレスによって読み出きれたコードがデ
ータバス（１２）に送出きれ、Ｔ、のタイミング中に出
力されるクロックＣＬ３により、送出されたフードがラ
ッチ回路（８）に記憶される。このラッチ回路（８）に
記憶されたコードと制御信号（１５）によって指定され
たドツトの表示データがキャラクタジェネレータ（９）
からパラレル−シリアル変換回路（１０）にプリセット
される。このとき、タイミングＴ、は終了し次のタイミ
ングＴ！に移っている。この状態に於いては、表示ＲＡ
Ｍ（７）のアドレスにはコンピュータブロック（１）の
内部アドレスバス（１３）のアドレスが切換回路（１１
）によって切換えられて印加される。従って、このとき
実行する命令が表示ＲＡＭ（７）の書き込み命令である
場合には、タイミング’ｒｔ、’ｒｓ、及びＴ４の期間
に、表示ＲＡＭ（７）がコンピュータブロック（１）に
よってアクセスされ、内部アドレスバス（１３）に送出
されたアドレスで指定された領域に、内部データバス（
１２〉に送出されたフードが書き込まれる。

一方、タイミング’ｒｘ、’ｒｓ及びＴ４の期間中に、
クロックパルスＣＰ２及びＣＦ２が５個出力されること
により、タイミングＴ、でプリセットされた表示データ
Ｄ、〜Ｄ４がパラレル−シリアル変換回路（１０）から
出力きれシフトレジスタ（５）にシフトされる。

同様に次の命令の実行サイクルのタイミングＴ、に於い
て液晶表示フントロール回路（６）が表示ＲＡＭ（７）
をアクセスすることにより、シフトレジスタ（５）に次
の表示データがシフトされる。この動作を繰り返して行
うことにより、シフトレジスタ（５〉に表示データがｎ
個蓄えられるとクロックＣＬＩにより、シフトレジスタ
（５）の表示データが表示データラッチ回路（４）に記
憶され、その表示データに基いたドツトの点灯及び消灯
が駆動される。このとき液晶表示コントロール回路（６
）は３ビツトの制御信号（１５）に送出されるデータの
数値を「＋１」インクリメントして、キャラクタジェネ
レータ（９）のドツトパターンの選択される横方向のラ
インを次段に変え、前述と同様に表示ＲＡＭ（７）を順
番にアクセスすることにより、次に表示される走査線の
ドツトの表示データがシフトレジスタ（５）に蓄えられ
る。

このように、命令の実行サイクルのタイミングＴ、に於
いて液晶表示フントロール回路（６）が表示ＲＡ　Ｍ　
（７）をアクセスし、読み出されたコードはキャラクタ
ジェネレータ（９）で表示データに変換されるので、プ
ログラム処理が不要となる。また、タイミングＴＩ以外
では、コンピュータブロック（１）が表示ＲＡＭ（７）
をアクセスして表示ＲＡＭ（７）のコードを書き変える
ことができ、表示ＲＡＭ（７）のアクセスの重なりが無
くなる。

（ト）発明の効果 上述の如く本発明によれば、ドツトマトリクス表示駆動
回路を内蔵したマイクロコンピュータの表示のためのプ
ログラムが簡単となり、他のプログラム処理の容量を拡
大することができ、また、表示ＲＡＭのアクセスの重な
りがなくなるため、表示の応答性が改善きれ、更に、表
示のちらつきもなくなる利点を有している。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図に示された実施例の動作を示すタイミング図である
。 （１〉・・・コンピュータブロック、　（２）（３）・
・・液晶駆動回路、　（４）・・・表示データラッチ回
路、　（５〉・・・シフトレジスタ、（６）・・・液晶
表示コントロール回路、　（７）・・・表示ＲＡ　Ｍ　
、　　（８）・・・ラッチ回路、（９）・・・キャラク
タジェネレータ、（１０）・・・パラレル−シリアル変
換回路、（１１）・・・切換回路。

Claims (1)

【特許請求の範囲】
1. １、ｍ本のデジットとｎ本のセグメントを駆動する液晶
   駆動回路と、ｎ個の表示データを記憶し前記液晶駆動回
   路へ印加する表示データラッチ回路と、ｎ個の表示デー
   タをシリアルに入力し前記表示データラッチ回路へパラ
   レルに印加するシフトレジスタと、前記液晶駆動回路、
   表示データラッチ回路、及びシフトレジスタのタイミン
   グ制御を行う液晶表示コントロール回路とを内蔵するマ
   イクロコンピュータに於いて、内部データバスに接続さ
   れ、表示すべき文字、記号等のコードを記憶する表示Ｒ
   ＡＭと、該表示ＲＡＭから読み出されたコードからセグ
   メントの表示データに変換するキャラクタジェネレータ
   と、該キャラクタジェネレータからのパラレル出力をシ
   リアルに変換し前記シフトレジスタに印加するパラレル
   −シリアル変換回路と、内部アドレスバスと前記液晶表
   示コントロール回路からのアドレス出力を命令の実行サ
   イクルの所定のタイミングで前記表示ＲＡＭに切換出力
   する切換回路とを設けたことを特徴とするマイクロコン
   ピュータ。