JP2522925B2 - マイクロコンピユ−タ - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ｍ×ｎドットの液晶表示装置を駆動するこ
との可能な液晶駆動回路を内蔵するワンチップのマイク
ロコンピュータに関する。

（ロ）従来の技術 従来、ｍ×ｎドットの液晶表示装置を駆動するために
は、専用のドットマトリクス駆動用の液晶駆動回路と、
タイミング制御用の液晶表示コントロール回路と、表示
データを記憶するRAMを設け、液晶表示コントロール回
路がRAMから順次液晶表示装置のドットに対応する表示
データを読み出して液晶駆動回路に印加することにより
表示が為されていた。このRAMに記憶されているドット
に対応する表示データは、RAMに接続されたマイクロコ
ンピュータによって書き変えられ、液晶表示装置に表示
される文字、記号等を制御している。

上述の技術は、1984年７月30日に発行された日経エレ
クトロニクスの第152頁に記載されている （ハ）発明が解決しようとする問題点 しかしながら、ワンチップマイクロコンピュータにド
ットマトリクス液晶表示装置の駆動回路、液晶表示コン
トロール回路、及び、表示用のRAMを内蔵した場合、表
示RAMに書き込まれる表示データは、ドットに対応し、
そのドットの点灯及び非点灯を示すデータであるため、
表示データをプログラムによって作成し表示RAMに書き
込まなければならず、プログラム全体に於ける表示用プ
ログラムの占める割合が増し、他の処理ができなくなる
欠点があった。

更に、液晶表示コントロール回路が表示RAMをアクセ
スするタイミングと命令の実行によって表示RAMに表示
データを書き込むためのタイミングとが重なることがあ
り、これを防ぐために、とちらかを優先させなければな
らない。即ち、液晶表示コントロール回路が表示RAMを
アクセスするタイミングを優先すれば表示データの書き
変えが遅れ表示の応答性が悪化する。一方、表示RAMの
書き込みを優先すれば、液晶表示コントロール回路のア
クセスが遅れ、表示がちらつく問題があった。

（ニ）問題点を解決するための手段 本発明は、上述した点に鑑みて創作されたものであり
内部データバスに接続された表示RAMと、内部アドレス
バスと液晶表示コントロール回路のアドレス出力が印加
され、命令の実行サイクルの所定のタイミングにより各
アドレス出力を切換えて表示RAMに印加する第１の切換
回路と、前記内部データバスに接続され表示RAMから読
み出されたデータをラッチするラッチ回路と、該ラッチ
回路の出力、及び、プログラムカウンタの出力が印加さ
れた第２の切換回路と、該第２の切換回路の出力が印加
されるキャラクタジェネレータ用ROMと、該キャラクタ
ジェネレータ用ROMの出力、及び、ラッチ回路の出力が
印加された第３の切換回路と、該第３の切換回路の出力
をシリアルにシフトレジスタに印加するパラレル−シリ
アル変換回路とを設け、第２及び第３の切換回路を表示
モードを選択する信号で制御し、キャラクタジェネレー
タ用ROMの出力を命令コードが送出されるインストラク
ションバスに接続したものであり、キャラクタジェネレ
ータ用ROMを文字、記号等のコードからドットパターン
の表示データに変換する所謂キャラクタジェネレータと
して使用しない表示モードでは、前記ROMを命令を記憶
するメモリとして使用し、プログラムの容量を拡大する
ものである。

（ホ）作用 上述の構成によれば、キャラクタジェネレータ用ROM
をキャラクタジェネレータとして使用する表示モード
（キャラクタモードと呼ぶ）の場合には、表示モードを
選択する信号により第２の切換回路は、ラッチ回路の出
力をキャラクタジェネレータ用ROMに印加し、第２の切
換回路はキャラクタジェネレータ用ROMの出力をパラレ
ル−シリアル変換回路に印加するため、表示RAMから読
み出された文字、記号等のコードはラッチ回路を介して
キャラクタジェネレータ用ROMに印加され、ドットパタ
ーンの表示データに変換される。一方、キャラクタジェ
ネレータ用ROMをキャラクタジェネレータとして使用し
ない表示モード（グラフィックモードと呼ぶ）の場合に
は、表示モードを選択する信号により第２の切換回路は
プログラムカウンタの出力をキャラクタジェネレータ用
ROMに印加し、第３の切換回路はラッチ回路の出力をパ
ラレル−シリアル変換回路に印加するため、キャラクタ
ジェネレータ用ROMはプログラムカウンタによってアド
レスされるプログラム記憶用メモリとして使用され、そ
の出力はインストラクションバスに印加される。そし
て、表示RAMに記憶されたドットパターンの表示データ
が読み出されるとラッチ回路を介して第３の切換回路か
らパラレル−シリアル変換回路に印加される。このよう
にして、グラフィックモードの場合には、キャラクタジ
ェネレータ用ROMをプログラムメモリとして使用できる
ので、プログラムの容量を拡大することができる。

（ヘ）実施例 図は本発明の実施例を示すブロック図である。（１）
は周知のコンピュータブロックであり、プログラムを収
納するROM（２）、命令を読み出して順次実行するため
にROM（２）のアドレスを指定するプログラムカウンタ
（３）、ROM（２）から読み出された命令コードが記憶
されるインストラクションレジスタ（４）、データを記
憶するRAM（５）、RAM（５）のアドレスを指定するデー
タポインタ（６）、その他図示されないインストラクシ
ョンデコーダ、ALU、タイミングジョネレータ、入出力
回路等から構成される。また、（７）（８）は液晶駆動
回路、（９）は表示データラッチ回路、（10）はシフト
レジスタ、（11）は液晶表示コントロール回路、（12）
は表示RAM、（13）は第１の切換回路、（14）はラッチ
回路、（15）は第２の切換回路、（16）はキャラクタジ
ェネレータ用ROM、（17）は第３の切換回路、（18）は
パラレル−シリアル変換回路であり、これらはすべてワ
ンチップの半導体に集積される。

液晶駆動回路（８）は、液晶表示パネル（図示せず）
のセグメント電極ｎ本に、点灯あるいは非点灯を示す表
示データに基いて液晶駆動電圧波形を印加するものであ
る。一方、液晶駆動回路（７）は、液晶表示パネルのデ
ジット電極、即ち走査側の電極ｍ本に、順次選択する液
晶駆動電圧波形を印加するものである。この液晶駆動回
路（７）（８）は、液晶表示コントロール回路（11）か
ら印加される液晶駆動周波数信号Ｍにより、周知の電圧
平均化法と呼ばれる方法に従って液晶駆動電圧波形を作
成する。表示データラッチ回路（９）は、液晶駆動回路
（７）が走査側の電極を選択している期間、その選択さ
れた電極のドットの点灯あるいは非点灯を示す表示デー
タを保持するものであり、液晶駆動回路（８）が駆動す
るセグメント数と等しいｎ個のラッチを有し、各ラッチ
の出力が液晶駆動回路（８）に印加されている。シフト
レジスタ（10）は、走査側の電極の一本が選択されてい
る期間内に、次に選択される走査側の電極のドットに対
応する表示データを入力するｎビットのレジスタであ
る。シフトレジスタ（10）のシフト動作は、液晶表示コ
ントロール回路（11）から出力されるクロックCL2によ
って為され、シフトレジスタ（10）にすべて表示データ
が入力されると、液晶表示コントロール回路（11）から
出力されるクロックCL1によって、シフトレジスタ（1
0）の表示データが表示データラッチ回路（９）にラッ
チされる。

表示RAM（12）は、コンピュータブロック（１）から
延在される８ビットの内部データバス（19）に接続さ
れ、液晶表示パネルの一画面分あるいは一行分のデータ
を記憶するものであり、キャラクタジェネレータ用ROM
（16）を使用しないグラフィックモードの場合には、ド
ットの点灯あるいは非点灯を指示する表示データがコン
ピュータブロック（１）によって書き込まれ、キャラク
タジェネレータ用ROM（16）を使用するキャラクタモー
ドの場合には、文字、記号等を示すコード（例えばASCI
Iコード）が書き込まれる。尚、グラフィックモードと
キャラクタモードの選択は、マイクロコンピュータを製
造する際、そのマイクロコンピュータの使用目的に合わ
せて決定される。また、表示RAM（12）のアドレス入力A
D0〜AD7には、第１の切換回路（13）の出力が印加され
ている。第１の切換回路（13）は、コンピュータブロッ
ク（１）のデータポインタ（６）に接続された内部アド
レスバス（20）と液晶表示コントロール回路（11）から
のアドレス出力（21）を、命令の実行サイクルのタイミ
ングパルスT₁によって切換出力するものである。即ち、
タイミングパルスT₁の期間内は液晶表示コントロール回
路（11）が表示RAM（12）をアクセスし、他のタイミン
グ期間は、コンピュータブロック（１）が表示RAM（1
2）をアクセスする。

内部データバス（19）に接続されたラッチ回路（14）
は、液晶表示コントロール回路（11）のアクセスによ
り、表示RAM（12）から読み出されたデータ、即ち、キ
ャラクタモードの場合にはコード、グラフィックモード
の場合には表示データを、クロックCK1によりラッチす
るものであり、その出力は、第２の切換回路（15）及び
第３の切換回路（17）に印加される。第２の切換回路
（15）は、更に、コンピュータブロック（１）のプログ
ラムカウンタ（３）に接続された11ビットのプログラム
アドレスバス（22）と、液晶表示コントロール回路（1
1）からの３ビットの制御信号（23）が印加され、表示
モードを選択する信号SELで制御される。信号SELは、グ
ラフィックモードの場合には端子（24）を電源V_DDに接
続し、キャラクタモードの場合には端子（24）を接地す
ることにより得られ、その選択はマイクロコンピュータ
の製造時のマスクによって為される。この第２の切換回
路（15）は、信号SELが“0"でキャラクタモードである
場合には、ラッチ回路（14）の出力及び液晶表示コント
ロール回路（11）の制御信号（23）をキャラクタジェネ
レータ用ROM（16）に印加し、信号SELが“1"でグラフィ
ックモードである場合には、プログラムカウンタ（３）
の出力をキャラクタジェネレータ用ROM（16）に出力す
る。

キャラクタジェネレータ用ROM（16）は、第２の切換
回路（15）の出力をアドレスとして入力し、予め固定的
に記憶されたデータを出力するものであり、キャラクタ
モードの場合には、ラッチ回路（14）から印加される文
字、記号等のコードから文字、記号を現わす５×７ある
いは５×８のドットパターンに変換するドットデータが
予め書き込まれ、グラフィックモードの場合にはマイク
ロコンピュータの動作を指示するプログラムが書き込ま
れる。キャラクタジェネレータ用ROM（16）の出力は、
第３の切換回路（17）に印加されると共にコンピュータ
ブロック（１）のインストラクションレジスタ（４）に
接続されたインストラクションバス（25）に接続され
る。第３の切換回路（17）は、信号SELによって制御さ
れ、信号SELが“0"でキャラクタモードの場合には、キ
ャラクタジェネレータ用ROM（16）の出力をパラレル−
シリアル変換回路（18）に印加し、信号SELが“1"でグ
ラフィックモードの場合には、ラッチ回路（14）の出力
をパラレル−シリアル変換回路（18）に印加する。パラ
レル−シリアル変換回路（18）は、第３の切換回路（1
7）からパラレルに印加された５ビットの表示データを
クロックCL2によってシリアルにシフトレジスタ（10）
に出力する。

次に、キャラクタモードとグラフィックモードに於け
る動作を概略説明する。

先ずキャラクタモードの場合、命令の実行サイクルの
タイミングパルスT₁の期間外では、第１の切換回路（1
3）は内部アドレスバス（20）を表示RAM（12）に印加す
るため、表示RAM（12）は、コンピュータブロック
（１）によりアクセスされ、表示RAM（12）には文字、
記号等を示すコードが記憶される。タイミングパルスT₁
の期間内は、第１の切換回路（13）はアドレス出力（2
1）を選択するため、表示RAM（12）は液晶表示コントロ
ール回路（11）によりアクセスされ、読み出されたコー
ドは、ラッチ回路（14）に記憶される。このラッチ回路
（14）に記憶されたコードは、第２の切換回路（15）か
らキャラクタジェネレータ用ROM（16）に印加され、そ
のコードに対応するドットパターンが選択される。一
方、液晶表示コントロール回路（11）の制御信号（23）
もキャラクタジェネレータ用ROM（16）に印加され、こ
の信号によってドットパターンの横方向ラインが選択さ
れ、そのラインの５個のドットデータが５ビットの表示
データとしてキャラクタジェネレータ用ROM（16）から
出力され、第３の切換回路（17）を介してパラレル−シ
リアル変換回路（18）に印加される。命令の実行サイク
ル毎に上述の動作を繰り返すことにより、シフトレジス
タ（10）にｎ個の表示データが蓄えられると、表示デー
タラッチ回路（９）にラッチされて表示が為される。そ
して、液晶表示コントロール回路（11）は、次の走査線
のドットの表示データを得るために、制御信号（23）の
数値をインクリメントしてドットパターンの次の横方向
ラインを選択する。

次に、グラフィックモードの場合、キャラクタジェネ
レータ用ROM（16）にはコンピュータブロック（１）のR
OM（２）と同様にプログラムが格納される。即ち、ROM
（２）とキャラクタジェネレータ用ROM（16）がプログ
ラムメモリとして使用されているのであり、プログラム
の読み出しを行うプログラムカウンタ（３）の出力は、
ROM（２）に印加されると共に第２の切換回路（15）を
介してキャラクタジェネレータ用ROM（16）に印加され
る。従って、プログラムカウンタ（３）の内容がキャラ
クタジェネレータ用ROM（16）のアドレス領域を指定す
るものであるときには、キャラクタジェネレータ用ROM
（16）から命令コードが読み出され、インストラクショ
ンバス（25）を介してインストラクションレジスタ
（４）に送出される。また、表示RAM（12）はタイミン
グT₁以外の期間でコンピュータブロック（１）によりア
クセスされ、プログラム処理によって作成されたドット
パターンの表示データが表示RAM（12）に書き込まれ
る。タイミングT₁の期間では、表示RAM（12）は液晶表
示コントロール回路（11）によりアクセスされ、読み出
された表示データは、ラッチ回路（14）にラッチされ
る。更に、ラッチされた表示データは第３の切換回路
（17）からパラレル−シリアル変換回路（18）に印加さ
れ、シフトレジスタ（10）にシリアル出力される。

このように、キャラクタモードの場合には、キャラク
タジェネレータ用ROM（16）は、表示RAM（12）から読み
出された文字、記号等のコードを変換するキャラクタジ
ェネレータとして使用するため、ドットパターンを作成
するプログラムが不要となる。特に、文字、記号等を多
く表示する用途の場合には、このキャラクタモードが選
択される。一方、グラフィックモードの場合には、キャ
ラクタジェネレータ用ROM（16）はプログラムメモリと
して使用されるのでプログラムメモリ容量が拡大する。
特に、グラフの図形等も多く表示する用途の場合には、
グラフィックモードが有利である。

（ト）発明の効果 上述の如く本発明によれば、マイクロコンピュータを
使用する目的に合わせて、グラフィックモードとキャラ
クタモードの表示モードを選択することが可能となり、
グラフィックモードではプログラムの容量が拡大でき、
キャラクタモードでは表示のためのプログラムが簡単と
なるので、表示以外の処理プログラムを拡大できる利点
を有する。また、表示RAMのアクセスの重なりがなくな
るため表示の応答性及びちらつきが改善されるものであ
る。

【図面の簡単な説明】

図は本発明の実施例を示すブロック図である。 （１）…コンピュータブロック、（７）（８）…液晶駆
動回路、（９）…表示データラッチ回路、（10）…シフ
トレジスタ、（11）…液晶表示コントロール回路、（1
2）…表示RAM、（13）…第１の切換回路、（14）…ラッ
チ回路、（15）…第２の切換回路、（16）…キャラクタ
ジェネレータ用ROM、（17）…第３の切換回路、（18）
…パラレル−シリアル変換回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】走査電極とセグメント電極を駆動する液晶
   駆動回路と、前記走査電極のドットに対応する表示デー
   タを記憶する表示データラッチ回路と、表示データをシ
   リアルに入力し前記表示データラッチ回路に印加するシ
   フトレジスタと、前記液晶駆動回路、表示データラッチ
   回路、及び、シフトレジスタを制御する液晶表示コント
   ロール回路とを内蔵するマイクロコンピュータに於い
   て、内部データバスに接続された表示RAMと、内部アド
   レスバスと前記液晶表示コントロール回路のアドレス出
   力が印加され、命令の実行サイクルの所定のタイミング
   により前記各アドレスを切換えて前記表示RAMに印加す
   る第１の切換回路と、前記内部データバスに接続され表
   示RAMから読み出されたデータをラッチするラッチ回路
   と、該ラッチ回路の出力、及び、プログラムカウンタの
   出力が印加された第２の切換回路と、該第２の切換回路
   の出力が印加されたキャラクタジェネレータ用ROMと、
   該キャラクタジェネレータ用ROMの出力、及び、前記ラ
   ッチ回路の出力が印加された第３の切換回路と、該第３
   の切換回路の出力をシリアルに前記シフトレジスタに印
   加するパラレル−シリアル変換回路とを設け、前記第２
   及び第３の切換回路をグラフィックモード及びキャラク
   タモードの２種類の表示モードの選択をする信号で制御
   し、前記グラフィックモードを選択する時、前記キャラ
   クタジェネレータ用ROMにプログラムを書き込んで前記
   キャラクタジェネレータ用ROMの読み出し出力が命令コ
   ード転送用のインストラクションバスに送出される様に
   し、前記キャラクタモードを選択する時、前記キャラク
   タジェネレータ用ROMに表示データを書き込み前記キャ
   ラクタジェネレータ用ROMの読み出し出力を前記第３の
   切換回路から出力させる様にしたことを特徴とするマイ
   クロコンピュータ。