JPS604988A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ブロック着色機能とドツト着色機能を備えた
、比較的回路規模が小さく回路利用効率の高いパーソナ
ルコンピュータ等に通した画像表示装置に関する。

〔発明の背景〕

メモリに記憶された画像着色情報を読み出して陰極線管
にカラーで表示するパーソナルコンピュータ等により制
御される画像表示装置は、通當ブロック着色表示機能と
ドツト着色表示機能を備えている。第１図はブロック着
色表示の例を示し、縦８絵素、横８絵素の方形のブロッ
クに対して、文字（本例ではＡ）色に赤色、文字でない
部分の色即ち背景色には青色が割り当てられている。第
２図はドツト着色表示の例を示し、絵素の１ドツト単位
に対して色が割り当てられている。従来は、これら２種
の着色表示に対して、画像データを記憶するメモリ内の
データ配列と、画像データを陰極線管に表示する回路と
が、それぞれ別になっていた。

第４図はブロック着色を行う場合の、文字パターンデー
タと、文字色および背景色のカラーデータの、メモリ内
配列例を示す。マイクロコンピュータ等を使用した画像
表示装置では１バイト（８ビツト）単位で情報が処理さ
れるため、文字パターンデータは８絵素分のデータ（８
ビツト）で１区切となり、カラーデータは８ビツトの内
に文字色と背景色の情報を含む構成となっている。パタ
ーンデータに対してはバイト単位で特に無駄は生じてい
ないが、カラーデータに対しては、文字色、背景色でそ
れぞれ１ビット余っている。

第３図はブロック着色を行う場合の画像表示装置の従来
の回路例を示す。メモリ１には第４図に示した文字パタ
ーンデータとカラーデータが格納されている。メモリ１
に記憶された画像情報のうち、まずカラーデータがデー
タバス２０上に読み出され８ビツトラツチ３にラッチさ
れる。次ぎに文字パターンデータがデータバス２０上に
読み出され８ビツトシフトレジスタ２にラッチされると
同時に、８ビツトラツチ３の内容が８ビツトラツチ４に
ラッチされる。次ぎに８ビツトシフトレジスタ２に供給
されているドツトクロック１５によって８ビツトシフト
レジスタ２にラッチされていた文字パターンデータが順
次出力され、スイッチ５に供給される。スイッチ５は、
この文字パターンデータによって、８ビツトラツチ４に
保持されている文字色および背景色のいずれか一方を切
り換えて出力することにより、１絵素単位に着色された
ブロック着色表示を行う。ここで８ピントラツチ３及び
４の２段構成にしたのは、画像情報を８ビツト毎にメモ
リ１から読み出すようにしたことにより、文字データパ
ターンを８ビツトシフトレジスタ２から順次出力してい
る間にカラーデータを出力に影響を与えることなく書き
換える必要があるからである。

第６図はドツト着色を行う場合のメモリ内の画像情報デ
ータの配列例を示す。Ｒ，Ｇ、Ｂ等のカラーデータはそ
れぞれ８ビツト毎に別々のアドレスに配置されている。

第５図はドツト着色を行う場合の画像表示装置の従来の
回路例を示す。メモリ１には第６図に示したようにＲ，
Ｇ、Ｂ等のカラーデータが格納されている。メモリ１に
記憶されたカラーデータのうち、まずＲのデータがデー
タバス２０上に読み出され８ビツトラツチ７にランチさ
れる。次ぎにＧのデータがデータバス２０上に読み出さ
れ８ビツトラツチ６にラッチされる。次ぎにＢのデータ
がデータバス２０上に読み出され８ビツトシフトレジス
タ８にラッチされると同時に、８ビツトランチ７の出力
は８ビツトシフトレジスタ１ｏに、８ビツトラツチ６の
出力は８ビツトシフトレジスタ９に、それぞれラッチさ
れる。８ビツトシフトレジスタ８．９、ＩＯのクロック
入力にドツトクロック１５を供給することにより１絵素
単位に着色された情報が出される。

上記のようなブロック着色およびドツト着色を行うコン
ピュータ制御の画像表示装置は既に公知であるが、最近
はパーソナルコンピュータにおいてもブロック着色およ
びドツト着色の両機能を備えることが要求されるように
なって来ている。しかし、上記従来の例は、ブロック着
色の回路とドツト着色の回路の双方を用意し、その出力
を切り換えて使用するという方法をとっているので回路
規模が大きくなり回路の利用効率も悪いという問題があ
った。

〔発明の目的〕

本発明の目的は、ブロック着色とドツト着色の両機能を
備えながら、従来装置よりも回路規模が小さく回路の利
用効率の高い画像表示装置を提供することにある。

〔発明の概要〕

上記目的を達成するために本発明においては、画像の着
色情報をメモリに格納する際の配列法を改め、ブロック
表示では、１バイトを２分割して夫々を文字パターンデ
ータ４絵素分とし、又カラーデータは公知手法で１バイ
トで文字色と背景色を表示させ、ドツト表示では、１バ
イトを２分割して夫々を１絵素分のカラーデータとする
ことにより、画像着色情報を格納するメモリへのアクセ
ス方法を両表示で同一とし、かつ、カラーデータのバイ
トを一時保持する２段縦続接続のラッチを設け、これら
夫々に供給するランチ信号と、バイトの上位ビットと下
位ビットを切り換えて色切換を行うスイッチへの信号の
双方を、各表示毎に切り換える手段（スイッチ群）を設
けて同一回路構成で上記両表示を行えるようにした 〔発明の実施例〕 第７図は本発明の一実施例図で、従来の回路例の場合と
同一の符号は同一のものを示す。第７図に示すスイッチ
群２３はブロック着色時とドツト着色時とで、各制御信
号を切り換える為の手段で、本発明の根幹をなすもので
ある。

まず第７図によりブロック着色時の動作を説明する。メ
モリ１に記憶される文字パターンデータ及び文字色、背
景色のカラーデータを第８図に示すビット構成とする。

前述の従来例では、文字パターンデータが８ビツト構成
であったが、本発明では文字パターンデータを４ビツト
で構成している。これは、ブロックの領域を細分化した
丈で、２種類の表示に対し同一メモリアクセス方法をと
り、同一回路を切り換えて利用出来るようにするための
措置である。

第７図において１ビツトラツチ１３の出力をＬ（低）に
セットすることによりスイッチ群２３がブロック着色を
行うように切り換えられる。即ち、信号波形を第９図に
示すように、ランチパルス１７を８ビツトラツチ３に、
ランチパルス１８を８ビツトラツチ４に供給し、４ビツ
トシフトレジスタ１１の出力をスイッチ５に供給する。

このときメモリ１から、データバス２０に時間ｔの間隔
でパターンデータとカラーデータが交互に読み出され、
パターンデータはロードパルス１６によって４ビツトシ
フトレジスタ１１にランチされ、ドツトクロック１５に
よって順次読み出されてスイッチ５を制御するから、以
上の構成によってブロック着色が可能となる。

次ぎに、第７図によりドツト着色を行う時の動作を説明
する。メモリ１に記憶されるＲ、Ｇ、Ｂのカラーデータ
を第１０図に示すビット構成とする。第６図に示した従
来の場合と異なり、各絵素に対するカラーデータＲ，Ｇ
、Ｂを絵素毎に夫々まとめてメモリに格納しである。こ
うすることにより、ブロック着色表示の場合とドツト着
色表示の場合とでメモリアクセス方法を同様にすること
が出来るようになり、従って僅かに制御信号を切り換え
るだけで両表示に対して同一回路構成で対処出来るよう
になる。第７図において１ビツトラツチ１３の出力をＨ
（高）にセットすることによりスイッチ群２３がドツト
着色を行うように切り換えられる。即ち、信号波形を第
１１図に示すようなラッチパルス１９を８ビツトラツチ
３及び４に同時に供給する。また、分周器１４でドツト
クロック１５を分周してパルス２２としてスイッチ５に
供給する。このときメモリ１から、データバス２０に時
間ｔの間隔でＲ，Ｇ、Ｂのカラーデータが８ビツト（２
絵素分）単位で読み出され、８ビツトラツチ３に供給さ
れ、ラッチパルス１９によってブロック着色時の２倍の
周期でラッチされ、更にパルス２２によってスイッチ５
が８ビツトのＲ，Ｇ、Ｂデータを上位４ビツトと下位４
ビツトに１ドツト単位の周期で切り換えることにより、
ドツト着色が可能になる。

なお、以上の説明で用いたランチパルス１７．１８．１
９は信号発生器１２からの出力信号である。信号発生器
１２はドツトクロック１５を基準として分周回路または
シフトレジスタ等で公知の技術により第９図及び第１１
図に示すようなランチパルス１７．１８．１９を容易に
発生することが可能である。更に以上の説明では、説明
を簡単にする為に、ロードパルス１６とパルス２２は、
ラッチパルス１７．１８．１９とは別系統で発生させた
が、この２種の信号も信号発生器１２で発生させてもよ
いことは容易に類推できるであろう。なお、信号発生器
１２は陰極線管制御器（ＣＲＴＣ）といわれるものと同
様なものである。また上記説明では、本発明を実施した
場合、データをバイト単位で扱うため、各ドツト毎のカ
ラーデー夕の格納場所に一つずつ空白ビットが生ずるよ
うになワているが、実際には、ここを利用してコンシー
ル表示、ブリンク表示、輝度レベル情報等の特殊効果に
関する情報を入れるので、空白にはならない。しかし、
本発明の説明には関係がないので説明を省略した。

〔発明の効果〕

以上説明したように本発明によれば、従来ドツト着色表
示の場合に使用していたＲ、Ｇ、Ｂ等の着色情報をドツ
ト単位でシフトするためのシフトレジスタが不要となり
、ブロック着色の場合に使用していたラッチ回路が画表
示に共用できるようになるため、回路規模が大幅に減少
する効果が得られる。

【図面の簡単な説明】

第１図はブロック着色表示の説明図、第２図はドツト着
色表示の説明図、第３図はブロック着色表示用の従来の
回路例図、第４図は従来のプロ・７り着色表示用データ
のメモリ内配列状態図、第５図はドツト着色表示用の従
来の回路例図、第６図は従来のドツト着色表示用データ
のメモリ内配列状態図、第７図は本発明一実施例の回路
ブロック図、第８図は同実施例におけるブロック着色表
示用データのメモリ内配列状態図、第９図は同実施例に
おけるブロック着色表示時の各信号波形説明図、第１０
図は同実施例におけるドツト着色表示用データのメモリ
内配列状態図、第１１図は同実施例におけるドツト着色
表示時の各信号波形説明図である。 １−記憶素子、　２．８．９．１０−・８ビツトシフト
レジスタ、３．４．６．７−８ビツトラツチ、　５−色
切り換えスイッチ、１１−４ビツトシフトレジスタ、１
２−信号発生器、１４−分周回路、１５−・−ドツトク
ロック、１６−ロードパルス、１７．１８．１９−ラン
チパルス、　２２一本発明実施例におけるドツト表示唆
の色切り換え用パルス、　２３一本発明で２種の表示状
態を切り換えるスイッチ群。 第１閏 第２図 狛４図 檀６図 ■７図 第８図 第９図 １１１　１

Claims (1)

【特許請求の範囲】
1. バイト単位で処理を行うコンピュータに制御されて、表
   示画面全体をそれより小さいブロックに分割して各ブロ
   ック毎に文字色と背景色を設定して着色するブロック着
   色表示と、画面全体を最小絵素単位に分割して各絵素毎
   に着色するドツト着色表示のいずれも可能な画像表示装
   置において、ブロック表示では、１バイトを２分割して
   夫々を文字パターンデータ４絵素分とし、又カラーデー
   タは公知手法で１バイトで文字色と背景色を表示させ、
   ドツト表示では、１バイトを２分割して夫々を１絵素分
   のカラーデータとすることにより、画像着色情報を格納
   するメモリへのアクセス方法を上記両表示で同一とし、
   又、カラーデータのバイトを一時保持する２段縦続接続
   のラッチ夫々に供給するランチ信号と、カラーデータの
   バイトの上位ビットと下位ビットを切り換えて色切換を
   行うスイッチへの信号とを、表示の種類に応じて切り換
   えるだけで、同一回路構成で上記両表示を行うようにし
   たことを特徴とする画像表示装置。