[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS5967680A - 光双安定素子 - Google Patents

光双安定素子

Info

Publication number
JPS5967680A
JPS5967680A JP57178757A JP17875782A JPS5967680A JP S5967680 A JPS5967680 A JP S5967680A JP 57178757 A JP57178757 A JP 57178757A JP 17875782 A JP17875782 A JP 17875782A JP S5967680 A JPS5967680 A JP S5967680A
Authority
JP
Japan
Prior art keywords
mesa stripe
layer
type
active layer
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57178757A
Other languages
English (en)
Other versions
JPS641075B2 (ja
Inventor
Isao Kobayashi
功郎 小林
Hitoshi Kawaguchi
仁司 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57178757A priority Critical patent/JPS5967680A/ja
Publication of JPS5967680A publication Critical patent/JPS5967680A/ja
Publication of JPS641075B2 publication Critical patent/JPS641075B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体を用いた、光論理回路の主要構成要
素でらる光双安定素子に関する。
光論理回路は、従来の電子論理回路よりも高速の動作が
ロエ能になる新しい論理回路として期待され、基礎的な
検討がはじめられている。光論理回路の主要な構成要素
のひとつに、光双安定素子があジ、f!にの構成が考え
られているが、半導体材料を用いるものが、その高速性
を最も良く生かせるものとして注目されている。その中
に、二重へテロ(IJH)構造の半導体レーザの′電流
注入部が、その共振器軸方向に途切れ途切れになるよう
にして、この方向に不均一な゛電流分布を形成し、注入
1流が小さい部分での過飽和吸収効果により光双安定動
作を実現したものがある。これについては、何口式によ
りエレクトロニクスレターズ(Electro−nic
s Letters)誌、第17巻167Kから168
魔に報告された論文に詳しい。この構造の素子により光
双安定動作が実現されたが、この素子は電流注入の幅を
限定して横モードをtlj制御するいわゆゆるプレーナ
型の構造のために、横モードが不安定であるばかりでな
く、発成しきい値が高く、室温での動作が困難であり、
実用的な素子とは言い難い。
この発明の目的は、室l晶での低電流動作が可能な光双
安定素子を提供することにある。
この発明によれば、活性層にまで達する2本のほぼ平行
な溝で形成した活性層を含むメサストライプを少なくと
も前記メサストライプの上部の半導体層とは異なる導電
型の半導体層を含む半導体層で埋め込んだ埋め込みへテ
ロ構造半導体レーザにおいて、前記!荷の前記メサスト
ライプと反対の1itllの側面の少なくとも一部が凹
凸をなし、かつ前記メサストライプの上部が部分的に前
記異なる導電型の半導体層でおおわれていることを特徴
とする光双安定素子が得られる。
以下図面を参照して本兄明を詳しく説明する。
第1図はこの発明の第1の実施例の活性層の形状を示す
る平面+6?而図、第2図は第1図のA−A/。
B−B/断面の断面図をそれぞれあられす。この実施例
は、プレーナ型の埋め込みへテロ構造の、活性層を含む
メサストライプを形成する2本の溝のメサストライプと
は反対側の側面が部分的に狭くなっている形状にしたも
のである。プレーナ型の埋め込みへテロ構造半導体レー
ザは、活性層を含むメサストライプをpおよびn型半導
体層で埋め込んだもので、これについては北村らにより
出願中の発明、特願昭56−166666号明細卦に詳
しい。この実m例は以下のようにして製作される。
まず通常の液相成長法により、n−1,Pの板10上に
、 n−10Pのバック7層IllノンドープのInU
aAsPの活性層12+p−1nPのクラッド層13を
形成したIJH基板に、フォトレジスト塗布し、通常の
フォトリソグラフィーυエツチングにより、第1図に示
した形状のウェハーを製作する。
続いて、このウェハーを成長炉に入れて2回目の結晶成
長を行なう。まず、  p−10Hの第1の電流阻止層
14+n−1nPの第2の電流阻止層15を形成し、続
いてp−1,Hの埋め込み層15+p−1nGaAsP
のキャップIfl17を形成する。弔1図に示したよう
に、活性層を含むメサストライプ20を形成するための
2本の溝21は、メサストライプ20の側で@線、メサ
ストライプ20から離れた側ではとびとびに出たりひっ
こんだりして、幅の広い部分20aと狭い部分20bを
有している。
2回目の結晶成長において、メサストライプ20を形成
する溝21の幅の広い部分20aでは、第2図(a)に
示したようにして、第1.第2の電流阻止層14115
はメサストライプ20の上には成長しない。一方、溝2
1の幅の狭い部分20bでは、溝21内を弔lの電流阻
止層14が埋めてし゛まうために、第2の電流阻止層1
5を成長する直前のメサストライプ20附近の形状が平
坦になってしまうので、第2の電流阻止層15はメサス
トライプ20の上部で途切れることがなく全体をおおっ
てしまう。このような結晶成長の様子については前出の
特願昭56−166666号明細丼に詳しい。
結晶成長終了後、キャップ層17の表面にAu−Znの
p側峨極31を、基板lOの表向にAu−(je−Ni
のn側電極32を蒸涜により形成しアロイしてウェノ・
−の製作を終了する。このウェノ・−を通常のへき開法
でメサストライプ20に直角に共振器面を形成し素子が
製作される、この素子のp III電極31を正に、n
側電極32を負にバイアスすると、この素子は電流入力
あるいは光入力に対して安定な2準位を持つ光沢ゲ定素
子として鋤く。それは次の理由による。すなわち、溝幅
の広い部分20aでは、従来の埋め込みレーザと同様に
、活性層12に電流が注入されるのに対して、溝幅の狭
い部分20bでは、n−10)’の第2の電流阻止層1
5がメサストライプ20の上部も含めて全面にわたって
形成されているので、活性層12に電流が注入されるこ
とはない。そのため、共振器軸方向に不均一な電流注入
がされることになり、共撮庸中に可飽和吸収部分と利得
部分が形成され、光双安定素子が実現される。この素子
は従来の光双安定素子と異なり、活性層が半導体層中に
埋め込まれたいわゆる埋め込み構造を有しているので、
室温で容易に低い動作電流で1動かせることができる。
この実施例では@蛋しきい1直が約40mAであり、l
oOmA以下の低電流動作が可能であった。
以上説明したように、この発明では、メサストライプ上
及びその周辺の溝中の結晶成腿の様子の考察にもとづき
、プレーナ形埋め込み半導体レーザの溝形状をメサスト
ライプの反対側の側面が部分(」ツに出たり入ったりし
Cいる形状にしてs 4幅の央い部分のメチストライブ
の上に、異なる導電型の半等体、I曽を積層させること
により、不均一直流分布を友現し、光双安定素子を得て
いる。この実施列の素子の寸法は、メサストライプ20
の幅が25μm+溝福の広い部分20aの幅が7μ+1
1+央い部分20bの幅が3μm、線幅の広い部分20
aの長さが40μm + 決い部分20bの長さが10
μmである。結晶成長の様子は成長方法や成4を条件等
により大幅に変わるので、それらとともに適切な寸法を
採用すべきことは言うまでもない。また、この実施例で
は溝幅の広い部分20aと狭い部分20bの長さの比を
4:1にとったがこの1直に限定されるものではない。
第3図!第4図は、この発明の第21第3の実施例の溝
形状ケ示すための平面図をあられす。第2の実!血例は
、溝幅の侠い部分20bを素子の中央部分に配置ii 
Lだものである。l君3のバ倫+り+I ?ま、溝幅の
広い部分20aと狭い部分20bをそれぞれ一カ所つつ
で構成したものである。これらの央剣例においても、室
温で低電流動作可能なメC双安定素子が得られた。以上
の実施例において、半導体材料はL H)’ / l 
n (j B A S P系に限られずG3As/AI
UaAs系等他のものであっても醍い。また、凹凸のあ
る溝1Ijl1面は図のように断続的である必媛はなく
、なめらかに変化しているものであっても良い。
【図面の簡単な説明】
第1図はこの発明の第1の実施例の活性層を営む而の平
面図、第2図はその断面図、第3図、第4図はこの発明
の來2.第3の実施例の活性層を含む面の平面図をそれ
ぞれあられす。 図において、10・・・・・・基板、11・・・・・・
バッファ1偕、12・・・・・・γ占1生)曽、13・
・・・・・クラッド層、1415・・・・・・g(流阻
止層、16・・・・・・埋め込み層、20・・・・・・
メサストライプ、21・・・・・・溝、20a・・・・
・・溝幅の広いr、1;分、20b・・・・・・同法い
部分をそれぞれあられす。 ヱ〕 ″、 −40: 恭! 凹 32

Claims (1)

    【特許請求の範囲】
  1. 活性層とその両面をはさんだよりエネルギーギャップが
    大きく屈折率が小さく互いに異なる導電型の第1・第2
    の半導体層を前記活性層に達するほぼ平行な2本の溝で
    形成したメサストライプ“を少なくとも前記メサストラ
    イプの上面の前記半導体層と異なる導電型の第3の半導
    体層を含む半導体層で岨め込んだ埋め込みへテロ構造半
    導体レーザにおいて、前記溝の前記メサストライプの側
    とは反対の側の側面の少なくとも一部が凹凸をなし、か
    つ前記メサストライプの上部が部分的に前記第3の半導
    体層でおおわれていることを特徴とする光双安定素子
JP57178757A 1982-10-12 1982-10-12 光双安定素子 Granted JPS5967680A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57178757A JPS5967680A (ja) 1982-10-12 1982-10-12 光双安定素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57178757A JPS5967680A (ja) 1982-10-12 1982-10-12 光双安定素子

Publications (2)

Publication Number Publication Date
JPS5967680A true JPS5967680A (ja) 1984-04-17
JPS641075B2 JPS641075B2 (ja) 1989-01-10

Family

ID=16054062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57178757A Granted JPS5967680A (ja) 1982-10-12 1982-10-12 光双安定素子

Country Status (1)

Country Link
JP (1) JPS5967680A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239083A (ja) * 1984-05-11 1985-11-27 Nec Corp 光双安定半導体レ−ザ
US5543355A (en) * 1994-04-18 1996-08-06 Nec Corporation Method for manufacturing semiconductor laser device having current blocking layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239083A (ja) * 1984-05-11 1985-11-27 Nec Corp 光双安定半導体レ−ザ
US5543355A (en) * 1994-04-18 1996-08-06 Nec Corporation Method for manufacturing semiconductor laser device having current blocking layers

Also Published As

Publication number Publication date
JPS641075B2 (ja) 1989-01-10

Similar Documents

Publication Publication Date Title
US4791647A (en) Semiconductor laser
JPS5967680A (ja) 光双安定素子
JPS61289689A (ja) 半導体発光装置
JPS61102086A (ja) 半導体レ−ザ
JPS6034089A (ja) 光双安定半導体レ−ザ
JPS62296490A (ja) 半導体レ−ザ装置
JPS6297384A (ja) 半導体レ−ザ装置
JPS5967679A (ja) 光双安定素子
JP4024319B2 (ja) 半導体発光装置
JPS5944886A (ja) 光双安定素子
JPS6239088A (ja) 半導体レ−ザ
JPH01215087A (ja) 半導体発光素子
JPH0385785A (ja) 半導体レーザ素子
JPS5871681A (ja) 半導体レ−ザ素子
JPH0228388A (ja) 半導体レーザ素子
JPH01309393A (ja) 半導体レーザ装置及びその製造方法
JPS61244082A (ja) 半導体レ−ザ装置
JPS6355875B2 (ja)
JPH0233988A (ja) 半導体レーザ
JPS63111687A (ja) 光半導体素子の製造方法
JPS60163485A (ja) 光双安定半導体レ−ザ
JPS60119787A (ja) 半導体レ−ザ素子及びその製造方法
JPS63164385A (ja) 半導体レ−ザ装置
JPH03116991A (ja) 半導体レーザ装置
JPH047887A (ja) 半導体レーザ装置