JPS5854659A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS5854659A JPS5854659A JP15335581A JP15335581A JPS5854659A JP S5854659 A JPS5854659 A JP S5854659A JP 15335581 A JP15335581 A JP 15335581A JP 15335581 A JP15335581 A JP 15335581A JP S5854659 A JPS5854659 A JP S5854659A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- semiconductor device
- lead
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は樹脂封止型半導体装置Ｋｌｌする。
従来、樹脂封止型半導体装置は第１図に示すように構成
されている。すなわち、９−ドフレーム１のダイスステ
ージ２に半導体素子３を固着し、この半導体素子３の端
子からリードフレームｌのリード４にワイヤボンディン
グにより金線Ｓで結線する。その後、樹脂モールド用金
璽６．１をリードフレームｌを介在するように設けるこ
とによ）形成される空１１に樹脂８を注入して樹脂封止
型半導体装置を構成していた。
されている。すなわち、９−ドフレーム１のダイスステ
ージ２に半導体素子３を固着し、この半導体素子３の端
子からリードフレームｌのリード４にワイヤボンディン
グにより金線Ｓで結線する。その後、樹脂モールド用金
璽６．１をリードフレームｌを介在するように設けるこ
とによ）形成される空１１に樹脂８を注入して樹脂封止
型半導体装置を構成していた。
しかしながら、金！ｌｌｔ、 ｖの平面度やリードフレ
ームｌの厚さのばらつきなどにより、金型６．７とリー
ドフレーム１との保合部で、いわゆるフラッシュと云わ
れている薄い樹脂パリ９が樹脂の漏洩により発生してい
た。この樹脂パリ９は半導体装置にとっては不要のもの
であり。
ームｌの厚さのばらつきなどにより、金型６．７とリー
ドフレーム１との保合部で、いわゆるフラッシュと云わ
れている薄い樹脂パリ９が樹脂の漏洩により発生してい
た。この樹脂パリ９は半導体装置にとっては不要のもの
であり。
金属製の外部リードの防蝕を行うために長時間かけてホ
ーニングし九秒、あるいは研磨などして除去してい九。
ーニングし九秒、あるいは研磨などして除去してい九。
この発明は上記事情に鑑みてなされたもので。
その目的とするところは、リードの少なくとも樹脂モー
ルドの外壁形成予定部分近傍に突起状ビードが形成され
たり−ドフレームを用いることにより、樹脂モールド時
にシける樹脂の流れ出しを防止して樹脂パリの発生を減
少させることができる樹脂封止型半導体装置を提供する
ことにある。
ルドの外壁形成予定部分近傍に突起状ビードが形成され
たり−ドフレームを用いることにより、樹脂モールド時
にシける樹脂の流れ出しを防止して樹脂パリの発生を減
少させることができる樹脂封止型半導体装置を提供する
ことにある。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第２図はこの発明に係るリードフレームの構成図゛であ
る。すなわち、外枠２ｒ、ｚ＊をほぼ平行に相対向して
設け、この外枠ｘＢｘｘ間に複数本の連結片２３．２４
を所定の間隔で設ける。この連結片２ｇ、２４間の中央
部に連結片２５で支持されたダイスステージ２６を有し
。
る。すなわち、外枠２ｒ、ｚ＊をほぼ平行に相対向して
設け、この外枠ｘＢｘｘ間に複数本の連結片２３．２４
を所定の間隔で設ける。この連結片２ｇ、２４間の中央
部に連結片２５で支持されたダイスステージ２６を有し
。
このダイスステージ２６近傍に連結片２３．１４から多
数のリード２７．・・・が集合するように設けられて、
リードフレーム２８が構成されて−る。そして、このリ
ードフレーム２８には、少なくとも樹脂モールドする外
壁形成予定部分近傍のリード２１に突起状ビード２９が
設けられている。この突起状ビード２９は、第３図紬１
に示すように９−ド２２の一表面のみで屯よいが。
数のリード２７．・・・が集合するように設けられて、
リードフレーム２８が構成されて−る。そして、このリ
ードフレーム２８には、少なくとも樹脂モールドする外
壁形成予定部分近傍のリード２１に突起状ビード２９が
設けられている。この突起状ビード２９は、第３図紬１
に示すように９−ド２２の一表面のみで屯よいが。
第３図（ｂ） Ｋ示すように表裏両面にそれぞれ対称的
に設けた方が大きな効果が得られる。Ｃの夷起状ビード
２９の高さは、リード２７０表面からたとえば１０μ駕
乃至５０μ冨糧度が適当であ°る。なお、第２図の点線
３０は、半導体素子を被覆する九めの樹脂モールドする
際の外壁形成予定位置を示している。
に設けた方が大きな効果が得られる。Ｃの夷起状ビード
２９の高さは、リード２７０表面からたとえば１０μ駕
乃至５０μ冨糧度が適当であ°る。なお、第２図の点線
３０は、半導体素子を被覆する九めの樹脂モールドする
際の外壁形成予定位置を示している。
第４図は上述したリードフレーム２８を用いた樹脂封止
型半導体装置の構成図である。すなワチ、リードフレー
ム２８のダイスステージ２６に半導体素子３１を固着し
、この半導体素子３１の各端子と各リード２１．・・・
の接続部とをワイヤポンディングにより金線３２で接続
スる。その後、樹脂モールド用金型３Ｂ、３４をリード
フレーム２８をサンドウィッチするように配置して、樹
脂（たとえばエポキシ樹脂、シリコン樹脂など）３５を
金型３３，３４内に流入する。この場合、金型３ Ｂ
、’３４の平面度やリードフレーム２８の平坦度が従前
通りであっても、リード２７に突起状ビード２９が形成
されているため、その間隙を閉塞するような構造となり
、樹脂の流出がほとんどないように形成できる。このよ
うにして金型３３，３４内に樹脂３５を充満させる。そ
して、この樹脂３５が固化した後、金型３３．３４を取
り除き、外枠２１．２２および連結片２Ｂ、：１１４か
らリード２７を切断して分離することにより、樹脂封止
型半導体装置を構成する。
型半導体装置の構成図である。すなワチ、リードフレー
ム２８のダイスステージ２６に半導体素子３１を固着し
、この半導体素子３１の各端子と各リード２１．・・・
の接続部とをワイヤポンディングにより金線３２で接続
スる。その後、樹脂モールド用金型３Ｂ、３４をリード
フレーム２８をサンドウィッチするように配置して、樹
脂（たとえばエポキシ樹脂、シリコン樹脂など）３５を
金型３３，３４内に流入する。この場合、金型３ Ｂ
、’３４の平面度やリードフレーム２８の平坦度が従前
通りであっても、リード２７に突起状ビード２９が形成
されているため、その間隙を閉塞するような構造となり
、樹脂の流出がほとんどないように形成できる。このよ
うにして金型３３，３４内に樹脂３５を充満させる。そ
して、この樹脂３５が固化した後、金型３３．３４を取
り除き、外枠２１．２２および連結片２Ｂ、：１１４か
らリード２７を切断して分離することにより、樹脂封止
型半導体装置を構成する。
以上詳述し念ようにこの発明によれば、リードの少なく
とも樹脂モールドの外壁形成予定部分近傍に突起状ビー
ドが形成されｊ’Ｌ９−ド２レームを用いることにより
、嘴脂毛−ルド時における樹脂の流れ出しを防止して樹
脂パリの発生を少なくｆ！！、もって樹脂パリ除去工程
を不要とするか簡易化するかなど、製造工程に顕著な効
果を得ることが可能となる樹脂封止型半導体装置を提供
できる。
とも樹脂モールドの外壁形成予定部分近傍に突起状ビー
ドが形成されｊ’Ｌ９−ド２レームを用いることにより
、嘴脂毛−ルド時における樹脂の流れ出しを防止して樹
脂パリの発生を少なくｆ！！、もって樹脂パリ除去工程
を不要とするか簡易化するかなど、製造工程に顕著な効
果を得ることが可能となる樹脂封止型半導体装置を提供
できる。
第１図は従来の樹脂封止型半導体装置を説明する丸めの
構造断面図、第２図ないし第４図はこの発明の一実施例
を説明す゛る走めのもので。 第２図はリードフレームの平面図、第３図（Ａ） （ｂ
）はリードＫｔｌ！８起状ビードを形成し九部柊を拡大
して示す断面図、第４図は第２図のリードフレームを用
いた樹脂封止型半導体装置の構造断面図である。 ２６・・・ダイスステージ、２１・・・リート０．２８
・・・リードフレーム、２９・・・突起状ビー）”、３
１・・・半導体素子、３５・・・樹脂。
構造断面図、第２図ないし第４図はこの発明の一実施例
を説明す゛る走めのもので。 第２図はリードフレームの平面図、第３図（Ａ） （ｂ
）はリードＫｔｌ！８起状ビードを形成し九部柊を拡大
して示す断面図、第４図は第２図のリードフレームを用
いた樹脂封止型半導体装置の構造断面図である。 ２６・・・ダイスステージ、２１・・・リート０．２８
・・・リードフレーム、２９・・・突起状ビー）”、３
１・・・半導体素子、３５・・・樹脂。
Claims (1)
- リードの少なくとも樹脂モールドの外１１形成予定部分
近傍に突起状ビードが設けられた９−ドツレームと、こ
のリード２レームに取着され九半導体素子と、この半導
体素子を被覆するように設けられた樹脂とを具備してな
ることを特徴上する樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15335581A JPS5854659A (ja) | 1981-09-28 | 1981-09-28 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15335581A JPS5854659A (ja) | 1981-09-28 | 1981-09-28 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854659A true JPS5854659A (ja) | 1983-03-31 |
Family
ID=15560645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15335581A Pending JPS5854659A (ja) | 1981-09-28 | 1981-09-28 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854659A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123447A (ja) * | 1987-11-07 | 1989-05-16 | Sanken Electric Co Ltd | 樹脂封止型電子部品の製造方法 |
| US4862586A (en) * | 1985-02-28 | 1989-09-05 | Michio Osada | Lead frame for enclosing semiconductor chips with resin |
| US6100598A (en) * | 1997-03-06 | 2000-08-08 | Nippon Steel Semiconductor Corporation | Sealed semiconductor device with positional deviation between upper and lower molds |
| EP1079427A2 (en) | 1999-08-20 | 2001-02-28 | Rohm Co., Ltd. | Encapsulated electronic part and method of fabricating thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120775A (ja) * | 1974-03-08 | 1975-09-22 | ||
| JPS5731843B2 (ja) * | 1974-06-13 | 1982-07-07 |
-
1981
- 1981-09-28 JP JP15335581A patent/JPS5854659A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120775A (ja) * | 1974-03-08 | 1975-09-22 | ||
| JPS5731843B2 (ja) * | 1974-06-13 | 1982-07-07 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4862586A (en) * | 1985-02-28 | 1989-09-05 | Michio Osada | Lead frame for enclosing semiconductor chips with resin |
| JPH01123447A (ja) * | 1987-11-07 | 1989-05-16 | Sanken Electric Co Ltd | 樹脂封止型電子部品の製造方法 |
| US6100598A (en) * | 1997-03-06 | 2000-08-08 | Nippon Steel Semiconductor Corporation | Sealed semiconductor device with positional deviation between upper and lower molds |
| EP1079427A2 (en) | 1999-08-20 | 2001-02-28 | Rohm Co., Ltd. | Encapsulated electronic part and method of fabricating thereof |
| EP1079427A3 (en) * | 1999-08-20 | 2001-06-27 | Rohm Co., Ltd. | Encapsulated electronic part and method of fabricating thereof |
| US6410980B1 (en) | 1999-08-20 | 2002-06-25 | Rohm Co., Ltd. | Electronic part with groove in lead |
| US6599773B2 (en) | 1999-08-20 | 2003-07-29 | Rohm Co., Ltd. | Electronic part and method of fabricating thereof |
| KR100700256B1 (ko) * | 1999-08-20 | 2007-03-26 | 로무 가부시키가이샤 | 전자부품 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894704A (en) | Lead frame having projections for resin molding | |
| US5293065A (en) | Lead frame having an outlet with a larger cross sectional area than the inlet | |
| JPS5854659A (ja) | 樹脂封止型半導体装置 | |
| JPH1022309A (ja) | 半導体素子の樹脂封止金型 | |
| JPH0124612B2 (ja) | ||
| JPS5814557A (ja) | 半導体装置 | |
| JP2838948B2 (ja) | リードフレーム | |
| JPS63265454A (ja) | 半導体装置 | |
| JPS6340351A (ja) | リ−ドフレ−ム | |
| JPS6354222B2 (ja) | ||
| KR0163872B1 (ko) | 본딩 와이어 불량 방지용 블로킹 리드를 갖는 패킹 구조 | |
| KR200177346Y1 (ko) | 반도체 패키지(semiconductor package) | |
| JPH05326799A (ja) | 半導体装置用リードフレーム及びこれを用いた半導体チップの樹脂封止方法 | |
| JP2997182B2 (ja) | 面実装用樹脂封止半導体装置 | |
| JPH0697353A (ja) | 半導体装置及びその製造方法 | |
| JPS6197955A (ja) | リ−ドフレ−ム | |
| KR100983304B1 (ko) | 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법 | |
| JPH029156A (ja) | 半導体装置の製造方法 | |
| JPH01150346A (ja) | 樹脂封止型半導体装置のリードフレーム | |
| JPH02114659A (ja) | 半導体集積回路用リードフレーム | |
| JPS58219756A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH05335442A (ja) | 半導体装置の樹脂モールド方法 | |
| JPS6076130A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JP2001035868A (ja) | 非絶縁型半導体装置の製造方法 | |
| JPS6217383B2 (ja) |