JPH10270566A - レーザ溶断導線を有する固体回路とその固体回路の製造方法 - Google Patents
レーザ溶断導線を有する固体回路とその固体回路の製造方法Info
- Publication number
- JPH10270566A JPH10270566A JP10083172A JP8317298A JPH10270566A JP H10270566 A JPH10270566 A JP H10270566A JP 10083172 A JP10083172 A JP 10083172A JP 8317298 A JP8317298 A JP 8317298A JP H10270566 A JPH10270566 A JP H10270566A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductor
- layer
- etching
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 82
- 239000007787 solid Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 28
- 230000000873 masking effect Effects 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 238000003698 laser cutting Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 27
- 239000010410 layer Substances 0.000 description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007664 blowing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 レーザ溶断の際飛沫が上下導体を短絡させる
ことのない固体回路の製造方法 を提供する。 【解決手段】 （Ａ）前記基板１０，１１上に、輻射エ
ネルギーの使用によって非導電状態となる導線12を形成
するステップと、（Ｂ）前記導線12を絶縁層13で覆うス
テップと、（Ｃ）前記絶縁層13上に、導線14を形成する
ステップと、（Ｄ）前記上層の導線14が前記下層の導線
12と交叉するクロスオーバ位置25にのみエッチング防止
マスキング層24を形成するステップと、（Ｅ）前記エッ
チング防止マスキング層24をマスクとして用いて、露出
した前記絶縁層13を薄くするために、前記絶縁層13をエ
ッチングするステップとからなることを特徴とする。
ことのない固体回路の製造方法 を提供する。 【解決手段】 （Ａ）前記基板１０，１１上に、輻射エ
ネルギーの使用によって非導電状態となる導線12を形成
するステップと、（Ｂ）前記導線12を絶縁層13で覆うス
テップと、（Ｃ）前記絶縁層13上に、導線14を形成する
ステップと、（Ｄ）前記上層の導線14が前記下層の導線
12と交叉するクロスオーバ位置25にのみエッチング防止
マスキング層24を形成するステップと、（Ｅ）前記エッ
チング防止マスキング層24をマスクとして用いて、露出
した前記絶縁層13を薄くするために、前記絶縁層13をエ
ッチングするステップとからなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は輻射エネルギーの利
用によって導線を溶断する技術に関する。
用によって導線を溶断する技術に関する。
【０００２】
【従来の技術】可溶導線は、例えば集積回路（ＩＣ）の
ような固体デバイスの製造において一般的に用いられ
る。可溶導線の一種は通常導電性を有し、その導線に照
射される１以上のレーザパルスのエネルギーによって非
導電状態、すなわち溶断される。レーザエネルギーは導
線材料を溶融及び／または蒸発させ、その導線を導電パ
スから除去する。導電材料は例えばアルミニウムのよう
な金属でもよいし、ドープドポリシリコンあるいは金属
シリサイドでもよい。導線は、典型的には二酸化シリコ
ンやガラスである絶縁層の上に形成される導線層をパタ
ーニングすることによって形成される。さらに各レベル
で導線を有する多重導電相互接続レベルを利用すること
も知られている。例えば、ある従来のプロセスでは、ド
ープドポリシリコンの第１の導電層は、シリコン基板を
覆う二酸化シリコン層上に堆積される。（導電率を大き
くするため、金属をポリシリコンの表面と反応させ、い
わゆる“ポリサイド”構造で、シリサイド表面層を生成
してもよい。）次に、このポリシリコン層はパターン化
され、第１の相互接続レベルを形成する。このレベルは
導線として使うための種々の位置でのパターン部分を含
む。そしてガラス層を堆積し、更にアルミニウムの第２
導電層を堆積してパターン化することで、第２の相互接
続レベルを形成する。アルミニウムパターンの部分も導
線として用いる。続いて、レーザを用いて、一方あるい
は両方の導線レベルにおける所望の導線を溶断する。
ような固体デバイスの製造において一般的に用いられ
る。可溶導線の一種は通常導電性を有し、その導線に照
射される１以上のレーザパルスのエネルギーによって非
導電状態、すなわち溶断される。レーザエネルギーは導
線材料を溶融及び／または蒸発させ、その導線を導電パ
スから除去する。導電材料は例えばアルミニウムのよう
な金属でもよいし、ドープドポリシリコンあるいは金属
シリサイドでもよい。導線は、典型的には二酸化シリコ
ンやガラスである絶縁層の上に形成される導線層をパタ
ーニングすることによって形成される。さらに各レベル
で導線を有する多重導電相互接続レベルを利用すること
も知られている。例えば、ある従来のプロセスでは、ド
ープドポリシリコンの第１の導電層は、シリコン基板を
覆う二酸化シリコン層上に堆積される。（導電率を大き
くするため、金属をポリシリコンの表面と反応させ、い
わゆる“ポリサイド”構造で、シリサイド表面層を生成
してもよい。）次に、このポリシリコン層はパターン化
され、第１の相互接続レベルを形成する。このレベルは
導線として使うための種々の位置でのパターン部分を含
む。そしてガラス層を堆積し、更にアルミニウムの第２
導電層を堆積してパターン化することで、第２の相互接
続レベルを形成する。アルミニウムパターンの部分も導
線として用いる。続いて、レーザを用いて、一方あるい
は両方の導線レベルにおける所望の導線を溶断する。
【０００３】溶断導線の周知の応用例は集積回路メモリ
アレーのための多数の行及び列のプログラミングであ
る；例えば本発明と関連する米国特許第4,228,528 号を
参照のこと。別の応用例としては、初期的に相互接続さ
れる多数の同一ロジックゲートを有するロジックチップ
のプログラミングがある。所望部分のリングを溶断し、
回路構成から最終的に“短絡”部分を除去することによ
って、多数の様々なロジック回路を比較的速いターンア
ラウンドタイムで実現できる。別の応用例として、ウェ
ーハスケール集積回路のプログラミングの様な別の使用
も可能である。そこでは導線が溶断され、所望のパター
ンの回路能動素子を構成するか、あるいは不良な回路を
正常なものに取り替える。
アレーのための多数の行及び列のプログラミングであ
る；例えば本発明と関連する米国特許第4,228,528 号を
参照のこと。別の応用例としては、初期的に相互接続さ
れる多数の同一ロジックゲートを有するロジックチップ
のプログラミングがある。所望部分のリングを溶断し、
回路構成から最終的に“短絡”部分を除去することによ
って、多数の様々なロジック回路を比較的速いターンア
ラウンドタイムで実現できる。別の応用例として、ウェ
ーハスケール集積回路のプログラミングの様な別の使用
も可能である。そこでは導線が溶断され、所望のパター
ンの回路能動素子を構成するか、あるいは不良な回路を
正常なものに取り替える。
【０００４】
【発明が解決しようとする課題】溶断導線の信頼性は良
い集積回路の全歩留まりに影響を与える。導線溶断の信
頼性は、ＩＣ上の溶断されるべき導線の数が大きいとき
に特に重要である。従って、溶断導線を容易化し、信頼
性を向上させる方法が望まれている。
い集積回路の全歩留まりに影響を与える。導線溶断の信
頼性は、ＩＣ上の溶断されるべき導線の数が大きいとき
に特に重要である。従って、溶断導線を容易化し、信頼
性を向上させる方法が望まれている。
【０００５】
【課題を解決するための手段】本発明は、輻射エネルギ
ー、典型的にはレーザエネルギーを照射することによっ
てより確実な溶断を行い、導電回路導線を得る技術に関
する。絶縁層は、所望の相互接続レベルの導線上が薄く
なるように形成される。典型的な実施例では、より上層
の相互接続レベルの導線は絶縁ペデスタル上に配置され
る。薄い絶縁層領域は典型的にはエッチングマスクによ
って保護されていない部分の絶縁層をエッチングするこ
とによって得られる。
ー、典型的にはレーザエネルギーを照射することによっ
てより確実な溶断を行い、導電回路導線を得る技術に関
する。絶縁層は、所望の相互接続レベルの導線上が薄く
なるように形成される。典型的な実施例では、より上層
の相互接続レベルの導線は絶縁ペデスタル上に配置され
る。薄い絶縁層領域は典型的にはエッチングマスクによ
って保護されていない部分の絶縁層をエッチングするこ
とによって得られる。
【０００６】
【発明の実施の形態】本発明は改良された可溶導線及び
それらの形成技術に関する。１つの実施例では、“ペデ
スタル”（pedestal) と呼ばれる絶縁層の凸部分に導線
を配置する。ペデスタルを形成する技術例も他の可能な
技術と共に後述される。
それらの形成技術に関する。１つの実施例では、“ペデ
スタル”（pedestal) と呼ばれる絶縁層の凸部分に導線
を配置する。ペデスタルを形成する技術例も他の可能な
技術と共に後述される。
【０００７】第１図において、２レベル相互接続方式の
本発明の実施例が示されている。しかし、任意の数の導
線レベルで本発明は適用可能である。基板10は、電界効
果トランジスタ、バイポーラトランジスタ、光デバイス
などの能動素子（図示せず）の形成に利用できる。典型
的場合では、ｎチャンネル及びｐチャンネル絶縁ゲート
電界効果トランジスタを形成するためのＣＭＯＳプロセ
スで用いられるように、基板はシリコンである。しか
し、非半導体基板の使用と同様に、III−Ｖ族半導体を
含む別のタイプの半導体基板も使用可能である。
本発明の実施例が示されている。しかし、任意の数の導
線レベルで本発明は適用可能である。基板10は、電界効
果トランジスタ、バイポーラトランジスタ、光デバイス
などの能動素子（図示せず）の形成に利用できる。典型
的場合では、ｎチャンネル及びｐチャンネル絶縁ゲート
電界効果トランジスタを形成するためのＣＭＯＳプロセ
スで用いられるように、基板はシリコンである。しか
し、非半導体基板の使用と同様に、III−Ｖ族半導体を
含む別のタイプの半導体基板も使用可能である。
【０００８】公知の原理に従って２導線レベル相互接続
を形成する典型的なプロセスシーケンスは次のものであ
る：まず、二酸化シリコンに代表される絶縁層11を基板
10上に形成する。この絶縁層11は様々な技術によって基
板上に堆積あるいは成長させることができる。第１の導
線レベルは絶縁層上に堆積され、リソグラフィ技術によ
ってパターン化されて導線12が形成される。典型的な場
合では、第１の導線レベルは金属シリサイドであり、い
くつかの公知技術によって形成できる。次に、導線12を
カバーするように中間絶縁層13が堆積される。絶縁層13
は典型的には燐ドープガラス、例えば硼燐珪酸ガラス
（ＢＰＳＧ）である。次に、第２導線レベルが堆積さ
れ、リソグラフィ技術によってパターン化されて、導線
14を形成する。導線14の典型例はアルミニウムである。
を形成する典型的なプロセスシーケンスは次のものであ
る：まず、二酸化シリコンに代表される絶縁層11を基板
10上に形成する。この絶縁層11は様々な技術によって基
板上に堆積あるいは成長させることができる。第１の導
線レベルは絶縁層上に堆積され、リソグラフィ技術によ
ってパターン化されて導線12が形成される。典型的な場
合では、第１の導線レベルは金属シリサイドであり、い
くつかの公知技術によって形成できる。次に、導線12を
カバーするように中間絶縁層13が堆積される。絶縁層13
は典型的には燐ドープガラス、例えば硼燐珪酸ガラス
（ＢＰＳＧ）である。次に、第２導線レベルが堆積さ
れ、リソグラフィ技術によってパターン化されて、導線
14を形成する。導線14の典型例はアルミニウムである。
【０００９】本発明の一実施例では、導線14あるいはエ
ッチングマスク15によって保護されていない絶縁層13の
表面部分を除去するためにエッチバックスステップが用
いられている。絶縁層の初期表面17はエッチングによっ
て表面16が露出するまで除去される。これによって、導
線14は導線14に隣接する絶縁層13の表面16より高いペデ
スタル18の上に位置することとなる。本発明を効果的に
するためには、このペデスタル18の高さは少なくとも25
0 オングストローム（25ナノメータ）であり、一般的な
構造においては少なくとも1000オングストローム（100
ナノメータ）である。しかし、絶縁層13の適当な厚さを
保つために、典型的には絶縁層の初期の厚さの少なくと
も50パーセントが導線導線に隣接する領域に保持され
る。従ってペデスタルの高さは典型的には絶縁層13のエ
ッチングされた部分の残っている厚さより薄い。典型的
な場合では、エッチングする前の絶縁層13の厚さが約60
00から8000オングストローム（600 から800 ナノメー
タ）であるとき、ペデスタルの高さは約2000オングスト
ローム（200 ナノメータ）である。ＢＰＳＧをエッチン
グするための公知の適当なエッチング液は、たとえばシ
リコンヘキサフルオライド（silicon hexafluoride) 及
び酸素からなるプラズマである。典型的な場合では、導
線12を覆うガラス層の厚さはエッチングによって薄くさ
れていることにも注意されたい。
ッチングマスク15によって保護されていない絶縁層13の
表面部分を除去するためにエッチバックスステップが用
いられている。絶縁層の初期表面17はエッチングによっ
て表面16が露出するまで除去される。これによって、導
線14は導線14に隣接する絶縁層13の表面16より高いペデ
スタル18の上に位置することとなる。本発明を効果的に
するためには、このペデスタル18の高さは少なくとも25
0 オングストローム（25ナノメータ）であり、一般的な
構造においては少なくとも1000オングストローム（100
ナノメータ）である。しかし、絶縁層13の適当な厚さを
保つために、典型的には絶縁層の初期の厚さの少なくと
も50パーセントが導線導線に隣接する領域に保持され
る。従ってペデスタルの高さは典型的には絶縁層13のエ
ッチングされた部分の残っている厚さより薄い。典型的
な場合では、エッチングする前の絶縁層13の厚さが約60
00から8000オングストローム（600 から800 ナノメー
タ）であるとき、ペデスタルの高さは約2000オングスト
ローム（200 ナノメータ）である。ＢＰＳＧをエッチン
グするための公知の適当なエッチング液は、たとえばシ
リコンヘキサフルオライド（silicon hexafluoride) 及
び酸素からなるプラズマである。典型的な場合では、導
線12を覆うガラス層の厚さはエッチングによって薄くさ
れていることにも注意されたい。
【００１０】第２図は、２レベル相互接続技術を説明す
るための平面図である。
るための平面図である。
【００１１】第１レベル（シリサイド）導線20は縦に延
び、また第２レベル（金属）導線21は横に延びている。
相互接続手段は第１レベル導線の斜め部分22及び２つの
レベルを接続するコンタクトウインド23によって形成さ
れる。この図では各導線に対する導線目標（すなわち、
レーザビームが照射される位置）は“＋”マークで示さ
れている。ここで例示したレイアウトは、アレー全体の
ロジック素子を相互接続し、その導線を溶断することに
よって相互接続を選択的に切断することで、広範囲の様
々なロジック回路を構成することを見越して形成されて
いる。しかし、公知の様々なメモリアレー冗長方式を含
む他の導線利用方法も種々考えられる。図示されている
マスキング層24は典型的にはシリコン窒化物であり、こ
のマスキング層によって、レーザー導線溶断動作の際の
破片によって生ずる下層相互接続レベルと上層レベルと
が交叉部分25での電気的短絡が防止される。この層がな
ければ、導線22が溶断された後も、第１レベル導線20と
第２レベル導線21との間に不要な接続状態が生ずる可能
性がある。またマスキング層24はエッチングプロセスか
らコンタクトウインド23を保護する。このエッチングプ
ロセスはウインドの導電材料を不要に除去し、所定の接
続を破壊する可能性がある。このマスキング層が存在す
ることで、続くエッチバックステップにおいても、マス
キング層24下の金属導線21部分の下でのペデスタルの形
成が防止される。しかし、導線21の導線部分はマスキン
グ層の外にあるため、ペデスタルはその所望の位置を形
成しうる。
び、また第２レベル（金属）導線21は横に延びている。
相互接続手段は第１レベル導線の斜め部分22及び２つの
レベルを接続するコンタクトウインド23によって形成さ
れる。この図では各導線に対する導線目標（すなわち、
レーザビームが照射される位置）は“＋”マークで示さ
れている。ここで例示したレイアウトは、アレー全体の
ロジック素子を相互接続し、その導線を溶断することに
よって相互接続を選択的に切断することで、広範囲の様
々なロジック回路を構成することを見越して形成されて
いる。しかし、公知の様々なメモリアレー冗長方式を含
む他の導線利用方法も種々考えられる。図示されている
マスキング層24は典型的にはシリコン窒化物であり、こ
のマスキング層によって、レーザー導線溶断動作の際の
破片によって生ずる下層相互接続レベルと上層レベルと
が交叉部分25での電気的短絡が防止される。この層がな
ければ、導線22が溶断された後も、第１レベル導線20と
第２レベル導線21との間に不要な接続状態が生ずる可能
性がある。またマスキング層24はエッチングプロセスか
らコンタクトウインド23を保護する。このエッチングプ
ロセスはウインドの導電材料を不要に除去し、所定の接
続を破壊する可能性がある。このマスキング層が存在す
ることで、続くエッチバックステップにおいても、マス
キング層24下の金属導線21部分の下でのペデスタルの形
成が防止される。しかし、導線21の導線部分はマスキン
グ層の外にあるため、ペデスタルはその所望の位置を形
成しうる。
【００１２】ペデスタルは、その上に位置する導線の溶
断を容易にするために利用される。特に、ペデスタル上
にある導線（すなわち、本実施例の上層相互接続レベル
の導線）を溶断するのに必要な最小レーザエネルギーを
減少することが分かり、これによってレーザ導線溶断動
作によって大きな処理ウインドが得られる。例えば、ペ
デスタルのない従来の導線構造では、アルミニウム導線
を確実に溶断するのに1.25から1.45マイクロジュールの
レーザエネルギーが最少限必要である。これは、波長が
1064ナノメータ、１／ｅ2スポット径が５マイクロメー
タのネオジミウムＹＡＧレーザの場合である。これに対
して、第１図に示す本発明のペデスタルを用いる場合
は、アルミニウム導線14を確実に溶断するのに最少限必
要なレーザエネルギーは約1.2 マイクロジュールであ
る。どの場合もアルミニウム導線を溶断する許容最大レ
ーザエネルギーは1.45マイクロジュールで、これ以上に
なると下の絶縁層及び／または基板にダメージが現れ
る。従って、処理ウインドは約20パーセント増大し、下
の層へのダメージを避けながら、導線溶断の信頼性を増
加させることができる。このような最小レーザエネルギ
ーの減少は、導線がペデスタル上に配置され、横方向が
押さえられることに起因すると思われる。これはペデス
タルを横に囲む周囲環境（典型的には空気）が典型的な
絶縁材料（例えば、シリカガラス、酸化物、窒化物な
ど）より低い熱伝導率を有するからである。従って、一
定の厚さと幅を有する導線を溶断及び／または蒸発させ
るに十分な温度まで上げるのにレーザはそれ程大きなエ
ネルギーを必要としない。さらに、ペデスタル上に置く
と、導線の溶断された部分を囲む領域は比較的クリーン
に維持される。従って、導線溶断動作中において、ペデ
スタルの存在により、導線の溶けた金属の表面張力が溶
けた部分を溶けていない部分へ（すなわち、導線目標か
ら離れた部分へ）押し戻すように作用すると考えられ
る。しかし、上述のエネルギーの低減及び導線材料のク
リーンさの改善には、他の解釈も可能である。
断を容易にするために利用される。特に、ペデスタル上
にある導線（すなわち、本実施例の上層相互接続レベル
の導線）を溶断するのに必要な最小レーザエネルギーを
減少することが分かり、これによってレーザ導線溶断動
作によって大きな処理ウインドが得られる。例えば、ペ
デスタルのない従来の導線構造では、アルミニウム導線
を確実に溶断するのに1.25から1.45マイクロジュールの
レーザエネルギーが最少限必要である。これは、波長が
1064ナノメータ、１／ｅ2スポット径が５マイクロメー
タのネオジミウムＹＡＧレーザの場合である。これに対
して、第１図に示す本発明のペデスタルを用いる場合
は、アルミニウム導線14を確実に溶断するのに最少限必
要なレーザエネルギーは約1.2 マイクロジュールであ
る。どの場合もアルミニウム導線を溶断する許容最大レ
ーザエネルギーは1.45マイクロジュールで、これ以上に
なると下の絶縁層及び／または基板にダメージが現れ
る。従って、処理ウインドは約20パーセント増大し、下
の層へのダメージを避けながら、導線溶断の信頼性を増
加させることができる。このような最小レーザエネルギ
ーの減少は、導線がペデスタル上に配置され、横方向が
押さえられることに起因すると思われる。これはペデス
タルを横に囲む周囲環境（典型的には空気）が典型的な
絶縁材料（例えば、シリカガラス、酸化物、窒化物な
ど）より低い熱伝導率を有するからである。従って、一
定の厚さと幅を有する導線を溶断及び／または蒸発させ
るに十分な温度まで上げるのにレーザはそれ程大きなエ
ネルギーを必要としない。さらに、ペデスタル上に置く
と、導線の溶断された部分を囲む領域は比較的クリーン
に維持される。従って、導線溶断動作中において、ペデ
スタルの存在により、導線の溶けた金属の表面張力が溶
けた部分を溶けていない部分へ（すなわち、導線目標か
ら離れた部分へ）押し戻すように作用すると考えられ
る。しかし、上述のエネルギーの低減及び導線材料のク
リーンさの改善には、他の解釈も可能である。
【００１３】ペデスタル上の導線を溶断する能力を向上
させることに加えて、ペデスタルを形成するのに使われ
るエッチングステップは下層の導線レベル（12）での導
線の溶断を促進することがわかった。特にエッチングス
テップ後の厚さ6000オングストローム（600 ナノメー
タ）の絶縁ガラス層を有するシリサイド導線は、8000オ
ングストローム（800 ナノメータ）のガラス層を有する
同様な導線より綺麗に溶断できる。この溶断品質の改善
は次の事実に大きく依存すると思われる；つまり絶縁層
13の厚さが薄くなることで、シリサイド導線が溶断され
るときより簡単に絶縁層を破断でき、従って少し低いエ
ネルギーレベルで蒸発させうる。さらに、薄い層では絶
縁層によるレーザエネルギーの吸収も低減し、より多く
のエネルギーが導線に到達しうる。この改善は、大部分
の下層導線レベル上に比較的厚いガラス層（例えば8000
オングストローム）が未だ残っているときも得られる。
上層と下層導線レベルとの間のキャパシタンスは最小に
することことが望ましいために、これによってガラス層
の厚さの最小値が決定されるが、その厚さはマスキング
層24によってエッチングから保護される交叉部分25で十
分なものであることが必要である。さらに、下層導線レ
ベルの大部分を覆う厚いガラス層は、高温ガラスフロー
により、所定の表面平坦度が与えられ、下層領域の保護
が改善される。絶縁層13のエッチングされた部分の下の
導線溶断は、絶縁層の上の導線導線にペデスタルが形成
されているかどうかに依存せずに改善される。しかし、
上層の相互接続レベルでの導線溶断と下層の相互接続レ
ベルでの導線溶断の両方を改善するために、本発明を用
いることができる。この場合、マスキング層24は上層相
互接続レベルの全部をカバーすることができ、下層との
導線にのみ開口部を開ける。いわゆる“ＳｉＮキャッ
プ”を形成するための、公知の工程にしたがって、上述
した開口部を有するマスキング層24は、窒化シリコン
（あるいは二酸化シリコン）から形成される。もし必要
であれば、これは導線溶断に先だって、集積回路がパッ
ケージされていることが望ましい。多くの場合、導線溶
断動作の後に導電性砕片を除去するクリーンアップエッ
チングを更に使用する必要はないが、必要があれば使用
することもでき、この場合、マスキング層は集積回路の
大部分をクリーンアップエッチング液から保護する働き
をする。またマスキング層24としては、所定の部分をエ
ッチングするための開口部を有するリソグラフィクレジ
スト材料を代わりに用いることができ、このレジストは
キャップ層の堆積及びパッケージング工程の前に除去さ
れる。
させることに加えて、ペデスタルを形成するのに使われ
るエッチングステップは下層の導線レベル（12）での導
線の溶断を促進することがわかった。特にエッチングス
テップ後の厚さ6000オングストローム（600 ナノメー
タ）の絶縁ガラス層を有するシリサイド導線は、8000オ
ングストローム（800 ナノメータ）のガラス層を有する
同様な導線より綺麗に溶断できる。この溶断品質の改善
は次の事実に大きく依存すると思われる；つまり絶縁層
13の厚さが薄くなることで、シリサイド導線が溶断され
るときより簡単に絶縁層を破断でき、従って少し低いエ
ネルギーレベルで蒸発させうる。さらに、薄い層では絶
縁層によるレーザエネルギーの吸収も低減し、より多く
のエネルギーが導線に到達しうる。この改善は、大部分
の下層導線レベル上に比較的厚いガラス層（例えば8000
オングストローム）が未だ残っているときも得られる。
上層と下層導線レベルとの間のキャパシタンスは最小に
することことが望ましいために、これによってガラス層
の厚さの最小値が決定されるが、その厚さはマスキング
層24によってエッチングから保護される交叉部分25で十
分なものであることが必要である。さらに、下層導線レ
ベルの大部分を覆う厚いガラス層は、高温ガラスフロー
により、所定の表面平坦度が与えられ、下層領域の保護
が改善される。絶縁層13のエッチングされた部分の下の
導線溶断は、絶縁層の上の導線導線にペデスタルが形成
されているかどうかに依存せずに改善される。しかし、
上層の相互接続レベルでの導線溶断と下層の相互接続レ
ベルでの導線溶断の両方を改善するために、本発明を用
いることができる。この場合、マスキング層24は上層相
互接続レベルの全部をカバーすることができ、下層との
導線にのみ開口部を開ける。いわゆる“ＳｉＮキャッ
プ”を形成するための、公知の工程にしたがって、上述
した開口部を有するマスキング層24は、窒化シリコン
（あるいは二酸化シリコン）から形成される。もし必要
であれば、これは導線溶断に先だって、集積回路がパッ
ケージされていることが望ましい。多くの場合、導線溶
断動作の後に導電性砕片を除去するクリーンアップエッ
チングを更に使用する必要はないが、必要があれば使用
することもでき、この場合、マスキング層は集積回路の
大部分をクリーンアップエッチング液から保護する働き
をする。またマスキング層24としては、所定の部分をエ
ッチングするための開口部を有するリソグラフィクレジ
スト材料を代わりに用いることができ、このレジストは
キャップ層の堆積及びパッケージング工程の前に除去さ
れる。
【００１４】他の導線導線タイプ、例えばガリウム砒素
（ＧａＡｓ）集積回路で用いられる金導線はペデスタル
上に置かれることにより改善できることが明らかであ
る。幾つかの集積回路をしばしば“チップキャリア”と
呼ばれる共通の基板上にマウントし、この“チップキャ
リア”はシリコンあるいは各種のセラミック材料から形
成できることも知られている。したがって、集積回路間
の相互接続も本発明の技術によって形成される導線によ
り行われる。様々な基板材料上に形成される他の固体素
子タイプ、例えば光電素子、磁気素子及び超伝導素子と
一緒に用いられる回路素子も本発明の技術によって形成
される導線により改善される。さらに、ペデスタルを形
成するための１つの便利な技術が示されたが、別の技術
も可能である。例えば、２つの異なる材料からなる２層
絶縁は選択エッチングができ、従ってエッチストップを
用いてペデスタルの高さを決定することができる。次
に、ペデスタルは第２絶縁材料上の第１絶縁材料で形成
される。所望の導線溶断プロセスウインドを得るのに必
要されるように、ペデスタルは１つ以上の導線レベルに
も用いることができる。さらに、レーザは現在では望ま
しい導線溶断エネルギー源であるが、別の輻射エネルギ
ー源も可能である。例えば非コヒーレント電磁放射、電
子ビーム、あるいはイオンビーム放射も導線材料及び応
用によって導線を溶断するのに用いることができる。
（ＧａＡｓ）集積回路で用いられる金導線はペデスタル
上に置かれることにより改善できることが明らかであ
る。幾つかの集積回路をしばしば“チップキャリア”と
呼ばれる共通の基板上にマウントし、この“チップキャ
リア”はシリコンあるいは各種のセラミック材料から形
成できることも知られている。したがって、集積回路間
の相互接続も本発明の技術によって形成される導線によ
り行われる。様々な基板材料上に形成される他の固体素
子タイプ、例えば光電素子、磁気素子及び超伝導素子と
一緒に用いられる回路素子も本発明の技術によって形成
される導線により改善される。さらに、ペデスタルを形
成するための１つの便利な技術が示されたが、別の技術
も可能である。例えば、２つの異なる材料からなる２層
絶縁は選択エッチングができ、従ってエッチストップを
用いてペデスタルの高さを決定することができる。次
に、ペデスタルは第２絶縁材料上の第１絶縁材料で形成
される。所望の導線溶断プロセスウインドを得るのに必
要されるように、ペデスタルは１つ以上の導線レベルに
も用いることができる。さらに、レーザは現在では望ま
しい導線溶断エネルギー源であるが、別の輻射エネルギ
ー源も可能である。例えば非コヒーレント電磁放射、電
子ビーム、あるいはイオンビーム放射も導線材料及び応
用によって導線を溶断するのに用いることができる。
【図１】 ２導線レベルレイアウト断面図。
【図２】 典型的な２導線レベルレイアウトの平面図。
10…基板 11,13 …絶縁層 12,14 …導線 15…エッチングマスク 16…表面 17…絶縁層の初期表面 18…ペデスタル 20…第１レベル導線 21…第２レベル導線 22…第１レベル導線の斜線部分 23…コンタクトウインド 24…マスキング層 25…交叉部分
Claims (11)
- 【請求項１】 輻射エネルギーの使用によって非導電状
態となる導線（12）を含む下層を有し、前記下層は絶縁
層（13）によって覆われ、更にこの絶縁層の一部は上層
の導線（14) によって覆われ、前記導線（14)はクロス
オーバ位置（25）で前記下層の導線（12）と交叉してお
り、前記クロスオーバ位置（25）上にのみエッチング防
止マスキング層（24）が形成され、前記下層の前記導線
（12）の上の前記絶縁層の厚さが前記エッチング防止マ
スキング層と前記上層の導線（14)の下の前記絶縁層の
厚さより薄いことを特徴とするレーザ溶断導線を有する
固体回路。 - 【請求項２】 前記下層の導線（12）の上の絶縁層の厚
さは、前記マスキング層の下の絶縁層の厚さより少なく
とも25ナノメートル薄いことを特徴とする請求項１に記
載の固体回路。 - 【請求項３】 前記導線（12,14）は,金属であることを
特徴とする請求項１に記載の固体回路。 - 【請求項４】 前記導線（12,14）は、アルミニウム、
金、金属シリサイド、チタンシリサイド、ドープドポリ
シリコンからなるグループから選択された材料製である
ことを特徴とする請求項３に記載の固体回路。 - 【請求項５】 前記絶縁層（13）は、燐を含むガラスで
あることを特徴とする請求項１に記載の固体回路。 - 【請求項６】 （Ａ）前記基板（１０，１１）上に、輻
射エネルギーの使用によって非導電状態となる下層の導
線（12）を形成するステップと、 （Ｂ）前記導線（12）を絶縁層（13）で覆うステップ
と、 （Ｃ）前記絶縁層（13）上に、上層の導線（14）を形成
するステップと、 （Ｄ）前記上層の導線（14）が前記下層の導線（12）と
交叉するクロスオーバ位置（25）を含む領域にエッチン
グ防止マスキング層（24）を形成するステップと、 （Ｅ）前記エッチング防止マスキング層（24）をマスク
として用いて、露出した前記絶縁層（13）を薄くするた
めに、前記絶縁層（13）をエッチングするステップと （Ｆ）前記ステップで形成されたエッチング防止マスキ
ング層（24）を残した状態で、前記薄くなった絶縁層
（13）下の導線（12）に輻射エネルギーを当てて非導電
状態とするステップとからなることを特徴とするレーザ
溶断導線を有する固体回路の製造方法。 - 【請求項７】 前記（Ｅ）ステップで、前記エッチング
防止マスキング層（24）と前記上層の導線（14）の両方
ををマスクとして用いて、前記絶縁層（13）をエッチン
グすることを特徴とする請求項６に記載の方法。 - 【請求項８】 前記（Ｅ）ステップで、前記絶縁層（1
3）は少なくとも25ｎｍ薄くなることを特徴とする請求
項６に記載の方法。 - 【請求項９】 前記（Ｅ）ステップで、前記上層の導線
（14）近傍の絶縁層（13）が少なくとも25ｎｍ薄くなる
ことを特徴とする請求項６に記載の方法。 - 【請求項１０】（Ｇ）前記絶縁層（13）上の導線（14）
に輻射エネルギーを当てて非導電状態とするステップを
更に有することを特徴とする請求項６または７に記載の
方法。 - 【請求項１１】 （Ａ）前記基板（１０，１１）上に、
輻射エネルギーの使用によって非導電状態となる下層の
導線（12）を形成するステップと、 （Ｂ）前記導線（12）を絶縁層（13）で覆うステップ
と、 （Ｃ）前記絶縁層（13）上に、上層の導線（14）を形成
するステップと、 （Ｄ）前記上層の導線（14）が前記下層の導線（12）と
交叉するクロスオーバ位置（25）を含む領域にエッチン
グ防止マスキング層（24）を形成するステップと、 （Ｅ）前記エッチング防止マスキング層（24）と前記絶
縁層（13）上の導線（14）をマスクとして用いて、前記
絶縁層（13）をエッチングするステップと （Ｆ）前記絶縁層（13）上の導線（14）に輻射エネルギ
ーを当てて非導電状態とするステップとからなることを
特徴とするレーザ溶断導線を有する固体回路の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US084531 | 1987-08-12 | ||
| US07/084,531 US4853758A (en) | 1987-08-12 | 1987-08-12 | Laser-blown links |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63200323A Division JPH0646648B2 (ja) | 1987-08-12 | 1988-08-12 | レーザ溶断リンクを有する固体回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270566A true JPH10270566A (ja) | 1998-10-09 |
Family
ID=22185539
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63200323A Expired - Lifetime JPH0646648B2 (ja) | 1987-08-12 | 1988-08-12 | レーザ溶断リンクを有する固体回路 |
| JP10083172A Pending JPH10270566A (ja) | 1987-08-12 | 1998-03-30 | レーザ溶断導線を有する固体回路とその固体回路の製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63200323A Expired - Lifetime JPH0646648B2 (ja) | 1987-08-12 | 1988-08-12 | レーザ溶断リンクを有する固体回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4853758A (ja) |
| EP (1) | EP0303396A1 (ja) |
| JP (2) | JPH0646648B2 (ja) |
| KR (1) | KR890004420A (ja) |
| SG (1) | SG44449A1 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679967A (en) * | 1985-01-20 | 1997-10-21 | Chip Express (Israel) Ltd. | Customizable three metal layer gate array devices |
| IL86162A (en) * | 1988-04-25 | 1991-11-21 | Zvi Orbach | Customizable semiconductor devices |
| US5545904A (en) * | 1986-01-17 | 1996-08-13 | Quick Technologies Ltd. | Personalizable gate array devices |
| EP0339534A3 (en) * | 1988-04-25 | 1990-11-07 | Quick Technologies Ltd. | Customizable semiconductor devices |
| US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
| US5025300A (en) * | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Integrated circuits having improved fusible links |
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| US5021362A (en) * | 1989-12-29 | 1991-06-04 | At&T Bell Laboratories | Laser link blowing in integrateed circuit fabrication |
| US5241212A (en) * | 1990-05-01 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit portion and a manufacturing method of the same |
| JP2579235B2 (ja) * | 1990-05-01 | 1997-02-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5960263A (en) * | 1991-04-26 | 1999-09-28 | Texas Instruments Incorporated | Laser programming of CMOS semiconductor devices using make-link structure |
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| KR0151383B1 (ko) * | 1994-06-16 | 1998-10-01 | 문정환 | 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법 |
| US5685995A (en) * | 1994-11-22 | 1997-11-11 | Electro Scientific Industries, Inc. | Method for laser functional trimming of films and devices |
| US5650355A (en) * | 1995-03-30 | 1997-07-22 | Texas Instruments Incorporated | Process of making and process of trimming a fuse in a top level metal and in a step |
| US5521116A (en) * | 1995-04-24 | 1996-05-28 | Texas Instruments Incorporated | Sidewall formation process for a top lead fuse |
| US5589706A (en) * | 1995-05-31 | 1996-12-31 | International Business Machines Corp. | Fuse link structures through the addition of dummy structures |
| US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
| US5729042A (en) * | 1995-08-14 | 1998-03-17 | Vanguard International Semiconductor Corporation | Raised fuse structure for laser repair |
| US6004834A (en) * | 1995-11-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a fuse |
| JP3402029B2 (ja) * | 1995-11-30 | 2003-04-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH09213804A (ja) * | 1996-01-29 | 1997-08-15 | Mitsubishi Electric Corp | ヒューズ層を有する半導体装置 |
| US5998759A (en) * | 1996-12-24 | 1999-12-07 | General Scanning, Inc. | Laser processing |
| US6025256A (en) * | 1997-01-06 | 2000-02-15 | Electro Scientific Industries, Inc. | Laser based method and system for integrated circuit repair or reconfiguration |
| US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
| JPH118305A (ja) * | 1997-06-13 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11345880A (ja) | 1998-06-01 | 1999-12-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6057180A (en) * | 1998-06-05 | 2000-05-02 | Electro Scientific Industries, Inc. | Method of severing electrically conductive links with ultraviolet laser output |
| US6413848B1 (en) * | 1998-07-17 | 2002-07-02 | Lsi Logic Corporation | Self-aligned fuse structure and method with dual-thickness dielectric |
| US6300590B1 (en) * | 1998-12-16 | 2001-10-09 | General Scanning, Inc. | Laser processing |
| US6323067B1 (en) * | 1999-01-28 | 2001-11-27 | Infineon Technologies North America Corp. | Light absorption layer for laser blown fuses |
| US6259151B1 (en) | 1999-07-21 | 2001-07-10 | Intersil Corporation | Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors |
| US6225652B1 (en) * | 1999-08-02 | 2001-05-01 | Clear Logic, Inc. | Vertical laser fuse structure allowing increased packing density |
| US6509546B1 (en) * | 2000-03-15 | 2003-01-21 | International Business Machines Corporation | Laser excision of laminate chip carriers |
| US6639177B2 (en) * | 2001-03-29 | 2003-10-28 | Gsi Lumonics Corporation | Method and system for processing one or more microstructures of a multi-material device |
| JP2004055876A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US7701035B2 (en) * | 2005-11-30 | 2010-04-20 | International Business Machines Corporation | Laser fuse structures for high power applications |
| KR100703983B1 (ko) * | 2006-02-07 | 2007-04-09 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101043841B1 (ko) * | 2008-10-14 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228528B2 (en) * | 1979-02-09 | 1992-10-06 | Memory with redundant rows and columns | |
| DE3033323A1 (de) * | 1979-09-11 | 1981-03-26 | Rohm Co. Ltd., Kyoto | Schutzvorrichtung fuer eine halbleitervorrichtung |
| JPS5823475A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置及び製造方法 |
| JPS58115692A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | プログラマブル・リードオンリメモリのヒューズ切断方法 |
| JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS59957A (ja) * | 1982-06-25 | 1984-01-06 | Fujitsu Ltd | 半導体装置 |
| JPS6072254A (ja) * | 1983-09-28 | 1985-04-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60180140A (ja) * | 1984-02-28 | 1985-09-13 | Toshiba Corp | 半導体装置 |
| JPS60210850A (ja) * | 1984-04-04 | 1985-10-23 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| JPS6165464A (ja) * | 1984-09-07 | 1986-04-04 | Toshiba Corp | 厚膜多層基板における膜抵抗体の製造方法 |
| JPH05228280A (ja) * | 1992-02-25 | 1993-09-07 | Juki Corp | 縫製機器 |
-
1987
- 1987-08-12 US US07/084,531 patent/US4853758A/en not_active Expired - Lifetime
-
1988
- 1988-08-03 EP EP88307183A patent/EP0303396A1/en not_active Ceased
- 1988-08-03 SG SG1996000493A patent/SG44449A1/en unknown
- 1988-08-09 KR KR1019880010127A patent/KR890004420A/ko not_active Application Discontinuation
- 1988-08-12 JP JP63200323A patent/JPH0646648B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-30 JP JP10083172A patent/JPH10270566A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| SG44449A1 (en) | 1997-12-19 |
| JPS6471147A (en) | 1989-03-16 |
| EP0303396A1 (en) | 1989-02-15 |
| JPH0646648B2 (ja) | 1994-06-15 |
| KR890004420A (ko) | 1989-04-21 |
| US4853758A (en) | 1989-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| US5025300A (en) | Integrated circuits having improved fusible links | |
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US4455194A (en) | Method for producing a semiconductor device | |
| US7301216B2 (en) | Fuse structure | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US6335228B1 (en) | Method for making an anti-fuse | |
| US6509255B2 (en) | Fuse area structure having guard ring surrounding fuse opening in semiconductor device and method of forming the same | |
| JP3186664B2 (ja) | 半導体装置およびその製造方法 | |
| US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
| WO1999019905A1 (fr) | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication | |
| US5936297A (en) | Programmable semiconductor element having an antifuse structure | |
| US6121074A (en) | Fuse layout for improved fuse blow process window | |
| US6174753B1 (en) | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation | |
| US6982219B2 (en) | Semiconductor device with fuse box and method for fabricating the same | |
| US6873027B2 (en) | Encapsulated energy-dissipative fuse for integrated circuits and method of making the same | |
| US6784516B1 (en) | Insulative cap for laser fusing | |
| EP0618620B1 (en) | Semiconductor fuse structures | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| KR20010005114A (ko) | 반도체소자의 퓨즈 제조방법 | |
| JPH01298738A (ja) | 半導体装置の製造方法 | |
| JPS60261154A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 | |
| JPH07130861A (ja) | 半導体集積回路装置の製造方法 |