JP2004055876A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004055876A JP2004055876A JP2002212120A JP2002212120A JP2004055876A JP 2004055876 A JP2004055876 A JP 2004055876A JP 2002212120 A JP2002212120 A JP 2002212120A JP 2002212120 A JP2002212120 A JP 2002212120A JP 2004055876 A JP2004055876 A JP 2004055876A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor device
- insulating film
- light
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laser Beam Processing (AREA)
Abstract
【課題】半導体装置に形成されたヒューズを切断する際に、隣接するヒューズに与えるダメージを抑え、対象となるヒューズを切断できるようにする。
【解決手段】半導体装置において、基板と、基板の上方に形成され、光の照射によって切断できるヒューズと、ヒューズ上部と基板の上部とに形成された絶縁膜とを備える。また、この絶縁膜が、基板の上部に配置され、その表面が、ヒューズの表面よりも上方になるように形成された平坦部と、ヒューズの上部に、平坦部から一続きに形成され、かつ、平坦部の表面よりも突出している突出部とを備えるようにする。
【選択図】 図２
【解決手段】半導体装置において、基板と、基板の上方に形成され、光の照射によって切断できるヒューズと、ヒューズ上部と基板の上部とに形成された絶縁膜とを備える。また、この絶縁膜が、基板の上部に配置され、その表面が、ヒューズの表面よりも上方になるように形成された平坦部と、ヒューズの上部に、平坦部から一続きに形成され、かつ、平坦部の表面よりも突出している突出部とを備えるようにする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及び半導体装置の製造方法に関する。更に具体的には、ヒューズとして用いる部分を備える半導体装置及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の微細化、大容量化、高速化、に伴い、半導体製造工程における歩留りを確保するために、予め半導体装置内に予備のメモリセルを用意し、不良ビットが発見された場合には、この不良ビットと、予備のメモリセルとを置換する救済方法がとられている。このような不良ビットと、予備のメモリセルとの置換の方法として、予め、配線層にヒューズとして用いる部分を設けて、このヒューズを切断し、これにより、予備のメモリセルを使用するよう信号を送るプログラミングを行う方法が用いられている。また、ヒューズを切断する方法として、レーザトリミング方式が広く使われている。
【０００３】
以下、図７、８を参照して、このような場合に用いられるヒューズの構造について説明する。
図７は、従来の半導体装置２００において、ヒューズ２の形成された部分を説明するための断面図である。図８は、ヒューズ２を切断した状態を示す概念図であり、図８（ａ）は、ヒューズ２の上面を示し、図８（ｂ）は、図７に示す半導体装置２００の断面と同じ部分のヒューズ２が破壊された状態を示す断面図である。
【０００４】
図７に示すように、半導体装置２００において、ヒューズ２は、基板６の上に酸化膜８を介して形成されている。また、ヒューズ２の上部には、ヒューズ２を埋め込むようにして、酸化膜１０が形成されている。また、絶縁膜の上部は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法等により平坦化されている。また、ヒューズ２は、酸化膜１０の下に、配線を形成する際に積層される配線層をそのままヒューズとして利用するものであり、ここでは、バリアメタル層１２、金属層１４、反射防止膜層１６が積層されて形成されている。
【０００５】
このように形成されたヒューズ２を切断する場合、図８に示すように、酸化膜１０の上部のレーザ２６から、レーザ光を照射する。照射されたレーザ光は、酸化膜１０を透過して、ヒューズ２に届き、ヒューズ２は切断され、酸化膜１０には、加工穴４０が形成される。即ち、ヒューズ２は、レーザ光を吸収することにより、液化、気化され、これにより、クラックが生じ、爆発に至る。この爆発によって、ヒューズ２は切断され、酸化膜１０には、加工穴４０が形成される。
【０００６】
【発明が解決しようとする課題】
ところで、ヒューズ２がレーザ光を吸収するのは、主に、最下層のバリアメタル層１２の酸化膜１０に接している両端部３０と、最上層の反射防止膜層１６の表面３２部分とである。また、特に、反射防止膜層１６の表面部３２におけるレーザ光の吸収は大きい。従って、ヒューズ２のクラック、爆発は、主に、反射防止膜層１６の表面部３２において起きると考えられる。
【０００７】
しかし、バリアメタル層１２の両端部３０にレーザ光が多く吸収された場合には、反射防止膜層１６の表面部３２だけでなく、この両端部３０でもクラック、爆発が起こる。このような場合、酸化膜１０は、ヒューズ２の最下層部分からも破壊されて、その結果、酸化膜１０に、規定サイズ以上の大きな加工穴４０ができてしまう場合がある。
【０００８】
また、ヒューズ２上部の酸化膜１０が厚い場合、バリアメタル層１２における光吸収がわずかであっても、ヒューズ２を爆発させるための圧力が余計に必要になる。また、ヒューズ２のバリアメタル層１２の下部は、膜の界面であるため、機械強度が弱い。このため、ヒューズ２の下部からのクラックは、進展しやすく、この部分において爆発が生じ、結果的に、規定サイズ以上の大きな加工穴４０ができてしまう場合もある。
【０００９】
一般に、半導体装置には、ヒューズ領域（図示せず）が設けられ、このヒューズ領域には、上述のようなヒューズ２が、隣接して複数個設けられている。従って、上述したように、規定サイズ以上に加工穴４０が大きくなれば、対象のヒューズ２のみを確実に破壊することができず、隣接するヒューズにまでダメージを与えてしまう場合が考えられる。
【００１０】
従って、この発明は、以上の問題を解決し、隣接ヒューズに与えるダメージを抑え、より確実に、対象のヒューズのみを破壊するため、改良された半導体装置及び半導体装置の製造方法を提案するものである。
【００１１】
【課題を解決するための手段】
従って、この発明の半導体装置は、基板と、
前記基板の上方に形成され、光の照射によって切断できるヒューズと、
前記ヒューズ上部と前記基板の上部とに形成された絶縁膜と、
を備え、
前記絶縁膜は、
前記基板の上部に配置され、その表面が、前記ヒューズの表面よりも上方になるように形成された平坦部と、
前記ヒューズの上部に、前記平坦部から一続きに形成され、かつ、前記平坦部の表面よりも突出している突出部と、
を備えるものである。
【００１２】
また、この発明の半導体装置は、前記ヒューズが、
バリアメタル層と、
前記バリアメタル層の上部に形成された金属層と、
前記金属層の上部に形成された反射防止膜層と、
を含むものである。
【００１３】
また、この発明の半導体装置は、前記ヒューズの光を照射する部分における断面において、前記突出部が、三角の山状に突出してものである。
【００１４】
また、この発明の半導体装置は、前記突出部の山状部分が、前記平坦部に対して、傾斜角度４０〜７０度の角度であるものである。
【００１５】
また、この発明の半導体装置は、前記絶縁膜が、半導体装置において最上層であり、前記ヒューズは、前記絶縁膜の直下に配置されているものである。
【００１６】
また、この発明の半導体装置は、前記ヒューズの光を照射する部分における断面において、前記突出部の幅が、前記ヒューズの幅以上であるものである。
【００１７】
また、この発明の半導体装置は、前記ヒューズの光を照射する部分における断面において、前記ヒューズの幅が、０．６〜１．２μｍであるものである。
【００１８】
次に、この発明の半導体装置の製造方法は、
基板の上部に、光の照射により切断できるヒューズを形成するヒューズ形成ステップと、
前記ヒューズの上部に、前記ヒューズの表面より高い位置にある平坦部と、ヒューズの上部において前記平坦部よりも突出する突出部とを有する絶縁膜を形成する絶縁膜形成ステップと、
を備え、
前記絶縁膜形成ステップは、高密度プラズマＣＶＤ法により行われるものである。
【００１９】
また、この発明の半導体装置の製造方法は、
基板の上部に、光の照射により切断できるヒューズを形成するヒューズ形成ステップと、
前記ヒューズの上部に、前記ヒューズの表面より高い位置にある平坦部と、ヒューズの上部において前記平坦部よりも突出する突出部とを有する絶縁膜を形成する絶縁膜形成ステップと、
前記ヒューズを切断するヒューズ切断ステップを備え、
前記ヒューズ切断ステップは、前記突出部に光を照射することにより行うものである。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
【００２１】
実施の形態
図１は、この発明の実施の形態において用いるヒューズ２を説明するための上面模式図である。
図１に示すように、ヒューズ２は、中央部が、両端部（図１においては、上下部分）に対して細くなるように形成されている。この中央部の幅ｄ１は、０．６〜１．２μｍである。また、このようなヒューズ２を破壊する場合には、レーザ光４を、中央部に照射して溶断する。
【００２２】
図２及び図３は、この発明の実施の形態における半導体装置１００においてヒューズの形成された部分を説明するための断面模式図であり、図２は、図１におけるＡ−Ａ´方向の断面を示し、図３は、図１におけるＢ−Ｂ´方向の断面を示す。
図２、３に示すように、半導体装置１００は、ヒューズ２及びＳｉ基板６、酸化膜８、１０を含んで形成される。
【００２３】
Ｓｉ基板６の上部には、酸化膜８が形成されている。酸化膜８の上にはヒューズ２が形成されている。酸化膜１０は、ヒューズ２と酸化膜８との表面に露出した部分を覆うようにして、ヒューズ２の上部と、酸化膜８の上部とに形成されている。即ち、ヒューズ２は、酸化膜１０の内部に埋め込まれたようになっている。
【００２４】
ヒューズ２は、バリアメタル層１２と、金属層１４と、反射防止膜層１６とを含んで構成される。バリアメタル層１２は、酸化膜８の上に形成されている。また、バリアメタル層１２の上には、金属層１４が形成され、更に、その上に、反射防止膜層１６が形成されている。
【００２５】
酸化膜１０は、平坦部２２と、突出部２４とを含んで構成される。
平坦部２２は、酸化膜１０のうち、表面が平坦になった部分である。平坦部２２は、主に、ヒューズ２が形成されていない部分に、酸化膜８に接するように形成されている。また、平坦部２２の表面は、ヒューズ２の反射防止膜層１６の表面よりも高い位置になるように形成されている。
【００２６】
突出部２４は、平坦部２２から一続きに形成され、平坦部２２の表面よりも突出している部分である。突出部２４は、主に、ヒューズ２の上に形成されている。また、突出部２４は、図２に示す、ヒューズ２中央部付近の横断面においては、三角の山状体である。また、この断面における突出部２４の底辺の幅ｄ２は、ヒューズ中央部の幅ｄ１と同じ幅であり、ここでは、０．６〜１．２μｍである。また、平坦部２２の表面に対する突出部２４の傾斜角度θは、４０〜７０度程度である。
【００２７】
上述したようなヒューズ２は、半導体装置１００上に設けられたヒューズ領域（図示せず）に、複数個形成されている。また、ヒューズ領域（図示せず）の周囲には、メモリ領域（図示せず）などが形成されている。ヒューズ２は、メモリセル内に、不良ビットなどがある場合に、レーザ光を照射することで溶断され、これによって、予備のメモリセルと不良ビットの存在するメモリセルとを置換するプログラムを動かすことができる。
【００２８】
また、半導体装置１００上のメモリセル領域（図示せず）において、ヒューズ２の形成された層と同じ層には、ヒューズ２と同じ構成の配線層が形成され、この配線層は、アルミパッドとして用いられる。
【００２９】
図４は、ヒューズ２にレーザ光を照射する状態を説明するための断面模式図であり、図１におけるＡ−Ａ´方向の断面を示す。また、図５は、ヒューズ２が破壊された状態を説明するための模式図であり、図５（ａ）は、ヒューズ２の上面を示し、図５（ｂ）は、図２に示す半導体装置１００の断面と同じ部分のヒューズ２が破壊された状態を示す。
【００３０】
図４に矢印で示すように、レーザ２６は、発射するレーザ光が、主に酸化膜１０の突出部２４に当たるように配置されている。酸化膜１０は、その突出部２４においてレーザ光を屈折させ、透過することができる。また、突出部２４は、透過したレーザ光が、主に、ヒューズ２の反射防止膜層１６に集中して照射するように、傾斜角度θで形成されている。また、酸化膜１０の平坦部２２は、その表面がヒューズ２の反射防止膜層１６の表面よりも高い位置になるように形成され、この平坦部２２から、突出部２４は、一続きに形成されているため、酸化膜１０で屈折されたレーザ光は、ヒューズ２の側面部には照射しない。
即ち、酸化膜１０の突出部２４によって、レーザ光を屈折させることにより、レーザ光を中央寄りに集中させ、主に、ヒューズ２の最上層の反射防止膜層１６に照射するようになっている。
【００３１】
ヒューズ２の三層のうち、レーザ光を吸収するのは、バリアメタル層１２と、反射防止膜層１６であるが、ここでは、レーザ光の照射が反射防止膜層１６に集中する。このため、レーザ光の吸収部分も、主に、反射防止膜層１６の表面部３２となる。
【００３２】
また、これにより、ヒューズ２の液化、気化及びこれによるクラックの発生や、爆発も、レーザ光の光が吸収される反射防止膜層１６の表面部３２を中心に起こる。その結果、図５（ａ）、図５（ｂ）に示すように、この実施の形態によりヒューズ２を切断する場合には、酸化膜１０に形成される加工穴３４も、反射防止膜層１６の表面部３２にのみ開口するような形とすることができる。
【００３３】
図６は、この実施の形態において、半導体装置１００にヒューズ２を形成し、これを破壊する方法を説明するためのフロー図である。
以下、図６を中心に、この実施の形態における半導体装置１００の製造方法を説明する。
【００３４】
まずＳｉ基板６の上に酸化膜８を形成する。ここで、酸化膜８は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法で形成された後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法による平坦化が行われる（ステップＳ２）。
【００３５】
次に、酸化膜９の上部に、バリアメタル層１２、金属層１４、及び反射防止膜層１６からなる積層膜を形成する（ステップＳ４〜Ｓ８）。ここでは、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：物理気相成長）法により、各層を積層する。バリアメタル層１２、金属層１４、及び反射防止膜層１６からなる積層膜は、メモリセル領域（図示せず）等においては、アルミパッド（図示せず）として用いられるものである。即ち、アルミパッド（図示せず）を形成する工程を利用して、同時に、ヒューズ領域（図示せず）においてはヒューズ２を形成することになる。
【００３６】
次に、積層膜のエッチングを行う（ステップＳ１０）。これによって、メモリ領域（図示せず）には必要なアルミパッド（図示せず）が形成され、また、ヒューズ領域（図示せず）には、ヒューズ２が複数形成される。
【００３７】
次に、ヒューズ２、あるいはアルミパッド（図示せず）、あるいは、酸化膜８の上部に、酸化膜１０を形成する（ステップＳ１２）。ここでは、酸化膜１０は、ＨＤＰ（高密度プラズマＣＶＤ）法により形成する。ここで、図２に示すように、ヒューズ２の上部には、ヒューズ２が形成されている分だけ、酸化膜８の表面に対して、上部に突出している。このため、ＨＤＰ法を用いると、酸化膜１０は、ヒューズ２の状部において三角形に突出するように形成される。
【００３８】
具体的には、ＨＤＰ法においては、酸化膜１０は、堆積と、堆積された酸化膜のエッチングとが同時に起こることによって形成されている。ここで、エッチングは、角度のついた部分のほうが起こりやすい。従って、まず、ヒューズ２及び酸化膜８の表面に沿って酸化膜は堆積され、同時に、角度のついた部分、即ち、図２における、ヒューズ２の４つの角付近に形成される酸化膜が、エッチングされていく。そして、更に、堆積、エッチングが進み、別の部分に、より鋭い角度のある部分が形成されると、この部分においてエッチングが進行して削れる。このように、堆積とエッチングとが繰り返されることにより、凹凸がなくなり、ヒューズ２の上部に三角形の突出部が形成される。
【００３９】
なお、ここでは、スパッタリング収率を、プラズマイオンの入射角が４５度の時最大になるようにして調節し、突出部２４の傾斜角度θが、４０〜７０度になるように、ＨＤＰの条件を設定している。
このようにして、半導体装置１００が形成される。
【００４０】
次に、検査等において、上述のように形成された半導体装置１００内のメモリセル内に、不良ビットが発見され、予備のメモリセルとの置換の必要性が生じた場合には、突出部２４に、レーザ光を照射する（ステップＳ１４）。ここでは、まず、レーザ２６から、レーザ光を発射する。レーザ光は、突出部２４に当たり、斜面にほぼ垂直になるような方向に屈折して酸化膜１０を透過する。このため、突出部２４を透過したレーザ光は、ヒューズ２の反射防止膜層１６の表面部３２を集中して照射する。なお、ここで、レーザ光は、屈折により中央方向に集中するため、バリアメタル層１２の両端部３０には届かない。また、反射防止膜層１６の下層の金属層１４は、レーザ光を透過しない。従って、バリアメタル層１２の中央付近にも、レーザ光は届かない。
【００４１】
以上のようにして、レーザ光が照射した反射防止膜層１６の表面部３２を中心にヒューズ２が、液化、気化して、クラックが生じ、爆発に至る。これによって、ヒューズ２は切断され、酸化膜１０には、加工穴３４が形成される。
このようにして、不良ビットが発見された場合には、予備のメモリセルに置換された半導体装置１００が形成される。
【００４２】
以上のようにすれば、図５に示すように、レーザ光を、突出部２４において屈折させて、反射防止膜層１６に集中するように照射でき、これにより、バリアメタル層１２の両端部３０によるレーザ光の吸収を抑えることができる。従って、バリアメタル１２の両端部３０におけるクラック、爆発を抑えて、反射防止膜層１６の表面部３２付近でのみクラック、爆発を発生させることができる。これにより、反射防止膜層１６の表面のみが露出するような形で、加工穴３４を小さく形成することができる。即ち、この実施の形態によれば、反射防止膜層１６を中心に小さな加工穴でヒューズ２を破壊することができる。また、これによれば、半導体装置の小型化にも有利である。
【００４３】
また、この実施の形態では、酸化膜１０を形成する際に、ヒューズ２の上部に形成される突出部２４をそのまま利用することができる。従って、ＣＭＰによる平坦化の必要がない。このため、ＣＭＰ法を用いる場合に比べ、膜厚のばらつきの小さい酸化膜１０をそのまま利用することができる。従って、ヒューズ２上の膜厚制御という点においても有利である。
【００４４】
また、この実施の形態によれば、酸化膜１０を、半導体装置１００の最上層として形成し、この直下にヒューズ２を形成する。従って、ヒューズ２の切断における圧力を抑えて、ヒューズ２を容易に破壊することができるため、加工穴３４を小さくすることができる。従って、半導体装置のシュリンク等にも有利である。
【００４５】
なお、この実施の形態においては、絶縁膜として酸化膜８、１０を用いた。しかし、この発明において絶縁膜は、酸化膜に限るものではなく、例えば窒化膜など、光に対して透明な絶縁膜であれば他のものであってもよい。
【００４６】
また、この実施の形態においては、Ｓｉ基板６と、ヒューズの形成されている層の間には、酸化膜８のみが形成されている。しかし、この発明は、これに限るものではなく、Ｓｉ基板６と、ヒューズ２との間に、絶縁層、配線層などが多層に形成されたものであっても良い。
【００４７】
また、この実施の形態においては、ｎ層の金属配線を持つとした場合、ｎ層目の配線層をヒューズとして利用する。このようにすれば、ＨＤＰ法によりヒューズ２の上部に必然的に形成される三角形状を利用できるためであり、また、ヒューズの破壊にかかる圧力を小さくすることができるためである。しかし、この発明において、ヒューズ２は、このようにｎ層目に形成される場合に限るものではない。この場合においても、ヒューズ２上に形成される各膜に、突出部を形成するようにすればよい。
【００４８】
また、この実施の形態において、ヒューズ２は、バリアメタル層１２、金属層１４、反射防止層１６を積層して構成されている。これは、メモリ領域にアルミパッドを形成する際に堆積する各層を、ヒューズ領域においてそのまま、ヒューズとして利用するためである。しかし、この発明はこれに限るものではなく、他の膜を積層したものであってもよく、また、１つの膜により形成されるものであっても良い。また、ヒューズ２を形成する工程を別に設けるものであっても良いし、ヒューズが、他の層に形成される場合には、その層に形成される配線層と同じ材料を配線層形成の際にそのまま利用するものであっても良い。
【００４９】
また、この実施の形態において、ヒューズ２は、中央部の幅ｄ１が０．６〜１．２μｍとなるようにしている。これは、ヒューズ２の切断にかかる圧力等を考慮したものであるが、この発明は、ヒューズの幅はこの範囲に限るものではなく、圧力等を考慮したものであればこの範囲外のものであってもよい。
【００５０】
また、この実施の形態において、突出部２４の底辺の幅ｄ２は、ヒューズ中央部の幅ｄ１と同じ幅である場合について説明した。これは、レーザ光を、バリアメタル層１２の両端部３０に照射することなく、確実に、中央に集中させるためであり、ＨＤＰ法で形成された酸化膜１０をそのまま利用するためである。しかし、この発明はこれに限るものではなく、好適には、ヒューズ２の中央部の幅ｄ１以上であれば良い。また、幅ｄ１より、多少小さいものであっても、バリアメタル層１２の両端部３０におけるレーザ光の吸収をある程度抑えることができるものであればよい。
【００５１】
また、この実施の形態において、突出部は、４０〜７０度の角度をもつ三角の形状である場合について説明する。これは、ＨＤＰ法を用いる場合、三角の形状を作ることが容易であり、また、４０〜７０度の角度における制御が容易だからである。また、４０度以上の角度を有する三角の突出は、レーザ光を集中させるために、好適である。しかし、この発明は、この形状、角度に限るものではなく、光を屈折させるレンズのような役割を果たす物であれば、他の形状、他の角度であっても良い。
【００５２】
また、この実施の形態においては、各層は、ＣＶＤ法や、ＰＶＤ法を用いて形成された。しかし、この発明はこれに限るものではなく、各膜の特性等を考慮すれば、他の方法によるものであってもよい。また、この実施の形態においては、酸化膜１０は、ＨＤＰ法を用いることにより形成した。これは、ＨＤＰ法を用いることにより、酸化膜１０の形成の際、自然に、ヒューズ２上に三角形の突出部２４を形成することができるためである。しかし、この発明は、これに限るものではなく、ヒューズ２の上部において、酸化膜を、レンズの役割を果たす形状に形成することができるものであればよい。
【００５３】
なお、この発明において基板とは、絶縁膜や、配線層等の形成されたものを含めて、ヒューズの下に配置される基板を意味し、例えば、実施の形態におけるＳｉ基板６及び酸化膜８を含むものが該当する。また、この発明において絶縁膜には、例えば実施の形態における酸化膜１０が該当する。また、この発明において、ヒューズの光を照射する部分、には、例えば、実施の形態における、ヒューズ２の中央部が該当し、ヒューズ２の光を照射する部分における断面には、例えば、図２に示す部分の断面が該当する。
【００５４】
また、実施の形態において、例えば、ステップＳ４からＳ１０を実行することにより、この発明の、ヒューズ形成ステップが実行され、例えば、ステップＳ１２を実行することにより、この発明の絶縁膜形成ステップが実行される。更に、例えば、ステップＳ１４を実行することにより、ヒューズ切断ステップが実行される。
【００５５】
【発明の効果】
以上説明したように、この発明においては、ヒューズ上部に、突出部を有する絶縁膜を形成する。これによって、ヒューズ表面にレーザ光を集中させることができ、従って、破壊の対象となるヒューズをより確実に破壊することができ、また、これによって絶縁膜に形成される加工穴を小さくすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態におけるヒューズを説明するための上面図である。
【図２】この発明の実施の形態における半導体装置を説明するための断面模式図である。
【図３】この発明の実施の形態における半導体装置を説明するための断面模式図である。
【図４】この発明の実施の形態において、ヒューズにレーザ光を照射する状態を説明するための断面模式図である。
【図５】この発明の実施の形態において、ヒューズが破壊された状態を説明するための模式図である。
【図６】この発明の実施の形態において、半導体装置の製造方法を説明するためのフロー図である。
【図７】従来の半導体装置において用いられるヒューズの形成された部分を説明するための断面図である。
【図８】ヒューズを切断した状態を示す断面図である。
【符号の説明】
１００ 半導体装置、 ２ ヒューズ、 ４ レーザ照射領域、 ６ Ｓｉ基板、 ８ 酸化膜、 １０ 酸化膜、 １２ バリアメタル層、 １４ 金属層、 １６ 反射防止膜層、 ２２ 平坦部、 ２４ 突出部、２６ レーザ ３０ バリアメタル層の両端部、 ３２ 反射防止膜層の表面部、 ３６ 加工穴、 ４０ 加工穴。
【発明の属する技術分野】
この発明は、半導体装置及び半導体装置の製造方法に関する。更に具体的には、ヒューズとして用いる部分を備える半導体装置及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の微細化、大容量化、高速化、に伴い、半導体製造工程における歩留りを確保するために、予め半導体装置内に予備のメモリセルを用意し、不良ビットが発見された場合には、この不良ビットと、予備のメモリセルとを置換する救済方法がとられている。このような不良ビットと、予備のメモリセルとの置換の方法として、予め、配線層にヒューズとして用いる部分を設けて、このヒューズを切断し、これにより、予備のメモリセルを使用するよう信号を送るプログラミングを行う方法が用いられている。また、ヒューズを切断する方法として、レーザトリミング方式が広く使われている。
【０００３】
以下、図７、８を参照して、このような場合に用いられるヒューズの構造について説明する。
図７は、従来の半導体装置２００において、ヒューズ２の形成された部分を説明するための断面図である。図８は、ヒューズ２を切断した状態を示す概念図であり、図８（ａ）は、ヒューズ２の上面を示し、図８（ｂ）は、図７に示す半導体装置２００の断面と同じ部分のヒューズ２が破壊された状態を示す断面図である。
【０００４】
図７に示すように、半導体装置２００において、ヒューズ２は、基板６の上に酸化膜８を介して形成されている。また、ヒューズ２の上部には、ヒューズ２を埋め込むようにして、酸化膜１０が形成されている。また、絶縁膜の上部は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法等により平坦化されている。また、ヒューズ２は、酸化膜１０の下に、配線を形成する際に積層される配線層をそのままヒューズとして利用するものであり、ここでは、バリアメタル層１２、金属層１４、反射防止膜層１６が積層されて形成されている。
【０００５】
このように形成されたヒューズ２を切断する場合、図８に示すように、酸化膜１０の上部のレーザ２６から、レーザ光を照射する。照射されたレーザ光は、酸化膜１０を透過して、ヒューズ２に届き、ヒューズ２は切断され、酸化膜１０には、加工穴４０が形成される。即ち、ヒューズ２は、レーザ光を吸収することにより、液化、気化され、これにより、クラックが生じ、爆発に至る。この爆発によって、ヒューズ２は切断され、酸化膜１０には、加工穴４０が形成される。
【０００６】
【発明が解決しようとする課題】
ところで、ヒューズ２がレーザ光を吸収するのは、主に、最下層のバリアメタル層１２の酸化膜１０に接している両端部３０と、最上層の反射防止膜層１６の表面３２部分とである。また、特に、反射防止膜層１６の表面部３２におけるレーザ光の吸収は大きい。従って、ヒューズ２のクラック、爆発は、主に、反射防止膜層１６の表面部３２において起きると考えられる。
【０００７】
しかし、バリアメタル層１２の両端部３０にレーザ光が多く吸収された場合には、反射防止膜層１６の表面部３２だけでなく、この両端部３０でもクラック、爆発が起こる。このような場合、酸化膜１０は、ヒューズ２の最下層部分からも破壊されて、その結果、酸化膜１０に、規定サイズ以上の大きな加工穴４０ができてしまう場合がある。
【０００８】
また、ヒューズ２上部の酸化膜１０が厚い場合、バリアメタル層１２における光吸収がわずかであっても、ヒューズ２を爆発させるための圧力が余計に必要になる。また、ヒューズ２のバリアメタル層１２の下部は、膜の界面であるため、機械強度が弱い。このため、ヒューズ２の下部からのクラックは、進展しやすく、この部分において爆発が生じ、結果的に、規定サイズ以上の大きな加工穴４０ができてしまう場合もある。
【０００９】
一般に、半導体装置には、ヒューズ領域（図示せず）が設けられ、このヒューズ領域には、上述のようなヒューズ２が、隣接して複数個設けられている。従って、上述したように、規定サイズ以上に加工穴４０が大きくなれば、対象のヒューズ２のみを確実に破壊することができず、隣接するヒューズにまでダメージを与えてしまう場合が考えられる。
【００１０】
従って、この発明は、以上の問題を解決し、隣接ヒューズに与えるダメージを抑え、より確実に、対象のヒューズのみを破壊するため、改良された半導体装置及び半導体装置の製造方法を提案するものである。
【００１１】
【課題を解決するための手段】
従って、この発明の半導体装置は、基板と、
前記基板の上方に形成され、光の照射によって切断できるヒューズと、
前記ヒューズ上部と前記基板の上部とに形成された絶縁膜と、
を備え、
前記絶縁膜は、
前記基板の上部に配置され、その表面が、前記ヒューズの表面よりも上方になるように形成された平坦部と、
前記ヒューズの上部に、前記平坦部から一続きに形成され、かつ、前記平坦部の表面よりも突出している突出部と、
を備えるものである。
【００１２】
また、この発明の半導体装置は、前記ヒューズが、
バリアメタル層と、
前記バリアメタル層の上部に形成された金属層と、
前記金属層の上部に形成された反射防止膜層と、
を含むものである。
【００１３】
また、この発明の半導体装置は、前記ヒューズの光を照射する部分における断面において、前記突出部が、三角の山状に突出してものである。
【００１４】
また、この発明の半導体装置は、前記突出部の山状部分が、前記平坦部に対して、傾斜角度４０〜７０度の角度であるものである。
【００１５】
また、この発明の半導体装置は、前記絶縁膜が、半導体装置において最上層であり、前記ヒューズは、前記絶縁膜の直下に配置されているものである。
【００１６】
また、この発明の半導体装置は、前記ヒューズの光を照射する部分における断面において、前記突出部の幅が、前記ヒューズの幅以上であるものである。
【００１７】
また、この発明の半導体装置は、前記ヒューズの光を照射する部分における断面において、前記ヒューズの幅が、０．６〜１．２μｍであるものである。
【００１８】
次に、この発明の半導体装置の製造方法は、
基板の上部に、光の照射により切断できるヒューズを形成するヒューズ形成ステップと、
前記ヒューズの上部に、前記ヒューズの表面より高い位置にある平坦部と、ヒューズの上部において前記平坦部よりも突出する突出部とを有する絶縁膜を形成する絶縁膜形成ステップと、
を備え、
前記絶縁膜形成ステップは、高密度プラズマＣＶＤ法により行われるものである。
【００１９】
また、この発明の半導体装置の製造方法は、
基板の上部に、光の照射により切断できるヒューズを形成するヒューズ形成ステップと、
前記ヒューズの上部に、前記ヒューズの表面より高い位置にある平坦部と、ヒューズの上部において前記平坦部よりも突出する突出部とを有する絶縁膜を形成する絶縁膜形成ステップと、
前記ヒューズを切断するヒューズ切断ステップを備え、
前記ヒューズ切断ステップは、前記突出部に光を照射することにより行うものである。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
【００２１】
実施の形態
図１は、この発明の実施の形態において用いるヒューズ２を説明するための上面模式図である。
図１に示すように、ヒューズ２は、中央部が、両端部（図１においては、上下部分）に対して細くなるように形成されている。この中央部の幅ｄ１は、０．６〜１．２μｍである。また、このようなヒューズ２を破壊する場合には、レーザ光４を、中央部に照射して溶断する。
【００２２】
図２及び図３は、この発明の実施の形態における半導体装置１００においてヒューズの形成された部分を説明するための断面模式図であり、図２は、図１におけるＡ−Ａ´方向の断面を示し、図３は、図１におけるＢ−Ｂ´方向の断面を示す。
図２、３に示すように、半導体装置１００は、ヒューズ２及びＳｉ基板６、酸化膜８、１０を含んで形成される。
【００２３】
Ｓｉ基板６の上部には、酸化膜８が形成されている。酸化膜８の上にはヒューズ２が形成されている。酸化膜１０は、ヒューズ２と酸化膜８との表面に露出した部分を覆うようにして、ヒューズ２の上部と、酸化膜８の上部とに形成されている。即ち、ヒューズ２は、酸化膜１０の内部に埋め込まれたようになっている。
【００２４】
ヒューズ２は、バリアメタル層１２と、金属層１４と、反射防止膜層１６とを含んで構成される。バリアメタル層１２は、酸化膜８の上に形成されている。また、バリアメタル層１２の上には、金属層１４が形成され、更に、その上に、反射防止膜層１６が形成されている。
【００２５】
酸化膜１０は、平坦部２２と、突出部２４とを含んで構成される。
平坦部２２は、酸化膜１０のうち、表面が平坦になった部分である。平坦部２２は、主に、ヒューズ２が形成されていない部分に、酸化膜８に接するように形成されている。また、平坦部２２の表面は、ヒューズ２の反射防止膜層１６の表面よりも高い位置になるように形成されている。
【００２６】
突出部２４は、平坦部２２から一続きに形成され、平坦部２２の表面よりも突出している部分である。突出部２４は、主に、ヒューズ２の上に形成されている。また、突出部２４は、図２に示す、ヒューズ２中央部付近の横断面においては、三角の山状体である。また、この断面における突出部２４の底辺の幅ｄ２は、ヒューズ中央部の幅ｄ１と同じ幅であり、ここでは、０．６〜１．２μｍである。また、平坦部２２の表面に対する突出部２４の傾斜角度θは、４０〜７０度程度である。
【００２７】
上述したようなヒューズ２は、半導体装置１００上に設けられたヒューズ領域（図示せず）に、複数個形成されている。また、ヒューズ領域（図示せず）の周囲には、メモリ領域（図示せず）などが形成されている。ヒューズ２は、メモリセル内に、不良ビットなどがある場合に、レーザ光を照射することで溶断され、これによって、予備のメモリセルと不良ビットの存在するメモリセルとを置換するプログラムを動かすことができる。
【００２８】
また、半導体装置１００上のメモリセル領域（図示せず）において、ヒューズ２の形成された層と同じ層には、ヒューズ２と同じ構成の配線層が形成され、この配線層は、アルミパッドとして用いられる。
【００２９】
図４は、ヒューズ２にレーザ光を照射する状態を説明するための断面模式図であり、図１におけるＡ−Ａ´方向の断面を示す。また、図５は、ヒューズ２が破壊された状態を説明するための模式図であり、図５（ａ）は、ヒューズ２の上面を示し、図５（ｂ）は、図２に示す半導体装置１００の断面と同じ部分のヒューズ２が破壊された状態を示す。
【００３０】
図４に矢印で示すように、レーザ２６は、発射するレーザ光が、主に酸化膜１０の突出部２４に当たるように配置されている。酸化膜１０は、その突出部２４においてレーザ光を屈折させ、透過することができる。また、突出部２４は、透過したレーザ光が、主に、ヒューズ２の反射防止膜層１６に集中して照射するように、傾斜角度θで形成されている。また、酸化膜１０の平坦部２２は、その表面がヒューズ２の反射防止膜層１６の表面よりも高い位置になるように形成され、この平坦部２２から、突出部２４は、一続きに形成されているため、酸化膜１０で屈折されたレーザ光は、ヒューズ２の側面部には照射しない。
即ち、酸化膜１０の突出部２４によって、レーザ光を屈折させることにより、レーザ光を中央寄りに集中させ、主に、ヒューズ２の最上層の反射防止膜層１６に照射するようになっている。
【００３１】
ヒューズ２の三層のうち、レーザ光を吸収するのは、バリアメタル層１２と、反射防止膜層１６であるが、ここでは、レーザ光の照射が反射防止膜層１６に集中する。このため、レーザ光の吸収部分も、主に、反射防止膜層１６の表面部３２となる。
【００３２】
また、これにより、ヒューズ２の液化、気化及びこれによるクラックの発生や、爆発も、レーザ光の光が吸収される反射防止膜層１６の表面部３２を中心に起こる。その結果、図５（ａ）、図５（ｂ）に示すように、この実施の形態によりヒューズ２を切断する場合には、酸化膜１０に形成される加工穴３４も、反射防止膜層１６の表面部３２にのみ開口するような形とすることができる。
【００３３】
図６は、この実施の形態において、半導体装置１００にヒューズ２を形成し、これを破壊する方法を説明するためのフロー図である。
以下、図６を中心に、この実施の形態における半導体装置１００の製造方法を説明する。
【００３４】
まずＳｉ基板６の上に酸化膜８を形成する。ここで、酸化膜８は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法で形成された後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法による平坦化が行われる（ステップＳ２）。
【００３５】
次に、酸化膜９の上部に、バリアメタル層１２、金属層１４、及び反射防止膜層１６からなる積層膜を形成する（ステップＳ４〜Ｓ８）。ここでは、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：物理気相成長）法により、各層を積層する。バリアメタル層１２、金属層１４、及び反射防止膜層１６からなる積層膜は、メモリセル領域（図示せず）等においては、アルミパッド（図示せず）として用いられるものである。即ち、アルミパッド（図示せず）を形成する工程を利用して、同時に、ヒューズ領域（図示せず）においてはヒューズ２を形成することになる。
【００３６】
次に、積層膜のエッチングを行う（ステップＳ１０）。これによって、メモリ領域（図示せず）には必要なアルミパッド（図示せず）が形成され、また、ヒューズ領域（図示せず）には、ヒューズ２が複数形成される。
【００３７】
次に、ヒューズ２、あるいはアルミパッド（図示せず）、あるいは、酸化膜８の上部に、酸化膜１０を形成する（ステップＳ１２）。ここでは、酸化膜１０は、ＨＤＰ（高密度プラズマＣＶＤ）法により形成する。ここで、図２に示すように、ヒューズ２の上部には、ヒューズ２が形成されている分だけ、酸化膜８の表面に対して、上部に突出している。このため、ＨＤＰ法を用いると、酸化膜１０は、ヒューズ２の状部において三角形に突出するように形成される。
【００３８】
具体的には、ＨＤＰ法においては、酸化膜１０は、堆積と、堆積された酸化膜のエッチングとが同時に起こることによって形成されている。ここで、エッチングは、角度のついた部分のほうが起こりやすい。従って、まず、ヒューズ２及び酸化膜８の表面に沿って酸化膜は堆積され、同時に、角度のついた部分、即ち、図２における、ヒューズ２の４つの角付近に形成される酸化膜が、エッチングされていく。そして、更に、堆積、エッチングが進み、別の部分に、より鋭い角度のある部分が形成されると、この部分においてエッチングが進行して削れる。このように、堆積とエッチングとが繰り返されることにより、凹凸がなくなり、ヒューズ２の上部に三角形の突出部が形成される。
【００３９】
なお、ここでは、スパッタリング収率を、プラズマイオンの入射角が４５度の時最大になるようにして調節し、突出部２４の傾斜角度θが、４０〜７０度になるように、ＨＤＰの条件を設定している。
このようにして、半導体装置１００が形成される。
【００４０】
次に、検査等において、上述のように形成された半導体装置１００内のメモリセル内に、不良ビットが発見され、予備のメモリセルとの置換の必要性が生じた場合には、突出部２４に、レーザ光を照射する（ステップＳ１４）。ここでは、まず、レーザ２６から、レーザ光を発射する。レーザ光は、突出部２４に当たり、斜面にほぼ垂直になるような方向に屈折して酸化膜１０を透過する。このため、突出部２４を透過したレーザ光は、ヒューズ２の反射防止膜層１６の表面部３２を集中して照射する。なお、ここで、レーザ光は、屈折により中央方向に集中するため、バリアメタル層１２の両端部３０には届かない。また、反射防止膜層１６の下層の金属層１４は、レーザ光を透過しない。従って、バリアメタル層１２の中央付近にも、レーザ光は届かない。
【００４１】
以上のようにして、レーザ光が照射した反射防止膜層１６の表面部３２を中心にヒューズ２が、液化、気化して、クラックが生じ、爆発に至る。これによって、ヒューズ２は切断され、酸化膜１０には、加工穴３４が形成される。
このようにして、不良ビットが発見された場合には、予備のメモリセルに置換された半導体装置１００が形成される。
【００４２】
以上のようにすれば、図５に示すように、レーザ光を、突出部２４において屈折させて、反射防止膜層１６に集中するように照射でき、これにより、バリアメタル層１２の両端部３０によるレーザ光の吸収を抑えることができる。従って、バリアメタル１２の両端部３０におけるクラック、爆発を抑えて、反射防止膜層１６の表面部３２付近でのみクラック、爆発を発生させることができる。これにより、反射防止膜層１６の表面のみが露出するような形で、加工穴３４を小さく形成することができる。即ち、この実施の形態によれば、反射防止膜層１６を中心に小さな加工穴でヒューズ２を破壊することができる。また、これによれば、半導体装置の小型化にも有利である。
【００４３】
また、この実施の形態では、酸化膜１０を形成する際に、ヒューズ２の上部に形成される突出部２４をそのまま利用することができる。従って、ＣＭＰによる平坦化の必要がない。このため、ＣＭＰ法を用いる場合に比べ、膜厚のばらつきの小さい酸化膜１０をそのまま利用することができる。従って、ヒューズ２上の膜厚制御という点においても有利である。
【００４４】
また、この実施の形態によれば、酸化膜１０を、半導体装置１００の最上層として形成し、この直下にヒューズ２を形成する。従って、ヒューズ２の切断における圧力を抑えて、ヒューズ２を容易に破壊することができるため、加工穴３４を小さくすることができる。従って、半導体装置のシュリンク等にも有利である。
【００４５】
なお、この実施の形態においては、絶縁膜として酸化膜８、１０を用いた。しかし、この発明において絶縁膜は、酸化膜に限るものではなく、例えば窒化膜など、光に対して透明な絶縁膜であれば他のものであってもよい。
【００４６】
また、この実施の形態においては、Ｓｉ基板６と、ヒューズの形成されている層の間には、酸化膜８のみが形成されている。しかし、この発明は、これに限るものではなく、Ｓｉ基板６と、ヒューズ２との間に、絶縁層、配線層などが多層に形成されたものであっても良い。
【００４７】
また、この実施の形態においては、ｎ層の金属配線を持つとした場合、ｎ層目の配線層をヒューズとして利用する。このようにすれば、ＨＤＰ法によりヒューズ２の上部に必然的に形成される三角形状を利用できるためであり、また、ヒューズの破壊にかかる圧力を小さくすることができるためである。しかし、この発明において、ヒューズ２は、このようにｎ層目に形成される場合に限るものではない。この場合においても、ヒューズ２上に形成される各膜に、突出部を形成するようにすればよい。
【００４８】
また、この実施の形態において、ヒューズ２は、バリアメタル層１２、金属層１４、反射防止層１６を積層して構成されている。これは、メモリ領域にアルミパッドを形成する際に堆積する各層を、ヒューズ領域においてそのまま、ヒューズとして利用するためである。しかし、この発明はこれに限るものではなく、他の膜を積層したものであってもよく、また、１つの膜により形成されるものであっても良い。また、ヒューズ２を形成する工程を別に設けるものであっても良いし、ヒューズが、他の層に形成される場合には、その層に形成される配線層と同じ材料を配線層形成の際にそのまま利用するものであっても良い。
【００４９】
また、この実施の形態において、ヒューズ２は、中央部の幅ｄ１が０．６〜１．２μｍとなるようにしている。これは、ヒューズ２の切断にかかる圧力等を考慮したものであるが、この発明は、ヒューズの幅はこの範囲に限るものではなく、圧力等を考慮したものであればこの範囲外のものであってもよい。
【００５０】
また、この実施の形態において、突出部２４の底辺の幅ｄ２は、ヒューズ中央部の幅ｄ１と同じ幅である場合について説明した。これは、レーザ光を、バリアメタル層１２の両端部３０に照射することなく、確実に、中央に集中させるためであり、ＨＤＰ法で形成された酸化膜１０をそのまま利用するためである。しかし、この発明はこれに限るものではなく、好適には、ヒューズ２の中央部の幅ｄ１以上であれば良い。また、幅ｄ１より、多少小さいものであっても、バリアメタル層１２の両端部３０におけるレーザ光の吸収をある程度抑えることができるものであればよい。
【００５１】
また、この実施の形態において、突出部は、４０〜７０度の角度をもつ三角の形状である場合について説明する。これは、ＨＤＰ法を用いる場合、三角の形状を作ることが容易であり、また、４０〜７０度の角度における制御が容易だからである。また、４０度以上の角度を有する三角の突出は、レーザ光を集中させるために、好適である。しかし、この発明は、この形状、角度に限るものではなく、光を屈折させるレンズのような役割を果たす物であれば、他の形状、他の角度であっても良い。
【００５２】
また、この実施の形態においては、各層は、ＣＶＤ法や、ＰＶＤ法を用いて形成された。しかし、この発明はこれに限るものではなく、各膜の特性等を考慮すれば、他の方法によるものであってもよい。また、この実施の形態においては、酸化膜１０は、ＨＤＰ法を用いることにより形成した。これは、ＨＤＰ法を用いることにより、酸化膜１０の形成の際、自然に、ヒューズ２上に三角形の突出部２４を形成することができるためである。しかし、この発明は、これに限るものではなく、ヒューズ２の上部において、酸化膜を、レンズの役割を果たす形状に形成することができるものであればよい。
【００５３】
なお、この発明において基板とは、絶縁膜や、配線層等の形成されたものを含めて、ヒューズの下に配置される基板を意味し、例えば、実施の形態におけるＳｉ基板６及び酸化膜８を含むものが該当する。また、この発明において絶縁膜には、例えば実施の形態における酸化膜１０が該当する。また、この発明において、ヒューズの光を照射する部分、には、例えば、実施の形態における、ヒューズ２の中央部が該当し、ヒューズ２の光を照射する部分における断面には、例えば、図２に示す部分の断面が該当する。
【００５４】
また、実施の形態において、例えば、ステップＳ４からＳ１０を実行することにより、この発明の、ヒューズ形成ステップが実行され、例えば、ステップＳ１２を実行することにより、この発明の絶縁膜形成ステップが実行される。更に、例えば、ステップＳ１４を実行することにより、ヒューズ切断ステップが実行される。
【００５５】
【発明の効果】
以上説明したように、この発明においては、ヒューズ上部に、突出部を有する絶縁膜を形成する。これによって、ヒューズ表面にレーザ光を集中させることができ、従って、破壊の対象となるヒューズをより確実に破壊することができ、また、これによって絶縁膜に形成される加工穴を小さくすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態におけるヒューズを説明するための上面図である。
【図２】この発明の実施の形態における半導体装置を説明するための断面模式図である。
【図３】この発明の実施の形態における半導体装置を説明するための断面模式図である。
【図４】この発明の実施の形態において、ヒューズにレーザ光を照射する状態を説明するための断面模式図である。
【図５】この発明の実施の形態において、ヒューズが破壊された状態を説明するための模式図である。
【図６】この発明の実施の形態において、半導体装置の製造方法を説明するためのフロー図である。
【図７】従来の半導体装置において用いられるヒューズの形成された部分を説明するための断面図である。
【図８】ヒューズを切断した状態を示す断面図である。
【符号の説明】
１００ 半導体装置、 ２ ヒューズ、 ４ レーザ照射領域、 ６ Ｓｉ基板、 ８ 酸化膜、 １０ 酸化膜、 １２ バリアメタル層、 １４ 金属層、 １６ 反射防止膜層、 ２２ 平坦部、 ２４ 突出部、２６ レーザ ３０ バリアメタル層の両端部、 ３２ 反射防止膜層の表面部、 ３６ 加工穴、 ４０ 加工穴。
Claims (9)
- 基板と、
前記基板の上方に形成され、光の照射によって切断できるヒューズと、
前記ヒューズ上部と前記基板の上部とに形成された絶縁膜と、
を備え、
前記絶縁膜は、
前記基板の上部に配置され、その表面が、前記ヒューズの表面よりも上方になるように形成された平坦部と、
前記ヒューズの上部に、前記平坦部から一続きに形成され、かつ、前記平坦部の表面よりも突出している突出部と、
を備えることを特徴とする半導体装置。 - 前記ヒューズは、
バリアメタル層と、
前記バリアメタル層の上部に形成された金属層と、
前記金属層の上部に形成された反射防止膜層と、
を含むことを特徴とする請求項１に記載の半導体装置。 - 前記ヒューズの光を照射する部分における断面において、前記突出部は、三角の山状に突出していることを特徴とする請求項１または２に記載の半導体装置。
- 前記突出部の山状部分は、前記平坦部に対して、傾斜角度４０〜７０度の角度であることを特徴とする請求項３に記載の半導体装置。
- 前記絶縁膜は、半導体装置において最上層であり、前記ヒューズは、前記絶縁膜の直下に配置されていることを特徴とする請求項１から４に記載の半導体装置。
- 前記ヒューズの光を照射する部分における断面において、前記突出部の幅は、前記ヒューズの幅以上であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
- 前記ヒューズの光を照射する部分における断面において、前記ヒューズの幅は、０．６〜１．２μｍであることを特徴とする請求項１から６のいずれかに記載の半導体装置。
- 基板の上部に、光の照射により切断できるヒューズを形成するヒューズ形成ステップと、
前記ヒューズの上部に、前記ヒューズの表面より高い位置にある平坦部と、ヒューズの上部において前記平坦部よりも突出する突出部とを有する絶縁膜を形成する絶縁膜形成ステップと、
を備え、
前記絶縁膜形成ステップは、高密度プラズマＣＶＤ法により行われることを特徴とする半導体装置の製造方法。 - 基板の上部に、光の照射により切断できるヒューズを形成するヒューズ形成ステップと、
前記ヒューズの上部に、前記ヒューズの表面より高い位置にある平坦部と、ヒューズの上部において前記平坦部よりも突出する突出部とを有する絶縁膜を形成する絶縁膜形成ステップと、
前記ヒューズを切断するヒューズ切断ステップを備え、
前記ヒューズ切断ステップは、前記突出部に光を照射することにより行うことを特徴とする半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212120A JP2004055876A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置及び半導体装置の製造方法 |
| US10/350,093 US20040012071A1 (en) | 2002-07-22 | 2003-01-24 | Semiconductor device, and method for manufacturing semiconductor device |
| DE10310074A DE10310074A1 (de) | 2002-07-22 | 2003-03-07 | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
| TW092105472A TWI222159B (en) | 2002-07-22 | 2003-03-13 | Semiconductor device, and method for manufacturing semiconductor device |
| KR10-2003-0017786A KR100488343B1 (ko) | 2002-07-22 | 2003-03-21 | 반도체장치 및 반도체장치의 제조방법 |
| CNB031083307A CN1249812C (zh) | 2002-07-22 | 2003-03-24 | 半导体装置与半导体装置的制造方法 |
| US11/602,955 US20070063225A1 (en) | 2002-07-22 | 2006-11-22 | Semiconductor device, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212120A JP2004055876A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004055876A true JP2004055876A (ja) | 2004-02-19 |
Family
ID=30437602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002212120A Pending JP2004055876A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置及び半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20040012071A1 (ja) |
| JP (1) | JP2004055876A (ja) |
| KR (1) | KR100488343B1 (ja) |
| CN (1) | CN1249812C (ja) |
| DE (1) | DE10310074A1 (ja) |
| TW (1) | TWI222159B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019040963A (ja) * | 2017-08-23 | 2019-03-14 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6991970B2 (en) * | 2001-08-30 | 2006-01-31 | Micron Technology, Inc. | Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device |
| JP2004311638A (ja) * | 2003-04-04 | 2004-11-04 | Renesas Technology Corp | 半導体装置 |
| US7544579B1 (en) * | 2005-03-15 | 2009-06-09 | National Semiconductor Corporation | System and method for faceting the corners of a resistor protect layer to reduce vertical step height |
| US7585775B1 (en) | 2005-11-21 | 2009-09-08 | National Semiconductor Corporation | System and method for faceting a masking layer in a plasma etch to slope a feature edge |
| US7759765B2 (en) * | 2006-07-07 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device mounted with fuse memory |
| TWI412079B (zh) | 2006-07-28 | 2013-10-11 | Semiconductor Energy Lab | 製造顯示裝置的方法 |
| US8148259B2 (en) * | 2006-08-30 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7923718B2 (en) * | 2006-11-29 | 2011-04-12 | Xerox Corporation | Organic thin film transistor with dual layer electrodes |
| KR100967037B1 (ko) * | 2007-10-17 | 2010-06-29 | 주식회사 하이닉스반도체 | 퓨즈 박스 및 그 형성 방법 |
| KR100953345B1 (ko) | 2007-12-27 | 2010-04-20 | 주식회사 동부하이텍 | 반도체 소자 제조 방법 |
| US7829428B1 (en) | 2008-08-26 | 2010-11-09 | National Semiconductor Corporation | Method for eliminating a mask layer during thin film resistor manufacturing |
| US20110121426A1 (en) * | 2009-11-25 | 2011-05-26 | Ming-Sheng Yang | Electronic device with fuse structure and method for repairing the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
| EP0563852A1 (en) * | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
| US5675174A (en) * | 1993-01-06 | 1997-10-07 | Rohm Co., Ltd. | Method for using fuse structure in semiconductor device |
| US5747868A (en) * | 1995-06-26 | 1998-05-05 | Alliance Semiconductor Corporation | Laser fusible link structure for semiconductor devices |
| JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
| US5955380A (en) * | 1997-09-30 | 1999-09-21 | Siemens Aktiengesellschaft | Endpoint detection method and apparatus |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| US6306746B1 (en) * | 1999-12-30 | 2001-10-23 | Koninklijke Philips Electronics | Backend process for fuse link opening |
| US6291367B1 (en) * | 2000-06-01 | 2001-09-18 | Atmel Corporation | Method for depositing a selected thickness of an interlevel dielectric material to achieve optimum global planarity on a semiconductor wafer |
| DE60139850D1 (de) * | 2000-11-30 | 2009-10-22 | Texas Instruments Inc | Optimiertes Verfahren zur Herstellung einer Metallsicherung in einer Halbleitervorrichtung |
| JP2003037164A (ja) * | 2001-07-25 | 2003-02-07 | Seiko Epson Corp | 半導体装置 |
| JP3485110B2 (ja) * | 2001-07-25 | 2004-01-13 | セイコーエプソン株式会社 | 半導体装置 |
| JP3584928B2 (ja) * | 2002-01-16 | 2004-11-04 | セイコーエプソン株式会社 | 半導体装置 |
| JP2004311638A (ja) * | 2003-04-04 | 2004-11-04 | Renesas Technology Corp | 半導体装置 |
| KR100780649B1 (ko) * | 2005-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 제조방법 |
-
2002
- 2002-07-22 JP JP2002212120A patent/JP2004055876A/ja active Pending
-
2003
- 2003-01-24 US US10/350,093 patent/US20040012071A1/en not_active Abandoned
- 2003-03-07 DE DE10310074A patent/DE10310074A1/de not_active Withdrawn
- 2003-03-13 TW TW092105472A patent/TWI222159B/zh not_active IP Right Cessation
- 2003-03-21 KR KR10-2003-0017786A patent/KR100488343B1/ko not_active IP Right Cessation
- 2003-03-24 CN CNB031083307A patent/CN1249812C/zh not_active Expired - Fee Related
-
2006
- 2006-11-22 US US11/602,955 patent/US20070063225A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019040963A (ja) * | 2017-08-23 | 2019-03-14 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7053092B2 (ja) | 2017-08-23 | 2022-04-12 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1471163A (zh) | 2004-01-28 |
| TWI222159B (en) | 2004-10-11 |
| US20040012071A1 (en) | 2004-01-22 |
| US20070063225A1 (en) | 2007-03-22 |
| DE10310074A1 (de) | 2004-02-12 |
| KR100488343B1 (ko) | 2005-05-11 |
| TW200402120A (en) | 2004-02-01 |
| CN1249812C (zh) | 2006-04-05 |
| KR20040010067A (ko) | 2004-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070063225A1 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
| JP4951228B2 (ja) | 段差被覆性を向上させた半導体ウェハー及びその製造方法 | |
| CN110277510B (zh) | 一种显示面板及其制备方法、以及显示装置 | |
| US20040178425A1 (en) | Semiconductor device having fuse | |
| US6268638B1 (en) | Metal wire fuse structure with cavity | |
| JP3485110B2 (ja) | 半導体装置 | |
| JP4390297B2 (ja) | 半導体装置 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| US8552427B2 (en) | Fuse part of semiconductor device and method of fabricating the same | |
| CN1295788C (zh) | 半导体器件 | |
| JP2000268699A (ja) | フューズ回路 | |
| KR100722774B1 (ko) | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 | |
| US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
| JP2006278373A (ja) | 半導体装置およびそのトリミング方法 | |
| KR20080004794A (ko) | 반도체 소자의 제조방법 | |
| JPH0774254A (ja) | 半導体装置 | |
| KR100865710B1 (ko) | 퓨즈 박스를 구비한 반도체 소자 및 그 제조 방법 | |
| JP2002076129A (ja) | 半導体装置及びその製造方法 | |
| JP2007258371A (ja) | ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法 | |
| JPH077806B2 (ja) | 半導体装置 | |
| JPH10294372A (ja) | 半導体集積回路装置 | |
| US20030139068A1 (en) | Method of Illumination with linearly polarized laser radiation | |
| JP2000349155A (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
| JPH0529464A (ja) | 半導体装置 | |
| JP2002093910A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |